JP2013201219A - 受光素子、その製造方法、および検出装置 - Google Patents
受光素子、その製造方法、および検出装置 Download PDFInfo
- Publication number
- JP2013201219A JP2013201219A JP2012067857A JP2012067857A JP2013201219A JP 2013201219 A JP2013201219 A JP 2013201219A JP 2012067857 A JP2012067857 A JP 2012067857A JP 2012067857 A JP2012067857 A JP 2012067857A JP 2013201219 A JP2013201219 A JP 2013201219A
- Authority
- JP
- Japan
- Prior art keywords
- light receiving
- layer
- receiving element
- groove
- junction
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Abstract
【課題】暗電流を小さくした上で、狭ピッチ化、量産性向上が可能な受光素子等を提供する。
【解決手段】 エピタキシャル積層体に含まれる受光層3と、受光層と該受光層に接する、受光層の上層4との界面に位置するpn接合15とを備え、画素Pは、エピタキシャル積層体の表面からpn接合を貫通する、メサ構造の溝Kによって互いに分離され、メサ構造の溝Kは、画素Pにおいて、受光層の断面積がpn接合15へと向かって縮小するようにテーパが付き、上層は、pn接合を取り囲むように、メサ構造の溝に露出する庇状もしくは笠状部の下面部分を備える。
【選択図】 図1
【解決手段】 エピタキシャル積層体に含まれる受光層3と、受光層と該受光層に接する、受光層の上層4との界面に位置するpn接合15とを備え、画素Pは、エピタキシャル積層体の表面からpn接合を貫通する、メサ構造の溝Kによって互いに分離され、メサ構造の溝Kは、画素Pにおいて、受光層の断面積がpn接合15へと向かって縮小するようにテーパが付き、上層は、pn接合を取り囲むように、メサ構造の溝に露出する庇状もしくは笠状部の下面部分を備える。
【選択図】 図1
Description
本発明は、赤外域の光を受光対象とする、受光素子、その製造方法、および検出装置に関するものである。
近赤外を含む赤外域の光は、動植物などの生体や環境に関連した吸収スペクトル域に対応するため、受光層にIII−V族化合物半導体を用いて、その赤外域の検出器の開発が行われている。とくに近赤外から長波長側へと受光感度の拡大が推進されている。これら受光素子では、画素の高密度化、量産性などを向上させるため、従来多用されたプレーナ型フォトダイオードからメサ型フォトダイオードを採用する傾向にある。近赤外域のメサ型フォトダイオードについては、InGaAs2次元イメージセンサについて開示がなされている(非特許文献1、特許文献1)。また、近赤外から長波長側に感度拡大をはかるためタイプ2量子井戸構造(多重量子井戸構造:Multi-Quantum Well)を受光層として、メサ構造を形成するのに、湿式エッチング(リン酸系エッチャント)を用いる提案がなされている(非特許文献2)。さらにメサ構造の素子分離溝の上に絶縁膜を設け、その上に反射膜を形成し、画素間のクロストークを防止する構造についての提案もなされている(特許文献2)
メサ型フォトダイオードは、その性能に関して、プレーナ型フォトダイオードに比べて次の利点を有する。
(1)フィルファクタを高くすることができる。逆に、小サイズで同じ受光感度を得ることができる(小型化)。そして、当然ながら狭ピッチ化ができる。
(2)pn接合をエピタキシャル成長のとき作り込むのでpn接合位置の制御性に優れている。pn接合位置がずれると、感度や応答速度のバイアス電圧依存性が変化するため製品の特性の安定性に影響を及ぼす。
メサ型フォトダイオードは、その性能に関して、プレーナ型フォトダイオードに比べて次の利点を有する。
(1)フィルファクタを高くすることができる。逆に、小サイズで同じ受光感度を得ることができる(小型化)。そして、当然ながら狭ピッチ化ができる。
(2)pn接合をエピタキシャル成長のとき作り込むのでpn接合位置の制御性に優れている。pn接合位置がずれると、感度や応答速度のバイアス電圧依存性が変化するため製品の特性の安定性に影響を及ぼす。
Marshall J.Cohen, Michael J. Lange, Martin H. Ettenberg, Peter Dixon, Gregory H. Olsen, "A Thin Film Indium Gallium Arsenide Focal Plane Array for Visibleand Near Infrared Hyperspectral Imaging",1999, IEEE,pp.744-745
Mark Itzler, "Low-Noise Abalanche Photodiodes for Midwave Infrared (2 to 5 μm) Applications", Princeton Lightwave Inc.Final Report, 14 August 2005
しかし、メサ型フォトダイオードは、pn接合がメサ構造の溝に露出するので、とくにドライエッチングによる結晶の損傷によってリーク電流が増大する傾向がある。一般に、近赤外〜遠赤外の波長域の受光においては、暗電流は極力下げる必要があり、このためにペルチエ素子等の冷却機構を設けるのが普通である。また、比較的波長が短い範囲の近赤外域において冷却機構を設けない構成は、それだけで、その受光素子の一つの大きな特徴となる。また、より長波長側において冷却機構を必要とする場合でも、暗電流が低ければ、冷却機構のレベルを低くでき、重量軽減、コスト削減等を得ることができる。
本発明は、暗電流を小さくした上で、狭ピッチ化、量産性向上が可能な受光素子、その受光素子の製造方法、および検出装置を提供することを目的とする。
本発明の受光素子は、半導体基板上のエピタキシャル積層体に形成され、画素が配列されている。この受光素子は、エピタキシャル積層体に含まれる受光層と、受光層と該受光層に接する上層との界面に位置するpn接合とを備え、画素は、エピタキシャル積層体の表面から前記pn接合を貫通する、メサ構造の溝によって互いに分離され、メサ構造の溝は、画素において、受光層の断面積がpn接合へと向かって縮小するようにテーパが付いており、上層は、pn接合を取り囲むように、メサ構造の溝に露出する庇状もしくは笠状部の下面部分を備えることを特徴とする。
メサ構造で分離された画素における暗電流は、一般に、pn接合の面積が大きければ大きいほど、もしくはpn接合がメサ構造の溝に露出する部分(線長)が長ければ長いほど大きくなる。上記構成によれば、pn接合の面積は、画素における受光層の横断面積よりも縮小されている。このため、pn接合の溝に露出する部分も短くなり、暗電流は抑制され、S/N比に優れた受光素子を得ることができる。
また、メサ構造の画素分離によって画素分離ができると、小型化(狭ピッチ化)を推進することが容易となる。
さらに、選択拡散法よりも選択拡散領域の不純物濃度分布を均一に制御できるので、大口径化を推進することができる。この大口径化によって、受光素子の製造の量産性を高めることができる。
なお、上記の溝の形状は、エピタキシャル積層体の表面に開口部を有する溝を、ウエットエッチングによって形成した結果である。すなわちエピタキシャル積層体の表面からウエットエッチングにより溝を掘ってゆくとき、受光層の根元(半導体基板がわ)ほど溝の幅は狭くなり、画素における受光層は根元がわほど幅広になる。その結果、受光層の根元と反対がわの面に位置するpn接合は受光層の断面積より小さい面積を有することになる。製造においてウエットエッチングを用いることが重要であるが、ウエットエッチングの結果、もたらされる形状を構成要件としている。したがって、上記受光素子の発明は、ウエットエッチングを構成要件に含むものではない。
また、pn接合を形成する上層は、該pn接合を取り囲むように、メサ構造の溝に露出する庇状もしくは笠状の下面部分を備えるのは、ウエットエッチングによってメサ構造の溝を形成することによる。この結果、受光層とその上層との間に段差ができる。段差は、上層の下面部分が笠のように張り出してpn接合を取り囲むような形態をとる。このため、画素電極が配置されるコンタクト層は、当該上層そのものであるか、または当該上層の上の層であるので、画素電極は、pn接合の面積は小さいにもかかわらず、比較的大きい。この結果、画素電極の電気的な接触の抵抗を低くすることができる。
エピタキシャル積層体において、受光層を含む上部層は、受光層/上層/コンタクト層、または受光層/コンタクト層、である。後者の場合、受光層とpn接合を形成する上層は、最表層のコンタクト層である。前者の場合は、コンタクト層の下地の受光層と接する層である。
受光素子は、複数の画素が、一次元配列されたものでも、二次元配列されたものでもよい。
また、メサ構造の画素分離によって画素分離ができると、小型化(狭ピッチ化)を推進することが容易となる。
さらに、選択拡散法よりも選択拡散領域の不純物濃度分布を均一に制御できるので、大口径化を推進することができる。この大口径化によって、受光素子の製造の量産性を高めることができる。
なお、上記の溝の形状は、エピタキシャル積層体の表面に開口部を有する溝を、ウエットエッチングによって形成した結果である。すなわちエピタキシャル積層体の表面からウエットエッチングにより溝を掘ってゆくとき、受光層の根元(半導体基板がわ)ほど溝の幅は狭くなり、画素における受光層は根元がわほど幅広になる。その結果、受光層の根元と反対がわの面に位置するpn接合は受光層の断面積より小さい面積を有することになる。製造においてウエットエッチングを用いることが重要であるが、ウエットエッチングの結果、もたらされる形状を構成要件としている。したがって、上記受光素子の発明は、ウエットエッチングを構成要件に含むものではない。
また、pn接合を形成する上層は、該pn接合を取り囲むように、メサ構造の溝に露出する庇状もしくは笠状の下面部分を備えるのは、ウエットエッチングによってメサ構造の溝を形成することによる。この結果、受光層とその上層との間に段差ができる。段差は、上層の下面部分が笠のように張り出してpn接合を取り囲むような形態をとる。このため、画素電極が配置されるコンタクト層は、当該上層そのものであるか、または当該上層の上の層であるので、画素電極は、pn接合の面積は小さいにもかかわらず、比較的大きい。この結果、画素電極の電気的な接触の抵抗を低くすることができる。
エピタキシャル積層体において、受光層を含む上部層は、受光層/上層/コンタクト層、または受光層/コンタクト層、である。後者の場合、受光層とpn接合を形成する上層は、最表層のコンタクト層である。前者の場合は、コンタクト層の下地の受光層と接する層である。
受光素子は、複数の画素が、一次元配列されたものでも、二次元配列されたものでもよい。
メサ構造の溝を、(受光層内に底を有する、受光層を貫通している、および、受光層の下層のエピタキシャル層内もしくは半導体基板内に底を有する)のいずれかとすることができる。
これによって、狭ピッチの程度と、メサ構造の溝の深さ(画素分離の程度などに影響)との均衡をとりながら、上記の多くの選択肢のうちから適切な構成を採ることができる。
これによって、狭ピッチの程度と、メサ構造の溝の深さ(画素分離の程度などに影響)との均衡をとりながら、上記の多くの選択肢のうちから適切な構成を採ることができる。
画素における受光層の、溝が並置する最も深い位置において、受光層の、積層方向に直交する断面積を、pn接合の面積の1.1倍以上10倍以下とすることができる。
これによって、エピダウン実装を行う受光素子において入射面側(半導体基板側)の受光層の断面積を大きくすることで、画素に入射光を多く取り入れることができる。この結果、受光感度を高めることができる。
これによって、エピダウン実装を行う受光素子において入射面側(半導体基板側)の受光層の断面積を大きくすることで、画素に入射光を多く取り入れることができる。この結果、受光感度を高めることができる。
画素の表面の面積を、pn接合の面積よりも大きくすることができる。
これによって、画素電極を配置する部分(コンタクト層表面)を広くして、接触抵抗を低下させることができる。
これによって、画素電極を配置する部分(コンタクト層表面)を広くして、接触抵抗を低下させることができる。
メサ構造の溝の少なくとも側壁が、縦断面において、湾曲した凹状曲線を主体に構成される、ことができる。
ウエットエッチングのエッチャントや時間を調整することで、湾曲の形状を制御することができる。
ウエットエッチングのエッチャントや時間を調整することで、湾曲の形状を制御することができる。
エピタキシャル積層体は、該エピタキシャル積層体を保護するためのパッシベーション膜によって、メサ構造の壁面を含めて、表面が被覆されることができる。
これによって、エピタキシャル積層体の保護をしながら、上記の溝の壁面におけるテーパおよびパッシベーション膜の屈折率や構造に起因する反射機能により画素の受光層を漏れようとする光を戻すことができる。この結果、光を有効に活用することができ、受光感度を高めることができる。
これによって、エピタキシャル積層体の保護をしながら、上記の溝の壁面におけるテーパおよびパッシベーション膜の屈折率や構造に起因する反射機能により画素の受光層を漏れようとする光を戻すことができる。この結果、光を有効に活用することができ、受光感度を高めることができる。
パッシベーション膜を、{単層絶縁膜、多層誘電体膜、(単層絶縁膜/多層誘電体膜)、(単層絶縁膜/金属膜)、(多層誘電体膜/金属膜)、および、(単層絶縁膜/多層誘電体膜/金属膜)}のいずれかとすることができる。
これによって、メサ構造によって画素を分離しながら、そのメサ構造の溝がテーパを有することを、上記のパッシベーション膜の構成により確実に利用することで受光感度を高めることができる。
これによって、メサ構造によって画素を分離しながら、そのメサ構造の溝がテーパを有することを、上記のパッシベーション膜の構成により確実に利用することで受光感度を高めることができる。
受光層を多重量子井戸構造(多重量子井戸構造:Multi-Quantum Well)とすることができる。
一般に、多重量子井戸構造に対してメサ構造をとった場合、大きな暗電流が生じることが知られている。しかし、上記の構成によれば、pn接合の面積を小さくして、溝に露出する部分を短くできるので、その暗電流を抑制することができる。
一般に、多重量子井戸構造に対してメサ構造をとった場合、大きな暗電流が生じることが知られている。しかし、上記の構成によれば、pn接合の面積を小さくして、溝に露出する部分を短くできるので、その暗電流を抑制することができる。
半導体基板および受光層を、InP基板およびタイプ2(InGaAs/GaAsSb)の多重量子井戸構造、または、GaSb基板およびタイプ2(InAs/GaSb)の多重量子井戸構造、とすることができる。
これによって、近赤外〜遠赤外域に受光感度をもち、暗電流が小さい、受光素子を得ることができる。
これによって、近赤外〜遠赤外域に受光感度をもち、暗電流が小さい、受光素子を得ることができる。
受光層のキャリア濃度を、1E14cm−3以上1E16cm−3以下とすることができる。
これによって、結晶性に優れた受光層を得ることができる。
また、逆バイアスをそれほど印加しなくても、受光層の全厚み方向に渡って
空乏化できるので、高い感度を保ったまま、逆バイアスが小さく従って暗電流も
小さい条件で使用することができる。
これによって、結晶性に優れた受光層を得ることができる。
また、逆バイアスをそれほど印加しなくても、受光層の全厚み方向に渡って
空乏化できるので、高い感度を保ったまま、逆バイアスが小さく従って暗電流も
小さい条件で使用することができる。
本発明の検出装置は、受光素子と、読み出し回路(ROIC:Read-Out IC)とを組み合わせたことを特徴とする。
これによって、暗電流が小さくSN比が良好な、狭ピッチの画素配列の検出装置を得ることができる。
これによって、暗電流が小さくSN比が良好な、狭ピッチの画素配列の検出装置を得ることができる。
本発明の受光素子の製造方法は、半導体基板上のエピタキシャル積層体に画素を配列した受光素子を製造するものである。この製造方法は、導体基板の上に受光層を形成する工程と、受光層に接して上層を形成する工程と、受光層および上層の形成工程では、受光層/上層の界面がpn接合となるように不純物をドープして、画素を互いに分離するために、エピタキシャル積層体の表面からpn接合を突き抜けて、少なくとも受光層内に達するメサ構造の溝を形成する工程とを備え、メサ構造の溝を形成する工程ではウエットエッチングによるエッチングを行うことで、画素において、受光層の断面積がpn接合へと向かって縮小するようにテーパを付けることを特徴とする。
ウエットエッチングによるメサ構造の形成は簡単である。そして、このウエットエッチングにおいて、溝の深い位置ほど狭い幅でエッチングされることを利用してpn接合の面積を小さくすることができる。その結果、pn接合がメサ構造の溝に露出するpn接合の端の部分が短くなり、暗電流を抑制することができる。
ウエットエッチングによるメサ構造の形成は簡単である。そして、このウエットエッチングにおいて、溝の深い位置ほど狭い幅でエッチングされることを利用してpn接合の面積を小さくすることができる。その結果、pn接合がメサ構造の溝に露出するpn接合の端の部分が短くなり、暗電流を抑制することができる。
ウエットエッチングにおけるエッチャントに、HBr系または酢酸系のエッチャントを用いることができる。
これによって、上記のテーパを確実に付けることができる。
これによって、上記のテーパを確実に付けることができる。
メサ構造の溝を設ける工程において、同じエッチャント内に、該受光素子の中間製品を浸漬することで、メサ構造の溝と、受光素子の端縁に位置し、受光層を突き抜けてグランド電極が接触する不純物層に届く一つの配線電極用溝とを、同じ機会に形成することができる。
一般に、ウエットエッチングにおいて、エッチング対象領域の隙間または溝の幅が大きい方が、エッチャントの拡散(循環)が容易なため、同じ時間当たりのエッチング深さを深くすることができる。メサ構造の溝は、グランド電極の配線電極用溝と比較して、その溝の幅は、相当小さい。このため、エッチング用のレジストパターンを設けた中間製品のウエハを、一つの容器に収納されたエッチャントに浸漬すると、メサ構造の溝は浅く、またグランド電極の配線電極用溝はそれより深く掘れる。このため、レジストパターンの開口幅の比(エッチング自体のために調整する調整代は小さい)、エッチャントの成分の調整、エッチング時間、温度等を調整することで、同じ機会の浸漬によって、メサ構造の溝と、グランド電極の配線電極用溝とを同時に形成することが可能になる。この結果、量産性を高めて製造コストを大きく低減することができる。
一般に、ウエットエッチングにおいて、エッチング対象領域の隙間または溝の幅が大きい方が、エッチャントの拡散(循環)が容易なため、同じ時間当たりのエッチング深さを深くすることができる。メサ構造の溝は、グランド電極の配線電極用溝と比較して、その溝の幅は、相当小さい。このため、エッチング用のレジストパターンを設けた中間製品のウエハを、一つの容器に収納されたエッチャントに浸漬すると、メサ構造の溝は浅く、またグランド電極の配線電極用溝はそれより深く掘れる。このため、レジストパターンの開口幅の比(エッチング自体のために調整する調整代は小さい)、エッチャントの成分の調整、エッチング時間、温度等を調整することで、同じ機会の浸漬によって、メサ構造の溝と、グランド電極の配線電極用溝とを同時に形成することが可能になる。この結果、量産性を高めて製造コストを大きく低減することができる。
メサ構造の溝の壁面を含めてエピタキシャル積層体を保護するためのパッシベーション膜を、{単層絶縁膜、多層誘電体膜、(単層絶縁膜/多層誘電体膜)、(単層絶縁膜/金属膜)、(多層誘電体膜/金属膜)、および、(単層絶縁膜/多層誘電体膜/金属膜)}のいずれかで形成することができる。
これによって、簡単に受光感度を高めることができる。
これによって、簡単に受光感度を高めることができる。
本発明により、暗電流を小さくした上で、かつ狭ピッチ化、製造能率向上が可能な受光素子等を得ることができる。
(実施の形態1)
図1は、本発明の実施の形態1における受光素子10を読み出し回路(ROIC:Read-Out IC)70と結合した検出装置50を示す図である。図1によれば、受光素子10は次のIII−V族半導体積層構造を備える。
(InP基板1/n型InPバッファ層2/InGaAsとGaAsSbとのタイプ2の多重量子井戸構造の受光層3/p型InGaAsの受光層の上層4/p型InPのコンタクト層5)
n型バッファ層2はInPなどで形成することができる。p型InGaAsの受光層の上層4/p型InPのコンタクト層5は、図1に示すように、これら2つの層で構成してもよいし、いずれか一方の、p型InGaAs層単独でもよいし、p型InP層単独でもよい。最表層には、画素電極がオーミック接触することから、最表層をコンタクト層と呼ぶ。このあとの説明は、図1に従って、(p型InGaAsの受光層の上層4/p型InPのコンタクト層5)で構成される場合について説明する。
p側の画素電極11がオーミック接触するため、最表層におけるp型不純物、たとえば亜鉛(Zn)の濃度は、1E18cm−3以上とする。
画素Pは、メサ構造の溝Kによって分離されている。メサ構造の溝Kおよびp型InPのコンタクト層5、ならびにグランド電極12が位置する端縁部を保護するために、パッシベーション膜である単層絶縁膜25がこれら全体を連続して覆っている。単層絶縁膜25は酸化ケイ素(SiO2)などで形成することができる。
受光素子10の画素電極11にはバンプ下地金属11eとバンプとが設けられ、読み出し回路70の本体70aに設けられた読み出し電極上のバンプと、バンプ接合部51を形成することで導電接続されている。また、n型バッファ層2にオーミック接触するグランド電極12は、p型InPのコンタクト層5の表面へと端縁の壁を伝って延びる配線電極13を伝って、読み出し回路本体70aのアース電極上でバンプ接合部52を形成している。
p型InPのコンタクト層5にはAuZnによるp側電極または画素電極11が、またn型バッファ層2にはAuGeNiのn側電極またはグランド電極12が、それぞれオーミック接触するように設けられている。また、画素電極11とバンプ接合部51との間に介在するバンプ下地金属11eは、TiNiAu等により形成される。
上述のように、p型InPのコンタクト層5におけるキャリア濃度は1E18cm−3以上とするのがよい。また、n型バッファ層2には、やはりオーミック接触を実現するためn型不純物のSiを1E18cm−3以上ドープするのがよい。
画素が一次元または二次元に配列される場合、InP基板1の裏面を入射面とする。受光感度を高めるため、InP基板1の裏面には、SiON等の反射防止膜27を設けるのがよい。
読み出し回路70には、CMOS(Complimentary Metal Oxide Semiconductor)によるマルチプレクサを用いている。
InP基板1は、近赤外域での透過率を低下させないためにFeドープの半絶縁性InP基板とするのがよい。しかし、状況に応じて、不純物をドープして導電性を高めたInP基板を用いてもよい。
図1は、本発明の実施の形態1における受光素子10を読み出し回路(ROIC:Read-Out IC)70と結合した検出装置50を示す図である。図1によれば、受光素子10は次のIII−V族半導体積層構造を備える。
(InP基板1/n型InPバッファ層2/InGaAsとGaAsSbとのタイプ2の多重量子井戸構造の受光層3/p型InGaAsの受光層の上層4/p型InPのコンタクト層5)
n型バッファ層2はInPなどで形成することができる。p型InGaAsの受光層の上層4/p型InPのコンタクト層5は、図1に示すように、これら2つの層で構成してもよいし、いずれか一方の、p型InGaAs層単独でもよいし、p型InP層単独でもよい。最表層には、画素電極がオーミック接触することから、最表層をコンタクト層と呼ぶ。このあとの説明は、図1に従って、(p型InGaAsの受光層の上層4/p型InPのコンタクト層5)で構成される場合について説明する。
p側の画素電極11がオーミック接触するため、最表層におけるp型不純物、たとえば亜鉛(Zn)の濃度は、1E18cm−3以上とする。
画素Pは、メサ構造の溝Kによって分離されている。メサ構造の溝Kおよびp型InPのコンタクト層5、ならびにグランド電極12が位置する端縁部を保護するために、パッシベーション膜である単層絶縁膜25がこれら全体を連続して覆っている。単層絶縁膜25は酸化ケイ素(SiO2)などで形成することができる。
受光素子10の画素電極11にはバンプ下地金属11eとバンプとが設けられ、読み出し回路70の本体70aに設けられた読み出し電極上のバンプと、バンプ接合部51を形成することで導電接続されている。また、n型バッファ層2にオーミック接触するグランド電極12は、p型InPのコンタクト層5の表面へと端縁の壁を伝って延びる配線電極13を伝って、読み出し回路本体70aのアース電極上でバンプ接合部52を形成している。
p型InPのコンタクト層5にはAuZnによるp側電極または画素電極11が、またn型バッファ層2にはAuGeNiのn側電極またはグランド電極12が、それぞれオーミック接触するように設けられている。また、画素電極11とバンプ接合部51との間に介在するバンプ下地金属11eは、TiNiAu等により形成される。
上述のように、p型InPのコンタクト層5におけるキャリア濃度は1E18cm−3以上とするのがよい。また、n型バッファ層2には、やはりオーミック接触を実現するためn型不純物のSiを1E18cm−3以上ドープするのがよい。
画素が一次元または二次元に配列される場合、InP基板1の裏面を入射面とする。受光感度を高めるため、InP基板1の裏面には、SiON等の反射防止膜27を設けるのがよい。
読み出し回路70には、CMOS(Complimentary Metal Oxide Semiconductor)によるマルチプレクサを用いている。
InP基板1は、近赤外域での透過率を低下させないためにFeドープの半絶縁性InP基板とするのがよい。しかし、状況に応じて、不純物をドープして導電性を高めたInP基板を用いてもよい。
<本実施の形態におけるポイント>
1.メサ構造の溝におけるテーパ:
図1に示すように、受光素子10の画素Pを分離するメサ構造の溝Kは、エピタキシャル積層体の表面から受光層3内をInP基板1側に向かって狭くなるテーパが付いている。これはウエットエッチングによってメサ構造の溝Kを形成することで、自然に生じるテーパである。ただ、正確なテーパ形状については、断面において直線的なテーパではなく、湾曲している。テーパについて重要な点は、直線的または湾曲状の別なく、InP基板1側に向かって、メサ構造の溝Kの幅が小さくなるような勾配が付いていることである。このテーパの作用は、次の点に現れる。
(E1)pn接合の小サイズ化による暗電流の抑制:
受光層3とp型InGaAsの受光層の上層4との界面に位置するpn接合15は、受光層3の幅よりも小さい幅となる。面積としても、当然、受光層3の横断面積よりも小さくなる。一般に、メサ構造により画素分離をしてメサ構造の溝Kの壁面における結晶性が劣化して暗電流が増加するのは、メサ構造の溝Kに露出したpn接合の劣化した結晶において漏れ電流が生じることが原因となる。メサ構造の溝Kに露出するpn接合15が小さくなれば、暗電流はそれに応じて少なくなる。とくに、本実施の形態のように、受光層3が、InGaAsとGaAsSbとのタイプ2の多重量子井戸構造で構成される場合、メサ構造の溝Kによる暗電流増大の感受性が高い。このメサ構造の溝Kによる暗電流増大の感受性は、pn接合15の小サイズ化によって確実に抑制することができる。したがって多重量子井戸構造からなる受光層3に対して、pn接合15の小サイズ化は暗電流の抑制に有効である。
図3は、ウエットエッチングによってメサ構造の溝Kを形成する状況を示す図である。ウエットエッチングの条件等については、このあと製造方法において、この図3を含む図面を用いて詳しく説明する。図3によれば、pn接合15は、受光層3のどの部分よりも幅が小さい。これは、当然、pn接合15の面積が、受光層3のどの部分の横断面積よりも小さいことを意味する。
たとえば画素を二次元配列した場合、メサ構造の溝Kの底に対応する位置の受光層3の幅Dbはpn接合15の幅dの比は、(1.1)1/2以上(10)1/2以下である。面積としては、1.1以上10以下である。pn接合15の幅dは小さいため、受光層3の上層4の下面は、ひさし庇の部分である笠状部4sを形成する。
また、図3に示すように、画素Pのコンタクト層であるp型InPのコンタクト層5の表面の幅Deについても、pn接合15の幅dよりも大きい。したがってp型InPのコンタクト層5の表面の面積は、pn接合15の面積より大きくなる。この結果、画素電極11の配置する箇所の面積を大きくすることができ、画素電極11の接触抵抗を小さくすることができる。
(E2)テーパ溝壁面での反射による受光感度向上:
図1において、受光時、pn接合15には逆バイアス電圧を印加して、空乏層17を受光層3内に拡げる。図1における、空乏層17は、矩形の場合を例示しているが、入射面側に向かって受光層3の幅一杯に扇状に拡がるような形態であってもよい。光入射面であるInP基板1裏面から入射した光は、画素P内の空乏層17を通る際に受光される。受光されなかった光は、本実施の形態の場合、メサ構造の溝Kの壁面にテーパが付いているため、その壁面で反射して空乏層17へと戻される(図1の矢印)。テーパがないストレート壁面で反射される反射光に比べて、上向き成分(半導体基板側に向く成分)が大きくなる。このため、テーパ付き壁面での反射光は、より長く空乏層内の経過路(軌跡)を通ることになる。この結果、受光素子10内に入射された光を有効に効率的に利用でき、受光感度を高めることができる。
2.製造方法の利点:
本実施の形態のメサ構造の溝Kは、ウエットエッチングにより設けられる。このウエットエッチングにおける利点については、製造方法の説明において示す。
1.メサ構造の溝におけるテーパ:
図1に示すように、受光素子10の画素Pを分離するメサ構造の溝Kは、エピタキシャル積層体の表面から受光層3内をInP基板1側に向かって狭くなるテーパが付いている。これはウエットエッチングによってメサ構造の溝Kを形成することで、自然に生じるテーパである。ただ、正確なテーパ形状については、断面において直線的なテーパではなく、湾曲している。テーパについて重要な点は、直線的または湾曲状の別なく、InP基板1側に向かって、メサ構造の溝Kの幅が小さくなるような勾配が付いていることである。このテーパの作用は、次の点に現れる。
(E1)pn接合の小サイズ化による暗電流の抑制:
受光層3とp型InGaAsの受光層の上層4との界面に位置するpn接合15は、受光層3の幅よりも小さい幅となる。面積としても、当然、受光層3の横断面積よりも小さくなる。一般に、メサ構造により画素分離をしてメサ構造の溝Kの壁面における結晶性が劣化して暗電流が増加するのは、メサ構造の溝Kに露出したpn接合の劣化した結晶において漏れ電流が生じることが原因となる。メサ構造の溝Kに露出するpn接合15が小さくなれば、暗電流はそれに応じて少なくなる。とくに、本実施の形態のように、受光層3が、InGaAsとGaAsSbとのタイプ2の多重量子井戸構造で構成される場合、メサ構造の溝Kによる暗電流増大の感受性が高い。このメサ構造の溝Kによる暗電流増大の感受性は、pn接合15の小サイズ化によって確実に抑制することができる。したがって多重量子井戸構造からなる受光層3に対して、pn接合15の小サイズ化は暗電流の抑制に有効である。
図3は、ウエットエッチングによってメサ構造の溝Kを形成する状況を示す図である。ウエットエッチングの条件等については、このあと製造方法において、この図3を含む図面を用いて詳しく説明する。図3によれば、pn接合15は、受光層3のどの部分よりも幅が小さい。これは、当然、pn接合15の面積が、受光層3のどの部分の横断面積よりも小さいことを意味する。
たとえば画素を二次元配列した場合、メサ構造の溝Kの底に対応する位置の受光層3の幅Dbはpn接合15の幅dの比は、(1.1)1/2以上(10)1/2以下である。面積としては、1.1以上10以下である。pn接合15の幅dは小さいため、受光層3の上層4の下面は、ひさし庇の部分である笠状部4sを形成する。
また、図3に示すように、画素Pのコンタクト層であるp型InPのコンタクト層5の表面の幅Deについても、pn接合15の幅dよりも大きい。したがってp型InPのコンタクト層5の表面の面積は、pn接合15の面積より大きくなる。この結果、画素電極11の配置する箇所の面積を大きくすることができ、画素電極11の接触抵抗を小さくすることができる。
(E2)テーパ溝壁面での反射による受光感度向上:
図1において、受光時、pn接合15には逆バイアス電圧を印加して、空乏層17を受光層3内に拡げる。図1における、空乏層17は、矩形の場合を例示しているが、入射面側に向かって受光層3の幅一杯に扇状に拡がるような形態であってもよい。光入射面であるInP基板1裏面から入射した光は、画素P内の空乏層17を通る際に受光される。受光されなかった光は、本実施の形態の場合、メサ構造の溝Kの壁面にテーパが付いているため、その壁面で反射して空乏層17へと戻される(図1の矢印)。テーパがないストレート壁面で反射される反射光に比べて、上向き成分(半導体基板側に向く成分)が大きくなる。このため、テーパ付き壁面での反射光は、より長く空乏層内の経過路(軌跡)を通ることになる。この結果、受光素子10内に入射された光を有効に効率的に利用でき、受光感度を高めることができる。
2.製造方法の利点:
本実施の形態のメサ構造の溝Kは、ウエットエッチングにより設けられる。このウエットエッチングにおける利点については、製造方法の説明において示す。
上記の受光素子10の製造方法について説明する。まず、図2(a)に示すように、InP基板1上に、上述した(n型InPバッファ層2/InGaAsとGaAsSbとのタイプ2多重量子井戸構造の受光層3/p型InGaAsの受光層の上層4/p型InPのコンタクト層5)の積層体をエピタキシャル成長する。InP基板1は、近赤外域での透過率を低下させないためにFeドープの半絶縁性InP基板とするのがよい。しかし、製造方法によっては、不純物をドープして導電性を高めたInP基板を用いてもよい。エピタキシャル積層体の成長方法は、MBE(Molecular Beam Epitaxy)法でも、OMVPE(Organich Metal Vapor Phase Epitaxy)法でもよい。とくにInPのバッファ層2,InPのコンタクト層5のようにPを含む層の成長においても無機の燐原料ではなく、有機燐原料を用いた全有機OMVPE法で成長するのが好ましい。成長温度は、450℃〜550℃の範囲とすることが、多重量子井戸構造にSbを含む場合、良好な結晶性を確保する上で重要である。p型InGaAsの受光層の上層4およびp型InPのコンタクト層5では、そのエピタキシャル層の成長中にMg、Znなどのp型不純物をドープするのがよい。これによって、pn接合を受光層の最表層に確実に形成することができる。別のp型不純物の導入法として、n型のInGaAsの受光層の上層4およびInPのコンタクト層5をエピタキシャル成長しておき、そのあとで全面にZnを拡散することでp型化してもよい。
p型InPのコンタクト層5におけるキャリア濃度は1E18cm−3以上とするのがよい。また、n型InPのバッファ層2には、やはりオーミック接触を実現するためn型不純物のSiを1E18cm−3以上ドープするのがよい。受光層3は、n型もしくはi(intrinsic)型であるが、キャリア濃度は1E14〜1E15cm−3の範囲内にするのがよい。その受光層3との界面にpn接合15を形成するInGaAsの受光層の上層4は、n型キャリア濃度は、1E17cm−3以上とするのがよい。
次いで図2(b)に示すように、絶縁膜21により全面を被覆して、フォトリソグラフィによって、溝形成用パターンに加工する。このとき、メサ構造の溝を形成する場所の絶縁膜21を、予めフッ酸系エッチャントで除く。画素配列の例を挙げれば、30μmピッチで、横320個×縦256個、並ぶ配列とする。
p型InPのコンタクト層5におけるキャリア濃度は1E18cm−3以上とするのがよい。また、n型InPのバッファ層2には、やはりオーミック接触を実現するためn型不純物のSiを1E18cm−3以上ドープするのがよい。受光層3は、n型もしくはi(intrinsic)型であるが、キャリア濃度は1E14〜1E15cm−3の範囲内にするのがよい。その受光層3との界面にpn接合15を形成するInGaAsの受光層の上層4は、n型キャリア濃度は、1E17cm−3以上とするのがよい。
次いで図2(b)に示すように、絶縁膜21により全面を被覆して、フォトリソグラフィによって、溝形成用パターンに加工する。このとき、メサ構造の溝を形成する場所の絶縁膜21を、予めフッ酸系エッチャントで除く。画素配列の例を挙げれば、30μmピッチで、横320個×縦256個、並ぶ配列とする。
このあと、図3に示すように、ウエットエッチングによって所定の深さまでエッチングする。図1の場合は、メサ構造の溝Kの底は、受光層3の底、もしくは受光層3/InPバッファ層2の界面、に対応する深さである。エッチャントは、HBr系または酢酸系とするのがよい。この系のエッチャントを用いることで、滑らかな順テーパ形状のメサ構造の溝Kを得ることができる。順テーパとは、エッチング深さが深くなるほど溝幅が狭くなるようなテーパをいう。
各エッチャントの具体的内容は次のとおりである。
<HBr系エッチャント>:臭化水素(HBr):水(H2O):過酸化水素(H2O2)=40:200:1、<エッチング時間>:100分間
<酢酸系エッチャント>:塩酸(HCl):酢酸(CH3COOH):過酸化水素(H2O2)=40:105:15、<エッチング時間>:3分間
とくにInPのコンタクト層5を塩酸により、またInGaAsの受光層の上層4および(InGaAs/GaAsSb)タイプ2の多重量子井戸構造の受光層3をリン酸系エッチャントでエッチングしてもよい。この方法によれば、順テーパ形状を得ながらn型InPバッファ層2においてエッチストップすることが容易となる。この後、所定のpn接合15の面積とするために、リン酸系エッチャントで所定時間、追加のウエットエッチングをするのがよい。
<HBr系エッチャント>:臭化水素(HBr):水(H2O):過酸化水素(H2O2)=40:200:1、<エッチング時間>:100分間
<酢酸系エッチャント>:塩酸(HCl):酢酸(CH3COOH):過酸化水素(H2O2)=40:105:15、<エッチング時間>:3分間
とくにInPのコンタクト層5を塩酸により、またInGaAsの受光層の上層4および(InGaAs/GaAsSb)タイプ2の多重量子井戸構造の受光層3をリン酸系エッチャントでエッチングしてもよい。この方法によれば、順テーパ形状を得ながらn型InPバッファ層2においてエッチストップすることが容易となる。この後、所定のpn接合15の面積とするために、リン酸系エッチャントで所定時間、追加のウエットエッチングをするのがよい。
図3に示すように、pn接合の幅d、p型InPのコンタクト層5表面の幅De、メサ構造の溝Kの底に対応する深さの受光層3の幅Db、の大きさを、d<De<Db、が満たされるようにするのがよい。これによって、次の効果を得ることができる。
(E1)pn接合15の面積を小さくすることによる暗電流の抑制
(E2)溝の底に対応する深さでの幅Dbと、pn接合15の幅dとの差を大きくすることで、大きなテーパを確実に付けることによる、溝壁面での反射による受光感度の向上
(E3)画素電極11が配置されるInPのコンタクト層5の大きさを大きくすることによる接触抵抗の抑制
(E4)一般的にウエットエッチングは、結晶を損傷しない。このようなウエットエッチングの一般的な作用によっても、暗電流を抑えることに貢献することができる。
(E5)ウエットエッチングは、装置が安価であり、かつプロセス費用は、ドライエッチングに比べて能率が良い。たとえばドライエッチング後に行う、損傷した結晶層を除去するための軽度のウエットエッチングなどは省くことができる。この結果、製造原価を低減することができる。
上記の(E4)および(E5)が、上述の2.製造方法の利点である。
具体的なサイズを挙げれば、つぎのとおりである。
<p型コンタクト層5の表面>:ほぼ20μmφ、
<pn接合15>:ほぼ12μmφ、
<メサ構造の溝Kの底に対応する位置の受光層横断面>:ほぼ25μmφ
(E1)pn接合15の面積を小さくすることによる暗電流の抑制
(E2)溝の底に対応する深さでの幅Dbと、pn接合15の幅dとの差を大きくすることで、大きなテーパを確実に付けることによる、溝壁面での反射による受光感度の向上
(E3)画素電極11が配置されるInPのコンタクト層5の大きさを大きくすることによる接触抵抗の抑制
(E4)一般的にウエットエッチングは、結晶を損傷しない。このようなウエットエッチングの一般的な作用によっても、暗電流を抑えることに貢献することができる。
(E5)ウエットエッチングは、装置が安価であり、かつプロセス費用は、ドライエッチングに比べて能率が良い。たとえばドライエッチング後に行う、損傷した結晶層を除去するための軽度のウエットエッチングなどは省くことができる。この結果、製造原価を低減することができる。
上記の(E4)および(E5)が、上述の2.製造方法の利点である。
具体的なサイズを挙げれば、つぎのとおりである。
<p型コンタクト層5の表面>:ほぼ20μmφ、
<pn接合15>:ほぼ12μmφ、
<メサ構造の溝Kの底に対応する位置の受光層横断面>:ほぼ25μmφ
次いで、図4に示すように、パッシベーション膜として、酸化ケイ素(SiO2)からなる単層絶縁膜25を厚み80nmでメサ構造の溝Kを含めて全表面を被覆する。パッシベーション膜については、エピタキシャル層を保護するのと、上述のメサ構造の溝Kの壁面での反射性能を高めるために、多くの変形例をこのあと説明する。
次いで、p側電極である画素電極11を形成するために、フォトリソグラフィ法により図示しない電極形成用レジストパターンを形成し、蒸着リフトオフ法によってAuZnAu系電極を形成する。画素電極の大きさは、たとえば12μmφとするのがよい。次いで、読み出し回路の読み出し電極との導電接続を確実に行うために、バンプ下地金属11eを形成する。バンプ下地金属11eのためのレジストパターンを形成し、蒸着リフトオフ法によってTiNiAu金属を形成する。バンプ下地金属11eの形状は、たとえば16μmφとするのがよい。この上にさらに図示しないバンプを形成する。
このあと、各画素Pに共通のn側電極であるグランド電極12を形成するために、画素が配列された領域の端縁部を、p型InPのコンタクト層5からn型InPバッファ層2の表層までウエットエッチングする。このグランド電極12を形成するためのグランド電極用の溝Gは、深さがメサ構造の溝Kと同じなので、メサ構造の溝Kと同じ機会に形成してもよい。グランド電極12は、画素電極11の形成のときと同様にレジストパターンを形成し、蒸着リフトオフ法によってAuGeNi系電極を形成する。このあと、InP基板1の裏面を研磨し、AR(Anti-Reflection)膜27を形成し、上記のバンプ下地金属11e上にバンプ接合部51を形成する。
次いで、p側電極である画素電極11を形成するために、フォトリソグラフィ法により図示しない電極形成用レジストパターンを形成し、蒸着リフトオフ法によってAuZnAu系電極を形成する。画素電極の大きさは、たとえば12μmφとするのがよい。次いで、読み出し回路の読み出し電極との導電接続を確実に行うために、バンプ下地金属11eを形成する。バンプ下地金属11eのためのレジストパターンを形成し、蒸着リフトオフ法によってTiNiAu金属を形成する。バンプ下地金属11eの形状は、たとえば16μmφとするのがよい。この上にさらに図示しないバンプを形成する。
このあと、各画素Pに共通のn側電極であるグランド電極12を形成するために、画素が配列された領域の端縁部を、p型InPのコンタクト層5からn型InPバッファ層2の表層までウエットエッチングする。このグランド電極12を形成するためのグランド電極用の溝Gは、深さがメサ構造の溝Kと同じなので、メサ構造の溝Kと同じ機会に形成してもよい。グランド電極12は、画素電極11の形成のときと同様にレジストパターンを形成し、蒸着リフトオフ法によってAuGeNi系電極を形成する。このあと、InP基板1の裏面を研磨し、AR(Anti-Reflection)膜27を形成し、上記のバンプ下地金属11e上にバンプ接合部51を形成する。
(実施の形態1の変形例1)
図5は、実施の形態1の変形例1における受光素子10を備える検出装置50を示す図である。この変形例1も本発明の実施の形態に属する。図5に示す受光素子10は、図1の受光素子10と、パッシベーション膜の構成のみにおいて相違する。図5の受光素子では、シリコン(Si)と酸化シリコン(SiO2)との多層誘電体膜26によってパッシベーション膜が構成される。エピタキシャル積層体に接する層を酸化シリコン層とし、その上にシリコン層を配置した。これによって、エピタキシャル層とくにpn接合を保護しながら、メサ構造溝Kの壁面での反射率を高くして、入射光の受光感度を高めることができる。
各部分のサイズ、とくにpn接合15のサイズが小さいこと、エピタキシャル積層体の形成方法、ウエットエッチングなどについても、実施の形態1と同様である。すなわち、上記の効果(E1)〜(E5)の効果を得ることができる。
図5は、実施の形態1の変形例1における受光素子10を備える検出装置50を示す図である。この変形例1も本発明の実施の形態に属する。図5に示す受光素子10は、図1の受光素子10と、パッシベーション膜の構成のみにおいて相違する。図5の受光素子では、シリコン(Si)と酸化シリコン(SiO2)との多層誘電体膜26によってパッシベーション膜が構成される。エピタキシャル積層体に接する層を酸化シリコン層とし、その上にシリコン層を配置した。これによって、エピタキシャル層とくにpn接合を保護しながら、メサ構造溝Kの壁面での反射率を高くして、入射光の受光感度を高めることができる。
各部分のサイズ、とくにpn接合15のサイズが小さいこと、エピタキシャル積層体の形成方法、ウエットエッチングなどについても、実施の形態1と同様である。すなわち、上記の効果(E1)〜(E5)の効果を得ることができる。
(実施の形態1の変形例2)
図6は、実施の形態1の変形例2における受光素子10を備える検出装置50を示す図である。この変形例2も本発明の実施の形態に属する。図6に示すように、この変形例2も、図1の受光素子10とは、パッシベーション膜の構成においてのみ相違する。
図6に示す受光素子10では、酸化ケイ素(SiO2)の単層絶縁膜25が被覆され、メサ構造の溝Kの受光層3の壁面において、酸化ケイ素の単層絶縁膜5の上に接して、金属膜31が被覆されている。この金属膜31は酸化ケイ素の単層絶縁膜25の上からであるが、漏れ出る光を完全に受光層3の空乏層17側に戻すことができる。このため、受光感度を高めることができる。
上記の金属膜31は、どのような金属でもよい。たとえば、バンプ下地金属11eを形成するときに、レジストパターンを変形して、メサ構造の溝K内の受光層3の壁面に、バンプ下地金属用のTiNiAu膜を金属膜31として付着させることができる。また、グランド電極12を形成するときに、やはりレジストパターンを変形させて、グランド電極用のAuGeNi膜を金属膜31としてもよい。
これによって、エピタキシャル層とくにpn接合を保護しながら、メサ構造の溝Kの壁面での反射率を一層高くして、入射光の受光感度を高めることができる。すなわち上記の効果(E2)を高めることができる。その他の(E1)、(E3)、(E4)、(E5)についても利点を受けることができる。
図6は、実施の形態1の変形例2における受光素子10を備える検出装置50を示す図である。この変形例2も本発明の実施の形態に属する。図6に示すように、この変形例2も、図1の受光素子10とは、パッシベーション膜の構成においてのみ相違する。
図6に示す受光素子10では、酸化ケイ素(SiO2)の単層絶縁膜25が被覆され、メサ構造の溝Kの受光層3の壁面において、酸化ケイ素の単層絶縁膜5の上に接して、金属膜31が被覆されている。この金属膜31は酸化ケイ素の単層絶縁膜25の上からであるが、漏れ出る光を完全に受光層3の空乏層17側に戻すことができる。このため、受光感度を高めることができる。
上記の金属膜31は、どのような金属でもよい。たとえば、バンプ下地金属11eを形成するときに、レジストパターンを変形して、メサ構造の溝K内の受光層3の壁面に、バンプ下地金属用のTiNiAu膜を金属膜31として付着させることができる。また、グランド電極12を形成するときに、やはりレジストパターンを変形させて、グランド電極用のAuGeNi膜を金属膜31としてもよい。
これによって、エピタキシャル層とくにpn接合を保護しながら、メサ構造の溝Kの壁面での反射率を一層高くして、入射光の受光感度を高めることができる。すなわち上記の効果(E2)を高めることができる。その他の(E1)、(E3)、(E4)、(E5)についても利点を受けることができる。
(実施の形態1の変形例3)
図7は、実施の形態1の変形例3における受光素子10を備える検出装置50を示す図である。この変形例3も本発明の実施の形態に属する。図7に示すように、変形例3は、図1の受光素子10とは、グランド電極12の取り方の構成においてのみ相違する。
図7に示す受光素子10では、n型InP基板の裏面にオーミック接触する、n側電極であるグランド電極12から、ボンディングワイヤ14により読み出し回路のアース電極とバンプ接合部52により導電接続する。近赤外光の受光感度を非常に重視する場合、InP基板1は、近赤外域での透過率を低下させないためにFeドープの半絶縁性InP基板をとするのがよいが、図7の受光素子10では、そのような選択肢をとることはできない。その代わり、ワイヤボンディングを用いて、n型InP基板1と読み出し回路のアース電極とを簡単に導電接続できるので、図7の構造が好都合な場合、選択の対象とすることができる。
各部分のサイズ、とくにpn接合15のサイズが小さいこと、エピタキシャル積層体の形成方法、ウエットエッチングなどについても、実施の形態1と同様である。すなわち、上記の効果(E1)〜(E5)の効果を得ることができる。
図7は、実施の形態1の変形例3における受光素子10を備える検出装置50を示す図である。この変形例3も本発明の実施の形態に属する。図7に示すように、変形例3は、図1の受光素子10とは、グランド電極12の取り方の構成においてのみ相違する。
図7に示す受光素子10では、n型InP基板の裏面にオーミック接触する、n側電極であるグランド電極12から、ボンディングワイヤ14により読み出し回路のアース電極とバンプ接合部52により導電接続する。近赤外光の受光感度を非常に重視する場合、InP基板1は、近赤外域での透過率を低下させないためにFeドープの半絶縁性InP基板をとするのがよいが、図7の受光素子10では、そのような選択肢をとることはできない。その代わり、ワイヤボンディングを用いて、n型InP基板1と読み出し回路のアース電極とを簡単に導電接続できるので、図7の構造が好都合な場合、選択の対象とすることができる。
各部分のサイズ、とくにpn接合15のサイズが小さいこと、エピタキシャル積層体の形成方法、ウエットエッチングなどについても、実施の形態1と同様である。すなわち、上記の効果(E1)〜(E5)の効果を得ることができる。
(実施の形態2)
図8は、本発明の実施の形態2における受光素子10を読み出し回路(ROIC:Read-Out IC)70と結合した検出装置50を示す図である。図8によれば、受光素子10は次のIII−V族半導体積層構造を備える。
(GaSb基板1/p型バッファ層2/InAsとGaSbとのタイプ2の多重量子井戸構造の受光層3/n型のコンタクト層5)
p型バッファ層2は例えばp型GaSbで形成し、n型のコンタクト層5は例えばn型InAsで形成することができる。(InAs/GaSb)タイプ2の多重量子井戸構造の受光層3は、p−型か又はi型とするのがよい。受光する波長域は、実施の形態1のそれより長波長側の中赤外光を対象とする。
図8は、本発明の実施の形態2における受光素子10を読み出し回路(ROIC:Read-Out IC)70と結合した検出装置50を示す図である。図8によれば、受光素子10は次のIII−V族半導体積層構造を備える。
(GaSb基板1/p型バッファ層2/InAsとGaSbとのタイプ2の多重量子井戸構造の受光層3/n型のコンタクト層5)
p型バッファ層2は例えばp型GaSbで形成し、n型のコンタクト層5は例えばn型InAsで形成することができる。(InAs/GaSb)タイプ2の多重量子井戸構造の受光層3は、p−型か又はi型とするのがよい。受光する波長域は、実施の形態1のそれより長波長側の中赤外光を対象とする。
本実施の形態における受光素子10および検出装置50は、受光対象の光が長波長側になり、暗電流やその他の雑音の影響を大きく受ける。このため、受光素子10を冷却する冷却機構(図示せず)は、近赤外域を対象とする実施の形態1の各種の受光素子10よりも強化される。実施の形態1における効果(E1)〜(E4)は、実施の形態2でも、同様に得られるので、(E1)における暗電流の抑制は、本実施の形態において、より高い位置を占め、品質向上に貢献する。
実施の形態1における受光素子および検出装置を作製して、比較例と特性の比較を行った。試験体は、つぎの4体である。
(本発明例1):実施の形態1における図1に示す構造を有する。とくに、画素ピッチは30μmとし、p型のコンタクト層5の表面のDe=20μmφ、pn接合15のd=12μmφ、メサ構造の溝Kの底に対応する位置の受光層横断面Db=25μmφ、とした。また、パッシベーション膜は厚み80nmの酸化ケイ素(SiO2)膜からなる単層絶縁膜25とした。
(本発明例2):実施の形態1の変形例1における図5に示す構造を有する。画素ピッチは30μm、p型のコンタクト層5の表面のDe=20μmφ、pn接合15のd=12μmφ、メサ構造の溝Kの底に対応する位置の受光層横断面Db=25μmφ、とした。また、パッシベーション膜は、酸化ケイ素(SiO2)膜/シリコン(Si)膜、からなる多層誘電体膜26とした。酸化ケイ素膜がエピタキシャル層に接触する。
(本発明例3):実施の形態1の変形例2における図6に示す構造を有する。画素ピッチ:30μm、メサ構造のp型コンタクト層5の表面のDe:20μmφ、pn接合15のd:12μmφ、溝Kの底に対応する位置の受光層横断面Db:25μmφ、とした。また、パッシベーション膜は、全体を酸化ケイ素(SiO2)膜25で被覆し、受光層3のメサ構造の溝Kの壁面の部分は、全面を覆う酸化ケイ素(SiO2)膜に接して金属膜31を被覆した。金属膜31はバンプ下地金属膜11eと同じ形成機会に、同じ材料TiNiAu層により形成した。
(本発明例1):実施の形態1における図1に示す構造を有する。とくに、画素ピッチは30μmとし、p型のコンタクト層5の表面のDe=20μmφ、pn接合15のd=12μmφ、メサ構造の溝Kの底に対応する位置の受光層横断面Db=25μmφ、とした。また、パッシベーション膜は厚み80nmの酸化ケイ素(SiO2)膜からなる単層絶縁膜25とした。
(本発明例2):実施の形態1の変形例1における図5に示す構造を有する。画素ピッチは30μm、p型のコンタクト層5の表面のDe=20μmφ、pn接合15のd=12μmφ、メサ構造の溝Kの底に対応する位置の受光層横断面Db=25μmφ、とした。また、パッシベーション膜は、酸化ケイ素(SiO2)膜/シリコン(Si)膜、からなる多層誘電体膜26とした。酸化ケイ素膜がエピタキシャル層に接触する。
(本発明例3):実施の形態1の変形例2における図6に示す構造を有する。画素ピッチ:30μm、メサ構造のp型コンタクト層5の表面のDe:20μmφ、pn接合15のd:12μmφ、溝Kの底に対応する位置の受光層横断面Db:25μmφ、とした。また、パッシベーション膜は、全体を酸化ケイ素(SiO2)膜25で被覆し、受光層3のメサ構造の溝Kの壁面の部分は、全面を覆う酸化ケイ素(SiO2)膜に接して金属膜31を被覆した。金属膜31はバンプ下地金属膜11eと同じ形成機会に、同じ材料TiNiAu層により形成した。
(比較例):比較例とした受光素子110および検出装置150を図9に示す。比較例の受光素子110では、メサ構造の溝Kbおよびグランド電極112,113の溝Gb、はドライエッチングによって行い、メサ構造の溝Kb,Gbは、共にテーパが無いストレートの壁面を有する。パッシベーション膜125は、単層絶縁膜の酸化ケイ素である。テーパが無いため、pn接合115から拡がる空乏層117は矩形である。このため、pn接合115は受光層103のどの深さ位置での横断面積とも同じ面積を有する。これは、pn接合115の暗電流に及ぼすサイズ要因としては、暗電流抑制には作用しないことを意味する。
また、テーパが無いので入射面側から空乏層117を通った光は、メサ構造の溝Kbの壁面で反射して空乏層117へと戻されることはなく、画素電極11の側に進行する。すなわち反射光の上向き成分を強化されることなく反射する。
また、テーパが無いので入射面側から空乏層117を通った光は、メサ構造の溝Kbの壁面で反射して空乏層117へと戻されることはなく、画素電極11の側に進行する。すなわち反射光の上向き成分を強化されることなく反射する。
測定項目は次の4項目である。
1.パッシベーション膜の反射率
2.暗電流(温度213K、Vr=−1V)
3.波長2.0μmにおける受光感度
4.センサにおける波長2.0μmでのS/N比(光電流/暗電流)
測定結果を表1に示す。
1.パッシベーション膜の反射率
2.暗電流(温度213K、Vr=−1V)
3.波長2.0μmにおける受光感度
4.センサにおける波長2.0μmでのS/N比(光電流/暗電流)
測定結果を表1に示す。
表1によれば、本発明例1〜3は、比較例に比べてpn接合の小サイズ化を反映して、暗電流が比較例の1/3に抑制されている。すなわち比較例の暗電流9nAに対して3nAに減少している。これは顕著な効果であり、たとえば冷却機構の簡素化などを可能にして、検出装置全体の小型化、軽量化をもたらすことができる。
また、受光感度については、本発明例1〜3は、pn接合の面積が比較例より小さいことを反映して、比較例に比べて小さくなっている。しかし、暗電流低下の効果が顕著であるため、実用上重要な、S/N比については、本発明例1では比較例のほぼ2倍、本発明例2では2.7倍、本発明例3では2.4倍と、顕著な改善が得られた。
また、受光感度については、本発明例1〜3は、pn接合の面積が比較例より小さいことを反映して、比較例に比べて小さくなっている。しかし、暗電流低下の効果が顕著であるため、実用上重要な、S/N比については、本発明例1では比較例のほぼ2倍、本発明例2では2.7倍、本発明例3では2.4倍と、顕著な改善が得られた。
上記において、本発明の実施の形態および実施例について説明を行ったが、上記に開示された本発明の実施の形態および実施例は、あくまで例示であって、本発明の範囲はこれら発明の実施の形態に限定されない。本発明の範囲は、特許請求の範囲の記載によって示され、さらに特許請求の範囲の記載と均等の意味および範囲内でのすべての変更を含むものである。
本発明の受光素子等によれば、pn接合のサイズを小型化することで暗電流を小さくした上で、ウエットエッチング特有のテーパ付き画素分離溝の壁面からの反射により受光感度を高めることができる。そして、メサ構造による狭ピッチ化、製造能率の向上を得ることができる。さらにウエットエッチングを、上記の溝の形成に用いることで、製造コストの低減等を得ることができる。
1 InP基板など)、2 バッファ層、3 受光層、4 受光層の上層、4s 笠状部、5 コンタクト層、10 受光素子、11 画素電極、11e バンプ下地金属膜、12 グランド電極、13 配線電極、15 pn接合、17 空乏層、21 絶縁膜、25 単層絶縁膜、26 多層誘電体膜、27 AR膜、31 金属膜、50 検出装置、51,52 バンプ接合部、70 読み出し回路、70a 読み出し回路本体、G グランド電極用の溝、K メサ構造の溝、P 画素。
Claims (15)
- 半導体基板上のエピタキシャル積層体に形成され、画素が配列された受光素子であって、
前記エピタキシャル積層体に含まれる受光層と、
前記受光層と該受光層に接する上層との界面に位置するpn接合とを備え、
前記画素は、前記エピタキシャル積層体の表面から前記pn接合を貫通する、メサ構造の溝によって互いに分離され、
前記メサ構造の溝は、前記画素において、前記受光層の断面積が前記pn接合へと向かって縮小するようにテーパが付いており、
前記上層は、前記pn接合を取り囲むように、前記メサ構造の溝に露出する庇状もしくは笠状部の下面部分を備えることを特徴とする、受光素子。 - 前記メサ構造の溝は、(前記受光層内に底を有する、前記受光層を貫通している、および、前記受光層の下層のエピタキシャル層内もしくは前記半導体基板内に底を有する)のいずれかであることを特徴とする、請求項1に記載の受光素子。
- 前記画素における前記受光層の、前記溝が並置する最も深い位置において、前記受光層の、積層方向に直交する断面積は、前記pn接合の面積の1.1倍以上10倍以下であることを特徴とする、請求項1または2に記載の受光素子。
- 前記画素の表面の面積が、前記pn接合の面積よりも大きいことを特徴とする、請求項1〜3のいずれか1項に記載の受光素子。
- 前記メサ構造の溝の少なくとも側壁が、縦断面において、湾曲した凹状曲線を主体に構成される、ことを特徴とする、請求項1〜4のいずれか1項に記載の受光素子。
- 前記エピタキシャル積層体は、該エピタキシャル積層体を保護するためのパッシベーション膜によって、前記メサ構造の壁面を含めて、表面が被覆されていることを特徴とする、請求項1〜5のいずれか1項に記載の受光素子。
- 前記パッシベーション膜が、{単層絶縁膜、多層誘電体膜、(単層絶縁膜/多層誘電体膜)、(単層絶縁膜/金属膜)、(多層誘電体膜/金属膜)、および、(単層絶縁膜/多層誘電体膜/金属膜)}のいずれかであることを特徴とする、請求項6に記載の受光素子。
- 前記受光層が多重量子井戸構造(多重量子井戸構造:Multi-Quantum Well)であることを特徴とする、請求項1〜7のいずれか1項に記載の受光素子。
- 前記半導体基板および受光層が、InP基板およびタイプ2(InGaAs/GaAsSb)多重量子井戸構造、または、GaSb基板およびタイプ2(InAs/GaSb)多重量子井戸構造、であることを特徴とする、請求項1〜8のいずれか1項に記載の受光素子。
- 前記受光層のキャリア濃度が1E14cm−3以上1E16cm−3以下であることを特徴とする、請求項1〜9のいずれか1項に記載の受光素子。
- 請求項1に記載の受光素子と、読み出し回路(ROIC:Read-Out IC)とを組み合わせたことを特徴とする、検出装置。
- 半導体基板上のエピタキシャル積層体に画素を配列した受光素子の製造方法であって、
前記半導体基板の上に受光層を形成する工程と、
前記受光層に接して上層を形成する工程と、
前記受光層および上層の形成工程では、受光層/上層の界面がpn接合となるように不純物をドープして、
前記画素を互いに分離するために、前記エピタキシャル積層体の表面から前記pn接合を突き抜けて、少なくとも前記受光層内に達するメサ構造の溝を形成する工程とを備え、
前記メサ構造の溝を形成する工程ではウエットエッチングによるエッチングを行うことで、前記画素において、前記受光層の断面積が前記pn接合へと向かって縮小するようにテーパを付けることを特徴とする、受光素子の製造方法。 - 前記ウエットエッチングにおけるエッチャントに、HBr系または酢酸系のエッチャントを用いることを特徴とする、請求項12に記載の受光素子の製造方法。
- 前記メサ構造の溝を設ける工程において、同じエッチャント内に、該受光素子の中間製品を浸漬することで、前記メサ構造の溝と、前記受光素子の端縁に位置し、前記受光層を突き抜けてグランド電極が接触する不純物層に届く一つの配線電極用溝とを、同じ機会に形成することを特徴とする、請求項12または13に記載の受光素子の製造方法。
- 前記メサ構造の溝の壁面を含めて前記エピタキシャル積層体を保護するためのパッシベーション膜を、{単層絶縁膜、多層誘電体膜、(単層絶縁膜/多層誘電体膜)、(単層絶縁膜/金属膜)、(多層誘電体膜/金属膜)、および、(単層絶縁膜/多層誘電体膜/金属膜)}のいずれかで形成することを特徴とする、請求項12〜14に記載の受光素子の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012067857A JP2013201219A (ja) | 2012-03-23 | 2012-03-23 | 受光素子、その製造方法、および検出装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012067857A JP2013201219A (ja) | 2012-03-23 | 2012-03-23 | 受光素子、その製造方法、および検出装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2013201219A true JP2013201219A (ja) | 2013-10-03 |
Family
ID=49521242
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012067857A Pending JP2013201219A (ja) | 2012-03-23 | 2012-03-23 | 受光素子、その製造方法、および検出装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2013201219A (ja) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2015084361A (ja) * | 2013-10-25 | 2015-04-30 | 住友電気工業株式会社 | 半導体素子 |
JP2016004867A (ja) * | 2014-06-16 | 2016-01-12 | 住友電気工業株式会社 | 赤外線受光半導体素子 |
JP2016111294A (ja) * | 2014-12-10 | 2016-06-20 | 住友電気工業株式会社 | 半導体受光素子を作製する方法 |
US9696205B2 (en) | 2014-06-04 | 2017-07-04 | Sumitomo Electric Industries, Ltd. | Array type light-receiving device and hyperspectral spectrometer including array type light-receiving device |
JP2021108403A (ja) * | 2015-06-22 | 2021-07-29 | アイキューイー ピーエルシーIQE plc | GaAsにほぼ合致する格子パラメータを有する基板上に希薄窒化物層を有する光電子検出器 |
-
2012
- 2012-03-23 JP JP2012067857A patent/JP2013201219A/ja active Pending
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2015084361A (ja) * | 2013-10-25 | 2015-04-30 | 住友電気工業株式会社 | 半導体素子 |
US9123843B2 (en) | 2013-10-25 | 2015-09-01 | Sumitomo Electric Industries, Ltd. | Semiconductor device |
US9696205B2 (en) | 2014-06-04 | 2017-07-04 | Sumitomo Electric Industries, Ltd. | Array type light-receiving device and hyperspectral spectrometer including array type light-receiving device |
JP2016004867A (ja) * | 2014-06-16 | 2016-01-12 | 住友電気工業株式会社 | 赤外線受光半導体素子 |
JP2016111294A (ja) * | 2014-12-10 | 2016-06-20 | 住友電気工業株式会社 | 半導体受光素子を作製する方法 |
JP2021108403A (ja) * | 2015-06-22 | 2021-07-29 | アイキューイー ピーエルシーIQE plc | GaAsにほぼ合致する格子パラメータを有する基板上に希薄窒化物層を有する光電子検出器 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR102221682B1 (ko) | 이중 대역 광검출기 및 이의 제작 방법 | |
JP6080092B2 (ja) | 受光素子、半導体エピタキシャルウエハ、検出装置および受光素子の製造方法 | |
US9698297B2 (en) | Light-receiving device and method for producing the same | |
US8754359B2 (en) | Nanowire photo-detector grown on a back-side illuminated image sensor | |
US10714531B2 (en) | Infrared detector devices and focal plane arrays having a transparent common ground structure and methods of fabricating the same | |
JP6176585B2 (ja) | 受光素子、およびその製造方法 | |
US9583654B2 (en) | Light receiving device and image sensor | |
JP5975417B2 (ja) | 受光素子の製造方法 | |
JP2013201219A (ja) | 受光素子、その製造方法、および検出装置 | |
JP2013175686A (ja) | 受光素子、その製造方法、および検出装置 | |
US8105866B2 (en) | Method of making PIN-type photo detecting element with a controlled thickness of window semiconductor layer | |
JP2012191130A (ja) | 受光デバイス、半導体エピタキシャルウエハ、これらの製造方法、および検出装置 | |
JP2012244124A (ja) | 受光素子アレイ、その製造方法および検出装置 | |
FR2694134A1 (fr) | Procédé de fabrication d'une diode photovoltaïque et diode à structure plane. | |
US7968963B2 (en) | Photodiode array and image pickup device using the same | |
Rogalski | Dual-band infrared detectors | |
JP2014110391A (ja) | 受光素子アレイ、その製造法、およびセンシング装置 | |
Martin et al. | InGaAs/InP focal plane arrays for visible light imaging | |
JP2009283603A (ja) | 検出装置、受光素子アレイおよびその製造方法 | |
WO2016067996A1 (ja) | 半導体積層体、受光素子およびセンサ | |
US20150162471A1 (en) | Phototransistor device | |
Iakovleva et al. | Analysis of characteristics of photodetectors based on InGaAs heteroepitaxial structures for 3D imaging | |
WO2014002082A2 (en) | Photodetector device | |
JP5391945B2 (ja) | 受光素子及びエピタキシャルウェハ | |
US9716123B2 (en) | Photodiode arrays |