JP2016111294A - 半導体受光素子を作製する方法 - Google Patents

半導体受光素子を作製する方法 Download PDF

Info

Publication number
JP2016111294A
JP2016111294A JP2014249998A JP2014249998A JP2016111294A JP 2016111294 A JP2016111294 A JP 2016111294A JP 2014249998 A JP2014249998 A JP 2014249998A JP 2014249998 A JP2014249998 A JP 2014249998A JP 2016111294 A JP2016111294 A JP 2016111294A
Authority
JP
Japan
Prior art keywords
semiconductor
silicon
receiving element
light receiving
substrate product
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2014249998A
Other languages
English (en)
Inventor
幸洋 辻
Yukihiro Tsuji
幸洋 辻
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Electric Industries Ltd
Original Assignee
Sumitomo Electric Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Electric Industries Ltd filed Critical Sumitomo Electric Industries Ltd
Priority to JP2014249998A priority Critical patent/JP2016111294A/ja
Priority to US14/962,707 priority patent/US9735311B2/en
Publication of JP2016111294A publication Critical patent/JP2016111294A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/184—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof the active layers comprising only AIIIBV compounds, e.g. GaAs, InP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H01L27/14649—Infrared imagers
    • H01L27/14652—Multispectral infrared imagers, having a stacked pixel-element structure, e.g. npn, npnpn or MQW structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14694—The active layers comprising only AIIIBV compounds, e.g. GaAs, InP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/0248—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies
    • H01L31/0352—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their shape or by the shapes, relative sizes or disposition of the semiconductor regions
    • H01L31/035236—Superlattices; Multiple quantum well structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/0248—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies
    • H01L31/0352—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their shape or by the shapes, relative sizes or disposition of the semiconductor regions
    • H01L31/035272—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their shape or by the shapes, relative sizes or disposition of the semiconductor regions characterised by at least one potential jump barrier or surface barrier
    • H01L31/035281—Shape of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/186—Particular post-treatment for the devices, e.g. annealing, impurity gettering, short-circuit elimination, recrystallisation
    • H01L31/1868—Passivation
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/544—Solar cells from Group III-V materials
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Light Receiving Elements (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

【課題】暗電流を低減可能な、半導体受光素子を作製する方法を提供する。【解決手段】半導体受光素子を作製する方法は、基板１１の主面上に設けられた半導体積層上のマスクを用いて半導体積層をエッチングして、半導体受光素子のための半導体メサ２５ａ、２５ｂ、２５ｃを備える基板生産物を形成する工程と、シリコン源ＧＳＩを、シリコン源ＧＳＩとは別に酸素源を供給することなく、基板生産物に供給して、シリコン源ＧＳＩからのシリコンを備える堆積物を基板生産物上に形成する工程と、パッシベーション膜２７を基板生産物ＳＰ３上に成長する工程と、を備える。半導体メサ２５ａ、２５ｂ、２５ｃは、超格子構造を有する受光層１５ａを含む。超格子構造は、構成元素としてガリウム及びアンチモンを含む第１ＩＩＩ−Ｖ化合物半導体層と、第２ＩＩＩ−Ｖ化合物半導体層とを含む。【選択図】図３

Description

本発明は、半導体受光素子を作製する方法に関する。
特許文献１は、化合物半導体フォトダイオードアレイを開示する。このフォトダイオードアレイは、シリコン読出集積回路と組み合わせられて、フォトダイオードアレイ及び読出集積回路は、光検出器モジュールを構成する。
国際公開ＷＯ２０１１−０８９９４９号公報
イメージセンサは、プレーナ型構造のフォトダイオードアレイを有するものだけでなく、メサ型構造のフォトダイオードアレイを有するものもある。メサ型構造のフォトダイオードアレイは、イメージセンサにおける画素の高い集積度を可能にし、この高集積によりイメージセンサは高解像度を得ることができる。イメージセンサがメサ型構造を有するとき、個々のフォトダイオードが半導体メサを有する。この半導体メサの側面は、光吸収のための超格子構造の側面を含む。半導体メサは、パッシベーション膜で覆われる。パッシベーション膜と超格子構造の側面との界面は暗電流の経路となり、暗電流は、フォトダイオードの電極間の電流として測定される。暗電流は、イメージセンサのＳ／Ｎ比を悪化させる原因となる。
発明者の知見によれば、エッチングにより形成された半導体メサの側面は、該半導体メサ上にパッシベーション膜を形成するまで、製造工程における処理や大気に暴露される。この暴露により、半導体メサ側面には、超格子構造の半導体構成元素の、意図的なものではない酸化物が形成される。
本発明の一側面は、上記のような背景を鑑みて為されたものであり、暗電流を低減可能な、半導体受光素子を作製する方法を提供することを目的とする。
本発明の一側面に係る半導体受光素子を作製する方法は、基板の主面上に設けられた半導体積層上のマスクを用いて前記半導体積層をエッチングして、半導体受光素子のための半導体メサを備える基板生産物を形成する工程と、無機シラン系化合物及び有機シラン系化合物の少なくともいずれかを含むシリコン源を、該シリコン源とは別に酸素源を供給することなく、前記基板生産物に供給して、前記シリコン源からのシリコンを備える堆積物を前記基板生産物上に形成する工程と、前記堆積物を前記基板生産物上に形成した後に、パッシベーション膜を前記基板生産物上に成長する工程と、を備え、前記半導体メサは、超格子構造を有する受光層を含み、前記超格子構造は、構成元素としてガリウムを含む第１ＩＩＩ−Ｖ化合物半導体層と、該第１ＩＩＩ−Ｖ化合物半導体層の材料と異なる第２ＩＩＩ−Ｖ化合物半導体層とを含む。
本発明の上記の目的および他の目的、特徴、並びに利点は、添付図面を参照して進められる本発明の好適な実施の形態の以下の詳細な記述から、より容易に明らかになる。
以上説明したように、本発明の一側面によれば、暗電流を低減可能な、半導体受光素子を作製する方法が提供される。
図１は、本実施形態に係る半導体受光素子を作製する方法における主要な工程を模式的に示す図面である。 図２は、本実施形態に係る半導体受光素子を作製する方法における主要な工程を模式的に示す図面である。 図３は、本実施形態に係る半導体受光素子を作製する方法における主要な工程を模式的に示す図面である。 図４は、本実施形態に係る半導体受光素子を作製する方法における主要な工程を模式的に示す図面である。 図５は、本実施形態に係る半導体受光素子を作製する方法における前処理工程からパッシベーション形成工程までの主要な工程において、受光層の超格子構造の表面を模式的に示す図面である。 図６は、本実施形態に係る半導体受光素子を模式的に示す図面である。 図７は、本実施形態に係るイメージセンサを模式的に示す図面である。 図８は、本実施形態に係る半導体受光素子を作製する方法におけるパッシベーション構造と、この構造と異なるパッシベーション構造とを模式的に示す図面である。
いくつかの具体例を説明する。
一形態に係る半導体受光素子を作製する方法は、（ａ）基板の主面上に設けられた半導体積層上のマスクを用いて前記半導体積層をエッチングして、半導体受光素子のための半導体メサを備える基板生産物を形成する工程と、（ｂ）無機シラン系化合物及び有機シラン系化合物の少なくともいずれかを含むシリコン源を、該シリコン源とは別に酸素源を供給することなく、前記基板生産物に供給して、前記シリコン源からのシリコンを備える堆積物を前記基板生産物上に形成する工程と、（ｃ）前記堆積物を前記基板生産物上に形成した後に、パッシベーション膜を前記基板生産物上に成長する工程と、を備え、前記半導体メサは、超格子構造を有する受光層を含み、前記超格子構造は、構成元素としてガリウムを含む第１ＩＩＩ−Ｖ化合物半導体層と、該第１ＩＩＩ−Ｖ化合物半導体層の材料と異なる第２ＩＩＩ−Ｖ化合物半導体層とを含む。
この半導体受光素子を作製する方法（以下、「作製方法」と記す）によれば、半導体メサを形成した基板生産物上にパッシベーション膜を形成する前に、シリコン源からのシリコンを備える堆積物を基板生産物上に形成する。この処理に先立つ工程においては、基板生産物の半導体メサは、受光層のための超格子構造を有しており、この超格子構造の表面には、ＩＩＩ−Ｖ化合物半導体に係る酸化物が既に形成されている。この酸化物は、ＩＩＩ−Ｖ化合物半導体層における半導体構成元素（例えばガリウム）を備える酸素化合物を含む。シリコン含有の堆積物を形成する処理では、シリコン化合物（例えば無機シラン系化合物といったシリコン含有の無機化合物及び有機シラン系化合物といったシリコン含有の有機化合物の少なくともいずれかを含むシリコン化合物）をシリコン源として基板生産物に供給する。該シリコン源とは別に半導体のためのエッチャント及び酸素を実質的に含まない物質に半導体メサは暴露される。上記の酸素化合物上に、シリコン酸化物ではないシリコンを備える堆積物が形成される。この堆積物の形成の後に、パッシベーション膜が形成される。堆積物中のシリコンは半導体構成元素の酸化物における酸素と反応して、酸素とシリコンとのボンドが形成される。このシリコンと酸素とのボンドの形成により、超格子構造上における半導体構成元素の酸化物の量を低減できる。
半導体メサの形成工程から、パッシベーション膜の形成に先立つ工程までの間において、超格子構造のＩＩＩ−Ｖ化合物半導体層の表面には、意図的ではなく酸化物が形成される。発明者の検討によれば、この酸化物は、ＩＩＩ−Ｖ化合物半導体における半導体構成元素と酸素との化合物を含み、パッシベーション膜と半導体メサ表面との間における酸化物の残留は、半導体受光素子における暗電流を増大させる原因となる。
超格子構造内のＩＩＩ−Ｖ化合物半導体層の表面の酸化物（半導体構成元素の酸化物）の量は、シリコン源を用いた処理におけるシリコンの供給により低減され、この結果、半導体メサ側面に係る酸化物を介する暗電流が低減される。
一形態に係る作製方法では、堆積物を前記基板生産物上に形成する前記工程では、前記シリコン源のプラズマの生成、前記シリコン源の塗布、又は前記シリコン源の雰囲気の適用のいずれかが行われる。
この製造方法によれば、これらいずれかの工程により、シリコンを備える堆積物が形成される。
一形態に係る作製方法では、前記シリコン源は、ＳｉＨ４及びＳｉ２Ｈ６の少なくともいずれかを含むことができる。
この製造方法によれば、無機シリコン源として、例えばＳｉＨ４及びＳｉ２Ｈ６の少なくともいずれかを用いることができる。
一形態に係る作製方法では、前記シリコン源は、有機シラン系化合物であることができ、また前記シリコン源はテトラエトキシシランを含むことができる。
この製造方法によれば、有機シラン系化合物といった有機シリコン源として、例えばテトラエトキシシランを用いることができる。
一形態に係る作製方法では、前記パッシベーション膜は、シリコン酸化物、シリコン酸窒化物、及びアルミニウム酸化物の少なくともいずれかを備えることができる。
この製造方法によれば、パッシベーション膜は酸化物を備えることができ、このパッシベーション膜に、シリコン酸化物、シリコン酸窒化物、及びアルミニウム酸化物の少なくともいずれかを適用できる。これらは、良好なパッシベート機能を有する。
一形態に係る作製方法では、前記超格子構造は、ＧａＳｂ／ＩｎＡｓを備えることができる。
この製造方法によれば、半導体受光素子の受光層として、ＧａＳｂ／ＩｎＡｓを用いることができる。
本発明の知見は、例示として示された添付図面を参照して以下の詳細な記述を考慮することによって容易に理解できる。引き続いて、添付図面を参照しながら、半導体受光素子を作製する方法に係る実施形態を説明する。可能な場合には、同一の部分には同一の符号を付する。
図１〜図４は、本実施形態に係る半導体受光素子を作製する方法における主要な工程を模式的に示す図面である。半導体のエピタキシャル成長のための基板を準備する。この基板（基板１１として参照される）を成長炉（成長炉１０ａとして参照される）に配置する。この成長炉１０ａに原料を供給して、図１の（ａ）部に示されるように、半導体受光素子のための半導体積層１３を基板１１の主面１１ａ上に成長する。基板１１としては、例えばＧａＳｂ、InP, InSb, GaAs等を備えることができる。半導体積層１３の成長には、例えば分子線エピタキシー法、有機金属気相成長法等が適用される。半導体積層１３は、光吸収により光電流を生成する受光層のための半導体層１５、及び電気的な接続のための第１導電型化合物半導体層１７を含み、第１導電型化合物半導体層１７は、ＩＩＩ−Ｖ化合物からなり、また受光層のための半導体層１５上に設けられる。必要な場合には、半導体積層１３は、半導体層１５と基板１１との間に、ＩＩＩ−Ｖ化合物からなる第２導電型化合物半導体層１９を含むことができる。第１導電型化合物半導体層１７の導電性は第２導電型化合物半導体層１９の導電性と反対である。半導体層１５は、例えば超格子構造２１を含み、超格子構造２１は、交互に配置された第１ＩＩＩ−Ｖ化合物半導体層２１ａ及び第２ＩＩＩ−Ｖ化合物半導体層２１ｂを含む。第１ＩＩＩ−Ｖ化合物半導体層２１ａは、構成元素としてガリウム材料からなり、この材料はアンチモンを更に含むことができる。第２ＩＩＩ−Ｖ化合物半導体層２１ｂは、該第１ＩＩＩ−Ｖ化合物半導体層２１ａと異なる材料からなる。
基板１１及び半導体積層１３を含むエピタキシャル基板ＥＰの一例。
基板１１：ｐ型ＧａＳｂ基板。
第１導電型化合物半導体層１７：InAs。
半導体層１５の超格子構造２１（繰り返し数：１００層〜５００層）。
第１ＩＩＩ−Ｖ化合物半導体層２１ａ：ＧａＳｂ（厚さ１ｎｍ〜５ｎｍ）。
第２ＩＩＩ−Ｖ化合物半導体層２１ｂ：ＩｎＡｓ（厚さ１ｎｍ〜５ｎｍ）。
第２導電型化合物半導体層１９：GaSb。
超格子構造２１は、上記の組み合わせのＧａＳｂ／ＩｎＡｓに限定されることなく、ＩｎＧａＡｓ／ＧａＡｓＳｂ等であることができる。半導体積層１３の厚さは例えば３〜７マイクロメートルである。また、基板１１が導電性を有するときは、半導体積層１３は、第２導電型化合物半導体層１９を含まなくても良い。
エピタキシャル基板ＥＰを成長炉１０ａから取り出した後に、半導体メサを作製するためのマスクを半導体積層１３上に形成する。まず、半導体積層１３の主面１３ａ上に、無機絶縁膜を成長する。この成長には、化学的気相成長（ＣＶＤ）法といった気相成長法が用いられる。本実施例では、無機絶縁膜として窒化シリコン（ＳｉＮ）を成長する。窒化シリコンの厚さは例えば１００ｎｍ〜５００ｎｍである。この無機絶縁膜にフォトリソグラフィ及びエッチングによりパターンを転写して、図１の（ｂ）部に示されるように、半導体メサのためのマスク２３を形成する。マスク２３は、半導体メサの配置に対応して、一次元又は二次元のパターン（２３ａ、２３ｂ、２３ｃ）の配列を含む。マスク２３は、無機絶縁膜の材料、例えば窒化シリコンを備える。この工程により作製される基板生産物は、エピタキシャル基板ＥＰ及びマスク２３を備える。
マスク２３を形成した後に、エピタキシャル基板ＥＰをエッチング装置１０ｂに配置する。マスク２３を用いてエピタキシャル基板ＥＰをエッチングして、図２の（ａ）部に示されるように基板生産物ＳＰ１を形成する。受光層のための半導体層１５の超格子構造２１のエッチングには、例えばドライエッチング又はウエットエッチングを適用できる。ドライエッチングには、誘導結合型プラズマエッチング法を適用でき、この適用では例えばハロゲン系ガス（例えばＣｌ２、ＢＣｌ３、ＨＩ、ＳｉＣｌ４等）及び／又は炭化水素（例えばメタン等）と水素との混合ガスがエッチャントとして用いられる。ウエットエッチングの適用では、例えばクエン酸系エッチャントが用いられる。
図２の（ａ）部を参照すると、基板生産物ＳＰ１は、半導体積層１３からドライエッチングにより作製された半導体メサ２５ａ、２５ｂ、２５ｃを備える。半導体メサ２５ａ、２５ｂ、２５ｃは、それぞれ、マスク２３のパターン２３ａ、２３ｂ、２３ｃに対応する。半導体メサ２５ａ、２５ｂ、２５ｃの各々は、第１導電型化合物半導体層１７からの第１導電型半導体層１７ａ、半導体層１５からの受光層１５ａ、及び第２導電型化合物半導体層１９からの第２導電型半導体層１９ａを含む。受光層１５ａは、受光層のための半導体層１５と同様の超格子構造２１を有しており、受光層１５ａは第１導電型半導体層１７ａと第２導電型半導体層１９ａとの間に設けられる。半導体メサ２５ａ、２５ｂ、２５ｃの高さは、半導体積層１３の厚さに応じて、例えば１〜５μｍである。
基板生産物ＳＰ１をエッチング装置１０ｂから取り出した後に、マスク２３を除去する。例えば窒化シリコン製のマスク２３の除去には、バッファードフッ酸が用いられる。
図５は、本実施形態に係る半導体受光素子を作製する方法における前処理工程からパッシベーション形成工程までの４つの工程において、受光層１５ａの超格子構造２１の表面を模式的に示す図面である。
エッチングにより半導体積層１３から形成された基板生産物ＳＰ１では、図５の（ａ）部に示されるように、エッチングに曝された半導体表面には、ダメージ層を残っている。基板生産物ＳＰ１を処理装置１０ｃに配置して、図２の（ｂ）部に示されるように、以下の一例の処理を基板生産物ＳＰ１に施す。まず、ダメージ層を除去する処理を基板生産物ＳＰ１に適用する。ダメージ層の除去には、例えばりん酸、過酸化水素及び水の混合液を用いることができる。混合液の配合比は、例えばりん酸／過酸化水素／水＝１／２／２０であることができる。この混合液へ基板生産物ＳＰ１を暴露した後に、超純水によるリンスを基板生産物ＳＰ１に適用する。超純水におけるリンスは、例えば５〜１０分であることが好ましい。リンス工程の後において、図５の（ｂ）部に示されるように、基板生産物ＳＰ１の半導体表面には非晶質層が形成される。この非晶質層は、超格子層の構成原子、例えばガリウム（Ｇａ）、ヒ素（Ａｓ）、アンチモン（Ｓｂ）、インジウム（Ｉｎ）等を含む非晶質の薄層であり、これらの構成元素、例えばガリウムと酸素との化合物を備えることができる。超純水には、僅かであるが酸素（例えば５〜１０ｐｐｂ）が含まれる。図５の（ｂ）部を参照すると、超格子構造２１の側面は、構成元素の酸化されやすさに応じてストラクチャを有する。前処理の時間（例えばリンス時間）を調整して、厚さ５〜１０ｎｍ程度の非晶質層を形成することが好ましい。これらの前処置工程により基板生産物ＳＰ１から基板生産物ＳＰ２が作製される。また、ダメージ層を除去して露出された半導体表面は、クリーンルーム内の大気に触れる。
ダメージ層を除去した後に、図３の（ａ）部に示されるように、成膜のための処理装置１０ｄに基板生産物ＳＰ２を配置する。例えば、図３の（ａ）部に示される工程では、基板生産物ＳＰ２は、例えばシリコン源ＧＳＩのプラズマＰＬＳへ暴露される。処理装置１０ｄにおいてシリコン源ＧＳＩを基板生産物ＳＰ２に供給して、図５の（ｃ）部に示されるように、シリコン源ＧＳＩからのシリコンを備える堆積物ＤＰを基板生産物ＳＰ２上に形成する。この形成により基板生産物ＳＰ２から基板生産物ＳＰ３が形成される。
堆積物ＤＰの形成のための態様は、例えばシリコン源ＧＳＩを含む雰囲気への暴露、シリコン源ＧＳＩのプラズマへの暴露、シリコン源ＧＳＩの塗布等であることができる。処理装置１０ｄにシリコン源ＧＳＩが供給されるけれども、例えばシリコン源ＧＳＩとは別に酸素源や窒素源を供給されない。これ故に、堆積物ＤＰは、実質的に、シリコン源ＧＳＩからのシリコンを備える。シリコン源ＧＳＩは、例えば無機シラン系化合物及び有機シラン系化合物の少なくともいずれかを含むことができる。図５の（ｃ）部に示されるように、堆積物ＤＰは、基板生産物ＳＰ１の半導体表面上の非晶質層上に形成される。
プラズマ処理による堆積物ＤＰの形成では、プラズマＣＶＤ装置に無機シラン系ガス（例えばＳｉＨ４、Ｓｉ２Ｈ６を導入してプラズマ放電を行って非晶質シリコンを成膜してもよい。この成膜においては、希釈ガスとして窒素、水素、ヘリウムを用いることができる。非晶質シリコンは導電性であるので、厚いシリコン膜は新たなリークパスを形成する。非晶質シリコンの膜厚は例えば１ｎｍ、又はこの膜厚以下であることが望ましい。成膜レートは１０ｎｍ／分以下であることが望ましく、成膜レートを遅くすることにより、下地の非晶質層中の酸化物の酸素と非晶質シリコン層との反応が促進される。基板温度は例えば摂氏１００度〜摂氏２００度であることができる。シリコン源は、無機シリコン源として、ＳｉＨ４及びＳｉ２Ｈ６の少なくともいずれかを含むことができる。また、シリコン源は、有機シリコン源として、テトラエトキシシラン（ＴＥＯＳ）を含むことができる。
一実施例における条件は以下のものである。
基板温度：摂氏１５０度。
チャンバの圧力：１．７Ｔｏｒｒ。
ＳｉＨ４の流量：５ｓｃｃｍ。
処理時間：５秒。
成膜レート：１０ｎｍ／分。
この処理により、約１ｎｍの厚さのＳｉ膜が形成され、このＳｉ膜の屈折率は２．２〜３．９である。
プラズマを用いない気相における堆積物ＤＰの形成では、処理装置１０ｄのチャンバ内にシリコン源ＧＳＩを含む雰囲気を生成すると共に、該雰囲気を含む雰囲気中において堆積物ＤＰを基板生産物ＳＰ２上に形成する。この形態においては、シリコン源ＧＳＩはトリハロゲン化有機シラン、トリアルコキシ有機シラン等であることができる。基板温度は例えば摂氏１００度〜摂氏２００度であることができる。気相における堆積物ＤＰの形成中において、堆積されたＳｉは下地の非晶質中の酸素とボンドを形成する。
塗布による堆積物ＤＰの形成では、シリコン含有の有機物を表面に適用することにより堆積物ＤＰを形成できる。このような有機物として、シリコン原子に付く４つの官能基のうち、１つ以上の官能基が有機分子基である有機シラン系物質を用いる。例えばスピン塗布により、有機シラン系被膜を形成できる。有機シラン系被膜は、シリコン原子の酸化を促進するためであるので、単分子膜であることが望ましく、単分子膜は例えば気相成長もしくはスピン塗布により成膜される。有機シラン単分子膜を形成するには、トリハロゲン化有機シラン、又はトリアルコキシ有機シラン等を用いることが望ましい。基板温度は例えば摂氏１００度〜摂氏２００度であることができる。
有機シラン系被膜は、前処理により形成される非晶質層上に形成される。有機シラン膜はスピン塗布だけでなく、例えば気相成長により形成される。有機シランの単分子層は、例えば基板上の凹凸に絡まるように有機シランの単分子が付着することにより形成されて、基板生産物ＳＰ２の表面を被覆する。このとき、有機シラン分子中のシリコン原子は、パッシベーション膜の成膜中において、非晶質層中の酸化物の酸素と結合して、Ｏ−Ｓｉ−Ｏ結合を形成する。この有機シラン膜は機械的、熱的、化学的に安定な膜である。この結合形成の結果として非晶質層は酸素を奪われる。非晶質層の酸化物量が低減されて、ガリウム（Ｇａ）、ヒ素（Ａｓ）、アンチモン（Ｓｂ）、インジウム（Ｉｎ）を含む非晶質の比率が大きくなる。これらの構成元素の酸化物が減るので、半導体メサの側面に起因するリーク電流を低減できる。
二酸化シリコンは、酸化物の標準生成エンタルピーの視点から、ガリウム（Ｇａ）、ヒ素（Ａｓ）、アンチモン（Ｓｂ）、インジウム（Ｉｎ）の酸化物よりも安定した材料である。これ故に、シリコンを主要な構成物として含み酸素を実質的に含まない堆積物ＤＰ、或いは実質的にシリコンからなる堆積物ＤＰを利用することによって、下地の半導体の構成元素の酸化物中の酸素が脱離して、脱離した酸素がシリコンと結合する。この反応により、安定な二酸化シリコンを形成する。上記のいずれかの方法による堆積物ＤＰの形成の後に、基板生産物の熱処理を行うことができる。熱処理の温度は例えば摂氏１５０度〜摂氏２００度であり、熱処理時間は例えば１分〜１０分であり、熱処理の雰囲気は窒素であることができる。
堆積物ＤＰを基板生産物ＳＰ２上に成長して基板生産物ＳＰ３を形成した後に、図３の（ｂ）部に示されるように、成膜装置１０ｅにおいて基板生産物ＳＰ３上にパッシベーション膜２７を形成する。パッシベーション膜２７の膜厚は例えば３００ｎｍ〜５００ｎｍであることができる。成膜用の原料ガスとして、シラン及び亜酸化窒素を用いることができる。成膜装置１０ｅとして、容量結合型プラズマ成膜装置又はマイクロ波プラズマ成膜装置を使用してもよい。
図５の（ｄ）部を参照すると、堆積物ＤＰ又は堆積物の反応物ＤＰ１上にパッシベーション膜２７が形成されている。本実施例では、パッシベーション膜２７はシリコン酸化物からなるけれども、パッシベーション膜２７の材料は、これに限定されることなく、シリコン酸化物、シリコン酸窒化物、及びアルミニウム酸化物の少なくともいずれかを備えることができ。パッシベーション膜は酸化物を備えることができ、シリコン酸化物、シリコン酸窒化物、及びアルミニウム酸化物は、良好なパッシベート機能を有する。
例えばＳｉＯ２膜は、プラズマエンハーンスド化学的気相成長（ＰＥ−ＣＶＤ）法により成膜される。成膜温度は摂氏１５０度であることが望ましい。例えば摂氏３００度程度に対して有機シラン膜は耐熱性を有するので、有機シラン膜が残っていても、パッシベーションの成膜中に変質することはない。また、堆積物ＤＰと、堆積物ＤＰ中の少なくとも一部のシリコンが反応により消費されて生成された反応物ＤＰ１とは、パッシベーションの成膜中の酸化源（例えば酸素ラジカル）に対してバリアとして作用するので、酸素ラジカルといった酸化源が半導体表面に直接に触れることを防止する。この働きにより、引き続き、ＳｉＯ２膜の成膜中の半導体層の酸化を抑制できる。また、反応物ＤＰ１に変化せずに残っていた堆積物ＤＰ中のシリコンがパッシベーションの成膜中の酸化源と反応すると、シリコン単体の残留量が低減される。
この作製方法によれば、半導体メサ２５ａ〜２５ｃを形成した基板生産物ＳＰ１上にパッシベーション膜２７を形成する前に、シリコン源ＧＳＩからのシリコンを備える堆積物ＤＰを基板生産物ＳＰ１上に形成する。この処理に先立つ工程においては、半導体受光素子のための半導体メサ２５ａ〜２５ｃは、受光層１５ａのための超格子構造２１を有しており、この超格子構造２１の表面には、ＩＩＩ−Ｖ化合物半導体に係る非晶質層内に酸化物が既に形成されている。この酸化物は、ＩＩＩ−Ｖ化合物半導体層（２１ａ、２１ｂ）における半導体構成元素（例えばガリウム）を備える酸素化合物を含む。上記の処理では、シリコン化合物（例えば無機シラン系化合物といったシリコン含有の無機化合物及び有機シラン系化合物といったシリコン含有の有機化合物の少なくともいずれかを含むシリコン化合物）をシリコン源として基板生産物ＳＰ２に供給する。半導体のためのエッチャント及び酸素を該シリコン源とは別に実質的に含まない雰囲気に半導体メサ２５ａ〜２５ｃは暴露される。上記の酸素物を含む非晶質物上に、エッチャント及び酸素源を実質的に含まないガスを供給することによって、シリコン酸化物ではなくシリコンを備える堆積物ＤＰが形成される。この堆積物ＤＰの形成の後に、パッシベーション膜２７が形成される。堆積物ＤＰ中のシリコンは、その堆積中或いは堆積後に半導体構成元素の酸化物における酸素と反応して、酸素とシリコンとのボンドが形成される。このシリコンと酸素とのボンドの形成により、超格子構造２１の半導体構成元素の酸化物の量を低減できる。
半導体メサ２５ａ〜２５ｃの形成から、パッシベーション膜２７の形成に先立つ工程までの間において、ＩＩＩ−Ｖ化合物半導体層（２１ａ、２１ｂ）の表面には、酸化物が、意図的ではなく形成される。発明者の検討によれば、この酸化物は、ＩＩＩ−Ｖ化合物半導体層（２１ａ、２１ｂ）における半導体構成元素と酸素との化合物を含み、パッシベーション膜２７と半導体メサ２５ａ〜２５ｃの表面との間の非晶質中における多量の酸化物の残留は、半導体受光素子における暗電流の原因となる。
超格子構造２１のＩＩＩ−Ｖ化合物半導体表面の酸化物（半導体構成元素の酸化物）の量は、例えばシリコン源ＧＳＩのプラズマ、Ｓｉ成膜やＳｉ含有の有機物の塗布等を用いた処理におけるシリコンの供給により低減されて、この結果、半導体メサ側面に係る酸化物を介する暗電流が低減される。
引き続き、半導体受光素子を作製する方法を説明する。図６に示されるように、半導体メサ２５ｂ、２５ｃの上面のパッシベーション膜２７に開口を形成する。この開口に、半導体メサ２５ｂ、２５ｃにそれぞれ対応してフォトダイオード３１ｂ、３１ｃのための一電極２９ａ（例えばｎ側電極）を形成する。この一電極２９ａは、例えば半導体層上に順に形成されたＴｉ／Ｐｔ／Ａｕ／Ｎｉ／Ａｕの５層構造を有することができる。この電極形成は、例えばリフトオフ法により行われる。半導体メサ２５ａ、２５ｂ、２５ｃと異なる基板上の半導体領域上面のパッシベーション膜２７に別の開口を形成する。この別の開口に、フォトダイオード３１ｂ、３１ｃのための他電極２９ｂ（例えばｐ側電極）を形成する。この他電極２９ｂは、半導体メサ２５ａの上面まで延在する。他電極２９ｂは、例えば半導体層上に順に形成されたＴｉ／Ｐｔ／Ａｕ／Ｎｉ／Ａｕの層構造を有することができる。この電極形成は、例えばリフトオフ法により行われる。一電極２９ａ及び他電極２９ｂは、共に、下地の半導体にオーミックコンタクトを成す。基板１１が導電性を有するときは、基板裏面に他電極２９ｂを設けても良い。
これらの工程の後に、必要な場合には、一電極２９ａ及び他電極２９ｂ上に、バンプ電極ＢＰ（例えばＩｎバンプ）が形成される。バンプ電極ＢＰは例えばリフトオフ法により形成される。この後に、基板生産物からダイシングによりチップを切り出して、図６の（ａ）部及び（ｂ）部に示されるように、フォトダイオードアレイを含む半導体受光素子３３を形成する。半導体受光素子３３は、直交座標系ＳのＸ軸方向及びＹ軸方向に二次元に配列されたフォトダイオード３１ｂ〜３１ｅのアレイを含む。フォトダイオード３１ｂ〜３１ｅは、半導体メサ２５ｂ〜２５ｅの配列に対応する。
図７に示されるように、フリップチップボンディングにより、半導体受光素子３３の電極（２９ａ、２９ｂ）を読出回路ＲＯＩＣの電極ＥＤにバンプ電極ＢＰを介して接合する。半導体受光素子３３と読出回路ＲＯＩＣとの隙間にアンダーフィル樹脂ＵＦを充填して、アンダーフィル樹脂ＵＦを加熱により硬化させる。必要な場合には、入射光の吸収を抑制するために、研磨又は研削といった加工を基板１１に適用して、基板１１の厚さを薄くする。例えばＧａＳｂ基板では、ＧａＳｂ基板を薄くするために基板の裏面の加工（研磨、研削）を行って、赤外線入射面を形成する。加工されたＧａＳｂ基板の厚さは、例えば１００μｍ程度であることが望ましい。
中赤外イメージセンサのプロセスフローにおいてパッシベーション膜の構造が暗電流低減のため重要となる。図８の（ａ）部は、半導体メサの超格子構造の側面上に直接にパッシベーション膜を形成した構造４を模式的に示す。構造４の半導体中（ＧａＳｂ層の位置に対応する凹みの厚目の非晶質中にシリコンと酸素との化合物が含まれる。また、パッシベーション膜のための酸化物を成膜する際に、半導体メサの超格子構造の側面は酸化源に曝される。半導体に酸化物層が接触するので、この境界又は遷移部分にダングリングボンドやバンドのピンニングが起きやすい。このような中赤外イメージセンサでは、半導体−パッシベーション界面を流れる暗電流が増加する。本実施形態に係る方法によりパッシベーション膜を形成した構造は、図８の（ｂ）部に示されるように、超格子構造の半導体層の構成元素を含む非晶質層、残留する場合には非晶質シリコン、反応により形成された二酸化シリコンを備え、これらは半導体メサの側面に設けられる。この構造の中赤外イメージセンサでは、半導体とパッシベーション膜との界面を流れる暗電流が低減される。
本実施形態に係る方法によりパッシベーション膜を形成した構造は、中赤外イメージセンサだけでなく、近赤外イメージセンサに用いられるＩｎＧａＡｓ／ＧａＡｓＳｂのタイプ２の多重量子井戸構造（ＭＱＷ構造）の受光層に適用可能である。
好適な実施の形態において本発明の原理を図示し説明してきたが、本発明は、そのような原理から逸脱することなく配置および詳細において変更され得ることは、当業者によって認識される。本発明は、本実施の形態に開示された特定の構成に限定されるものではない。したがって、特許請求の範囲およびその精神の範囲から来る全ての修正および変更に権利を請求する。
以上説明したように、本実施形態によれば、暗電流を低減可能な、半導体受光素子を作製する方法が提供される。
１１…基板、１３…半導体積層、１７…第１導電型化合物半導体層、１９…第２導電型化合物半導体層、１５ａ…受光層、１７ａ…第１導電型半導体層、１９ａ…第２導電型半導体層、２１…超格子構造。

Claims (6)

  1. 半導体受光素子を作製する方法であって、
    基板の主面上に設けられた半導体積層上のマスクを用いて前記半導体積層をエッチングして、半導体受光素子のための半導体メサを備える基板生産物を形成する工程と、
    無機シラン系化合物及び有機シラン系化合物の少なくともいずれかを含むシリコン源を、該シリコン源とは別に酸素源を供給することなく、前記基板生産物に供給して、前記シリコン源からのシリコンを備える堆積物を前記基板生産物上に形成する工程と、
    前記堆積物を前記基板生産物上に形成した後に、パッシベーション膜を前記基板生産物上に成長する工程と、
    を備え、
    前記半導体メサは、超格子構造を有する受光層を含み、
    前記超格子構造は、構成元素としてガリウムを含む第１ＩＩＩ−Ｖ化合物半導体層と、該第１ＩＩＩ−Ｖ化合物半導体層の材料と異なる第２ＩＩＩ−Ｖ化合物半導体層とを含む、半導体受光素子を作製する方法。
  2. 堆積物を前記基板生産物上に形成する前記工程では、前記シリコン源のプラズマの生成、前記シリコン源の塗布、及び前記シリコン源の雰囲気の適用のいずれかが行われる、請求項１に記載された半導体受光素子を作製する方法。
  3. 前記シリコン源は、ＳｉＨ４及びＳｉ２Ｈ６の少なくともいずれかを含む、請求項１又は請求項２に記載された半導体受光素子を作製する方法。
  4. 前記シリコン源は、テトラエトキシシランを含む、請求項１〜請求項３のいずれか一項に記載された半導体受光素子を作製する方法。
  5. 前記パッシベーション膜は、シリコン酸化物、シリコン酸窒化物、及びアルミニウム酸化物の少なくともいずれかを備える、請求項１〜請求項４のいずれか一項に記載された半導体受光素子を作製する方法。
  6. 前記超格子構造は、ＧａＳｂ／ＩｎＡｓを備える、請求項１〜請求項５のいずれか一項に記載された半導体受光素子を作製する方法。
JP2014249998A 2014-12-10 2014-12-10 半導体受光素子を作製する方法 Pending JP2016111294A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2014249998A JP2016111294A (ja) 2014-12-10 2014-12-10 半導体受光素子を作製する方法
US14/962,707 US9735311B2 (en) 2014-12-10 2015-12-08 Method for producing semiconductor light receiving device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014249998A JP2016111294A (ja) 2014-12-10 2014-12-10 半導体受光素子を作製する方法

Publications (1)

Publication Number Publication Date
JP2016111294A true JP2016111294A (ja) 2016-06-20

Family

ID=56111991

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014249998A Pending JP2016111294A (ja) 2014-12-10 2014-12-10 半導体受光素子を作製する方法

Country Status (2)

Country Link
US (1) US9735311B2 (ja)
JP (1) JP2016111294A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018113407A (ja) * 2017-01-13 2018-07-19 富士通株式会社 半導体結晶基板、赤外線検出装置、光半導体装置、熱電変換素子、半導体結晶基板の製造方法及び赤外線検出装置の製造方法
WO2021187055A1 (ja) * 2020-03-17 2021-09-23 ソニーセミコンダクタソリューションズ株式会社 固体撮像装置及び電子機器

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6459460B2 (ja) * 2014-12-10 2019-01-30 住友電気工業株式会社 半導体受光素子を作製する方法
JP6720710B2 (ja) * 2016-06-14 2020-07-08 住友電気工業株式会社 赤外線検知素子
WO2020123161A1 (en) * 2018-12-14 2020-06-18 Flir Commercial Systems, Inc. Superlattice-based detector systems and methods
US11495707B2 (en) * 2020-04-17 2022-11-08 Changchun Institute Of Optics, Fine Mechanics And Physics, Chinese Academy Of Sciences AlGaN unipolar carrier solar-blind ultraviolet detector and manufacturing method thereof
US20220044930A1 (en) * 2020-08-06 2022-02-10 Applied Materials, Inc. Pulsed-plasma deposition of thin film layers

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08264550A (ja) * 1995-03-20 1996-10-11 Shin Etsu Chem Co Ltd 静電吸着機能を有するウエハ加熱装置
JP2007504652A (ja) * 2003-08-26 2007-03-01 インターナショナル・ビジネス・マシーンズ・コーポレーション 窒化シリコン酸化物ゲート誘電体を製造する方法
WO2009081585A1 (ja) * 2007-12-26 2009-07-02 Nec Corporation 半導体受光素子
JP2010050417A (ja) * 2008-08-25 2010-03-04 Sumitomo Electric Ind Ltd 受光素子アレイ、その製造方法および検出装置
JP2010532086A (ja) * 2007-04-12 2010-09-30 アプライド マテリアルズ インコーポレイテッド 太陽電池の窒化シリコンパッシベーション
JP2010263153A (ja) * 2009-05-11 2010-11-18 Sumitomo Electric Ind Ltd 半導体集積光デバイス及びその作製方法
JP2013201219A (ja) * 2012-03-23 2013-10-03 Sumitomo Electric Ind Ltd 受光素子、その製造方法、および検出装置
JP2014507794A (ja) * 2010-12-30 2014-03-27 ジュスン エンジニアリング カンパニー リミテッド 薄膜トランジスタ及びその製造方法
JP2014138036A (ja) * 2013-01-15 2014-07-28 Sumitomo Electric Ind Ltd 受光デバイス、その製造方法、およびセンシング装置

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6625195B1 (en) 1999-07-20 2003-09-23 Joseph Reid Henrichs Vertical cavity surface emitting laser that uses intracavity degenerate four wave mixing to produce phase-conjugated and distortion free collimated laser light
US6792026B2 (en) 2002-03-26 2004-09-14 Joseph Reid Henrichs Folded cavity solid-state laser
CA2632098A1 (en) 2005-12-02 2007-06-07 Helianthos B.V. Photovoltaic cell
WO2011089949A1 (ja) 2010-01-25 2011-07-28 アイアールスペック株式会社 化合物半導体受光素子アレイ
JP6265032B2 (ja) * 2014-04-28 2018-01-24 住友電気工業株式会社 半導体受光素子

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08264550A (ja) * 1995-03-20 1996-10-11 Shin Etsu Chem Co Ltd 静電吸着機能を有するウエハ加熱装置
JP2007504652A (ja) * 2003-08-26 2007-03-01 インターナショナル・ビジネス・マシーンズ・コーポレーション 窒化シリコン酸化物ゲート誘電体を製造する方法
JP2010532086A (ja) * 2007-04-12 2010-09-30 アプライド マテリアルズ インコーポレイテッド 太陽電池の窒化シリコンパッシベーション
WO2009081585A1 (ja) * 2007-12-26 2009-07-02 Nec Corporation 半導体受光素子
JP2010050417A (ja) * 2008-08-25 2010-03-04 Sumitomo Electric Ind Ltd 受光素子アレイ、その製造方法および検出装置
JP2010263153A (ja) * 2009-05-11 2010-11-18 Sumitomo Electric Ind Ltd 半導体集積光デバイス及びその作製方法
JP2014507794A (ja) * 2010-12-30 2014-03-27 ジュスン エンジニアリング カンパニー リミテッド 薄膜トランジスタ及びその製造方法
JP2013201219A (ja) * 2012-03-23 2013-10-03 Sumitomo Electric Ind Ltd 受光素子、その製造方法、および検出装置
JP2014138036A (ja) * 2013-01-15 2014-07-28 Sumitomo Electric Ind Ltd 受光デバイス、その製造方法、およびセンシング装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018113407A (ja) * 2017-01-13 2018-07-19 富士通株式会社 半導体結晶基板、赤外線検出装置、光半導体装置、熱電変換素子、半導体結晶基板の製造方法及び赤外線検出装置の製造方法
WO2021187055A1 (ja) * 2020-03-17 2021-09-23 ソニーセミコンダクタソリューションズ株式会社 固体撮像装置及び電子機器

Also Published As

Publication number Publication date
US20160172530A1 (en) 2016-06-16
US9735311B2 (en) 2017-08-15

Similar Documents

Publication Publication Date Title
JP2016111294A (ja) 半導体受光素子を作製する方法
Plis et al. Passivation techniques for InAs/GaSb strained layer superlattice detectors
US11393940B2 (en) Photodetector and method for forming the same
JP6459460B2 (ja) 半導体受光素子を作製する方法
TW201131795A (en) Nanowire structured photodiode with a surrounding epitaxially grown p or n layer
JP2016129225A (ja) 半導体受光装置、半導体受光素子
US9525087B2 (en) Light receiving device and method for manufacturing light receiving device
JP6318903B2 (ja) 半導体装置
CN105144410A (zh) 半导体器件及其制造方法
JP2014127499A (ja) 受光デバイス、その製造法、およびセンシング装置
WO2013111173A1 (ja) 半導体受光素子および光受信器
JP4765211B2 (ja) ｐｉｎ型受光素子
JP7073948B2 (ja) 赤外線検出器、赤外線検出装置及び赤外線検出器の製造方法
CN104617184B (zh) PIN台面型InGaAs红外探测器及其制备方法
WO2018131494A1 (ja) 半導体結晶基板、赤外線検出装置、光半導体装置、熱電変換素子、半導体結晶基板の製造方法及び赤外線検出装置の製造方法
WO2016139970A1 (ja) 半導体積層体および半導体装置
JP6572640B2 (ja) 半導体受光素子を作製する方法
JP2016207835A (ja) 半導体積層体および受光素子
TW201729355A (zh) 製造混合式基材的方法
JP2008198677A (ja) 半導体装置の製造方法
JP6083254B2 (ja) 光半導体素子及びその製造方法
JP7200651B2 (ja) 半導体ウエハ、赤外線検出器、これを用いた撮像装置、半導体ウエハの製造方法、及び赤外線検出器の製造方法
JP2012119567A (ja) 半導体ウエハの製造方法、半導体装置の製造方法およびセンサアレイの製造方法
JP2017195327A (ja) 半導体受光装置
JP2023132638A (ja) 受光素子およびその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170721

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20180816

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180828

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20181023

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190326

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20191001