JP5983076B2 - フォトダイオードアレイ - Google Patents

フォトダイオードアレイ Download PDF

Info

Publication number
JP5983076B2
JP5983076B2 JP2012136073A JP2012136073A JP5983076B2 JP 5983076 B2 JP5983076 B2 JP 5983076B2 JP 2012136073 A JP2012136073 A JP 2012136073A JP 2012136073 A JP2012136073 A JP 2012136073A JP 5983076 B2 JP5983076 B2 JP 5983076B2
Authority
JP
Japan
Prior art keywords
layer
photodiode array
photodiodes
region
light
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2012136073A
Other languages
English (en)
Other versions
JP2014003083A (ja
Inventor
和樹 山路
和樹 山路
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2012136073A priority Critical patent/JP5983076B2/ja
Priority to CN201310235175.6A priority patent/CN103515396A/zh
Publication of JP2014003083A publication Critical patent/JP2014003083A/ja
Application granted granted Critical
Publication of JP5983076B2 publication Critical patent/JP5983076B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Light Receiving Elements (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Description

本発明は、大きな開口率を実現することができるフォトダイオードアレイに関する。
半導体受光素子の1つとしてフォトダイオードがある。フォトダイオードとはpn接合に逆バイアス電圧を印加し、光入射により生成される電子正孔対(フォトキャリア)を電流として外部に取り出すことにより光を検出する素子である。また、アバランシェフォトダイオードは光吸収層とアバランシェ増倍層とを備えた受光素子であり、アバランシェ増倍によるキャリアの増倍を利用するためフォトダイオードと比較して高感度の素子を実現することが可能である。フォトダイオードアレイは、複数のフォトダイオード又はアバランシェフォトダイオードを平面内に1次元的又は2次元的に並べたものであり、大面積の光学センサなどに用いられる。
アバランシェフォトダイオードとして、増倍層に凹部を形成してp型拡散領域を設け、p型拡散領域の中央でアバランシェブレークダウンを起こさせるものが提案されている(例えば、特許文献1参照)。これにより、p型拡散領域端部での電界集中によるエッジブレークダウンを防ぐことができる。しかし、凹部を形成するためプロセスが複雑になり、また素子特性のばらつきが生じるおそれがある。また、電極と増倍層が隣り合わないようにし、更に電界緩和層を設けることでエッジブレークダウンを抑制したものも提案されている(例えば、特許文献2参照)。
光吸収層上にくし型のショットキー電極を設けたフォトダイオードが提案されている(例えば、特許文献3参照)。しかし、電極近傍に形成される狭い空乏領域で受光し、空乏領域の外側及び電極で遮光される領域では受光できないため、開口率が小さい。
p型領域を選択的に形成するのではなく、エピタキシャル成長させたp型の層をエッチングによりメサ構造にしたフォトダイオードが提案されている(例えば、特許文献4参照)。しかし、pn接合界面がメサの側面に露出しており信頼性に懸念がある。また、電極をマトリクス状に配線しているためチップ面積が大きくなる。
遮光膜を設けることにより、アレイ間に入射する迷光による特性の劣化を防止するフォトダイオードアレイが提案されている(例えば、特許文献5参照)。しかし、受光領域の端に配置されたp型電極から電流が注入されるため、電極から離れた位置では電圧降下により電界が均一に印加されず、帯域が劣化するおそれがある。また、素子間が電気的に分離されていないため、電気的なクロストークが生じるおそれがある。
アレイ間が電気的に分離されていない表面入射型フォトダイオードアレイ(例えば、特許文献6参照)では、電気的なクロストークが生じるおそれがある。また、アレイ間に入射された迷光によって遅い応答成分が生じ、帯域が劣化する、S/N比が低下する等の懸念がある。これを防ぐために、受光部以外への信号光の入射を遮光用メタルにより防ぐこと(例えば、特許文献5、7、8参照)や、遮光用メタルにより開口内に集光させることが提案されている(例えば、特許文献9参照)。
裏面入射型フォトダイオードアレイでは、光入射面に電極が無いため、表面入射型と比較して高い開口率を得ることができる(例えば、特許文献10参照)。しかし、素子分離のために分離溝を形成しており、分離溝の分だけ受光領域の面積が減少して開口率が低くなる。開口率の低下を抑えるには分離溝の幅を狭くする必要があるが、サイドエッチが生じるため一定以下の幅にすることは難しく、幅が狭いほど分離溝の底部まで表面保護膜で覆うことが難しいため信頼性に懸念がある。また、エッチングにより形成した分離溝の側面にpn接合界面が存在するため、信頼性上の懸念がある。
これに対して、断面がV字型の分離溝の斜面上に光反射層を設けることが提案されている(例えば、特許文献11参照)。分離溝に入射した光は光反射層で反射され、光吸収層に導かれる。従って、分離溝に入射した光も光電流に寄与することができるため、高い開口率を得ることができる。
特開昭62−033482号公報 特開2010−135360号公報 特開2000−101130号公報 特開2001−119004号公報 特開2002−100796号公報 特開2009−38157号公報 特開昭63−211686号公報 特開平3−276769号公報 特開2007−281144号公報 特開2007−281266号公報 特開昭62−36858号公報
特許文献11では、分離溝領域に設けられたp―HgCdTe層でも光が吸収されてフォトキャリアが発生する。分離溝領域はn側電極に電気的に接続されたn−HgCdTe領域から距離が離れているため、分離溝領域に印加される電界は弱い。従って、分離溝領域で発生したフォトキャリアは拡散によって移動し、応答速度の遅い成分として現れる。このため、帯域が劣化する懸念がある。また、この遅い応答成分が裾を引いて重畳するため、S/N比が劣化する懸念がある。
本発明は、上述のような課題を解決するためになされたもので、その目的は高い開口率を得ることができ、かつ帯域の劣化やS/N比の劣化を防ぐことができるフォトダイオードアレイを得るものである。
本発明に係るフォトダイオードアレイは、基板と、前記基板の主面上に互いに離間して平行に並べられ、前記基板の主面に対向する平面視において直線状である複数のフォトダイオードと、前記複数のフォトダイオードの間を埋め込み、断面がV字型の分離溝が設けられた埋め込み層と、前記分離溝の斜面上に設けられ、前記基板の裏面から入射した入射光を反射して前記複数のフォトダイオードの光吸収層に導く第1のメタルミラーとを備え、前記埋め込み層のバンドギャップは前記光吸収層のバンドギャップよりも広いことを特徴とする。
本発明により、高い開口率を得ることができ、かつ帯域の劣化やS/N比の劣化を防ぐことができる。
図1は、本発明の実施の形態1に係るフォトダイオードアレイを示す平面図である。 図1のI−IIに沿った断面図である。 図1の領域Aを拡大した平面図である。 比較例1に係るフォトダイオードアレイを示す断面図である。 比較例2に係るフォトダイオードアレイを示す断面図である。 本発明の実施の形態2に係るフォトダイオードアレイを示す断面図である。 本発明の実施の形態3に係るフォトダイオードアレイを示す断面図である。 本発明の実施の形態4に係るフォトダイオードアレイを示す断面図である。 本発明の実施の形態5に係るフォトダイオードアレイを示す平面図である。 本発明の実施の形態6に係るフォトダイオードアレイを示す平面図である。 図10の領域Aを拡大した平面図である。 図10の領域Bを拡大した平面図である。 本発明の実施の形態7に係るフォトダイオードアレイを示す平面図である。 本発明の実施の形態8に係るフォトダイオードアレイを示す平面図である。 本発明の実施の形態9に係るフォトダイオードアレイを示す平面図である。 図15のIII−IVに沿った断面図である。
本発明の実施の形態に係るフォトダイオードアレイについて図面を参照して説明する。同じ又は対応する構成要素には同じ符号を付し、説明の繰り返しを省略する場合がある。
実施の形態1.
図1は、本発明の実施の形態1に係るフォトダイオードアレイを示す平面図である。図2は、図1のI−IIに沿った断面図である。図3は、図1の領域Aを拡大した平面図である。n型InP基板1の主面上に、n型InP基板1の主面に対向する平面視において直線状である複数のフォトダイオード2が互いに離間して平行に並べられている。
各フォトダイオード2において、n型InP基板1の主面上に、n型InPバッファ層3、厚さ2μm〜3μmのアンドープInGaAsの光吸収層4、厚さ1μm〜2μmのアンドープInP窓層5、及びInGaAsコンタクト層6が順に積層されている。アンドープInP窓層5の一部にp型不純物領域7が設けられている。n型InP基板1の不純物濃度は約5×1018cm−3、p型不純物領域7の不純物濃度は1×1019cm−3〜1×1020cm−3である。
Ti/Au等からなる直線状のp側電極8がInGaAsコンタクト層6上に設けられ、InGaAsコンタクト層6を介してp型不純物領域7と電気的に接続されている。SiN(窒化シリコン)からなる表面保護膜9がアンドープInP窓層5を覆っている。AuGe/Auからなるn側電極10がn型InP基板1の裏面に電気的に接続されている。
p側電極8の幅wは5μmである。p側電極8とp型不純物領域7の外端との間隔aは14.5μmである。p側電極8の延在方向のp型不純物領域7の長さbは、p型不純物領域7の幅cより長い。p型不純物領域7は平面視において長方形又は角丸長方形である。p側電極8はp型不純物領域7の長辺方向に延びる。p側電極8は、アンドープInP窓層5のp型不純物領域7以外の領域上に配置された電極パッド11に接続されている。p側電極8と電極パッド11の接続部は、p型不純物領域7の短辺を横切る。p側電極8は角部がなく丸みを帯びている。
埋め込み層12が複数のフォトダイオード2の間を埋め込んでいる。埋め込み層12には、断面がV字型の分離溝13が設けられている。分離溝13の斜面上にメタルミラー14が設けられている。メタルミラー14の材料は、Ti、Au,Ta、又はそれらを積層したもの等である。
メタルミラー14は、n型InP基板1の裏面から入射した入射光を反射して複数のフォトダイオード2の光吸収層4に導く。入射光は例えば波長λが1.55μmの光である。埋め込み層12はFe又はRuをドープした半絶縁性InPであり、埋め込み層12のバンドギャップは光吸収層4のバンドギャップよりも広い。
続いて、本発明の実施の形態1に係るフォトダイオードアレイの製造方法について簡単に説明する。まず、n型InP基板1上に、MOCVD(Metal Organic Chemical Vapor Deposition)法等を用いて、n型InPバッファ層3、アンドープInGaAs光吸収層4、アンドープInP窓層5、及びInGaAsコンタクト層6を順にエピタキシャル成長させる。
次に、アンドープInP窓層5の一部にZnを光吸収層4に達する深さまで拡散させてp型不純物領域7を形成する。拡散方法としては、マスク等を用いた気相拡散や熱拡散等を用いる。例えば、熱拡散を行う場合には、アンドープInP窓層5上にSiN膜(図示せず)を成膜し、p型不純物領域7を形成する領域上においてSiN膜に開口を形成する。この開口とSiN膜上にZnO膜(図示せず)等の拡散源を形成し、SiN膜をマスクとして所定時間の熱処理を行う。なお、Znの代わりにCdやBe等の不純物を用いてもよい。
次に、SiN膜やZnO膜を除去した後、InGaAsコンタクト層6を形成する。
次に、ウェット又はドライエッチングにより垂直メサを形成した後、光吸収層4よりもバンドギャップの広い半絶縁性半導体材料を埋め込み成長してメサ部を充填し、埋め込み層12を形成する。
次に、埋め込み層12において、フォトダイオード2間を電気的に分離するための分離溝13を形成する。このとき、n型InP基板1の主面と平行な方向のエッチング速度が、主面と垂直な方向のエッチング速度を上回るようなエッチング溶液を用いることで分離溝13の断面がV字型になる。
次に、プラズマCVD法等によりアンドープInP窓層5の表面に反射防止膜としても機能する表面保護膜9を形成する。フォトリソグラフィ技術とフッ酸等を用いたエッチングとを組み合わせて、p側電極8を形成する箇所において表面保護膜9に開口を形成する。次に、表面保護膜9上にフォトレジスト(図示せず)を設け、これをパターニングし、表面保護膜9の開口の直上、及びメタルミラー14を形成する領域において、フォトレジストに開口を形成する。
次に、電子ビーム(EB)蒸着によりTi/Au膜を形成した後、Ti/Au膜の不要部分をフォトレジストとともにリフトオフしてp側電極8及びメタルミラー14を形成する。この時、表面保護膜9上に、p側電極8に接続された電極パッド11を同時に形成する。その後、n型InP基板1の裏面を研磨し、n側電極10を形成する。以上の工程により、実施の形態1に係るフォトダイオードアレイが製造される。
続いて、実施の形態1に係るフォトダイオードアレイの動作を説明する。n側電極10がプラス、p側電極8がマイナスとなるように外部からバイアス電圧を印加すると、空乏層15ができる。この状態でn型InP基板1の裏面から入射された入射光がn型InP基板1を透過し、光吸収層4において吸収されて電子正孔対(フォトキャリア)が発生する。空乏層15中の電界により、電子がn側電極10に、正孔がp側電極8に向かって移動することにより電流が流れる。これにより入射光を電流として検出することができる。
続いて、実施の形態1の効果を比較例1及び2と比較して説明する。図4は、比較例1に係るフォトダイオードアレイを示す断面図である。比較例1では、フォトダイオード2間のクロストークを防ぐため、分離溝16によりフォトダイオード2間が分離されている。分離溝16には埋め込み層12やメタルミラー14は設けられていない。このため、比較例1では、分離溝16に入射した光は光吸収層4で吸収されず、光電流に寄与することができない。従って、分離溝16の幅の分だけ開口率が低下する。
これに対して、実施の形態1では、分離溝13に入射した光はV字型の斜面に形成された第1のメタルミラー14で反射され、光吸収層4に導かれる。従って、分離溝13に入射した光も光電流に寄与することができるため、高い開口率を得ることができる。
図5は、比較例2に係るフォトダイオードアレイを示す断面図である。比較例2では、分離溝13によりフォトダイオード2間が分離され、分離溝13の斜面上にメタルミラー14が設けられている。従って、分離溝13に入射した光も光電流に寄与することができるため、高い開口率を得ることができる。しかし、比較例2では、分離溝領域まで光吸収層4が設けられている。分離溝領域はp型不純物領域7から距離が離れているため、分離溝領域に印加される電界は弱い。従って、分離溝領域で発生したフォトキャリアは拡散によって移動し、応答速度の遅い成分として現れる。このため、帯域が劣化する懸念がある。また、この遅い応答成分が裾を引いて重畳するため、S/N比が劣化する懸念がある。
これに対して、実施の形態1では、分離溝領域が埋め込み層12で埋め込まれ、その埋め込み層12のバンドギャップは光吸収層4のバンドギャップよりも広い。このため、メタルミラー14で反射された入射光は光吸収層4に到達して初めてフォトキャリアの生成に寄与し、分離溝領域ではフォトキャリアの生成は起こらない。従って、遅い応答成分の発生を防ぐことができるため、帯域の劣化やS/N比の劣化を防ぐことができる。
また、埋め込み層12としてバンドギャップの広い材料を用いることにより、表面保護膜9と埋め込み層12の界面におけるミッドギャップ準位を介したリーク電流を低減することができるため、S/N比や信頼性を向上することができる。
また、埋め込み層12が半絶縁性半導体であることが好ましい。これにより、分離溝領域が高抵抗となるため、電流が流れる領域が制限されてリーク電流を低減することができる。
なお、InGaAsコンタクト層6の幅を広げ、InGaAsコンタクト層6とp型不純物領域7の外端との間隔を例えば1〜5μmとすることが好ましい。これにより、p型不純物領域7とp側電極8の間の抵抗が低減されるため、フォトダイオードの直列抵抗が低減され帯域を改善することができる。
また、p型不純物領域7の不純物濃度を1×1019cm−3以上とすることが好ましい。これにより、p型不純物領域7の抵抗が下がるため、p型不純物領域7に均一に電界を印加することができる。この結果、帯域や増倍率の面内の不均一を抑制することができる。
実施の形態2.
図6は、本発明の実施の形態2に係るフォトダイオードアレイを示す断面図である。複数のフォトダイオード2の各々の上面にメタルミラー17が設けられている。その他の構成及び製造方法は実施の形態1と同様である。
メタルミラー17は、光吸収層4を透過してきた入射光を反射して再び光吸収層4に導く。このため、受光感度を向上させることができる。また、メタルミラー17の効果により受光感度を一定とすれば光吸収層4を薄くすることができるため、帯域を改善することができる。
実施の形態3.
図7は、本発明の実施の形態3に係るフォトダイオードアレイを示す断面図である。n型InPバッファ層3と光吸収層4の間に、厚さ0.15μm〜0.4μmのアンドープAlInAsからなるアバランシェ増倍層18と、厚さ0.03μm〜0.06μmのp型InP電界緩和層19が設けられている。p型InP電界緩和層19の不純物濃度は0.5×1018cm−3〜1×1018cm−3である。フォトダイオード2間は、エピタキシャル成長層の表面からアバランシェ増倍層18を貫通する深さまで形成された分離溝13によって分離されている。その他の構成及び製造方法は実施の形態1と同様である。
続いて、実施の形態2に係るフォトダイオードアレイの動作を説明する。n側電極10がプラス、p側電極8がマイナスとなるように外部からバイアス電圧を印加すると、空乏層15ができる。この状態でn型InP基板1の裏面から入射された入射光がn型InP基板1、n型InPバッファ層3、アバランシェ増倍層18、及びp型InP電界緩和層19を透過し、光吸収層4において吸収されて電子正孔対が発生する。空乏層15中の電界により、電子がn側電極10に、正孔がp側電極8に向かって移動する。バイアス電圧が充分に高い場合、アバランシェ増倍層18において電子は衝突電離を引き起こして新たな電子正孔対を生成し、新たに生成された電子と正孔がさらなる衝突電離を引き起こす正帰還が生ずる。これにより、電子と正孔が雪崩的に増倍するアバランシェ増倍が生じ、キャリアが増倍される。この結果、高感度の光検出素子として動作する。
このように複数のフォトダイオード2がアバランシェフォトダイオードであるため、実施の形態1に比べて感度を向上させることができる。また、p型InP電界緩和層19を設けることにより、エッジブレークダウンを防ぎ均一な受光特性を得ることができる。ただし、p型InP電界緩和層19のかわりにAlInAs電界緩和層を用いてもよい。
なお、p型不純物領域7を角丸長方形にして角部を無くすことで、p型不純物領域7の角部での電界集中を避けることができる。また、実施の形態2と同様に複数のフォトダイオード2の各々の上面にメタルミラー17を設けてもよい。
実施の形態4.
図8は、本発明の実施の形態4に係るフォトダイオードアレイを示す断面図である。実施の形態1のn型InP基板1の代わりにFe又はRuをドープした半絶縁性InP基板20を用い、n型InPバッファ層3と光吸収層4の間にn型InPコンタクト層21を挿入している。n側電極10はn型InPコンタクト層21と接続されている。その他の構成及び製造方法は実施の形態1と同様である。このように半絶縁性InP基板20を用いることにより基板での光吸収を低減できるため、光吸収層4に入射する光量が増大し、受光感度を向上させることができる。
実施の形態5.
図9は、本発明の実施の形態5に係るフォトダイオードアレイを示す平面図である。ただし、1つのフォトダイオード2のみを抜き出して図示している。p型不純物領域7は、平面視において長方形である長方形領域7aと、長方形領域7aの2つの短辺にそれぞれ接合された2つの半円状領域7bとを有する。このように長方形領域7aに半円状領域7bを接合して角部を無くすことで、p型不純物領域7の角部での電界集中を避けることができ、均一な受光特性を得ることができる。
実施の形態6.
図10は、本発明の実施の形態6に係るフォトダイオードアレイを示す平面図である。ただし、1つのフォトダイオード2のみを抜き出して図示している。半円状のp型不純物領域7b上に半円状電極22が配置されている。この半円状電極22はp側電極8に接続されている。半円状のp型不純物領域7bの端部以外の大部分が半円状電極22で遮光され、長方形領域7aの中央部もp側電極8で遮光される。これにより、帯域や増倍率が面内で均一な2つの長方形の不純物領域を実現できる。
図11は、図10の領域Aを拡大した平面図である。図12は、図10の領域Bを拡大した平面図である。p側電極8と半円状電極22は角部がない。これにより、p側電極8と半円状電極22の角部での電界集中を避け、エッジブレークダウンや不均一な受光特性を避けることができる。
実施の形態7.
図13は、本発明の実施の形態7に係るフォトダイオードアレイを示す平面図である。ただし、1つのフォトダイオード2のみを抜き出して図示している。p側電極8が異なる2つの電極パッド11に接続されている。電極パッド11はアンドープInP窓層5のp型不純物領域7以外の領域上に配置されている。p側電極8と2つの電極パッド11のそれぞれの接続部がp型不純物領域7上を横切る箇所は2つだけである。このように2つの電極パッド11から電流を注入することで、面内の電界を均一にすることができ、均一な増倍特性が得られる。
実施の形態8.
図14は、本発明の実施の形態8に係るフォトダイオードアレイを示す平面図である。各フォトダイオード2の外周全てを囲むように分離溝13及びメタルミラー14を設けている。これにより、フォトダイオード2間の電気的なクロストークをさらに低減することができる。
実施の形態9.
図15は、本発明の実施の形態9に係るフォトダイオードアレイを示す平面図である。図16は、図15のIII−IVに沿った断面図である。実施の形態9は、実施の形態4において分離溝13をエッチングにより形成する際に、電極パッド11を設ける領域までエッチングを施したものである。
実施の形態4では、電極パッド11とn型InPコンタクト層21が光吸収層4及びアンドープInP窓層5を挟んで、電極パッド11の面積に比例する容量が構成されている。これに対し、実施の形態10によれば、この電極パッド11の容量を無くすことができるため、素子容量を低減し帯域を改善することができる。
1 n型InP基板(基板)
2 フォトダイオード
4 光吸収層
12 埋め込み層
13 分離溝
14 メタルミラー(第1のメタルミラー)
17 メタルミラー(第2のメタルミラー)
20 半絶縁性InP基板(基板)

Claims (5)

  1. 基板と、
    前記基板の主面上に互いに離間して平行に並べられ、前記基板の主面に対向する平面視において直線状である複数のフォトダイオードと、
    前記複数のフォトダイオードの間を埋め込み、断面がV字型の分離溝が設けられた埋め込み層と、
    前記分離溝の斜面上に設けられ、前記基板の裏面から入射した入射光を反射して前記複数のフォトダイオードの光吸収層に導く第1のメタルミラーとを備え、
    前記埋め込み層のバンドギャップは前記光吸収層のバンドギャップよりも広いことを特徴とするフォトダイオードアレイ。
  2. 前記埋め込み層は半絶縁性半導体であることを特徴とする請求項1に記載のフォトダイオードアレイ。
  3. 前記複数のフォトダイオードの各々の上面に設けられ、前記入射光を反射して前記光吸収層に導く第2のメタルミラーを更に備えることを特徴とする請求項1又は2に記載のフォトダイオードアレイ。
  4. 前記複数のフォトダイオードはアバランシェフォトダイオードであることを特徴とする請求項1〜3の何れか1項に記載のフォトダイオードアレイ。
  5. 前記基板は半絶縁性基板であることを特徴とする請求項1〜4の何れか1項に記載のフォトダイオードアレイ。
JP2012136073A 2012-06-15 2012-06-15 フォトダイオードアレイ Active JP5983076B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2012136073A JP5983076B2 (ja) 2012-06-15 2012-06-15 フォトダイオードアレイ
CN201310235175.6A CN103515396A (zh) 2012-06-15 2013-06-14 光电二极管阵列

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012136073A JP5983076B2 (ja) 2012-06-15 2012-06-15 フォトダイオードアレイ

Publications (2)

Publication Number Publication Date
JP2014003083A JP2014003083A (ja) 2014-01-09
JP5983076B2 true JP5983076B2 (ja) 2016-08-31

Family

ID=49897839

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012136073A Active JP5983076B2 (ja) 2012-06-15 2012-06-15 フォトダイオードアレイ

Country Status (2)

Country Link
JP (1) JP5983076B2 (ja)
CN (1) CN103515396A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11177408B2 (en) 2019-03-19 2021-11-16 Kabushiki Kaisha Toshiba Light detection device

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6287612B2 (ja) * 2014-06-16 2018-03-07 住友電気工業株式会社 赤外線受光半導体素子
JP6736315B2 (ja) * 2016-03-03 2020-08-05 エイブリック株式会社 受光素子を有する半導体装置
JP2017204561A (ja) * 2016-05-11 2017-11-16 株式会社東芝 光検出器、光検出装置、およびライダー装置
CN109585484A (zh) * 2018-12-04 2019-04-05 德淮半导体有限公司 图像传感器及其形成方法
JP7163858B2 (ja) * 2019-04-18 2022-11-01 日本電信電話株式会社 受光装置
EP4064369A4 (en) * 2019-11-18 2023-07-12 Nippon Telegraph And Telephone Corporation AVALANCHE PHOTODIODE
JP6836300B1 (ja) * 2020-09-10 2021-02-24 株式会社京都セミコンダクター 面入射型半導体受光素子
WO2022157888A1 (ja) * 2021-01-21 2022-07-28 三菱電機株式会社 アバランシェフォトダイオード
WO2022201798A1 (ja) * 2021-03-22 2022-09-29 ローム株式会社 受光素子アレイおよびその製造方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57157564A (en) * 1981-03-25 1982-09-29 Toshiba Corp Manufacture of image reading line sensor
JPS6236858A (ja) * 1985-08-10 1987-02-17 Fujitsu Ltd 半導体受光装置
JPH11274546A (ja) * 1998-03-20 1999-10-08 Oki Electric Ind Co Ltd 半導体受光素子
CN1386305A (zh) * 2000-07-18 2002-12-18 日本板硝子株式会社 受光元件阵列
JP2007281266A (ja) * 2006-04-10 2007-10-25 Sumitomo Electric Ind Ltd 裏面入射型フォトダイオードアレイおよびセンサ
JP5294558B2 (ja) * 2006-12-19 2013-09-18 三菱電機株式会社 埋込導波路型受光素子とその製造方法
JP4861887B2 (ja) * 2007-04-20 2012-01-25 日本オプネクスト株式会社 半導体受光装置、光受信モジュールおよび半導体受光装置の製造方法
JP5394966B2 (ja) * 2010-03-29 2014-01-22 日本オクラロ株式会社 半導体受光素子及びその製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11177408B2 (en) 2019-03-19 2021-11-16 Kabushiki Kaisha Toshiba Light detection device

Also Published As

Publication number Publication date
CN103515396A (zh) 2014-01-15
JP2014003083A (ja) 2014-01-09

Similar Documents

Publication Publication Date Title
JP5983076B2 (ja) フォトダイオードアレイ
JP4609430B2 (ja) アバランシェフォトダイオード
US8610170B2 (en) Compound semiconductor light-receiving element array
JP5185207B2 (ja) フォトダイオードアレイ
US8441032B2 (en) Low-level signal detection by semiconductor avalanche amplification
JP5045436B2 (ja) アバランシェフォトダイオード
KR101947088B1 (ko) 애벌란시 광검출기
JP5805681B2 (ja) フォトダイオードアレイ
JP2005259829A (ja) 裏面入射型受光素子アレイ
KR100670828B1 (ko) 적외선 레이저 레이다의 영상 신호를 검출하기 위한 광검출기 및 그 제조방법
JP2010135360A (ja) アバランシェフォトダイオード
JP4856031B2 (ja) アバランシェフォトダイオード
JP2005251890A (ja) 上面入射型受光素子アレイ
US20120299141A1 (en) Avalanche photodiode and avalanche photodiode array
WO2002007226A1 (fr) Reseau de photo-dectecteurs
US8558339B1 (en) Photo diode array
JP4985298B2 (ja) アバランシェフォトダイオード
JP7109718B2 (ja) 化合物半導体フォトダイオードアレイ
US8120078B2 (en) Photodiode structure
US11764236B2 (en) Method for manufacturing back surface incident type semiconductor photo detection element
EP3783676B1 (en) Back-illuminated semiconductor photodetection element
JP4223774B2 (ja) 半導体受光素子
JP2005327810A (ja) 順メサ型受光素子
JP2010041011A (ja) 光検出装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150409

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20160120

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160216

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20160705

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160718

R150 Certificate of patent or registration of utility model

Ref document number: 5983076

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250