WO2022201798A1 - 受光素子アレイおよびその製造方法 - Google Patents

受光素子アレイおよびその製造方法 Download PDF

Info

Publication number
WO2022201798A1
WO2022201798A1 PCT/JP2022/001908 JP2022001908W WO2022201798A1 WO 2022201798 A1 WO2022201798 A1 WO 2022201798A1 JP 2022001908 W JP2022001908 W JP 2022001908W WO 2022201798 A1 WO2022201798 A1 WO 2022201798A1
Authority
WO
WIPO (PCT)
Prior art keywords
layer
light absorption
absorption layer
substrate
light
Prior art date
Application number
PCT/JP2022/001908
Other languages
English (en)
French (fr)
Inventor
俊和 向井
遥一 麦野
洋平 伊藤
Original Assignee
ローム株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ローム株式会社 filed Critical ローム株式会社
Priority to DE112022001157.2T priority Critical patent/DE112022001157T5/de
Priority to JP2023508689A priority patent/JPWO2022201798A1/ja
Publication of WO2022201798A1 publication Critical patent/WO2022201798A1/ja
Priority to US18/360,021 priority patent/US20230369365A1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14625—Optical elements or arrangements associated with the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/1446—Devices controlled by radiation in a repetitive configuration
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14685—Process for coatings or optical elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14694—The active layers comprising only AIIIBV compounds, e.g. GaAs, InP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/08—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors
    • H01L31/10—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors characterised by potential barriers, e.g. phototransistors

Definitions

  • the present disclosure relates to a light receiving element array and its manufacturing method.
  • Patent Document 1 discloses a light-receiving element array including a plurality of light-receiving elements, which includes an n-type substrate and a semiconductor stack formed on the n-type substrate.
  • the semiconductor lamination consists of an absorption layer formed on an n-type substrate and an n-type semiconductor layer formed on the absorption layer.
  • the semiconductor lamination has a plurality of p-type semiconductor regions for each device partition area.
  • An object of the present disclosure is to provide a light receiving element array capable of reducing crosstalk and a method of manufacturing the same.
  • One embodiment of the present disclosure includes a substrate and a semiconductor laminate structure formed on the substrate, wherein the semiconductor laminate structure includes a light absorption layer disposed above the substrate and a light absorption layer on the light absorption layer. a plurality of first-conductivity-type window layers spaced apart from each other, and the light absorbing layer is provided in each of the window layers from the surface of the window layer opposite to the light absorption layer.
  • a first second-conductivity-type region extending in the light absorbing layer is formed in the light absorbing layer so as to surround each of the plurality of window layers in a plan view;
  • One embodiment of the present disclosure includes a substrate and a semiconductor laminate structure formed on the substrate, wherein the semiconductor laminate structure includes a light absorption layer disposed above the substrate and a light absorption layer on the light absorption layer. a plurality of first-conductivity-type window layers spaced apart from each other, and the light absorbing layer is provided in each of the window layers from the surface of the window layer opposite to the light absorption layer.
  • a second conductivity type region extending into the light absorption layer is formed, and the light absorption layer is arranged so as to surround each of the plurality of window layers in a plan view, and the substrate in the light absorption layer and the provides a light-receiving element array in which separation grooves extending from the opposite surface toward the substrate-side surface of the light-absorbing layer are formed.
  • An embodiment of the present disclosure comprises forming, on a substrate, a semiconductor multilayer structure including a light absorbing layer and a plurality of window layers of a first conductivity type spaced apart from each other on the light absorbing layer; forming a first second conductivity type region extending into the light absorption layer from a surface of the window layer opposite to the light absorption layer for each window layer in the semiconductor laminated structure; a second window layer arranged to surround each of the plurality of window layers in plan view and extending from a surface of the light absorption layer opposite to the substrate toward a surface of the light absorption layer facing the substrate; and forming a biconductivity type region.
  • FIG. 1A is a plan view for explaining the configuration of a light receiving element array according to the first embodiment of the present disclosure
  • FIG. FIG. 1B is a partially enlarged plan view showing the IB portion of FIG. 1A.
  • FIG. 2 is a schematic cross-sectional view along line II-II of FIG. 1B.
  • FIG. 3 is a schematic cross-sectional view along line III-III in FIG. 1B.
  • FIG. 4 shows that, in contrast to the light receiving element array shown in FIGS. 1 to 3, a window layer is integrally formed over almost the entire surface of the light absorption layer, and a second p-type region is formed in the light absorption layer.
  • FIG. 4 is a cross-sectional view showing a light receiving element array that has not been formed;
  • FIG. 5 is a graph showing measurement results of a first sample, which is a sample of the light receiving element array shown in FIG.
  • FIG. 6 is a graph showing measurement results of a second sample, which is a sample of the light receiving element array shown in FIGS. 1A to 3.
  • FIG. 7A is a cross-sectional view showing an example of the manufacturing process of the light-receiving element array shown in FIGS. 1A to 3, and is a cross-sectional view corresponding to the cross-sectional view of FIG.
  • FIG. 7B is a cross-sectional view showing the next step of FIG. 7A.
  • FIG. 7C is a cross-sectional view showing the next step of FIG. 7B.
  • FIG. 7D is a cross-sectional view showing the next step of FIG. 7C.
  • FIG. 7E is a cross-sectional view showing the next step of FIG. 7D.
  • FIG. 7F is a cross-sectional view showing the next step of FIG. 7E.
  • FIG. 7G is a cross-sectional view showing the next step after FIG. 7F.
  • FIG. 7H is a cross-sectional view showing the next step of FIG. 7G.
  • FIG. 7I is a cross-sectional view showing the next step after FIG. 7H.
  • FIG. 7J is a cross-sectional view showing the next step after FIG. 7I.
  • FIG. 7K is a cross-sectional view showing the next step of FIG. 7J.
  • 8A is a cross-sectional view showing an example of the manufacturing process of the light-receiving element array shown in FIGS.
  • FIG. 8B is a cross-sectional view showing the next step of FIG. 8A.
  • FIG. 8C is a cross-sectional view showing the next step of FIG. 8B.
  • FIG. 8D is a cross-sectional view showing the next step of FIG. 8C.
  • FIG. 8E is a cross-sectional view showing the next step of FIG. 8D.
  • FIG. 8F is a cross-sectional view showing the next step of FIG. 8E.
  • FIG. 8G is a cross-sectional view showing the next step after FIG. 8F.
  • FIG. 8H is a cross-sectional view showing the next step of FIG. 8G.
  • FIG. 8I is a cross-sectional view showing the next step after FIG. 8H.
  • FIG. 8J is a cross-sectional view showing the next step of FIG. 8I.
  • FIG. 8K is a cross-sectional view showing the next step of FIG. 8J.
  • FIG. 9 is a cross-sectional view for explaining the configuration of the light receiving element array according to the second embodiment of the present disclosure.
  • FIG. 10 is a graph showing measurement results of a third sample, which is a sample of the photodetector array shown in FIG. 11A is a cross-sectional view showing an example of a manufacturing process of the light receiving element array shown in FIG. 9.
  • FIG. 11B is a cross-sectional view showing the next step of FIG. 11A.
  • FIG. 11C is a cross-sectional view showing the next step of FIG. 11B.
  • FIG. 11D is a cross-sectional view showing the next step of FIG. 11C.
  • FIG. 11E is a cross-sectional view showing the next step of FIG. 11D.
  • FIG. 11F is a cross-sectional view showing the next step of FIG. 11E.
  • FIG. 11G is a cross-sectional view showing the next step of FIG. 11F.
  • FIG. 11H is a cross-sectional view showing the next step of FIG. 11G.
  • One embodiment of the present disclosure includes a substrate and a semiconductor laminate structure formed on the substrate, wherein the semiconductor laminate structure includes a light absorption layer disposed above the substrate and a light absorption layer on the light absorption layer. a plurality of first-conductivity-type window layers spaced apart from each other, and the light absorbing layer is provided in each of the window layers from the surface of the window layer opposite to the light absorption layer.
  • a first second-conductivity-type region extending in the light absorbing layer is formed in the light absorbing layer so as to surround each of the plurality of window layers in a plan view;
  • the second second-conductivity-type region extends from the surface of the light absorbing layer opposite to the substrate halfway through the thickness of the light absorbing layer.
  • the second second conductivity type region penetrates the light absorption layer.
  • One embodiment of the present disclosure includes a substrate and a semiconductor laminate structure formed on the substrate, wherein the semiconductor laminate structure includes a light absorption layer disposed above the substrate and a light absorption layer on the light absorption layer. a plurality of first-conductivity-type window layers spaced apart from each other, and the light absorbing layer is provided in each of the window layers from the surface of the window layer opposite to the light absorption layer.
  • a second conductivity type region extending into the light absorption layer is formed, and the light absorption layer is arranged so as to surround each of the plurality of window layers in a plan view, and the substrate in the light absorption layer and the provides a light-receiving element array in which separation grooves extending from the opposite surface toward the substrate-side surface of the light-absorbing layer are formed.
  • the separation groove penetrates the light absorption layer in the thickness direction.
  • an insulating film is formed on the light absorption layer so as to cover the plurality of window layers, and a plurality of second layers are provided for each of the window layers and arranged on the insulating film. and one electrode, each said first electrode being electrically connected to a corresponding said first second conductivity type region.
  • an insulating film is formed on the light absorption layer so as to cover the plurality of window layers, and a plurality of second layers are provided for each of the window layers and arranged on the insulating film. and one electrode, each said first electrode being electrically connected to a corresponding said second conductivity type region.
  • the insulating film is an antireflection film that prevents reflection of light with a preset wavelength.
  • the first electrode is endless in plan view.
  • An embodiment of the present disclosure includes a second electrode formed on the second main surface of the substrate.
  • the plurality of window layers are arranged in a matrix in plan view.
  • the semiconductor laminated structure includes a first conductivity type buffer layer formed between the substrate and the light absorption layer.
  • the buffer layer has an exposed surface on a portion of the surface opposite to the substrate, and a third electrode is formed on the exposed surface.
  • the substrate is an n-type InP substrate
  • the light absorption layer is a non-doped InGaAs layer
  • the window layer is an n-type InP layer.
  • the substrate is an n-type InP substrate
  • the buffer layer is an n-type InP layer
  • the light absorption layer is a non-doped InGaAs layer
  • the window layer is an n-type InP layer.
  • An embodiment of the present disclosure comprises forming, on a substrate, a semiconductor multilayer structure including a light absorbing layer and a plurality of window layers of a first conductivity type spaced apart from each other on the light absorbing layer; forming a first second conductivity type region extending into the light absorption layer from a surface of the window layer opposite to the light absorption layer for each window layer in the semiconductor laminated structure; a second window layer arranged to surround each of the plurality of window layers in plan view and extending from a surface of the light absorption layer opposite to the substrate toward a surface of the light absorption layer facing the substrate; and forming a biconductivity type region.
  • the step of forming the first second-conductivity-type region and the step of forming the second second-conductivity-type region are performed in the same step.
  • FIG. 1A is a plan view for explaining the configuration of the light receiving element array according to the first embodiment of the present disclosure.
  • FIG. 1B is a partially enlarged plan view showing the IB portion of FIG. 1A.
  • FIG. 2 is a schematic cross-sectional view along line II-II of FIG. 1B.
  • FIG. 3 is a schematic cross-sectional view along line III-III in FIG. 1B.
  • the horizontal direction of the paper surface of FIG. 1A may be referred to as the horizontal direction
  • the vertical direction of the paper surface of FIG. 1A may be referred to as the vertical direction
  • the light receiving element array 1 has a rectangular parallelepiped shape.
  • the light-receiving element array 1 has a square shape having two sides parallel to the horizontal direction and two sides parallel to the vertical direction.
  • the light receiving element array 1 includes a substrate 2 having a first main surface (front surface) 2a and a second main surface (back surface) 2b on the opposite side, and a semiconductor laminated structure 20 formed on the first main surface 2a of the substrate 2.
  • the semiconductor laminated structure 20 includes an n-type buffer layer 3 formed on the first main surface 2a of the substrate 2, and a non-doped light absorption layer 4 formed on the surface of the buffer layer 3 except for four corner portions.
  • the semiconductor laminated structure 20 further includes a plurality of n-type window layers 5 spaced apart from each other in the central region of the surface of the light absorption layer 4, and a window layer group in the peripheral portion of the surface of the light absorption layer 4. and a surrounding n-type layer 6 .
  • the semiconductor laminated structure 20 further includes a p-type contact layer 7 formed on each window layer 5 and in contact with a first p-type region 8 to be described later.
  • a first p-type region 8 extending into the light absorption layer 4 from the surface of the window layer 5 opposite to the light absorption layer 4 is formed.
  • the light absorption layer 4 it is arranged so as to surround each of the plurality of window layers 5 in plan view, and from the surface of the light absorption layer 4 opposite to the substrate 2 to the surface of the light absorption layer 4 on the side of the substrate 2 .
  • a second p-type region 9 extending toward is formed. In FIG. 1B, the second p-type region 9 is indicated with dots for clarity.
  • the light receiving element array 1 includes an insulating film 10 covering part of the exposed surface of the buffer layer 3, the exposed surface of the light absorbing layer 4, the exposed surface of the window layer 5, the exposed surface of the n-type layer 6 and the contact layer 7.
  • the light receiving element array 1 also includes a plurality of first electrodes (p-side electrodes) 12 provided for each window layer 5 and arranged on the insulating film 10 .
  • the light receiving element array 1 includes a second electrode (main n-side electrode) 13 formed on the second main surface 2b of the substrate 2 and a plurality of third electrodes formed on the four corner portions of the surface of the buffer layer 3.
  • An electrode (sub n-side electrode) 14 is included.
  • the light receiving element array 1 includes a plurality of bonding pads 15, wirings 16 and marks 17 and 18 formed on the insulating film 10. As shown in FIG.
  • a light receiving element 30 composed of a PIN photodiode is formed in each region where the window layer 5 exists in plan view.
  • a light receiving element 30 is formed for each first p-type region 8 in the light receiving element array 1 .
  • the light receiving element array 1 includes 16 light receiving elements 30 arranged in 4 rows and 4 columns.
  • Each light receiving element 30 includes a substrate 2 , a buffer layer 3 , a light absorption layer 4 , a window layer 5 , a contact layer 7 , an insulating film 10 , a first electrode 12 and a second electrode 13 .
  • the four rows are referred to as the first, second, third and fourth rows from the top of the page of FIG.
  • the plurality of light receiving elements 30 include 1 to 4 from the first to fourth columns in the first row, 5 to 8 from the first to fourth columns in the second row, and a third Identification numbers 9 to 12 are assigned from the 1st to 4th columns of the row, and 13 to 16 are assigned from the 1st to 4th columns of the 4th row, respectively.
  • the substrate 2 consists of an n-type InP substrate in this embodiment.
  • the n-type impurity is, for example, S (sulfur), and the impurity concentration is about 1 ⁇ 10 18 cm ⁇ 3 to 5 ⁇ 10 18 cm ⁇ 3 .
  • the thickness of the substrate 2 is of the order of 180 ⁇ m.
  • the substrate 2 may be a semi-insulating substrate.
  • the buffer layer 3 is a buffer layer for relaxing strain caused by a difference between the lattice constant of the light absorption layer 4 formed on the buffer layer 3 and the lattice constant of the substrate 2 .
  • the buffer layer 3 consists of an n-type InP layer in this embodiment.
  • the n-type impurity is Si (silicon), for example, and the impurity concentration is about 1 ⁇ 10 18 cm ⁇ 3 to 5 ⁇ 10 18 cm ⁇ 3 .
  • the thickness of the buffer layer 3 is approximately 100 nm to 200 nm.
  • the light absorption layer 4 has chamfers 4a at four corners.
  • the outer surface of the chamfered portion 4a is formed in an arcuate shape protruding inward in plan view.
  • the light absorption layer 4 consists of a non-doped InGaAs layer in this embodiment.
  • the thickness of the light absorption layer 4 is about 2 ⁇ m to 5 ⁇ m.
  • the window layer 5 has a square shape in plan view in this embodiment.
  • the plurality of window layers 5 are arranged in a matrix in plan view in this embodiment. More specifically, the plurality of window layers 5 are arranged side by side at regular intervals in the horizontal and vertical directions. In this embodiment, the plurality of window layers 5 includes 16 window layers 5 with 4 rows and 4 columns.
  • the n-type layer 6 has chamfered portions 6 a at four corner portions corresponding to the four corner portions of the light absorbing layer 4 .
  • the outer surface of the chamfered portion 6a is formed in an arcuate shape protruding inward in plan view.
  • the window layer 5 and the n-type layer 6 consist of n-type InP layers in this embodiment.
  • the n-type impurity is Si (silicon), for example, and the impurity concentration is about 1 ⁇ 10 16 cm ⁇ 3 to 5 ⁇ 10 17 cm ⁇ 3 .
  • the thickness of window layer 5 and n-type layer 6 is about 0.5 ⁇ m to 1.5 ⁇ m.
  • First p-type region 8 is formed by diffusing Zn (zinc) into window layer 5 and light absorbing layer 4 from the surface of window layer 5 opposite to light absorbing layer 4 .
  • the concentration of Zn in the surface layer portion of the window layer 5 is approximately 2 ⁇ 10 18 cm ⁇ 3 .
  • the first p-type region 8 has a circular shape in plan view in this embodiment. The first p-type region 8 extends halfway through the thickness of the light absorption layer 4 from the surface of the window layer 5 .
  • the second p-type region 9 is formed by diffusing Zn (zinc) into the light absorbing layer 4 from the surface of the light absorbing layer 4 opposite to the substrate 2 .
  • the concentration of Zn is about 2 ⁇ 10 18 cm ⁇ 3 in the surface layer of the light absorption layer 4 .
  • the second p-type region 9 is formed in a grid pattern in plan view in the central region of the light absorption layer 4 . That is, in a plan view, the second p-type region 9 includes a plurality of first portions 91 extending in the horizontal direction at equal intervals in the vertical direction, and a plurality of first portions 91 extending in the vertical direction at equal intervals in the horizontal direction and extending in the horizontal direction.
  • the plurality of first portions 91 and the plurality of second portions 92 form a plurality of endless (in this example, rectangular annular) second p-type regions 9 surrounding each of the window layers 5 in plan view. .
  • the second p-type region 9 extends from the surface of the light absorption layer 4 halfway through the thickness of the light absorption layer 4 .
  • the second p-type region 9 may extend from the surface of the light absorption layer 4 through the light absorption layer 4 to reach the buffer layer 3, as indicated by a chain double-dashed line 9A in FIG.
  • the contact layer 7 consists of a p-type InGaAs layer in this embodiment.
  • the p-type impurity is, for example, Zn (zinc), and the impurity concentration is about 1 ⁇ 10 19 cm ⁇ 3 to 2 ⁇ 10 19 cm ⁇ 3 .
  • the thickness of the contact layer 7 is approximately 100 nm.
  • the contact layer 7 is endless (annular in this example) in plan view, and is formed on the periphery of the surface of the first p-type region 8 . That is, the lower surface of contact layer 7 is in contact with the surface of first p-type region 8 .
  • the insulating film 10 covers the exposed surface of the light absorption layer 4 , the exposed surface of the window layer 5 , the exposed surface of the n-type layer 6 and the contact layer 7 .
  • the insulating film 10 further covers the exposed surfaces of the corners of the buffer layer 3 near the chamfered portions 4 a of the light absorbing layer 4 .
  • the insulating film 10 is formed with a contact hole 11 that is annular in plan view and exposes the widthwise intermediate portion of the surface of the contact layer 7 that is annular in plan view over the entire periphery.
  • Chamfered portions 10 a are formed at four corner portions of the insulating film 10 .
  • the outer surface of the chamfered portion 10a is formed in an arcuate shape protruding inward in plan view.
  • the insulating film 10 is made of a SiN film in this embodiment.
  • the thickness of the insulating film 10 is set to about 200 nm so as to prevent reflection of light with a wavelength of 1500 nm. That is, in this embodiment, the insulating film 10 is an antireflection film that prevents reflection of light of a predetermined wavelength.
  • the thickness of the insulating film 10 is set according to the wavelength of light whose reflection is to be prevented. The wavelength of light whose reflection should be prevented is set in advance.
  • the first electrode 12 is endless in plan view (toroidal in this example), and is formed on the insulating film 10 so as to cover the contact hole 11 . A portion of the first electrode 12 enters the contact hole 11 and contacts the surface of the contact layer 7 within the contact hole 11 . Thereby, the first electrode 12 is electrically connected to the first p-type region 8 via the contact layer 7 .
  • the first electrode 12 is composed of a Ti/Pt/Au laminated film in which a Ti film, a Pd film and an Au film are laminated in that order from the bottom.
  • the second electrode 13 is electrically connected to the buffer layer 3 through the substrate 2 .
  • the second electrode 13 is composed of a Ti/Pt/Au laminated film in which a Ti film, a Pd film and an Au film are laminated in that order on the second main surface 2b of the substrate 2 .
  • the third electrodes 14 are formed on the exposed surfaces of the four corner portions of the buffer layer 3 respectively. That is, the third electrode 14 is electrically connected to the buffer layer 3 .
  • the third electrode 14 may be used to check the characteristics of the light receiving elements 30 during the manufacturing process of the light receiving element array 1 .
  • the third electrode 14 is composed of a Ti/Pt/Au laminated film in which a Ti film, a Pd film and an Au film are laminated in that order from the bottom.
  • a plurality of bonding pads 15 are formed on the periphery of the surface of the insulating film 10 . Specifically, four bonding pads 15 are formed on each edge of the insulating film 10 corresponding to each side. A plurality of wirings 16 are formed on the surface of the insulating film 10 for connecting the first electrodes 12 of the plurality of light receiving elements 30 to different bonding pads 15, respectively.
  • one first mark 17 having a + (plus sign) shape in plan view and an L-shaped mark in plan view are formed so that the identification number of each light receiving element 30 can be recognized. are formed.
  • the first mark 17 is formed near the upper left corner portion of the surface of the insulating film 10
  • the second marks are formed near the other three corner portions of the surface of the insulating film 10 .
  • the bonding pad 15, wiring 16 and marks 17, 18 are made of the same material as the electrodes 12, 14 in this embodiment. As will be described later, the bonding pad 15, wiring 16, marks 17 and 18, first electrode 12 and third electrode 14 are formed in the same process.
  • the light receiving element array 1 is used with external wiring connected between each bonding pad 15 and the second electrode 13 .
  • a power supply for generating an internal electric field in the light absorption layer 4 is connected to the external wiring.
  • the second p-type region 9 is formed in the light absorption layer 4 so as to surround each of the plurality of window layers 5 (light receiving elements 30) in plan view.
  • the second p-type region 9 is formed in the light absorption layer 4 so as to surround each of the plurality of window layers 5 (light receiving elements 30) in plan view.
  • FIG. 4 shows a structure in which a window layer 5 is integrally formed over substantially the entire surface of a light absorption layer 4 and a second layer is formed in the light absorption layer 4 in contrast to the light receiving element array 1 shown in FIGS. It shows a light receiving element array 101 in which the 2p-type region 9 is not formed. In the light receiving element array 101 as well, a light receiving element 30 is formed for each first p-type region 8 .
  • the same reference numerals as in FIG. 2 denote the parts corresponding to the parts in FIG. 2 described above.
  • the sample of the light receiving element array 101 shown in FIG. 4 may be referred to as the first sample. Also, the sample of the light receiving element array 1 shown in FIGS. 1 to 3 may be referred to as a second sample.
  • first current I1 a current flowing through the light receiving element 30 when a light of 1 mW is incident on a certain light receiving element
  • second current I2 a current flowing through a light receiving element adjacent to the light receiving element when the light is incident thereon and a dark current
  • a dark current is a current that flows through a light receiving element when light is not incident on the light receiving element.
  • FIG. 5 is a graph showing measurement results for the first sample
  • FIG. 6 is a graph showing measurement results for the second sample.
  • a straight line a is a graph showing the first current I1
  • a straight line b is a graph showing the second current I2
  • a circle dot group c is a graph showing dark current.
  • the second current is significantly lower in the second sample than in the first sample.
  • ⁇ (I2/I1) ⁇ 100 ⁇ is the crosstalk characteristic [%]
  • the crosstalk characteristic of the first sample is 2.32%
  • the crosstalk characteristic of the second sample is 0.13%.
  • %Met it can be seen that crosstalk is significantly reduced in the second sample compared to the first sample. It can also be seen that the second sample has a lower dark current than the first sample.
  • FIG. 7A to 7K are cross-sectional views for explaining an example of the manufacturing process of the light-receiving element array 1 described above, and are cross-sectional views corresponding to the cross-sectional plane of FIG. 8A to 8K are cross-sectional views for explaining an example of the manufacturing process of the light-receiving element array 1 described above, and are cross-sectional views corresponding to the cross-sectional plane of FIG.
  • a buffer layer (eg, n-type InP layer) is formed on the first main surface 2a of the substrate (eg, n-type InP substrate) 2 by, eg, MOCVD (Metal Organic Chemical Vapor Deposition). 3 and a light absorption layer (eg, InGaAs layer) 4 are epitaxially grown in sequence. Further, a window material layer (for example, an n-type InP layer) 41 that is a material layer for the window layer 5 and the n-type layer 6 and a contact material layer (for example, p type InGaAs layer 42 is epitaxially grown in turn. As the substrate 2, a substrate thicker than the final thickness of the substrate 2 is used.
  • photolithography and etching are used to remove regions of the contact material layer 42 other than the region corresponding to the region where the first p-type region 8 is to be formed. As a result, the contact material layer 42 remains only in the region where the first p-type region 8 is to be formed on the surface of the window material layer 41 .
  • the window material layer 41 is patterned by photolithography and etching. Thereby, a plurality of window layers 5 and an n-type layer 6 are formed on the light absorption layer 4 .
  • a plurality of window layers 5 are formed so as to be arranged in a matrix in the central region of the surface of the light absorption layer 4 .
  • the n-type layer 6 is formed on the peripheral edge portion of the surface of the light absorption layer 4 excluding the four corner portions so as to surround the window layer group. As a result, the n-type layer 6 having the chamfered portions 6a at the corners corresponding to the four corners of the light absorbing layer 4 is obtained.
  • a mask insulating film 43 is formed on the entire exposed surface by plasma CVD, LPCVD (Low Pressure CVD), MOCVD, sputtering, or the like. be.
  • a portion of the insulating film 43 covering the surface (upper surface) of the contact material layer 42 and the surface of the light absorption layer 4 are subjected to photolithography and etching to form a second p-type layer.
  • the part covering the area where the area 9 is to be formed is removed. Thereby, a first opening 43 a for forming the first p-type region 8 and a second opening 43 b for forming the second p-type region 9 are formed in the insulating film 43 .
  • the contact material layer 42 is then patterned by photolithography and etching, as shown in FIGS. 7G and 8G.
  • the contact layer 7 having an annular shape in plan view is formed on each of the first window layers 5 ⁇ /b>A so as to come into contact with the periphery of the surface of the first p-type region 8 .
  • a semiconductor laminated structure 20 including the buffer layer 3, the light absorbing layer 4, the window layer 5 and the n-type layer 6, and the contact layer 7 is obtained.
  • FIGS. 7H and 8H photolithography and etching are used to remove four corners of the light absorption layer 4 .
  • chamfered portions 4a are formed at the four corner portions of the light absorption layer 4.
  • an insulating material film 44 which is the material film of the insulating film 10, is formed on the entire exposed surface by plasma CVD, LPCVD, MOCVD, sputtering, or the like. be done.
  • photolithography and etching are used to form contact holes 11 exposing a portion of the contact layer 7 in the insulating material film 44 for each window layer 5 .
  • portions other than the vicinity of the chamfered portion 4a of the light absorption layer 4 are removed.
  • the insulating film 10 having the chamfered portions 10a at the four corner portions is obtained.
  • four corner portions of the surface of the buffer layer 3 are exposed.
  • a first electrode 12, a third electrode 14, a bonding pad 15, a wiring 16 and a mark are formed by an electron beam evaporation method, a sputtering method, or the like so as to cover the exposed surface of the corner portion of the buffer layer 3 and the insulating film 10.
  • Electrode films, which are material films of 17 and 18, are formed.
  • the electrode film is patterned by photolithography and etching.
  • FIGS. 7K and 8K a plurality of first electrodes 12, a plurality of bonding pads 15, a plurality of wirings 16 and a plurality of marks 17 and 18 are formed on the insulating film 10, and a buffer is formed.
  • a third electrode 14 is formed at each of the four corners of layer 3 .
  • the substrate 2 is thinned by grinding the substrate 2 from the second main surface 2b side. Then, the second electrode 13 is formed on the thinned second main surface 2b of the substrate 2 . As a result, a light receiving element array 1 as shown in FIGS. 1A to 3 is obtained.
  • FIG. 9 is a cross-sectional view for explaining the configuration of the light receiving element array according to the second embodiment of the present disclosure.
  • 9 is a cross-sectional view corresponding to the cross-sectional plane of FIG. 2.
  • FIG. 9 the same reference numerals as in FIG. 2 denote the parts corresponding to the parts in FIG. 2 described above.
  • the second p-type region 9 is not formed in the light absorption layer 4, and the separation groove 50 is formed in the light absorption layer 4 so as to surround the window layer 5 in plan view. 1A to 3 in that the inner surfaces (bottom and side surfaces) of the separation grooves 50 are covered with the insulating film 10.
  • FIG. Other structures are the same as those of the light receiving element array 1 shown in FIGS. 1A to 3.
  • FIGS. 1 and 1B are plan views of the light receiving element array 1 according to the second embodiment.
  • the dashed line representing the second p-type region 9 in FIG. In other words, the areas where dots are added in FIG. 1B can be regarded as areas where the separation grooves 50 are formed.
  • the separation grooves 50 are formed in a grid pattern in plan view in the central region of the light absorption layer 4 . That is, the separation groove 50 includes a plurality of first portions (portions indicated by reference numeral 50 in FIG. 9) extending in the horizontal direction at equal intervals in the vertical direction in a plan view, and a plurality of first portions (portions denoted by reference numeral 50 in FIG. 9) at equal intervals in the horizontal direction. It has a plurality of second portions (portions not shown in FIG. 9) extending longitudinally and intersecting the plurality of first portions. The plurality of first portions and the plurality of second portions form a plurality of rectangular ring-shaped separation grooves 50 surrounding each of the window layers 5 in plan view.
  • the separation groove 50 extends from the surface of the light absorption layer 4 through the light absorption layer 4 to reach the buffer layer 3 .
  • the separation groove 50 may extend from the surface of the light absorption layer 4 halfway through the thickness of the light absorption layer 4 .
  • separation grooves 50 are formed in the light absorption layer 4 so as to surround each of the plurality of window layers 5 (light receiving elements 30) in plan view.
  • the sample of the light receiving element array 1A shown in FIG. 9 may be referred to as the third sample.
  • a current (first current I1) that flows through the light receiving element 30 when a light of 1 mW is incident on a certain light receiving element, and A current (second current I2) flowing through an adjacent light receiving element and a dark current were measured.
  • FIG. 10 is a graph showing measurement results for the third sample.
  • a straight line a is a graph showing the first current I1
  • a straight line b is a graph showing the second current I2
  • a circle dot group c is a graph showing dark current.
  • the second current is significantly lower in the third sample than in the first sample.
  • ⁇ (I2/I1) ⁇ 100 ⁇ is the crosstalk characteristic [%]
  • the crosstalk characteristic of the first sample is 2.32%
  • the crosstalk characteristic of the third sample is 0.12%. %Met. That is, it can be seen that crosstalk is significantly reduced in the third sample compared to the first sample. Also, it can be seen that the third sample has a lower dark current than the first sample.
  • 11A to 11H are cross-sectional views for explaining an example of the manufacturing process of the light-receiving element array 1A described above, and are cross-sectional views corresponding to the cross-sectional plane of FIG.
  • a mask insulating film 43 is formed on the entire exposed surface by plasma CVD, LPCVD, MOCVD, sputtering, or the like.
  • a portion of the insulating film 43 covering the surface (upper surface) of the contact material layer 42 is removed by photolithography and etching.
  • an opening 43 a for forming the p-type region 8 is formed in the insulating film 43 .
  • the contact material layer 42 is patterned by photolithography and etching.
  • the contact layer 7 having an annular shape in plan view is formed on each first window layer 5 ⁇ /b>A so as to be in contact with the peripheral portion of the surface of the p-type region 8 .
  • a semiconductor laminated structure 20 including the buffer layer 3, the light absorbing layer 4, the window layer 5 and the n-type layer 6, and the contact layer 7 is obtained.
  • an insulating material film 44 which is the material film of the insulating film 10, is formed on the entire exposed surface by plasma CVD, LPCVD, MOCVD, sputtering, or the like.
  • contact holes 11 are formed in the insulating material film 44 for each window layer 5 by photolithography and etching, exposing a portion of the contact layer 7 . Further, of the insulating material film 44 on the four corner portions of the surface of the buffer layer 3, portions other than the vicinity of the chamfered portion 4a of the light absorption layer 4 are removed. As a result, the insulating film 10 having the chamfered portions 10a at the four corner portions is obtained. As a result, four corner portions of the surface of the buffer layer 3 are exposed.
  • the substrate 2 is thinned by grinding the substrate 2 from the second main surface 2b side. Then, the second electrode 13 is formed on the thinned second main surface 2b of the substrate 2 . Thereby, a light receiving element array 1A as shown in FIG. 19 is obtained.
  • the light receiving element arrays 1 and 1A include 16 light receiving elements 30, but the light receiving element arrays 1 and 1A only need to include a plurality of light receiving elements.
  • the number of elements can be set arbitrarily.
  • the plurality of light receiving elements 30 are arranged two-dimensionally, they may be arranged one-dimensionally.
  • the first p-type region 8 has a circular shape in plan view, it may be a quadrangle (square, rectangle, etc.) or a polygon such as a regular hexagon in plan view.
  • each conductivity type of the n-type substrate 2, the n-type buffer layer 3, the n-type window layer 5 and the n-type n-type layer 6, and the p-type contact The conductivity types of layer 7, p-type first p-type region 8 and p-type second p-type region 9 may be reversed. That is, the n-type portion may be p-type, and the p-type portion may be n-type.
  • Reference Signs List 1 1A light receiving element array 2 substrate 3 buffer layer 4 light absorption layer 4a chamfered portion 5 window layer 6 n-type layer 6a chamfered portion 7 contact layer 8 first p-type region (p-type region) 9 second p-type region 10 insulating film 10a chamfered portion 11 contact hole 12 first electrode 13 second electrode 14 third electrode 15 bonding pad 16 wiring 17, 18 mark 20 semiconductor laminated structure 30 light receiving element 41 window material layer 42 contact material layer 43 insulating film 43 insulating material film 50 separation trench 91 first portion 92 second portion

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Light Receiving Elements (AREA)

Abstract

受光素子アレイは、基板と、基板上に形成された半導体積層構造とを含む。半導体積層構造は、基板の上方に配置された光吸収層と、光吸収層上に互いに離間して形成された複数の第１導電型の窓層とを含む。半導体積層構造内には、窓層毎に、当該窓層における光吸収層とは反対側の表面から光吸収層内に延びた第１の第２導電型領域が形成されている。光吸収層内には、平面視において複数の窓層の各々を取り囲むように配置され、光吸収層における基板とは反対側の表面から光吸収層における基板側の表面に向かって延びた第２の第２導電型領域が形成されている。

Description

受光素子アレイおよびその製造方法
　本開示は、受光素子アレイおよびその製造方法に関する。
　特許文献１には、ｎ型基板と、ｎ型基板上に形成された半導体積層とを備え、複数の受光素子を含む受光素子アレイが開示されている。半導体積層は、ｎ型基板上に形成された受光層と、受光層上に形成されたｎ型半導体層とからなる。半導体積層には、素子区画エリア毎に複数のｐ型半導体領域を有している。
特開２０１６－２２５３５９号公報
　本開示の目的は、クロストークを低減できる受光素子アレイおよびその製造方法を提供することにある。
　本開示の一実施形態は、基板と、前記基板上に形成された半導体積層構造とを含み、前記半導体積層構造は、前記基板の上方に配置された光吸収層と、前記光吸収層上に互いに離間して形成された複数の第１導電型の窓層とを含み、前記半導体積層構造内には、前記窓層毎に、当該窓層における前記光吸収層とは反対側の表面から前記光吸収層内に延びた第１の第２導電型領域が形成されており、前記光吸収層内には、平面視において前記複数の窓層の各々を取り囲むように配置され、前記光吸収層における前記基板とは反対側の表面から前記光吸収層における前記基板側の表面に向かって延びた第２の第２導電型領域が形成されている、受光素子アレイを提供する。
　この構成では、クロストークを低減できる。
　本開示の一実施形態は、基板と、前記基板上に形成された半導体積層構造とを含み、前記半導体積層構造は、前記基板の上方に配置された光吸収層と、前記光吸収層上に互いに離間して形成された複数の第１導電型の窓層とを含み、前記半導体積層構造内には、前記窓層毎に、当該窓層における前記光吸収層とは反対側の表面から前記光吸収層内に延びた第２導電型領域が形成されており、前記光吸収層には、平面視において前記複数の窓層の各々を取り囲むように配置され、前記光吸収層における前記基板とは反対側の表面から前記光吸収層における前記基板側の表面に向かって延びた分離溝が形成されている、受光素子アレイを提供する。
　この構成では、クロストークを低減できる。
　本開示の一実施形態は、基板上に、光吸収層と前記光吸収層上に互いに離間して形成された複数の第１導電型の窓層とを含む半導体積層構造を形成する工程と、前記半導体積層構造内に、前記窓層毎に、当該窓層における前記光吸収層とは反対側の表面から前記光吸収層内に延びた第１の第２導電型領域を形成する工程と、平面視において前記複数の窓層の各々を取り囲むように配置され、前記光吸収層における前記基板とは反対側の表面から前記光吸収層における前記基板側の表面に向かって延びた第２の第２導電型領域を形成する工程とを含む、受光素子アレイの製造方法を提供する。
　この製造方法では、クロストークを低減できる受光素子アレイが得られる。
　本開示における上述の、またはさらに他の目的、特徴および効果は、添付図面を参照して次に述べる実施形態の説明により明らかにされる。
図１Ａは、本開示の第１実施形態に係る受光素子アレイの構成を説明するための平面図である。 図１Ｂは、図１ＡのＩＢ部を示す部分拡大平面図である。 図２は、図１ＢのII－II線に沿う図解的な断面図である。 図３は、図１ＢのIII－III線に沿う図解的な断面図である。 図４は、図１～図３に示される受光素子アレイに対して、光吸収層の表面のほぼ全域に窓層が一体的に形成されているとともに、光吸収層内に第２ｐ型領域が形成されていない受光素子アレイを示す断面図である。 図５は、図４に示される受光素子アレイのサンプルである第１サンプルの測定結果を示すグラフである。 図６は、図１Ａ～図３に示される受光素子アレイのサンプルである第２サンプルの測定結果を示すグラフである。 図７Ａは、図１Ａ～図３に示される受光素子アレイの製造工程の一例を示す断面図であり、図２の切断面に対応する断面図である。 図７Ｂは、図７Ａの次の工程を示す断面図である。 図７Ｃは、図７Ｂの次の工程を示す断面図である。 図７Ｄは、図７Ｃの次の工程を示す断面図である。 図７Ｅは、図７Ｄの次の工程を示す断面図である。 図７Ｆは、図７Ｅの次の工程を示す断面図である。 図７Ｇは、図７Ｆの次の工程を示す断面図である。 図７Ｈは、図７Ｇの次の工程を示す断面図である。 図７Ｉは、図７Ｈの次の工程を示す断面図である。 図７Ｊは、図７Ｉの次の工程を示す断面図である。 図７Ｋは、図７Ｊの次の工程を示す断面図である。 図８Ａは、図１Ａ～図３に示される受光素子アレイの製造工程の一例を示す断面図であり、図３の切断面に対応する断面図である。 図８Ｂは、図８Ａの次の工程を示す断面図である。 図８Ｃは、図８Ｂの次の工程を示す断面図である。 図８Ｄは、図８Ｃの次の工程を示す断面図である。 図８Ｅは、図８Ｄの次の工程を示す断面図である。 図８Ｆは、図８Ｅの次の工程を示す断面図である。 図８Ｇは、図８Ｆの次の工程を示す断面図である。 図８Ｈは、図８Ｇの次の工程を示す断面図である。 図８Ｉは、図８Ｈの次の工程を示す断面図である。 図８Ｊは、図８Ｉの次の工程を示す断面図である。 図８Ｋは、図８Ｊの次の工程を示す断面図である。 図９は、本開示の第２実施形態に係る受光素子アレイの構成を説明するための断面図である。 図１０は、図９に示される受光素子アレイのサンプルである第３サンプルの測定結果を示すグラフである。 図１１Ａは、図９に示される受光素子アレイの製造工程の一例を示す断面図である。 図１１Ｂは、図１１Ａの次の工程を示す断面図である。 図１１Ｃは、図１１Ｂの次の工程を示す断面図である。 図１１Ｄは、図１１Ｃの次の工程を示す断面図である。 図１１Ｅは、図１１Ｄの次の工程を示す断面図である。 図１１Ｆは、図１１Ｅの次の工程を示す断面図である。 図１１Ｇは、図１１Ｆの次の工程を示す断面図である。 図１１Ｈは、図１１Ｇの次の工程を示す断面図である。
　［本開示の実施形態の説明］
　本開示の一実施形態は、基板と、前記基板上に形成された半導体積層構造とを含み、前記半導体積層構造は、前記基板の上方に配置された光吸収層と、前記光吸収層上に互いに離間して形成された複数の第１導電型の窓層とを含み、前記半導体積層構造内には、前記窓層毎に、当該窓層における前記光吸収層とは反対側の表面から前記光吸収層内に延びた第１の第２導電型領域が形成されており、前記光吸収層内には、平面視において前記複数の窓層の各々を取り囲むように配置され、前記光吸収層における前記基板とは反対側の表面から前記光吸収層における前記基板側の表面に向かって延びた第２の第２導電型領域が形成されている、受光素子アレイを提供する。
　この構成では、クロストークを低減できる。
　本開示の一実施形態では、前記第２の第２導電型領域は、前記光吸収層における前記基板とは反対側の表面から前記光吸収層の厚さ途中まで延びている。
　本開示の一実施形態では、前記第２の第２導電型領域は、前記光吸収層を貫通している。
　本開示の一実施形態は、基板と、前記基板上に形成された半導体積層構造とを含み、前記半導体積層構造は、前記基板の上方に配置された光吸収層と、前記光吸収層上に互いに離間して形成された複数の第１導電型の窓層とを含み、前記半導体積層構造内には、前記窓層毎に、当該窓層における前記光吸収層とは反対側の表面から前記光吸収層内に延びた第２導電型領域が形成されており、前記光吸収層には、平面視において前記複数の窓層の各々を取り囲むように配置され、前記光吸収層における前記基板とは反対側の表面から前記光吸収層における前記基板側の表面に向かって延びた分離溝が形成されている、受光素子アレイを提供する。
　この構成では、クロストークを低減できる。
　本開示の一実施形態では、前記分離溝は、前記光吸収層を厚さ方向に貫通している。
　本開示の一実施形態では、前記光吸収層上に、前記複数の窓層を覆うように形成された絶縁膜と、前記窓層毎に設けられ、前記絶縁膜上に配置された複数の第１電極とを含み、前記各第１電極は、対応する前記第１の第２導電型領域に電気的に接続されている。
　本開示の一実施形態では、前記光吸収層上に、前記複数の窓層を覆うように形成された絶縁膜と、前記窓層毎に設けられ、前記絶縁膜上に配置された複数の第１電極とを含み、前記各第１電極は、対応する前記第２導電型領域に電気的に接続されている。
　本開示の一実施形態では、前記絶縁膜が、予め設定される波長の光の反射を防止する光反射防止膜である。
　本開示の一実施形態では、前記第１電極が平面視で無端状である。
　本開示の一実施形態では、前記基板の第２主面上に形成された第２電極を含む。
　本開示の一実施形態では、前記複数の窓層は、平面視において、行列状に配置されている。
　本開示の一実施形態では、前記半導体積層構造は、前記基板と前記光吸収層との間に形成された第１導電型のバッファ層を含む。
　本開示の一実施形態では、前記バッファ層は、前記基板とは反対側の表面の一部に露出面を有しており、前記露出面上に第３電極が形成されている。
　本開示の一実施形態では、前記基板が、ｎ型ＩｎＰ基板であり、前記光吸収層がノンドープのＩｎＧａＡｓ層であり、前記窓層がｎ型ＩｎＰ層である。
　本開示の一実施形態では、前記基板が、ｎ型ＩｎＰ基板であり、前記バッファ層がｎ型ＩｎＰ層であり、前記光吸収層がノンドープのＩｎＧａＡｓ層であり、前記窓層がｎ型ＩｎＰ層である。
　本開示の一実施形態は、基板上に、光吸収層と前記光吸収層上に互いに離間して形成された複数の第１導電型の窓層とを含む半導体積層構造を形成する工程と、前記半導体積層構造内に、前記窓層毎に、当該窓層における前記光吸収層とは反対側の表面から前記光吸収層内に延びた第１の第２導電型領域を形成する工程と、平面視において前記複数の窓層の各々を取り囲むように配置され、前記光吸収層における前記基板とは反対側の表面から前記光吸収層における前記基板側の表面に向かって延びた第２の第２導電型領域を形成する工程とを含む、受光素子アレイの製造方法を提供する。
　この製造方法では、クロストークを低減できる受光素子アレイが得られる。
　本開示の一実施形態では、前記第１の第２導電型領域を形成する工程と前記第２の第２導電型領域を形成する工程とが、同一工程で実施される。
　本開示の一実施形態では、前記光吸収層上に前記複数の窓層を覆うように、絶縁膜を形成する工程と、前記窓層毎に、前記第１の第２導電型領域に電気的に接続される第１電極を前記絶縁膜上に形成する工程と、前記基板における前記半導体積層構造とは反対側の表面に第２電極を形成する工程とをさらに含む。
　［本開示の実施形態の詳細な説明］
　以下では、本開示の実施形態を、添付図面を参照して詳細に説明する。
　図１Ａは、本開示の第１実施形態に係る受光素子アレイの構成を説明するための平面図である。図１Ｂは、図１ＡのＩＢ部を示す部分拡大平面図である。図２は、図１ＢのII－II線に沿う図解的な断面図である。図３は、図１ＢのIII－III線に沿う図解的な断面図である。
　以下において、図１Ａの紙面の左右方向を横方向といい、図１Ａの紙面の上下方向を縦方向という場合がある。
　受光素子アレイ１は、直方体形状を有している。受光素子アレイ１の平面視形状は、この実施形態では、横方向に平行な２辺と縦方向に平行な２辺とを有する正方形状である。
　受光素子アレイ１は、第１主面（表面）２ａおよびその反対側の第２主面（裏面）２ｂを有する基板２と、基板２の第１主面２ａ上に形成された半導体積層構造２０とを含む。半導体積層構造２０は、基板２の第１主面２ａ上に形成されたｎ型のバッファ層３と、バッファ層３表面の４つのコーナ部を除いた領域に形成されたノンドープの光吸収層４とを含む。半導体積層構造２０は、さらに、光吸収層４の表面の中央部領域に互いに離間して形成された複数のｎ型の窓層５と、光吸収層４の表面の周縁部に窓層群を取り囲むように形成されたｎ型層６とを含む。半導体積層構造２０は、さらに、各窓層５上に形成され、後述する第１ｐ型領域８に接触するｐ型のコンタクト層７を含む。
　半導体積層構造２０内には、窓層５毎に、当該窓層５における光吸収層４とは反対側の表面から光吸収層４内に延びた第１ｐ型領域８が形成されている。光吸収層４内には、平面視において複数の窓層５の各々を取り囲むように配置され、光吸収層４における基板２とは反対側の表面から光吸収層４における基板２側の表面に向かって延びた第２ｐ型領域９が形成されている。図１Ｂにおいては、明確化のため、第２ｐ型領域９にドットを付して示す。
　受光素子アレイ１は、バッファ層３の露出面の一部、光吸収層４の露出面、窓層５の露出面、ｎ型層６の露出面およびコンタクト層７を覆う絶縁膜１０を含む。また、受光素子アレイ１は、窓層５毎に設けられ、絶縁膜１０上に配置された複数の第１電極（ｐ側電極）１２を含む。
　また、受光素子アレイ１は、基板２の第２主面２ｂ上に形成された第２電極（メインｎ側電極）１３およびバッファ層３の表面の４つのコーナ部に形成された複数の第３電極（サブｎ側電極）１４を含む。さらに、受光素子アレイ１は、絶縁膜１０上に形成された複数のボンディングパッド１５、配線１６およびマーク１７，１８を含む。
　受光素子アレイ１には、平面視において、窓層５が存在する領域毎に、ＰＩＮ型フォトダイオードからなる受光素子３０が形成されている。言い換えれば、受光素子アレイ１には、第１ｐ型領域８毎に受光素子３０が形成されている。この実施形態では、受光素子アレイ１は、４行４列の１６個の受光素子３０を備えている。各受光素子３０は、基板２、バッファ層３、光吸収層４、窓層５、コンタクト層７、絶縁膜１０、第１電極１２ならびに第２電極１３を含む。
　図１Ａに示される受光素子アレイ１の向きにおいて、４つの行を図１Ａの紙面の上から第１、第２、第３および第４行といい、４つの列を図１Ａの紙面の左から第１、第２、第３および第４列ということにする。複数の受光素子３０には、例えば、第１行目の第１列から第４列に向かって１～４、第２行目の第１列から第４列に向かって５～８、第３行目の第１列から第４列に向かって９～１２、第４行目の第１列から第４列に向かって１３～１６の識別番号が、それぞれ付与される。
　基板２は、この実施形態では、ｎ型ＩｎＰ基板からなる。ｎ型不純物は例えばＳ（硫黄）であり、不純物濃度は１×１０１８ｃｍ－３～５×１０１８ｃｍ－３程度である。この実施形態では、基板２の厚さは、１８０μｍ程度である。なお、基板２は、半絶縁性基板であってもよい。
　バッファ層３は、バッファ層３上に形成される光吸収層４の格子定数と、基板２の格子定数との相違によって生じる歪を緩和するための緩衝層である。バッファ層３は、この実施形態では、ｎ型ＩｎＰ層からなる。ｎ型不純物は例えばＳｉ（シリコン）であり、不純物濃度は１×１０１８ｃｍ－３～５×１０１８ｃｍ－３程度である。バッファ層３の厚さは、１００ｎｍ～２００ｎｍ程度である。
　光吸収層４は、４つのコーナ部に面取り部４ａを有している。面取り部４ａの外側面は、平面視において内方に向かって突出する円弧状に形成されている。光吸収層４は、この実施形態では、ノンドープのＩｎＧａＡｓ層からなる。光吸収層４の厚さは２μｍ～５μｍ程度である。
　窓層５は、この実施形態では、平面視正方形状である。複数の窓層５は、この実施形態では、平面視で行列状に配置されている。より具体的には、複数の窓層５は、横方向および縦方向に等間隔をおいて並んで配置されている。この実施形態では、複数の窓層５は、４行４列の１６個の窓層５を含んでいる。
　ｎ型層６は、光吸収層４の４つのコーナ部に対応する４つのコーナ部に面取り部６ａを有している。面取り部６ａの外側面は、平面視において内方に向かって突出する円弧状に形成されている。窓層５およびｎ型層６は、この実施形態では、ｎ型ＩｎＰ層からなる。ｎ型不純物は例えばＳｉ（シリコン）であり、不純物濃度は１×１０１６ｃｍ－３～５×１０１７ｃｍ－３程度である。窓層５およびｎ型層６の厚さは、０．５μｍ～１．５μｍ程度である。
　第１ｐ型領域８は、窓層５における光吸収層４とは反対側の表面から窓層５および光吸収層４内にＺｎ（亜鉛）が拡散されることによって形成されている。Ｚｎの濃度は、窓層５の表層部において２×１０１８ｃｍ－３程度である。第１ｐ型領域８は、この実施形態では、平面視で円形状である。第１ｐ型領域８は、窓層５の表面から光吸収層４の厚さ途中まで延びている。
　第２ｐ型領域９は、光吸収層４における基板２とは反対側の表面から光吸収層４内にＺｎ（亜鉛）が拡散されることによって形成されている。Ｚｎの濃度は、光吸収層４の表層部において２×１０１８ｃｍ－３程度である。第２ｐ型領域９は、光吸収層４の中央領域において、平面視で格子状に形成されている。つまり、第２ｐ型領域９は、平面視において、縦方向に等間隔をおいて横方向に延びた複数の第１部分９１と、横方向に等間隔をおいて縦方向に延びかつ複数の第１部分と交差する複数の第２部分９２とからなる。複数の第１部分９１と複数の第２部分９２とによって、平面視において、各窓層５の各々を取り囲む複数の無端状（この例では矩形環状）の第２ｐ型領域９が形成されている。
　この実施形態では、第２ｐ型領域９は、光吸収層４の表面から光吸収層４の厚さ途中まで延びている。なお、第２ｐ型領域９は、図２に２点鎖線９Ａで示すように、光吸収層４の表面から光吸収層４を貫通して、バッファ層３に達していてもよい。
　コンタクト層７は、この実施形態では、ｐ型ＩｎＧａＡｓ層からなる。ｐ型不純物は例えばＺｎ（亜鉛）であり、不純物濃度は１×１０１９ｃｍ－３～２×１０１９ｃｍ－３程度である。コンタクト層７の厚さは、１００ｎｍ程度である。コンタクト層７は、平面視において無端状（この例では円環状）であり、第１ｐ型領域８の表面の周縁部上に形成されている。つまり、コンタクト層７の下面は、第１ｐ型領域８の表面に接触している。
　絶縁膜１０は、光吸収層４の露出面、窓層５の露出面、ｎ型層６の露出面およびコンタクト層７を覆っている。絶縁膜１０は、さらに、バッファ層３の各コーナ部の露出面のうち、光吸収層４の面取り部４ａの近傍部分を覆っている。絶縁膜１０には、平面視円環状のコンタクト層７の表面の幅方向中間部を全周にわたって露出させる平面視円環状のコンタクト孔１１が形成されている。絶縁膜１０の４つのコーナ部には、面取り部１０ａが形成されている。面取り部１０ａの外側面は、平面視において内方に向かって突出する円弧状に形成されている。
　絶縁膜１０は、この実施形態ではＳｉＮ膜からなる。絶縁膜１０の厚さは、この実施形態では、波長が１５００ｎｍの光の反射を防止するように２００ｎｍ程度に設定されている。つまり、この実施形態では、絶縁膜１０は、所定波長の光の反射を防止する光反射防止膜である。絶縁膜１０の厚さは、反射を防止すべき光の波長に応じて設定される。反射を防止すべき光の波長は、予め設定される。
　第１電極１２は、平面視無端状(この例では円環状)であり、絶縁膜１０上にコンタクト孔１１を覆うように形成されている。第１電極１２の一部はコンタクト孔１１に入り込み、コンタクト孔１１内でコンタクト層７の表面に接触している。これにより、第１電極１２は、コンタクト層７を介して第１ｐ型領域８に電気的に接続されている。第１電極１２は、この実施形態では、Ｔｉ膜、Ｐｄ膜およびＡｕ膜が、下層からその順に積層されたＴｉ／Ｐｔ／Ａｕ積層膜から構成されている。
　第２電極１３は、基板２を介してバッファ層３に電気的に接続されている。第２電極１３は、この実施形態では、基板２の第２主面２ｂ上に、Ｔｉ膜、Ｐｄ膜およびＡｕ膜が、その順に積層されたＴｉ／Ｐｔ／Ａｕ積層膜から構成されている。
　第３電極１４は、バッファ層３の４つのコーナ部の露出面上にそれぞれ形成されている。つまり、第３電極１４は、バッファ層３に電気的に接続されている。第３電極１４は、受光素子アレイ１の製造過程において、受光素子３０の特性を調べるために用いられてもよい。第３電極１４は、この実施形態では、Ｔｉ膜、Ｐｄ膜およびＡｕ膜が、下層からその順に積層されたＴｉ／Ｐｔ／Ａｕ積層膜から構成されている。
　絶縁膜１０の表面の周縁部には、複数のボンディングパッド１５が形成されている。具体的には、絶縁膜１０における各辺に対応する縁部に、それぞれ４つずつボンディングパッド１５が形成されている。また、絶縁膜１０の表面には、複数の受光素子３０の第１電極１２を、それぞれ異なるボンディングパッド１５に接続するための複数の配線１６が形成されている。
　絶縁膜１０の表面には、さらに、各受光素子３０の識別番号の認識が可能となるように、平面視で＋（プラス記号）形状の１つの第１マーク１７と、平面視でＬ字状の３つの第２マーク１８が形成されている。この実施形態では、絶縁膜１０の表面の左上のコーナ部寄りに第１マーク１７が形成され、絶縁膜１０の表面の他の３つのコーナ部寄りにそれぞれ第２マークが形成されている。これらのマーク１７，１８により、複数の受光素子３０に付与されている識別番号を認識することができるようになる。
　ボンディングパッド１５、配線１６およびマーク１７，１８は、この実施形態では、電極１２，１４と同じ材料から構成されている。後述するように、ボンディングパッド１５、配線１６、マーク１７，１８、第１電極１２および第３電極１４は、同じ工程で作成される。
　受光素子アレイ１は、各ボンディングパッド１５と第２電極１３との間に、外部配線が接続された状態で使用される。外部配線には、光吸収層４に内部電界を発生させるための電源が接続されている。受光素子３０の上面から光吸収層４に光が入射すると、光吸収層４内に電子と正孔が発生する。光吸収層４内に発生した電子は、内部電界によって、第２電極１３側に移動し、光吸収層４内に発生した正孔は、内部電界によって第１電極１２側に移動する。これにより、外部回路に電流が流れる。
　第１実施形態では、光吸収層４には、平面視で複数の窓層５（受光素子３０）の各々を取り囲むように第２ｐ型領域９が形成されている。これにより、ある受光素子３０に光が入射された場合に、当該受光素子３０の光吸収層４内に発生した電子および正孔が、隣接する受光素子３０に移動するのを抑制することができる。これにより、クロストークを低減することができる。クロストークとは、ある受光素子に入射した光によって隣接する受光素子に電流が漏れてしまう現象をいう。
　図４は、図１～図３に示される受光素子アレイ１に対して、光吸収層４の表面のほぼ全域に窓層５が一体的に形成されているとともに、光吸収層４内に第２ｐ型領域９が形成されていない受光素子アレイ１０１を示している。受光素子アレイ１０１においても、第１ｐ型領域８毎に受光素子３０が形成されている。図４において、前述の図２の各部に対応する部分には、図２と同じ符号を付して示す。
　以下において、図４に示す受光素子アレイ１０１のサンプルを第１サンプルという場合がある。また、図１～図３に示される受光素子アレイ１のサンプルを第２サンプルという場合がある。
　第１サンプルおよび第２サンプルそれぞれに対して、ある受光素子に１ｍＷの光を入射したときに当該受光素子３０に流れる電流（以下、「第１電流Ｉ１」という。）と、ある受光素子に１ｍＷの光を入射したときに当該受光素子に隣接する受光素子に流れる電流（以下、「第２電流Ｉ２」という。）と、暗電流とを測定した。暗電流は、受光素子に光が入射していないときに当該受光素子に流れる電流である。
　図５は、第１サンプルに対する測定結果を示すグラフであり、図６は、第２サンプルに対する測定結果を示すグラフである。図５および図６において、直線ａは第１電流Ｉ１を示すグラフであり、直線ｂは第２電流Ｉ２を示すグラフであり、丸点のドット群ｃは暗電流を示すグラフである。
　図５および図６から、第２サンプルでは、第１サンプルに比べて第２電流が大幅に低下していることがわかる。また、｛（Ｉ２／Ｉ１）×１００｝をクロストーク特性［％］とすると、第１サンプルではクロストーク特性が２．３２％であるのに対し、第２サンプルではクロストーク特性が０．１３％であった。つまり、第２サンプルでは、第１サンプルに比べてクロストークが大幅に減少していることがわかる。また、第２サンプルでは、第１サンプルに比べて暗電流が低減していることがわかる。
　図７Ａ～図７Ｋは、前述の受光素子アレイ１の製造工程の一例を説明するための断面図であり、図２の切断面に対応する断面図である。図８Ａ～図８Ｋは、前述の受光素子アレイ１の製造工程の一例を説明するための断面図であり、図３の切断面に対応する断面図である。
　まず、図７Ａおよび図８Ａに示すように、例えばＭＯＣＶＤ（Metal Organic Chemical Vapor Deposition）法によって、基板（例えばｎ型ＩｎＰ基板）２の第１主面２ａに、バッファ層（例えばｎ型ＩｎＰ層）３および光吸収層（例えばＩｎＧａＡｓ層）４が順にエピタキシャル成長される。さらに、ＭＯＣＶＤ法によって、光吸収層４上に窓層５およびｎ型層６の材料層である窓材料層（例えばｎ型ＩｎＰ層）４１およびコンタクト層の材料層であるコンタクト材料層（例えばｐ型ＩｎＧａＡｓ層）４２が順にエピタキシャル成長される。基板２としては、最終的な基板２の厚さよりも厚いものが用いられる。
　次に、図７Ｂおよび図８Ｂに示すように、フォトリソグラフィおよびエッチングによって、コンタクト材料層４２のうち、第１ｐ型領域８を形成すべき領域に対応する領域以外の領域が除去される。こにより、窓材料層４１表面における第１ｐ型領域８を形成すべき領域にのみコンタクト材料層４２が残る。
　次に、図７Ｃおよび図８Ｃに示すように、フォトリソグラフィおよびエッチングによって、窓材料層４１がパターニングされる。これにより、光吸収層４上に複数の窓層５と、ｎ型層６とが形成される。複数の窓層５は、光吸収層４の表面の中央部領域に行列状に配置されるように形成される。ｎ型層６は、光吸収層４の表面の４つのコーナ部を除く周縁部に、窓層群を取り囲むよう形成される。これにより、光吸収層４の４つのコーナ部に対応するコーナ部に面取り部６ａを有するｎ型層６が得られる。
　次に、図７Ｄおよび図８Ｄに示すように、プラズマＣＶＤ法、ＬＰＣＶＤ（Low Pressure CVD）法、ＭＯＣＶＤ法、スパッタ法等によって、露出している表面全域に、マスク用の絶縁膜４３が形成される。
　次に、図７Ｅおよび図８Ｅに示すように、フォトリソグラフィおよびエッチングによって、絶縁膜４３のうちコンタクト材料層４２の表面（上面）を覆っている部分と、光吸収層４の表面における第２ｐ型領域９を形成すべき領域を覆っている部分とが除去される。これにより、絶縁膜４３に、第１ｐ型領域８を形成するための第１開口部４３ａと、第２ｐ型領域９を形成するための第２開口部４３ｂとが形成される。
　次に、図７Ｆおよび図８Ｆに示すように、絶縁膜４３をマスクとして、第１開口部４３ａを介してコンタクト材料層４２、窓層５および光吸収層４内にＺｎが拡散されるとともに、第２開口部４３ｂを介して光吸収層４内にＺｎが拡散される。これにより、窓層５および光吸収層４内に第１ｐ型領域８が形成されるともに、光吸収層４内に第２ｐ型領域９が形成される。この後、絶縁膜４３が除去される。
　次に、図７Ｇおよび図８Ｇに示すように、フォトリソグラフィおよびエッチングによって、コンタクト材料層４２がパターニングされる。これにより、各第１窓層５Ａ上に、第１ｐ型領域８表面の周縁部に接触する平面視円環状のコンタクト層７が形成される。これにより、バッファ層３と、光吸収層４と、窓層５およびｎ型層６と、コンタクト層７とを含む半導体積層構造２０が得られる。
　次に、図７Ｈおよび図８Ｈに示すように、フォトリソグラフィおよびエッチングによって、光吸収層４の４つのコーナ部が除去される。これにより、光吸収層４の４つのコーナ部に面取り部４ａが形成される。
　次に、図７Ｉおよび図８Ｉに示すように、プラズマＣＶＤ法、ＬＰＣＶＤ法、ＭＯＣＶＤ法、スパッタ法等によって、露出している表面全域に、絶縁膜１０の材料膜である絶縁材料膜４４が形成される。
　次に、図７Ｊおよび図８Ｊに示すように、フォトリソグラフィおよびエッチングによって、窓層５毎に、絶縁材料膜４４にコンタクト層７の一部を露出させるコンタクト孔１１が形成される。また、バッファ層３表面の４つのコーナ部上の絶縁材料膜４４のうち、光吸収層４の面取り部４ａ近傍部以外の部分が除去される。これにより、４つのコーナ部に面取り部１０ａを有する絶縁膜１０が得られる。これにより、バッファ層３表面の４つのコーナ部が露出される。
　次に、電子ビーム蒸着法、スパッタ法等によって、バッファ層３のコーナ部の露出面と絶縁膜１０とを覆うように、第１電極１２、第３電極１４、ボンディングパッド１５、配線１６およびマーク１７，１８の材料膜である電極膜が形成される。そして、フォトリソグラフィおよびエッチングによって、電極膜がパターニングされる。これにより、図７Ｋおよび図８Ｋに示すように、絶縁膜１０上に、複数の第１電極１２、複数のボンディングパッド１５、複数の配線１６および複数のマーク１７，１８が形成されるとともに、バッファ層３の４つのコーナ部それぞれに第３電極１４が形成される。
　最後に、基板２が第２主面２ｂ側から研削されることにより、基板２が薄膜化される。そして、薄膜化された基板２の第２主面２ｂ上に、第２電極１３が形成される。これにより、図１Ａ～図３に示されるような受光素子アレイ１が得られる。
　図９は、本開示の第２実施形態に係る受光素子アレイの構成を説明するための断面図である。図９は、図２の切断面に対応する断面図である。図９において、前述の図２の各部に対応する部分には、図２と同じ符号を付して示す。
　図９に示される受光素子アレイ１Ａでは、光吸収層４に第２ｐ型領域９が形成されていない点と、平面視において窓層５を取り囲むように、光吸収層４に分離溝５０が形成されている点と、分離溝５０の内面（底面および側面）が絶縁膜１０によって覆われている点が、図１Ａ～図３に示される受光素子アレイ１と異なっている。それ以外の構造は、図１Ａ～図３に示される受光素子アレイ１の構造と同じである。第２実施形態に係る受光素子アレイ１Ａでは、第２ｐ型領域９が存在しないので、第１実施形態に係る受光素子アレイ１の第１ｐ型領域８に相当する領域を、ｐ型領域８ということにする。
　第２実施形態に係る受光素子アレイ１Ａの平面図は、第２実施形態に係る受光素子アレイ１の平面図である図１および図１Ｂと同様である。ただし、第２実施形態に係る受光素子アレイ１Ａでは、第２ｐ型領域９は存在しないので、図１Ｂにおいて第２ｐ型領域９を表す破線は、分離溝５０を表す破線とみなせばよい。言い換えれば、図１Ｂにおいてドットが付加されている領域を分離溝５０が形成されている領域とみなせばよい。
　分離溝５０は、光吸収層４の中央領域において、平面視で格子状に形成されている。つまり、分離溝５０は、平面視で縦方向に等間隔をおいて横方向に延びた複数の第１部分（図９に符号５０で示されている部分）と、横方向に等間隔をおいて縦方向に延びかつ複数の第１部分と交差する複数の第２部分（図９には現れてない部分）とを有している。複数の第１部分と複数の第２部分とによって、平面視において、各窓層５の各々を取り囲む複数の矩形環状の分離溝５０が形成されている。
　この実施形態では、分離溝５０は、光吸収層４の表面から光吸収層４を貫通してバッファ層３に達している。分離溝５０は、光吸収層４の表面から光吸収層４の厚さ途中まで延びていてもよい。
　第２実施形態では、光吸収層４には、平面視で複数の窓層５（受光素子３０）の各々を取り囲むように分離溝５０が形成されている。これにより、ある受光素子３０に光が入射された場合に、当該受光素子３０の光吸収層４内に発生した電子および正孔が、隣接する受光素子３０に移動するのを抑制することができる。これにより、クロストークを低減することができる。
　以下において、図９に示す受光素子アレイ１Ａのサンプルを第３サンプルという場合がある。第３サンプルに対して、ある受光素子に１ｍＷの光を入射したときに当該受光素子３０に流れる電流（第１電流Ｉ１）と、ある受光素子に１ｍＷの光を入射したときに当該受光素子に隣接する受光素子に流れる電流（第２電流Ｉ２）と、暗電流とを測定した。
　図１０は、第３サンプルに対する測定結果を示すグラフである。図１０において、直線ａは第１電流Ｉ１を示すグラフであり、直線ｂは第２電流Ｉ２を示すグラフであり、丸点のドット群ｃは暗電流を示すグラフである。
　図５および図１０から、第３サンプルでは、第１サンプルに比べて第２電流が大幅に低下していることがわかる。また、｛（Ｉ２／Ｉ１）×１００｝をクロストーク特性［％］とすると、第１サンプルではクロストーク特性が２．３２％であるのに対し、第３サンプルではクロストーク特性が０．１２％であった。つまり、第３サンプルでは、第１サンプルに比べてクロストークが大幅に減少していることがわかる。また、第３サンプルでは、第１サンプルに比べて暗電流が低減していることがわかる。
　図１１Ａ～図１１Ｈは、前述の受光素子アレイ１Ａの製造工程の一例を説明するための断面図であり、図９の切断面に対応する断面図である。
　受光素子アレイ１Ａを製造する場合でも、前述の図７Ａ～図７Ｃと同様な工程が行われる。図７Ｃの工程が終了すると、図１１Ａに示すように、フォトリソグラフィおよびエッチングによって、平面視で窓層５の各々を取り囲むように配置された分離溝５０が光吸収層４に形成される。
　次に、図１１Ｂに示すように、プラズマＣＶＤ法、ＬＰＣＶＤ法、ＭＯＣＶＤ法、スパッタ法等によって、露出している表面全域に、マスク用の絶縁膜４３が形成される。
　次に、図１１Ｃに示すように、フォトリソグラフィおよびエッチングによって、絶縁膜４３のうちコンタクト材料層４２の表面（上面）を覆っている部分が除去される。これにより、絶縁膜４３に、ｐ型領域８を形成するための開口部４３ａが形成される。
　次に、１１Ｄに示すように、絶縁膜４３をマスクとして、第１開口部４３ａを介してコンタクト材料層４２、第１窓層５Ａおよび光吸収層４内にＺｎが拡散される。これにより、窓層５および光吸収層４内に、ｐ型領域８が形成される。この後、絶縁膜４３が除去される。
　次に、図１１Ｅに示すように、フォトリソグラフィおよびエッチングによって、コンタクト材料層４２がパターニングされる。これにより、各第１窓層５Ａ上に、ｐ型領域８表面の周縁部に接触する平面視円環状のコンタクト層７が形成される。これにより、バッファ層３と、光吸収層４と、窓層５およびｎ型層６と、コンタクト層７とを含む半導体積層構造２０が得られる。
　次に、フォトリソグラフィおよびエッチングによって、光吸収層４の４つのコーナ部が除去される。これにより、光吸収層４の４つのコーナ部に面取り部４ａが形成される。
　次に、図１１Ｆに示すように、プラズマＣＶＤ法、ＬＰＣＶＤ法、ＭＯＣＶＤ法、スパッタ法等によって、露出している表面全域に、絶縁膜１０の材料膜である絶縁材料膜４４が形成される。
　次に、図１１Ｇに示すように、フォトリソグラフィおよびエッチングによって、窓層５毎に、絶縁材料膜４４にコンタクト層７の一部を露出させるコンタクト孔１１が形成される。また、バッファ層３表面の４つのコーナ部上の絶縁材料膜４４のうち、光吸収層４の面取り部４ａ近傍部以外の部分が除去される。これにより、４つのコーナ部に面取り部１０ａを有する絶縁膜１０が得られる。これにより、バッファ層３表面の４つのコーナ部が露出される。
　次に、電子ビーム蒸着法、スパッタ法等によって、バッファ層３の４つのコーナ部の表面の露出部と絶縁膜１０とを覆うように、第１電極１２、第３電極１４、ボンディングパッド１５、配線１６およびマーク１７，１８の材料膜である電極膜が形成される。そして、フォトリソグラフィおよびエッチングによって、電極膜がパターニングされる。これにより、図１１Ｈに示すように、絶縁膜１０上に、複数の第１電極１２、複数のボンディングパッド１５、複数の配線１６および複数のマーク１７，１８が形成されるとともに、バッファ層３の４つのコーナ部それぞれに第３電極１４が形成される。
　最後に、基板２が第２主面２ｂ側から研削されることにより、基板２が薄膜化される。そして、薄膜化された基板２の第２主面２ｂ上に、第２電極１３が形成される。これにより、図１９に示されるような受光素子アレイ１Ａが得られる。
　前述の第１および第２実施形態では、受光素子アレイ１，１Ａは、１６個の受光素子３０を含んでいるが、受光素子アレイ１，１Ａは複数の受光素子を含んでいればよく、受光素子の個数は任意に設定できる。
　また、複数の受光素子３０は、二次元配置されているが、一次元配置されていてもよい。
　第１ｐ型領域８は、平面視円形状であるが、平面視四角形（正方形、長方形等）正六角形等の多角形であってもよい。
　また、前述の第１および第２実施形態において、ｎ型の基板２、ｎ型のバッファ層３、ｎ型の窓層５およびｎ型のｎ型層６の各導電型と、ｐ型のコンタクト層７、ｐ型の第１ｐ型領域８およびｐ型の第２ｐ型領域９の各導電型とを反転してもよい。つまり、ｎ型の部分をｐ型とし、ｐ型の部分をｎ型としてもよい。
　本開示の実施形態について詳細に説明してきたが、これらは本開示の技術的内容を明らかにするために用いられた具体例に過ぎず、本開示はこれらの具体例に限定して解釈されるべきではなく、本開示の範囲は添付の請求の範囲によってのみ限定される。
　この出願は、２０２１年３月２２日に日本国特許庁に提出された特願２０２１－０４７５８３号に対応しており、それらの出願の全開示はここに引用により組み込まれるものとする。
　　１，１Ａ　受光素子アレイ
　　２　基板
　　３　バッファ層
　　４　光吸収層
　　４ａ　面取り部
　　５　窓層
　　６　ｎ型層
　　６ａ　面取り部
　　７　コンタクト層
　　８　第１ｐ型領域（ｐ型領域）
　　９　第２ｐ型領域
　１０　絶縁膜
　１０ａ　面取り部
　１１　コンタクト孔
　１２　第１電極
　１３　第２電極
　１４　第３電極
　１５　ボンディングパッド
　１６　配線
　１７，１８　マーク
　２０　半導体積層構造
　３０　受光素子
　４１　窓材料層
　４２　コンタクト材料層
　４３　絶縁膜
　４３　絶縁材料膜
　５０　分離溝
　９１　第１部分
　９２　第２部分

Claims (18)

  1. 　基板と、
    　前記基板上に形成された半導体積層構造とを含み、
    　前記半導体積層構造は、
    　前記基板の上方に配置された光吸収層と、
    　前記光吸収層上に互いに離間して形成された複数の第１導電型の窓層とを含み、
    　前記半導体積層構造内には、前記窓層毎に、当該窓層における前記光吸収層とは反対側の表面から前記光吸収層内に延びた第１の第２導電型領域が形成されており、
    　前記光吸収層内には、平面視において前記複数の窓層の各々を取り囲むように配置され、前記光吸収層における前記基板とは反対側の表面から前記光吸収層における前記基板側の表面に向かって延びた第２の第２導電型領域が形成されている、受光素子アレイ。
  2. 　前記第２の第２導電型領域は、前記光吸収層における前記基板とは反対側の表面から前記光吸収層の厚さ途中まで延びている、請求項１に記載の受光素子アレイ。
  3. 　前記第２の第２導電型領域は、前記光吸収層を貫通している、請求項１に記載の受光素子アレイ。
  4. 　基板と、
    　前記基板上に形成された半導体積層構造とを含み、
    　前記半導体積層構造は、
    　前記基板の上方に配置された光吸収層と、
    　前記光吸収層上に互いに離間して形成された複数の第１導電型の窓層とを含み、
    　前記半導体積層構造内には、前記窓層毎に、当該窓層における前記光吸収層とは反対側の表面から前記光吸収層内に延びた第２導電型領域が形成されており、
    　前記光吸収層には、平面視において前記複数の窓層の各々を取り囲むように配置され、前記光吸収層における前記基板とは反対側の表面から前記光吸収層における前記基板側の表面に向かって延びた分離溝が形成されている、受光素子アレイ。
  5. 　前記分離溝は、前記光吸収層を厚さ方向に貫通している、請求項４に記載の受光素子アレイ。
  6. 　前記光吸収層上に、前記複数の窓層を覆うように形成された絶縁膜と、
    　前記窓層毎に設けられ、前記絶縁膜上に配置された複数の第１電極とを含み、
    　前記各第１電極は、対応する前記第１の第２導電型領域に電気的に接続されている、請求項１～３のいずれか一項に記載の受光素子アレイ。
  7. 　前記光吸収層上に、前記複数の窓層を覆うように形成された絶縁膜と、
    　前記窓層毎に設けられ、前記絶縁膜上に配置された複数の第１電極とを含み、
    　前記各第１電極は、対応する前記第２導電型領域に電気的に接続されている、請求項４または５に記載の受光素子アレイ。
  8. 　前記絶縁膜が、予め設定される波長の光の反射を防止する光反射防止膜である、請求項６または７に記載の受光素子アレイ。
  9. 　前記第１電極が平面視で無端状である、請求項６または７に記載の受光素子アレイ。
  10. 　前記基板の第２主面上に形成された第２電極を含む、請求項１～９のいずれか一項に記載の受光素子アレイ。
  11. 　前記複数の窓層は、平面視において、行列状に配置されている、請求項１～１０のいずれか一項に記載の受光素子アレイ。
  12. 　前記半導体積層構造は、前記基板と前記光吸収層との間に形成された第１導電型のバッファ層を含む、請求項１～１１のいずれか一項に記載の受光素子アレイ。
  13. 　前記バッファ層は、前記基板とは反対側の表面の一部に露出面を有しており、
    　前記露出面上に第３電極が形成されている、請求項１２に記載の受光素子アレイ。
  14. 　前記基板が、ｎ型ＩｎＰ基板であり、
    　前記光吸収層がノンドープのＩｎＧａＡｓ層であり、
    　前記窓層がｎ型ＩｎＰ層である、請求項１～１２のいずれか一項に記載の受光素子アレイ。
  15. 　前記基板が、ｎ型ＩｎＰ基板であり、
    　前記バッファ層がｎ型ＩｎＰ層であり、
    　前記光吸収層がノンドープのＩｎＧａＡｓ層であり、
    　前記窓層がｎ型ＩｎＰ層である、請求項１２または１３に記載の受光素子アレイ。
  16. 　基板上に、光吸収層と前記光吸収層上に互いに離間して形成された複数の第１導電型の窓層とを含む半導体積層構造を形成する工程と、
    　前記半導体積層構造内に、前記窓層毎に、当該窓層における前記光吸収層とは反対側の表面から前記光吸収層内に延びた第１の第２導電型領域を形成する工程と、
    　平面視において前記複数の窓層の各々を取り囲むように配置され、前記光吸収層における前記基板とは反対側の表面から前記光吸収層における前記基板側の表面に向かって延びた第２の第２導電型領域を形成する工程とを含む、受光素子アレイの製造方法。
  17. 　前記第１の第２導電型領域を形成する工程と前記第２の第２導電型領域を形成する工程とが、同一工程で実施される、請求項１６に記載の受光素子アレイの製造方法。
  18. 　前記光吸収層上に前記複数の窓層を覆うように、絶縁膜を形成する工程と、
    　前記窓層毎に、前記第１の第２導電型領域に電気的に接続される第１電極を前記絶縁膜上に形成する工程と、
    　前記基板における前記半導体積層構造とは反対側の表面に第２電極を形成する工程とをさらに含む、請求項１６または１７に記載の受光素子アレイの製造方法。
PCT/JP2022/001908 2021-03-22 2022-01-20 受光素子アレイおよびその製造方法 WO2022201798A1 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
DE112022001157.2T DE112022001157T5 (de) 2021-03-22 2022-01-20 Lichtempfangselement-array und herstellungsverfahren desselben
JP2023508689A JPWO2022201798A1 (ja) 2021-03-22 2022-01-20
US18/360,021 US20230369365A1 (en) 2021-03-22 2023-07-27 Light receiving element array and manufacturing method therefor

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2021-047583 2021-03-22
JP2021047583 2021-03-22

Related Child Applications (1)

Application Number Title Priority Date Filing Date
US18/360,021 Continuation US20230369365A1 (en) 2021-03-22 2023-07-27 Light receiving element array and manufacturing method therefor

Publications (1)

Publication Number Publication Date
WO2022201798A1 true WO2022201798A1 (ja) 2022-09-29

Family

ID=83395348

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2022/001908 WO2022201798A1 (ja) 2021-03-22 2022-01-20 受光素子アレイおよびその製造方法

Country Status (4)

Country Link
US (1) US20230369365A1 (ja)
JP (1) JPWO2022201798A1 (ja)
DE (1) DE112022001157T5 (ja)
WO (1) WO2022201798A1 (ja)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009170551A (ja) * 2008-01-11 2009-07-30 Sumitomo Electric Ind Ltd 受光素子アレイ、撮像装置およびそれらの製造方法
JP2011137836A (ja) * 2011-03-17 2011-07-14 Sumitomo Electric Ind Ltd 水分検出装置、生体中水分検出装置、自然産物中水分検出装置、および製品・材料中水分検出装置
JP2012244124A (ja) * 2011-05-24 2012-12-10 Sumitomo Electric Ind Ltd 受光素子アレイ、その製造方法および検出装置
JP2014003083A (ja) * 2012-06-15 2014-01-09 Mitsubishi Electric Corp フォトダイオードアレイ

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009170551A (ja) * 2008-01-11 2009-07-30 Sumitomo Electric Ind Ltd 受光素子アレイ、撮像装置およびそれらの製造方法
JP2011137836A (ja) * 2011-03-17 2011-07-14 Sumitomo Electric Ind Ltd 水分検出装置、生体中水分検出装置、自然産物中水分検出装置、および製品・材料中水分検出装置
JP2012244124A (ja) * 2011-05-24 2012-12-10 Sumitomo Electric Ind Ltd 受光素子アレイ、その製造方法および検出装置
JP2014003083A (ja) * 2012-06-15 2014-01-09 Mitsubishi Electric Corp フォトダイオードアレイ

Also Published As

Publication number Publication date
JPWO2022201798A1 (ja) 2022-09-29
DE112022001157T5 (de) 2023-12-28
US20230369365A1 (en) 2023-11-16

Similar Documents

Publication Publication Date Title
US7332751B2 (en) Rear-illuminated-type photodiode array
JP4609430B2 (ja) アバランシェフォトダイオード
US8994135B2 (en) Photodiode and photodiode array
US8916945B2 (en) Semiconductor light-detecting element
US20140319464A1 (en) Light receiving element and method for manufacturing same
KR100617724B1 (ko) 애벌랜치 포토다이오드의 제작 방법
JP2942285B2 (ja) 半導体受光素子
JP5983076B2 (ja) フォトダイオードアレイ
US8274127B2 (en) Photodiode array for image pickup device
KR100670828B1 (ko) 적외선 레이저 레이다의 영상 신호를 검출하기 위한 광검출기 및 그 제조방법
JP2001144278A (ja) 受光素子アレイ
JP4009106B2 (ja) 半導体受光素子、及びその製造方法
KR20100109563A (ko) 복사 수신기 및 복사 수신기의 제조 방법
JP2018198286A (ja) 半導体受光素子、及び半導体受光素子の製造方法
TW475273B (en) Light-receiving element array and light-receiving element array chip
US7696593B2 (en) PIN-type photo detecting element with three semiconductor layers, and window semiconductor layer having controlled thickness
JP2012248655A (ja) アバランシェフォトダイオード及びアバランシェフォトダイオードアレイ
JP2012216727A (ja) 受光素子、その製造方法および検出装置
WO2022201798A1 (ja) 受光素子アレイおよびその製造方法
JP4571267B2 (ja) 放射線検出器
JP4985298B2 (ja) アバランシェフォトダイオード
US8558339B1 (en) Photo diode array
KR20110006651A (ko) 광전자 복사 검출기 및 다수의 검출 소자를 제조하기 위한 방법
JP7109718B2 (ja) 化合物半導体フォトダイオードアレイ
WO2023218698A1 (ja) 半導体受光素子

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 22774601

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2023508689

Country of ref document: JP

Kind code of ref document: A

WWE Wipo information: entry into national phase

Ref document number: 112022001157

Country of ref document: DE

122 Ep: pct application non-entry in european phase

Ref document number: 22774601

Country of ref document: EP

Kind code of ref document: A1