JP4609430B2 - アバランシェフォトダイオード - Google Patents

アバランシェフォトダイオード Download PDF

Info

Publication number
JP4609430B2
JP4609430B2 JP2006542153A JP2006542153A JP4609430B2 JP 4609430 B2 JP4609430 B2 JP 4609430B2 JP 2006542153 A JP2006542153 A JP 2006542153A JP 2006542153 A JP2006542153 A JP 2006542153A JP 4609430 B2 JP4609430 B2 JP 4609430B2
Authority
JP
Japan
Prior art keywords
layer
avalanche photodiode
light absorption
electrode
reference example
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2006542153A
Other languages
English (en)
Other versions
JPWO2006046276A1 (ja
Inventor
栄治 柳生
栄太郎 石村
雅晴 中路
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of JPWO2006046276A1 publication Critical patent/JPWO2006046276A1/ja
Application granted granted Critical
Publication of JP4609430B2 publication Critical patent/JP4609430B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/08Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors
    • H01L31/10Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors characterised by at least one potential-jump barrier or surface barrier, e.g. phototransistors
    • H01L31/101Devices sensitive to infrared, visible or ultraviolet radiation
    • H01L31/102Devices sensitive to infrared, visible or ultraviolet radiation characterised by only one potential barrier or surface barrier
    • H01L31/107Devices sensitive to infrared, visible or ultraviolet radiation characterised by only one potential barrier or surface barrier the potential barrier working in avalanche mode, e.g. avalanche photodiode
    • H01L31/1075Devices sensitive to infrared, visible or ultraviolet radiation characterised by only one potential barrier or surface barrier the potential barrier working in avalanche mode, e.g. avalanche photodiode in which the active layers, e.g. absorption or multiplication layers, form an heterostructure, e.g. SAM structure
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/0248Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies
    • H01L31/0352Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their shape or by the shapes, relative sizes or disposition of the semiconductor regions
    • H01L31/035272Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their shape or by the shapes, relative sizes or disposition of the semiconductor regions characterised by at least one potential jump barrier or surface barrier
    • H01L31/035281Shape of the body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/0248Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies
    • H01L31/0352Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their shape or by the shapes, relative sizes or disposition of the semiconductor regions
    • H01L31/035272Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their shape or by the shapes, relative sizes or disposition of the semiconductor regions characterised by at least one potential jump barrier or surface barrier
    • H01L31/03529Shape of the potential jump barrier or surface barrier
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02EREDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00Energy generation through renewable energy sources
    • Y02E10/50Photovoltaic [PV] energy

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Light Receiving Elements (AREA)

Description

本発明は、半導体を用いた受光素子に係り、特に暗電流が低く、長期的に信頼性の高いアバランシェフォトダイオードに関する。
光通信等で使用されるアバランシェフォトダイオードは、光電変換を行なう光吸収層に加え、光電変換されたキャリアをアバランシェ(雪崩)増倍させる層を設けることによって受光感度を高めた半導体受光素子であり、暗電流が低くかつ高い信頼性を有することが要求される。
上記アバランシェフォトダイオードの多くは化合物半導体によって形成され、その構造からメサ構造とプレーナ構造に大別することができる。メサ構造は、基板上にメサ(台地)を形成し、同メサ中にpn接合を含んだ構造をとるものであり、メサ周辺の表面でブレークダウンが生じやすい。これを抑制するため、一般に傾斜を設けた構造が採られ、さらにメサ外周領域に高抵抗部となる埋め込み層を設けるなどの構造をとり、暗電流を低く抑える工夫がなされている(例えば特許文献1)。
プレーナ構造は、選択拡散領域を設けることによりpn接合を形成するものであるが、前記pn接合のエッジ部におけるエッジブレークダウンが問題となる。エッジ部で電流が流れると、電圧を増大させても中央に位置する受光部のpn接合の逆方向電圧はほとんど増加しないため、アバランシェフォトダイオードとしての機能を発揮できない。そのため例えば前記エッジ部に不純物注入などにより高抵抗のガードリングを設けるなどの対策がとられている(例えば特許文献2)。
特開2002−324911号公報(第1図) 特開平7−312442号公報(第4−6頁、第2、6図)
しかしながら、従来のアバランシェフォトダイオードでは次のような問題があった。
傾斜型メサ構造において、メサ外周領域に埋め込み層を設けるためには、例えば有機金属気相成長法(MO−CVD)法などで、部分的に、かつ結晶面によらず均一に結晶再成長させるというプロセスが必要であるため、製造コストが上昇する、歩留まりが悪いという問題があった。また暗電流を低くする対策がとられているものの抑制効果が不十分であるという問題があった。
プレーナ構造において(特許文献2では擬似プレーナ構造と記載)、例えば受光領域周辺部の電界緩和層のp導電型を補償してガードリングを形成する方法では、トレンチを形成してTiなどのイオン注入を行なわなければならず、エッチングストッパー層を設ける必要があった。さらにその外周に不純物拡散層を設けるので、プロセスが複雑となり製造コストが上昇するとともに、歩留まりにも問題があった。また光吸収層中のガードリングの電界強度が高くなるのでトンネル暗電流が大きくなるなどの問題もあった。
本発明はこれらの問題を解決するためになされたものであり、簡易な工程で作製でき、かつ暗電流が抑制され、長期信頼性が確保されたアバランシェフォトダイオードを提供することを目的とするものである。
本発明に係るアバランシェフォトダイオードは、第1電極と、これに電気的に接続された第1導電型からなる第1の半導体層を具備する基板とを備え、前記基板には、工程順に少なくともアバランシェ増倍層と、光吸収層と、前記光吸収層よりバンドギャップの大きい第2の半導体層とが順次積層され、前記第2の半導体層内には、第2導電型導電領域が形成され、かつ前記第2導電型導電領域および前記第2導電型導電領域の周囲の第2の半導体層の一部を残し、その外周の基板上に積層された層のうち、少なくとも光吸収層が除去されるように上面から形成されたとまり孔が設けられ、前記第2導電型導電領域は、第2電極に電気的に接続されように配置したものである。
本発明によれば、簡易な工程で、低暗電流、かつ長期信頼性の高いアバランシェフォトダイオードを提供できる。
参考例1.
図1は参考例1によるアバランシェフォトダイオードの概略構造を示す断面図である。ここでは第1導電型としてn型を、第2導電型としてp型を、第1電極としてn電極を、第2電極としてp電極を用いている。各半導体層の作製は、例えばn型InPなどのウエハ状の基板1上に、MO-CVDや分子線エピタキシャル成長法(MBE)などを用いて実現できる。本参考例1では次の工程順で作製した。基板1上に、例えばキャリア濃度0.2〜2×1019cm−3のn型InPなどの第1の半導体層2(以下バッファ層という)を厚み0.1〜1μmに、i型AlInAsのアバランシェ増倍層4を厚み0.15〜0.4μmに、キャリア濃度0.5〜1×1018cm−3のp型InPの電界緩和層5を厚み0.03〜0.06μmに、キャリア濃度1〜5×1015cm−3のp型GaInAsの光吸収層6を厚み1〜1.5μmに、i型InPなどの前記光吸収層6よりバンドギャップの大きい第2の半導体層8を厚み1.0〜2μmに、i型GaInAsコンタクト層9を厚み0.1〜0.5μmに順次成長させた。ここでは被検出光を基板1と反対側から入射する構成(以下表面入射という)をとるため、前記第2の半導体層8のバンドギャップは被検出光のエネルギーより大きくしている。また第2の半導体層8は、被検出光を透過させるので以下第2の半導体層8を窓層という。
次に、直径25〜55μmの円形をくり貫いたSiOx膜をマスクとして、前記マスクに覆われていない円形部にp型導電領域10を例えばZn選択熱拡散方法で形成する。続いて前記p型導電領域10上のi型GaInAsコンタクト層9が、幅5〜10μmのリング状に残るように中央部と外部をエッチング除去する。さらに蒸着によりSiNx表面保護膜兼反射防止膜120を形成し、前記コンタクト層9の上部にある前記SiNx表面保護膜兼反射防止膜120を取り除き、前記コンタクト層9の上にp電極14をAuZnによって形成する。さらに基板1において、バッファ層2が積層されている面と逆の面を研摩し、n電極13をAuGeによって形成し、前記n電極13に前記バッファ層2が電気的に接続されるようにする。さらにウエハ状の基板1を劈開分離して、劈開面27を有する300μm角程度の素子とする。
上記の工程で作製されたアバランシェフォトダイオードの動作を以下に説明する。n電極13側がプラス、p電極14側がマイナスとなるように外部から逆バイアス電圧を加えた状態で、p電極14側から光28を入射させる。例えば光通信波長帯である1.3μm帯あるいは1.5μm帯の近赤外領域の光を前記コンタクト層9のリング内部に入射させると、光は窓層8を透過し光吸収層6において吸収されて電子−ホール対を発生し、前記電子はn電極13側、前記ホールはp電極14側に移動する。逆バイアス電圧が充分に高い時、前記アバランシェ増倍層4において電子はイオン化して新たな電子−ホール対を生成し、新たに生成された電子、ホールと共にさらなるイオン化を引き起こす事によって、電子、ホールが雪崩的に増倍するアバランシェ増倍が引き起こされる。
次に、図1に示す本参考例のアバランシェフォトダイオードにおける電界強度について説明する。図2は図1のA−A’断面における深さ方向の電界強度分布を表した特性図であり、図3は図1のB−B’断面及びC−C’断面における面方向の電界強度分布を表した特性図である。図2及び図3の横軸の符号は上記形成した各半導体層を示し、図中A−A’断面をA−A’、B−B’断面をB−B’、C−C’断面をC−C’と表す。図2に示すように、最も高電界となる部分はアバランシェ増倍層4となる。さらに図3のB−B’断面における電界強度分布で示されるように、その中でも前記p型導電領域10直下の受光領域中央部が最も高い領域となり、周辺部にいく程電界強度は小さくなる。また図3のC−C’断面における電界強度分布で示されるように、前記p型導電領域10の周辺部の電界強度は拡散領域の有限の曲率により中央部よりも高くなるが、図2のB−B’断面における電界強度分布と比較するとアバランシェ増倍層4にかかる電界強度よりは低いため、エッジブレークダウンとして知られる周辺部での電流を抑えることができ、アバランシェフォトダイオードとして機能させることができる。
さらに、拡散領域周辺の電界強度が局所的に高い領域、すなわち図3のC−C’断面において前記p型導電領域10の周辺部で電界強度が高くなっている部分を、光吸収層6よりもバンドギャップの大きな窓層8内に形成しているので、前記電界強度が高くなっている部分からトンネル暗電流が流れることを抑制することができる。したがって、本参考例によるアバランシェフォトダイオードは、エッジブレークダウンを抑制するガードリングと呼ばれる構造を設ける必要がなく、簡易に低暗電流で高信頼性を有するアバランシェフォトダイオードを実現することができる。
なお本参考例では、Znを用いた選択熱拡散によってp型導電領域10を形成する例について説明したが、用いる原子はp導電型を付与するものであればよい。他の形成方法としては、例えば円形をくり貫いたSiOx膜をマスクとして、p型導電領域をZn選択熱拡散方法で形成した後に、拡散の供給源であるZn膜および前記SiOx膜を除去し、さらに再度熱拡散処理を行いp型導電領域内部のZnを拡散させてもよい(以下Zn追加拡散という)。また、例えば円形をくり貫いたフォトレジスト膜をマスクとして、Beをイオン注入した後にフォトレジスト膜を除去し、700℃程度で12時間程度熱アニーリング処理をすることによっても形成できる(以下Be注入という)。
図4は、p型導電領域10の形成方法として、前記Zn選択熱拡散(図中D)、Zn追加拡散(図中E)、およびBe注入(図中F)を用いた場合の深さ方向(導電領域10−窓層8接合部)におけるキャリア濃度の違いを示した特性図である(横軸の符号はそれぞれの層に相当する)。これより、Zn追加拡散を用いた場合、著しくキャリア濃度が変化するZn選択熱拡散に比べキャリア濃度変化を緩やかにすることができるため、導電領域10−P窓層8接合部での電界強度をより低く抑えることができ、トンネル暗電流を抑制できる。またBe注入では、さらにキャリア濃度変化を緩やかにすることができる。
なお本参考例では、電界緩和層5をp型InPとした例を示したが、AlInAsとしてもよい。状況により電界緩和層5を省略することもできる。またp型導電領域10とp電極14とを電気的に接続させるためコンタクト層9を設けた例を示したが、p型導電領域10とp電極14とを直接接触させてもよい。窓層8としてi型InPを用いる例を示したが、導電型は半絶縁性、絶縁性、n型、あるいは導電性の低いp型のいずれであってもよい。窓層8と光吸収層6との間に、GaInAsP、AlInAs、AlGaInAs、GaInAsPなどを含むストッパ層3を設ければ、p型導電領域10から光吸収層6へp型導電領域が拡散することを抑制でき、さらに好ましい。
参考例2.
本参考例によるアバランシェフォトダイオードでは、上記参考例1で示したアバランシェフォトダイオードにおいて、光吸収層6と窓層8との間に、さらに遷移層7を設けた。形成方法としては、上記参考例1で光吸収層6を成長させた工程に続き、例えばi型GaInAsPを厚み0.01〜0.05μmに成長させ、遷移層7とした。
図5は、本参考例によるアバランシェフォトダイオードの伝導帯及び価電子帯の層接合部でのエネルギー分布を示している。横軸の符号は積層された各半導体層を、縦軸はエネルギーを示し、図中Gは伝導帯、図中Hは価電子帯、図中Iはホールそれぞれのエネルギーを示している。図5より、遷移層7の価電子帯エネルギーは、光吸収層6よりも低く、窓層8よりも高い値、すなわち光吸収層6と窓層8との間の値をとることがわかる。これは、光吸収層6と窓層8との間に、遷移層7を挟むことにより、価電子帯の不連続量が小さくなり、光吸収層6よりホールが流れやすくなることを示している。したがってヘテロ界面でのホールのパイルアップを防ぐことができ、より高速な光応答を実現できる。
なお、前記遷移層7は単層としたが、段階的にバンドギャップを変化させた複数層としてもよい。複数層にすることにより価電子帯の不連続量はさらに小さくなり、その結果ホールが流れやすくなるため、より高速な光応答を実現できる。また、図5において破線で示すように、連続的にバンドギャップを変化させた層としてもよい。
参考例において、遷移層7としてi型GaInAsPを用いた例を示したが、AlInAs、AlGaInAs、GaInAsPを用いてもよい。特に窓層8にInPを用いた場合に、第2導電型領域の拡散ストッパとして機能する。
参考例3.
本参考例によるアバランシェフォトダイオードでは、上記参考例1、2で示したアバランシェフォトダイオードにおいて、p型導電領域10の周辺にさらにp型周辺導電領域110を設けた。図6、図7は、本参考例によるアバランシェフォトダイオードの概略構造を示す断面図である。ここで6は光吸収層、3はストッパ層であり、ホール遷移および拡散ストッパを兼ねている。8は窓層、9はコンタクト層である。
図6に示すアバランシェフォトダイオードは、コンタクト層9の外周を超えた広い範囲に遷移層7に達しない程度に浅く選択熱拡散を行なってp型導電領域110を形成し、その後に、上記p型周辺導電領域110の領域より狭い範囲に遷移層7に達する程度に深く選択熱拡散を行なってp型導電領域10を形成したものである。上記p型導電領域10の領域は、重ねて選択熱拡散されている。このように、p型導電領域10の抵抗を十分上げることができ、さらにp型周辺導電領域110で周辺を取り囲むようにしているので、表面電界強度を下げることができる。したがってブレークダウンをさらに抑制でき、信頼性を増すことができる。
また、図7に示すアバランシェフォトダイオードは、コンタクト層9の下に形成したp型導電領域10の周辺を取り巻くように、環状にp型周辺導電領域110を形成したものである。このようにp型導電領域10およびp型周辺導電領域110を形成しても、表面電界強度の低下が図れ、ブレークダウンを抑制できる。
参考例4.
図8は、本参考例によるアバランシェフォトダイオードを示す概略構造を示す断面図であり、現象を説明するため、イメージ的に空乏化領域11を示している。本参考例では、上記参考例1で示したアバランシェフォトダイオードにおいて、p型導電領域10を含み、上記p型導電領域10の周辺領域を径100μm程度の円形状に残し、その外周の窓層8、光吸収層6を電界緩和層5に達するまで除去し、側面25を形成した(以下側面除去という)。
図9は、上記側面除去したアバランシェフォトダイオードについて、電流および増倍率Mと逆バイアス電圧の関係を示した特性図である。図中破線は、上記側面除去せず単に劈開して素子分離した上記参考例1のアバランシェフォトダイオードの暗電流特性である。逆バイアス電圧に依存しない暗電流(図中Idark)は、光吸収層6からの発生暗電流であり、単に劈開したのみの構成では前記発生暗電流が劈開面を経由して流れるため、暗電流は10−7Aレベル(図中Idark破線)となる。これに比較し、本参考例のアバランシェフォトダイオードでは光吸収層6からの発生暗電流経路を遮断できるため、暗電流を10−8Aレベル(図中Idark実線)まで低減できることがわかる。
上述のとおり暗電流は、主に光吸収層6から発生し、空乏化領域11を経路として流れるため、少なくとも空乏化領域11を囲む光吸収層6を除去すればよい。空乏化領域11の拡がりを考慮すれば、例えば第2導電型導電領域より10μm以上の幅の光吸収層6を残して、側面除去するとよい。
前記側面除去により残す光吸収層6の幅を小さくすると、前記側面除去した面の電界強度が高くなり、長期信頼性も低下するため、側面除去により残す光吸収層6の幅は、10μm以上200μm以下程度とするのが好ましい。また、前記側面除去により残す光吸収層6の形状は特に限定するものではなく、円形状、楕円形状に残してもよく、四角形状、多角形状にしてもよい。前記四角形状、多角形状とする場合には、角部に丸みを設けると前記角部での電界集中を防ぐことができ好ましい。
側面除去の方法としては、例えばHBr/過酸化水素水混合溶液を用いてエッチングする方法がある。またクエン酸、酒石酸などの有機酸と過酸化水素水の混合溶液を用いた有機酸エッチングを用いてもよい。反応性イオンエッチング(RIE)などによるドライエッチングとしてもよい。またInP系材料を選択的にエッチングする場合は、塩酸/リン酸混合溶液などの塩酸系溶液を用いることができる。AlGaInAs系材料やGaInAsP系材料を選択的にエッチングする場合は、有機酸(クエン酸、酒石酸など)/過酸化水素水混合溶液などの有機酸系溶液、硫酸系溶液を用いることができる。これらに選択エッチング性の小さいHBr/過酸化水素水やBr/メタノールなどのBr系溶液などを適宜組み合わせれば所望の側面除去が達成できる。
また、本参考例では電界緩和層5に達するまで側面除去する例を示したが、アバランシェ増倍層4より深い層まで側面除去してもよい。
参考例では窓層8と光吸収層6とを接合させた例を示したが、上記参考例2あるいは参考例3で示したように、窓層8と光吸収層6との間に遷移層7あるいはストッパ層3を設けてもよい。
参考例では導電領域10を形成した例を示したが、上記参考例3で示したようにさらに周辺導電領域110を形成してもよい。
参考例5.
図10は、参考例5によるアバランシェフォトダイオードの概略構成を示す断面図である。本参考例では、上記参考例4で示したアバランシェフォトダイオードにおいて、光吸収層6の幅が窓層8および電界緩和層5より小さくなるように側面25を形成した。例えば有機酸と過酸化水素水の混合溶液を用いれば、選択的に光吸収層6を深くエッチングできる。このようにして光吸収層6と電界緩和層5に段差を設けることにより、暗電流は流れにくくなり、前記暗電流を10−8Aレベル以下に低減できた。
なお、特に電界緩和層5を設ける必要がない場合は、前記電界緩和層5を省略し、その下のアバランシェ倍増層4と光吸収層6とに段差を設ければよい。
参考例6.
図11は、本参考例によるアバランシェフォトダイオードの概略構成を示す断面図である。本参考例では、上記参考例4で示したアバランシェフォトダイオードにおいて、窓層8を塩酸/リン酸溶液で側面除去し、有機酸/過酸化水素水溶液により光吸収層6を側面除去した後、光吸収層8の側面25より10μm程度離れた位置において電界緩和層5、アバランシェ増倍層4、バッファ層2の一部をHBr/過酸化水素水混合溶液を用いて除去して溝26を形成した。このように少なくとも光吸収層6を側面除去した上で、さらに上記溝26を設けることにより、光吸収層6から暗電流が流れにくくなり、前記暗電流を10−8Aレベル以下に低減できた。
なお、上記側面25と上記溝26との隔たりを10μmとしたが、10μm以上としてもよい。
溝26は、電界緩和層5、アバランシェ増倍層4、バッファ層2を除去して形成したが、少なくとも電界緩和層5を除去すればよい。電界緩和層5を設けない場合は、少なくとも最上層を除去すればよい。
参考例7.
図12は本参考例によるアバランシェフォトダイオードの概略構造を示す断面図である。本参考例では、上記参考例4〜6で示したアバランシェフォトダイオードにおいて、少なくとも除去された光吸収層6の側面25を覆うようにSiNxにより保護膜12を形成した。
前記保護膜12を設けることにより、酸化や水分吸収を防止できるため、暗電流発生を抑制でき、長期信頼性を得ることができる。さらに素子取り扱い時の接触による破損の防止ができる効果もある。
なお、保護膜12としてSiNxを用いれば反射防止の効果をもたせることもできるため好ましいが、保護の観点からSiOxなどの誘電体やポリイミドなど有機材料を用いてもよい。
参考例の図12では、保護膜12を、光吸収層6の側面25のみでなく上面および他の層の側面にも設けた例を示したが、少なくとも除去された光吸収層6の側面25を覆えば、その他は必要な部位のみ部分的に設けてもよい。
参考例8.
図13は本参考例によるアバランシェフォトダイオードの概略構造を示す断面図である。上記参考例1と同様にして、n型InP基板1上に、キャリア濃度2×1018〜2×1019cm−3のn型AlInAs/GaInAs分布ブラッグ反射層23を所定の厚みに、n型AlInAs反射調整層24を所定の厚みに、i型AlInAsアバランシェ増倍層4を0.1〜0.3μmに、キャリア濃度1×1017〜2×1018cm−3のp型InP電界緩和層5を0.03〜0.06μmに、キャリア濃度1〜5×1015cm−3のp型GaInAs光吸収層6を1.0〜1.5μmに、i型GaInAs遷移層7を0.02〜0.2μmに、i型InP窓層8を1.0〜2.0μmに、i型GaInAsコンタクト層9を0.1〜0.4μmに順次成長させた。
ここで上記分布ブラッグ反射層23の所定の厚みとは、検出したい光の波長をλ,屈折率をnとして、λ/(4n)の奇数倍で与えられるブラッグ反射条件を満たすものとする。好ましくは最も小さいλ/(4n)とするのがよい。
また、反射調整層24の所定の厚みとは、該厚みをt、屈折率をn、アバランシェ増倍層4の厚みをta、屈折率をn、電界緩和層5の厚みをt、屈折率をnとすると、
=1/(4×n)(k×λ−4×(t×n+t×n))>0
(kは奇数)
を満たすものである。好ましくは最小値を使用するのがよい。
さらに上記参考例1と同様にして、p型導電領域10、コンタクト層9を形成し、上記参考例4と同様にして側面除去し、上記参考例7と同様にしてSiNxにより、上面および側面に保護膜12を形成した。
参考例によるアバランシェフォトダイオードにおいて、n電極13をプラス、p電極14をマイナスとして外部から逆バイアス電圧を加えた状態で光28を入射させると、光は光吸収層6で吸収され電子−ホール対を生成する。一部の光は上記光吸収層6で吸収されずに透過されるが、上記所定の厚みを有する反射調整層24と分布ブラッグ反射層23によって効果的に反射されて再び光吸収層6に入射され、吸収される。この光はさらに電子−ホール対を生成し、逆バイアス電圧により光吸収層6が空乏化している領域では、電界により発生した電子はプラス側に、ホールはマイナス側にドリフトする。遷移層7に達したホールは上記各層間での価電子帯の不連続量が抑えられているので、滞ることなくp型導電領域10に達する。したがってさらに高速な応答が可能となる。
特に逆バイアス電圧が充分に高い時、アバランシェ増倍層4に達した電子はイオン化して電子−ホール対を生成し、生成された電子、ホールもそれぞれ反対方向にドリフトする。これらの電子、ホールがさらにイオン化することにより電子、ホールが雪崩的に増倍することができる。
参考例によるアバランシェフォトダイオードにおける電界強度分布についても上記参考例1で示した図2と同様に、アバランシェ増倍層4中でイオン化によるアバランシェ増倍を引き起こすよう最も高くなり、電界緩和層5中において変化し、光吸収層6でトンネルブレークダウンが生じないようにできる。さらに図3と同様に各層と平行方向(面方向)の電界強度分布は、アバランシェ増倍層4中でp型導電領域10直下が最も高く、エッジブレークダウンを生じないようになっている。またバンドギャップの大きい遷移層7を設けたので、さらにブレークダウンは生じにくい。また光吸収層6を側面除去したので、暗電流経路が遮断され、遷移層7での電界強度の立ち上がりを、上記参考例2の例よりさらに抑えることができた。
図14は、本参考例による受光感度分布を示した特性図であり、ピークを1とした規格化光電流で表している。図14よりp型導電領域10中央部において最も感度が高く、エッジブレークダウンがなく良好なアバランシェ増倍が得られることがわかる。
参考例では、分布ブラッグ反射層23および反射調整層24を設けたので、光吸収層6において吸収されずに透過した光を再度光吸収層6へ向けて反射させることができるので、光吸収層6での光吸収量をより高めることができる。したがってアバランシェフォトダイオードの光感度を高めることが可能となる。
なお、本参考例では分布ブラッグ反射層23をAlInAs/GaInAsとする例を示したが、屈折率の高い層と低い層を交互に積層すればよい。屈折率の高い層としては、GaInAsやAs組成比の高いGaInAsPや、Ga組成比の高いAlGaInAsなどを用いることができる。屈折率の低い層としては、Al組成比の高いAlGaInAs特にAlInAs、P組成比の高いGaInAsP、InPを用いることができる。
また、本参考例では、反射調整層24として屈折率の低いAlInAsを用いた例を示したが、InP、AlGaInAs、GaInAsPなどを用いてもよい。
分布ブラッグ反射層23、反射調整層24におけるn型キャリア濃度については、抵抗が動作速度に対し問題とならない範囲で変化させればよく大きいほどよい。
また、本参考例では、基板1とアバランシェ増倍層4との間にブラッグ反射層23および反射調整層24を設けた例を示したが、光吸収層6の光出射面側にブラッグ反射層23および反射調整層24が所定の厚みで設けられていればよい。光吸収層6とブラッグ反射層23との間に他の層が挟まれていてもよい。この場合、ブラッグ反射層23の所定の厚みは、検出する光の波長をλ、前記ブラッグ反射層の屈折率をnとしたときに、λ/(4n)で表される数値の奇数倍とし、反射調整層24の所定の厚みtは、反射調整層24の屈折率をn、光吸収層6とブラッグ反射層23との間に挟まれる層の厚みをt、t、・・・t、屈折率をn、n、n、・・・n、kを奇数としたときに、t=1/(4×n)(k×λ−4×Σ(tn×nn))>0
を満たす数値であればよい。
また、本参考例では、電界緩和層5まで側面除去する例について説明したが、電界緩和層5を必要に応じ省略してもよく、反射調整層24に至るまで側面除去してもよい。反射調整層24まで側面除去することにより、空乏化領域11の露出を防止できるので、さらに信頼性が向上する。
実施の形態
図15は、本発明の実施の形態によるアバランシェフォトダイオードの概略構成を示す断面図である。本実施の形態では上記参考例4〜8で示したアバランシェフォトダイオードにおいて、側面除去した後、外周部に絶縁膜15を設け、この絶縁膜15の一部を除去してn電極13を形成した。本実施の形態のアバランシェフォトダイオードは、素子表面にn電極13とp電極14とを配置させることができるため、n電極13、p電極14ともにワイヤ配線接合が可能となる。また、n電極13にAuZnなどを用いてバンプ電極を形成すれば、フリップチップ実装が可能となる。また、n電極13とp電極14を同材料にして同時に形成することもできる。
なお、本実施の形態における絶縁膜15は保護膜12を流用してもよい。
また本実施の形態において、反射調整層24上にn電極13を形成する例を示したが、反射調整層24およびブラッグ反射層23を構成する層のうち、バンドギャップの小さい層上に配置すればコンタクト抵抗を低減することができる。材質としてはGaInAsとコンタクトさせることが好ましい。
また、本実施の形態では反射調整層24に至るまで側面除去した例を示したが、光吸収層6まででもよく、電界緩和層5あるいはアバランシェ増倍層4まででもよい。また遷移層7、電界緩和層5を省略してもよい。反射調整層24、分布ブラッグ反射層23を省略してもよい。上記参考例3で示したp型周辺導電領域110を設けてもよい。
また、側面除去は劈開面27まですべて行う必要はなく、例えば図16に示すように外周の第1導電型半導体基板上に積層された層のうち、少なくとも光吸収層が除去されるように上面から除去してとまり孔30を部分的に形成してもよい。図17は、とまり孔30を設けた場合の電流および増倍率Mと逆バイアス電圧の関係を示した特性図である。図中破線は、上記側面除去せず単に劈開して素子分離した上記参考例1のアバランシェフォトダイオードの暗電流特性である。とまり孔30を設けることにより、空乏化領域の拡がりが変化するので光電流(図中Iphoto)が一旦減少するが、上記参考例4と同様に暗電流を10−8Aレベル(図中Idark実線)まで低減できることがわかる。
なお、前記とまり孔30の形状は特に限定するものではなく、リング状、トラック形状に残してもよい。前記リング状とは、円形の中央部を抜いた形状のみではなく、四角形状、多角形状の中央部を抜いた形状も含む。電界集中を防止できるように角部に丸みを設けた形状が好ましい。同様に前記トラック形状とは、長方形の両端を半円で囲み、中央部を抜いた形状を指すが、前記半円部は、四角形状、多角形状の一部である形状を含む。同様に角部に丸みを設けた形状が好ましい。また、前記トラック形状は、楕円形状の中央部を抜いた形状も含む。
また、図18に示すように、前記とまり孔30を設け、さらにその外側に第2のとまり孔30を設けてもよい。複数のとまり孔30を設けるとハンドリング時に発生するチッピング、キズを外側でとめることができ、歩留まり、信頼性が向上できる。
また、n電極13を上面に引き出すようにすれば、さらに実装が容易となる。外周部にp型周辺導電領域110を設けてもよい。
上記実施の形態において、基板1に半絶縁性基板29を用いて、表面入射としてもよい。この場合静電容量を抑えることができるので動作帯域を向上することができる。
参考例9
図19は、本参考例によるアバランシェフォトダイオードの概略構成を示す断面図である。本参考例では上記参考例1〜8で示したアバランシェフォトダイオードにおいて、基板1にFeドープなどによるInPなどの半絶縁性基板29を用いる。また光28を半絶縁性基板29基板側から入射させる。半導体の積層方法としては、例えば半絶縁性基板29上に、キャリア濃度2×1018〜2×1019cm-3のn型AlInAsバッファ層19、i型AlInAsアバランシェ増倍層4を0.1〜0.3μm、キャリア濃度1×1017〜2×1018cm-3のp型InP電界緩和層5を0.03〜0.06μm、キャリア濃度1×1015〜5×1015cm-3のp型GaInAs光吸収層6を1.0〜1.5μm、i型AlGaInAs遷移層7を0.02〜0.2μm、i型InPの第2の半導体層8(裏面より光入射させる場合はキャップ層として機能する)を1.0〜2.0μm、i型GaInAsコンタクト層9を0.1〜0.4μm順次成長させた後、p型導電領域10、GaInAsコンタクト層9、およびp電極14を形成した。さらにn型AlInAsバッファ層19に至るまで側面除去し、上面および側面25を覆うように保護膜12を設け、n型AlInAsバッファ層19にコンタクトさせるようにn型電極13を形成した。
参考例のアバランシェフォトダイオードは、上述のように構成したので、裏面より光28を入射させ、光吸収層6を透過した光をp電極14によって反射させることができる。またn電極13とp電極14をInP半絶縁性基板29の表面に設けているので、フリップチップ実装が可能である。またFeドープInP半絶縁性基板を用いることにより電気容量を低減できるので、高速化が可能となる。基板での吸収を抑制する効果もある。また側面25を設けているので、側面入射導波路型としても利用でき、素子容量を低減できる。
参考例では、半絶縁性基板29の裏面に光28を入射させるようにしたが、半絶縁性基板29に反射防止膜を設けてもよい。n型AlInAsバッファ層19に替えてn型バッファ/クラッド層としてもよい。p型導電領域10の周辺にp型周辺導電領域110を設けてもよい。
なお、上記実施の形態において、第1導電型としてn型を、第2導電型としてp型を、第1電極としてn電極を、第2電極としてp電極を用いた例を示したが、第1導電型としてp型を、第2導電型としてn型を、第1電極としてp電極を、第2電極としてn電極を用いてもよい。
導電領域10の形成は、固相拡散の例を示したが、気相拡散を用いてもよい。
n電極13、p電極14の材料としては、AuZn/Au、AuGe/Ni/Au,Ti/Auを用いてもよい。
アバランシェ増倍層4としては、GaInAsP、AlInAs/AlGaInAs超格子、AlInAs/GaInAsP超格子としてもよい。
なお上記実施の形態において、アバランシェ増倍層4は、電子をより増倍するAl系材料を用いた例を示したが、増倍層側がp型の場合、ホールが増倍層に動くため、ホールをより増倍できるInP系材料をアバランシェ増倍層4として用いることができる。
電界緩和層5は、特に必要としない場合は省略できるが、バンドギャップが大きい材料が好ましい。InPはホール、AlInAsは電子のイオン化率が高いため、電子のイオン化率がより高い材料、例えばAlInAsなどのAl系材料をアバランシェ増倍層4に用いる際には、同じく電子のイオン化率が高いAlInAs電界緩和層5を用いれば、動作速度、雑音についてより優れた特性を得ることができる。
光吸収層6については、i型としてもよく、3×1016cm-3以下のn導電型としてもよい。また前記i型、n導電型は光吸収層6の上部のみでもよい。
遷移層7については、AlInAs、GaInAsPとしてもよい。
窓層8については、AlInAs、AlGaInAsとしてもよい。またFeをドープした半絶縁性型としてもよい。
コンタクト層9については、非導電型であってもよい。窓層8の導電領域10とp電極14とが低抵抗でコンタクトできれば省略してもよい。
なお、上記参考例1〜9それぞれの組合せの形態においても上記効果を奏する。
本発明の参考例1によるアバランシェフォトダイオードの概略構造を示す断面図である。 本発明の参考例1による図1のA−A’断面における深さ方向の電界強度分布を表した特性図である。 本発明の参考例1による図1のB−B’断面及びC−C’断面における面方向の電界強度分布を表した特性図である。 本発明の参考例1による深さ方向におけるキャリア濃度の違いを示した特性図である。 本発明の参考例2によるアバランシェフォトダイオードの伝導帯及び価電子帯の層接合部でのエネルギー分布を示した特性図である。 本発明の参考例3によるアバランシェフォトダイオードの概略構造を示す断面図である。 本発明の参考例3によるアバランシェフォトダイオードの概略構造を示す断面図である。 本発明の参考例4によるアバランシェフォトダイオードを示す概略構造を示す断面図である。 本発明の参考例4によるアバランシェフォトダイオードについて電流および増倍率Mと逆バイアス電圧の関係を示した特性図である。 本発明の参考例5によるアバランシェフォトダイオードの概略構成を示す断面図である。 本発明の参考例6によるアバランシェフォトダイオードの概略構成を示す断面図である。 本発明の参考例7によるアバランシェフォトダイオードの概略構造を示す断面図である。 本発明の参考例8によるアバランシェフォトダイオードの概略構造を示す断面図である。 本発明の参考例8によるアバランシェフォトダイオードの受光感度分布を示した特性図である。 本発明の実施の形態によるアバランシェフォトダイオードの概略構成を示す断面図である。 本発明の実施の形態によるアバランシェフォトダイオードの概略構成を示す断面図である。 本発明の実施の形態によるアバランシェフォトダイオードについて電流および増倍率Mと逆バイアス電圧の関係を示した特性図である。 本発明の実施の形態によるアバランシェフォトダイオードの概略構成を示す断面図である。 本発明の参考例9によるアバランシェフォトダイオードの概略構成を示す断面図である。
1 基板、2、19 第1の半導体層、3 ストッパ層、4 アバランシェ増倍層、5 電界緩和層、6 光吸収層、7 遷移層、8 第2の半導体層、9 コンタクト層、10 第2導電型導電領域、11 空乏化領域、12 保護膜、13 第1電極、14 第2電極、15 絶縁膜、23 ブラッグ反射層、24 反射調整層、25 側面、26 溝、27 劈開面、28 光、 29 半絶縁性基板、30 とまり孔、110 第2導電型周辺導電領域、120 表面保護膜兼反射防止膜

Claims (7)

  1. 第1電極と、これに電気的に接続された第1導電型からなる第1の半導体層を具備する基板とを備え、前記基板には、工程順に少なくともアバランシェ増倍層と、光吸収層と、前記光吸収層よりバンドギャップの大きい第2の半導体層とが順次積層され、前記第2の半導体層内には、第2導電型導電領域が形成され、かつ
    前記第2導電型導電領域および前記第2導電型導電領域の周囲の第2の半導体層の一部を残し、その外周の基板上に積層された層のうち、少なくとも光吸収層が除去されるように上面から形成されたとまり孔が設けられ、前記第2導電型導電領域は、第2電極に電気的に接続されていることを特徴とするアバランシェフォトダイオード。
  2. とまり孔は、リング状あるいはトラック形状であることを特徴とする請求項に記載のアバランシェフォトダイオード。
  3. とまり孔には保護膜が設けられていることを特徴とする請求項1に記載のアバランシェフォトダイオード。
  4. とまり孔の外側には、第2のとまり孔が設けられていることを特徴とする請求項1に記載のアバランシェフォトダイオード。
  5. 外周の基板上に積層された層には、第1導電型の層を含み、前記第1導電型の層上には絶縁膜が設けられ、上記絶縁膜上には第1電極が形成されていることを特徴とする請求項1に記載のアバランシェフォトダイオード。
  6. 外周の基板上に積層された層のうち、光吸収層が他の層より狭く形成されて層間に段差が設けられていることを特徴とする請求項1に記載のアバランシェフォトダイオード。
  7. 光吸収層の光出射面側にブラッグ反射層および反射調整層が所定の厚みで設けられ、
    前記ブラッグ反射層の所定の厚みは、検出する光の波長をλ、前記ブラッグ反射層の屈折率をnとしたときに、λ/(4n)で表される数値の奇数倍であって、
    前記反射調整層の所定の厚みtは、前記反射調整層の屈折率をn、前記光吸収層と前記ブラッグ反射層との間に挟まれる層の厚みをt、t、・・・t、屈折率をn、n、n、・・・n、kを奇数としたときに、
    =1/(4×n)(k×λ−4×Σ(tn×nn))>0
    を満たす数値であることを特徴とする請求項1に記載のアバランシェフォトダイオード。
JP2006542153A 2004-10-25 2004-10-25 アバランシェフォトダイオード Active JP4609430B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2004/015794 WO2006046276A1 (ja) 2004-10-25 2004-10-25 アバランシェフォトダイオード

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2007264391A Division JP4985298B2 (ja) 2007-10-10 2007-10-10 アバランシェフォトダイオード

Publications (2)

Publication Number Publication Date
JPWO2006046276A1 JPWO2006046276A1 (ja) 2008-05-22
JP4609430B2 true JP4609430B2 (ja) 2011-01-12

Family

ID=36227528

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006542153A Active JP4609430B2 (ja) 2004-10-25 2004-10-25 アバランシェフォトダイオード

Country Status (6)

Country Link
US (1) US9640703B2 (ja)
EP (1) EP1811578B1 (ja)
JP (1) JP4609430B2 (ja)
CN (1) CN100557826C (ja)
TW (1) TWI262611B (ja)
WO (1) WO2006046276A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008028421A (ja) * 2007-10-10 2008-02-07 Mitsubishi Electric Corp アバランシェフォトダイオード

Families Citing this family (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4306508B2 (ja) * 2004-03-29 2009-08-05 三菱電機株式会社 アバランシェフォトダイオード
US9640703B2 (en) * 2004-10-25 2017-05-02 Mitsubishi Electric Corporation Avalanche photodiode
US20080191240A1 (en) 2005-05-18 2008-08-14 Mitsubishi Electric Corporation Avalanche Photo Diode
JP4956944B2 (ja) 2005-09-12 2012-06-20 三菱電機株式会社 アバランシェフォトダイオード
US20080121866A1 (en) * 2006-11-27 2008-05-29 Ping Yuan Avalanche photodiode detector
JP4520480B2 (ja) * 2007-03-29 2010-08-04 住友電工デバイス・イノベーション株式会社 受光素子の製造方法
US7795064B2 (en) * 2007-11-14 2010-09-14 Jds Uniphase Corporation Front-illuminated avalanche photodiode
JP5303962B2 (ja) * 2008-02-28 2013-10-02 三菱電機株式会社 半導体受光素子
JP5262293B2 (ja) * 2008-05-26 2013-08-14 三菱電機株式会社 光半導体装置
JP2009290161A (ja) * 2008-06-02 2009-12-10 Mitsubishi Electric Corp 光半導体装置
JP2010135360A (ja) * 2008-12-02 2010-06-17 Mitsubishi Electric Corp アバランシェフォトダイオード
JP5335562B2 (ja) * 2009-06-02 2013-11-06 ルネサスエレクトロニクス株式会社 メサ型フォトダイオード及びその製造方法
JP2011035018A (ja) * 2009-07-30 2011-02-17 Renesas Electronics Corp 半導体受光素子
JP2011035114A (ja) * 2009-07-31 2011-02-17 Renesas Electronics Corp メサ型フォトダイオード及びその製造方法
JP5444994B2 (ja) * 2009-09-25 2014-03-19 三菱電機株式会社 半導体受光素子
US8330171B2 (en) * 2010-07-23 2012-12-11 Intel Corporation High speed, wide optical bandwidth, and high efficiency resonant cavity enhanced photo-detector
US9299864B2 (en) * 2014-02-21 2016-03-29 Sifotonics Technologies Co., Ltd. Ge/Si avalanche photodiode with integrated heater and fabrication thereof
US10923614B2 (en) 2014-07-25 2021-02-16 Panasonic Intellectual Property Management Co., Ltd. Photodiode, photodiode array, and solid-state imaging device
JP2016062996A (ja) 2014-09-16 2016-04-25 株式会社東芝 光検出器
US9748307B2 (en) 2014-11-13 2017-08-29 Artilux Inc. Light absorption apparatus
US9799689B2 (en) 2014-11-13 2017-10-24 Artilux Inc. Light absorption apparatus
US10475831B2 (en) * 2015-09-17 2019-11-12 Sony Semiconductor Solutions Corporation Solid-state image sensing device, electronic device, and method for manufacturing solid-state image sensing device
US20190157479A1 (en) * 2017-09-15 2019-05-23 Kabushiki Kaisha Toshiba Photodetection element, photodetector, photodetection system and laser imaging detection and ranging apparatus
JP6710343B2 (ja) * 2017-09-15 2020-06-17 三菱電機株式会社 半導体受光素子およびその製造方法
US20190088812A1 (en) * 2017-09-15 2019-03-21 Kabushiki Kaisha Toshiba Photodetection element, photodetector and laser imaging detection and ranging apparatus
WO2019150536A1 (ja) * 2018-02-01 2019-08-08 株式会社京都セミコンダクター 半導体受光素子
US11862747B2 (en) * 2019-04-05 2024-01-02 Mitsubishi Electric Corporation Semiconductor light-receiving element and method of manufacturing semiconductor light-receiving element
JP7331732B2 (ja) * 2020-02-25 2023-08-23 三菱電機株式会社 アバランシェフォトダイオードの評価方法
CN112289883B (zh) * 2020-10-30 2023-03-28 华中科技大学 一种三维半导体雪崩光电探测芯片及其制备方法

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03109779A (ja) * 1989-09-25 1991-05-09 Shimadzu Corp フォトダイオード
JPH03291979A (ja) * 1990-04-09 1991-12-24 Nec Corp アバランシェフォトダイオード
JPH04296066A (ja) * 1991-03-26 1992-10-20 Hitachi Ltd 半導体受光装置
JPH05129638A (ja) * 1991-03-18 1993-05-25 Hitachi Ltd 光半導体装置
JPH07202252A (ja) * 1993-12-28 1995-08-04 Nec Corp 超格子アバランシェフォトダイオード
JPH1065201A (ja) * 1996-06-13 1998-03-06 Furukawa Electric Co Ltd:The 半導体導波路型受光素子とその製造方法
JPH10313131A (ja) * 1997-05-14 1998-11-24 Nec Corp アバランシェフォトダイオード
JPH11121785A (ja) * 1997-10-16 1999-04-30 Toshiba Electronic Engineering Corp 化合物半導体素子およびその製造方法
JP2004031707A (ja) * 2002-06-26 2004-01-29 Ntt Electornics Corp アバランシ・フォトダイオード
JP2004200302A (ja) * 2002-12-17 2004-07-15 Mitsubishi Electric Corp アバランシェフォトダイオード

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4470060A (en) * 1981-01-09 1984-09-04 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display with vertical non-single crystal semiconductor field effect transistors
US4410903A (en) * 1981-02-02 1983-10-18 The United States Of America As Represented By The Secretary Of The Navy Heterojunction-diode transistor EBS amplifier
US4660208A (en) * 1984-06-15 1987-04-21 American Telephone And Telegraph Company, At&T Bell Laboratories Semiconductor devices employing Fe-doped MOCVD InP-based layer for current confinement
DE3650287T2 (de) * 1985-09-24 1995-08-10 Toshiba Kawasaki Kk Halbleiter-Photodetektor mit einem zweistufigen Verunreinigungsprofil.
JPH0821727B2 (ja) * 1988-11-18 1996-03-04 日本電気株式会社 アバランシェフォトダイオード
JPH02202071A (ja) * 1989-01-31 1990-08-10 Toshiba Corp 半導体受光素子及びその製造方法
JPH02228077A (ja) * 1989-02-28 1990-09-11 Nec Corp 半導体受光素子
US5138416A (en) * 1991-07-12 1992-08-11 Xerox Corporation Multi-color photosensitive element with heterojunctions
JP2762939B2 (ja) 1994-03-22 1998-06-11 日本電気株式会社 超格子アバランシェフォトダイオード
US6036769A (en) * 1994-06-29 2000-03-14 British Telecommunications Public Limited Company Preparation of semiconductor substrates
JPH0945954A (ja) * 1995-07-31 1997-02-14 Mitsubishi Electric Corp 半導体素子,及び半導体素子の製造方法
US6417528B1 (en) * 2000-01-28 2002-07-09 Agere Systems Guardian Corp. High speed semiconductor photodetector
JP4220688B2 (ja) 2001-02-26 2009-02-04 日本オプネクスト株式会社 アバランシェホトダイオード
JP2003168818A (ja) * 2001-09-18 2003-06-13 Anritsu Corp 順メサ型アバランシェフォトダイオード及びその製造方法
US6720588B2 (en) * 2001-11-28 2004-04-13 Optonics, Inc. Avalanche photodiode for photon counting applications and method thereof
JP2003163362A (ja) * 2001-11-29 2003-06-06 Osaka Gas Co Ltd 火炎センサ
KR20020034100A (ko) * 2002-01-21 2002-05-08 주흥로 애벌란치 포토다이오드
WO2003065418A2 (en) 2002-02-01 2003-08-07 Picometrix, Inc. Planar avalanche photodiode
US20070137698A1 (en) * 2002-02-27 2007-06-21 Wanlass Mark W Monolithic photovoltaic energy conversion device
US6838741B2 (en) * 2002-12-10 2005-01-04 General Electtric Company Avalanche photodiode for use in harsh environments
US9640703B2 (en) * 2004-10-25 2017-05-02 Mitsubishi Electric Corporation Avalanche photodiode

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03109779A (ja) * 1989-09-25 1991-05-09 Shimadzu Corp フォトダイオード
JPH03291979A (ja) * 1990-04-09 1991-12-24 Nec Corp アバランシェフォトダイオード
JPH05129638A (ja) * 1991-03-18 1993-05-25 Hitachi Ltd 光半導体装置
JPH04296066A (ja) * 1991-03-26 1992-10-20 Hitachi Ltd 半導体受光装置
JPH07202252A (ja) * 1993-12-28 1995-08-04 Nec Corp 超格子アバランシェフォトダイオード
JPH1065201A (ja) * 1996-06-13 1998-03-06 Furukawa Electric Co Ltd:The 半導体導波路型受光素子とその製造方法
JPH10313131A (ja) * 1997-05-14 1998-11-24 Nec Corp アバランシェフォトダイオード
JPH11121785A (ja) * 1997-10-16 1999-04-30 Toshiba Electronic Engineering Corp 化合物半導体素子およびその製造方法
JP2004031707A (ja) * 2002-06-26 2004-01-29 Ntt Electornics Corp アバランシ・フォトダイオード
JP2004200302A (ja) * 2002-12-17 2004-07-15 Mitsubishi Electric Corp アバランシェフォトダイオード

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008028421A (ja) * 2007-10-10 2008-02-07 Mitsubishi Electric Corp アバランシェフォトダイオード

Also Published As

Publication number Publication date
US20080121867A1 (en) 2008-05-29
EP1811578B1 (en) 2016-12-21
EP1811578A1 (en) 2007-07-25
TWI262611B (en) 2006-09-21
JPWO2006046276A1 (ja) 2008-05-22
CN101048878A (zh) 2007-10-03
CN100557826C (zh) 2009-11-04
TW200614546A (ja) 2006-05-01
WO2006046276A1 (ja) 2006-05-04
EP1811578A4 (en) 2009-07-15
US9640703B2 (en) 2017-05-02

Similar Documents

Publication Publication Date Title
JP4609430B2 (ja) アバランシェフォトダイオード
JP5045436B2 (ja) アバランシェフォトダイオード
JP4220688B2 (ja) アバランシェホトダイオード
JP4234116B2 (ja) アバランシ・フォトダイオード
JP5109981B2 (ja) 半導体受光素子
JP5983076B2 (ja) フォトダイオードアレイ
US20140319464A1 (en) Light receiving element and method for manufacturing same
KR100617724B1 (ko) 애벌랜치 포토다이오드의 제작 방법
JP2010135360A (ja) アバランシェフォトダイオード
US20100148216A1 (en) Semiconductor light receiving element and method for manufacturing semiconductor light receiving element
JP2006040919A (ja) アバランシェフォトダイオード
JP2009252769A (ja) 半導体受光素子
JP4985298B2 (ja) アバランシェフォトダイオード
JP4861388B2 (ja) アバランシェホトダイオード
CN101232057B (zh) 雪崩光电二极管
JP4166560B2 (ja) アバランシェフォトダイオード及びその製造方法
KR101066604B1 (ko) 아발란치 포토 다이오드의 제조 방법
JP5303793B2 (ja) フォトダイオード
JP2008047580A (ja) 半導体受光素子
KR20140045137A (ko) 평면형 애벌랜치 포토다이오드 제조방법
JP2005327810A (ja) 順メサ型受光素子
JP2004241588A (ja) 受光素子およびその製造方法ならびに当該受光素子を用いた光モジュール
JPH07162022A (ja) 半導体受光素子、その製造方法および半導体の加工方法
JPH05175540A (ja) 半導体受光素子

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20091117

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100114

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100608

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100802

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100914

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100927

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131022

Year of fee payment: 3

R151 Written notification of patent or utility model registration

Ref document number: 4609430

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131022

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250