JPH11121785A

JPH11121785A - 化合物半導体素子およびその製造方法

Info

Publication number: JPH11121785A
Application number: JP9283438A
Authority: JP
Inventors: Reiji Ono; 野玲司小
Original assignee: Toshiba Corp; Toshiba Electronic Engineering Co Ltd
Current assignee: Toshiba Corp; Toshiba Development and Engineering Corp
Priority date: 1997-10-16
Filing date: 1997-10-16
Publication date: 1999-04-30

Abstract

(57)【要約】【課題】拡散深さを極めて精密に制御することができ
る構造を提供することにより、高性能且つ高い歩留まり
で製造することができる化合物半導体素子およびその製
造方法を提供することを目的とする。【解決手段】化合物半導体の多層構造体の表面側から
不純物を拡散させると、ヘテロ界面すなわち異なる材料
からなる層同士の接合面において不純物の拡散速度が極
めて遅くなることが分かった。従って、このようなヘテ
ロ界面を拡散ストッパとして積極的に利用することによ
り、拡散深さを極めて精密且つ再現性良く制御すること
ができるようになる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、化合物半導体素子
およびその製造方法に関する。より具体的には、本発明
は、化合物半導体の積層構造におけるヘテロ接合面まで
不純物を拡散することによりｐｎ接合の深さ位置を極め
て精密に制御することができる化合物半導体素子および
その製造方法に関する。

【０００２】

【従来の技術】インジウム燐（ＩｎＰ）系やガリウム砒
素（ＧａＡｓ）系などの化合物半導体を用いた各種の電
子デバイスあるいは光デバイスは、シリコン（Ｓｉ）を
用いた素子では得られない各種の特長を有する。以下で
は、これらの化合物半導体素子の一例として、アバラン
シェ・フォト・ダイオード（ＡｖａｌａｎｃｈｅＰｈ
ｏｔｏ−Ｄｉｏｄｅ；ＡＰＤ）を例に挙げて説明する。

【０００３】図９は、従来のＡＰＤの断面構造を表す模
式図である。すなわち、ＡＰＤ１００は、ＩｎＰ基板１
０１の上に、ＩｎＰバッファ層１０２、ＩｎＧａＡｓ光
吸収層１０３、ＩｎＧａＡｓＰ障壁緩和層１０４、Ｉｎ
Ｐ電界降下層１０５、ＩｎＰウインドウ層１０６が順次
積層された構成を有する。これらの各層は、ｎ型として
形成することができる。さらに、ウインドウ層１０６に
は、ｐ型ガード・リング１０８とｐ型領域１１０とが形
成され、それぞれｐｎ接合が形成されている。ここで、
ガード・リング１０８は、「主接合」すなわちｐ型領域
１１０により形成されるｐｎ接合部のエッジ・ブレーク
ダウンを防止して、電界強度を高く維持する役割を有す
る。

【０００４】素子の表面は、窒化シリコン膜１０９およ
び１１１により覆われ、ｐ側電極１１２とｎ側電極１１
３とがそれぞれ形成されている。図９に示した例におい
ては、ｐ側電極１１２、１１２の間の部分が、入射光を
受ける受光部ＲＥである。

【０００５】ＡＰＤ１００の動作について説明すると以
下の如くである。すなわち、受光部ＲＥから入射した光
は、ウインドウ層１０６を透過して光吸収層１０３に到
達し、そこで吸収されて励起キャリアを生ずる。ＡＰＤ
１００にはｐｎ接合に対して逆バイアスとなるように駆
動電圧が印加され、「主接合」１１０Ａから伸びた空乏
層により、光吸収層１０３に至るまで空乏化されてい
る。光吸収層１０３において励起されたホールは、この
ように空乏化され電界が印加された各層を加速しながら
ウインドウ層１０６に向かって走行する。ウインドウ層
１０６のうちで主接合１１０Ａの直下のｎ型の部分は、
電界強度が特に高く、アバランシェ増倍を生ずるイオン
化電界強度に達するように設計されている。そこで、こ
の主接合１１０Ａの直下のｎ型のウインドウ層の部分は
「増倍層」と称されることが多い。ウインドウ層１０６
に向かって走行する励起キャリアは、ウインドウ層１０
６の増倍層において、アバランシェ増倍され、増幅され
た電流信号として外部に取り出される。

【０００６】ここで、ＩｎＧａＡｓＰ障壁緩和層１０４
は、光吸収層１０３と電界降下層１０５とのバンドギャ
ップの不連続を緩和することにより、励起ホールのパイ
ルアップすなわち滞留を防止する役割を有する。従っ
て、その材料としては、光吸収層１０３と電界降下層１
０５の中間付近のバンドギャップを有する半導体である
ことが望ましい。また、少しずつ組成をずらした複数の
積層構造としたり、徐々に組成が変化するいわゆる「グ
レーデッド構造」としても良い。

【０００７】また、電界降下層１０５は、主接合１１０
Ａに逆方向バイアスが印加されて生ずる電界強度を降下
させることにより、障壁緩和層１０４や吸収層１０３の
電界強度が高くなり過ぎないように調節する役割を有す
る。従って、そのキャリア濃度や層厚は、他の各層の構
造パラメータに応じて適宜決定することが望ましい。次
に、ＡＰＤ１００の製造方法の要部について簡略に説明
する。まず、ＩｎＰ基板１０１の上に各層１０２〜１０
６を順次結晶成長する。次に、ｐ型不純物を選択的にイ
オン注入し、さらに熱処理を施すことにより、ガード・
リング１０８を形成する。さらに、気相拡散法によりｐ
型不純物を選択的に拡散して、ｐ型領域１１０を形成す
る。しかる後に、ｐ側電極１１２およびｎ側電極１１３
を形成してＡＰＤ１００が得られる。

【０００８】

【発明が解決しようとする課題】しかし、前述のように
して得られるＡＰＤの周波数特性には上限があり、近
年、急速に需要が増している、２．４Ｇｂｐｓ（ギガビ
ット毎秒）以上の伝送速度を達成することのできる周波
数特性の良好なＡＰＤを高い歩留まりで得ることは極め
て困難であった。以下、この理由について詳述する。

【０００９】ＡＰＤの周波数特性を律速する要因として
「アバランシェ・ビルドアップ・タイム」がある。これ
は、増倍層に到達したキャリアがアバランシェ増倍され
て増倍層を抜け出るまでに要する時間に相当する。この
「アバランシェ・ビルドアップ・タイム」は、増倍層が
厚くなるほど、長くなる傾向を有する。

【００１０】図１０は、増倍層の層厚と、ＡＰＤの遮断
周波数との関係を例示するグラフ図である。すなわち、
同図の横軸は増倍層の層厚を表し、縦軸はＡＰＤの遮断
周波数を表す。また、同図においては、増倍率Ｍ＝１
０、Ｍ＝１２、およびＭ＝１５の場合についてそれぞれ
示した。図１０から分かるように、増倍層の層厚が厚く
なるに従って、遮断周波数は低下する。従って、ＡＰＤ
の周波数特性を向上させるには、増倍層の厚みをできる
だけ薄くすることが必要とされる。すなわち、ｐ型領域
１１０は、出来るだけウインドウ層１０６に深く拡散し
て、主接合を深い位置に形成することが必要とされる。
例えば、増倍率Ｍ＝１０〜１５において、４ＧＨｚの遮
断周波数を得るためには、増倍層の層厚は、約０．２μ
ｍ以下とする必要がある。

【００１１】一方、ガード・リング１０８は、主接合の
エッジ・ブレークダウンを防止するために、主接合と同
じ深さあるいはそれよりも深く形成する必要がある。し
かし、、ガード・リングの形成位置が深すぎて、電界降
下層１０５に到達すると、そこで形成されるｐｎ接合が
階段状となり電界が高くなるために暗電流が増加すると
いう問題が生ずる。

【００１２】従って、ＡＰＤの周波数特性と暗電流特性
とを両立させるためには、次の関係式（１）、すなわち（ウインドウ層の厚さ）＞（ガード・リングの深さ）≧
（主接合の深さ）を満足しつつ、出来るだけ主接合を深く形成することが
必要とされる。つまり、ウインドウ層１０６の厚さと、
ガード・リング１０８の形成条件と、主接合１１０Ａの
形成条件とをいずれも精密に制御することが必要とされ
る。

【００１３】しかし、従来のＡＰＤにおいては、以下に
詳述する理由により、これらを精密に制御することが容
易ではなかった。まず、ガード・リング１０８や主接合
１１０Ａの形成条件を決定する基準となるのが、ウイン
ドウ層１０６の層厚である。しかし、ウインドウ層１０
６は、同じＩｎＰからなる電界降下層１０５の上に連続
して積層成長されているために、その界面を精密に検出
することが容易でない。従って、ウインドウ層１０６の
層厚の測定には誤差が生じやすく、正確に測定すること
が困難であるという問題があった。

【００１４】次に、ガード・リング１０８の形成深さに
もばらつきが生じやすいという問題があった。すなわ
ち、ガード・リング１０８は、例えば、ベリリウム（Ｂ
ｅ）などのｐ型不純物をイオン注入法により表面から打
ち込んで、熱処理によりウインドウ層内部に拡散させて
形成している。しかし、このような形成法によると、同
一条件でイオン注入と熱処理を施しても、ガード・リン
グの形成深さが±０．２μｍ程度の幅でばらつく。

【００１５】また、主接合１１０Ａの形成深さにも、同
様にばらつきが生じやすいという問題があった。すなわ
ち、主接合１１０Ａは、例えば、亜鉛（Ｚｎ）などのｐ
型不純物を気相拡散法などの方法によりウインドウ層の
内部に拡散させて形成している。しかし、同一の拡散条
件で拡散を行っても、主接合の形成深さには±０．２５
μｍ程度のばらつきが生ずる。

【００１６】以上説明したように、ウインドウ層１０６
の層厚とガード・リング１０８の形成深さと、主接合１
１０Ａの形成深さのそれぞれが、ばらつき幅を有するた
めに、上述の（１）式を満足させつつ、主接合１１０Ａ
を深く形成して、増倍層を薄くすることは困難であっ
た。すなわち、（１）式を満足するためには、それぞれ
のばらつきを考慮したプロセス・マージンを設定する必
要があり、その結果として得られるＡＰＤの増倍層の厚
みには下限が生じて、周波数特性を改善することが困難
であった。

【００１７】一例を挙げると、ウインドウ層の層厚の測
定値が１．５μｍである場合には、その測定誤差（±
０．２μｍ）を考慮すると、ガード・リングの深さの上
限は、１．３μｍに抑える必要がある。ここで、ガード
・リングの深さのばらつき（±０．２μｍ）を考慮する
と、その目標深さを１．３μｍとして形成しなければな
らない。この形成条件において得られるガード・リング
の深さの下限は、１．１μｍである。従って、主接合
は、それよりも浅く形成することが必要とされる。ここ
で、主接合の深さのばらつき（±０．２５μｍ）を考慮
すると、その目標深さは０．８５μｍ以下として形成し
なければならない。

【００１８】このようにして得られるＡＰＤの増倍層の
厚みは、０．６５μｍを中心としてばらつくこととなる
が、これよりも増倍層の薄いものが得られる歩留まりは
極めて低かった。

【００１９】同様の問題は、例示したＡＰＤに限らず、
拡散によりｐｎ接合を形成する化合物半導体素子におい
て共通する課題であった。

【００２０】本発明は、かかる点に鑑みてなされたもの
である。すなわち、その目的は、拡散深さを極めて精密
に制御することができる構造を提供することにより、高
性能且つ高い歩留まりで製造することができる化合物半
導体素子およびその製造方法を提供することにある。

【００２１】

【課題を解決するための手段】すなわち、本発明による
化合物半導体素子は、第１導電型の第１の化合物半導体
層と、前記第１の化合物半導体層の上に形成され、前記
第１の化合物半導体層とは異なる組成を有する、第１導
電型の第２の化合物半導体層と、を少なくとも備え、前
記第２の化合物半導体層の少なくとも一部分に第２導電
型の不純物が拡散されて、前記第１の化合物半導体層と
の接合面にｐｎ接合が形成されていることを特徴とする
ものして構成され、ｐｎ接合をヘテロ接合面に極めて正
確且つ容易に形成することができる。

【００２２】また、前記第２の化合物半導体層の上に形
成され、前記第２の化合物半導体層とは異なる組成を有
する、第１導電型の第３の化合物半導体層をさらに備
え、前記第３の化合物半導体層の表面側から第２導電型
の不純物が拡散されて、前記第１の化合物半導体層と前
記第２の化合物半導体層とのヘテロ接合面にｐｎ接合を
形成するようにしても良い。

【００２３】また、アバランシェ・フォト・ダイオード
としての化合物半導体素子について、第１の化合物半導
体層と前記第１の化合物半導体層とは組成が異なる第２
の化合物半導体層とのいずれかに不純物が拡散されて、
前記第１の化合物半導体層と前記第２の化合物半導体層
とのヘテロ接合面にｐｎ接合を形成することにより、周
波数特性が顕著に改善された素子を高い歩留まりで得る
ことができるようになる。

【００２４】あるいは、アバランシェ・フォト・ダイオ
ードとしての化合物半導体素子について、第１の化合物
半導体からなる第１の半導体層と、前記第１の半導体層
の上に形成され、前記第１の化合物半導体とは異なる組
成を有する第２の化合物半導体からなる第２の半導体層
と、前記第２の半導体層の上に形成され、前記第２の化
合物半導体とは異なる組成を有する第３の化合物半導体
からなる第３の半導体層との前記第３の半導体層の表面
側から不純物を拡散して、前記第１の半導体層と前記第
２の半導体層とのヘテロ接合面にｐｎ接合を形成しても
良い。

【００２５】さらに、前記第３の半導体層の表面側から
不純物を拡散して、前記第２の半導体層と前記第３の半
導体層とのヘテロ接合面にｐｎ接合を形成しても良い。

【００２６】ここで、化合物半導体素子としては、Ｉｎ
Ｐ系のアバランシェ・フォト・ダイオードを挙げること
ができ、本発明によれば、高速光通信システムに用いて
好適な素子を高い製造歩留まりで得ることができるよう
になる。

【００２７】

【発明の実施の形態】本発明は、化合物半導体のヘテロ
界面において拡散速度が極めて遅くなるという本発明者
が独自に知得した事実に基づき、なされたものである。
すなわち、本発明者の実験結果によれば、化合物半導体
の多層構造体の表面側から不純物を拡散させると、ヘテ
ロ界面すなわち異なる材料からなる層同士の接合面にお
いて不純物の拡散速度が極めて遅くなることが分かっ
た。従って、このようなヘテロ界面を拡散ストッパとし
て積極的に利用することにより、拡散深さを極めて精密
且つ再現性良く制御することができるようになる。

【００２８】以下に図面を参照しつつ、本発明の実施の
形態について説明する。図１は、本発明による化合物半
導体素子の断面構造を表す模式図である。すなわち、同
図は本発明による化合物半導体の一例としてＡＰＤの断
面構造を表すものである。その構成について説明する
と、以下の如くである。

【００２９】ＡＰＤ１０Ａは、ＩｎＰ基板１１上にＩｎ
Ｐバッファ層１２、ＩｎＧａＡｓ光吸収層１３、ＩｎＧ
ａＡｓＰ障壁緩和層１４、電界降下層１５、ＩｎＰ増倍
層１６、ＩｎＧａＡｓＰ拡散ストッパ層１７、ＩｎＰウ
ィンドウ層１８を順次、積層された構成を有する。さら
に、ベリリウムなどのｐ型不純物を用いたガード・リン
グ２０と、亜鉛などのｐ型不純物を用いたｐ型領域２２
とが形成されている。素子の表面は、窒化シリコンなど
の保護膜２１および２２により覆われ、ｐ側電極２４と
ｎ側電極２５とがそれぞれ形成されている。

【００３０】ＡＰＤ１０Ａの周波数特性は、図３に例示
したように増倍層１６の層厚に依存する。従って、所望
の周波数特性が得られるように増倍層１６の層厚を決定
する。また、ＩｎＧａＡｓＰ拡散ストッパ層１７は入射
光の波長に対して吸収が起きないように組成を調整する
ことが望ましい。例えば、約１．３μｍの波長の光に対
応するバンドギャップを有する組成とすることができ
る。

【００３１】本発明においては、ガード・リング２０と
ｐ型領域２２とは、例えば、拡散ストッパ層１７とウイ
ンドウ層１８との間のヘテロ界面まで達するように形成
されている。

【００３２】図２は、ＡＰＤ１０Ａのｐ型領域２２を形
成する際の、亜鉛の拡散時間とｐ型領域２２の形成深さ
との関係を表すグラフ図である。同図に示した例におい
ては、亜鉛の拡散原料として、燐化亜鉛（ＺｎＰ２）を
用い、封管拡散法により拡散を行った。また、図２に
は、比較のために、単層のＩｎＰ層に対する拡散時間と
拡散深さとの関係も示した。

【００３３】図２から分かるように、ＩｎＰ単層の場合
においては、亜鉛の拡散深さは、拡散時間の平方根に概
ね比例している。一方、拡散ストッパ層を備えたヘテロ
接合多層積層体の場合においては、ウィンドウ層１８と
拡散ストッパ層１７とのヘテロ界面、及び拡散ストッパ
層１７と増倍層１６とのヘテロ界面付近において、拡散
深さが横ばい状態となっていることが分かる。つまり、
拡散時間のマージンを広くとることができる。また、界
面付近では拡散深さのばらつきが小さくなっている。

【００３４】すなわち、ヘテロ界面で拡散を止めるよう
にすれば、拡散深さのばらつきが小さく、拡散時間のマ
−ジンも広くとることができ、精密且つ再現性良くｐｎ
接合を形成することができる。このように拡散時間のマ
ージンを大きくとることができると、層厚にばらつきが
ある場合に特に有利である。たとえば、ウエハ面内でウ
ィンドウ層厚が±０．２μｍ程度の範囲でばらつくウエ
ハに拡散する場合、従来の層構造では、拡散深さのばら
つきとウィンドウ層厚のばらつきとにより増倍層厚すな
わち未拡散部分の厚みを正確に制御することが困難であ
った。これに対して、本発明によれば、ウィンドウ層厚
にばらつきがあっても、拡散時間のマージンにより、ヘ
テロ界面に再現性良くｐｎ接合を形成することができ
る。

【００３５】また、上述したようなヘテロ界面における
拡散の停滞現象は、亜鉛を用いた気相拡散法による場合
に限定されなかった。例えば、カドミウムを気相拡散さ
せた場合においても同様のヘテロ界面における停滞現象
が観察された。また、不純物をイオン注入した後に、熱
処理により拡散させる場合においても、同様のヘテロ界
面における停滞現象が観察された。

【００３６】本発明によれば、このように、ガード・リ
ング２０と主接合２２とをヘテロ界面まで拡散するよう
にした結果、ｐｎ接合の位置を極めて精密且つ再現性良
く制御することができるようになる。つまり、暗電流を
増加することなく、増倍層１６の層厚を従来よりもはる
かに薄く形成することができる。その結果として、周波
数特性が優れたＡＰＤを高い歩留まりで得ることができ
る。

【００３７】図３は、本発明によるＡＰＤの平均的な周
波数特性を増倍率に対して表したグラフ図である。すな
わち、同図の横軸は増倍率、縦軸は遮断周波数を表す。
ここで、遮断周波数は、出力信号が３ｄＢ低下する周波
数とした。また、同図においては、比較のために従来の
ＡＰＤの平均的な周波数特性も示した。

【００３８】図３に示したように、従来例も本発明によ
るＡＰＤも、増倍率Ｍ＝３〜８付近においては、約５Ｇ
Ｈｚの遮断周波数が得られている。この最大遮断周波数
は、ＡＰＤのＣＲ（容量、抵抗）定数により決定されて
いる。しかし、従来例においては、増倍率Ｍ＝８よりも
高い増倍率において、遮断周波数が顕著に低下し、増倍
率Ｍ＝１２における遮断周波数は２ＧＨｚである。一
方、本発明によるＡＰＤは、増倍率Ｍ＝３〜１１付近ま
で約５ＧＨｚの遮断周波数が維持され、それよりも高い
増倍率においても従来例よりも高い遮断周波数が得られ
ている。これは、本発明のＡＰＤは、増倍層１６の層厚
を従来よりも精密に制御して薄く形成することができる
からである。

【００３９】本発明によれば、増倍率Ｍ＝１２における
遮断周波数は４ＧＨｚである。ＡＰＤは、このような１
０以上の増倍率において用いられる場合が多いために、
このような高い増倍率における遮断周波数の向上は、実
用上極めて有益である。本発明によれば、従来の約２倍
の遮断周波数を得ることができ、光通信などの受光部に
用いた場合には、従来の約２倍のデータ伝送速度を実現
することができる。

【００４０】次に、本発明によるＡＰＤの製造方法につ
いて説明する。図４および図５は、本発明によるＡＰＤ
の製造方法を表す概略工程断面図である。ＡＰＤ１０Ａ
の製造に際しては、まず、図４（ａ）に表したように、
ＩｎＰ基板１１の上に所定の半導体層をエピタキシャル
成長する。この際に用いる結晶成長法としては、例え
ば、Ｍ０ＣＶＤ法（有機金属化学気相成長法）やハイド
ライド気相成長法、クロライド気相成長法、あるいは、
化学ビーム・エピタキシャル法（ＣＢＥ）などを挙げる
ことができる。各層のキャリア濃度と層厚の一例を挙げ
ると、以下の如くである。すなわち、ｎ型ＩｎＰバッフ
ァ層１２（キャリア濃度１×１０¹⁶ｃｍ^-3、層厚約３μ
ｍ）、ｎ型ＩｎＧａＡｓ光吸収層１３（１×１０¹⁵ｃｍ
^-3、約２μｍ）、ｎ型ＩｎＧａＡｓＰ障壁緩和層１４
（５×１０¹⁵ｃｍ^-3、約０．３μｍ）、ｎ型ＩｎＰ電界
降下層１５（４×１０¹⁶ｃｍ^-3、約０．３５μｍ）、ｎ
型ＩｎＰ増倍層１６（１×１０¹⁵ｃｍ^-3、約０．２μ
ｍ）ｎ型ＩｎＧａＡｓＰ拡散ストッパ層１７（１×１０
¹⁵ｃｍ^-3、約０．３μｍ）、ｎ型ＩｎＰウインドウ層１
８（１×１０¹⁵ｃｍ^-3、約１μｍ）を順次、積層する。

【００４１】次に、図４（ｂ）に表したように、ガード
・リングを形成する。まず、プラズマＣＶＤ法により、
窒化シリコン（ＳｉＮｘ）膜１９を堆積する。次に、こ
の窒化シリコン膜１９に所定の開口を設ける。さらに、
この開口を介してｐ型不純物をウインドウ層１８にイオ
ン注入する。さらに、例えば６００〜７００℃において
熱処理を施すことにより、不純物を拡散させるとともに
活性化させて、ガード・リング２０を形成する。この際
に、ガード・リングのｐｎ接合が、増倍層１６と拡散ス
トッパ層１７とのヘテロ界面に形成されるように形成条
件を調整する。本発明によれば、図２に例示したよう
に、不純物の拡散速度が極めて遅くなるヘテロ界面にｐ
ｎ接合を形成するので、極めて正確且つ容易に、ガード
・リング２０のｐｎ接合を形成することができる。

【００４２】また、ここで用いるｐ型不純物としては、
半導体層中においていわゆる傾斜状のｐｎ接合を形成す
るようなものが望ましく、例えば、ベリリウム（Ｂｅ）
やマグネシウム（Ｍｇ）、亜鉛（Ｚｎ）などを挙げるこ
とができる。また、不純物の導入方法としては、イオン
注入法に限定されず、その他にも例えば、気相拡散法
や、固相拡散法などの方法を用いても良い。

【００４３】次に、図４（ｃ）に表したように、ｐ型領
域２２を形成する。まず、ＣＶＤ法により、窒化シリコ
ン（ＳｉＮｘ）膜２１を新たに堆積する。次に、この窒
化シリコン膜２１に所定の開口を設ける。さらに、この
開口を介して、ｐ型不純物を拡散する。この際の拡散方
法としては、例えば、封管法や開管法などを用いること
ができる。また、このｐ型領域２２は、ｐｎ接合が増倍
層１６と拡散ストッパ層１７とのヘテロ界面に形成され
るように拡散温度や拡散時間などの形成条件を調整す
る。本発明によれば、図２に例示したように、不純物の
拡散速度が極めて遅くなるヘテロ界面にｐｎ接合を形成
するので、極めて正確且つ容易に、主接合すなわちｐ型
領域２１のｐｎ接合を形成することができる。

【００４４】また、ここで用いるｐ型不純物としては、
半導体層中においていわゆる階段状のｐｎ接合を形成す
るようなものが望ましく、例えば、亜鉛（Ｚｎ）やカド
ミウム（Ｃｄ）などを挙げることができる。

【００４５】次に、図５（ａ）に表したように、ｐ側電
極２４を形成する。まず、プラズマＣＶＤ法により、窒
化シリコンの反射防止膜２３を堆積する。次に、所定の
開口を設け、この開口を介してｐ型領域２２と接触する
ようにｐ側電極２４を形成する。ｐ側電極２４は、例え
ば、チタン（Ｔｉ）、白金（Ｐｔ）、金（Ａｕ）を電子
ビーム蒸着法によりこの順序に堆積して得ることができ
る。

【００４６】最後に、図５（ｂ）に表したように、ｎ側
電極２５を形成する。ｎ側電極２５は、例えば、金ゲル
マニウム（ＡｕＧｅ）、ニッケル（Ｎｉ）、金（Ａｕ）
をこの順序に堆積して得ることができる。また、これら
の電極の形成工程に際しては、必要に応じて、合金化の
ための熱処理を施しても良い。

【００４７】本発明によれば、ガード・リング２０やｐ
型領域２２の形成に際して、図２に例示したように、ヘ
テロ界面において正確且つ容易にｐｎ接合を形成するこ
とができる。すなわち、図９に示したような従来のＡＰ
Ｄにおいては、ＩｎＰウインドウ層の途中にｐｎ接合を
形成する必要があり、その接合の位置を精密に再現性良
く制御することは極めて困難であった。その結果とし
て、製造歩留まりが低く、また、得られるＡＰＤの周波
数特性も不十分なものであった。これに対して、本発明
によれば、ガード・リングやｐ型領域のｐｎ接合の位置
を極めて精密かつ容易に優れた再現性で制御することが
できる。従って、周波数特性が良好なＡＰＤを高い歩留
まりで製造することができるようになる。

【００４８】次に、本発明による第２のＡＰＤについて
説明する。図６は、本発明による第２のＡＰＤの断面構
造を例示する模式図である。すなわち、同図に表したＡ
ＰＤ１０Ｂも、ＩｎＰ基板１１上にＩｎＰバッファ層１
２、ＩｎＧａＡｓ光吸収層１３、ＩｎＧａＡｓＰ障壁緩
和層１４、電界降下層１５、ＩｎＰ増倍層１６、拡散ス
トッパ層１７、ＩｎＰウィンドウ層１８が順次、積層さ
れた構成を有する。ここで、図１に示したＡＰＤ１０Ａ
と同一の部分については、同一の符号を付して詳細な説
明を省略する。

【００４９】図６に表したＡＰＤ１０Ｂが、図１のＡＰ
Ｄ１０Ａと異なる点は、そのガード・リング２０Ｂおよ
びｐ型領域２２Ｂの形成深さにある。すなわち、ＡＰＤ
１０Ｂにおいては、ガード・リング２０Ｂとｐ型領域２
２Ｂとは、それぞれ、拡散ストッパ層１７とウインドウ
層１８とのヘテロ界面に達するように形成されている。
このように形成した場合においても、図２に例示したよ
うに、ヘテロ界面における拡散速度の停滞の効果を同様
に得ることができる。

【００５０】ＡＰＤ１０Ｂにおいては、拡散ストッパ層
１７も、増倍層として機能することになる。従って、Ｉ
ｎＧａＡｓＰやＩｎＧａＡｓにより構成される拡散スト
ッパ層におけるアバランシェ増倍の効果を抑制する場合
には、拡散ストッパ層１７のキャリア濃度をできるだけ
低く設定し、且つ層厚も薄く形成することが望ましい。

【００５１】次に、本発明による第３のＡＰＤについて
説明する。図７は、本発明による第３のＡＰＤの断面構
造を例示する模式図である。すなわち、同図に表したＡ
ＰＤ１０Ｃも、ＩｎＰ基板１１上にＩｎＰバッファ層１
２、ＩｎＧａＡｓ光吸収層１３、ＩｎＧａＡｓＰ障壁緩
和層１４、電界降下層１５、ＩｎＰ増倍層１６、拡散ス
トッパ層１７、ＩｎＰウィンドウ層１８が順次、積層さ
れた構成を有する。ここで、図１に示したＡＰＤ１０Ａ
と同一の部分については、同一の符号を付して詳細な説
明を省略する。

【００５２】図７に表したＡＰＤ１０Ｃが、図１のＡＰ
Ｄ１０Ａと異なる点は、そのｐ型領域２２Ｃの形成深さ
にある。すなわち、ＡＰＤ１０Ｂにおいては、ガード・
リング２０Ｃは、増倍層１６と拡散ストッパ層１７との
ヘテロ界面に達するように形成されているのに対して、
ｐ型領域２２Ｃは、拡散ストッパ層１７とウインドウ層
１８とのヘテロ界面に達するように形成されている。こ
のように形成した場合においても、それぞれのｐｎ接合
の形成に際しては、図２に例示したように、ヘテロ界面
における拡散速度の停滞の効果を同様に得ることができ
る。

【００５３】ＡＰＤ１０Ｃにおいては、ガード・リング
２０Ｃがｐ型領域２２Ｃよりも確実に深くなるように形
成される。従って、ガード・リングによる主接合のエッ
ジ・ブレークダウンを抑制する効果をより顕著に得るこ
とができる。すなわち、主接合の耐圧が高くなり、素子
の増倍率をさらに向上することができるという効果が得
られる。

【００５４】なお、ＡＰＤ１０Ｃにおいても、拡散スト
ッパ層１７は増倍層として機能することになる。従っ
て、ＩｎＧａＡｓＰやＩｎＧａＡｓにより構成される拡
散ストッパ層におけるアバランシェ増倍の効果を抑制す
る場合には、拡散ストッパ層１７のキャリア濃度をでき
るだけ低く設定し、且つ層厚も薄く形成することが望ま
しい。

【００５５】図８は、本発明による第４のＡＰＤの断面
構造を例示する模式図である。すなわち、同図に表した
ＡＰＤ１０Ｄは、ＩｎＰ基板１１上にＩｎＰバッファ層
１２、ＩｎＧａＡｓ光吸収層１３、ＩｎＧａＡｓＰ障壁
緩和層１４、電界降下層１５、ＩｎＰ増倍層１６、拡散
ストッパ層１７が順次、積層された構成を有する。ここ
で、図１に示したＡＰＤ１０Ａと同一の部分について
は、同一の符号を付して詳細な説明を省略する。

【００５６】図８に表したＡＰＤ１０Ｄが、図１のＡＰ
Ｄ１０Ａと異なる点は、ＩｎＰウインドウ層１８が設け
られず、その代わりに層厚を厚くした拡散ストッパ層１
７が設けられている点である。つまり、ＡＰＤ１０Ｄに
おいては、拡散ストッパ層１７がウインドウ層としての
役割も兼ねている。従って、拡散ストッパ層１７は、入
射光に対する吸収率がなるべく低いことが望ましい。そ
の材料は、用いる入射光の波長に応じて適宜選択するこ
とができ、例えば、１．５μｍ帯の波長の入射光に対し
ては、１．３μｍの波長に対応するＩｎＧａＡｓＰを用
いることができる。

【００５７】ＡＰＤ１０Ｄにおいては、ガード・リング
２０Ｄとｐ型領域２２Ｄとは、増倍層１６と拡散ストッ
パ層１７とのヘテロ界面に達するように形成されてい
る。このように形成した場合においても、それぞれのｐ
ｎ接合の形成に際しては、図２に例示したように、ヘテ
ロ界面における拡散速度の停滞の効果を同様に得ること
ができる。

【００５８】ＡＰＤ１０Ｄにおいては、基板の上に成長
する積層数を減らすことができ、より構成を簡略化する
ことができるという効果を得ることができる。また、一
般的に、ｐ型ＩｎＰと比較してｐ型ＩｎＧａＡｓＰの方
が、ｐ側電極２４に対してオーミック接触を形成しやす
い。従って、ｐ側電極２４の部分における接触抵抗を低
減して、素子の発熱を抑制し、静電耐圧も向上すること
ができるという効果も得ることができる。

【００５９】以上、具体例を参照しつつ本発明の実施の
形態について説明した。しかし、本発明は、前述した具
体例に限定されるものではない。例えば、図１における
拡散ストッパ層１７の材料は、ＩｎＧａＡｓＰに限定さ
れない。すなわち、ＩｎＰ増倍層１６との間にヘテロ界
面を形成することができる材料であれば良く、例えば、
ＩｎＧａＡｓを用いても同様の効果を得ることができ
る。但し、ＩｎＧａＡｓを用いる場合には、入射光の波
長に応じて、吸収を抑制するためにその層厚を薄く設け
ることが望ましい。

【００６０】また、障壁緩和層１４は、光吸収層１３と
電界降下層１５とのバンドギャップの不連続を緩和する
ことにより、励起ホールのパイルアップすなわち滞留を
防止する役割を有する。従って、その材料としては、光
吸収層１３と電界降下層１５の中間付近のバンドギャッ
プを有する半導体であることが望ましい。あるいは、少
しずつ組成をずらした複数の積層構造としたり、徐々に
組成が変化するいわゆる「グレーデッド構造」としても
良い。

【００６１】

【発明の効果】本発明は、以上説明したような形態で実
施され、以下に説明する効果を奏する。まず、本発明に
よれば、ｐｎ接合の深さ位置を極めて精密に制御するこ
とができるようになる。従って、ｐｎ接合の深さ位置に
関連する諸特性が改善された化合物半導体素子を提供す
ることができる。

【００６２】また、本発明によれば、ｐｎ接合をヘテロ
接合面に形成するようにしたことにより、拡散深さのば
らつきが小さく、拡散時間のマ−ジンも広くとることが
でき、再現性良くｐｎ接合を形成することができる。こ
のように拡散時間のマージンを大きくとることができる
と、層厚にばらつきがある場合に特に有利である。すな
わち、層厚にばらつきがあっても、拡散時間のマージン
により、ヘテロ界面に再現性良くｐｎ接合を形成するこ
とができる。

【００６３】さらに、具体的には、本発明によれば、周
波数特性が顕著に改善されたＡＰＤを高い歩留まりで製
造することができるようになる。すなわち、本発明によ
れば、増倍率Ｍ＝１２において４ＧＨｚ以上の遮断周波
数を有するＡＰＤを再現性良く得ることができる。ＡＰ
Ｄは、このような１０以上の増倍率において用いられる
場合が多いために、このような高い増倍率における遮断
周波数の向上は、実用上極めて有益である。本発明によ
れば、従来の約２倍の遮断周波数を得ることができ、光
通信などの受光部に用いた場合には、従来の約２倍のデ
ータ伝送速度を実現することができる。

【００６４】以上、詳述したように、本発明によれば、
高性能の化合物半導体素子を高い歩留まりで提供するこ
とができるようになり、産業上のメリットは多大であ
る。

【図面の簡単な説明】

【図１】本発明による化合物半導体素子の断面構造を表
す模式図である。

【図２】ＡＰＤ１０Ａのｐ型領域２２を形成する際の、
亜鉛の拡散時間とｐ型領域２２の形成深さとの関係を表
すグラフ図である。

【図３】本発明によるＡＰＤの平均的な周波数特性を増
倍率に対して表したグラフ図である。

【図４】本発明によるＡＰＤの製造方法を表す概略工程
断面図である。

【図５】本発明によるＡＰＤの製造方法を表す概略工程
断面図である。

【図６】本発明による第２のＡＰＤの断面構造を例示す
る模式図である。

【図７】本発明による第３のＡＰＤの断面構造を例示す
る模式図である。

【図８】本発明による第４のＡＰＤの断面構造を例示す
る模式図である。

【図９】従来のＡＰＤの断面構造を表す模式図である。

【図１０】増倍層の層厚と、ＡＰＤの遮断周波数との関
係を例示するグラフ図である。

【符号の説明】

１０Ａ〜Ｄ、１００ＡＰＤ１１、１０１基板１２、１０２バッファ層１３、１０３光吸収層１４、１０４障壁緩和層１５、１０５電界降下層１６増倍層１７拡散ストッパ層１８、１０６ウインドウ層２０、１０８ガード・リング２１、１０９保護膜２２、１１０ｐ型領域２３、１１１反射防止膜２４、１１２ｐ側電極２５、１１３ｎ側電極１１０Ａ主接合

Claims

【特許請求の範囲】

【請求項１】第１導電型の第１の化合物半導体層と、前記第１の化合物半導体層の上に形成され、前記第１の
化合物半導体層とは異なる組成を有する、第１導電型の
第２の化合物半導体層と、を少なくとも備え、前記第２の化合物半導体層の少なくとも一部分に第２導
電型の不純物が拡散されて、前記第１の化合物半導体層
との接合面にｐｎ接合が形成されていることを特徴とす
る化合物半導体素子。
【請求項２】第１導電型の第１の化合物半導体層と、前記第１の化合物半導体層の上に形成され、前記第１の
化合物半導体層とは異なる組成を有する、第１導電型の
第２の化合物半導体層と、前記第２の化合物半導体層の上に形成され、前記第２の
化合物半導体層とは異なる組成を有する、第１導電型の
第３の化合物半導体層と、を少なくとも備え、前記第３の化合物半導体層の表面側から第２導電型の不
純物が拡散されて、前記第１の化合物半導体層と前記第
２の化合物半導体層とのヘテロ接合面にｐｎ接合が形成
されていることを特徴とする化合物半導体素子。
【請求項３】化合物半導体からなる光吸収層と、化合物半導体中に設けられたｐｎ接合と、を少なくとも
備え、外部から入射した光が前記光吸収層において吸収されて
励起キャリアが発生し、前記励起キャリアが前記ｐｎ接
合の近傍においてアバランシェ増倍を生ずるようにされ
たアバランシェ・フォト・ダイオードとしての化合物半
導体素子であって、前記ｐｎ接合は、第１の化合物半導体層と前記第１の化
合物半導体層とは組成が異なる第２の化合物半導体層と
のいずれかに不純物が拡散されて、前記第１の化合物半
導体層と前記第２の化合物半導体層とのヘテロ接合面に
形成されていることを特長とする化合物半導体素子。
【請求項４】化合物半導体からなる光吸収層と、前記光吸収層の上に形成され、化合物半導体からなる障
壁緩和層と、前記障壁緩和層の上に形成され、化合物半導体からなる
電界降下層と、前記電界降下層の上に形成され、第１の化合物半導体か
らなる第１の半導体層と、前記第１の半導体層の上に形成され、前記第１の化合物
半導体とは異なる組成を有する第２の化合物半導体から
なる第２の半導体層と、前記第２の半導体層の上に形成され、前記第２の化合物
半導体とは異なる組成を有する第３の化合物半導体から
なる第３の半導体層と、を少なくとも備えたアバランシェ・フォト・ダイオード
としての化合物半導体素子であって、さらに、前記第３の半導体層の表面側から不純物が拡散されて、
前記第１の半導体層と前記第２の半導体層とのヘテロ接
合面にｐｎ接合が形成されていることを特徴とする化合
物半導体素子。
【請求項５】化合物半導体からなる光吸収層と、前記光吸収層の上に形成され、化合物半導体からなる障
壁緩和層と、前記障壁緩和層の上に形成され、化合物半導体からなる
電界降下層と、前記電界降下層の上に形成され、第１の化合物半導体か
らなる第１の半導体層と、前記第１の半導体層の上に形成され、前記第１の化合物
半導体とは異なる組成を有する第２の化合物半導体から
なる第２の半導体層と、前記第２の半導体層の上に形成され、前記第２の化合物
半導体とは異なる組成を有する第３の化合物半導体から
なる第３の半導体層と、を少なくとも備えたアバランシェ・フォト・ダイオード
としての化合物半導体素子であって、さらに、前記第３の半導体層の表面側から不純物が拡散されて、
前記第２の半導体層と前記第３の半導体層とのヘテロ接
合面にｐｎ接合が形成されていることを特徴とする化合
物半導体素子。
【請求項６】前記光吸収層は、ＩｎＧａＡｓからなり、前記障壁緩和層は、ＩｎＧａＡｓＰを含み、前記第１の化合物半導体は、ＩｎＰであり、前記第２の化合物半導体は、ＩｎＧａＡｓＰおよびＩｎ
ＧａＡｓのいずれかであり、前記第３の化合物半導体は、ＩｎＰであり、前記不純物は、亜鉛（Ｚｎ）、カドミウム（Ｃｄ）、ベ
リリウム（Ｂｅ）およびマグネシウム（Ｍｇ）よりなる
群から選択された元素の１または２以上であることを特
徴とする請求項４または５に記載の化合物半導体素子。
【請求項７】化合物半導体からなる光吸収層と、前記光吸収層の上に形成され、化合物半導体からなる障
壁緩和層と、前記障壁緩和層の上に形成され、化合物半導体からなる
電界降下層と、前記電界降下層の上に形成され、第１の化合物半導体か
らなる第１の半導体層と、前記第１の半導体層の上に形成され、前記第１の化合物
半導体とは異なる組成を有する第２の化合物半導体から
なる第２の半導体層と、を少なくとも備えたアバランシェ・フォト・ダイオード
としての化合物半導体素子であって、さらに、前記第２の半導体層に不純物が拡散されて、前記第１の
半導体層と前記第２の半導体層とのヘテロ接合面にｐｎ
接合が形成されていることを特徴とする化合物半導体素
子。
【請求項８】前記光吸収層は、ＩｎＧａＡｓからなり、前記障壁緩和層は、ＩｎＧａＡｓＰを含み、前記第１の化合物半導体は、ＩｎＰであり、前記第２の化合物半導体は、ＩｎＧａＡｓＰおよびＩｎ
ＧａＡｓのいずれかであり、前記不純物は、亜鉛（Ｚｎ）、カドミウム（Ｃｄ）、ベ
リリウム（Ｂｅ）およびマグネシウム（Ｍｇ）よりなる
群から選択された元素の１または２以上であることを特
徴とする請求項７記載の化合物半導体素子。
【請求項９】基板上に第１導電型の第１の化合物半導体
層を形成する工程と、前記第１の化合物半導体層の上に、前記第１の化合物半
導体層とは異なる組成を有する第１導電型の第２の化合
物半導体層を形成する工程と、前記第２の化合物半導体層の少なくとも一部分に第２導
電型の不純物を拡散して、前記第１の化合物半導体層と
前記第２の化合物半導体層との接合面にｐｎ接合を形成
する工程と、を備えたことを特徴とする化合物半導体素子の製造方
法。
【請求項１０】化合物半導体からなる光吸収層と、化合
物半導体中に設けられたｐｎ接合と、を少なくとも備
え、外部から入射した光が前記光吸収層において吸収さ
れて励起キャリアが発生し、前記励起キャリアが前記ｐ
ｎ接合の近傍においてアバランシェ増倍を生ずるように
されたアバランシェ・フォト・ダイオードとしての化合
物半導体素子の製造方法であって、基板上に第１の化合物半導体層を形成する工程と、前記第１の化合物半導体層の上に、前記第１の化合物半
導体とは組成が異なる第２の化合物半導体層を形成する
工程と、前記第２の化合物半導体層の少なくとも一部分に不純物
を拡散して、前記第１の化合物半導体層と前記第２の化
合物半導体層とのヘテロ接合面にｐｎ接合を形成する工
程と、を備えたことを特徴とする化合物半導体素子の製造方
法。
【請求項１１】基板上に化合物半導体からなる光吸収層
を形成する工程と、前記光吸収層の上に、化合物半導体からなる障壁緩和層
を形成する工程と、前記障壁緩和層の上に、化合物半導体からなる電界降下
層を形成する工程と、前記電界降下層の上に、第１の化合物半導体からなる第
１の半導体層を形成する工程と、前記第１の半導体層の上に、前記第１の化合物半導体と
は異なる組成を有する第２の化合物半導体からなる第２
の半導体層を形成する工程と、前記第２の半導体層の上に、前記第２の化合物半導体と
は異なる組成を有する第３の化合物半導体からなる第３
の半導体層を形成する工程と、前記第３の半導体層の表面側から不純物を拡散して、前
記第２の半導体層と前記第３の半導体層とのヘテロ接合
面にｐｎ接合を形成する工程と、を少なくとも備えたことを特徴とするアバランシェ・フ
ォト・ダイオードとしての化合物半導体素子の製造方
法。
【請求項１２】前記光吸収層は、ＩｎＧａＡｓからな
り、前記障壁緩和層は、ＩｎＧａＡｓＰを含み、前記第１の化合物半導体は、ＩｎＰであり、前記第２の化合物半導体は、ＩｎＧａＡｓＰおよびＩｎ
ＧａＡｓのいずれかであり、前記第３の化合物半導体は、ＩｎＰであり、前記不純物は、亜鉛（Ｚｎ）、カドミウム（Ｃｄ）、ベ
リリウム（Ｂｅ）およびマグネシウム（Ｍｇ）よりなる
群から選択された元素の１または２以上であることを特
徴とする請求項１１記載の化合物半導体素子の製造方
法。