JPH01261874A - 光検出器 - Google Patents
光検出器Info
- Publication number
- JPH01261874A JPH01261874A JP63089029A JP8902988A JPH01261874A JP H01261874 A JPH01261874 A JP H01261874A JP 63089029 A JP63089029 A JP 63089029A JP 8902988 A JP8902988 A JP 8902988A JP H01261874 A JPH01261874 A JP H01261874A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- region
- multiplication
- light receiving
- receiving surface
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 claims abstract description 17
- 239000000969 carrier Substances 0.000 claims description 2
- 230000031700 light absorption Effects 0.000 claims 1
- 229910000530 Gallium indium arsenide Inorganic materials 0.000 abstract description 16
- 230000015556 catabolic process Effects 0.000 abstract description 13
- 230000005684 electric field Effects 0.000 abstract description 12
- 239000000758 substrate Substances 0.000 abstract description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 abstract 2
- 229910052681 coesite Inorganic materials 0.000 abstract 1
- 229910052906 cristobalite Inorganic materials 0.000 abstract 1
- 230000003247 decreasing effect Effects 0.000 abstract 1
- 239000000377 silicon dioxide Substances 0.000 abstract 1
- 235000012239 silicon dioxide Nutrition 0.000 abstract 1
- 229910052682 stishovite Inorganic materials 0.000 abstract 1
- 229910052905 tridymite Inorganic materials 0.000 abstract 1
- 238000000098 azimuthal photoelectron diffraction Methods 0.000 description 11
- 238000000034 method Methods 0.000 description 6
- 239000000463 material Substances 0.000 description 5
- 230000000694 effects Effects 0.000 description 4
- 238000002161 passivation Methods 0.000 description 4
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 3
- 238000009792 diffusion process Methods 0.000 description 3
- 238000005468 ion implantation Methods 0.000 description 3
- 230000003287 optical effect Effects 0.000 description 3
- 238000004891 communication Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 229910005542 GaSb Inorganic materials 0.000 description 1
- 238000009825 accumulation Methods 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 229910052793 cadmium Inorganic materials 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 230000002542 deteriorative effect Effects 0.000 description 1
- 238000001125 extrusion Methods 0.000 description 1
- 125000005842 heteroatom Chemical group 0.000 description 1
- 230000001771 impaired effect Effects 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
- 229910052725 zinc Inorganic materials 0.000 description 1
Landscapes
- Light Receiving Elements (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は長波長光通信用受光素子に係り、特にＧ ｂ
／ ｓ帯で動作可能な高速アバランシェホトダイオード
（以外： ＡＰＤと略す）光検出器に関する。
／ ｓ帯で動作可能な高速アバランシェホトダイオード
（以外： ＡＰＤと略す）光検出器に関する。
高速ＡＰＤの実現を目指して、これまで数多くの検討が
なされている。それらは次の二つの特性を改善すること
に注がれている。
なされている。それらは次の二つの特性を改善すること
に注がれている。
第１に、遮断周波数の向上である。遮断周波数を制限し
ている要素としては、ＩｎＰ系材料を用いたＡＰＤの場
合、ＣＲ時定数、キャリアの走行時間、ペテロ界面に蓄
積された正孔の放出時間であるとされている。ＣＲ時定
数は受光面積を小さくすることにより、０．２ ｐ Ｆ
程度には改善されている、キャリアの走行時間を低減す
るには増倍される過程で発生した電子が空乏層内を逆戻
りする時間を小さくすることが必要である。
ている要素としては、ＩｎＰ系材料を用いたＡＰＤの場
合、ＣＲ時定数、キャリアの走行時間、ペテロ界面に蓄
積された正孔の放出時間であるとされている。ＣＲ時定
数は受光面積を小さくすることにより、０．２ ｐ Ｆ
程度には改善されている、キャリアの走行時間を低減す
るには増倍される過程で発生した電子が空乏層内を逆戻
りする時間を小さくすることが必要である。
また、Ｉ ｎ Ｐ ／ ＩｎＧａＡｓヘテロ界面での正
孔の蓄積を抑止するためには、ＩｎＰとＩｎＧａＡｓの
間に禁止帯幅が徐々に変化するグレーデツト層を挿入す
ればよいことが知られている。
孔の蓄積を抑止するためには、ＩｎＰとＩｎＧａＡｓの
間に禁止帯幅が徐々に変化するグレーデツト層を挿入す
ればよいことが知られている。
以上述べてきたような遮断周波数を改善する努力の結果
、これまでに、８ Ｇ Ｈｚまで向上することが示され
ている。上記遮断周波数はキャリアの走行時間により制
限されており、空乏層幅を狭くすることによりさらに改
善することが可能である。
、これまでに、８ Ｇ Ｈｚまで向上することが示され
ている。上記遮断周波数はキャリアの走行時間により制
限されており、空乏層幅を狭くすることによりさらに改
善することが可能である。
第二の制限要素は利得・帯域積（以下ＯＢ積と。
略す）の向上である。ＱＢ積はアバランシェ幅倍の本質
的な要素であるイオン化率比、及び増倍領域の厚さに制
限される。ＩｎＰ系材料を用いたＡＰＤでは増倍層にＩ
ｎＰを用いるため、イオン化率比を大きく変化させるこ
とはできない、イオン化率比は電界強度依存性をもつた
め、アバランシェ増倍領域の電界強度を低くすることで
イオン化率を改善することは可能である。しかし、イオ
ン化率比を大きく改善することは難しいため、ＯＢ積を
向上させるにはアバランシェ増倍層の厚さを薄くする方
向で検討がなされている。これまで、増倍層の厚さを約
０．５μｍにすることで、ＱＢ積７０〜７５が得られて
いる。また、製品としての信頼性を考えた場合、他の電
子デバイスがそうであるように、プレーナ型が望ましい
。
的な要素であるイオン化率比、及び増倍領域の厚さに制
限される。ＩｎＰ系材料を用いたＡＰＤでは増倍層にＩ
ｎＰを用いるため、イオン化率比を大きく変化させるこ
とはできない、イオン化率比は電界強度依存性をもつた
め、アバランシェ増倍領域の電界強度を低くすることで
イオン化率を改善することは可能である。しかし、イオ
ン化率比を大きく改善することは難しいため、ＯＢ積を
向上させるにはアバランシェ増倍層の厚さを薄くする方
向で検討がなされている。これまで、増倍層の厚さを約
０．５μｍにすることで、ＱＢ積７０〜７５が得られて
いる。また、製品としての信頼性を考えた場合、他の電
子デバイスがそうであるように、プレーナ型が望ましい
。
プレーナ型のＩｎＰ系ＡＰＤでＯＢ積として７５が得ら
れ公知例が、昭和６２年、電子情報通信学会半導体・材
料部門全国大会３２０ ２−１０７項に記載されている
。増倍率が１０の時遮断周波数７．５ＧＨｚ が得ら
れている。
れ公知例が、昭和６２年、電子情報通信学会半導体・材
料部門全国大会３２０ ２−１０７項に記載されている
。増倍率が１０の時遮断周波数７．５ＧＨｚ が得ら
れている。
この従来例のデバイス構造を第５図に示す、ここで同図
において、２１はｎ−ＩｎＰ基板、２２はｎ″″−−Ｉ
ｎＰ、２３はｎ ”’−−ＩｎＧａＡｓ、２４はｎ−−
ＩｎＧａＡｓ、２５はｎ−ＩｎＰ、２６はｎ−−ＩｎＰ
、２７はｎ−−−ＩｎＰ、２８はｐ−１ｎＰ。
において、２１はｎ−ＩｎＰ基板、２２はｎ″″−−Ｉ
ｎＰ、２３はｎ ”’−−ＩｎＧａＡｓ、２４はｎ−−
ＩｎＧａＡｓ、２５はｎ−ＩｎＰ、２６はｎ−−ＩｎＰ
、２７はｎ−−−ＩｎＰ、２８はｐ−１ｎＰ。
２９はｐ−−ＩｎＰ、３０はパッシベーション膜、３１
は反射防止膜、３２はＰ型電極、３３はｎ型電極、３４
は主接合、３５はガードリング接合である。
は反射防止膜、３２はＰ型電極、３３はｎ型電極、３４
は主接合、３５はガードリング接合である。
上記ＡＰＤのＯＲ積をさらに向上させるために。
増倍領域の膜厚をさらに薄くした場合、受光面外周部に
おいてエツジ降伏が発生し、受光面中心での均一な増倍
が得られないという問題点が生じる。
おいてエツジ降伏が発生し、受光面中心での均一な増倍
が得られないという問題点が生じる。
また、増倍領域の幅をさらに狭くすると、アバランシェ
の平均自由行程（ＩｎＰの場合約０．２μｍ）に近づき
、増倍されたキャリアは増倍領域からすみやかに外に出
てしまうようになる。この結果、増倍領域の幅の最適値
には物理的な下限が存在し、アバランシェ立上り時間は
増倍領域の下限値より狭くなっても、改善されず、逆に
Ｓ／Ｎ比がマツキンタイア（ＭｃＩｎｔｙｒａ）の式に
より劣化してしまうという問題点も生じる。
の平均自由行程（ＩｎＰの場合約０．２μｍ）に近づき
、増倍されたキャリアは増倍領域からすみやかに外に出
てしまうようになる。この結果、増倍領域の幅の最適値
には物理的な下限が存在し、アバランシェ立上り時間は
増倍領域の下限値より狭くなっても、改善されず、逆に
Ｓ／Ｎ比がマツキンタイア（ＭｃＩｎｔｙｒａ）の式に
より劣化してしまうという問題点も生じる。
本発明の目的は、第一に、増倍領域を狭くした場合でも
エツジ降伏を抑止し、受光面内で均一な増倍が得られる
こと、第二に増倍領域の幅を最適値に制御することを可
能にすることにある。
エツジ降伏を抑止し、受光面内で均一な増倍が得られる
こと、第二に増倍領域の幅を最適値に制御することを可
能にすることにある。
上記目的は、第１図の如き素子において、キャリア濃度
の高い２つの半導体層（領域５および領域６）を受光面
直下に選択的に形成することにより、達成される。第１
図において、領域６のキャリア濃度は領域５のキャリア
濃度より低く設定されている。
の高い２つの半導体層（領域５および領域６）を受光面
直下に選択的に形成することにより、達成される。第１
図において、領域６のキャリア濃度は領域５のキャリア
濃度より低く設定されている。
領域５，６のキャリア濃度はその周囲の領域７のキャリ
ア濃度より高く設定されているため、受光面直下の降伏
電圧はエツジ部での曲率半径を考慮した降伏電圧よりも
低くすることができる。したがって、主接合外周部での
エツジ降伏を抑出し、受光面内で均一なアバランシェ増
倍を得ることができる。また、領域６は増倍領域の厚さ
を規定する作用を有し、領域５は高電界領域６の電界を
制御する作用を有する。
ア濃度より高く設定されているため、受光面直下の降伏
電圧はエツジ部での曲率半径を考慮した降伏電圧よりも
低くすることができる。したがって、主接合外周部での
エツジ降伏を抑出し、受光面内で均一なアバランシェ増
倍を得ることができる。また、領域６は増倍領域の厚さ
を規定する作用を有し、領域５は高電界領域６の電界を
制御する作用を有する。
以下、本発明の一実施例を第１図を用いて説明する。第
１図は本発明をＩ ｎ Ｐ ／ ＩｎＧａＡｓ系に実施
したものである。
１図は本発明をＩ ｎ Ｐ ／ ＩｎＧａＡｓ系に実施
したものである。
まず、実施例の光検出器の製造方法について述べる。分
子線エピタキシー法または有機金属熱分解気相成長法ま
たはハイドライド気相成長法によりｎ型ＩｎＰ基板（Ｓ
ドープ）１上にｎ−−−ＩｎＰ層２、ｎ ”−−−Ｉｎ
ＧａＡｓ層３．ｎ″″−ＩｎＧａＡｓ層４およびｎ”’
−ＩｎＰ層７を連続成長させる。ｎ−層のキャリア濃度
は１〜５ Ｘ １０ ｌＩ！ｃｒｓ−”であり、ｎ−−
ＩｎＧａＡｓＰ層のキャリア濃度は０．５〜２Ｘ１０１
６ｃａｌ″″８である。
子線エピタキシー法または有機金属熱分解気相成長法ま
たはハイドライド気相成長法によりｎ型ＩｎＰ基板（Ｓ
ドープ）１上にｎ−−−ＩｎＰ層２、ｎ ”−−−Ｉｎ
ＧａＡｓ層３．ｎ″″−ＩｎＧａＡｓ層４およびｎ”’
−ＩｎＰ層７を連続成長させる。ｎ−層のキャリア濃度
は１〜５ Ｘ １０ ｌＩ！ｃｒｓ−”であり、ｎ−−
ＩｎＧａＡｓＰ層のキャリア濃度は０．５〜２Ｘ１０１
６ｃａｌ″″８である。
次に、高エネルギーイオン注入技術を用いて、Ｓｉを領
域７の表面から打込み、ｎ−ＩｎＰ層５（ピークキャリ
ア濃度５〜８Ｘ１０１６ｃ■−８）及びｎ″″−ＩｎＰ
層６（ピークキャリア濃度０．５〜２ Ｘ １０１Ｂｃ
ｍ−”）を深さ２〜２．５ｐｍ の位置に選択的に形成
する。
域７の表面から打込み、ｎ−ＩｎＰ層５（ピークキャリ
ア濃度５〜８Ｘ１０１６ｃ■−８）及びｎ″″−ＩｎＰ
層６（ピークキャリア濃度０．５〜２ Ｘ １０１Ｂｃ
ｍ−”）を深さ２〜２．５ｐｍ の位置に選択的に形成
する。
ｐ型不純物としてＺｎまたはＣｄの選択熱拡散を行ない
、ｐ”ｎ接合１２を形成するパッシベーション膜とし３
ｉ ０Ｈ／ Ｓ ｉ Ｎ 膜１０をプラズマＣＶＤ法
により被着した後、受光面上にＳｉＮ反射防止膜９を形
成する。
、ｐ”ｎ接合１２を形成するパッシベーション膜とし３
ｉ ０Ｈ／ Ｓ ｉ Ｎ 膜１０をプラズマＣＶＤ法
により被着した後、受光面上にＳｉＮ反射防止膜９を形
成する。
最後に、Ｐ型電極１１．ｎ型電極１３を公知の蒸着法を
用いて形成し、プレーナ型ＩｎＧａＡｓ／ＩｎＰＡＰＤ
のウェハプロセス工程は完了する。
用いて形成し、プレーナ型ＩｎＧａＡｓ／ＩｎＰＡＰＤ
のウェハプロセス工程は完了する。
次に、実施例の動作について説明する。
デバイスは、逆バイアス電圧が印加されて、半導体層が
空乏化している状態で動作する。高速変調された入射光
は表面側（領域７）から入射し、ＩｎＧａＡｓ層３に吸
収され、ホトキャリアを発生する。
空乏化している状態で動作する。高速変調された入射光
は表面側（領域７）から入射し、ＩｎＧａＡｓ層３に吸
収され、ホトキャリアを発生する。
ホトキャリア（この場合ホール）は空乏層内のドリフト
電界によってｐｎ接合１２に到達し光電流として外部回
路にとり出される。領域６および５の一部は高電界領域
であり、この領域に注入されたホットホールは光学フォ
ノンに散乱される前に、高電界よりＩｎＰのイオン化の
しきいエネルギー以上のエネルギーを受は取ることがで
きるため、アバランシェ増倍が生じる。
電界によってｐｎ接合１２に到達し光電流として外部回
路にとり出される。領域６および５の一部は高電界領域
であり、この領域に注入されたホットホールは光学フォ
ノンに散乱される前に、高電界よりＩｎＰのイオン化の
しきいエネルギー以上のエネルギーを受は取ることがで
きるため、アバランシェ増倍が生じる。
領域５は高電界を急激に低下させる。いわゆる電界緩和
の作用をする。領域６は全域が高電界となり、キャリア
増倍領域の膜厚を規定する作用をする。したがって、領
域５のキャリア濃度は領域６のキャリア濃度より常に高
く設定される必要がある。
の作用をする。領域６は全域が高電界となり、キャリア
増倍領域の膜厚を規定する作用をする。したがって、領
域５のキャリア濃度は領域６のキャリア濃度より常に高
く設定される必要がある。
以上述べたアバランシェ増倍現象を利用したＡＰＤのデ
バイス動作を確実に得るには、受光面内で均一な増倍を
得ることが大切である。
バイス動作を確実に得るには、受光面内で均一な増倍を
得ることが大切である。
本実施例では、キャリア濃度が高い層が受光面直下に形
成されているため、降伏電圧を受光面内では低く、主接
合１２のエツジ部では高くすることができる。このため
、エツジ降伏を抑止することができ、受光面内で均一な
アバランシェ増倍を得ることができる。また、領域５で
電界強度を急激に低下させるため、増倍領域を領域６の
厚さでほぼ制御することができる。このため、高速ＡＰ
Ｄを実現するための必須事項である増倍領域を最適の厚
さに制御することが可能となる。
成されているため、降伏電圧を受光面内では低く、主接
合１２のエツジ部では高くすることができる。このため
、エツジ降伏を抑止することができ、受光面内で均一な
アバランシェ増倍を得ることができる。また、領域５で
電界強度を急激に低下させるため、増倍領域を領域６の
厚さでほぼ制御することができる。このため、高速ＡＰ
Ｄを実現するための必須事項である増倍領域を最適の厚
さに制御することが可能となる。
第２の実施例を第２図に示す。第１図と異なる個所は、
主接合１２の外周部にガードリング接合１５を設けたこ
とである。このガードリング接合１５はＢｅのイオン注
入法またはＣｄの低温拡散法により形成される。デバイ
スの動作原理は第１図と同一であるが、ガードリング接
合１５があるため、主接合中心部とエツジ部の降伏電圧
の差がさらに大きくとれ、エツジ降伏の抑止がより効果
的に行なわれるようになる。なお、第２図ではガードリ
ング接合の深さが主接合より浅くなっているが、ガード
リングの深さを主接合より等しいかまたは深くした場合
でも、実施例の効果は変わることがない。
主接合１２の外周部にガードリング接合１５を設けたこ
とである。このガードリング接合１５はＢｅのイオン注
入法またはＣｄの低温拡散法により形成される。デバイ
スの動作原理は第１図と同一であるが、ガードリング接
合１５があるため、主接合中心部とエツジ部の降伏電圧
の差がさらに大きくとれ、エツジ降伏の抑止がより効果
的に行なわれるようになる。なお、第２図ではガードリ
ング接合の深さが主接合より浅くなっているが、ガード
リングの深さを主接合より等しいかまたは深くした場合
でも、実施例の効果は変わることがない。
第３の実施例を第３図に示す０本実施例と第１図の実施
例との違いは、半導体層５が選択的に形成されていない
ところである。イオン注入１回でデバイスの製作が可能
なため、製造プロセスが簡素化されている。ｖｌＪ作原
理については第１図と同様である。なお、第３図にはガ
ードリング接合が含まれていないが、ガードリング接合
があった場合、エツジ降伏がさらに抑止されることは第
２の実施例と同様である。
例との違いは、半導体層５が選択的に形成されていない
ところである。イオン注入１回でデバイスの製作が可能
なため、製造プロセスが簡素化されている。ｖｌＪ作原
理については第１図と同様である。なお、第３図にはガ
ードリング接合が含まれていないが、ガードリング接合
があった場合、エツジ降伏がさらに抑止されることは第
２の実施例と同様である。
第４の実施例を第４図に示す０本実施例では。
主接合１２がＺｎの押出しアニール方式によって形成さ
れている。この方式でも主接合エツジ部の局所的降伏を
抑止することが可能であり、これまで述べてきた領域５
及び６の効果により、ＧＢ積の大きい、高帯域なＡＰＤ
を実現することができる。
れている。この方式でも主接合エツジ部の局所的降伏を
抑止することが可能であり、これまで述べてきた領域５
及び６の効果により、ＧＢ積の大きい、高帯域なＡＰＤ
を実現することができる。
以上述べてきた実施例はＩｎＧａＡｓ層 Ｉ ｎ Ｐ系
ＡＰＤを対象にしたものであったが、ＩｎＡ Ｑ Ａｓ
／ ＩｎＧａＡｓ系、ＧａＡ Ｑ Ｓｂ／ ＧａＳｂ
系、ＧａＡ Ｑ Ａｓ／ ＧａＡｓ系等の他の化合物半
導体材料もしくはＳｉ、Ｇｅ等の元素半導体材料を用い
た場合であっても本発明の本質が損なわれることがない
ことは言うまでもない。
ＡＰＤを対象にしたものであったが、ＩｎＡ Ｑ Ａｓ
／ ＩｎＧａＡｓ系、ＧａＡ Ｑ Ｓｂ／ ＧａＳｂ
系、ＧａＡ Ｑ Ａｓ／ ＧａＡｓ系等の他の化合物半
導体材料もしくはＳｉ、Ｇｅ等の元素半導体材料を用い
た場合であっても本発明の本質が損なわれることがない
ことは言うまでもない。
本発明によれば、領域５と領域６を用いることにより、
アバランシェ増倍領域を最適値に制御することが可能に
なるため、ＧＢ積の大きな高速ＡＰＤを実現することが
できる。また、領域５゜６のキャリア濃度を周囲の領域
７のキャリア濃度よりも高くできるため、これまで増倍
領域を挾くしたとき問題となっていた、主接合１２の外
周部でのエツジ降伏を抑止しすることができるとともに
、禁止帯幅の小さいＩｎＧａＡｓ層３でのトンネル効果
による暗電流の劣化を防ぐことができる。
アバランシェ増倍領域を最適値に制御することが可能に
なるため、ＧＢ積の大きな高速ＡＰＤを実現することが
できる。また、領域５゜６のキャリア濃度を周囲の領域
７のキャリア濃度よりも高くできるため、これまで増倍
領域を挾くしたとき問題となっていた、主接合１２の外
周部でのエツジ降伏を抑止しすることができるとともに
、禁止帯幅の小さいＩｎＧａＡｓ層３でのトンネル効果
による暗電流の劣化を防ぐことができる。
第１図乃至第４図は本発明の実施例のＩｎＧａＡｓ／Ｉ
ｎＰ ＡＰＤの縦断面図、第５図は従来の八ＰＤの縦
断面図である。 １ ・＝ ｎ −Ｉ ｎ Ｐ基板（Ｓドープ）、２−ｎ
″″−−ＩｎＰ層（２Ｘ １０”ｃｗ＋−８，０，５μ
ｍ）、３・・・ｎ −−−ＩｎＧａＡｓ層（２Ｘ １０
”ａｍ−’、 ２．５ ｐ ｍ）、４− ｎ −−Ｉｎ
ＧａＡｓ Ｐ層（０、５〜２ Ｘ １０ ”ｃｍ−”。 ０．１〜０．３μｍ）、 ５−・ｎ−ＩｎＰ層（５〜８
Ｘ １ ０１６ｃ履−８，０，３〜０．６ μｍ）
、 ６・・・ｎ−−ＩｎＰ層（０，５〜２ Ｘ １０１
Ｂｃｍ−”、０．３〜０．６ｕ ｍ） 、 ７− ｎ−
−−Ｉ ｎ Ｐ層（２Ｘ １０ ”ｃｎ＋−”。 ３μｍ）−８−ｐ−Ｉ ｎＰ層（ＺｎｏｒＣｄ選択熱拡
散）、９・・・ＳｉＮ反射防止膜、１０・・・Ｓｔｏｗ
／ Ｓ ｉ Ｎパッシベーション膜、１１− Ａ ｕ
／ Ｐ ｔ／Ｔｉｐ型電極、１２ ・・・主接合、１３
”Ａｕ／Ｐ ｄ ／ＡｕＧｅＮｉ、 １４− Ｐ″″
−ＩｎＰ、１５−・・ガードリング接合、２１・・・ｎ
−Ｉ ｎ Ｐ基板、２２・・・ｎ−−−Ｉ ｎ Ｐ、
２３−ｎ−−−ＩｎＧａＡｓ層 ２４−ｎ−−ＩｎＧａ
Ａｓ、２５− ｎ −Ｉ ｎ Ｐ、２６−ｎ−−ＩｎＰ
。 ２７−ｎ−−−Ｉ ｎ Ｐ、２８−ｐ−Ｉ ｎ Ｐ、２
９−・・ｐ−−ＩｎＰ、３０・・・パッシベーション膜
、３１・・・反射防止膜、３２・・・ｐ型電極、３３・
・・ｎ型電極、３４・・・主接合、３５・・・ガードリ
ング接合。
ｎＰ ＡＰＤの縦断面図、第５図は従来の八ＰＤの縦
断面図である。 １ ・＝ ｎ −Ｉ ｎ Ｐ基板（Ｓドープ）、２−ｎ
″″−−ＩｎＰ層（２Ｘ １０”ｃｗ＋−８，０，５μ
ｍ）、３・・・ｎ −−−ＩｎＧａＡｓ層（２Ｘ １０
”ａｍ−’、 ２．５ ｐ ｍ）、４− ｎ −−Ｉｎ
ＧａＡｓ Ｐ層（０、５〜２ Ｘ １０ ”ｃｍ−”。 ０．１〜０．３μｍ）、 ５−・ｎ−ＩｎＰ層（５〜８
Ｘ １ ０１６ｃ履−８，０，３〜０．６ μｍ）
、 ６・・・ｎ−−ＩｎＰ層（０，５〜２ Ｘ １０１
Ｂｃｍ−”、０．３〜０．６ｕ ｍ） 、 ７− ｎ−
−−Ｉ ｎ Ｐ層（２Ｘ １０ ”ｃｎ＋−”。 ３μｍ）−８−ｐ−Ｉ ｎＰ層（ＺｎｏｒＣｄ選択熱拡
散）、９・・・ＳｉＮ反射防止膜、１０・・・Ｓｔｏｗ
／ Ｓ ｉ Ｎパッシベーション膜、１１− Ａ ｕ
／ Ｐ ｔ／Ｔｉｐ型電極、１２ ・・・主接合、１３
”Ａｕ／Ｐ ｄ ／ＡｕＧｅＮｉ、 １４− Ｐ″″
−ＩｎＰ、１５−・・ガードリング接合、２１・・・ｎ
−Ｉ ｎ Ｐ基板、２２・・・ｎ−−−Ｉ ｎ Ｐ、
２３−ｎ−−−ＩｎＧａＡｓ層 ２４−ｎ−−ＩｎＧａ
Ａｓ、２５− ｎ −Ｉ ｎ Ｐ、２６−ｎ−−ＩｎＰ
。 ２７−ｎ−−−Ｉ ｎ Ｐ、２８−ｐ−Ｉ ｎ Ｐ、２
９−・・ｐ−−ＩｎＰ、３０・・・パッシベーション膜
、３１・・・反射防止膜、３２・・・ｐ型電極、３３・
・・ｎ型電極、３４・・・主接合、３５・・・ガードリ
ング接合。
Claims (1)
- 【特許請求の範囲】 １、一方の導電型を持つ半導体層の上に少なくとも光を
吸収するための光吸収層とキャリアを増倍するための増
倍層を含む複数の半導体層を積層して形成され、かつ積
層された半導体層内にｐ・ｎ接合を含む光検出器におい
て、少なくとも増倍層を含む二つの半導体層がｐ・ｎ接
合直下に選択的に形成されていることを特徴とする光検
出器。 ２、特許請求の範囲第１項において、少なくとも増倍層
を含む二つの半導体層のキャリア濃度が周囲の半導体層
のキャリア濃度に比べて高いことを特徴とする光検出器
。 ３、特許請求の範囲第１項において、選択的に形成され
る二つの半導体層のキャリア濃度に関して、増倍層にな
る半導体層のキャリア濃度が増倍層以外の半導体層のキ
ャリア濃度よりも低いことを特徴とする光検出器。 ４、特許請求の範囲第１項において、選択的に形成され
る半導体層がＩｎＰまたはＳｉであることを特徴とする
光検出器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63089029A JPH01261874A (ja) | 1988-04-13 | 1988-04-13 | 光検出器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63089029A JPH01261874A (ja) | 1988-04-13 | 1988-04-13 | 光検出器 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01261874A true JPH01261874A (ja) | 1989-10-18 |
Family
ID=13959477
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63089029A Pending JPH01261874A (ja) | 1988-04-13 | 1988-04-13 | 光検出器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01261874A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5281844A (en) * | 1991-04-18 | 1994-01-25 | Mitsubishi Denki Kabushiki Kaisha | Avalanche photodiode |
| EP1860703A1 (en) * | 2006-05-22 | 2007-11-28 | Eudyna Devices Inc. | Semiconductor light-receiving device with carrier multiplication |
| JP2008252140A (ja) * | 2008-07-14 | 2008-10-16 | Nec Corp | 半導体受光素子及び光受信機 |
-
1988
- 1988-04-13 JP JP63089029A patent/JPH01261874A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5281844A (en) * | 1991-04-18 | 1994-01-25 | Mitsubishi Denki Kabushiki Kaisha | Avalanche photodiode |
| US5346837A (en) * | 1991-04-18 | 1994-09-13 | Mitsubishi Denki Kabushiki Kaisha | Method of making avalanche photodiode |
| EP1860703A1 (en) * | 2006-05-22 | 2007-11-28 | Eudyna Devices Inc. | Semiconductor light-receiving device with carrier multiplication |
| JP2007311720A (ja) * | 2006-05-22 | 2007-11-29 | Eudyna Devices Inc | 半導体受光素子 |
| JP2008252140A (ja) * | 2008-07-14 | 2008-10-16 | Nec Corp | 半導体受光素子及び光受信機 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4220688B2 (ja) | アバランシェホトダイオード | |
| KR900004180B1 (ko) | 반도체 광검지기 및 그 제조방법 | |
| EP3229279B1 (en) | Avalanche photodiode | |
| JP2970815B2 (ja) | 半導体受光素子 | |
| US4731641A (en) | Avalanche photo diode with quantum well layer | |
| US5866936A (en) | Mesa-structure avalanche photodiode having a buried epitaxial junction | |
| US20070267653A1 (en) | Semiconductor light-receiving device | |
| US20100133637A1 (en) | Avalanche photodiode | |
| GB2107118A (en) | Avalanche photo-diode and manufacturing method therefor | |
| JP4093304B2 (ja) | アバランシ・フォトダイオード | |
| JPH06224463A (ja) | 半導体受光装置 | |
| JP3675223B2 (ja) | アバランシェフォトダイオードとその製造方法 | |
| WO2022157888A1 (ja) | アバランシェフォトダイオード | |
| JPH04111478A (ja) | 受光素子 | |
| JP4861388B2 (ja) | アバランシェホトダイオード | |
| JPS62259481A (ja) | 半導体受光装置 | |
| JPS63955B2 (ja) | ||
| US4816890A (en) | Optoelectronic device | |
| JPH01261874A (ja) | 光検出器 | |
| JPH0513798A (ja) | 半導体受光装置 | |
| JP5303793B2 (ja) | フォトダイオード | |
| CN114762131A (zh) | 雪崩光电二极管 | |
| JP3739273B2 (ja) | 半導体光検出器 | |
| JPH06101578B2 (ja) | プレーナ型ヘテロ接合アバランシェフォトダイオード | |
| JP2995751B2 (ja) | 半導体受光素子 |