JP2007281266A - 裏面入射型フォトダイオードアレイおよびセンサ - Google Patents

Abstract

【課題】 ｎ型基板の上にｎ型層、受光層、ｐ型層、ｐ電極というような構造を形成した従来例の上面入射型のフォトダイオードアレイは、入射型のｐ電極が邪魔になる。入射光が十分に入らないしセルの寸法を小さくすることができない。
【解決手段】 ＳＩ基板またはｐ型基板の上に、ｐ型層、受光層、ｎ型層、ｎ電極という構造にした裏面入射型のフォトダイオードアレイを与える。裏面入射型であるから電極が邪魔にならない。感度を高め、寸法を小さくできる。受光層でできた電子正孔対のうち移動度の低い正孔は短い距離を短時間で走行し光電流を発生する。応答速度が高くなる。
【選択図】 図６

Description

この発明は近赤外領域に感度を持つＩｎＧａＡｓ系の裏面入射型フォトダイオードアレイとそれを用いた一次元または二次元センサに関する。フォトダイオードというのは半導体のｐｎ接合に逆バイアスを掛け光入射による電子・正孔のバンド間遷移によって電流が流れるようにした素子である。フォトダイオードアレイというのは同等の小さい受光素子を一次元的にあるいは二次元的に並べたデバイスのことをいう。

Ｓｉを用いたフォトダイオードは可視光に感度を持ち既に広く用いられている。小さい同等のＳｉフォトダイオード素子単位を多数一元的に並べたＳｉフォトダイオードアレイも既に実用化されている。微少なＳｉフォトダイオード素子単位を多数縦横に並べた二次元フォトダイオードアレイやそれを用いたカメラ、センサも実用化されており広く用いられている。一つ一つのフォトダイオードのことを画素と呼ぶこともある。

しかしＳｉはバンドギャップが広いため近赤外光には感度がない。近赤外光というのは０．８μｍ〜２．５μｍ程度の波長の光を指す。近赤外光に感度のあるフォトダイオード、フォトダイオードアレイができれば、医療用センサ、環境計測センサ、夜間用の監視装置など広い用途に使うことができる。近赤外光に感度がある材料としてＩｎ_ｘＧａ_１−ｘＡｓがある。これはＩｎとＧａの混晶比ｘを変えることによってバンドギャップＥｇを変化させることができる。しかも適当な混晶比ｘにおいてＩｎＰと格子整合し、ＩｎＰ単結晶基板の上にエピタキシャル成長させることができる。

光通信の受光素子としてＩｎＧａＡｓ受光層を持つフォトダイオードが用いられている。光通信信号の波長は１．３μｍ、１．５５μｍなどである。高々１．６μｍ程度の波長までに感度があればよい。そのため光通信の受光素子は、Ｉｎ_０．５３Ｇａ_０．４７Ａｓの受光層が用いられる。それはバンドギャップＥｇ＝０．７３ｅＶであり、吸収端波長は約１．７μｍである。ＩｎＰ基板と整合し、しかも１．６μｍまでの光に対する感度を持つ。

ｎ型ＩｎＰ基板の上にｎ−ＩｎＰバッファ層、ＩｎＧａＡｓ受光層、ＩｎＰ窓層というようにＩｎＰに格子整合する３−５族結晶をエピタキシャル成長させマスクを通し上からＺｎを拡散させてｐ領域を形成し底面にｎ電極、上面にｐ電極を設けたものである。光通信のフォトダイオードは５００μｍ角程度のチップサイズを持つ単一の素子である。ここでは一歩進めてフォトダイオードアレイ（一次元、二次元）を問題にする。さらに波長の長い光を感受するには、Ｉｎの混晶比がより高いものが必要である。例えば、吸収端波長が２．２μｍ、２．５μｍのＩｎＧａＡｓ層も製作可能である。

ｎ型単結晶ＩｎＰ基板として２インチ（直径５０ｍｍ）ウエハ−、３インチ（直径７５ｍｍ）ウエハ−を入手できる。単体のＩｎＧａＡｓ系のフォトダイオードを作るのであれば、２インチｎ−ＩｎＰウエハ−でも十分である。フォトダイオードアレイを作るにはかなり大きい寸法のウエハ−が必要である。例えばフォトダイオード単位の寸法を６０μｍ角とすると、１２８×１２８個の画素を持つ場合、一つのアレイの寸法は７６８０μｍ角となる。２インチ、３インチウエハ−の上に同等のフォトダイオードアレイを多数作ることができる。

例えば一次元フォトダイオードアレイであれば、ｎ−ＩｎＰ基板、ｎ−ＩｎＰ層、ｉ−ＩｎＧａＡｓ層、ｎ−ＩｎＰ窓層からなるエピタキシャル成長ウエハ−において、ｎ−ＩｎＰ窓層、ｉ−ＩｎＧａＡｓ層の上からマスクを通して例えば５０μｍピッチでＺｎ拡散させｐ領域をとびとびに形成しｐ領域に別々のｐ電極を付けｎ−ＩｎＰ基板の底部に共通のｎ電極を形成するということによって作ることができる。それは底面にｎ電極を付けるので上面入射型のフォトダイオードアレイとなる。

そのようなものは構造が簡単であり作製容易でありフォトダイオードと同じような手法で作製できる。ところがマスク穴からＺｎを熱拡散する場合、横方向にも拡散しｐ型領域が横に拡大する可能性がある。そのためどうしても画素面積が広くなる。一つ画素の面積を減らし画素数を増やしたいという場合熱拡散でｐ型領域を作るというフォトダイオードと同じ手法では難しい。

画素面積を減らすには、ＩｎＧａＡｓ受光層の上にｐ−ＩｎＰ層をエピタキシャル成長してｐ型領域を作るという方法が有望である。以後の説明も亜鉛拡散でｐ型領域を作るのではなく、エピタキシャル成長によって接合を作る素子構造を述べる。

上面入射形のものは上面にあるｐ電極が光入射を遮るという問題がある。光を遮らないようにできるだけｐ電極を小さくする必要がある。平坦なｎ−ＩｎＰ窓層の上から離散的にｐ型ドープをしたフォトダイオードアレイは画素寸法が小さくなるにつれ隣接素子間で電流クロストークの問題が重大になってくる。隣のｐｎ接合近くに入った光によって生じた正孔がこちらの画素のｐｎ接合に流れてくるということがありうるからである。

特開２００１−１４４２７８号

特許文献１は隣接素子間のクロストークを低減したＩｎＧａＡｓ系のフォトダイオードアレイを提案している。ｎ−ＩｎＰ基板の上にｎ−ＩｎＰ層、ｉ−ＩｎＧａＡｓ層、ｐ−ＩｎＰ層をエピタキシャル成長し、個々のフォトダイオード単位を分離するための格子状溝をエッチングによってｎ−ＩｎＰ層まで穿ち、単位毎の隆起部を作り、隆起部側壁と上面の一部をＳｉＮ絶縁膜によって覆い、上部にｐ電極を溝の底部のｎ−ＩｎＰ層にｎ電極を設けている。

これもＩｎＰ基板底部にｎ電極を付けるので裏面から光が入らない。そのために上面入射型でありｐ電極の隙間から光が受光層へ入るようになっている。素子間を深い溝で分離しているのが特徴である。素子間が分離溝で絶縁されておりあるｐｎ接合で出来た正孔がとなりのｐｎ接合に入ることによる電流クロストークは抑制される。

特許文献１はｎ−ＩｎＰ基板の上にｐｉｎフォトダイオードを作るということの他に半絶縁性（ＳＩ：ｓｅｍｉ−ｉｎｓｕｌａｔｉｎｇ）ＩｎＰ基板の上に厚いｎ−ＩｎＰ層、ｉ−ＩｎＧａＡｓ層、ｐ−ＩｎＰ層をエピタキシャル成長し、素子分離のための格子状溝をｎ−ＩｎＰ層まで穿ち、素子単位の隆起部の側壁、上面をＳｉＮ膜によって覆い、ｎ−ＩｎＰ層にｎ電極を、頂上のｐ−ＩｎＰ層にｐ電極を設けたフォトダイオードアレイをも提案している。

ｎ型ＩｎＰウエハ−は入手しやすいし低抵抗のｎ型ウエハ−が容易に得られるという利点がある。ｐ型ＩｎＰウエハ−はもちろん作製できるが多数キャリヤが正孔になり移動度が低いのでドーピング量を上げても低抵抗になりにくい。基板の裏面に電極を付けて電流を縦に通すので基板が高抵抗であってはならない。それでｎ型ＩｎＰ基板を用いることが多い。それは光素子でなくても当然のことである。

であるからＩｎＧａＡｓ系フォトダイオードアレイはｎ−ＩｎＰウエハ−の上に、ｎ−ＩｎＰバッファ層を積みその上にＩｎＧａＡｓ層、窓層などを設けマスクを通し上からｐ型ドーパントをドープしたものが提案され製作されている。実際に製作されたフォトダイオードアレイはそのような構造になっている。提案されているものでもそのようなｎ−ＩｎＰ基板構造を取っている。それは上から見るとｐ層、ｉ層、ｎ層が並ぶのでｐｉｎ型のフォトダイオードであるということができる。

基板として入手しやすいｎ型ＩｎＰウエハ−を使いｐｉｎ形のフォトダイオードアレイとするのはごく自然のことである。

ｎ−ＩｎＰ基板を使うので基板の裏面にｎ電極を付ける。裏面から光が入らないので上面入射型のフォトダイオードアレイとなる。上面入射側の場合、入射側にｐ電極がある。ｐ電極が邪魔になるので上面入射型では入射光の損失がある。全ての光が受光層へ入らない。入射側に電極があると電極が邪魔になる。ｐ電極以外の部分に入射した光を受光しなければならない。だからｐｎ接合面積が広くなる。ｐｎ接合を広く取る必要があるので画素密度を上げようとしても限度がある。またｐｎ接合が広いと接合容量Ｃが大きくなるので高速応答性が得られない。

裏面入射型であればｐ電極が邪魔になるということはない。ｐｎ接合面積を小さくできる。裏面入射型というのは、ｎ−ＩｎＰ基板の底の四辺にだけｎ電極を付け中央部は誘電体窓にし、上面中央ｐ型領域にはｐ電極を付け裏面から光を入射させるようにしたものである。それだと入射側には電極がなく透明窓とすることができる。全ての光が受光層へ入るようにし感度を上げようとすると、裏面入射型のフォトダイオードアレイの方が望ましいはずである。

ｎ−ＩｎＰ基板を用いた３−５族半導体の裏面入射型フォトダイオードというのは沢山ある。既に実績もある。裏面入射型フォトダイオードは受光部が広くて位置決めが容易で感度も高いという利点がある。ｎ−Ｓｉ基板上のＳｉ層のｐｎ接合を用いた上面入射型フォトダイオードアレイというものもある。

ｎ−基板を用いその上にｎ−ＩｎＰ層、ｉ−ＩｎＧａＡｓ受光層、ｐ−ＩｎＰ窓層をエピタキシャル成長させた裏面入射型フォトダイオードアレイの場合高速応答性の問題があるということに気付いた。１０ＧＨｚ以下の信号応答性でよいのであればあまり問題でないが１０ＧＨｚを越える高速応答性を得たいという場合は次のような問題がある。

図１は簡略化されたエピタキシャル成長で作ったフォトダイオードの構造図である。ｎ−ＩｎＰ基板２の上にｎ−ＩｎＰ層３、ＩｎＧａＡｓ受光層４、ｐ−ＩｎＰ層５が存在する。熱拡散で作ったものでなく、ＩｎＧａＡｓ受光層４の上にｐ−ＩｎＰ窓層を付けるのでｐｎ接合が受光層４と窓層５の境界になる。
ｐ−ＩｎＰ層５に付けたｐ電極６が電源７のマイナス極につながり、ｎ−ＩｎＰ基板２に設けたｎ電極８が逆バイアス電源７のプラス極につながっているとする。ｎ側が正にｐ側が負になるよう逆バイアスＶｂが掛かっている。

逆バイアスＶｂのために、ＩｎＧａＡｓ受光層４には上向きの電界Ｅが存在する。ｎ−ＩｎＰ層３とＩｎＧａＡｓ受光層４の境界をＦ（下境界）とし、ＩｎＧａＡｓ受光層４とｐ−ＩｎＰ窓層５の境界をＧ（上境界）とする。ｎ−ＩｎＰ基板２、ｎ−ＩｎＰ層３、ｐ−ＩｎＰ層５は抵抗が低く、受光層４は抵抗が高いので逆バイアスＶｂは殆ど受光層４に係る。受光層４の厚みをＬとする。受光層４の両端ＦＧの間にＶｂ／Ｌの電界Ｅが発生している。電界Ｅの向きは下境界Ｆから上境界Ｇに向かう方向である。

入射光がｎ−ＩｎＰ基板２から入射し、ｎ−ＩｎＰ層３を透過し、ＩｎＧａＡｓ受光層４に入る。この層のバンドギャップＥｇが入射光のエネルギーより低いのでＩｎＧａＡｓ受光層４が入射光を吸収する。一つのホトンが一組の電子正孔対を受光層４中に作る。電子ｅは電界Ｅのために下境界Ｆに向かう力を受ける。正孔ｈは電界Ｅのために上境界Ｇに向かう力を受ける。

裏面から入射した光は受光層４の下境界Ｆ近くで大部分が吸収される。受光層４の厚みＬはその厚みで入射光のすべてを吸収できるように決められる。吸収係数をαとし、受光層４の内部の点の下境界Ｆからの高さをｚとすると、Ｗの強さの光が裏面から入射したときＷｅｘｐ（−αｚ）というように減衰してゆく。受光層で殆ど吸収されるよう厚みＬを決めるのでｅｘｐ（−αＬ）は殆ど０に近い。

だから入射光は受光層４の中でも始端である下境界Ｆの近くで殆ど吸収されるのである。すると電子正孔対も下境界Ｆの近くで発生することになる。

電子ｅが下境界Ｆに到達し且つ正孔ｈが上境界Ｇに到達して初めて一単位の光電流が流れる。つまりどちらか遅い方のキャリヤによって光電流発生の時間遅れτが決まってくる。

ｐ型拡散でなく、エピタキシャル成長でｐ−ＩｎＰ層を作っているから受光層４の全体に電界がかかる。電子ｅが下境界Ｆへ移動するのに時間はあまりかからない。ＩｎＧａＡｓにおいて電子移動度は大きいからである。ＩｎＧａＡｓ層の結晶性によるが電子ｅの移動度は大体１００００〜１５０００ｃｍ^２／Ｖｓｅｃの程度である。正孔ｈの移動度は大体３００〜４００ｃｍ^２／Ｖｓｅｃの程度である。正孔ｈの移動度は電子移動度の１／３０程度である。

同じ電界がかかっていても正孔の移動速度は極めて遅い。正孔ｈが上境界Ｇへ移動するには長い時間がかかる。つまり光入射から光電流が流れるまでの遅れ時間τは殆ど正孔によって決まるということである。

裏面入射型だから殆どの入射光は下境界Ｆの近くで吸収されここで電子正孔対ができる。だから常に電子が短い距離を走り正孔ｈが長い距離を走るということになる。正孔ｈは移動速度が遅いのに長い距離を走行するのでよけいに遅れてしまう。それが裏面入射型のフォトダイオードの応答速度を著しく下げてしまう。

下境界Ｆからｚの距離での光強度はＷｅｘｐ（−αｚ）であり、単位長さ当たりの変換効率をβとすると、ｚに於ける微小厚みｄｚでβＷｅｘｐ（−αｚ）ｄｚの電子正孔対が発生する。上境界Ｇまでの距離は（Ｌ−ｚ）であるから、これが上境界Ｇに到達するまでの時間は（Ｌ−ｚ）／μ_ｈＥである。μ_ｈは正孔の移動度である。簡単のため上境界Ｇで光の強度は０に減衰していると仮定する。ｅｘｐ（−αＬ）＝０という仮定である。

∫ｅｘｐ（−αｚ）ｄｚ＝α^−１である。積分範囲はｚ＝０〜Ｌである。平均の遅延時間τは

τ＝（α／μ_ｈＥ）∫（Ｌ−ｚ）ｅｘｐ（−αｚ）ｄｚ
＝（Ｌ−α^−１）／（μ_ｈＥ） （１）

となる。全ての入射光が下境界Ｆで吸収された場合遅延時間はＬ／（μ_ｈＥ）であるがＦの近傍に少し広がっているので、それよりも１／（αμ_ｈＥ）だけ短くなる。

平均遅延時間を短縮するには受光層厚みＬを減らす、吸収係数αを減らすということが考えられる。しかしＩｎＧａＡｓ結晶の光の吸収係数αは波長の関数として決まっており簡単に増減できない。

受光層厚みＬはｅｘｐ（−αＬ）が０に近いという条件で決められるのであまり薄くすることもできない。

逆バイアスＶｂを増やすと電界Ｅが増え遅延時間τが短くなる。しかし逆バイアスＶｂはできるだけ低くしたいという要望がある。５Ｖでは大きすぎる。３Ｖでもまだ大きい。１Ｖ程度の逆バイアスで作動することが望まれる。だからこれもあまり大きくできない。

残されたものは分母の正孔移動度である。受光層の結晶のでき具合で正孔移動度は異なる。よい結晶を作れば正孔移動度を上げることができる。しかし先ほど述べた正孔移動度μ_ｈ＝３００〜４００ｃｍ^２／Ｖｓｅｃというのは良好な結晶での値である。正孔移動度μ_ｈをこれ以上に高めることは難しい。

そのような訳でエピタキシャル成長によって上からｐｉｎ構造を構成した裏面入射型のフォトダイオードアレイは正孔移動度による応答速度の限界があることが分かる。

１０ＧＨｚまでの応答速度であれば正孔移動度μｈによる限界はあまり問題ではない。しかし１０ＧＨｚを越える応答速度を得たいとすれば正孔ｈに長い距離を走らせるという素子では不十分である。

現在のところそれほど高速応答性を必要とする近赤外カメラや、近赤外センサの需要はない。しかし近赤外域で高速応答するフォトダイオードアレイができれば広大な用途が拓ける。本発明は、１０ＧＨｚ以上の高速の応答速度を実現できる近赤外フォトダイオードアレイを提供することを目的とする。

本発明のフォトダイオードアレイは、エピ層の積層順序を反対にして、上からｎｉｐという構造にしたものである。本発明は、上からｎ型層、受光層、ｐ型層、基板という順序で積層し、ｐ型層に至る分離溝によってフォトダイオード素子単位を分離し、分離溝に露呈した側面は絶縁体の絶縁膜で保護するか絶縁性のＩｎＰを埋め込んだ裏面入射型フォトダイオードアレイを提案する。この構造であれば正孔ｈの移動距離が短いので１０ＧＨｚ以上の高速動作が可能である。

ｎ型層はｎ−ＩｎＰあるいはｎ−ＩｎＧａＡｓである。受光層は、ＩｎＧａＡｓ、ＩｎＧａＡｓＮ、ＩｎＧａＡｓＮＳｂあるいはＩｎＧａＡｓＮＰ受光層である。ｐ型層は、ｐ−ＩｎＰ、ｐ−ＩｎＧａＡｓである。基板は半絶縁性（ＳＩ；ｓｅｍｉ−ｉｎｓｕｌａｔｉｎｇ）ＩｎＰ基板或あるいはｐ型ＩｎＰ基板とする。光は基板底面側つまり裏面から入射する。上方から半導体層の構成を列挙すると次のようになる。

ｎ型層 ｎ−ＩｎＰ、又はｎ−ＩｎＧａＡｓ
受光層 ＩｎＧａＡｓ、ＩｎＧａＡｓＮ、ＩｎＧａＡｓＮＳｂ又はＩｎＧａＡｓＮＰ
ｐ型層 ｐ−ＩｎＰ、又はｐ−ＩｎＧａＡｓ
基板 ＳＩ−ＩｎＰ、又はｐ−ＩｎＰ
絶縁膜 ＳｉＮ、ＳｉＯＮ、ＳｉＯ_２、ポリイミド樹脂、絶縁性ＩｎＰ埋め込み

ｎ型層、受光層、ｐ型層何れも、３−５族半導体よりなる。３−５族といってもＧａＡｓ基板の上に整合するものではない。またＧａＮのようなものでもない。本発明が３−５族というのはＩｎＰ基板の上に整合するものである。本発明では、ＩｎＰ基板に整合する３−５族半導体を、フォトダイオードアレイの層の組成として採用する。それは上に述べたように、ＩｎＰ、ＩｎＧａＡｓ、ＩｎＧａＡｓＮ、ＩｎＧａＡｓＮＳｂ、ＩｎＧａＡｓＮＰなどを含む。

ＳＩ−ＩｎＰ基板は鉄（Ｆｅ）やクロム（Ｃｒ）などの遷移金属をドープすることによって得られる。現在、２インチ径（５０ｍｍ）ＳＩ−ＩｎＰ基板を容易に入手することができる。抵抗率が高く絶縁体に近い。ＳＩ−ＩｎＰ結晶の長所は透明度が高いということである。入射光を殆ど吸収することなく通すことができる。裏面入射型であるからこれは大きな利点である。それに対して、ｎ−ＩｎＰ基板、ｐ−ＩｎＰ基板は何れも不純物による光吸収があり基板による入射光損失がある。

ＳＩ基板は絶縁性なので底部に電極を付けるわけに行かない。基板の上のｐ−ＩｎＰ層までエピ層の一部をエッチング除去しｐ−ＩｎＰ層にｐ電極を付ける。ｐ電極は共通の電極である。ｎ電極は一番上のｎ−ＩｎＰ層に付ける。ｎ電極は素子ごとの個別の電極である。

基板としてｐ−ＩｎＰ基板を用いることもできる。亜鉛（Ｚｎ）をドープすることによってｐ−ＩｎＰウエハ−を作ることができる。現在２インチ径（５０ｍｍ）のｐ−ＩｎＰが製造可能である。ｐ型基板の場合は基板の底面の一部にｐ電極を設けることができる。ｐ−ＩｎＰ結晶は、入射光をかなり吸収し損失がある。また抵抗率が高い。だからｐ−ＩｎＰ基板の場合は素子を作製したあとｐ型基板の底面を研磨、エッチングなどで除去し基板厚みを減らすようにする。

基板のすぐ上にはｐ型層を積層する。これはｐ−ＩｎＰ層またはｐ−ＩｎＧａＡｓ層である。基板と整合する条件によって混晶比が決まる。このｐ型層のキャリヤ濃度は１×１０^１９ｃｍ^−３以上とする。１×１０^１９ｃｍ^−３以上であれば、ｐ電極と良好なオーミック接触を確保することができる。

受光層は低キャリヤ濃度のＩｎＧａＡｓ、ＩｎＧａＡｓＮ、ＩｎＧａＡｓＮＳｂ、ＩｎＧａＡｓＮＰである。ＩｎＧａＡｓだと波長０．９μｍ〜１．７μｍの近赤外に感度がある。受光波長上限を２μｍ以上に延ばすにはＩｎＧａＡｓＮを受光層に用いる。ＩｎＧａＡｓＮＳｂ、ＩｎＧａＡｓＮＰを受光層にすると、受光波長の上限を３μｍまで広げることができる。

受光層はｉ型半導体層の単層とすることもできる。例えばｉ−ＩｎＧａＡｓ受光層だけを設ける。受光層はあるいはｎ型とｐ型の半導体層の組み合わせ二重層とすることができる。例えばｎ−ＩｎＧａＡｓとｐ−ＩｎＧａＡｓの組み合わせになる二重受光層である。

受光層の上のｎ型層は、ｎ−ＩｎＰまたはｎ−ＩｎＧａＡｓとする。ＩｎＧａＡｓの場合は基板との整合から混晶比が決まる。

単に層を積んだだけでは素子分離ができない。そこで縦横等間隔平行に多数の分離溝を切って素子間を分離する。４つの溝で囲まれた部分が１つの素子（画素）である。

一次元の場合は、Ｍ個の同等の画素が一列に並ぶ（Ｍ×１）ようにする。Ｍの値は１６、６４、２５６、…のように２の累乗にするのが便利であるがそれに限らず任意の自然数にすることができる。

二次元の場合は、Ｍ×Ｎ個の同等の画素が矩形状（Ｍ×Ｎ）に並ぶようにする。Ｍ、Ｎの値は、１６、６４、２５６、５１２…のように２の累乗にしてもよい。その他任意の自然数にすることができる。

分離溝で素子分離をすると、エピ層の境界が側面に露呈する。ｐｎ接合面が外部に露呈するとそこから劣化が始まる。接合が劣化すると整流性が低下し暗電流が増える。劣化を防ぐために分離溝で露呈した側面はＳｉＮ、ＳｉＯ_２、ＳｉＯＮ、ポリイミド樹脂などの絶縁体被膜によって覆うようにする。あるいは分離溝をｉ−ＩｎＰ単結晶によって埋め込んでｐｎ接合を覆うようにする。ＳｉＮ、ＳｉＯ_２、ＳｉＯＮ、ポリイミド樹脂などの絶縁体膜で側面に露呈したｐｎ接合部を被覆すればｐｎ接合部を介した電流リークを防止することができる。動作のために印加する逆バイアス電圧は数ボルトであり、この程度の電圧であればリーク電流を防止する方法としてＳｉＮなどの絶縁膜で被覆することで充分である。さらには、i-ＩｎＰなどの高抵抗の半導体結晶で埋め込んでｐｎ接合部を保護すれば高電圧でもリーク電流は発生しない。

頂部のｎ型層にｎ電極を設ける。上面から光が入射しないのでｎ電極は邪魔にならない。ｎ電極の寸法をことさら小さくする必要はない。

［１．半絶縁基板の場合］
半絶縁基板を使う第１のタイプのフォトダイオードアレイの層構造を上から書くと次のようになる。簡単のため受光層はｉ−ＩｎＧａＡｓとし上下のｎ型、ｐ型層はＩｎＰだとする。もちろん、他の組み合わせも可能である。

ｎ電極
ｎ−ＩｎＰ層
ＩｎＧａＡｓ受光層
ｐ−ＩｎＰ層 ｐ電極
ＳＩ−ＩｎＰ基板

半絶縁基板フォトダイオードアレイの製造工程を図３〜図７によって説明する。
図３のように半絶縁（ＳＩ−）ＩｎＰ基板２０を準備する。図４のように、半絶縁ＩｎＰ基板２０の上に、ｐ−ＩｎＰ層２５、ＩｎＧａＡｓ受光層２４、ｎ−ＩｎＰ層２３をエピタキシャル成長する。エピ層にマスクを付け、エッチングによって素子分離溝２９、２９を等間隔にｐ−ＩｎＰ層２５まで穿つ。アレイの側周に当たる部分には外周溝３０を設ける。図５に示した断面になる。フォトダイオード単位素子が分離される。一次元ならＭ×１に、二次元ならＭ×Ｎというようなフォトダイオード単位素子が並んでいる。

フォトダイオード単位の側面と上面を絶縁膜３４によって覆う。絶縁膜３４はＳｉＮ、ＳｉＯＮ、ＳｉＯ_２などの絶縁膜をＣＶＤ、スパッタリングなどによって形成したものである。図６のような断面構造となる。フォトダイオード単位の上面中央部の絶縁膜３４を除去し、ｎ電極２８をｎ−ＩｎＰ層２３にオーミック接合する。ｎ電極は例えばＡｕＧｅＮｉである。ｎ電極２８は個別電極である。

外周溝３０に露呈するｐ−ＩｎＰ層２５に共通のｐ電極２６をオーミック接合する。ｐ電極は例えばＡｕＺｎである。

図６にフォトダイオードアレイの断面構造を示す。図７に平面図を示す。
ＩｎＰ基板２０の厚みは例えば２００μｍ〜３００μｍ程度である。その上のｐ型ＩｎＰ層２５のキャリヤ濃度はｐ＝１０^１９ｃｍ^−３あるいはそれ以上である。ｐ型ＩｎＰは炭素をドープすることによって得られる。

基板２０との境界からｐ電極２６迄（平面部）の厚みは１μｍ〜２μｍ程度である。ｐ電極２６の高さからｐｎ接合（２４・２５の境界）までの厚みは０．３μｍ〜０．５μｍ程度である。ノンドープＩｎＧａＡｓ受光層２４の厚みは２μｍ程度である。キャリヤ濃度はｎ＝１０^１４〜１０^１６ｃｍ^−３である。

その上のｎ型ＩｎＰ層２３の厚みは１μｍ〜２μｍである。キャリヤ濃度は例えばｎ＝１０^１８〜１０^１９ｃｍ^−３である。ｎ型ＩｎＰは例えばＳｉをドープすることによって得られる。

絶縁膜はＳｉＮ、ＳｉＯＮ、ＳｉＯ_２、ポリイミドなどである。ＳｉＮ、ＳｉＯＮなどはＣＶＤで形成できる。ポリイミドは流動性の材料をスピナーで塗布し硬化させることによって被膜とする。単位素子間の繰り返し周期ｐ（ピッチ）はｐ＝３０μｍ〜５０μｍ程度である。

入射光９は底面から入射し、ＳＩ−ＩｎＰ基板２０、ｐ−ＩｎＰ層２５を通過して受光層２４に至りここで吸収される。光の吸収によって電子正孔対ができる。正孔ｈはｐ型層２５に向かって短い距離を走る。電子ｅはｎ型層２３へ向かってより長い距離をより高速で走行する。電子ｅの速度が速いのでより応答速度は高くなる。これは４×４（Ｍ×Ｎ）のものを描いているが実際にはＭ、Ｎは３２、６４、１２８、２５６、５１２…というような大きな自然数である。

そのようなフォトダイオードアレイ構造を作ったあと、上頂部にあるｎ電極を電子デバイスの個別の電極に接続して上方部分を樹脂で固めてガラス、樹脂、セラミック、金属などの補強基板に接着したのち、半導体基板２０の部分の一部あるいは全部を研磨、エッチングによって除去することもできる。

基板を薄くしあるいは基板を除去すれば基板による入射光の吸収が少なくなり受光層へ入る入射光が増強される、という利点がある。

［２．ｐ型基板の場合］
ｐ型基板を使う第２のタイプのフォトダイオードアレイの層構造を上から書くと次のようになる。簡単のため、受光層はＩｎＧａＡｓとし、上下のｎ型、ｐ型層はＩｎＰだとする。

ｎ電極
ｎ−ＩｎＰ層
ＩｎＧａＡｓ受光層
ｐ−ＩｎＰ基板
ｐ電極

ｐ型基板ＩｎＰの上にフォトダイオードアレイを作る工程も先述のＳＩ基板の上にフォトダイオードアレイを作るのとほぼ同様であるから説明を省略する。

［３．ＣＭＯＳ＋半絶縁基板よりなるセンサ］
本発明のフォトダイオードアレイは、裏面入射型であるから、上部のｎ電極の方から光が入らない。だから上部のｎ電極が開いている（光が入らないということ）。しかも上部のｎ電極は素子単位（画素）ごとの個別の電極である。個別電極の方が開いているということは有利な性質である。

Ｍ×１（一次元）あるいはＭ×Ｎ（二次元）のｎ電極に対し、同じ寸法・間隔の電極（１：１対応）を持つＳｉ−半導体デバイス（Ｓｉ−ＣＭＯＳ）を裏返して直接に接合すれば画素信号をＳｉ−ＣＭＯＳで直接に増幅、整形などの処理をすることができる。そのような電子デバイスとフォトダイオードアレイの複合によって撮像装置やセンサを作製することができる。そのようなＣＭＯＳを付けたセンサ構造は上から順に次のように書くことができる。

ＣＭＯＳ
ＣＭＯＳ電極（ｎ電極に１：１対応）
ｎ電極
ｎ−ＩｎＰ層
ＩｎＧａＡｓ受光層
ｐ−ＩｎＰ層 ｐ電極
ＳＩ−ＩｎＰ基板

図８、図９は一次元リニアフォトダイオードアレイの電極を電子回路部（ＣＭＯＳ）の電極と接続した一次元のセンサの例を示す。図８は電子回路無接続部分の平面図である。図９は図８のＡ−Ａ断面図である。フォトダイオードアレイの個々の単位フォトダイオード素子のｎ電極２８の上に掛かり絶縁膜３４の側面を伝うように配線電極３５を設ける。配線電極３５と電子回路部３８の適当な電極とをボンデイングワイヤ３６によって接続してある。共通のｐ電極２６は、電子回路部３８の他の電極とボンデイングワイヤ３７によって接続してある。これによって可視光〜近赤外の一次元センサとすることができる。

図１０は二次元フォトダイオードアレイと電子回路部（ＣＭＯＳ等）４０の電極４２、４３を直接に接合した撮像装置の断面図である。電子回路部４０は、表面に、ｎ電極用の電極が格子状に形成されている。周辺部にはｐ電極用の電極が形成されている。電子回路部４０を裏返し、単位素子の上頂部にあるｎ電極２８を、電子回路部４０の電極４２と、周辺部の共通のｐ電極２６を電子回路部４０の対応した電極４３に直接に接続する。ＣＭＯＳ側の電極を例えばＩｎ金属とすると加熱冷却するだけで簡単にｎ電極２８、ｐ電極２６に接続できる。これはワイヤボンデイングなどを使わず接続が容易であるし配線抵抗を減らすことができるという利点がある。

電子回路部４０と一体化したフォトダイオードアレイの基板（ＳＩ−ＩｎＰ基板又はｐ−ＩｎＰ基板）をそのまま付けておいても良い。

しかしここでは、基板は殆ど総てを研磨等によって削除している。基板とｐ−ＩｎＰは少し残っているが合計厚みは３μｍ〜５μｍ程度のごく薄い層であってよい。しかしこれだけでは強度が不十分であるから、ｐ−ＩｎＰ層２５には吸収の少ない透明のプラスチック板や、ガラス板を貼付けるようにする。

基板を除くことによって基板による入射光９の吸収を防ぐことができる。それによって可視光、近赤外の吸収を減らし高感度のフォトダイオードアレイとなる。撮像装置やその他の二次元センサとすることができる。例えば３２０セル×２００セルのフォトダイオードアレイを持つ二次元センサを構成することができる。

［４．ＣＭＯＳ＋ｐ型基板の場合］
ｐ型基板を使う第２のタイプのフォトダイオードアレイにＣＭＯＳを付けた場合の層構造を上から書くと次のようになる。

ＣＭＯＳ
ＣＭＯＳ電極（ｎ電極に１：１対応）
ｎ電極
ｎ−ＩｎＰ層
ＩｎＧａＡｓ受光層
ｐ−ＩｎＰ基板

これによっても図８、９と同様の一次元センサ、図１０の二次元センサを作ることができる。図１０のように基板を削り落としてしまえば基板による吸収がないので、ｐ型基板の上に作製しても同じことである。

基板側から光が入射する裏面入射型のフォトダイオードアレイであって、上からみてｎｉｐ構造となっている。裏面入射型であるのでｐ電極が入射光を遮るという従来の上面入射型のデバイスの問題がない。ｐ電極が邪魔にならず素子単位の寸法を小さくできる。感度や分解能を上げることができる。光がｐ型領域の方から受光層へ入りｐ領域・受光層の境界近くで殆ど吸収される。だから正孔は短い距離を走行し、電子が長い距離を走行することになる。正孔の移動度は低いので正孔の走行距離が短いということは光電変換の遅延時間が短いということである。そのために高速応答性を持つフォトダイオードアレイを作ることができる。１０ＧＨｚを越える高速応答性を得ることができる。

図２によって本発明のフォトダイオードアレイの単位フォトダイオード素子において、入射光によって発生した電子正孔対の運動を説明する。単位素子は半絶縁（ＳＩ−）ＩｎＰ基板２０の上に、ｐ−ＩｎＰ層２５、ＩｎＧａＡｓ受光層２４、ｎ−ＩｎＰ層２３を積層し、ｐ−ＩｎＰ層２５にｐ電極２６を、上頂部にはｎ電極２８を形成したものである。逆バイアス電源２７によって、逆バイアスＶｂが印加されている。それによって受光層２４にはｎ側からｐ側へ向かう電界Ｅが生ずる。

ＳＩ−ＩｎＰ基板２０から入射光９が入る。入射光９のエネルギーより、ＩｎＰのバンドギャップが広いので、ＩｎＰ基板２０、ｐ−ＩｎＰ層２５は殆ど入射光９を吸収しない。入射光９はバンドギャップの狭い受光層２４で吸収される。

ｐ−ＩｎＰ層２５とＩｎＧａＡｓ受光層２４の境界をＫとする。ＩｎＧａＡｓ受光層２４と、ｎ−ＩｎＰ層２３の境界をＨとする。ＫＨ間距離をＬとする。Ｋから上向きの距離をｚとする。受光層の吸収係数をαとする。吸収のため、受光層において、光強度はｅｘｐ（−αｚ）というように減衰する。電子正孔対の生成は光強度に比例するので微少厚みｄｚでの電子正孔対生成数はＷｅｘｐ（−αｚ）ｄｚである。Ｗは変換率である。そこから電界Ｅによって正孔ｈは境界Ｋへ、電子ｅは境界Ｈへと進む。正孔ｈが走行する距離はｚである。これは短い距離である。電子ｅが走行する距離は（Ｌ−ｚ）である。これは長い距離である。

正孔ｈの走行速度はμ_ｈＥである。正孔がＫまで走行するのに要する平均走行時間τ_ｈは

τ_ｈ＝（α／μ_ｈＥ）∫ｚｅｘｐ（−αｚ）ｄｚ
＝ １／αμ_ｈＥ （２）

電子ｅの走行速度はμ_ｅＥである。電子がｈまで走行するのに要する平均走行時間τ_ｅは

τ_ｅ＝（α／μ_ｅＥ）∫（Ｌ−ｚ）ｅｘｐ（−αｚ）ｄｚ
＝（Ｌ−α^−１）／μ_ｅＥ （３）

というようになる。
μ_ｅ＝１００００〜１５０００ｃｍ^２／Ｖｓ
μ_ｈ＝３００〜４００ｃｍ^２／Ｖｓ

の程度である。受光層の厚みＬや、受光層の吸収係数αによって、平均走行時間は異なる。例えば受光層厚みをＬ＝３μｍ、吸収係数をα＝２μｍ^−１と仮定し、μ_ｅ＝１００００ｃｍ^２／Ｖｓ、μ_ｈ＝３００ｃｍ^２／Ｖｓ、Ｖｂ＝１Ｖ、Ｅ＝Ｖｂ／Ｌ＝０．３３Ｖ／μｍとすると、

τ_ｈ＝５０ｐｓ
τ_ｅ＝７ｐｓ

となる。但しｐｓ＝１０^−１２ｓである。依然として正孔の平均走行時間の方が電子走行時間より長い。しかし従来例の上からｐｉｎとなるフォトダイオードの場合の平均走行時間は（１）式から同じ条件で計算すると、

τ＝２５０ｐｓ

となる。αとＬの関係によるが、上のような仮定であると、本発明のｎｉｐフォトダイオードの方が従来例のものよりも光電変換の遅延時間が１／５程度小さいということが分かる。例えば１０ＧＨｚの信号であると、その逆数が１００ｐｓであるから、τが２５０ｐｓでは追随できない。それに対して本発明の場合は、平均遅延時間が５０ｐｓであるから信号に応答できる。

［実施例１： ｎｉｐ一次元フォトダイオードアレイ］
半絶縁性（ＳＩ）鉄（Ｆｅ）ドープＩｎＰウエハ−を基板とする。ＳＩ−ＩｎＰ基板に、ｐ型ＩｎＰ層、ｐ型ＩｎＧａＡｓ受光層、ｉ型ＩｎＧａＡｓ受光層、ｎ型ＩｎＰ層をＭＯＶＰＥ法によって形成した。具体的な層構造（ドーパント、キャリヤ濃度、層厚み）を上から書くと次のようである。

ｎ型ＩｎＰ層（Ｓｉドープ、ｎ＝２×１０^１８ｃｍ^−３、ｄ＝１μｍ）
ｉ型ＩｎＧａＡｓ受光層（ノンドープ、ｎ＝５×１０^１４ｃｍ^−３、ｄ＝３μｍ）
ｐ型ＩｎＧａＡｓ受光層（Ｚｎドープ、ｐ＝１×１０^１８ｃｍ^−３、ｄ＝０．３μｍ）
ｐ型ＩｎＰ層（Ｃドープ、ｐ＝２×１０^１９ｃｍ^−３、ｄ＝２μｍ）
ＳＩ−ＩｎＰ基板（Ｆｅドープ）

ＳＩ−ＩｎＰウエハ−の主オリエンテーションフラット（主ＯＦ）と平行に幅５μｍ、深さ５．５μｍの分離溝をドライエッチングによって３０μｍピッチで形成した。これはｐ型ＩｎＰ層の途中に至る深さの分離溝である。
その後、ドライエッチングで形成した分離溝と垂直に幅３０μｍを残してその周辺をウエットエッチングによって除去し、一辺が３０μｍの矩形（３０μｍ×３０μｍ）のメサ型フォトダイオード素材が５１２個一列に並んだ一次元のアレイを作製した。

３０μｍ角の周辺をＳｉＮ膜で被覆した。個々のフォトダイオード素子単位の上に２０μｍ角のｎ電極を形成した。ｎ電極はＡｕＧｅＮｉである。エッチングによって露呈したｐ型ＩｎＰ層の上にｐ電極を形成した。ｐ電極はＡｕＺｎである。

そのようにして製造したフォトダイオードアレイは、１Ｖの逆バイアスで１０ＧＨｚを越える高速の応答速度を得ることができた。

［比較例１： ｐｉｎ一次元フォトダイオードアレイ］
半絶縁性（ＳＩ）鉄（Ｆｅ）ドープＩｎＰ基板に、ｎ型ＩｎＰ、ｉ型ＩｎＧａＡｓ受光層、ｐ型ＩｎＧａＡｓ受光層、ｐ型ＩｎＰ層をＭＯＶＰＥ法によって形成した。具体的な層構造（ドーパント、キャリヤ濃度、層厚み）を上から書くと次のようである。

ｐ型ＩｎＰ層（Ｃドープ、ｐ＝２×１０^１９ｃｍ^−３、ｄ＝１μｍ）
ｐ型ＩｎＧａＡｓ受光層（Ｚｎドープ、ｐ＝１×１０^１８ｃｍ^−３、ｄ＝０．３μｍ）
ｉ型ＩｎＧａＡｓ受光層（ノンドープ、ｎ＝５×１０^１４ｃｍ^−３、ｄ＝３μｍ）
ｎ型ＩｎＰ層（Ｓｉドープ、ｎ＝２×１０^１８ｃｍ^−３、ｄ＝２μｍ）
ＳＩ−ＩｎＰ基板（Ｆｅドープ）

ＳＩ−ＩｎＰウエハ−の主オリエンテーションフラット（主ＯＦ）と平行に幅５μｍ、深さ５．５μｍの分離溝をドライエッチングによって３０μｍピッチで形成した。この分離溝はｎ型ＩｎＰ層の半ばに達する深さを持っている。その後、ドライエッチングで形成した分離溝と垂直に幅３０μｍを残してその周辺をウエットエッチングによって除去し、一辺が３０μｍ（３０μｍ×３０μｍ）の矩形のメサ型フォトダイオード素材が５１２個一列に並んだ一次元のアレイを作製した。

３０μｍ角の周辺をＳｉＮ膜で被覆した。個々のフォトダイオード素材の上に２０μｍ角のｐ電極を形成した。ｐ電極はＡｕＺｎである。エッチングによって露呈したｎ型ＩｎＰ層の上にｎ電極を形成した。ｎ電極はＡｕＧｅＮｉである。

そのようにして製造した５１２画素の一次元フォトダイオードアレイは、１０ＧＨｚを越える高速応答性を得るには５Ｖ以上の逆バイアスを掛けなければならなかった。それだけでなく、５Ｖ以上の高い逆バイアスを掛けるのでメサの側壁でＳｉＮ膜と接触しているｐｎ接合で電流リークが発生し、暗電流が大きくなるという問題もあった。そのため高速応答のフォトダイオードを安定して作製することが困難であった。

［実施例２： ｎｉｐ二次元フォトダイオードアレイ］
半絶縁性（ＳＩ）鉄（Ｆｅ）ドープＩｎＰ基板に、ｐ型ＩｎＧａＡｓ、ｐ型ＩｎＰ層、ｐ型ＩｎＧａＡｓＮ受光層、ｎ型ＩｎＧａＡｓＮ受光層、ｎ型ＩｎＰ層をＭＯＶＰＥ法によって形成した。具体的な層構造（ドーパント、キャリヤ濃度、層厚み）を上から書くと次のようである。

ｎ型ＩｎＰ層（Ｓｉドープ、ｎ＝２×１０^１８ｃｍ^−３、ｄ＝１μｍ）
ｎ型ＩｎＧａＡｓＮ受光層（ノンドープ、ｎ＝５×１０^１４ｃｍ^−３、ｄ＝３μｍ）
ｐ型ＩｎＧａＡｓＮ受光層（Ｚｎドープ、ｐ＝１×１０^１８ｃｍ^−３、ｄ＝０．３μｍ）
ｐ型ＩｎＰ層（Ｃドープ、ｐ＝２×１０^１９ｃｍ^−３、ｄ＝１μｍ）
ｐ型ＩｎＧａＡｓ層（Ｃドープ、Ｐ＝２×１０^１９ｃｍ^−３、ｄ＝０．２μｍ）
ＳＩ−ＩｎＰ基板（Ｆｅドープ）

ＳＩ−ＩｎＰウエハ−の主オリエンテーションフラット（主ＯＦ）と平行と垂直に幅５μｍ、深さ５．５μｍの溝をドライエッチングによって３０μｍピッチで縦横に形成した。これによって、一辺が３０μｍ角（３０μｍ×３０μｍ）の矩形のメサ型フォトダイオード素材が１２８個×１２８個（＝１６３８４個）並んだ二次元アレイを作製した。３０μｍ角の周辺の溝に露出するｐｎ接合は絶縁性のポリイミド樹脂によって完全に覆うようにした。

個々のフォトダイオード素材の上に２０μｍ角のｎ電極を形成した。ｎ電極はＡｕＧｅＮｉである。エッチングによって露呈したｐ型ＩｎＰ層の上にｐ電極を形成した。ｐ電極はＡｕＺｎである。

そのようにして作製した二次元アレイは、各ｎ電極の上にインジウム半田を形成し、シリコン製のＣＭＯＳ（電子回路部）と半田で直接接合して近赤外カメラを作製した。インジウム半田でＣＭＯＳと接合したのち、二次元アレイのＩｎＰ基板を除去した。ＩｎＰ基板の除去は研磨あるいはＲＩＥによって行うことができる。
ＩｎＰ基板を除去するのは、厚いＩｎＰ基板による光の吸収を抑えるためである。こうして、可視光にまで感度を有する高速応答性に優れた近赤外光カメラを作製することができた。

［実施例３： 半導体埋め込み型ｎｉｐ二次元フォトダイオードアレイ］
半絶縁性（ＳＩ）鉄（Ｆｅ）ドープＩｎＰ基板に、ｐ型ＩｎＧａＡｓ、ｐ型ＩｎＰ層、ｐ型ＩｎＧａＡｓＮ受光層、ｎ型ＩｎＧａＡｓＮ受光層、ｎ型ＩｎＰ層をＭＯＶＰＥ法によって形成した。具体的な層構造（ドーパント、キャリヤ濃度、層厚み）を上から書くと次のようである。
ｎ型ＩｎＰ層（Ｓｉドープ、ｎ＝２×１０^１８ｃｍ^−３、ｄ＝０．５μｍ）
ｎ型ＩｎＧａＡｓＮ受光層（ノンドープ、ｎ＝５×１０^１４ｃｍ^−３、ｄ＝２μｍ）
ｐ型ＩｎＧａＡｓＮ受光層（Ｚｎドープ、ｐ＝１×１０^１８ｃｍ^−３、ｄ＝０．３μｍ）
ｐ型ＩｎＰ層（Ｃドープ、ｐ＝２×１０^１９ｃｍ^−３、ｄ＝２μｍ）
ｐ型ＩｎＧａＡｓ層（Ｃドープ、Ｐ＝２×１０^１９ｃｍ^−３、ｄ＝０．２μｍ）
ＳＩ−ＩｎＰ基板（Ｆｅドープ）
表面のｎ型ＩｎＰ層の上にＳｉＮ膜（厚さ５０ｎｍ）を全面に形成した後、直径３０μｍの円形パターンを縦１２８、横１２８のアレイ状に５０μｍピッチで形成し、直径３０μｍの円形部分以外のＳｉＮ膜はフッ酸でエッチング除去した。その後、ＳｉＮ膜で被覆された円形部の周辺をウエットエッチングにて深さ３μｍまでエッチングし、ＭＯＶＰＥ法にてノンドープＩｎＰ（厚さ０．５μｍ、キャリヤ濃度１×１０^１４ｃｍ^−３）を成長させエッチングした部分の側壁を被覆した。
個々のフォトダイオード素材の上に２０μｍ角のｎ電極を形成した。ｎ電極はＡｕＧｅＮｉである。エッチングによって露呈したｐ型ＩｎＰ層の上にｐ電極を形成した。ｐ電極はＡｕＺｎである。

ｎ−ＩｎＰ基板の上にｎ−ＩｎＰ、ＩｎＧａＡｓ受光層、ｐ−ＩｎＰ層を形成したｐｉｎ型裏面入射型フォトダイオードの概略構造図。

ＳＩ−ＩｎＰ基板の上にｐ−ＩｎＰ、ＩｎＧａＡｓ受光層、ｎ−ＩｎＰ層を形成したｎｉｐ型裏面入射型フォトダイオードの概略構造図。

本発明のフォトダイオードアレイの製造工程を説明する図面であって、最初に準備したＳＩ−ＩｎＰ基板の断面図。

本発明のフォトダイオードアレイの製造工程を説明する図面であって、ＳＩ−ＩｎＰ基板の上に、ｐ−ＩｎＰ層、ＩｎＧａＡｓ受光層、ｎ−ＩｎＰ層をエピタキシャル成長させた状態の断面図。

本発明のフォトダイオードアレイの製造工程を説明する図面であって、ＳＩ−ＩｎＰ基板の上に、ｐ−ＩｎＰ層、ＩｎＧａＡｓ受光層、ｎ−ＩｎＰ層をエピタキシャル成長させ、素子間分離のためのｐ型層に到る分離溝を等間隔に穿ち周辺部もｐ型層に到る溝をエッチングによって穿った状態の断面図。

本発明のフォトダイオードアレイの製造工程を説明する図面であって、ＳＩ−ＩｎＰ基板の上に、ｐ−ＩｎＰ層、ＩｎＧａＡｓ受光層、ｎ−ＩｎＰ層をエピタキシャル成長させ、素子間分離のためのｐ型層に到る分離溝を等間隔に穿ち周辺部もｐ型層に到る溝をエッチングによって穿ち、分離された素子単位の側面と頂面一部を絶縁で被覆し、頂面中央にｎ電極を形成した状態の断面図。

図６に示すフォトダイオードアレイの平面図。

本発明の一次元フォトダイオードアレイのｎ電極と電子回路部の電極とを一対一でワイヤボンデイングして接続し一次元センサとしたものの接続部の平面図。

図８の接続部を示すための図８のＡ−Ａ断面図。

本発明の二次元フォトダイオードアレイのｎ電極と電子回路部の電極を、電子回路部をひっくり返して電極同士を直接に接合することによって接続し撮像装置など二次元センサとしたものの縦断面図。

符号の説明

２ ｎ−ＩｎＰ基板
３ ｎ−ＩｎＰ層
４ ＩｎＧａＡｓ受光層
５ ｐ−ＩｎＰ層
６ ｐ電極
７ 逆バイアス電源
８ ｎ電極
９ 入射光
２０ ＳＩ−ＩｎＰ基板
２３ ｎ−ＩｎＰ層
２４ 受光層
２５ ｐ−ＩｎＰ層
２６ ｐ電極
２７ 逆バイアス電源
２８ ｎ電極
２９ 素子分離溝
３０ 外周溝
３４ 絶縁膜
３５ 配線電極
３６ ボンデイングワイヤ
３７ ボンデイングワイヤ
３８ 電子回路部
４０ 電子回路部
４２ 電子回路部の電極
４３ 電子回路部の電極
Ｃ 接合容量
Ｅ 電界
Ｇ ｐ−ＩｎＰ／ＩｎＧａＡｓの境界
Ｆ ＩｎＧａＡｓ／ｎ−ＩｎＰの境界
Ｋ ｐ−ＩｎＰ／ＩｎＧａＡｓの境界
Ｈ ＩｎＧａＡｓ／ｎ−ＩｎＰの境界
Ｅｇ バンドギャップ
Ｖｂ 逆バイアス
ｅ 電子
ｈ 正孔
μｈ 正孔移動度

Claims (8)

1. 半絶縁ＩｎＰ基板の上に、ＩｎＰ基板に整合するｐ型３−５族半導体層、３−５族受光層、ｎ型３−５族半導体層、ｎ電極を順に設けたフォトダイオード素子単位を一次元的にＭ×１個あるいは二次元的にＭ×Ｎ個形成してあり、隣接フォトダイオード素子単位間はｐ型半導体層に至る分離溝で分離され、フォトダイオード素子単位の側面および上面の一部は保護膜あるいは埋め込み層によって被覆されており、ｐ−ＩｎＰ層の一部には共通のｐ電極を形成してあって、半絶縁ＩｎＰ基板の側から光を入射させることを特徴とする裏面入射型フォトダイオードアレイ。
2. ｐ型ＩｎＰ基板の上に、ＩｎＰ基板に整合するｐ型３−５族半導体層、３−５族受光層、ｎ型３−５族半導体層、ｎ電極を順に設けたフォトダイオード素子単位を一次元的にＭ×１個、あるいは二次元的にＭ×Ｎ個形成してあり、隣接フォトダイオード素子単位間はｐ型半導体層に至る分離溝で分離してあり、フォトダイオード素子単位の側面および上面の一部は保護膜によって被覆されており、ｐ−ＩｎＰ基板の一部に共通のｐ電極を形成してあり、ｐ−ＩｎＰ基板の側から光を入射させることを特徴とする裏面入射型フォトダイオードアレイ。
3. フォトダイオード素子単位の側面および上面の一部を保護する保護膜はＳｉＮ、ＳｉＯＮ、ＳｉＯ_２あるいは絶縁性のポリイミド樹脂の何れか一つあるいはその組み合わせであることを特徴とする請求項１又は２に記載の裏面入射型フォトダイオードアレイ。
4. フォトダイオード素子単位を分離する分離溝は高抵抗のｉ−ＩｎＰ結晶によって埋め込まれており、フォトダイオード素子単位の側面は埋め込み層によって保護されていることを特徴とする請求項１又は２に記載の裏面入射型フォトダイオードアレイ。
5. ｐ型３−５族半導体層はキャリヤ濃度ｐが１×１０^１９ｃｍ^−３以上であることを特徴とする請求項１〜４の何れかに記載の裏面入射型フォトダイオードアレイ。
6. ｐ型３−５族半導体層は、ｐ−ＩｎＰ又はｐ−ＩｎＧａＡｓであり、３−５族受光層はＩｎＧａＡｓ、ＩｎＧａＡｓＮ、ＩｎＧａＡｓＮＰ、あるいはＩｎＧａＡｓＮＳｂの何れかであり、ｎ型３−５族半導体層は、ｎ−ＩｎＰ又はｎ−ＩｎＧａＡｓであることを特徴とする請求項１〜５の何れかに記載の裏面入射型フォトダイオードアレイ。
7. 請求項１〜６の何れかに記載の裏面入射型フォトダイオードアレイを用いた一次元あるいは二次元のセンサ。
8. 基板の一部あるいは全部を除去してあることを特徴とする請求項７に記載のセンサ。
   

Images