JP2009283601A - 検出装置、受光素子アレイおよびその製造方法 - Google Patents

Abstract

【課題】１．７μｍを超える波長域に受光感度をもち、応答性に優れ、暗電流の低いＩｎＧａＡｓ受光素子アレイ、その製造方法および検出装置を提供する。
【解決手段】ＩｎＰ基板１上に、受光素子１０が、複数、配列された受光素子アレイであって、Ｉｎ組成が０．５３を超えるＩｎＧａＡｓ受光層３と、ｎ型窓層４とを備え、その窓層はｎ型キャリア濃度１×１０¹⁶／ｃｍ³以上を有し、受光素子の受光領域のｐｎ接合またはｐｉｎ接合１７を形成するためのｐ型領域１５は、上記の窓層からＩｎＧａＡｓ受光層へと導入されたｐ型不純物によって形成され、そのｐ型領域は、窓層において上記のｎ型キャリア濃度の周囲領域１９に囲まれている。
【選択図】図２

Description

本発明は、検出装置、受光素子アレイおよびその製造方法に関し、より具体的には、近赤外域に受光感度を有する受光素子アレイ、その製造方法およびその受光素子を備えた撮像装置やセンサなどの検出装置に関するものである。

近赤外の波長域は、動植物などの生体や環境に関連した吸収スペクトルに対応するため、受光層にＩＩＩ−Ｖ族化合物半導体を用いた近赤外〜赤外域の受光素子の開発が盛んに行われている。その中でＩｎＰ基板に格子整合するＩｎ_0.53Ｇａ_0.47Ａｓ半導体（カットオフ波長１．７μｍ）は、良好な結晶を得ることができるので、ラインセンサや撮像装置への用途を目的に、一次元または二次元に配列した受光素子アレイの開発がなされている（非特許文献１）。また、さらに長波長域に受光感度を拡大するために、Ｉｎ組成を０．５３より高くした受光素子について、概括的な解説がなされている（非特許文献２）。この解説には、Ｉｎ組成０．５３以下の受光素子も含まれている。

Ｉｎ組成０．５３を超えたＩｎＧａＡｓ受光層は、ＩｎＰ基板と格子整合がとれないため、ＩｎＰ基板上にグレーディドバッファ層を介在させて徐々に格子定数を変えて当該ＩｎＧａＡｓ受光層を形成する手法が提案されている（特許文献１）。しかし、グレーディドバッファ層を介在させる手法では、十分良好な結晶を得ることはできず、この結果、実用レベルにまで暗電流を低くすることが難しい。このため、受光層内にｐｎ接合を設ける構造に代えて、ＩｎＡｓＰ窓層内にｐｎ接合を形成し、空乏層をＩｎＡｓＰ窓層内に限定する構造が提案された（特許文献２）。この構造によれば、受光層内で発生した受光による光電荷は拡散によって空乏層に移動し、その後、空乏層内の電界によって移動し、光電流を発生するので、暗電流を低下させることができる。その他に、窓層を薄くすることによって、受光感度を向上させる提案もなされている（特許文献３）。
A.R.Sugg,M.J.Lange, M.H.Ettenberg, M.J.Cohen, G.H.Olsen," InGaAs/InP lineardetector arrays for spectroscopic and imaging applications on 75 mm substrates",1998 IEEE ThH5,9 9:15am-9:30am,pp.73-74 田中章雅,"アイセーフ波長及び中赤外域検知器の最近の進展",レーザー研究,第25巻第1号,pp25-28 特開２００２−３７３９９９号公報 特開２００２−１５１７２７号公報 特開平６−１８８４４７号公報

撮像装置などを視野において近赤外域の受光素子の実用化をはかる場合、受光素子のアレイ化は必須であり、受光素子アレイの状態で暗電流を低くしなければならない。しかし、受光素子をアレイ化したときに、単一の受光素子における暗電流とは異なる、隣接する受光素子間で生じるとおもわれる大きな暗電流が生じる。特許文献２および３の手法は、上記の受光素子アレイの暗電流抑制については、とくに効果が薄く、また単一の受光素子についても不十分である。そして、その他の機能の劣化を伴う。たとえば、特許文献２におけるように、暗電流を低減するために空乏層を窓層内に限定すると、充分な感度が得られない。充分な感度を得るために逆バイアス電圧を高くすると、この逆バイアス電圧に起因する暗電流が増加してしまう。とくに受光素子アレイでは、逆バイアス電圧増大に起因する暗電流は大きなものとなる。また、特許文献３におけるように、窓層を単に薄くして感度を高くする手法には、ｐ型不純物を拡散導入してｐｎ接合を形成する場合には、拡散深さの制御が十分できないため、限界がある。

本発明は、１．７μｍを超える波長域に受光感度をもち、暗電流の低いＩｎＧａＡｓ受光素子アレイ、その製造方法およびそのＩｎＧａＡｓ受光素子アレイを用いた検出装置を提供することを目的とする。

本発明の受光素子アレイは、ＩｎＰ基板上に形成されたＩＩＩ−Ｖ族化合物半導体の１つのエピタキシャル積層体に、受光素子が、複数、配列された受光素子アレイである。この受光素子アレイは、Ｉｎ組成が０．５３を超えるＩｎＧａＡｓ受光層と、ＩｎＧａＡｓ受光層に接して位置するｎ型窓層とを備える。その窓層はｎ型キャリア濃度１×１０¹⁶／ｃｍ³以上を有し、受光素子の受光領域のｐｎ接合またはｐｉｎ接合を形成するためのｐ型領域は、上記のｎ型キャリア濃度をもつ窓層から前記ＩｎＧａＡｓ受光層へと導入されたｐ型不純物によって形成され、そのｐ型領域は、窓層においてｎ型キャリア濃度の周囲領域に囲まれていることを特徴とする。

上記の構造によれば、各受光素子の受光領域はｎ型不純物濃度が高い周囲の窓層で分離されることになる。このため、ｐ型不純物の拡散導入の際に、隣の受光領域からｐ型不純物が拡散し、滲んできても、受光領域の周囲の窓層はｐ型化することがないので、隣接受光領域どうしの短絡などを防止して、暗電流を低減することができる。このため、ノイズの小さいセンサまたは撮像装置を得ることができる。このために必要な窓層のｎ型キャリア濃度は、１×１０¹⁶／ｃｍ³以上とするが、上限は良好な結晶性を保つために、１×１０¹⁸／ｃｍ³以下とするのがよい。ｐ型不純物の選択拡散においては、ＩｎＧａＡｓ受光層３上にエピタキシャル成長されたｎ型ＩｎＡｓＰ窓層のｎ型キャリア濃度を超えるｐ型不純物を導入して、ｐ型領域とする必要がある。

上記の窓層の厚みは０．８μｍ以下とするのがよい。窓層の厚みが０．８μｍ以下であれば、横方向（隣の受光素子方向）へのｐ型不純物の拡散距離を長くすることなく、深さ方向にｐ型領域を形成することで、ｐｎ接合またはｐｉｎ接合を形成することができる。このため、隣の受光領域と短絡を生じるのを防止することができ、横方向に流れる暗電流の増大を防止することができる。窓層の厚みは、できるだけ薄いほうが好ましい。ただし、窓層の厚みを０．２μｍより小さくすると、非常に短時間の拡散処理となってｐ型不純物の拡散深さのばらつきが無視できなくなる。この結果、意図した位置にｐｎ接合またはｐｉｎ接合を形成することが困難になる。この問題が解消できるならば、０．２μｍより薄くしてもよい。

上記のＩｎＧａＡｓ受光層のｎ型キャリア濃度を、１×１０¹⁶／ｃｍ³以上とすることができる。これによって、窓層における場合と同様に、受光領域の受光層どうしの短絡を防止することができ、この結果、暗電流を小さくすることができ、またそのためにノイズの小さいセンサを得ることができる。上記の目的の達成のために、ＩｎＧａＡｓ受光層のｎ型キャリア濃度は、１×１０¹⁶／ｃｍ³以上とするのがよい。また、受光層のｎ型キャリア濃度の上限は結晶性の良好さを保つために、１×１０¹⁸／ｃｍ³以下とするのがよい。

ｐ型不純物の導入によって形成されたｐ型領域は、受光層に届き、該受光層の窓層側の面から０．５μｍ以内の深さ範囲になるように形成されるのがよい。これによって空乏領域を受光層内に形成することができる。このため、大きな逆バイアス電圧を印加しなくても、長波長側の近赤外光について高い受光感度を得ることができる。そして、大きな逆バイアス電圧をかけないので、暗電流が小さい状態で使用することができ、かつ空乏層が受光層に広がるので応答性を損なうことがない。

上記のＩｎＧａＡｓ受光層のＩｎ組成を０．６以上０．８５以下とすることができる。これによって、ＩｎＰ基板を用いながら、１．８μｍを超える波長域の近赤外光に対しても受光感度を得ることができる。この結果、バイオ、生体関連、環境関連の大きな分野に対応することができる。

ＩｎＰ基板とＩｎＧａＡｓ受光層との間に、複数層からなるグレーディドバッファ層を介在させることができる。これによって、ＩｎＰ基板に格子整合しない、カットオフ波長が１．７μｍ以上のバンドギャップエネルギをもつエピタキシャルＩｎＧａＡｓ層を、それほど大きな結晶欠陥密度を内在させずに、使用実績のあるＩｎＰ基板上に形成することができる。

受光素子間のスペースを、２μｍ以上４０μｍ以下とすることができる。この構成によって高集積化ができ、たとえば受光素子の配列ピッチを２０μｍ以上５０μｍ以下とすることによって、２インチウエハに１０万画素クラスの二次元アレイを数個得られるようになり、歩留りを考慮しても、実用化の見込みを得ることができる。スペースがさらに小さくなると、窓層のｎ型不純物濃度の上昇や、窓層の薄肉化によっては、隣の受光素子との電気的短絡を防止できない。

本発明の受光素子アレイの製造方法は、ＩｎＰ基板上に位置するＩＩＩ−Ｖ族化合物半導体の１つのエピタキシャル積層体に、受光素子が、複数、配列された受光素子アレイの製造方法である。この方法は、ＩｎＰ基板上に、Ｉｎ組成が０．５３を超えるＩｎＧａＡｓ受光層を形成する工程と、ＩｎＧａＡｓ受光層の上に接してｎ型キャリア濃度１×１０¹⁶／ｃｍ³以上の窓層を形成する工程と、受光素子の受光領域に対応するように開口部を有するマスクパターンを窓層上に形成する工程とを備える。そして、４００℃以上６００℃以下の温度で、ｐ型不純物を開口部の窓層から拡散させて受光領域にｐｎ接合またはｐｉｎ接合を形成する工程とを備えることを特徴とする。

上記の製造方法によれば、各受光領域に同じように急峻なｐ型領域が得られる。このため、隣り合う受光素子間の短絡が生じることなくｐｎ接合またはｐｉｎ接合を形成することができる。この結果、波長１．７μｍを超える波長域に感度をもち、暗電流が低い受光素子アレイを得ることができる。

本発明の検出装置は、撮像装置、センサなどの検出装置であって、上記のいずれか一つの受光素子アレイ、または上記の製造方法で製造された受光素子アレイを備え、各受光素子から信号を読み出し電気信号を出力するＣＭＯＳ(Complementary Metal Oxide Semiconductor)を備えることを特徴とする。これによって、上記の各受光素子アレイの特徴を備えた検出装置を得ることができる。

本発明によれば、１．７μｍを超える波長域に受光感度をもち、暗電流の低いＩｎＧａＡｓ受光素子アレイおよびその製造方法を得ることができる。

（実施の形態１）
図１は、本発明の実施の形態１における受光素子アレイ５０を用いた撮像装置を光入射側から見た平面図である。素子数や素子サイズ等を示しているが、あくまで例示である。この例示の場合、横１４ｍｍ×縦１２ｍｍのアレイサイズに３２０×２５６個の受光素子１０が配列されている。図２は、図１におけるＩＩ−ＩＩ線に沿う断面図である。この撮像装置５０は、窓層４またはｐ側電極１２の側をＣＭＯＳのマルチプレクサに接合バンプ２２によって電気接続するエピダウン実装、すなわち裏面入射の配置をとる。受光素子の二次元アレイの場合、各受光素子のｐ側電極からの配線を光入射側で交差させることは好ましくないので、裏面入射の構造をとることになる。

図２の受光素子アレイ５０の積層構造は、裏面側からエピタキシャル層側へと順に、次のものから形成されている。
（ＡＲ(Anti-Reflection)膜２９／ＩｎＰ基板１／ｎ型グレーディドバッファ層２／アンドープまたは低濃度ｎ型ＩｎＧａＡｓ受光層３／ｎ型ＩｎＡｓＰ窓層４／Ｚｎ選択拡散用マスクパターン５／絶縁保護膜９）
各受光素子１０は、ｐｎ接合またはｐｉｎ接合１７が形成された領域に対応させて、中央部に受光領域１０ａを有する。

ｐｎ接合１７は、Ｚｎ選択拡散用マスクパターン５の開口部からｎ型ＩｎＡｓＰ窓層４を通してＩｎＧａＡｓ受光層３に至るように形成されたｐ型領域１５と、ＩｎＧａＡｓ受光層３とで形成される。ただし、ｐ型領域１５が選択拡散により導入されるので、ｐ型領域１５と、その周囲のｎ型ＩｎＡｓＰ窓層４または周囲領域１９との間でもｐｎ接合１７は形成される。ｐ型領域１５を形成したあとのＩｎＡｓＰ窓層４内で、ｐ型領域１５を囲む周囲領域１９は、もとのｎ型ＩｎＡｓＰ窓層４のｎ型不純物濃度をほぼ引き継ぐことになる。なお、Ｚｎ拡散導入する前はｎ型ＩｎＡｓＰ窓層４の部分をｐ型領域１５とするのであるから、拡散導入されるｐ型不純物すなわちＺｎは、ｎ型ＩｎＡｓＰ窓層４のｎ型キャリア濃度を超えるように導入することは言うまでもない。

ｐ型領域１５の形成のための選択拡散の際に、ｐ型不純物またはＺｎが横方向に拡散して、ｐ型領域１５に近接する部分にｐ型不純物濃度の分布がある。しかし、そのような横方向へのｐ型不純物の拡散が相当程度あっても、周囲領域1９は、確実にｎ型領域を維持し、ｐ型化させない点に本発明の実施の形態におけるポイントがある。すなわちｎ型ＩｎＡｓＰ窓層４を成膜する際に、そのような比較的高いｎ型キャリア濃度とすることに、主要なポイントがある。この発明の実施の形態におけるポイントについては、順を追って説明してゆく。

ｎ側電極１１は、全受光素子１０に共通に、ｎ型グレーディッドバッファ層２にアースをとる形で電気的に接続されている。また、ｐ側電極１２は、受光素子１０ごとに、ｐ型領域１５に電気的に接続され、受光素子から個別に光信号を読み出すための電極となる。受光素子アレイ５０は、ｐ側電極１２を通じて、受光素子１０ごとにＣＭＯＳ２１の電極パッドに位置する接合バンプ２２に接続されている。ＣＭＯＳ２１は、受光素子１０からの光電変換された電荷を画素信号として読み出し、次いで電荷信号を電圧信号に変換し、かつ増幅して信号処理部に出力する。

（１）ＩｎＧａＡｓ受光層３およびグレーディドバッファ層２
図２に示すＩｎＧａＡｓ受光層３は、カットオフ波長を１．７μｍよりも大きくするために、Ｉｎ組成が０．５３よりも大きいＩｎ_0.8Ｇａ_0.2Ａｓとしている。すなわちバンドギャップエネルギを小さくするためにＩｎ組成を０．８にして、その結果、格子定数は、ＩｎＰ基板１と格子整合するＩｎ組成０．５３のＩｎ_0.53Ｇａ_0.47Ａｓよりも大きくなる。このため、Ｉｎ_0.8Ｇａ_0.2Ａｓは、ＩｎＰ基板１と格子整合しないことになり、そのままＩｎＰ基板１に成長させたのでは、格子欠陥密度は非常に高くなるか、またはエピタキシャル層と呼べる受光層を得ることが難しい。このため、ＩｎＰ基板１の格子定数からＩｎ_0.8Ｇａ_0.2Ａｓ受光層３の格子定数へと徐々に大きくなるように、グレーディドバッファ層またはステップバッファ層２を介在させる。１層ごとに格子定数を少しずつ大きくしながら積層したグレーディドバッファ層２は、しかしながら、何十層と積層しても、下地とは常に格子定数の相違があるので、格子欠陥が上層へと、順次、増加され累積されてゆく。このため、それほど結晶性の良好なＩｎ_0.8Ｇａ_0.2Ａｓ受光層３が得られるわけではない。このため、暗電流は実用レベルで問題にならないほど低減することはできない。なお、Ｉｎ_0.8Ｇａ_0.2Ａｓ受光層３は、波長２．６μｍまで受光感度を持つことができる。

（２）窓層４およびｐ型不純物の拡散導入
上記（１）は、単一の受光素子においても問題されることであるが、受光素子アレイ５０においては、さらに次のような問題が加わる。グレーディドバッファ層２の介在によって、Ｉｎ_0.8Ｇａ_0.2Ａｓ受光層３は結晶性が良くないながらエピタキシャル膜を得ることができるが、そのＩｎ_0.8Ｇａ_0.2Ａｓ受光層３に接して形成されるＩｎＡｓＰ窓層４も下地であるＩｎ_0.8Ｇａ_0.2Ａｓ受光層３の格子欠陥を引き継ぐため、それほど良好な結晶性のエピタキシャル層とはならない。ｐｎ接合１７を形成するために、ｐ型不純物のＺｎを選択拡散させるとき、ＩｎＡｓＰ窓層４を通してＩｎ_0.8Ｇａ_0.2Ａｓ受光層３に届くように、温度および時間を設定する。このとき、ＩｎＡｓＰ窓層４の格子欠陥密度が高いために、Ｚｎは格子欠陥を伝って、通常の結晶中の拡散速度よりも大きな速度で拡散すると考えられる。たとえば、原子は、結晶粒内を拡散する場合よりも格子欠陥密度の高い結晶粒界を拡散するほうが拡散速度は大きいことが知られている。

このような格子欠陥を伝って拡散する不純物量は、結晶中を拡散する不純物量に比べればわずかであるため、ｐｎ接合を形成するための深さ方向への拡散という点についてみれば大きな問題とならない。しかし、格子欠陥を伝って横方向へ拡散するＺｎについては、わずかな量といっても、隣り合う受光素子が短いピッチで配列される受光素子アレイ５０では、大きな問題となる。受光素子アレイ５０の場合、仮に隣の受光素子１０にＺｎが拡散して隣のｐ型領域１５と連続した場合、電気的に短絡された状態が発生し、暗電流は大きなものとなる。すなわち横方向に延びるＺｎ分布によってｐ型配線が形成されると、受光素子のｐ型領域１５が接続され、暗電流は大きなものとなる。本発明は、このような、カットオフ波長１．７μｍを超える長波長域の近赤外光に受光感度をもつ受光素子アレイにおける暗電流を低減することを目的としており、この問題を解決するための本発明の実施の形態のポイントを次に示す。

（３）本発明の実施の形態のポイント
図３は、本発明の実施の形態のポイントを説明するための図である。図３に示す構成では、次の点（Ｐ1）および（Ｐ2）に特徴を有する。
（Ｐ1）ｎ型ＩｎＡｓＰ窓層４を成膜するとき、通常は、ｎ型キャリア濃度を低くするのに対して、本実施の形態では１×１０¹⁶／ｃｍ³以上として、中濃度以上とする。このように、ｐｎ接合１７を形成するためにｐ型不純物を選択拡散する前のｎ型ＩｎＡｓＰ窓層４のｎ型キャリア濃度を中濃度以上とすることで、ｐ型不純物のＺｎが格子欠陥を伝って横方向に拡散して隣の受光素子のｐ型領域１５に到達しても、その量はわずかであるので、隣の受光素子１０との間にｎ型のままの周囲領域１９、すなわち元のｎ型ＩｎＡｓＰ窓層４が位置することになる。すなわち、横方向に延びてｐ型領域１５どうしを接続するｐ型配線が形成されず、ｎ型の周囲領域１９が、受光素子１０間に位置して、各受光素子を分断する。このため、電気的に障壁が形成されるため、たとえ少量のＺｎが隣のｐ型領域に届いても電気的な短絡を生じることにはならず、隣の受光素子間の短絡に起因する暗電流の増加を防止することができる。この特徴（Ｐ1）のみでも、本発明の受光素子アレイにおける暗電流を抑制することは、十分可能である。しかし、さらに確実に暗電流の抑制をはかる場合には、本実施の形態におけるように、次の特徴（Ｐ2）を併せて行うことができる。

（Ｐ2）ｎ型ＩｎＡｓＰ窓層４の厚みを０．８μｍ以下と薄くする。ｐ型領域１５は、Ｉｎ_0.8Ｇａ_0.2Ａｓ受光層３に届くように形成されるが、Ｉｎ_0.8Ｇａ_0.2Ａｓ受光層３の上層部分、すなわち受光層３の上面から０．５μｍ以内の部分に形成されるのがよい。このため、ｐ型不純物のＺｎの選択拡散では、窓層４の上面から１．５μｍ以内、望ましくはその数分の一の深さにＺｎを拡散させればよい。このため、選択拡散の温度および時間条件について、温度はたとえば拡散種の昇華条件などの制約を受けるが、少なくとも時間については非常に短時間化することができる。この結果、Ｚｎの横方向への拡散距離は制限され、したがって隣の受光素子のｐ型領域１５に到達するＺｎ量も抑制される。この結果、受光素子アレイにおける上記理由に起因する暗電流を防止することに寄与することができる。

上記の窓層の厚みは、薄いほど好ましい。しかし、窓層の厚みを０．２μｍより小さくすると、選択拡散処理チャンバにマスクパターン５を形成したＩｎＰ基板を装入してから、非常に短時間の拡散処理となってｐ型不純物の拡散深さのばらつきが無視できなくなる。たとえば、短時間の拡散処理では、ＩｎＰ基板の選択拡散処理チャンバ内の位置や、昇温過程などによっても、ｐ型領域の先端部の位置は変動し、意図した位置にｐｎ接合またはｐｉｎ接合を形成することが困難になる。このため、窓層４の厚みの下限は、０．２μｍ程度を目安とするのがよい。拡散処理の制御方法が進歩した場合には、それより薄くすることは構わない。

次に、図１に示す受光素子アレイ５０の製造方法について、図４を用いて説明する。
（１）ＩｎＰ基板１上にＯＭＶＰＥ(Organic Metal Vapor Phase Epitaxy)により、ｎ型グレーディドバッファ層２を形成する。このとき、ＩｎＰの格子定数とＩｎ_0.8Ｇａ_0.2Ａｓ受光層３の格子定数との差を、数十段階に分けて、数十層のグレーディドバッファ層２を形成するのがよい。ＩｎＰ基板１は、ｎ側電極１１を接続する場合には、Ｓドープによりｎ型化しておくのがよい。また、図２に示すように、ｎ型グレーディドバッファ層２の受光層３に接する層にｎ側電極１１を接続する場合には、その層のみをｎ型としておいてもよいし、すべてのグレーディドバッファ層２をｎ型としてもよい。
（２）次いで、グレーディドバッファ層２の上に、Ｉｎ_0.8Ｇａ_0.2Ａｓ受光層３を厚み２μｍ〜６μｍ程度にエピタキシャル成長させる。成長法は、エピタキシャル成長できれば何でもよく、ＯＭＶＰＥ法でもＭＢＥ(Molecular Beam Epitaxy)法でもかまわない。Ｉｎ_0.8Ｇａ_0.2Ａｓ受光層３は、上述のように、波長２．６μｍまでの光に受光感度を持つ。Ｉｎ_0.8Ｇａ_0.2Ａｓ受光層３は、アンドープまたは低濃度１×１０¹⁶／ｃｍ³以下のｎ型キャリア濃度とするのがよい。
（３）このあと、Ｉｎ_0.8Ｇａ_0.2Ａｓ受光層３上に、ｎ型ＩｎＡｓＰ窓層４を、厚み０．８μｍ以下にエピタキシャル成膜する。この成長法についてもエピタキシャル成長できれば何でもよい。ｎ型キャリア濃度は、上記のように１×１０¹⁶／ｃｍ³以上とする。このｎ型ＩｎＡｓＰ窓層４のキャリア濃度および厚みが、本発明の実施の形態における重要なポイントである。なお、窓層４をＩｎＡｓＰで形成する代わりに、ＩｎＡｌＡｓで形成してもよい。

（４）ＳｉＮを蒸着法で蒸着し、フォトリソグラフィ法およびエッチングにより、Ｚｎ選択拡散用マスクパターン５を形成する。
（５）次いで、当該Ｚｎ選択拡散用マスクパターン５の開口部からＺｎを選択拡散し、ｐ型領域１５を形成する。このとき拡散処理用のチャンバとして真空封入管を用い、上記のエピタキシャル成長を行ったＩｎＰ基板を、ｐ型不純物原料とともに真空封入管に封入し、４００℃〜６００℃に加熱した炉に装入して５分間〜６０分間加熱するのがよい。ｐ型領域１５はたとえば平面的には四角形でもよいし、円状でφ３５μｍとしてもよい。画素を４０μｍピッチで、横３２０個×縦２５６個配列した画素領域を形成する（図１参照）。たとえば２インチ径のＩｎＰ基板１に、横３２０個×縦２５６個の画素を配列した画素領域を数箇所設ける。これによって、２インチウエハに８万画素クラスの２次元アレイを数個配置することができ、歩留りを考慮しても８万画素クラスの２次元アレイを実用化することが可能となる。
（６）その後、絶縁保護膜９で受光層３およびＺｎ選択拡散用マスクパターン５を被覆する。フォトリソグラフィ法とエッチングにより、各受光素子１０のｐ型領域１５の所定の位置の絶縁保護膜９をφ３５μｍの大きさでエッチングして開口を設け、その開口部内にｐ側電極１２を、ＡｕＺｎによってオーミック接触するように設ける。また、ｎ側電極１１を、全受光素子に共通に接地電位となるように、グレーディドバッファ層２の受光層３に接する面に、オーミック接触となるようにＡｕＧｅＮｉで形成する。また、ＩｎＰ基板１の裏面に、ＡＲ膜２９として、たとえば屈折率１．８、膜厚３３０ｎｍのＳｉＯＮ膜を全面に形成する。

（実施の形態２）
図５は、本発明の実施の形態２における一次元の受光素子アレイ５０を示す平面図である。また図６は図５におけるＶＩ−ＶＩ線に沿う断面図である。図５に示すように、この受光素子アレイ５０では、細長い矩形の形状の受光素子１０が長手方向を並行させ、その長手方向に直交する方向に沿って一次元配列されている。この受光素子アレイ５０の平面的な形状は、たとえば８ｍｍ×２ｍｍの矩形である。受光素子１０の一方の端には、ｐ側電極１２と配線電極２７とパッド部２５との接続構造が配置される。そして、隣り合う受光素子間で、上記のｐ側電極１２と配線電極２７とパッド部２５との接続構造は、図５において、交互に上と下になるように配置されている。ｐ側電極１２は、一つの受光部または単位受光部に対応する。一次元配列は、たとえば２０μｍピッチで、合計３８４個の受光部が一列に配置されている。

図６に示すように、積層構造は、図２に示す二次元配列のものと同じであるが、二次元配列では裏面入射、すなわちエピダウン実装であるのに対して、図６の一次元配列では、上面入射、すなわちエピアップ実装である点が相違する。ただし、二次元配列では裏面入射とせざるをえないが、一次元配列では裏面入射または上面入射とすることが可能である。上面入射を採用するため、電極のうち、ｐ側電極１２は、上記のように、受光素子の端に配置される。また、ｎ側電極１１はＳドープのｎ型ＩｎＰ基板１の裏面に設けられる。ｐ側電極１２およびｎ側電極１１を形成する材料は、実施の形態１と同じとすることができる。

ＩｎＡｓＰ窓層４が、中濃度以上のｎ型キャリア濃度であること、および厚みが０．８μｍ以下であることについても、実施の形態１と同じである。したがって、ＩｎＡｓＰ窓層４は、ｐ型領域１５を構成する部分と、その周りを囲むように位置するｎ型周囲領域１９とからなることも、図２に示す二次元アレイの場合と同じである。

上記より、一次元アレイと二次元アレイの構成の特徴は同じであり、その結果、本実施の形態における一次元の受光素子アレイにおいても、１．７μｍを超える波長域に受光感度を持ち、暗電流の低い受光素子アレイを得ることができる。

次に、実施例によって本発明の受光素子アレイの作用効果を検証する。試験体は、本発明例と比較例の２つについて作製した。
（本発明例）：図１および図２に示す受光素子の形状を円形の３５μｍφとして、受光素子間のスペース（図３参照）を、１μｍ、５μｍ、１０μｍ、１５μｍと変えた４種類について、撮像装置を作製した。受光素子１０の中心間距離のピッチ（図３参照）は、それぞれ３６μｍ、４０μｍ、４５μｍ、５０μｍである。
（1）ＡＲ(Anti-Reflection)膜２９は受光領域に重なるように、ＳｉＯＮによって作製した。
（2）低濃度ｎ型Ｉｎ_0.8Ｇａ_0.2Ａｓ受光層３のｎ型キャリア濃度は、１×１０¹⁶／ｃｍ³とした。
（3）窓層４は、厚み０．７μｍのｎ型ＩｎＡｓ_0.63Ｐ_0.37で形成し、ｎ型キャリア濃度は５×１０¹⁶／ｃｍ³とした。
（4）ｐ型領域１５の形成のためのＺｎの選択拡散は、マスクパターンを形成したウエハを、Ｚｎ原料とともに真空封入管内に装入し、真空封入管ごと熱処理する処理方法によって行った。この熱処理の温度は４８０℃とし、拡散時間は、本発明例では２０分間として、ＩｎＧａＡｓ受光層３の上面０．２μｍ程度に届かせるようにした。

（比較例）：図７に示す受光素子アレイ１５０を作製した。本発明例との相違点は次のとおりである。
（1）Ｉｎ_0.8Ｇａ_0.2Ａｓ受光層１０３はアンドープとして、そのｎ型キャリア濃度は、５×１０¹⁵／ｃｍ³であった。
（2）窓層１０４は、厚み１．２μｍのＩｎＡｓ_0.63Ｐ_0.37で形成し、ｎ型キャリア濃度は１×１０¹⁵／ｃｍ³とした。すなわち、厚みは本発明例の１．７倍であり、ｎ型キャリア濃度は５０分の１である。
（3）ｐ型領域１１５の形成のためのＺｎの選択拡散は、本発明例と同じ方法によって、ＩｎＧａＡｓ受光層３の上面０．２μｍ程度に届かせるようにしたが、窓層１０４が厚い分、拡散時間を長くして３０分間とした。

（評価方法）：
（１）Ｚｎの深さ方向濃度分布をＳＩＭＳ(Secondary Ion Mass Spectroscopy)によって行った。
（２）−１Ｖの電圧を加えたときの暗電流の測定
（３）±１０ｍＶのＲｏＡ（シャント抵抗と受光領域面積との積）

（測定結果）：
１．Ｚｎの深さ方向濃度分布（図８、図９）
本発明例は、図８に示すように、窓層表面から０．８μｍ程度の深さで、急峻に低下し、裾をあまり引かずにバックグランド濃度２〜３×１０¹⁵／ｃｍ³に低下する。これに対して、図９の比較例では、１．２μｍを超えたあたりから急峻に低下するが、たとえば２×１０¹⁶／ｃｍ³から５×１０¹⁵／ｃｍ³にまで低下するのに０．４５μｍを要し、緩やかに減少している。本発明例では、２×１０¹⁶／ｃｍ³から５×１０¹⁵／ｃｍ³にまで低下するのに、０．２３μｍ程度ですみ、裾の引き方が小さいことがわかる。Ｚｎ濃度分布が緩やかに裾を引く場合、応答速度は劣化するので、応答速度という点からも、窓層４を薄くして拡散時間を短くすることは有益である。窓層４の薄肉化は、深さ方向（縦方向）だけでなく横方向へのＺｎの拡散抑制という点でも、大きな効果がある。
２．暗電流（図１０）
隣の受光素子１０とのスペース（受光素子間スペース）が１μｍでは、本発明例および比較例ともに、暗電流は極端に大きくなる。ただし、本発明例は悪いとはいえ、比較例よりは確実に暗電流は低い。
受光素子間のスペースが５μｍ以上では、本発明例の暗電流は１×１０^-7Ａ程度となり、１×１０^-5〜６×１０^-6Ａの比較例よりも格段に暗電流が低減されていることが分かる。受光素子間が１μｍの場合には、本発明例程度の窓層のｎ型不純物濃度の上昇や、窓層の薄肉化によっては、隣の受光素子との電気的短絡を防止できないものと思われる。
３．ＲｏＡ（図１１）
感度の指標であるＲｏＡについても、暗電流と同様に、受光素子間のスペース１μｍでは、本発明例は１０Ωｃｍ²であり劣る結果であった。また、比較例については、上記スペース１μｍのとき０．１Ωｃｍ²であった。暗電流の場合と同様に、スペース１μｍの場合に、本発明例は低いとはいえ、比較例よりは良好である。
上記スペースが５μｍ以上では、本発明例ではＲｏＡは８０Ωｃｍ²を超えて良好となる。これに対して、比較例では、スペース５μｍでも０Ωｃｍ²付近であり、スペース１０μｍになってはじめて数Ωｃｍ²程度となる。
上記の暗電流およびＲｏＡと、受光素子間のスペースとの関係から、本発明例は、比較例に比べて、質的に歴然と、その特性が改善されていることが確認された。

（他の実施の形態）
１.上記の実施の形態では、ＩｎＰ基板とＩｎＧａＡｓ受光層との間に、グレーディドバッファ層を介在させる構造を例示したが、ＩｎＧａＡｓ受光層のエピタキシャル成長が可能であれば、グレーディバッファ層の代わりに単一のバッファ層を用いてもよい。また、Ｉｎ組成が低い場合、またはそのような条件がなくても、ＩｎＧａＡｓ受光層のエピタキシャル成長が可能であれば、バッファ層はなくてもよい。
２.上記の実施の形態では、二次元受光素子アレイの場合には裏面入射、一次元受光素子アレイでは上面入射、の構造を示したが、本発明にとって光入射をどちらの面にするかは、本質的な問題ではなく、どちらでもよい。ただし、二次元受光素子アレイでは、画素信号の読み出し配線によって各受光領域への入射光に影響を与えないようにするために、裏面入射にするほうがよい。
３.窓層は、ＩｎＧａＡｓ受光層上にエピタキシャル成長できるものであれば、ＩｎＡｓＰに限定されず、ＩｎＡｌＡｓなど何でもよい。

上記において、本発明の実施の形態および実施例について説明を行ったが、上記に開示された本発明の実施の形態および実施例は、あくまで例示であって、本発明の範囲はこれら発明の実施の形態に限定されない。本発明の範囲は、特許請求の範囲の記載によって示され、さらに特許請求の範囲の記載と均等の意味および範囲内でのすべての変更を含むものである。

本発明によれば、簡単な機構によって暗電流を低くした、１．７μｍを超える波長域に受光感度をもつＩｎＧａＡｓ受光素子アレイを得ることができ、高解像度の近赤外域光の撮像装置の進展に貢献が期待される。

本発明の実施の形態１における受光素子アレイを用いた撮像装置を示す平面図である。 図１の受光素子アレイのＩＩ−ＩＩ線に沿う断面図である。 本実施の形態における発明のポイントを説明するための図である。 図１の受光素子アレイの製造方法を示す図である。 本発明の実施の形態２における受光素子アレイを示す平面図である。 図５の受光素子アレイのＶＩ−ＶＩ線に沿う断面図である。 実施例における比較例の受光素子アレイを用いた撮像装置の断面図である。 実施例における本発明例の受光素子アレイのｐ型領域のＺｎの深さ方向分布を示す図（ＳＩＭＳ測定データ）である。 実施例における比較例の受光素子アレイのｐ型領域のＺｎの深さ方向分布を示す図（ＳＩＭＳ測定データ）である 本発明例および比較例の撮像装置の暗電流（実測値）と、受光素子間スペースとの関係を示す図である。 本発明例および比較例の撮像装置のＲｏＡ（実測値）と、受光素子間スペースとの関係を示す図である。

符号の説明

１ ＩｎＰ基板、２ バッファ層、３ ＩｎＧａＡｓ受光層、４ 窓層、５ Ｚｎ選択拡散用マスクパターン、９ 絶縁保護膜、１０ 受光素子、１０ａ 受光領域、１１ ｎ側電極、１２ ｐ側電極、１５ ｐ型領域、１７ ｐｎ接合、１９ ｎ型周囲領域、２１ ＣＭＯＳ（Multiplexer）、２２ 接合バンプ、２５ パッド部、２７ 配線電極、２９ ＡＲ(Anti-Reflection)膜、５０ 撮像装置。

Claims (9)

1. ＩｎＰ基板に形成されたＩＩＩ−Ｖ族化合物半導体の１つのエピタキシャル積層体に、受光素子が、複数、配列された受光素子アレイであって、
   Ｉｎ組成が０．５３を超えるＩｎＧａＡｓ受光層と、
   前記ＩｎＧａＡｓ受光層に接して位置するｎ型窓層とを備え、
   前記窓層はｎ型キャリア濃度１×１０¹⁶／ｃｍ³以上を有し、
   前記受光素子の受光領域のｐｎ接合またはｐｉｎ接合を形成するためのｐ型領域は、前記ｎ型キャリア濃度をもつ窓層から前記ＩｎＧａＡｓ受光層へと導入されたｐ型不純物によって形成され、
   前記ｐ型領域は、前記窓層において前記ｎ型キャリア濃度の周囲領域に囲まれていることを特徴とする、受光素子アレイ。
2. 前記窓層の厚みが０．８μｍ以下であることを特徴とする、請求項１に記載の受光素子アレイ。
3. 前記ＩｎＧａＡｓ受光層のｎ型キャリア濃度が１×１０¹⁶／ｃｍ³以上であることを特徴とする、請求項１または２に記載の受光素子アレイ。
4. 前記ｐ型不純物の導入によって形成されたｐ型領域は、前記受光層に届き、該受光層の前記窓層側の面から０．５μｍ以内の深さ範囲になるように形成されていることを特徴とする、請求項１〜３のいずれか一つに記載の受光素子アレイ。
5. 前記ＩｎＧａＡｓ受光層のＩｎ組成が０．６以上０．８５以下であることを特徴とする、請求項１〜４のいずれか一つに記載の受光素子アレイ。
6. 前記ＩｎＰ基板と前記ＩｎＧａＡｓ受光層との間に、複数層からなるグレーディドバッファ層が介在していることを特徴とする、請求項１〜５のいずれか一つに記載の受光素子アレイ。
7. 前記受光素子間のスペースが、２μｍ以上４０μｍ以下であることを特徴とする、請求項１〜６のいずれか一つに記載の受光素子アレイ。
8. ＩｎＰ基板上に位置するＩＩＩ−Ｖ族化合物半導体の１つのエピタキシャル積層体に、受光素子が、複数、配列された受光素子アレイの製造方法であって、
   前記ＩｎＰ基板上に、Ｉｎ組成が０．５３を超えるＩｎＧａＡｓ受光層を形成する工程と、
   前記ＩｎＧａＡｓ受光層の上に接してｎ型キャリア濃度１×１０¹⁶／ｃｍ³以上の窓層を形成する工程と、
   前記受光素子の受光領域に対応するように開口部を有するマスクパターンを前記窓層上に形成する工程と、
   ４００℃以上６００℃以下の温度で、ｐ型不純物を前記開口部の窓層から拡散させて前記受光領域にｐｎ接合またはｐｉｎ接合を形成する工程とを備えることを特徴とする、受光素子アレイの製造方法。
9. 撮像装置、センサなどの検出装置であって、請求項１〜７のいずれか一つに記載の受光素子アレイ、または請求項８に記載の製造方法で製造された受光素子アレイを備え、各受光素子から信号を読み出し電気信号を出力するＣＭＯＳ(Complementary Metal Oxide Semiconductor)を備えることを特徴とする、検出装置。

Images