JP2017175102A - 光電変換素子及びその製造方法並びに撮像装置 - Google Patents

Abstract

【課題】形成時に結晶欠陥等が発生する虞が無く、また、微細化に確実に対処し得るような、隣接する光電変換素子間を分離する領域を有する光電変換素子を提供する。【解決手段】光電変換素子は、第１導電型を有する第１化合物半導体材料から成る第１化合物半導体層３１；第１化合物半導体層３１上に形成された光電変換層３４；光電変換層３４を覆い、第１導電型を有する第２化合物半導体材料から成る第２化合物半導体層３２；少なくとも第２化合物半導体層３２の一部に形成され、第１導電型とは異なる第２導電型を有し、光電変換層に達する第２導電型領域５２；光電変換層の側面を取り囲む素子分離層３４；第２導電型領域上に形成された第１電極５１；及び、第１化合物半導体層３１に電気的に接続された第２電極５２を備えている。【選択図】 図１

Description

本開示は、光電変換素子及びその製造方法並びに撮像装置に関する。

撮像装置は、通常、シリコン半導体基板に形成された光電変換素子（受光素子、フォトダイオード、撮像素子）を備えている。ところで、入射する光の波長が決まれば、シリコン（Ｓｉ）の光吸収係数は一義的に定まる。従って、光、特に、赤色から近赤外波長領域の光を効率良くシリコン半導体基板に吸収させるためには、光入射面から深い所（具体的には、例えば、１０μｍ程度）に位置するシリコン半導体基板の領域に光電変換素子を形成しなければならない。このことは、撮像装置における画素を微細化していくと、光電変換素子におけるアスペクト比が増加することを意味する。

然るに、光電変換素子においてアスペクト比が増加すると、或る光電変換素子に隣接する光電変換素子への入射光がこの或る光電変換素子にも入射するといった画素間混色が問題となる。画素間混色を低減するために光電変換素子におけるアスペクト比を低くすると、赤色から近赤外波長領域にかけての光電変換素子の感度低下といった問題がある。また、Ｓｉのバンドギャップエネルギーは１．１ｅＶであることから、１．１μｍよりも長波長の赤外光を検出することは原理的にできない。Ｓｉの代わりに、例えば、ＩｎＰ層とＩｎＧａＡｓ層の積層構造から成る光電変換層を用いることで、赤外光を検出することが可能である（例えば、特開２０１２−２４４１２４号公報参照）。即ち、この特許公開公報に開示された受光素子アレイは、近赤外波長領域に受光感度を有し、ＩＩＩ−Ｖ族化合物半導体の積層体に形成された受光素子アレイであり、近赤外波長領域に対応するバンドギャップエネルギーを有する受光部が、複数、配列されている。そして、受光部は、選択拡散によって形成された第１導電型領域の先端部にｐｎ接合を有する。また、受光部を区分けするように、第２導電型領域が受光部の間に位置する。ここで、第２導電型領域は、イオン注入法あるいは選択拡散法に基づき形成される。

特開２０１２−２４４１２４号公報

この特許公開公報に開示された受光素子アレイにおいて、受光部とこの受光部に隣接する受光部とは第２導電型領域によって分離されるが、この第２導電型領域はイオン注入法や拡散法によって形成される。然るに、これらの方法では、ＩＩＩ−Ｖ族化合物半導体の積層体に結晶欠陥が発生し易いし、第２導電型を有する不純物の拡散制御では受光部の微細化に限界がある。

従って、本開示の目的は、形成時に結晶欠陥等が発生する虞が無く（若しくは、虞が少なく）、また、微細化に確実に対処し得るような、隣接する光電変換素子間を分離する領域を有する光電変換素子及び係る光電変換素子の製造方法、並びに、係る光電変換素子を備えた撮像装置を提供することにある。

上記の目的を達成するための本開示の光電変換素子は、
第１導電型を有する第１化合物半導体材料から成る第１化合物半導体層、
第１化合物半導体層上に形成された光電変換層、
光電変換層を覆い、第１導電型を有する第２化合物半導体材料から成る第２化合物半導体層、
少なくとも第２化合物半導体層の一部に形成され、第１導電型とは異なる第２導電型を有し、光電変換層に達する第２導電型領域、
光電変換層の側面を取り囲む素子分離層、
第２導電型領域上に形成された第１電極、及び、
第１化合物半導体層に電気的に接続された第２電極、
を備えている。

ここで、素子分離層を構成する材料にも依るが、素子分離層は、第２化合物半導体層上にも形成されている場合がある。また、第２導電型領域は、少なくとも第２化合物半導体層の一部に形成されているが、具体的には、第２化合物半導体層の一部に形成されており、あるいは又、素子分離層を構成する材料にも依るが、第２化合物半導体層の一部及び素子分離層の一部に形成されている。第２化合物半導体層は、光電変換層を覆っているが、素子分離層を構成する材料にも依るが、更に、素子分離層を覆っている場合がある。

上記の目的を達成するための本開示の撮像装置は、上記の本開示の光電変換素子が、複数、２次元マトリクス状に配列されて成る。

上記の目的を達成するための本開示の第１の態様に係る光電変換素子の製造方法は、
（Ａ）基板上に、
第１導電型を有する第１化合物半導体材料から成る第１化合物半導体層、
光電変換層、及び、
第１導電型を有する第２化合物半導体材料から成る第２化合物半導体層、
を、順次、形成した後、
（Ｂ）少なくとも第２化合物半導体層及び光電変換層に凹部を形成し、次いで、
（Ｃ）少なくとも凹部内に素子分離層を形成した後、
（Ｄ）少なくとも第２化合物半導体層の一部に、第１導電型とは異なる第２導電型を有し、光電変換層に達する第２導電型領域を形成し、その後、
（Ｅ）第２導電型領域上に第１電極を形成し、第１化合物半導体層に電気的に接続された第２電極を形成する、
各工程を備えている。

本開示の第１の態様に係る光電変換素子の製造方法にあっては、上記工程（Ｂ）において、凹部を少なくとも第２化合物半導体層及び光電変換層に形成するが、具体的には、凹部を、第２化合物半導体層及び光電変換層に形成してもよいし、あるいは又、第２化合物半導体層、光電変換層及び第１化合物半導体層に形成してもよい。また、上記工程（Ｃ）において、素子分離層を少なくとも凹部内に形成するが、具体的には、素子分離層を、凹部内に形成してもよいし、あるいは又、素子分離層を構成する材料にも依るが、凹部内及び第２化合物半導体層上に形成してもよい。更には、上記工程（Ｄ）において、第２導電型領域を少なくとも第２化合物半導体層の一部に形成するが、具体的には、第２導電型領域を、第２化合物半導体層の一部に形成してもよいし、あるいは又、第２化合物半導体層の一部、及び、素子分離層を構成する材料にも依るが、素子分離層の一部に形成してもよい。

上記の目的を達成するための本開示の第２の態様に係る光電変換素子の製造方法は、
（Ａ）基板上に、
第１導電型を有する第１化合物半導体材料から成る第１化合物半導体層、及び、
光電変換層、
を、順次、形成した後、
（Ｂ）少なくとも光電変換層に凹部を形成し、次いで、
（Ｃ）少なくとも凹部内に素子分離層を形成し、更に、光電変換層を覆うように、第１導電型を有する第２化合物半導体材料から成る第２化合物半導体層を形成した後、
（Ｄ）少なくとも第２化合物半導体層の一部に、第１導電型とは異なる第２導電型を有し、光電変換層に達する第２導電型領域を形成し、その後、
（Ｅ）第２導電型領域上に第１電極を形成し、第１化合物半導体層に電気的に接続された第２電極を形成する、
各工程を備えている。

本開示の第２の態様に係る光電変換素子の製造方法にあっては、上記工程（Ｂ）において、凹部を少なくとも光電変換層に形成するが、具体的には、凹部を、光電変換層に形成してもよいし、あるいは又、光電変換層及び第１化合物半導体層に形成してもよい。また、上記工程（Ｃ）において、素子分離層を少なくとも凹部内に形成するが、素子分離層を構成する材料にも依るが、素子分離層を凹部内及び光電変換層上に形成してもよく、この場合、光電変換層を覆うように第２化合物半導体層を形成するが、具体的には、第２化合物半導体層を素子分離層上に形成する。あるいは又、素子分離層を構成する材料にも依るが、素子分離層を凹部内及び光電変換層上に形成してもよく、この場合、光電変換層上に形成された素子分離層の部分が第２化合物半導体層に相当する形態としてもよい。更には、上記工程（Ｄ）において、第２導電型領域を少なくとも第２化合物半導体層の一部に形成するが、具体的には、第２導電型領域を、第２化合物半導体層の一部に形成してもよいし、あるいは又、第２化合物半導体層の一部、及び、素子分離層を構成する材料にも依るが、素子分離層の一部に形成してもよい。

上記の目的を達成するための本開示の第３の態様に係る光電変換素子の製造方法は、
（Ａ）基板上に、
第１導電型を有する第１化合物半導体材料から成る第１化合物半導体層、
光電変換層、及び、
第１導電型を有する第２化合物半導体材料から成る第２化合物半導体層、
を、順次、形成した後、
（Ｂ）第２化合物半導体層の一部に、第１導電型とは異なる第２導電型を有し、光電変換層に達する第２導電型領域を形成し、次いで、
（Ｃ）第２導電型領域上に第１電極を形成した後、
（Ｄ）少なくとも光電変換層に凹部を形成し、次いで、
（Ｅ）少なくとも凹部内に素子分離層を形成する、
各工程を備えている。

本開示の第３の態様に係る光電変換素子の製造方法にあっては、上記工程（Ｄ）において、凹部を少なくとも光電変換層に形成するが、具体的には、凹部を、第２化合物半導体層及び光電変換層に形成してもよいし、あるいは又、第１化合物半導体層及び光電変換層に形成してもよいし、あるいは又、第２化合物半導体層、光電変換層及び第１化合物半導体層に形成してもよい。また、上記工程（Ｅ）において、素子分離層を少なくとも凹部内に形成するが、素子分離層を、凹部内に形成してもよいし、あるいは又、素子分離層を構成する材料にも依るが、凹部内及び第１化合物半導体層上に形成してもよい。

上記の目的を達成するための本開示の第４の態様に係る光電変換素子の製造方法は、
（Ａ）第１導電型を有する基板に素子分離層を形成し、素子分離層によって囲まれ、基板の表面領域から構成された第１化合物半導体層を得た後、
（Ｂ）第１化合物半導体層上に、素子分離層によって囲まれた光電変換層を形成し、次いで、
（Ｃ）光電変換層の上に、第１導電型を有する第２化合物半導体材料から成る第２化合物半導体層を形成した後、
（Ｄ）第２化合物半導体層の一部に、第１導電型とは異なる第２導電型を有し、光電変換層に達する第２導電型領域を形成し、その後、
（Ｅ）第２導電型領域上に第１電極を形成し、第１化合物半導体層に電気的に接続された第２電極を形成する、
各工程を備えている。

上記の目的を達成するための本開示の第５の態様に係る光電変換素子の製造方法は、
（Ａ）第１導電型を有する基板に素子分離層・形成領域を形成し、素子分離層・形成領域によって囲まれ、基板の表面領域から構成された第１化合物半導体層を得た後、
（Ｂ）第１化合物半導体層及び素子分離層・形成領域上に光電変換層を形成し、次いで、
（Ｃ）光電変換層の上に、第１導電型を有する第２化合物半導体材料から成る第２化合物半導体層を形成した後、
（Ｄ）素子分離層・形成領域の上方に位置する第２化合物半導体層及び光電変換層の部分を除去し、除去した部分を素子分離層・形成材料で埋め込み、素子分離層を得た後、
（Ｅ）第２化合物半導体層に、第１導電型とは異なる第２導電型を有し、光電変換層に達する第２導電型領域を形成し、その後、
（Ｆ）第２導電型領域上に第１電極を形成し、第１化合物半導体層に電気的に接続された第２電極を形成する、
各工程を備えている。

上記の目的を達成するための本開示の第６の態様に係る光電変換素子の製造方法は、
（Ａ）第１導電型を有する基板に選択成長阻止部を形成した後、
（Ｂ）横方向選択エピタキシャル成長法に基づき、選択成長阻止部と選択成長阻止部との間に位置し、第１化合物半導体層に相当する基板の領域から光電変換層を形成し、その後、
（Ｃ）全面に、第１導電型を有する第２化合物半導体材料から成る第２化合物半導体層を形成し、以て、選択成長阻止部の上方に位置する第２化合物半導体層の部分から成る素子分離層を得た後、
（Ｄ）第２化合物半導体層の一部に、第１導電型とは異なる第２導電型を有し、光電変換層に達する第２導電型領域を形成し、その後、
（Ｅ）第２導電型領域上に第１電極を形成し、第１化合物半導体層に電気的に接続された第２電極を形成する、
各工程を備えている。

本開示の光電変換素子、本開示の撮像装置を構成する光電変換素子、本開示の第１の態様〜第６の態様に係る光電変換素子の製造方法によって製造された光電変換素子にあっては、素子分離層が光電変換層の側面を取り囲んでいるので、隣接する光電変換素子間を分離する領域を形成するとき、結晶欠陥等が発生する虞が無く（若しくは、虞が少なく）、また、微細化に確実に対処することができる。尚、本明細書に記載された効果はあくまで例示であって限定されるものでは無く、また、付加的な効果があってもよい。

図１Ａ及び図１Ｂは、それぞれ、実施例１の光電変換素子及び実施例１の光電変換素子の変形例の模式的な一部断面図である。 図２Ａ及び図２Ｂは、それぞれ、実施例２の光電変換素子及び実施例２の光電変換素子の変形例の模式的な一部断面図である。 図３Ａ及び図３Ｂは、実施例１の光電変換素子の別の変形例の模式的な一部断面図である。 図４Ａ及び図４Ｂは、それぞれ、実施例１及び実施例２の光電変換素子における第１電極等の配置を模式的に示す図である。 図５は、実施例１の光電変換素子と駆動用基板との接続を模式的に示す図である。 図６は、実施例１の撮像装置の概念図である。 図７は、実施例１４の撮像装置を構成する光電変換素子の模式的な一部断面図である。 図８は、実施例１４の撮像装置における第１の撮像素子と第２の撮像素子との配置例を模式的に示す図である。 図９は、実施例１４の撮像装置における第１の撮像素子と第２の撮像素子との別の配置例を模式的に示す図である。 図１０は、本開示の撮像装置を電子機器（カメラ）を用いた例の概念図である。 図１１Ａ、図１１Ｂ及び図１１Ｃは、実施例１の光電変換素子の製造方法を説明するための第１化合物半導体層等の模式的な一部端面図である。 図１２Ａ、図１２Ｂ及び図１２Ｃは、図１１Ｃに引き続き、実施例１の光電変換素子の製造方法を説明するための第１化合物半導体層等の模式的な一部端面図である。 図１３は、図１２Ｃに引き続き、実施例１の光電変換素子の製造方法を説明するための第１化合物半導体層等の模式的な一部端面図である。 図１４Ａ及び図１４Ｂは、実施例２の光電変換素子の製造方法を説明するための第１化合物半導体層等の模式的な一部端面図である。 図１５Ａ及び図１５Ｂは、実施例２の光電変換素子の製造方法の変形例を説明するための第１化合物半導体層等の模式的な一部端面図である。 図１６Ａ、図１６Ｂ及び図１６Ｃは、実施例３の光電変換素子の製造方法を説明するための第１化合物半導体層等の模式的な一部端面図である。 図１７Ａ及び図１７Ｂは、図１６Ｃに引き続き、実施例３の光電変換素子の製造方法を説明するための第１化合物半導体層等の模式的な一部端面図である。 図１８Ａ及び図１８Ｂは、実施例４の光電変換素子の製造方法を説明するための第１化合物半導体層等の模式的な一部端面図である。 図１９Ａ及び図１９Ｂは、図１８Ｂに引き続き、実施例４の光電変換素子の製造方法を説明するための第１化合物半導体層等の模式的な一部端面図である。 図２０Ａ及び図２０Ｂは、図１９Ｂに引き続き、実施例４の光電変換素子の製造方法を説明するための第１化合物半導体層等の模式的な一部端面図である。 図２１Ａ、図２１Ｂ及び図２１Ｃは、実施例５の光電変換素子の製造方法を説明するための第１化合物半導体層等の模式的な一部端面図である。 図２２Ａ、図２２Ｂ及び図２２Ｃは、図２１Ｃに引き続き、実施例５の光電変換素子の製造方法を説明するための第１化合物半導体層等の模式的な一部端面図である。 図２３Ａ、図２３Ｂ及び図２３Ｃは、実施例６の光電変換素子の製造方法を説明するための第１化合物半導体層等の模式的な一部端面図である。 図２４Ａ、図２４Ｂ及び図２４Ｃは、図２３Ｃに引き続き、実施例６の光電変換素子の製造方法を説明するための第１化合物半導体層等の模式的な一部端面図である。 図２５Ａ、図２５Ｂ及び図２５Ｃは、実施例７の光電変換素子の製造方法を説明するための第１化合物半導体層等の模式的な一部端面図である。 図２６Ａ、図２６Ｂ及び図２６Ｃは、図２５Ｃに引き続き、実施例７の光電変換素子の製造方法を説明するための第１化合物半導体層等の模式的な一部端面図である。 図２７Ａ、図２７Ｂ及び図２７Ｃは、実施例８の光電変換素子の製造方法を説明するための第１化合物半導体層等の模式的な一部端面図である。 図２８Ａ、図２８Ｂ及び図２８Ｃは、図２７Ｃに引き続き、実施例８の光電変換素子の製造方法を説明するための第１化合物半導体層等の模式的な一部端面図である。 図２９Ａ、図２９Ｂ及び図２９Ｃは、実施例９の光電変換素子の製造方法を説明するための第１化合物半導体層等の模式的な一部端面図である。 図３０Ａ、図３０Ｂ及び図３０Ｃは、図２９Ｃに引き続き、実施例９の光電変換素子の製造方法を説明するための第１化合物半導体層等の模式的な一部端面図である。 図３１Ａ、図３１Ｂ及び図３１Ｃは、実施例１０の光電変換素子の製造方法を説明するための第１化合物半導体層等の模式的な一部端面図である。 図３２Ａ、図３２Ｂ及び図３２Ｃは、図３１Ｃに引き続き、実施例１０の光電変換素子の製造方法を説明するための第１化合物半導体層等の模式的な一部端面図である。 図３３Ａ、図３３Ｂ及び図３３Ｃは、実施例１１の光電変換素子の製造方法を説明するための第１化合物半導体層等の模式的な一部端面図である。 図３４Ａ、図３４Ｂ及び図３４Ｃは、図３３Ｃに引き続き、実施例１１の光電変換素子の製造方法を説明するための第１化合物半導体層等の模式的な一部端面図である。 図３５Ａ、図３５Ｂ及び図３５Ｃは、実施例１２の光電変換素子の製造方法を説明するための第１化合物半導体層等の模式的な一部端面図である。 図３６Ａ、図３６Ｂ及び図３６Ｃは、図３５Ｃに引き続き、実施例１２の光電変換素子の製造方法を説明するための第１化合物半導体層等の模式的な一部端面図である。 図３７Ａ、図３７Ｂ及び図３７Ｃは、実施例１３の光電変換素子の製造方法を説明するための第１化合物半導体層等の模式的な一部端面図である。 図３８Ａ、図３８Ｂ及び図３８Ｃは、図３７Ｃに引き続き、実施例１３の光電変換素子の製造方法を説明するための第１化合物半導体層等の模式的な一部端面図である。 図３９は、大気光のスペクトルを示すグラフである。 図４０は、所謂生体の窓を示す光吸収スペクトルのグラフである。

以下、図面を参照して、実施例に基づき本開示を説明するが、本開示は実施例に限定されるものではなく、実施例における種々の数値や材料は例示である。尚、説明は、以下の順序で行う。
１．本開示の光電変換素子、本開示の第１の態様〜第６の態様に係る光電変換素子の製造方法並びに本開示の撮像装置、全般に関する説明
２．実施例１（本開示の光電変換素子、本開示の第１の態様に係る光電変換素子の製造方法、並びに、本開示の撮像装置）
３．実施例２（実施例１の変形）
４．実施例３（実施例１〜実施例２の光電変換素子の変形、本開示の第２の態様に係る光電変換素子の製造方法）
５．実施例４（実施例１〜実施例２の光電変換素子の変形、本開示の第３の態様に係る光電変換素子の製造方法）
６．実施例５（実施例１〜実施例２の光電変換素子の変形、本開示の第４の態様に係る光電変換素子の製造方法）
７．実施例６（実施例５の光電変換素子の製造方法の変形）
８．実施例７（実施例５の光電変換素子の製造方法の別の変形）
９．実施例８（実施例５の光電変換素子の製造方法の更に別の変形）
１０．実施例９（実施例８の変形）
１１．実施例１０（実施例１〜実施例２の光電変換素子の変形、本開示の第５の態様に係る光電変換素子の製造方法）
１２．実施例１１（実施例１０の変形）
１３．実施例１２（実施例１〜実施例２の光電変換素子の変形、本開示の第６の態様に係る光電変換素子の製造方法）
１４．実施例１３（実施例１２の変形）
１５．実施例１４（本開示の撮像装置の変形）
１６．その他

〈本開示の光電変換素子、本開示の第１の態様〜第６の態様に係る光電変換素子の製造方法並びに本開示の撮像装置、全般に関する説明〉
本開示の撮像装置は、駆動用基板、例えば、読出し用集積基板（ＲＯＩＣ基板、Read Only IC 基板）を更に備えており、各光電変換素子を構成する第１電極は、駆動用基板に設けられた第１電極接続部に接続されている形態とすることができる。そして、この場合、更には、各光電変換素子を構成する第２電極は、駆動用基板に設けられた第２電極接続部に接続されている形態とすることができる。

本開示の第１の態様〜第３の態様に係る光電変換素子の製造方法において、素子分離層は、第１導電型を有する第３化合物半導体材料から成り、凹部内に形成された素子分離層に溝部を形成した後、溝部を絶縁材料又は遮光材料で埋め込む工程を更に備えている形態とすることができる。ここで、凹部内に素子分離層を形成した後、凹部内の素子分離層に溝部を形成してもよいし、凹部内に素子分離層を形成するとき、同時に、溝部を形成してもよい。そして、このような形態を含む本開示の第１の態様〜第３の態様に係る光電変換素子の製造方法にあっては、あるいは又、本開示の第４の態様〜第６の態様に係る光電変換素子の製造方法にあっては、最終的に基板を除去する形態とすることができる。

溝部は、凹部の深さ方向に沿って、凹部の全ての領域に形成されていてもよいし、凹部の一部の領域に形成されていてもよい。具体的には、本開示の第１の態様に係る光電変換素子の製造方法において、凹部を、第２化合物半導体層及び光電変換層に形成する場合、溝部を、
［１−１］第２化合物半導体層の全て、及び、光電変換層の全て、あるいは、
［１−２］第２化合物半導体層の全て、及び、光電変換層の一部
に形成すればよい。また、凹部を、第２化合物半導体層、光電変換層及び第１化合物半導体層に形成する場合、溝部を、
［１−３］第２化合物半導体層の全て、光電変換層の全て、及び、第１化合物半導体層の全て、あるいは、
［１−４］第２化合物半導体層の全て、光電変換層の全て、及び、第１化合物半導体層の一部
に形成すればよい。本開示の第２の態様に係る光電変換素子の製造方法において、凹部を、光電変換層に形成する場合、溝部を、
［２−１］光電変換層の全て、あるいは、
［２−２］光電変換層の一部
に形成すればよい。また、凹部を、光電変換層及び第１化合物半導体層に形成する場合、溝部を、
［２−３］光電変換層の全て、及び、第１化合物半導体層の全て、あるいは、
［２−４］光電変換層の全て、及び、第１化合物半導体層の一部、
に形成すればよい。本開示の第３の態様に係る光電変換素子の製造方法において、凹部を、第２化合物半導体層及び光電変換層に形成する場合、溝部を、
［３−１］第２化合物半導体層の全て、及び、光電変換層の全て、あるいは、
［３−２］第２化合物半導体層の全て、及び、光電変換層の一部
に形成すればよい。また、凹部を、第１化合物半導体層及び光電変換層に形成する場合、溝部を、
［３−３］光電変換層の全て、及び、第１化合物半導体層の全て、あるいは、
［３−４］光電変換層の全て、及び、第１化合物半導体層の一部、
に形成すればよい。また、凹部を、第２化合物半導体層、光電変換層及び第１化合物半導体層に形成する場合、溝部を、少なくとも光電変換層（場合によっては、少なくとも光電変換層の一部）に形成すればよい。

本開示の撮像装置、上記の好ましい形態を含む本開示の撮像装置における光電変換素子、上記の好ましい形態を含む本開示の第１の態様〜第６の態様に係る光電変換素子の製造方法に基づき製造された光電変換素子（以下、これらの光電変換素子を総称して、『本開示の光電変換素子等』と呼ぶ場合がある）において、第２電極は、第１電極と同じ側に形成されている形態とすることができるし、あるいは又、第２電極は、第１化合物半導体層の光入射側の面上に形成されている形態とすることができる。

上記の好ましい形態を含む本開示の光電変換素子等において、第１化合物半導体層、第２化合物半導体層及び素子分離層は、異なる材料から構成することもできるし、同じ材料から成る構成とすることもできる。尚、後者の場合、素子分離層は、第１導電型を有し、光電変換層を構成する材料とは異なる化合物半導体材料（第３化合物半導体材料）から成る。このような構成の素子分離層を『第３化合物半導体材料から成る素子分離層』と呼ぶ場合がある。そして、後者の場合、以上に説明した各種の好ましい形態、構成を含む本開示の光電変換素子等において、第１化合物半導体層、第２化合物半導体層、素子分離層（第３化合物半導体材料から成る素子分離層）及び光電変換層は、ＩＩＩ−Ｖ属化合物半導体材料から成る構成とすることができ、この場合、光電変換層はＩｎＧａＡｓから成り、第１化合物半導体層、第２化合物半導体層及び素子分離層（第３化合物半導体材料から成る素子分離層）はＩｎＰから成る構成とすることができる。但し、これに限定されるものではなく、光電変換層のバンドギャップエネルギーが最も低くなるように、第１化合物半導体層、第２化合物半導体層及び光電変換層の材料を選択してもよい。また、第１化合物半導体層、第２化合物半導体層及び素子分離層を異なる材料から構成する場合、素子分離層を構成する材料として、絶縁材料や、遮光材料と絶縁材料との組み合わせを挙げることができる。即ち、後者の場合、素子分離層は、絶縁材料層から成り、あるいは又、光電変換層の側面と接している素子分離層の部分は絶縁材料層から構成され、それ以外の素子分離層の部分は遮光材料層から構成されている形態とすることができる。また、光電変換層を構成する化合物半導体層が結晶性の化合物半導体材料から構成され、素子分離層が、光電変換層を構成する化合物半導体材料と同じ化合物半導体材料から構成されているが、多結晶状態である形態も含み得る。

第１化合物半導体層、第２化合物半導体層及び素子分離層（第３化合物半導体材料から成る素子分離層）が同じ材料から成る構成において、材料は、完全に同一の材料であってもよいし、組成が異なる材料であってもよいし、組成は同一だが不純物濃度が異なる材料であってもよい。ここで、組成が同一とは、材料を構成する原子の原子百分率が同じ値であることを意味し、組成が異なるとは、材料を構成する原子の原子百分率が異なる値であることを意味する。また、第１化合物半導体層、第２化合物半導体層及び素子分離層（第３化合物半導体材料から成る素子分離層）はＩｎＰから成る構成に限定するものではなく、第１化合物半導体層、第２化合物半導体層あるいは素子分離層（第３化合物半導体材料から成る素子分離層）のそれぞれを構成する化合物半導体材料として、その他、Ｓｉ、ＩｎＧａＡｓＰやＡｌＩｎＡｓを例示することができる。

更には、以上に説明した各種の好ましい形態、構成を含む本開示の光電変換素子等において、素子分離層を構成する化合物半導体材料（第３化合物半導体材料）は、光電変換層を構成する材料よりも広いバンドギャップエネルギーを有する形態とすることができるし、更には、以上に説明した各種の好ましい形態、構成を含む本開示の光電変換素子等において、素子分離層の不純物濃度は、光電変換層の不純物濃度よりも高い形態とすることができる。

ここで、第３化合物半導体材料のバンドギャップエネルギーをＢＧ₃、光電変換層を構成する材料のバンドギャップエネルギーをＢＧ₀としたとき、限定するものではないが、
０．３ｅＶ≦ＢＧ₃−ＢＧ₀≦０．８５ｅＶ
を例示することができる。また、第３化合物半導体材料の屈折率をｎ₃、光電変換層を構成する材料の屈折率をｎ₀としたとき、限定するものではないが、
０．３≦ｎ₀−ｎ₃≦０．５
を例示することができる。更には、第３化合物半導体材料から成る素子分離層の不純物濃度をＩｍ₃、光電変換層の不純物濃度をＩｍ₀としたとき、限定するものではないが、
１×１０≦Ｉｍ₃／Ｉｍ₀≦１×１０⁵
を例示することができる。あるいは又、Ｉｍ₀の値として、５×１０¹⁶ｃｍ^-3以下（例えば、１×１０¹⁴ｃｍ^-3乃至５×１０¹⁵ｃｍ^-3）を例示することができるし、Ｉｍ₃の値として、５×１０¹⁷ｃｍ^-3乃至５×１０¹⁸ｃｍ^-3以下を例示することができる。

更には、以上に説明した各種の好ましい形態、構成を含む本開示の光電変換素子等において、光電変換層の側面と接している素子分離層の部分は第３化合物半導体材料から構成され、それ以外の素子分離層の部分は遮光材料から構成されている形態とすることができる。

凹部の具体的な平面形状として、隣接する光電変換素子の間に（具体的には、例えば、隣接する光電変換素子の境界領域に対応する素子分離層（第３化合物半導体材料から成る素子分離層）の部分に）、凹部が形成されている形状を挙げることができる。云い換えれば、凹部は、例えば、井桁状に設けられている。即ち、光電変換素子は凹部によって囲まれている。また、絶縁材料から成る絶縁材料層又は遮光材料から成る遮光材料層は、具体的には、凹部内に位置する素子分離層（第３化合物半導体材料から成る素子分離層）の部分に、光電変換素子を取り囲むように溝部が形成され、この溝部内に形成されている。

本開示の第５の態様に係る光電変換素子の製造方法において、素子分離層・形成領域を構成する材料として、次に述べる各種の絶縁材料を挙げることができる。また、素子分離層・形成材料として、次に述べる各種の絶縁材料を挙げることができる。あるいは又、素子分離層・形成材料として、第２化合物半導体層、光電変換層及び第１化合物半導体層の側面と接している部分は次に述べる各種の絶縁材料から構成され、それ以外の部分は後述する遮光材料から構成されている形態とすることができる。

絶縁材料層を構成する材料あるいは絶縁材料として、酸化ケイ素系材料；窒化ケイ素（ＳｉＮ_Y）；酸化アルミニウム（Ａｌ₂Ｏ₃）、ＨｆＯ₂等の金属酸化物高誘電絶縁膜にて例示される無機系絶縁材料だけでなく、ポリメチルメタクリレート（ＰＭＭＡ）；ポリビニルフェノール（ＰＶＰ）；ポリビニルアルコール（ＰＶＡ）；ポリイミド；ポリカーボネート（ＰＣ）；ポリエチレンテレフタレート（ＰＥＴ）；ポリスチレン；Ｎ−２（アミノエチル）３−アミノプロピルトリメトキシシラン（ＡＥＡＰＴＭＳ）、３−メルカプトプロピルトリメトキシシラン（ＭＰＴＭＳ）、オクタデシルトリクロロシラン（ＯＴＳ）等のシラノール誘導体（シランカップリング剤）；ノボラック型フェノール樹脂；フッ素系樹脂；オクタデカンチオール、ドデシルイソシアネイト等の一端に制御電極と結合可能な官能基を有する直鎖炭化水素類にて例示される有機系絶縁材料（有機ポリマー）を挙げることができるし、これらの組み合わせを用いることもできる。尚、酸化ケイ素系材料として、酸化シリコン（ＳｉＯ_X）、ＢＰＳＧ、ＰＳＧ、ＢＳＧ、ＡｓＳＧ、ＰｂＳＧ、酸化窒化シリコン（ＳｉＯＮ）、ＳＯＧ（スピンオングラス）、低誘電率材料（例えば、ポリアリールエーテル、シクロパーフルオロカーボンポリマー及びベンゾシクロブテン、環状フッ素樹脂、ポリテトラフルオロエチレン、フッ化アリールエーテル、フッ化ポリイミド、アモルファスカーボン、有機ＳＯＧ）を例示することができる。また、遮光材料層（素子間遮光層）を構成する材料あるいは遮光材料として、クロム（Ｃｒ）や銅（Ｃｕ）、アルミニウム（Ａｌ）、タングステン（Ｗ）、チタン（Ｔｉ）、モリブデン（Ｍｏ）、マンガン（Ｍｎ）を例示することができる。遮光材料層（素子間遮光層）が設けられている構成とすることで、隣接する光電変換素子への光の漏れ込み（光学的クロストーク）を、一層効果的に防ぐことができるし、感度の向上を図ることができる。絶縁材料層は、各種の物理的気相成長法（ＰＶＤ法）や化学的気相成長法（ＣＶＤ法）に基づき形成することができる。また、遮光材料層は、各種のＰＶＤ法に基づき形成することができる。

ＰＶＤ法の原理を用いた成膜方法として、抵抗加熱あるいは高周波加熱を用いた真空蒸着法、ＥＢ（電子ビーム）蒸着法、各種スパッタリング法（マグネトロンスパッタリング法、ＲＦ−ＤＣ結合形バイアススパッタリング法、ＥＣＲスパッタリング法、対向ターゲットスパッタリング法、高周波スパッタリング法）、イオンプレーティング法、レーザーアブレーション法、分子線エピタキシー法、レーザー転写法を挙げることができる。また、ＣＶＤ法として、プラズマＣＶＤ法、熱ＣＶＤ法、有機金属（ＭＯ）ＣＶＤ法、光ＣＶＤ法を挙げることができる。

更には、以上に説明した各種の好ましい形態、構成を含む本開示の光電変換素子等において、第１化合物半導体層を介して光が入射する形態とすることができる。

以上に説明した各種の好ましい形態を含む本開示の光電変換素子等において、第１導電型をｎ型とする場合、第２導電型はｐ型であり、第１導電型をｐ型とする場合、第２導電型はｎ型である。

以上に説明した各種の好ましい形態を含む本開示の光電変換素子等において、光が照射され、光電変換層で光電変換が生じ、正孔（ホール）と電子がキャリア分離される。そして、正孔が取り出される電極を陽極（アノード）、電子が取り出される電極を陰極（カソード）とする。第１電極が陽極を構成し、第２電極が陰極を構成する形態もあるし、逆に、第１電極が陰極を構成し、第２電極が陽極を構成する形態もある。第１導電型をｎ型とし、第２導電型をｐ型とする場合、第１電極が陰極（カソード）を構成し、第２電極が陽極（アノード）を構成する。

第１電極、あるいは、第１電極と同じ側に形成されている形態の第２電極にあっては、これらの電極を構成する材料として、モリブデン（Ｍｏ）、タングステン（Ｗ）、タンタル（Ｔａ）、バナジウム（Ｖ）、パラジウム（Ｐｄ）、亜鉛（Ｚｎ）、ニッケル（Ｎｉ）、チタン（Ｔｉ）、白金（Ｐｔ）、金−亜鉛（Ａｕ−Ｚｎ）、金−ゲルマニウム（ＡｕＧｅ）、クロム（Ｃｒ）、金（Ａｕ）、アルミニウム（Ａｌ）、Ｔｉ／ＷやＴｉ／Ｗ／Ｃｕの積層構造を例示することができる。

第１化合物半導体層の光入射側の面上に形成されている形態の第２電極にあって、第２電極は透明導電材料から成る形態とすることができる。尚、透明導電材料から成る電極を『透明電極』と呼ぶ場合がある。ここで、透明電極を構成する透明導電材料として、導電性のある金属酸化物を挙げることができ、具体的には、酸化インジウム、インジウム−錫酸化物（ＩＴＯ，Indium Tin Oxide，ＳｎドープのＩｎ₂Ｏ₃、結晶性ＩＴＯ及びアモルファスＩＴＯを含む）、ＩＴｉＯ（ＴｉドープのＩｎ₂Ｏ₃）、ＩＦＯ（ＦドープのＩｎ₂Ｏ₃）、酸化亜鉛（他元素をドープしたＺｎＯを含む）、酸化亜鉛にドーパントとしてインジウムを添加したインジウム−亜鉛酸化物（ＩＺＯ，Indium Zinc Oxide）、酸化亜鉛にドーパントとしてインジウムとガリウムを添加したインジウム−ガリウム−亜鉛酸化物（ＩＧＺＯ，Ｉｎ−ＧａＺｎＯ₄）、ＡｌＭｇＺｎＯ（酸化アルミニウム及び酸化マグネシウム・ドープの酸化亜鉛）、酸化亜鉛にドーパントとしてアルミニウムを添加したアルミニウム−亜鉛酸化物（ＡＺＯ）、酸化亜鉛にドーパントとしてガリウムを添加したガリウム−亜鉛酸化物（ＧＺＯ）、酸化チタン（ＴｉＯ₂）、ＢドープのＺｎＯ、酸化錫（ＳｎＯ₂）、ＡＴＯ（ＳｂドープのＳｎＯ₂）、ＦＴＯ（ＦドープのＳｎＯ₂）、酸化ガリウムにドーパントとしてインジウムを添加したインジウム−ガリウム酸化物（ＩＧＯ）、ＩｎＳｎＺｎＯＮｉＯ、酸化チタンにドーパントとしてニオブを添加したニオブ−チタン酸化物（ＴＮＯ）、酸化アンチモン、スピネル型酸化物、ＹｂＦｅ₂Ｏ₄構造を有する酸化物を例示することができる。あるいは又、ガリウム酸化物、チタン酸化物、ニオブ酸化物、ニッケル酸化物等を母層とする透明電極を挙げることができる。透明電極の厚さとして、２×１０^-8ｍ乃至２×１０^-7ｍ、好ましくは３×１０^-8ｍ乃至１×１０^-7ｍを挙げることができる。第２電極を、所謂ベタ膜とすることもできる。更には、第２電極の光入射面には補助電極が形成されていてもよい。補助電極の平面形状として格子状（井桁状）を挙げることができるし、あるいは、複数の枝補助電極が相互に平行に延び、これらの複数の枝補助電極の一端あるいは両端が相互に接続されている形状を例示することができる。補助電極は、例えば、ＡｕＧｅ層／Ｎｉ層／Ａｕ層、Ｍｏ層／Ｔｉ層／Ｐｔ層／Ａｕ層、Ｔｉ層／Ｐｔ層／Ａｕ層、Ｎｉ層／Ａｕ層等から構成することができ、例えば、スパッタリング法や真空蒸着法といったＰＶＤ法に基づき形成することができる。尚、「／」の最も先頭に記載された層が第２電極側を占める。

第１電極や第２電極（陽極や陰極）の成膜方法として、前述した各種ＰＶＤ法（例えば、スパッタリング法や真空蒸着法等）あるいは各種ＣＶＤ法を挙げることができる。

光電変換素子の光入射面（例えば、第１化合物半導体層の光入射面）の上には、反射防止膜が形成されている構成とすることができる。反射防止膜を構成する材料として、最上層の化合物半導体層を構成する化合物半導体材料よりも屈折率が小さい材料を用いることが好ましく、具体的には、例えば、ＴｉＯ₂、Ａｌ₂Ｏ₃、ＺｎＳ、ＭｇＦ₂、Ｔａ₂Ｏ₅、ＳｉＯ₂、Ｓｉ₃Ｎ₄、ＺｒＯ₂、ＨｆＯ₂から成る層、あるいは、これらの層の積層構造を挙げることができ、例えば、スパッタリング法等のＰＶＤ法に基づき形成することができる。

光電変換層は、光電変換層に含まれる不純物濃度に依っては、第１導電型層とみなされる場合もあるし、ｉ層とみなされる場合もある。即ち、光電変換層には、真性半導体層も含まれる。

第２導電型領域の形成方法として、第２導電型を有する不純物の気相拡散法や固相拡散法を例示することができる。第２導電型をｐ型とする場合、不純物として亜鉛（Ｚｎ）やマグネシウム（Ｍｇ）を例示することができる。また、イオン注入法により亜鉛（Ｚｎ）やマグネシウム（Ｍｇ）を導入してもよい。

各種の化合物半導体層の形成は、例えば、有機金属化学的気相成長法（ＭＯＣＶＤ法，Metal Organic-Chemical Vapor Deposition 法、ＭＯＶＰＥ法，Metal Organic-Vapor Phase Epitaxy 法）や分子線エピタキシー法（ＭＢＥ法）、ハロゲンが輸送あるいは反応に寄与するハイドライド気相成長法（ＨＶＰＥ法）、原子層堆積法（ＡＬＤ法， Atomic Layer Deposition 法）、マイグレーション・エンハンスト・エピタキシー法（ＭＥＥ法， Migration-Enhanced Epitaxy 法）、プラズマ・アシステッド物理的気相成長法（ＰＰＤ法）等に基づき行うことができる。

凹部や溝部は、ウエットエッチング法やドライエッチング法に基づき形成することができる。あるいは又、溝部は、凹部を素子分離層で埋め込むときに、同時に形成することもできる。

光電変換素子の光入射側に、所望の波長の光を通過させるフィルタ（例えば、カラーフィルタや可視光カットフィルタ、不所望の赤外光をカットする赤外線カットフィルタ）を備えた構成とすることができるし、集光レンズ（オンチップ・マイクロ・レンズ、ＯＣＬ）を備えた構成とすることもできる。即ち、例えば、第１化合物半導体層の上に平坦化膜を形成し、更に、平坦化膜上にフィルタ、集光レンズを形成してもよい。

第２化合物半導体層の頂面（場合によっては、素子分離層を構成する材料にも依るが、素子分離層の頂面）は、被覆層によって被覆されていてもよい。被覆層を構成する材料として、前述した絶縁材料層を構成する材料を挙げることができる。

基板（成膜用基板）として、ＩＩＩ−Ｖ族化合物半導体から成る基板を挙げることができる。具体的には、ＩＩＩ−Ｖ族化合物半導体から成る基板として、ＧａＡｓ基板、ＩｎＰ基板、ＧａＮ基板、ＡｌＮ基板、ＧａＰ基板、ＧａＳｂ基板、ＩｎＳｂ基板、ＩｎＡｓ基板等を挙げることができる。あるいは又、シリコン半導体基板、サファイア基板、ＳｉＣ基板、石英ガラス基板、サファイア基板等を挙げることもできる。駆動用基板を、例えば、シリコン半導体基板から構成することができる。そして、駆動用基板には、光電変換素子を駆動するための各種回路を形成すればよい。基板（成膜用基板）の除去は、エッチング法や研磨法、ＣＭＰ法、レーザーアブレーション法、加熱法等によって行えばよい。

駆動用基板に形成された第１電極接続部や第２電極接続部を、例えば、光電変換素子の第１電極や第２電極との接続のためのバンプ部から構成することもできる。そして、第１電極、第２電極あるいはコンタクト部と、シリコン半導体基板に設けられたバンプ部とを接続する。あるいは又、銅（Ｃｕ）から成る第１電極接続部や第２電極接続部が形成された駆動用基板と、第１電極や第２電極上に設けられた接続部（銅から成る）を有する光電変換素子とを、接続部同士が接するように重ね合わせ、接続部同士を接合することで、積層することができる。あるいは又、接続には、その他、ＴＣＶ（Through Contact VIA）を用いることもできる。

場合によっては、光電変換素子を支持基板に固定してもよい。この場合にも、成膜用基板上で光電変換素子を形成した後、光電変換素子を支持基板に固定し、あるいは又、貼り合わせ、次いで、光電変換素子から成膜用基板を除去すればよい。光電変換素子から成膜用基板を除去する方法として、上述した方法を挙げることができる。また、光電変換素子を支持基板に固定し、あるいは又、貼り合わせる方法として、接着剤を用いる方法の他、金属接合法、半導体接合法、金属・半導体接合法を挙げることができる。支持基板として、成膜用基板として例示した基板以外にも、ガラス基板、石英基板等の透明無機基板、ポリエチレンテレフタレート（ＰＥＴ）やポリエチレンナフタレート（ＰＥＮ）等のポリエステル樹脂；ポリカーボネート（ＰＣ）樹脂；ポリエーテルスルホン（ＰＥＳ）樹脂；ポリスチレン、ポリエチレン、ポリプロピレン等のポリオレフィン樹脂；ポリフェニレンサルファイド樹脂；ポリフッ化ビニリデン樹脂；テトラアセチルセルロース樹脂；ブロム化フェノキシ樹脂；アラミド樹脂；ポリイミド樹脂；ポリスチレン樹脂；ポリアリレート樹脂；ポリスルフォン樹脂；アクリル樹脂；エポキシ樹脂；フッ素樹脂；シリコーン樹脂；ジアセテート樹脂；トリアセテート樹脂；ポリ塩化ビニル樹脂；環状ポリオレフィン樹脂等の透明プラスチック基板やフィルムを挙げることができる。ガラス基板として、例えば、ソーダガラス基板、耐熱ガラス基板、石英ガラス基板を挙げることができる。

本開示の撮像装置において、光電変換素子の配列として、ベイヤ配列の他、インターライン配列、ＧストライプＲＢ市松配列、ＧストライプＲＢ完全市松配列、市松補色配列、ストライプ配列、斜めストライプ配列、原色色差配列、フィールド色差順次配列、フレーム色差順次配列、ＭＯＳ型配列、改良ＭＯＳ型配列、フレームインターリーブ配列、フィールドインターリーブ配列を挙げることができる。ここで、１つの光電変換素子によって１つの画素が構成される。光電変換素子の配列ピッチとして、５μｍ以下を例示することができる。本開示の撮像装置によって、単板式カラー固体撮像装置を構成することができる。撮像装置には、光電変換素子を駆動するための制御部や駆動回路、配線が設けられている。必要に応じて、光電変換素子への光の入射を制御するためのシャッターを配設してもよい。

本開示の撮像装置において、光電変換素子が複数配列された画素領域は、２次元マトリクス状（２次元アレイ状）に規則的に複数配列された画素から構成される。画素領域は、通常、実際に光を受光し光電変換によって生成された信号電荷を増幅して駆動回路に読み出す有効画素領域と、黒レベルの基準になる光学的黒を出力するための黒基準画素領域とから構成されている。黒基準画素領域は、通常は、有効画素領域の外周部に配置されている。

光電変換素子から、ＣＣＤ素子（Charge Coupled Device：電荷結合素子）、ＣＭＯＳ（Complementary Metal Oxide Semiconductor）イメージセンサ、ＣＩＳ（Contact Image Sensor）、ＣＭＤ（Charge Modulation Device）型の信号増幅型イメージセンサを構成することができる。また、撮像装置から、例えば、デジタルスチルカメラやビデオカメラ、カムコーダ、車載用カメラ、監視用カメラ、携帯電話機等の撮像機能を有する電子機器を構成することができる。光電変換素子を除く撮像装置の構成、構造は、周知の撮像装置の構成、構造と同じとすることができるし、光電変換素子によって得られた信号の各種処理も周知の回路に基づき行うことができる。

実施例１は、本開示の光電変換素子（受光素子、フォトダイオード、撮像素子）、及び、本開示の第１の態様に係る光電変換素子の製造方法、並びに、本開示の撮像装置に関する。実施例１の光電変換素子の模式的な一部断面図を図１Ａに示す。また、実施例１の光電変換素子における第１電極、第２電極、第２化合物半導体層、素子分離層、凹部の配置を模式的に図４Ａに示し、実施例１の光電変換素子と駆動用基板との接続を模式的に示す図を図５に示し、実施例１の撮像装置の概念図を図６に示す。

実施例１の光電変換素子１０Ａは、
第１導電型を有する第１化合物半導体材料から成る第１化合物半導体層３１、
第１化合物半導体層３１上に形成された光電変換層３４、
光電変換層３４を覆い、第１導電型を有する第２化合物半導体材料から成る第２化合物半導体層３２、
少なくとも第２化合物半導体層３２の一部に形成され、第１導電型とは異なる第２導電型を有し、光電変換層３４に達する第２導電型領域３５、
光電変換層３４の側面を取り囲む素子分離層３３、
第２導電型領域３５上に形成された第１電極５１、及び、
第１化合物半導体層３１に電気的に接続された第２電極５２、
を備えている。

ここで、素子分離層３３は、具体的には、第１導電型を有し、光電変換層３４を構成する材料とは異なる第３化合物半導体材料から成る。そして、素子分離層（第３化合物半導体材料から成る素子分離層）３３は、第２化合物半導体層３２上にも形成されている。また、第２導電型領域３５は、少なくとも第２化合物半導体層３２の一部に形成されているが、具体的には、第２化合物半導体層３２の一部、及び、素子分離層を構成する材料にも依るが、素子分離層３３の一部に形成されている。尚、第２化合物半導体層３２が、素子分離層を構成する材料にも依るが、素子分離層３３の頂部を覆っている場合もある。

実施例１の撮像装置は、実施例１の光電変換素子１０Ａが、複数、２次元マトリクス状に配列されて成る。そして、実施例１の撮像装置は、駆動用基板６０、具体的には、読出し用集積基板（ＲＯＩＣ基板）を更に備えており、各光電変換素子１０Ａを構成する第１電極５１は、駆動用基板６０に設けられた第１電極接続部６１に接続されており、また、各光電変換素子１０Ａを構成する第２電極５２は、駆動用基板６０に設けられた第２電極接続部６２に接続されている。駆動用基板６０には、光電変換素子１０Ａを駆動するための各種回路が設けられているが、図示は省略した。撮像素子１０Ａは、より具体的には、ＣＭＯＳイメージセンサから構成されている。また、撮像装置から、例えば、車載用カメラや監視用カメラが構成されている。

実施例１において、第２電極５２は、第１電極５１と同じ側に形成されている。また、第１化合物半導体層３１を介して光が入射する。第１導電型をｎ型とし、第２導電型をｐ型とした。第１化合物半導体層３１、第２化合物半導体層３２及び素子分離層（第３化合物半導体材料から成る素子分離層）３３は、同じ材料から成る。具体的には、第１化合物半導体層３１、第２化合物半導体層３２、素子分離層３３及び光電変換層３４は、ＩＩＩ−Ｖ属化合物半導体材料から成る。そして、光電変換層３４はＩｎＧａＡｓ（具体的には、ｎ−ＩｎＧａＡｓ、より具体的には、ｎ−Ｉｎ_0.57Ｇａ_0.43Ａｓ）から成り、第１化合物半導体層３１、第２化合物半導体層３２及び素子分離層３３はＩｎＰ（具体的には、ｎ⁺−ＩｎＰ）から成る。また、素子分離層３３を構成する第３化合物半導体材料は、光電変換層３４を構成する材料よりも広いバンドギャップエネルギーを有するし、素子分離層３３の不純物濃度は、光電変換層３４の不純物濃度よりも高い。具体的には、光電変換層３４及び素子分離層３３のバンドギャップエネルギーＢＧ、不純物濃度Ｉｍ、屈折率ｎの値は、以下の表１のとおりである。尚、光電変換層３４の不純物濃度Ｉｍ₀は５×１０¹⁶ｃｍ^-3以下であることが望ましく、素子分離層３３の不純物濃度Ｉｍ₃は５×１０¹⁷ｃｍ^-3乃至５×１０¹⁸ｃｍ^-3であることが望ましい。第１化合物半導体層３１及び第２化合物半導体層３２の不純物濃度Ｉｍ₁，Ｉｍ₂も５×１０¹⁷ｃｍ^-3乃至５×１０¹⁸ｃｍ^-3であることが望ましい。実施例１にあっては、第１化合物半導体層３１、第２化合物半導体層３２及び素子分離層３３を構成する第１化合物半導体材料、第２化合物半導体材料及び第３化合物半導体材料を、設計上、完全に同一の材料とした。更には、第２導電型領域３５の不純物濃度を２×１０¹⁸ｃｍ^-3とした。

〈表１〉
ＢＧ（ｅＶ） Ｉｍ（ｃｍ^-3） ｎ
光電変換層 ０．７５ １．０×１０¹⁴〜１．０×１０¹⁶ ３．９
素子分離層 １．３５ １．０×１０¹⁶〜１．０×１０¹⁸ ３．５

図６に実施例１の撮像装置の概念図を示すように、実施例１の撮像装置１００は、光電変換素子１０Ａ（図６では撮像素子１０１で表す）が２次元マトリクス状（２次元アレイ状）に配列された撮像領域１１１、並びに、その駆動回路（周辺回路）としての垂直駆動回路１１２、カラム信号処理回路１１３、水平駆動回路１１４、出力回路１１５及び駆動制御回路１１６等から構成されている。尚、これらの回路は周知の回路から構成することができるし、また、他の回路構成（例えば、従来のＣＣＤ型撮像装置やＣＭＯＳ型撮像装置にて用いられる各種の回路）を用いて構成することができることは云うまでもない。尚、図６において、撮像素子１０１における参照番号「１０１」の表示は、１行のみとした。

駆動制御回路１１６は、垂直同期信号、水平同期信号及びマスタークロックに基づいて、垂直駆動回路１１２、カラム信号処理回路１１３及び水平駆動回路１１４の動作の基準となるクロック信号や制御信号を生成する。そして、生成されたクロック信号や制御信号は、垂直駆動回路１１２、カラム信号処理回路１１３及び水平駆動回路１１４に入力される。

垂直駆動回路１１２は、例えば、シフトレジスタによって構成され、撮像領域１１１の各撮像素子１０１を行単位で順次垂直方向に選択走査する。そして、各撮像素子１０１における受光量に応じて生成した電流（信号）に基づく画素信号（画像信号）は、信号線（データ出力線）１１７を介してカラム信号処理回路１１３に送られる。

カラム信号処理回路１１３は、例えば、撮像素子１０１の列毎に配置されており、１行分の撮像素子１０１から出力される画像信号を撮像素子毎に黒基準画素（図示しないが、有効画素領域の周囲に形成される）からの信号によって、ノイズ除去や信号増幅の信号処理を行う。カラム信号処理回路１１３の出力段には、水平選択スイッチ（図示せず）が水平信号線１１８との間に接続されて設けられる。

水平駆動回路１１４は、例えばシフトレジスタによって構成され、水平走査パルスを順次出力することによって、カラム信号処理回路１１３の各々を順次選択し、カラム信号処理回路１１３の各々から信号を水平信号線１１８に出力する。

出力回路１１５は、カラム信号処理回路１１３の各々から水平信号線１１８を介して順次供給される信号に対して、信号処理を行って出力する。

赤外光が、第１化合物半導体層３１側から光電変換素子に入射すると、光電変換層３４において、正孔及び電子が生成する。第１電極５１に第２電極５２よりも高い電位を加えておくと、電子は、第２導電型領域３５から第１電極５１を経由して外部へと取り出される。一方、正孔は、第１化合物半導体層３１、素子分離層３３、第２化合物半導体層３２のいずれかから、第２電極５２を経由して外部へと取り出される。

以下、第１化合物半導体層等の模式的な一部端面図である図１１Ａ、図１１Ｂ、図１１Ｃ、図１２Ａ、図１２Ｂ、図１２Ｃ、図１３を参照して、実施例１の光電変換素子１０Ａの製造方法を説明する。

［工程−１００］
基板上に、第１導電型を有する第１化合物半導体材料から成る第１化合物半導体層３１、光電変換層３４、及び、第１導電型を有する第２化合物半導体材料から成る第２化合物半導体層３２を、順次、形成する。具体的には、ＩｎＰから成り、厚さ０．１μｍ乃至１μｍのバッファ層２２が形成されたＩｎＰから成る基板（成膜用基板）２１を準備する。そして、周知のＭＯＣＶＤ法に基づき、バッファ層２２の上に、厚さ０．１μｍ乃至１μｍの第１化合物半導体層３１、厚さ３μｍ乃至５μｍの光電変換層３４、厚さ０．１μｍ乃至１μｍの第２化合物半導体層３２を、順次、成膜する（図１１Ａ参照）。

［工程−１１０］
その後、少なくとも第２化合物半導体層３２及び光電変換層３４に凹部４０を形成する（図１１Ｂ参照）。具体的には、第２化合物半導体層３２の上にエッチング用レジスト層を形成し、エッチング用レジスト層をエッチング用マスクとして、第２化合物半導体層３２、光電変換層３４及び第１化合物半導体層３１を、例えば、ドライエッチング法やウエットエッチング法に基づきエッチングすることで、第２化合物半導体層３２、光電変換層３４及び第１化合物半導体層３１に凹部４０を形成することができる。その後、エッチング用レジスト層を除去する。場合によっては、凹部４０を、第２化合物半導体層３２及び光電変換層３４に形成してもよい。ここで、隣接する光電変換素子１０Ａの間に、具体的には、例えば、隣接する光電変換素子１０Ａの境界領域に対応する第２化合物半導体層３２等の部分に、凹部４０が形成されている。云い換えれば、凹部４０は、例えば、井桁状に設けられている。即ち、光電変換素子１０Ａは凹部４０によって囲まれている。

［工程−１２０］
次いで、少なくとも凹部４０内に、素子分離層３３（具体的には、実施例１にあっては、光電変換層３４を構成する材料とは異なる材料である第１導電型を有する第３化合物半導体材料から成る素子分離層３３）を、周知のＭＯＣＶＤ法に基づき形成する（図１１Ｃ参照）。尚、図示した例では、素子分離層３３を第２化合物半導体層３２の上にも形成したが、凹部４０内のみに素子分離層３３を形成してもよい。具体的には、例えば、第２化合物半導体層３２の上に不所望の素子分離層３３が形成されないように、第２化合物半導体層３２の上に選択成長マスク層を形成して、素子分離層３３を周知のＭＯＣＶＤ法に基づき形成した後、選択成長マスク層を除去すればよい。

［工程−１３０］
その後、少なくとも第２化合物半導体層３２の一部に、第１導電型とは異なる第２導電型を有し、光電変換層３４に達する第２導電型領域３５を形成する（図１２Ａ参照）。尚、第２導電型領域３５を「×」印で示す。以下においても同様である。具体的には、図示した例では、素子分離層３３が第２化合物半導体層３２の上に形成されているので、素子分離層３３上にマスク層を形成し、例えば、第２導電型（ｐ型）を有する不純物（具体的には、亜鉛、Ｚｎ）を気相拡散させ、あるいは又、固相拡散させることで、第２導電型領域３５を形成することができる。その後、マスク層を除去する。尚、凹部４０内のみに素子分離層３３を形成した場合には、第２化合物半導体層３２の一部に、光電変換層３４に達する第２導電型領域３５を形成すればよい。

［工程−１４０］
その後、第２導電型領域３５上に第１電極５１を形成する。併せて、第１化合物半導体層３１に電気的に接続された第２電極５２を形成する。具体的には、第２導電型領域３５及び素子分離層３３の上にＳｉＮから成る被覆層３６を形成し、次いで、フォトリソグラフィ技術及びエッチング技術に基づき、第１電極５１及び第２電極５２を形成すべき部分の被覆層３６に開口部３６Ａ，３６Ｂを形成する（図１２Ｂ参照）。そして、開口部３６Ａの底部に露出した第２導電型領域３５の上から被覆層３６の上に亙り第１電極５１を形成し、併せて、開口部３６Ｂの底部に露出した素子分離層３３の上から被覆層３６の上に亙り第２電極５２を形成する。こうして、図１２Ｃに示す構造の光電変換素子１０Ａを得ることができる。第１電極５１及び第２電極５２は、例えば、Ｔｉ層／Ｗ層の積層構造を有する。ここで、Ｔｉ層がバリアメタル層として機能する。尚、第１電極５１及び第２電極５２の頂面には、接続部として銅層（図示せず）を形成しておく。

［工程−１５０］
次いで、基板２１と支持基板２３とを、光電変換素子及び絶縁膜２４を介して周知の方法に基づき貼り合わせる（図１３参照）。そして、周知の方法で、基板２１及びバッファ層２２を除去し、露出した第１化合物半導体層３１の上に平坦化膜３７を形成し、平坦化膜３７の上に集光レンズ（オンチップ・マイクロ・レンズ、ＯＣＬ）３８を形成することで、図１Ａに示した構造の光電変換素子１０Ａを得ることができる。尚、図１Ａ、後述する図１Ｂ、図２Ａ、図２Ｂでは、支持基板２３等の図示を省略している。その後、ダイシングを行い、撮像装置用の光電変換素子群（撮像素子群）に分割する。

［工程−１６０］
駆動用基板６０、具体的には、読出し用集積基板を準備する。駆動用基板６０には、銅から成る第１電極接続部６１及び第２電極接続部６２が形成されている。そして、撮像装置用の光電変換素子群を支持基板２３から駆動用基板６０上に移動させる。次いで、光電変換素子１０Ａの第１電極５１の接続部と第１電極接続部６１とを銅層同士を接合し、光電変換素子１０Ａの第２電極５２の接続部と第２電極接続部６２とを銅層同士を接合する。こうして、光電変換素子１０Ａを駆動用基板６０に実装することができる（図５参照）。

尚、光電変換素子の光入射側に、所望の波長の光を通過させるフィルタ（例えば、カラーフィルタや可視光カットフィルタ、不所望の赤外光をカットする赤外線カットフィルタ）を配設してもよい。光電変換部に不要な外光が入射することを防ぐための遮光膜を設けてもよい。遮光膜を構成する材料として、クロム（Ｃｒ）や銅（Ｃｕ）、アルミニウム（Ａｌ）、タングステン（Ｗ）を例示することができる。

実施例１にあっては、光電変換層を構成する材料とは異なる材料（第１導電型を有する第３化合物半導体材料）から成る素子分離層が光電変換層の側面を取り囲んでいる。それ故、隣接する光電変換素子間を分離する領域（実施例１にあっては、具体的には、素子分離層）を形成するとき、結晶欠陥等が発生する虞が無く、また、微細化に確実に対処することができる。また、従来の技術では問題であった、不純物の拡散制御の困難性、即ち、ＩＩＩ−Ｖ族化合物半導体の積層体の深さ方向の不純物濃度の制御の困難性を回避することができるし、ｐｎ接合プロファイルが広がり易く、その結果、感度が低下するといった問題が生じることもない。

実施例１の光電変換素子の変形例の模式的な一部断面図を図１Ｂに示す。この変形例の光電変換素子（撮像素子）１０Ｂにおいて、第２電極５２は、第１化合物半導体層３１の光入射側の面上に形成されている。具体的には、例えば、実施例１の［工程−１４０］と同様の工程において、第２電極５２の形成を省略し、実施例１の［工程−１５０］と同様の工程において基板２１及びバッファ層２２を除去し、露出した第１化合物半導体層３１の上に、ＩＴＯ等の透明導電材料から成る第２電極５２、平坦化膜３７を形成し、平坦化膜３７の上に集光レンズ３８を形成する。尚、第２電極５２をベタ膜とすることができる。即ち、第２電極５２を光電変換素子に共通な電極とすることができる。

実施例２は、実施例１の変形である。実施例２の光電変換素子の模式的な一部断面図を図２Ａに示し、実施例２の光電変換素子における第１電極、第２電極、第２化合物半導体層、素子分離層、凹部、溝部の配置を模式的に図４Ｂに示す。

実施例２の光電変換素子１０Ｃにおいて、光電変換層３４の側面と接している素子分離層３３の部分は第３化合物半導体材料から構成され、それ以外の素子分離層３３の部分は絶縁材料層又は遮光材料層４２から構成されている。即ち、凹部４０内に位置する素子分離層３３の部分に、光電変換素子１０Ｃを取り囲むように溝部４１が形成されている。そして、溝部４１内に、絶縁材料層又は遮光材料層４２が形成されている。

実施例２の光電変換素子１０Ｃは、実施例１における［工程−１２０］と［工程−１３０］との間の工程において、あるいは又、［工程−１３０］と［工程−１４０］との間の工程において、あるいは又、［工程−１４０］と［工程−１５０］との間の工程において、凹部４０内に形成された素子分離層３３（具体的には、第１導電型を有する第３化合物半導体材料から成る素子分離層３３）に溝部４１を形成する。そして、溝部４１を絶縁材料又は遮光材料で埋め込むことで絶縁材料層又は遮光材料層４２を形成する。尚、図示した例では、［工程−１２０］と［工程−１３０］との間の工程において、絶縁材料層又は遮光材料層４２を形成している。

具体的には、実施例１の［工程−１２０］が完了した後（図１１Ｃ参照）、素子分離層３３の上にエッチング用レジスト層を形成し、エッチング用レジスト層をエッチング用マスクとして、素子分離層３３を、例えば、ドライエッチング法に基づきエッチングすることで、素子分離層３３に溝部４１を形成する（図１４Ａ参照）。そして、例えば、スパッタリング法に基づき、例えば、ＳｉＮ、ＳｉＯ₂、Ａｌ₂Ｏ₃あるいはＨｆＯ₂によって溝部４１を埋め込むことで、絶縁材料層４２を形成することができるし、あるいは又、例えば、Ｔｉ、Ｗ、Ｍｏ、ＭｎあるいはＣｕによって溝部４１を埋め込むことで、遮光材料層４２を形成することができる。その後、エッチング用レジスト層を除去する。こうして、図１４Ｂに示す構造を得ることができる。

あるいは又、実施例１の［工程−１２０］と同様の工程において、少なくとも凹部４０内に素子分離層（第３化合物半導体材料から成る素子分離層）３３を周知のＭＯＣＶＤ法に基づき形成するとき、素子分離層３３の成膜条件を制御することで、凹部４０内の素子分離層３３に溝部４１を同時に形成する（図１５Ａ参照）。そして、例えば、スパッタリング法に基づき、溝部４１内に絶縁材料層又は遮光材料層４２を形成する。こうして、図１５Ｂに示す構造を得ることができる。

実施例２の光電変換素子の変形例（光電変換素子１０Ｄ）を図２Ｂに模式的な一部断面図を示すが、図１Ｂに示した実施例１の光電変換素子の変形例と同様に、第２電極５２を、第１化合物半導体層３１の光入射側の面上に形成してもよい。

実施例３は、実施例１〜実施例２の光電変換素子の変形であり、且つ、本開示の第２の態様に係る光電変換素子の製造方法に関する。以下、第１化合物半導体層等の模式的な一部端面図である図１６Ａ、図１６Ｂ、図１６Ｃ、図１７Ａ、図１７Ｂを参照して、実施例３の光電変換素子の製造方法を説明する。

［工程−３００］
基板上に、第１導電型を有する第１化合物半導体材料から成る第１化合物半導体層３１、及び、光電変換層３４を、順次、形成する。具体的には、ＩｎＰから成り、厚さ０．１μｍ乃至１μｍのバッファ層２２が形成されたＩｎＰから成る基板（成膜用基板）２１を準備する。そして、周知のＭＯＣＶＤ法に基づき、バッファ層２２の上に、厚さ０．１μｍ乃至１μｍの第１化合物半導体層３１、厚さ３μｍ乃至５μｍの光電変換層３４を、順次、成膜する（図１６Ａ参照）。

［工程−３１０］
その後、少なくとも光電変換層３４に凹部４０を形成する（図１６Ｂ参照）。具体的には、光電変換層３４の上にエッチング用レジスト層を形成し、エッチング用レジスト層をエッチング用マスクとして、光電変換層３４及び第１化合物半導体層３１を、例えば、ドライエッチング法やウエットエッチング法に基づきエッチングすることで、光電変換層３４及び第１化合物半導体層３１に凹部４０を形成することができる。その後、エッチング用レジスト層を除去する。ここで、隣接する光電変換素子１０Ａの間に、具体的には、例えば、隣接する光電変換素子１０Ａの境界領域に対応する光電変換層３４の部分に、凹部４０が形成されている。云い換えれば、凹部４０は、例えば、井桁状に設けられている。即ち、光電変換素子１０Ａは凹部４０によって囲まれている。尚、凹部４０を、光電変換層３４に形成してもよい。

［工程−３２０］
次に、少なくとも凹部４０内に、素子分離層３３（具体的には、実施例３にあっては、光電変換層３４を構成する材料とは異なる材料である第１導電型を有する第３化合物半導体材料から成る素子分離層３３）を形成し、更に、光電変換層３４を覆うように、第１導電型を有する第２化合物半導体材料から成る第２化合物半導体層３２を形成する。具体的には、凹部４０を含む全面に、周知のＭＯＣＶＤ法に基づき、素子分離層を形成する（図１６Ｃ参照）。ここで、光電変換層３４上に形成された素子分離層の部分が第２化合物半導体層３２に相当する。第２化合物半導体層３２の光電変換層３４上における厚さを０．１μｍ乃至１μｍとした。即ち、実施例３にあっては、第２化合物半導体層３２及び素子分離層３３は同じ化合物半導体材料から一体的に構成されており、形成される場所に依存して、第２化合物半導体層３２（光電変換層３４上）あるいは素子分離層３３（凹部４０内）となる。

尚、素子分離層３３を凹部４０内上に形成してもよく、この場合、光電変換層３４及び凹部４０を覆うように第２化合物半導体層３２を形成すればよい。あるいは又、凹部４０を含む全面に素子分離層３３を形成し、素子分離層３３上に、更に、第２化合物半導体層３２を形成してもよい。

［工程−３３０］
その後、少なくとも第２化合物半導体層３２の一部に、第１導電型とは異なる第２導電型を有し、光電変換層３４に達する第２導電型領域３５を形成する（図１７Ａ参照）。具体的には、第２化合物半導体層３２上にマスク層を形成し、例えば、第２導電型（ｐ型）を有する不純物（具体的には、亜鉛、Ｚｎ）を気相拡散させ、あるいは又、固相拡散させることで、第２導電型領域３５を形成することができる。その後、マスク層を除去する。

［工程−３４０］
その後、図１７Ｂに工程の一部を図示するように、実施例１の［工程−１４０］〜［工程−１６０］と同様の工程を実行することで、実施例３の光電変換素子、撮像装置を得ることができる。

実施例３にあっても、実施例１の光電変換素子の変形例と同様に、第２電極５２を、第１化合物半導体層３１の光入射側の面上に形成してもよい。また、実施例２と同様に、絶縁材料層又は遮光材料層４２を形成してもよい。

実施例４は、実施例１〜実施例２の光電変換素子の変形であり、且つ、本開示の第３の態様に係る光電変換素子の製造方法に関する。以下、第１化合物半導体層等の模式的な一部端面図である図１８Ａ、図１８Ｂ、図１９Ａ、図１９Ｂ、図２０Ａ、図２０Ｂを参照して、実施例４の光電変換素子の製造方法を説明する。

［工程−４００］
先ず、実施例１の［工程−１００］と同様にして、基板上に、第１導電型を有する第１化合物半導体材料から成る第１化合物半導体層３１、光電変換層３４、及び、第１導電型を有する第２化合物半導体材料から成る第２化合物半導体層３２を、順次、形成する（図１８Ａ参照）。

［工程−４１０］
その後、実施例１の［工程−１３０］と同様にして、第２化合物半導体層３２の一部に、第１導電型とは異なる第２導電型を有し、光電変換層３４に達する第２導電型領域３５を形成する。

［工程−４２０］
その後、実施例１の［工程−１４０］と同様にして、第２導電型領域３５上に第１電極５１を形成する。併せて、第２化合物半導体層３２の上に第２電極５２を形成する。こうして、図１８Ｂに示す構造を得ることができる。

［工程−４３０］
次いで、基板２１と支持基板２３とを、光電変換素子及び絶縁膜２４を介して周知の方法に基づき貼り合わせる（図１９Ａ参照）。そして、周知の方法で、基板２１及びバッファ層２２を除去し、露出した第１化合物半導体層３１を露出させる（図１９Ｂ参照）。

［工程−４４０］
その後、少なくとも光電変換層３４に凹部４０を形成する（図２０Ａ参照）。具体的には、第１化合物半導体層３１の上にエッチング用レジスト層を形成し、エッチング用レジスト層をエッチング用マスクとして、第１化合物半導体層３１、光電変換層３４及び第２化合物半導体層３２を、例えば、ドライエッチング法やウエットエッチング法に基づきエッチングすることで、第２化合物半導体層３２、光電変換層３４及び第１化合物半導体層３１に凹部４０を形成することができる。その後、エッチング用レジスト層を除去する。場合によっては、凹部４０を、光電変換層３４及び第１化合物半導体層３１に形成してもよい。ここで、隣接する光電変換素子１０Ａの間に、具体的には、例えば、隣接する光電変換素子の境界領域に対応する第１化合物半導体層３１等の部分に、凹部４０が形成されている。云い換えれば、凹部４０は、例えば、井桁状に設けられている。即ち、光電変換素子は凹部４０によって囲まれている。

［工程−４５０］
次いで、少なくとも凹部４０内に、素子分離層３３（具体的には、実施例４にあっては、光電変換層３４を構成する材料とは異なる材料である第１導電型を有する第３化合物半導体材料から成る素子分離層３３）を、周知のＭＯＣＶＤ法に基づき、形成する（図２０Ｂ参照）。尚、図示した例では、凹部４０内のみに素子分離層３３を形成している。具体的には、例えば、第１化合物半導体層３１の上に不所望の素子分離層が形成されないように、第１化合物半導体層３１の上に選択成長マスク層を形成して、素子分離層３３を周知のＭＯＣＶＤ法に基づき形成し、選択成長マスク層を除去すればよい。尚、素子分離層３３を、凹部４０内だけでなく、第１化合物半導体層３１の上に形成してもよい。その後、ダイシングを行い、撮像装置用の光電変換素子群（撮像素子群）に分割する。

［工程−４６０］
その後、露出した第１化合物半導体層３１の上に平坦化膜３７を形成し、平坦化膜３７の上に集光レンズ３８を形成し、ダイシングを行い、撮像装置用の光電変換素子群（撮像素子群）に分割する。そして、更に、実施例１の［工程−１６０］と同様の工程を実行することで、実施例４の光電変換素子、撮像装置を得ることができる。

実施例４にあっても、実施例１の光電変換素子の変形例と同様に、第２電極５２を、第１化合物半導体層３１の光入射側の面上に形成してもよい。また、実施例２と同様に、絶縁材料層又は遮光材料層４２を形成してもよい。

場合によっては、［工程−４２０］の後、第２化合物半導体層側から、少なくとも第２化合物半導体層３２及び光電変換層３４に凹部を形成してもよい。具体的には、第２化合物半導体層３２及び光電変換層３４に凹部を形成してもよいし、第２化合物半導体層３２、光電変換層３４及び第１化合物半導体層３１に凹部を形成してもよい。そして、少なくとも凹部４０内に、素子分離層３３（具体的には、光電変換層３４を構成する材料とは異なる材料である第１導電型を有する第３化合物半導体材料から成る素子分離層３３）を、周知のＭＯＣＶＤ法に基づき、形成し、更に、実施例１の［工程−１５０］〜実施例１の［工程−１６０］と同様の工程を実行することで、実施例４の光電変換素子、撮像装置を得ることもできる。

実施例５は、実施例１〜実施例２の光電変換素子の変形であり、且つ、本開示の第４の態様に係る光電変換素子の製造方法に関する。以下、第１化合物半導体層等の模式的な一部端面図である図２１Ａ、図２１Ｂ、図２１Ｃ、図２２Ａ、図２２Ｂ、図２２Ｃを参照して、実施例５の光電変換素子の製造方法を説明する。

［工程−５００］
先ず、第１導電型を有する基板２１に素子分離層３３を形成し、素子分離層３３によって囲まれ、基板２１の表面領域から構成された第１化合物半導体層３１を得る（図２１Ａ参照）。具体的には、ＩｎＰから成る基板（成膜用基板）２１の上にエッチング用レジスト層を形成し、エッチング用レジスト層をエッチング用マスクとして、基板２１を、例えば、ドライエッチング法に基づきエッチングすることで、基板２１の一部から構成された素子分離層３３を形成することができる。

［工程−５１０］
次いで、第１化合物半導体層３１上に光電変換層３４をＭＯＣＶＤ法に基づき形成する。その後、必要に応じて、平坦化処理を行う。こうして、図２１Ｂに示す構造を得ることができる。尚、素子分離層３３の側面からは光電変換層３４が成膜されない条件を選択した。

［工程−５２０］
次いで、光電変換層３４の上に（実施例５においては、具体的には、全面に）、第１導電型を有する第２化合物半導体材料から成る第２化合物半導体層３２を、ＭＯＣＶＤ法に基づき形成する。こうして、図２１Ｃに示す構造を得ることができる。

［工程−５３０］
その後、実施例１の［工程−１３０］と同様にして、第２化合物半導体層３２の一部に、第１導電型とは異なる第２導電型を有し、光電変換層３４に達する第２導電型領域３５を形成する（図２２Ａ参照）。

［工程−５４０］
次いで、第２導電型領域３５上に第１電極５１を形成する。併せて、第１化合物半導体層３１に電気的に接続された第２電極５２を形成する。具体的には、実施例１の［工程−１４０］と同様にして、第２導電型領域３５及び素子分離層３３の上にＳｉＮから成る被覆層３６を形成し、次いで、フォトリソグラフィ技術及びエッチング技術に基づき、第１電極５１及び第２電極５２を形成すべき部分の被覆層３６に開口部を形成する（図２２Ｂ参照）。そして、開口部の底部に露出した第２導電型領域３５の上から被覆層３６の上に亙り第１電極５１を形成し、併せて、開口部の底部に露出した素子分離層３３の上から被覆層３６の上に亙り第２電極５２を形成する。こうして、図２２Ｃに示す構造の光電変換素子を得ることができる。

［工程−５５０］
その後、実施例１の［工程−１５０］、［工程−１６０］と同様の工程を実行することで、実施例５の光電変換素子、撮像装置を得ることができる。

実施例５あるいは後述する実施例６〜実施例７にあっても、実施例１の光電変換素子の変形例と同様に、第２電極５２を、第１化合物半導体層３１の光入射側の面上に形成してもよい。また、実施例２と同様に、絶縁材料層又は遮光材料層４２を形成してもよい。

実施例６は、実施例５の変形である。実施例６が実施例５と相違する点は、以下のとおりである。即ち、実施例５にあっては、光電変換層３４のＭＯＣＶＤ法における成膜条件として、素子分離層３３の側面からは光電変換層３４が成膜されない条件を選択した。一方、実施例６にあっては、光電変換層３４のＭＯＣＶＤ法における成膜条件として、素子分離層３３の側面からも光電変換層３４が成膜される条件を選択する。以下、第１化合物半導体層等の模式的な一部端面図である図２３Ａ、図２３Ｂ、図２３Ｃ、図２４Ａ、図２４Ｂ、図２４Ｃを参照して、実施例６の光電変換素子の製造方法を説明する。

［工程−６００］
先ず、第１導電型を有するＩｎＰから成る基板２１に素子分離層３３を形成し、素子分離層３３によって囲まれ、基板２１の表面領域から構成された第１化合物半導体層３１を得る（図２３Ａ参照）。具体的には、素子分離層３３を形成すべき基板２１の部分の上にハードマスク層２５を形成する。そして、ハードマスク層２５をエッチング用マスクとして、基板２１を、例えば、ドライエッチング法に基づきエッチングすることで、基板２１の一部から構成された素子分離層３３を形成することができる。

［工程−６１０］
その後、第１化合物半導体層３１上に、素子分離層３３によって囲まれた光電変換層３４を、ＭＯＣＶＤ法に基づき形成する。こうして、図２３Ｂに示す構造を得ることができる。ＭＯＣＶＤ法における成膜条件として、素子分離層３３の側面からも光電変換層３４が成膜される条件を選択する。その後、必要に応じて、平坦化処理を行ってもよい。

［工程−６２０］
次いで、光電変換層３４の上に、第１導電型を有する第２化合物半導体材料から成る第２化合物半導体層３２を、ＭＯＣＶＤ法に基づき形成する。こうして、図２３Ｃに示す構造を得ることができる。そして、平坦化処理を行う。こうして、図２４Ａに示す構造を得ることができる。

［工程−６３０］
その後、実施例１の［工程−１３０］と同様にして、第２化合物半導体層３２の一部に、第１導電型とは異なる第２導電型を有し、光電変換層３４に達する第２導電型領域３５を形成する（図２４Ｂ参照）。

［工程−６４０］
次いで、第２導電型領域３５上に第１電極５１を形成する。併せて、第１化合物半導体層３１に電気的に接続された第２電極５２を形成する。具体的には、実施例５の［工程−５４０］と同様の工程を実行する。こうして、図２４Ｃに示す構造の光電変換素子を得ることができる。

［工程−６５０］
その後、実施例１の［工程−１５０］、［工程−１６０］と同様の工程を実行することで、実施例５の光電変換素子、撮像装置を得ることができる。

実施例７も、実施例５の変形である。実施例７が実施例５と相違する点は、以下のとおりである。即ち、実施例５にあっては素子分離層３３を基板２１の一部から構成した。一方、実施例７にあっては、素子分離層３３は、絶縁材料層から成り、あるいは又、外側の一部が絶縁材料層から成り、残りの部分（芯部）が遮光材料層から成る。以下、第１化合物半導体層等の模式的な一部端面図である図２５Ａ、図２５Ｂ、図２５Ｃ、図２６Ａ、図２６Ｂ、図２６Ｃを参照して、実施例７の光電変換素子の製造方法を説明する。

［工程−７００］
先ず、第１導電型を有する基板２１に素子分離層３３を形成し、素子分離層３３によって囲まれ、基板２１の表面領域から構成された第１化合物半導体層３１を得る（図２５Ａ参照）。具体的には、ＩｎＰから成る基板（成膜用基板）２１の上に絶縁材料層を形成し、絶縁材料層上にエッチング用レジスト層を形成し、エッチング用レジスト層をエッチング用マスクとして、絶縁材料層を、例えば、ドライエッチング法に基づきエッチングすることで、絶縁材料層から構成された素子分離層３３を形成することができる。

あるいは又、ＩｎＰから成る基板（成膜用基板）２１の上に犠牲層を形成し、犠牲層上にエッチング用レジスト層を形成し、エッチング用レジスト層をエッチング用マスクとして、犠牲層を、例えば、ドライエッチング法に基づきエッチングすることで、犠牲層に素子分離層を形成すべき溝部を形成する。そして、溝部を絶縁材料で埋め込む。あるいは又、溝部の側面及び底面を絶縁材料で覆い、更に、溝部の残部を遮光材料で埋め込む。そして、犠牲層の頂面上の絶縁材料（あるいは絶縁材料及び遮光材料）を除去し、更に、犠牲層を除去する。こうして、素子分離層３３を得ることができる。

［工程−７１０］
その後、第１化合物半導体層３１上に、素子分離層３３によって囲まれた光電変換層３４を、ＭＯＣＶＤ法に基づき形成する。こうして、図２５Ｂに示す構造を得ることができる。尚、その後、必要に応じて、平坦化処理を行ってもよい。

［工程−７２０］
次いで、光電変換層３４の上に、第１導電型を有する第２化合物半導体材料から成る第２化合物半導体層３２を、ＭＯＣＶＤ法に基づき形成する。こうして、図２５Ｃに示す構造を得ることができる。

［工程−７３０］
その後、実施例１の［工程−１３０］と同様にして、第２化合物半導体層３２の一部に、第１導電型とは異なる第２導電型を有し、光電変換層３４に達する第２導電型領域３５を形成する（図２６Ａ参照）。

［工程−７４０］
次いで、第２導電型領域３５上に第１電極５１を形成する（図２６Ｂ、図２６Ｃ参照）。具体的には、実施例５の［工程−５４０］と同様の工程を実行することで第１電極５１を得ることができる。

［工程−７５０］
その後、第１化合物半導体層３１に電気的に接続された第２電極５２を形成する。具体的には、実施例１の［工程−１５０］と同様の工程において基板２１を厚さ方向に一部分除去し、露出した第１化合物半導体層３１の上に、ＩＴＯ等の透明導電材料から成る第２電極５２、平坦化膜３７を形成し、平坦化膜３７の上に集光レンズ３８を形成する。尚、第２電極５２をベタ膜とすることができる。即ち、第２電極５２を光電変換素子に共通な電極とすることができる。こうして、実施例７の光電変換素子、撮像装置を得ることができる。

実施例８も、実施例５の変形である。実施例８が実施例５と相違する点は、以下のとおりである。即ち、実施例５にあっては素子分離層３３を基板２１の一部から構成した。一方、実施例８にあっては、素子分離層３３は、基板２１上に形成された絶縁材料層３３Ａ、及び、絶縁材料層３３Ａ上に形成された多結晶材料層３４Ａから成る。以下、第１化合物半導体層等の模式的な一部端面図である図２７Ａ、図２７Ｂ、図２７Ｃ、図２８Ａ、図２８Ｂ、図２８Ｃを参照して、実施例８の光電変換素子の製造方法を説明する。

［工程−８００］
先ず、第１導電型を有する基板２１に素子分離層３３を形成し、素子分離層３３によって囲まれ、基板２１の表面領域から構成された第１化合物半導体層３１を得る（図２７Ａ参照）。具体的には、ＩｎＰから成る基板（成膜用基板）２１の上に絶縁材料層を形成し、絶縁材料層上にエッチング用レジスト層を形成し、エッチング用レジスト層をエッチング用マスクとして、絶縁材料層を、例えば、ドライエッチング法に基づきエッチングすることで、絶縁材料層３３Ａから構成された素子分離層３３の一部を形成することができる。

［工程−８１０］
その後、第１化合物半導体層３１上に、素子分離層３３によって囲まれた光電変換層３４を、ＭＯＣＶＤ法に基づき形成する。こうして、図２７Ｂに示す構造を得ることができる。ここで、絶縁材料層３３Ａの上に形成される光電変換層の部分は多結晶状態となり、素子分離層３３の残部である多結晶材料層３４Ａを得ることができる。こうして、絶縁材料層３３Ａ、及び、絶縁材料層３３Ａ上に形成された多結晶材料層３４Ａから成る素子分離層３３を得ることができる。尚、多結晶材料層３４Ａは高抵抗状態にあるので、キャリアは第１電極５１あるいは第２電極５２に向かって流れ難い。

［工程−８２０］
次いで、光電変換層３４及び素子分離層３３の上に、第１導電型を有する第２化合物半導体材料から成る第２化合物半導体層３２を、ＭＯＣＶＤ法に基づき形成する。こうして、図２７Ｃに示す構造を得ることができる。素子分離層３３の上に形成される第２化合物半導体層の部分は多結晶状態となり、多結晶材料層３２Ａを得ることができる。

［工程−８３０］
その後、実施例１の［工程−１３０］と同様にして、第２化合物半導体層３２の一部に、第１導電型とは異なる第２導電型を有し、光電変換層３４に達する第２導電型領域３５を形成する（図２８Ａ参照）。

［工程−８４０］
次いで、第２導電型領域３５上に第１電極５１を形成する（図２８Ｂ、図２８Ｃ参照）。

［工程−８５０］
その後、実施例７の［工程−７５０］と同様の工程を実行することで、実施例８の光電変換素子、撮像装置を得ることができる。

実施例９は、実施例８の変形である。実施例８が実施例７と相違する点は、以下のとおりである。即ち、実施例７にあっては、素子分離層３３の一部を、基板２１上に形成された絶縁材料層３３Ａから構成した。一方、実施例９にあっては、素子分離層３３の一部を、基板２１の表面領域に形成された絶縁材料層３３Ｂから構成する。素子分離層３３は、基板２１の表面領域に形成された絶縁材料層３３Ｂ、及び、絶縁材料層３３Ｂ上に形成された多結晶材料層３４Ａから成る。以下、第１化合物半導体層等の模式的な一部端面図である図２９Ａ、図２９Ｂ、図２９Ｃ、図３０Ａ、図３０Ｂ、図３０Ｃを参照して、実施例９の光電変換素子の製造方法を説明する。

［工程−９００］
先ず、第１導電型を有する基板２１に素子分離層３３を形成し、素子分離層３３によって囲まれ、基板２１の表面領域から構成された第１化合物半導体層３１を得る。（図２９Ａ参照）。具体的には、ＩｎＰから成る基板（成膜用基板）２１の上にエッチング用レジスト層を形成し、エッチング用レジスト層をエッチング用マスクとして、基板２１を、例えば、ドライエッチング法に基づきエッチングすることで、基板２１に素子分離層３３を形成すべき凹みを形成することができる。そして、基板２１に形成された凹みを、素子分離層３３の一部を構成する絶縁材料層３３Ｂで埋め込む。具体的には、凹みを含む全面に絶縁材料層を成膜し、基板２１上の絶縁材料層を除去することで、図２９Ａに示す構造を得ることができる。

［工程−９１０］
その後、第１化合物半導体層３１上に、素子分離層３３によって囲まれた光電変換層３４を形成する。こうして、図２９Ｂに示す構造を得ることができる。ここで、絶縁材料層３３Ｂの上に形成される光電変換層の部分は多結晶状態となり、多結晶材料層３４Ａを得ることができる。こうして、絶縁材料層３３Ｂ、及び、絶縁材料層３３Ｂ上に形成された多結晶材料層３４Ａから成る素子分離層３３を得ることができる。

［工程−９２０］
次いで、実施例８の［工程−８２０］と同様の工程を実行し（図２９Ｃ参照）、更に、
実施例８の［工程−８３０］、［工程−８４０］と同様の工程を実行し（図３０Ａ、図３０Ｂ、図３０Ｃ参照）、更に、実施例８の［工程−８５０］と同様の工程を実行することで、実施例９の光電変換素子、撮像装置を得ることができる。

実施例１０は、実施例１〜実施例２の光電変換素子の変形であり、且つ、本開示の第５の態様に係る光電変換素子の製造方法に関する。以下、第１化合物半導体層等の模式的な一部端面図である図３１Ａ、図３１Ｂ、図３１Ｃ、図３２Ａ、図３２Ｂ、図３２Ｃを参照して、実施例１０の光電変換素子の製造方法を説明する。

［工程−１０００］
先ず、第１導電型を有する基板２１に絶縁材料から成る素子分離層・形成領域３３Ｃを形成し、素子分離層・形成領域３３Ｃによって囲まれ、基板２１の表面領域から構成された第１化合物半導体層３１を得る（図３１Ａ参照）。具体的には、実施例８の［工程−８００］と同様の工程を実行する。

［工程−１０１０］
その後、第１化合物半導体層３１及び素子分離層・形成領域３３Ｃ上に光電変換層３４を形成する（図３１Ｂ参照）。具体的には、実施例８の［工程−８１０］と同様の工程を実行する。ここで、素子分離層・形成領域３３Ｃの上に形成される光電変換層の部分は多結晶状態となり、多結晶材料層３４Ａを得ることができる。

［工程−１０２０］
次いで、光電変換層３４の上に、第１導電型を有する第２化合物半導体材料から成る第２化合物半導体層３２を、ＭＯＣＶＤ法に基づき形成する（図３１Ｃ参照）。具体的には、実施例８の［工程−８２０］と同様の工程を実行する。素子分離層３３の上に形成される第２化合物半導体層の部分は多結晶状態となり、多結晶材料層３２Ａを得ることができる。

［工程−１０３０］
その後、素子分離層・形成領域３３Ｃの上方に位置する第２化合物半導体層３２及び光電変換層３４の部分を除去し（図３２Ａ参照）、除去した部分を素子分離層・形成材料３３Ｄで埋め込み、素子分離層３３を得る（図３２Ｂ参照）。具体的には、第２化合物半導体層３２上にエッチング用レジスト層を形成し、エッチング用レジスト層をエッチング用マスクとして、第２化合物半導体層３２及び光電変換層３４を、例えば、ウエットエッチング法に基づきエッチングすることで、素子分離層・形成領域３３Ｃの上方に位置する第２化合物半導体層３２及び光電変換層３４の部分を除去することができる。次いで、例えば、絶縁材料から成る素子分離層・形成材料３３ＤをＣＶＤ法にて全面に成膜し、平坦化処理を行うことで、除去した部分を素子分離層・形成材料３３Ｄで埋め込み、素子分離層３３を得ることができる。尚、素子分離層３３は、外側を絶縁材料から構成し、内側（芯部）を遮光材料から構成してもよい。

［工程−１０４０］
そして、第２化合物半導体層３２に、第１導電型とは異なる第２導電型を有し、光電変換層に達する第２導電型領域３５を形成し、その後、第２導電型領域３５上に第１電極５１を形成し（図３２Ｃ参照）、第１化合物半導体層３１に電気的に接続された第２電極５１を形成する。具体的には、実施例８の［工程−８３０］、［工程−８４０］、［工程−８５０］と同様の工程を実行すればよい。こうして、実施例１０の光電変換素子、撮像装置を得ることができる。

実施例１１は、実施例１０の変形である。実施例１１が実施例１０と相違する点は、以下のとおりである。即ち、実施例１０にあっては、素子分離層・形成領域３３Ｃを基板２１上に形成した。一方、実施例１１にあっては、素子分離層・形成領域３３Ｃを、基板２１の表面領域に形成する。以下、第１化合物半導体層等の模式的な一部端面図である図３３Ａ、図３３Ｂ、図３３Ｃ、図３４Ａ、図３４Ｂ、図３４Ｃを参照して、実施例１１の光電変換素子の製造方法を説明する。

［工程−１１００］
先ず、第１導電型を有する基板２１に絶縁材料から成る素子分離層・形成領域３３Ｃを形成し、素子分離層・形成領域３３Ｃによって囲まれ、基板２１の表面領域から構成された第１化合物半導体層３１を得る（図３３Ａ参照）。具体的には、実施例９の［工程−９００］と同様の工程を実行する。

［工程−１１１０］
その後、第１化合物半導体層３１及び素子分離層・形成領域３３Ｃ上に光電変換層３４を形成する（図３３Ｂ参照）。具体的には、実施例１０の［工程−１０１０］と同様の工程を実行する。ここで、素子分離層・形成領域３３Ｃの上に形成される光電変換層の部分は多結晶状態となり、多結晶材料層３４Ａを得ることができる。

［工程−１１２０］
次いで、光電変換層３４の上に、第１導電型を有する第２化合物半導体材料から成る第２化合物半導体層３２を、ＭＯＣＶＤ法に基づき形成する（図３３Ｃ参照）。具体的には、実施例１０の［工程−１０２０］と同様の工程を実行する。素子分離層３３の上に形成される第２化合物半導体層の部分は多結晶状態となり、多結晶材料層３２Ａを得ることができる。

［工程−１１３０］
その後、素子分離層・形成領域３３Ｃの上方に位置する第２化合物半導体層３２及び光電変換層３４の部分を除去し（図３４Ａ参照）、除去した部分を素子分離層・形成材料３３Ｄで埋め込み、素子分離層３３を得る（図３４Ｂ参照）。具体的には、実施例１０の［工程−１０３０］と同様の工程を実行する。

［工程−１１４０］
そして、第２化合物半導体層３２に、第１導電型とは異なる第２導電型を有し、光電変換層に達する第２導電型領域３５を形成し、その後、第２導電型領域３５上に第１電極５１を形成し（図３４Ｃ参照）、第１化合物半導体層３１に電気的に接続された第２電極５１を形成する。具体的には、実施例１０の［工程−１０４０］と同様の工程を実行すればよい。こうして、実施例１１の光電変換素子、撮像装置を得ることができる。

実施例１２は、実施例１〜実施例２の光電変換素子の変形であり、且つ、本開示の第６の態様に係る光電変換素子の製造方法に関する。以下、第１化合物半導体層等の模式的な一部端面図である図３５Ａ、図３５Ｂ、図３５Ｃ、図３６Ａ、図３６Ｂ、図３６Ｃを参照して、実施例７の光電変換素子の製造方法を説明する。

［工程−１２００］
先ず、第１導電型を有する基板２１に選択成長阻止部２６を形成する。具体的には、実施例９の［工程−９００］と同様の工程を実行する。より具体的には、ＩｎＰから成る基板（成膜用基板）２１の上にエッチング用レジスト層を形成し、エッチング用レジスト層をエッチング用マスクとして、基板２１を、例えば、ドライエッチング法に基づきエッチングすることで、基板２１に選択成長阻止部２６を形成すべき凹みを形成することができる。そして、基板２１に形成された凹みを、選択成長阻止部２６を構成する絶縁材料層で埋め込む。具体的には、凹みを含む全面に絶縁材料層を成膜し、基板２１上の絶縁材料層を除去することで、図３５Ａに示す構造を得ることができる。

［工程−１２１０］
次いで、横方向選択エピタキシャル成長法に基づき、選択成長阻止部２６と選択成長阻止部２６との間に位置し、第１化合物半導体層３１に相当する基板２１の領域から光電変換層３４をＭＯＣＣＶＤ法に基づき形成する。

［工程−１２２０］
その後、全面に、第１導電型を有する第２化合物半導体材料から成る第２化合物半導体層３２をＭＯＣＶＤ法に基づき形成し、以て、選択成長阻止部２６の上方に位置する第２化合物半導体層の部分から成る素子分離層３３’を得る（図３５Ｃ参照）。尚、形成された第２化合物半導体層３２に平坦化処理を施してもよい。

［工程−１２３０］
次に、第２化合物半導体層３２の一部に、第１導電型とは異なる第２導電型を有し、光電変換層に達する第２導電型領域３５を形成し（図３６Ａ参照）、その後、第２導電型領域３５上に第１電極５１を形成し（図３６Ｂ及び図３６Ｃ参照）、第１化合物半導体層３１に電気的に接続された第２電極５２を形成する。具体的には、実施例８の［工程−８３０］、［工程−８４０］、［工程−８５０］と同様の工程を実行すればよい。こうして、実施例１２の光電変換素子、撮像装置を得ることができる。

実施例１３は、実施例１２の変形である。実施例１３が実施例１２と相違する点は、以下のとおりである。即ち、実施例１２にあっては、選択成長阻止部２６を基板２１の表面領域に形成した。一方、実施例１３にあっては、選択成長阻止部２６を基板２１上に形成する。以下、第１化合物半導体層等の模式的な一部端面図である図３７Ａ、図３７Ｂ、図３７Ｃ、図３８Ａ、図３８Ｂ、図３８Ｃを参照して、実施例５の光電変換素子の製造方法を説明する。

［工程−１３１０］
先ず、第１導電型を有する基板２１に選択成長阻止部２６を形成する（図３７Ａ参照）。具体的には、実施例８の［工程−８００］と同様の工程を実行する。より具体的には、ＩｎＰから成る基板（成膜用基板）２１の上に絶縁材料層を形成し、絶縁材料層上にエッチング用レジスト層を形成し、エッチング用レジスト層をエッチング用マスクとして、絶縁材料層を、例えば、ドライエッチング法に基づきエッチングすることで、絶縁材料から成る選択成長阻止部２６を形成することができる。

［工程−１３２０］
その後、実施例１２の［工程−１２１０］、［工程−１２２０］、［工程−１２３０］を実行することで（図３７Ｂ、図３７Ｃ、図３８Ａ、図３８Ｂ、図３８Ｃ参照）、実施例１３の光電変換素子、撮像装置を得ることができる。

実施例１４は、実施例１〜実施例１３の変形であり、積層構造の光電変換素子に関する。即ち、実施例１〜実施例１３において説明した光電変換素子（撮像素子、便宜上、『第１の光電変換素子』と呼ぶ）の光入射側（便宜上、『上方』と呼ぶ）に、可視光に対して感度を有する第２の光電変換素子（撮像素子）を構成する光電変換部が配されている。尚、第１の光電変換素子を構成する光電変換層を、便宜上、『第１の光電変換部』と呼び、第２の光電変換素子を構成する光電変換部を、便宜上、『第２の光電変換部』と呼ぶ。第２の光電変換部は、例えば、第１の光電変換素子側から、第１電極、第２光電変換層及び第２電極が積層されて成る。

具体的には、赤色用光電変換部を有する第２の光電変換部と第１の光電変換部の積層構造、緑色用光電変換部を有する第２の光電変換部と第１の光電変換部の積層構造、及び、青色用光電変換部を有する第２の光電変換部と第１の光電変換部の積層構造の組み合わせから撮像素子ユニットを構成することもでき、この場合、これらの第２の光電変換部の配列として、前述したベイヤ配列等を例示することができる。あるいは又、第１の光電変換部の上に、赤色用光電変換部を有する第２の光電変換部、緑色用光電変換部を有する第２の光電変換部及び青色用光電変換部を有する第２の光電変換部が積層されて成る撮像素子ユニットとすることもできる。このように、第２の光電変換部を、例えば、赤色用光電変換部、緑色用光電変換部及び青色用光電変換部の積層構造から構成する場合、光電変換部の垂直方向における配置順は、光入射側から青色用光電変換部、緑色用光電変換部、赤色用光電変換部の順、あるいは、光入射側から緑色用光電変換部、青色用光電変換部、赤色用光電変換部の順であることが好ましい。これは、より短い波長の光がより入射面側において効率良く吸収されるからである。赤色は３色の中では最も長い波長であるので、光入射面から見て赤色用光電変換部を最下層に位置させることが好ましい。ここで、第１の光電変換素子と第２の光電変換素子とが組み合わされて１つの画素が構成される。

尚、第２の光電変換部を１種類の光電変換部から構成することもでき、この場合、第２の光電変換部は、例えば、可視光全体（白色）に感度を有する構成とすればよいし、第２の光電変換部を２種類の光電変換部から構成することもでき、この場合、第２の光電変換部は、例えば、原色に感度を有する光電変換部、及び、補色に感度を有する光電変換部から構成すればよいし、第２の光電変換部を４種類の光電変換部から構成することもでき、この場合、第２の光電変換部は、例えば、赤色用光電変換部、緑色用光電変換部、青色用光電変換部、及び、青緑色（エメラルド色）の光に感度を有する青緑色用光電変換部から構成すればよいし、青緑色用光電変換部の代わりに、カラーフィルタが設けられていない光電変換部（所謂白画素）から構成してもよい。

第１の光電変換素子を、第２の光電変換素子と同じ大きさとすることもできるし、第２の光電変換素子よりも大きくすることもできる。後者の場合、具体的には、第１の光電変換素子の大きさとして、第２の光電変換素子の２倍の大きさ、４倍の大きさ、広くはｍ×ｎ倍（ｍ，ｎは正の整数であり、ｍ＝ｎ＝１を除く）の大きさを例示することができる。

第２の光電変換素子は、第２の光電変換部よりも光入射側に配置され、可視光及び第１の光電変換素子に入射させるべき赤外光を通過させるフィルタ層を更に備えている形態とすることができ、これによって、第２の光電変換素子の色再現性の向上を図ることができる。

フィルタ層は、例えば、多数の誘電体膜を積層した構造を有する。誘電体材料としては、例えば、Ｓｉ、Ｍｇ、Ａｌ、Ｈｆ、Ｎｂ、Ｚｒ、Ｓｃ、Ｔａ、Ｇａ、Ｚｎ、Ｙ、Ｂ、Ｔｉ等の酸化物、窒化物（例えば、ＳｉＮ、ＡｌＮ、ＡｌＧａＮ、ＧａＮ、ＢＮ等）、又は、フッ化物等を挙げることができる。具体的には、ＳｉＯ₂、ＴｉＯ₂、Ｎｂ₂Ｏ₅、ＺｒＯ₂、Ｔａ₂Ｏ₅、ＺｎＯ、Ａｌ₂Ｏ₃、ＨｆＯ₂、ＳｉＮ、ＡｌＮ等を例示することができる。そして、これらの誘電体材料の内、屈折率が異なる誘電体材料から成る２種類以上の誘電体膜を交互に積層することにより、フィルタ層を得ることができる。所望の透過率を得るために、各誘電体膜を構成する材料、膜厚、積層数等を、適宜、選択すればよい。各誘電体膜の厚さは、用いる材料等により、適宜、調整すればよい。フィルタ層は、真空蒸着法やスパッタリング法といったＰＶＤ法に基づき成膜することができる。

第２の光電変換素子を構成する光電変換部を有機光電変換材料から構成することが好ましい。そして、この場合、第２の光電変換部（第２光電変換層）を、
（１）ｐ型有機半導体から構成する。
（２）ｎ型有機半導体から構成する。
（３）ｐ型有機半導体層／ｎ型有機半導体層の積層構造から構成する。ｐ型有機半導体層／ｐ型有機半導体とｎ型有機半導体との混合層（バルクヘテロ構造）／ｎ型有機半導体層の積層構造から構成する。ｐ型有機半導体層／ｐ型有機半導体とｎ型有機半導体との混合層（バルクヘテロ構造）の積層構造から構成する。ｎ型有機半導体層／ｐ型有機半導体とｎ型有機半導体との混合層（バルクヘテロ構造）の積層構造から構成する。
（４）ｐ型有機半導体とｎ型有機半導体の混合（バルクヘテロ構造）から構成する。
の４態様のいずれかとすることができる。但し、積層順は任意に入れ替えた構成とすることができる。

ｐ型有機半導体として、ナフタレン誘導体、アントラセン誘導体、フェナントレン誘導体、ピレン誘導体、ペリレン誘導体、テトラセン誘導体、ペンタセン誘導体、キナクリドン誘導体、チオフェン誘導体、チエノチオフェン誘導体、ベンゾチオフェン誘導体、トリアリルアミン誘導体、カルバゾール誘導体、ペリレン誘導体、ピセン誘導体、クリセン誘導体、フルオランテン誘導体、フタロシアニン誘導体、サブフタロシアニン誘導体、サブポルフィラジン誘導体、複素環化合物を配位子とする金属錯体、ポリチオフェン誘導体、ポリベンゾチアジアゾール誘導体、ポリフルオレン誘導体等を挙げることができる。ｎ型有機半導体として、フラーレン及びフラーレン誘導体、ｐ型有機半導体よりもＨＯＭＯ及びＬＵＭＯが大きい（深い）有機半導体、透明な無機金属酸化物を挙げることができる。ｎ型有機半導体として、具体的には、窒素原子、酸素原子、硫黄原子を含有する複素環化合物、例えば、ピリジン誘導体、ピラジン誘導体、ピリミジン誘導体、トリアジン誘導体、キノリン誘導体、キノキサリン誘導体、イソキノリン誘導体、アクリジン誘導体、フェナジン誘導体、フェナントロリン誘導体、テトラゾール誘導体、ピラゾール誘導体、イミダゾール誘導体、チアゾール誘導体、オキサゾール誘導体、イミダゾール誘導体、ベンズイミダゾール誘導体、ベンゾトリアゾール誘導体、ベンズオキサゾール誘導体、ベンズオキサゾール誘導体、カルバゾール誘導体、ベンゾフラン誘導体、ジベンゾフラン誘導体、サブポルフィラジン誘導体、ポリフェニレンビニレン誘導体、ポリベンゾチアジアゾール誘導体、ポリフルオレン誘導体等を分子骨格の一部に有する有機分子、有機金属錯体やサブフタロシアニン誘導体を挙げることができる。有機光電変換材料から構成された第２の光電変換部（『有機光電変換層』と呼ぶ場合がある）の厚さは、限定するものではないが、例えば、１×１０^-8ｍ乃至５×１０^-7ｍ、好ましくは２．５×１０^-8ｍ乃至３×１０^-7ｍ、より好ましくは２．５×１０^-8ｍ乃至２×１０^-7ｍ、一層好ましくは１×１０^-7ｍ乃至１．８×１０^-7ｍを例示することができる。尚、有機半導体は、ｐ型、ｎ型と分類されることが多いが、ｐ型とは正孔を輸送し易いという意味であり、ｎ型とは電子を輸送し易いという意味であり、無機半導体のように熱励起の多数キャリアとして正孔又は電子を有しているという解釈に限定されない。

あるいは又、緑色の波長の光を光電変換する第２の光電変換部（有機光電変換層）を構成する材料として、例えば、ローダミン系色素、メラシアニン系色素、キナクリドン誘導体、サブフタロシアニン系色素等を挙げることができるし、青色の光を光電変換する第２の光電変換部（有機光電変換層）を構成する材料として、例えば、クマリン酸色素、トリス−８−ヒドリキシキノリアルミニウム（Ａｌｑ３）、メラシアニン系色素等を挙げることができるし、赤色の光を光電変換する第２の光電変換部（有機光電変換層）を構成する材料として、例えば、フタロシアニン系色素、サブフタロシアニン系色素を挙げることができる。

有機光電変換層と第１電極との間に、第１キャリアブロッキング層を設けてもよいし、有機光電変換層と第２電極との間に、第２キャリアブロッキング層を設けてもよい。また、第１キャリアブロッキング層と第１電極との間に第１電荷注入層を設けてもよいし、第２キャリアブロッキング層と第２電極との間に第２電荷注入層を設けてもよい。例えば、電子注入層を構成する材料として、例えば、リチウム（Ｌｉ）、ナトリウム（Ｎａ）、カリウム（Ｋ）といったアルカリ金属及びそのフッ化物や酸化物、マグネシウム（Ｍｇ）、カルシウム（Ｃａ）といったアルカリ土類金属及びそのフッ化物や酸化物を挙げることができる。

各種有機層の成膜方法として、乾式成膜法及び湿式成膜法を挙げることができる。乾式成膜法として、抵抗加熱あるいは高周波加熱を用いた真空蒸着法、ＥＢ蒸着法、各種スパッタリング法（マグネトロンスパッタリング法、ＲＦ−ＤＣ結合形バイアススパッタリング法、ＥＣＲスパッタリング法、対向ターゲットスパッタリング法、高周波スパッタリング法）、イオンプレーティング法、レーザーアブレーション法、分子線エピタキシー法、レーザー転写法を挙げることができる。また、ＣＶＤ法として、プラズマＣＶＤ法、熱ＣＶＤ法、ＭＯＣＶＤ法、光ＣＶＤ法を挙げることができる。一方、湿式法として、スピンコート法、インクジェット法、スプレーコート法、スタンプ法、マイクロコンタクトプリント法、フレキソ印刷法、オフセット印刷法、グラビア印刷法、ディップ法等の方法を用いることができる。パターニング法として、シャドーマスク、レーザー転写、フォトリソグラフィ技術等を含む化学的エッチング、紫外線やレーザー等による物理的エッチング等を挙げることができる。各種有機層の平坦化技術として、レーザー平坦化法、リフロー法等を用いることができる。

あるいは又、第２の光電変換部（第２光電変換層）を構成する無機系材料として、結晶シリコン、アモルファスシリコン、微結晶シリコン、結晶セレン、アモルファスセレン、及び、カルコパライト系化合物であるＣＩＧＳ（ＣｕＩｎＧａＳｅ）、ＣＩＳ（ＣｕＩｎＳｅ₂）、ＣｕＩｎＳ₂、ＣｕＡｌＳ₂、ＣｕＡｌＳｅ₂、ＣｕＧａＳ₂、ＣｕＧａＳｅ₂、ＡｇＡｌＳ₂、ＡｇＡｌＳｅ₂、ＡｇＩｎＳ₂、ＡｇＩｎＳｅ₂、あるいは又、ＩＩＩ−Ｖ族化合物半導体であるＧａＡｓ、ＩｎＰ、ＡｌＧａＡｓ、ＩｎＧａＰ、ＡｌＧａＩｎＰ、ＩｎＧａＡｓＰ、更には、ＣｄＳｅ、ＣｄＳ、Ｉｎ₂Ｓｅ₃、Ｉｎ₂Ｓ₃、Ｂｉ₂Ｓｅ₃、Ｂｉ₂Ｓ₃、ＺｎＳｅ、ＺｎＳ、ＰｂＳｅ、ＰｂＳ等の化合物半導体を挙げることができる。

実施例１４の撮像装置にあっては、カラーフィルタを用いて青色、緑色、赤色の分光を行うのではなく、同一画素内で光の入射方向において、例えば、複数種の波長の光に対して感度を有する第２の光電変換部を積層して１つの画素を構成するので、感度の向上及び単位体積当たりの画素密度の向上を図ることができる。また、第２の光電変換部（第２光電変換層）を有機光電変換材料から構成するが、有機光電変換材料は吸収係数が高いため、有機光電変換層の膜厚を従来のＳｉ系光電変換層と比較して薄くすることができ、隣接画素からの光漏れや、光の入射角の制限が緩和される。更には、従来のＳｉ系撮像素子では３色の画素間で補間処理を行って色信号を作成するために偽色が生じるが、実施例１４の撮像装置にあっては、偽色の発生が抑えられる。有機光電変換層それ自体がカラーフィルタとしても機能するので、カラーフィルタ（オンチップ・カラーフィルタ、ＯＣＣＦ）を配設しなくとも色分離が可能である。

但し、カラーフィルタを配設してもよく、これによって、色純度の向上を図ることができる。カラーフィルタは、例えば、赤色、緑色、青色の色分離を行い、あるいは、シアン色、マゼンタ色、黄色の色分離を行う。カラーフィルタは、所望の顔料や染料から成る着色剤を添加した樹脂によって構成されており、顔料や染料を選択することにより、目的とする赤色、緑色、青色等の波長領域における光透過率が高く、他の波長領域における光透過率が低くなるように調整されている。

図７に実施例１４の撮像装置を構成する光電変換素子の模式的な一部断面図を示す。また、第１の光電変換素子１１及び第２の光電変換素子１２の配置状態を模式的に図８に例示する。尚、図８あるいは後述する図９においては、「Ｒ」は、赤色用光電変換部を有する第２の光電変換部を表し、「Ｇ」は、緑色用光電変換部を有する第２の光電変換部を表し、「Ｂ」は、青色用光電変換部を有する第２の光電変換部を表す。但し、第２の光電変換素子１２の配置状態はこれに限定するものではない。図８、図９において、「ＩＲ」は第１の光電変換素子を示し、第１の光電変換素子を点線で表示した。

図示するように、実施例１４の撮像装置は、第１の光電変換素子（実施例１〜実施例２において説明した光電変換素子）１１、及び、第１の光電変換素子１１の上方に配置された第２の光電変換素子１２から成る撮像素子ユニットから構成されている。そして、第２の光電変換素子１２に光が入射し、第２の光電変換素子１２を通過した赤外光が第１の光電変換素子１１に入射する。第２の光電変換素子１２は、可視光に感度を有する第２の光電変換部を備えている。第２の光電変換素子１２は、光入射側に配置され、可視光及び第１の撮像素子に入射させるべき赤外光を通過させるフィルタ層８５を更に備えている。

実施例１４の撮像装置において、赤色用光電変換部を有する第２の光電変換部７１Ｒと第１の光電変換部３０の積層構造、緑色用光電変換部を有する第２の光電変換部７１Ｒと第１の光電変換部３０の積層構造、及び、青色用光電変換部を有する第２の光電変換部７１Ｂと第１の光電変換部３０の積層構造の組み合わせから撮像素子ユニットは構成されている。これらの光電変換部７１Ｒ，７１Ｇ，７１Ｂのそれぞれの下方に、第１の光電変換部３０が配設されている。これらの光電変換部７１Ｒ，７１Ｇ，７１Ｂの配列は、ベイヤ配列である（図８参照）。

実施例１４の撮像装置において、第２の光電変換素子１２は、第２の光電変換部７１Ｒ，７１Ｇ，７１Ｂよりも光入射側に配置され、可視光を通過させるカラーフィルタ８３を更に備えている。具体的には、カラーフィルタ８３は、例えば、赤色、緑色、青色の色分離を行うためのオンチップ・カラーフィルタ（ＯＣＣＦ）から成る。赤色の色分離を行うためのオンチップ・カラーフィルタ８３Ｒを備えた撮像素子が、赤色の光に感度を有する第２の赤色用光電変換部を備えた第２の撮像素子Ｒに該当する。また、緑色の色分離を行うためのオンチップ・カラーフィルタ８３Ｇを備えた撮像素子が、緑色の光に感度を有する第２の緑色用光電変換部を備えた第２の撮像素子Ｇに該当する。更には、青色の色分離を行うためのオンチップ・カラーフィルタ８３Ｂを備えた撮像素子が、青色の光に感度を有する第２の青色用光電変換部を備えた第２の撮像素子Ｂに該当する。即ち、第２の撮像素子は、並置された複数種（具体的には３種類）の光電変換部から構成されている。

実施例１４において、第２の光電変換部７１Ｒ，７１Ｇ，７１Ｂには、図示しない第１電極及び第２電極が設けられている。第１電極及び第２電極は、第２の光電変換素子１２に入射する光、第２の光電変換素子１２を通過する光を出来る限り遮らない構造を有することが好ましい。具体的には、第１電極、第２電極は、例えば、ＩＴＯから成る。あるいは、第１電極、第２電極は、例えば、ワイヤグリッド状の平面形状を有する。

第２の光電変換部７１Ｒ，７１Ｇ，７１Ｂは、第１層間絶縁層８１の上に形成されており、第２の光電変換部３０及び第１層間絶縁層８１は、第２層間絶縁層８２によって覆われている。第２層間絶縁層８２上にカラーフィルタ８３が形成されており、第２層間絶縁層８２及びカラーフィルタ８３上には、第３層間絶縁層８４が形成されている。更に、第３層間絶縁層８４上にフィルタ層８５が形成され、フィルタ層８５上に平坦化膜３７が形成され、平坦化膜３７の上にはオンチップ・マイクロ・レンズ３８が設けられている。また、第２の光電変換素子１２と第２の光電変換素子１２の間には、遮光層８６が設けられている。

第１の光電変換素子１１、第２の光電変換素子１２の動作を制御する制御部の構成、構造は、周知の構成、構造とすることができるので、詳細な説明は省略する。

可視光及び赤外光を含む光が、第２の光電変換素子１２に入射すると、先ず、オンチップ・マイクロ・レンズ３８を通過し、更に、フィルタ層８５を通過する。フィルタ層８５を通過する光は、上述したとおり、可視光及び第１の撮像素子に入射させるべき赤外光である。そして、これらの光は、カラーフィルタ８３に入射し、カラーフィルタ８３を通過した光は、第２の光電変換部７１へと向かう。そして、第２の光電変換部７１に入射した光が光電変換され、最終的に、電気信号として出力される。第２の光電変換部７１は、赤外光に対して感度を有していないので、１．０μｍ以上の光は、第２の光電変換素子１２に基づき最終的に得られる画像に何らの影響を及ぼさない。赤外光は、第２の光電変換素子１２において吸収されず、第２の光電変換素子１２を通過し、第１の光電変換素子１１へと向かう。そして、第１の光電変換部３０に入射した光が光電変換され、最終的に、電気信号として出力される。

図７、図８に示した例では、光電変換部Ｒ（７１Ｒ），Ｇ（７１Ｇ），Ｂ（７１Ｂ）のそれぞれの下方に、第１の光電変換部３０が配設されているが、代替的に、例えば、４つの光電変換部７１Ｒ，７１Ｇ，７１Ｂの下方に、１つの第１の光電変換部３０が配設されている構成とすることもできる。このような構成における第１の光電変換素子１１及び第２の光電変換素子１２の配置状態を模式的に図９に例示する。即ち、第１の光電変換素子１１の大きさとして、第２の光電変換素子１２の２倍の大きさ、４倍の大きさ、広くはｍ×ｎ倍（ｍ，ｎは正の整数であり、ｍ＝ｎ＝１を除く）の大きさを例示することができるが、これに限定するものではない。図９に示した例では、第１の光電変換素子１１の大きさは、第２の光電変換素子１２の２×２＝４倍の大きさである。

第２の光電変換部３０における有機光電変換層は、具体的には、上述したように、有機光電変換層から構成されているが、より具体的には、緑色の波長の光を光電変換する第２の光電変換部（有機光電変換層）を構成する材料として、例えば、ローダミン系色素、メラシアニン系色素、キナクリドン誘導体、サブフタロシアニン系色素等を挙げることができるし、青色の光を光電変換する第２の光電変換部（有機光電変換層）を構成する材料として、例えば、クマリン酸色素、トリス−８−ヒドリキシキノリアルミニウム（Ａｌｑ３）、メラシアニン系色素等を挙げることができるし、赤色の光を光電変換する第２の光電変換部（有機光電変換層）を構成する材料として、例えば、フタロシアニン系色素、サブフタロシアニン系色素を挙げることができる。尚、有機光電変換層それ自体がカラーフィルタとしても機能するので、カラーフィルタを配設しなくとも色分離が可能である。但し、カラーフィルタを用いることで、青色、緑色、赤色の分光特性への要求を緩和することができる。

以上に説明した例では、第１の撮像素子の上方に、１層の有機光電変換層を設けたが、代替的に、第１の光電変換部の上に、赤色用有機光電変換層を備えた赤色用光電変換部を有する第２の光電変換部、緑色用有機光電変換層を備えた緑色用光電変換部を有する第２の光電変換部、及び、青色用有機光電変換層を備えた青色用光電変換部を有する第２の光電変換部が積層されて成る撮像素子ユニットとすることもできる。

以上、本開示を好ましい実施例に基づき説明したが、本開示はこれらの実施例に限定されるものではない。実施例にて説明した光電変換素子、撮像素子、撮像装置の構造や構成、製造条件、製造方法、使用した材料は例示であり、適宜、変更することができる。光入射側に紫外線カットフィルタを配設してもよい。また、図３Ａ及び図３Ｂに、例えば、実施例１において説明した撮像装置の変形例を示すように、光入射側に遮光膜３９が形成されている構成とすることもできる。尚、ここで、図３Ａに示した例は、図１Ａに示した撮像装置の変形であり、図３Ｂに示した例は、図１Ｂに示した撮像装置の変形である。また、光電変換層よりも光入射側に設けられた各種配線を遮光膜として機能させることもできる。実施例においては、電子を信号電荷としており、光電変換層の導電型をｎ型としたが、正孔を信号電荷とする撮像装置にも適用できる。この場合には、各化合物半導体層を逆の導電型の化合物半導体材料で構成すればよい。

本開示の撮像装置の応用例の１つとして、新月で、しかも、周囲に光源が無いような闇夜でも、波長が１．０μｍ以上の短波長赤外光（大気光）が以下の理由で降り注ぐ。大気光のスペクトルを示すグラフを図３９に示す。
（１）日中の太陽光による光イオン化反応で生成されたイオンの再結合
（２）上層大気に放射される宇宙線によるルミネセンス
（３）酸素や窒素が、数百ｋｍ上空で水酸化物イオンと反応することによる化学発光
そのため、１．０μｍ以上の短波長赤外光を検知して画像化できれば、照明光源がなくても撮像が可能となる。本開示の撮像装置はこのような分野に適用することが可能である。

また、撮影環境として霧が発生している場合、可視光では散乱や乱反射が生じ、霧の中にある被写体を撮像できないことがある。このような場合にも、波長１．０μｍ以上の短波長赤外光であれば、霧による散乱や乱反射が抑えられるために、霧の中にある被写体を撮像することが可能である。従って、例えば、本開示の撮像装置を車載用カメラに適用することで、霧が発生している場合であっても、車両の運転の安全性を向上させることができる。

更には、本開示の撮像装置を、生体センサとしての応用にも適用することができる。図４０に、所謂生体の窓を示す光吸収スペクトルのグラフを示すが、波長０．７μｍから１．３μｍまでの赤外光において、生体の窓と呼ばれる、水やヘモグロビン、メラニン等の生体に関する組織や物質の光吸収が少ない波長領域が存在する。尚、図４０において、「Ａ」は水の光吸収スペクトルを示し、「Ｂ」は脱酸素化ヘモグロビンの光吸収スペクトルを示し、「Ｃ」は酸素化ヘモグロビンの光吸収スペクトルを示し、「Ｄ」はメラニンの光吸収スペクトルを示す。この波長領域での脳機能検査や、静脈認証、虹彩認証等の生体センサとして、本開示の撮像装置は有用である。尚、この場合、フィルタ層８５の特性を最適化すればよい。

そして、実施例１４の撮像装置にあっては、可視光画像と赤外光画像とを１つのカメラ（撮像装置）で撮像することができるので、例えば、監視用カメラに応用した場合、大気光のみの暗闇環境から昼間の明るい環境までの撮像が可能である。また、車載用カメラに応用した場合、通常は可視光画像で、霧が発生しているときには赤外光画像で、前方の安全を確認できるような、臨機応変な対応が可能となる。また、可視光画像と波長１．０ μｍ以上の赤外光画像を同時に撮像することができるので、可視光画像とリンクして、生体認証を行うことができるし、ヘモグロビンやメラニン等の生体情報の画像を得ることができ、健康や医療等の検査へ応用することができる。即ち、生体情報採取用カメラへ応用することができる。

また、実施例にあっては、入射光量に応じた信号電荷を物理量として検知する単位画素が行列状に配置されて成るＣＭＯＳ型撮像装置に適用した場合を例に挙げて説明したが、ＣＭＯＳ型撮像装置への適用に限られるものではなく、ＣＣＤ型撮像装置に適用することもできる。後者の場合、信号電荷は、ＣＣＤ型構造の垂直転送レジスタによって垂直方向に転送され、水平転送レジスタによって水平方向に転送され、増幅されることにより画素信号（画像信号）が出力される。また、画素が２次元マトリクス状に形成され、画素列毎にカラム信号処理回路を配置して成るカラム方式の撮像装置全般に限定するものでもない。更には、場合によっては、選択トランジスタを省略することもできる。

更には、本開示の光電変換素子、撮像素子、撮像装置は、赤外光あるいは赤外光及び可視光の入射光量の分布を検知して画像として撮像する撮像装置への適用に限らず、粒子等の入射量の分布を画像として撮像する撮像装置にも適用可能である。また、広義には、圧力や静電容量等、他の物理量の分布を検知して画像として撮像する指紋検出センサ等の撮像装置（物理量分布検知装置）全般に対して適用可能であるし、上述したとおり、静脈や光彩の画像化への適用も可能である。

更には、撮像領域の各単位画素を行単位で順に走査して各単位画素から画素信号を読み出す撮像装置に限られるものではない。画素単位で任意の画素を選択して、選択画素から画素単位で画素信号を読み出すＸ−Ｙアドレス型の撮像装置に対しても適用可能である。撮像装置はワンチップとして形成された形態であってもよいし、撮像領域と、駆動回路又は光学系とを纏めてパッケージングされた撮像機能を有するモジュール状の形態であってもよい。

本開示の撮像装置から構成された撮像装置２０１を電子機器（カメラ）２００に用いた例を、図１０に概念図として示す。電子機器２００は、撮像装置２０１、光学レンズ２１０、シャッタ装置２１１、駆動回路２１２、及び、信号処理回路２１３を有する。光学レンズ２１０は、被写体からの像光（入射光）を撮像装置２０１の撮像面上に結像させる。これにより撮像装置２０１内に、一定期間、信号電荷が蓄積される。シャッタ装置２１１は、撮像装置２０１への光照射期間及び遮光期間を制御する。駆動回路２１２は、撮像装置２０１の転送動作等及びシャッタ装置２１１のシャッタ動作を制御する駆動信号を供給する。駆動回路２１２から供給される駆動信号（タイミング信号）により、撮像装置２０１の信号転送を行う。信号処理回路２１３は、各種の信号処理を行う。信号処理が行われた映像信号は、メモリ等の記憶媒体に記憶され、あるいは、モニタに出力される。このような電子機器２００では、撮像装置２０１において画素サイズを微細化することができ、また、転送効率が向上するので、画素特性の向上が図られた電子機器２００を得ることができる。撮像装置２０１を適用できる電子機器２００としては、カメラに限られるものではなく、デジタルスチルカメラ、携帯電話機等のモバイル機器向けカメラモジュール等の撮像装置に適用可能である。

尚、本開示は、以下のような構成を取ることもできる。
［Ａ０１］《光電変換素子》
第１導電型を有する第１化合物半導体材料から成る第１化合物半導体層、
第１化合物半導体層上に形成された光電変換層、
光電変換層を覆い、第１導電型を有する第２化合物半導体材料から成る第２化合物半導体層、
少なくとも第２化合物半導体層の一部に形成され、第１導電型とは異なる第２導電型を有し、光電変換層に達する第２導電型領域、
光電変換層の側面を取り囲む素子分離層、
第２導電型領域上に形成された第１電極、及び、
第１化合物半導体層に電気的に接続された第２電極、
を備えている光電変換素子。
［Ａ０２］第２電極は、第１電極と同じ側に形成されている［Ａ０１］に記載の光電変換素子。
［Ａ０３］第２電極は、第１化合物半導体層の光入射側の面上に形成されている［Ａ０１］に記載の光電変換素子。
［Ａ０４］第１化合物半導体層、第２化合物半導体層及び素子分離層は、同じ材料から成る［Ａ０１］乃至［Ａ０３］のいずれか１項に記載の光電変換素子。
［Ａ０５］第１化合物半導体層、第２化合物半導体層、素子分離層及び光電変換層は、ＩＩＩ−Ｖ属化合物半導体材料から成る［Ａ０４］に記載の光電変換素子。
［Ａ０６］光電変換層はＩｎＧａＡｓから成り、
第１化合物半導体層、第２化合物半導体層及び素子分離層はＩｎＰから成る［Ａ０５］に記載の光電変換素子。
［Ａ０７］素子分離層を構成する化合物半導体材料は、光電変換層を構成する材料よりも広いバンドギャップエネルギーを有する［Ａ０４］乃至［Ａ０６］のいずれか１項に記載の光電変換素子。
［Ａ０８］素子分離層の不純物濃度は、光電変換層の不純物濃度よりも高い［Ａ０４］乃至［Ａ０７］のいずれか１項に記載の光電変換素子。
［Ａ０９］光電変換層の側面と接している素子分離層の部分は第３化合物半導体材料から構成され、それ以外の素子分離層の部分は遮光材料から構成されている［Ａ０４］乃至［Ａ０８］のいずれか１項に記載の光電変換素子。
［Ａ１０］第１化合物半導体層を介して光が入射する［Ａ０１］乃至［Ａ０９］のいずれか１項に記載の光電変換素子。
［Ｂ０１］《撮像装置》
［Ａ０１］乃至［Ａ１０］のいずれか１項に記載の光電変換素子が、複数、２次元マトリクス状に配列されて成る撮像装置。
［Ｂ０２］駆動用基板を更に備えており、
各光電変換素子を構成する第１電極は、駆動用基板に設けられた第１電極接続部に接続されている［Ｂ０１］に記載の撮像装置。
［Ｂ０３］各光電変換素子を構成する第２電極は、駆動用基板に設けられた第２電極接続部に接続されている［Ｂ０２］に記載の撮像装置。
［Ｃ０１］《光電変換素子の製造方法・・・第１の態様》
（Ａ）基板上に、
第１導電型を有する第１化合物半導体材料から成る第１化合物半導体層、
光電変換層、及び、
第１導電型を有する第２化合物半導体材料から成る第２化合物半導体層、
を、順次、形成した後、
（Ｂ）少なくとも第２化合物半導体層及び光電変換層に凹部を形成し、次いで、
（Ｃ）少なくとも凹部内に素子分離層を形成した後、
（Ｄ）少なくとも第２化合物半導体層の一部に、第１導電型とは異なる第２導電型を有し、光電変換層に達する第２導電型領域を形成し、その後、
（Ｅ）第２導電型領域上に第１電極を形成し、第１化合物半導体層に電気的に接続された第２電極を形成する、
各工程を備えた光電変換素子の製造方法。
［Ｃ０２］《光電変換素子の製造方法・・・第２の態様》
（Ａ）基板上に、
第１導電型を有する第１化合物半導体材料から成る第１化合物半導体層、及び、
光電変換層、
を、順次、形成した後、
（Ｂ）少なくとも光電変換層に凹部を形成し、次いで、
（Ｃ）少なくとも凹部内に素子分離層を形成し、更に、光電変換層を覆うように、第１導電型を有する第２化合物半導体材料から成る第２化合物半導体層を形成した後、
（Ｄ）少なくとも第２化合物半導体層の一部に、第１導電型とは異なる第２導電型を有し、光電変換層に達する第２導電型領域を形成し、その後、
（Ｅ）第２導電型領域上に第１電極を形成し、第１化合物半導体層に電気的に接続された第２電極を形成する、
各工程を備えた光電変換素子の製造方法。
［Ｃ０３］《光電変換素子の製造方法・・・第３の態様》
（Ａ）基板上に、
第１導電型を有する第１化合物半導体材料から成る第１化合物半導体層、
光電変換層、及び、
第１導電型を有する第２化合物半導体材料から成る第２化合物半導体層、
を、順次、形成した後、
（Ｂ）第２化合物半導体層の一部に、第１導電型とは異なる第２導電型を有し、光電変換層に達する第２導電型領域を形成し、次いで、
（Ｃ）第２導電型領域上に第１電極を形成した後、
（Ｄ）少なくとも光電変換層に凹部を形成し、次いで、
（Ｅ）少なくとも凹部内に素子分離層を形成する、
各工程を備えた光電変換素子の製造方法。
［Ｃ０４］《光電変換素子の製造方法・・・第４の態様》
（Ａ）第１導電型を有する基板に素子分離層を形成し、素子分離層によって囲まれ、基板の表面領域から構成された第１化合物半導体層を得た後、
（Ｂ）第１化合物半導体層上に、素子分離層によって囲まれた光電変換層を形成し、次いで、
（Ｃ）光電変換層の上に、第１導電型を有する第２化合物半導体材料から成る第２化合物半導体層を形成した後、
（Ｄ）第２化合物半導体層の一部に、第１導電型とは異なる第２導電型を有し、光電変換層に達する第２導電型領域を形成し、その後、
（Ｅ）第２導電型領域上に第１電極を形成し、第１化合物半導体層に電気的に接続された第２電極を形成する、
各工程を備えた光電変換素子の製造方法。
［Ｃ０５］《光電変換素子の製造方法・・・第５の態様》
（Ａ）第１導電型を有する基板に素子分離層・形成領域を形成し、素子分離層・形成領域によって囲まれ、基板の表面領域から構成された第１化合物半導体層を得た後、
（Ｂ）第１化合物半導体層及び素子分離層・形成領域上に光電変換層を形成し、次いで、
（Ｃ）光電変換層の上に、第１導電型を有する第２化合物半導体材料から成る第２化合物半導体層を形成した後、
（Ｄ）素子分離層・形成領域の上方に位置する第２化合物半導体層及び光電変換層の部分を除去し、除去した部分を素子分離層・形成材料で埋め込み、素子分離層を得た後、
（Ｅ）第２化合物半導体層に、第１導電型とは異なる第２導電型を有し、光電変換層に達する第２導電型領域を形成し、その後、
（Ｆ）第２導電型領域上に第１電極を形成し、第１化合物半導体層に電気的に接続された第２電極を形成する、
各工程を備えた光電変換素子の製造方法。
［Ｃ０６］《光電変換素子の製造方法・・・第６の態様》
（Ａ）第１導電型を有する基板に選択成長阻止部を形成した後、
（Ｂ）横方向選択エピタキシャル成長法に基づき、選択成長阻止部と選択成長阻止部との間に位置し、第１化合物半導体層に相当する基板の領域から光電変換層を形成し、その後、
（Ｃ）全面に、第１導電型を有する第２化合物半導体材料から成る第２化合物半導体層を形成し、以て、選択成長阻止部の上方に位置する第２化合物半導体層の部分から成る素子分離層を得た後、
（Ｄ）第２化合物半導体層の一部に、第１導電型とは異なる第２導電型を有し、光電変換層に達する第２導電型領域を形成し、その後、
（Ｅ）第２導電型領域上に第１電極を形成し、第１化合物半導体層に電気的に接続された第２電極を形成する、
各工程を備えた光電変換素子の製造方法。
［Ｃ０７］素子分離層は、第１導電型を有する第３化合物半導体材料から成り、
凹部内に形成された素子分離層に溝部を形成した後、溝部を絶縁材料又は遮光材料で埋め込む工程を更に備えている［Ｃ０１］乃至［Ｃ０３］のいずれか１項に記載の光電変換素子に製造方法。
［Ｃ０８］最終的に基板を除去する［Ｃ０１］乃至［Ｃ０７］のいずれか１項に記載の光電変換素子の製造方法。

１０Ａ，１０Ｂ，１０Ｃ，１０Ｄ・・・光電変換素子（撮像素子）、１１・・・第１の光電変換素子、１２・・・第２の光電変換素子、２１・・・基板（成膜用基板）、２２・・・バッファ層、２３・・・支持基板、２４・・・絶縁膜、２５・・・ハードマスク層、３０・・・第１の光電変換部、３１・・・第１化合物半導体層、３４・・・光電変換層、３２・・・第２化合物半導体層、３２Ａ，３４Ａ・・・多結晶材料層、３３，３３’・・・素子分離層、３３Ａ，３３Ｂ・・・絶縁材料層、３３Ｃ・・・素子分離層・形成領域、３３Ｄ・・・素子分離層・形成材料、３５・・・第２導電型領域、３６・・・被覆層、３６Ａ，３６Ｂ・・・開口部、３７・・・平坦化膜、３８・・・集光レンズ（オンチップ・マイクロ・レンズ、ＯＣＬ）、３９・・・遮光膜、４０・・・凹部、４１・・・溝部、４２・・・絶縁材料層又は遮光材料層、５１・・・第１電極、５２・・・第２電極、６０・・・駆動用基板、６１・・・第１電極接続部、６２・・・第２電極接続部、７１Ｒ，７１Ｇ，７１Ｂ・・・第２の光電変換部、８１・・・第１層間絶縁層、８２・・・第２層間絶縁層、８３，８３Ｒ，８３Ｇ，８３Ｂ・・・カラーフィルタ、８４・・・第３層間絶縁層、８５・・・フィルタ層、８６・・・遮光層、１００・・・撮像装置、１０１・・・撮像素子、１１１・・・撮像領域、１１２・・・垂直駆動回路、１１３・・・カラム信号処理回路、１１４・・・水平駆動回路、１１５・・・出力回路、１１６・・・駆動制御回路、１１８・・・水平信号線、２００・・・電子機器（カメラ）、２０１・・・撮像装置、２１０・・・光学レンズ、２１１・・・シャッタ装置、２１２・・・駆動回路、２１３・・・信号処理回路、Ｒ・・・赤色用光電変換部を有する第２の光電変換部、Ｇ・・・緑色用光電変換部を有する第２の光電変換部、Ｂ・・・青色用光電変換部を有する第２の光電変換部、ＩＲ・・・第１の光電変換部

Claims (21)

1. 第１導電型を有する第１化合物半導体材料から成る第１化合物半導体層、
   第１化合物半導体層上に形成された光電変換層、
   光電変換層を覆い、第１導電型を有する第２化合物半導体材料から成る第２化合物半導体層、
   少なくとも第２化合物半導体層の一部に形成され、第１導電型とは異なる第２導電型を有し、光電変換層に達する第２導電型領域、
   光電変換層の側面を取り囲む素子分離層、
   第２導電型領域上に形成された第１電極、及び、
   第１化合物半導体層に電気的に接続された第２電極、
   を備えている光電変換素子。
2. 第２電極は、第１電極と同じ側に形成されている請求項１に記載の光電変換素子。
3. 第２電極は、第１化合物半導体層の光入射側の面上に形成されている請求項１に記載の光電変換素子。
4. 第１化合物半導体層、第２化合物半導体層及び素子分離層は、同じ材料から成る請求項１に記載の光電変換素子。
5. 第１化合物半導体層、第２化合物半導体層、素子分離層及び光電変換層は、ＩＩＩ−Ｖ属化合物半導体材料から成る請求項４に記載の光電変換素子。
6. 光電変換層はＩｎＧａＡｓから成り、
   第１化合物半導体層、第２化合物半導体層及び素子分離層はＩｎＰから成る請求項５に記載の光電変換素子。
7. 素子分離層を構成する化合物半導体材料は、光電変換層を構成する材料よりも広いバンドギャップエネルギーを有する請求項４に記載の光電変換素子。
8. 素子分離層の不純物濃度は、光電変換層の不純物濃度よりも高い請求項４に記載の光電変換素子。
9. 光電変換層の側面と接している素子分離層の部分は第３化合物半導体材料から構成され、それ以外の素子分離層の部分は遮光材料から構成されている請求項４に記載の光電変換素子。
10. 第１化合物半導体層を介して光が入射する請求項１に記載の光電変換素子。
11. 請求項１乃至請求項１０のいずれか１項に記載の光電変換素子が、複数、２次元マトリクス状に配列されて成る撮像装置。
12. 駆動用基板を更に備えており、
    各光電変換素子を構成する第１電極は、駆動用基板に設けられた第１電極接続部に接続されている請求項１１に記載の撮像装置。
13. 各光電変換素子を構成する第２電極は、駆動用基板に設けられた第２電極接続部に接続されている請求項１２に記載の撮像装置。
14. （Ａ）基板上に、
    第１導電型を有する第１化合物半導体材料から成る第１化合物半導体層、
    光電変換層、及び、
    第１導電型を有する第２化合物半導体材料から成る第２化合物半導体層、
    を、順次、形成した後、
    （Ｂ）少なくとも第２化合物半導体層及び光電変換層に凹部を形成し、次いで、
    （Ｃ）少なくとも凹部内に素子分離層を形成した後、
    （Ｄ）少なくとも第２化合物半導体層の一部に、第１導電型とは異なる第２導電型を有し、光電変換層に達する第２導電型領域を形成し、その後、
    （Ｅ）第２導電型領域上に第１電極を形成し、第１化合物半導体層に電気的に接続された第２電極を形成する、
    各工程を備えた光電変換素子の製造方法。
15. （Ａ）基板上に、
    第１導電型を有する第１化合物半導体材料から成る第１化合物半導体層、及び、
    光電変換層、
    を、順次、形成した後、
    （Ｂ）少なくとも光電変換層に凹部を形成し、次いで、
    （Ｃ）少なくとも凹部内に素子分離層を形成し、更に、光電変換層を覆うように、第１導電型を有する第２化合物半導体材料から成る第２化合物半導体層を形成した後、
    （Ｄ）少なくとも第２化合物半導体層の一部に、第１導電型とは異なる第２導電型を有し、光電変換層に達する第２導電型領域を形成し、その後、
    （Ｅ）第２導電型領域上に第１電極を形成し、第１化合物半導体層に電気的に接続された第２電極を形成する、
    各工程を備えた光電変換素子の製造方法。
16. （Ａ）基板上に、
    第１導電型を有する第１化合物半導体材料から成る第１化合物半導体層、
    光電変換層、及び、
    第１導電型を有する第２化合物半導体材料から成る第２化合物半導体層、
    を、順次、形成した後、
    （Ｂ）第２化合物半導体層の一部に、第１導電型とは異なる第２導電型を有し、光電変換層に達する第２導電型領域を形成し、次いで、
    （Ｃ）第２導電型領域上に第１電極を形成した後、
    （Ｄ）少なくとも光電変換層に凹部を形成し、次いで、
    （Ｅ）少なくとも凹部内に素子分離層を形成する、
    各工程を備えた光電変換素子の製造方法。
17. （Ａ）第１導電型を有する基板に素子分離層を形成し、素子分離層によって囲まれ、基板の表面領域から構成された第１化合物半導体層を得た後、
    （Ｂ）第１化合物半導体層上に、素子分離層によって囲まれた光電変換層を形成し、次いで、
    （Ｃ）光電変換層の上に、第１導電型を有する第２化合物半導体材料から成る第２化合物半導体層を形成した後、
    （Ｄ）第２化合物半導体層の一部に、第１導電型とは異なる第２導電型を有し、光電変換層に達する第２導電型領域を形成し、その後、
    （Ｅ）第２導電型領域上に第１電極を形成し、第１化合物半導体層に電気的に接続された第２電極を形成する、
    各工程を備えた光電変換素子の製造方法。
18. （Ａ）第１導電型を有する基板に素子分離層・形成領域を形成し、素子分離層・形成領域によって囲まれ、基板の表面領域から構成された第１化合物半導体層を得た後、
    （Ｂ）第１化合物半導体層及び素子分離層・形成領域上に光電変換層を形成し、次いで、
    （Ｃ）光電変換層の上に、第１導電型を有する第２化合物半導体材料から成る第２化合物半導体層を形成した後、
    （Ｄ）素子分離層・形成領域の上方に位置する第２化合物半導体層及び光電変換層の部分を除去し、除去した部分を素子分離層・形成材料で埋め込み、素子分離層を得た後、
    （Ｅ）第２化合物半導体層に、第１導電型とは異なる第２導電型を有し、光電変換層に達する第２導電型領域を形成し、その後、
    （Ｆ）第２導電型領域上に第１電極を形成し、第１化合物半導体層に電気的に接続された第２電極を形成する、
    各工程を備えた光電変換素子の製造方法。
19. （Ａ）第１導電型を有する基板に選択成長阻止部を形成した後、
    （Ｂ）横方向選択エピタキシャル成長法に基づき、選択成長阻止部と選択成長阻止部との間に位置し、第１化合物半導体層に相当する基板の領域から光電変換層を形成し、その後、
    （Ｃ）全面に、第１導電型を有する第２化合物半導体材料から成る第２化合物半導体層を形成し、以て、選択成長阻止部の上方に位置する第２化合物半導体層の部分から成る素子分離層を得た後、
    （Ｄ）第２化合物半導体層の一部に、第１導電型とは異なる第２導電型を有し、光電変換層に達する第２導電型領域を形成し、その後、
    （Ｅ）第２導電型領域上に第１電極を形成し、第１化合物半導体層に電気的に接続された第２電極を形成する、
    各工程を備えた光電変換素子の製造方法。
20. 素子分離層は、第１導電型を有する第３化合物半導体材料から成り、
    凹部内に形成された素子分離層に溝部を形成した後、溝部を絶縁材料又は遮光材料で埋め込む工程を更に備えている請求項１４乃至請求項１６のいずれか１項に記載の光電変換素子に製造方法。
21. 最終的に基板を除去する請求項１４乃至請求項１９のいずれか１項に記載の光電変換素子の製造方法。