JP2011146602A - 検出装置、受光素子アレイ、および、これらの製造方法 - Google Patents
検出装置、受光素子アレイ、および、これらの製造方法 Download PDFInfo
- Publication number
- JP2011146602A JP2011146602A JP2010007432A JP2010007432A JP2011146602A JP 2011146602 A JP2011146602 A JP 2011146602A JP 2010007432 A JP2010007432 A JP 2010007432A JP 2010007432 A JP2010007432 A JP 2010007432A JP 2011146602 A JP2011146602 A JP 2011146602A
- Authority
- JP
- Japan
- Prior art keywords
- light receiving
- receiving element
- element array
- layer
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Light Receiving Elements (AREA)
Abstract
【課題】 経済性に優れ、かつ高い製造歩留りを可能にしながら、画素に短絡や接続不良(オープン)を生じない、検出装置等を提供する。
【解決手段】受光素子アレイ50と、CMOS70と、これらの間に介在する接合バンプ9と、受光素子アレイおよびCMOSのグランド電極12,72どうしを接続する接続部材21とを備え、受光素子アレイのグランド電極12は、画素領域45の外側47において、段の底面をなす化合物半導体層2にオーミック接触しており、接続部材21は、受光素子アレイのグランド電極12とCMOSのグランド電極72とに対して直立していることを特徴とする。
【選択図】 図1
【解決手段】受光素子アレイ50と、CMOS70と、これらの間に介在する接合バンプ9と、受光素子アレイおよびCMOSのグランド電極12,72どうしを接続する接続部材21とを備え、受光素子アレイのグランド電極12は、画素領域45の外側47において、段の底面をなす化合物半導体層2にオーミック接触しており、接続部材21は、受光素子アレイのグランド電極12とCMOSのグランド電極72とに対して直立していることを特徴とする。
【選択図】 図1
Description
本発明は、近赤外から赤外域に受光感度を有する検出装置、受光素子アレイ、および、これらの製造方法に関するものである。
化合物半導体に形成されたフォトダイオードアレイを有する検出装置では、信号読み出し用シリコンIC(ROIC:Read Out IC)の読み出し電極と、当該フォトダイオードの電極とが向き合って、両方の間に介在するバンプによって導通がとられる。フォトダイオードは、可視域より長波長側の近赤外域または赤外域では、化合物半導体により形成されるため、化合物半導体とシリコン(IC)とのハイブリッド構成と呼ばれることがある。上記の化合物半導体の結晶は、機械的力には弱いため、上記のバンプには、融点が低く柔らかいインジウム(In)が用いられることが多い。
インジウムのバンプは上記特性に起因して、フォトダイオードの電極またはROICの読み出し電極に設けられる際、形が乱れて不揃いになりやすい。1つの検出装置には数万個〜数十万個のバンプが設けられるが、このような形状逸脱が大きいバンプを防止することは難しい。形状逸脱が大きいバンプは、圧着、ろう接などの際、1対1の導通を実現せず、当該バンプの領域(当該画素領域)をはみ出して隣のバンプに接触して短絡を発生する。また、接続がとられないオープンの画素も発生する。このような短絡やオープンは、撮像の場合は見苦しく、また物質検出や検査の場合は分解能低下の原因となり、商品価値を低下させる。
インジウムのバンプは上記特性に起因して、フォトダイオードの電極またはROICの読み出し電極に設けられる際、形が乱れて不揃いになりやすい。1つの検出装置には数万個〜数十万個のバンプが設けられるが、このような形状逸脱が大きいバンプを防止することは難しい。形状逸脱が大きいバンプは、圧着、ろう接などの際、1対1の導通を実現せず、当該バンプの領域(当該画素領域)をはみ出して隣のバンプに接触して短絡を発生する。また、接続がとられないオープンの画素も発生する。このような短絡やオープンは、撮像の場合は見苦しく、また物質検出や検査の場合は分解能低下の原因となり、商品価値を低下させる。
上記の問題を解決するため、多くの提案がなされてきた。上記ハイブリッド構成において、(d1)縦方向の接合不良を防止するために間隔調整部材を入れて、少し引張り気味で接合バンプを接合することで、接合後のInバンプを隣接画素間に短絡が生じない形状にする提案がされた(特許文献1)。また(d2)絶縁樹脂(ポリイミド)の格子状部材を用い、格子中の孔にInバンプを入れ、非孔部によりInバンプを取り囲んで、隣のInバンプから隔離する方法が提案された(特許文献2)。また、センサと読み出し回路とに、凹凸の嵌め合い構造を設けて横方向ずれを防止する構造の提案がなされた(特許文献3)。さらに、画素が配置される領域の外側に補強を目的とした補強バンプを多数設ける構造の提案もなされた(特許文献4)。
上記の改良方法(d1)〜(d4)は、つぎの点に問題がある。
I.共通の問題
上記の(d1)〜(d4)は、いずれも受光部にMCT(HgCdTe)を使用し、−40℃〜液体窒素温度(−196℃)で使用することで、ノイズ電流を抑え、鮮明な画像を得ている。逆に、冷却しないと、鮮明な画像は得られず、物質等の検出において高い分解能を得ることはできない。しかし、冷却に付随する熱応力により、センサ(化合物半導体)の損傷、隣接画素間の短絡、接合部の脱離などが発生しやすい。これらのトラブルを防止するために、ハイブリッド構造の接合バンプには、上述のように、容易に変形して応力を伝搬しない柔らかいInバンプを用いている。しかし、インジウムは融点が150℃〜160℃と低いために、高温環境において信頼性を確保することが難しい。
II.各改良方法における問題
(d1):この方策では、接合バンプが溶融状態において引っ張られるように間隔調整部材の高さを設定する。接合バンプが溶融して接合した状態において形状を改良することになる。このため、チップ(センサ)の反り、接合時のチップとICとの傾き、接合バンプの形状逸脱、などのばらつき要因をすべて吸収して、全面ですべての接合バンプを正確に接合することは困難である。この結果、接合歩留まりの向上は限定的である。
(d2):格子状部材を別に作製する必要があり、製造コスト増を招く。また、格子状部材は非常に薄いためにハンドリングが容易ではなく、格子部分を各接合箇所に合わせてセットするのに多くの工数を要する。
(d3):画素を損傷しないように凹部と凸部とを、チップとICとに設けるために工数を要し、製造コストを増大させる。また、上記の凹部および凸部は、画素領域から外れた外周部に設ける必要があり、その分、検出装置が大きくなる。
(d4):接合バンプと同じサイズの補強バンプを、複数、設ける構造であり、それほど堅固な補強を得ることができない。補強バンプはセンサの外周部に設けるため検出装置が大型化する上、余分な接合バンプのため製造コスト増を招く。仮に、補強バンプを内側に設けようとしても、読み出し回路は複雑に配置されており、読み出し回路へ応力負荷などの影響を及ぼさずに補強バンプを配置することは難しい。
I.共通の問題
上記の(d1)〜(d4)は、いずれも受光部にMCT(HgCdTe)を使用し、−40℃〜液体窒素温度(−196℃)で使用することで、ノイズ電流を抑え、鮮明な画像を得ている。逆に、冷却しないと、鮮明な画像は得られず、物質等の検出において高い分解能を得ることはできない。しかし、冷却に付随する熱応力により、センサ(化合物半導体)の損傷、隣接画素間の短絡、接合部の脱離などが発生しやすい。これらのトラブルを防止するために、ハイブリッド構造の接合バンプには、上述のように、容易に変形して応力を伝搬しない柔らかいInバンプを用いている。しかし、インジウムは融点が150℃〜160℃と低いために、高温環境において信頼性を確保することが難しい。
II.各改良方法における問題
(d1):この方策では、接合バンプが溶融状態において引っ張られるように間隔調整部材の高さを設定する。接合バンプが溶融して接合した状態において形状を改良することになる。このため、チップ(センサ)の反り、接合時のチップとICとの傾き、接合バンプの形状逸脱、などのばらつき要因をすべて吸収して、全面ですべての接合バンプを正確に接合することは困難である。この結果、接合歩留まりの向上は限定的である。
(d2):格子状部材を別に作製する必要があり、製造コスト増を招く。また、格子状部材は非常に薄いためにハンドリングが容易ではなく、格子部分を各接合箇所に合わせてセットするのに多くの工数を要する。
(d3):画素を損傷しないように凹部と凸部とを、チップとICとに設けるために工数を要し、製造コストを増大させる。また、上記の凹部および凸部は、画素領域から外れた外周部に設ける必要があり、その分、検出装置が大きくなる。
(d4):接合バンプと同じサイズの補強バンプを、複数、設ける構造であり、それほど堅固な補強を得ることができない。補強バンプはセンサの外周部に設けるため検出装置が大型化する上、余分な接合バンプのため製造コスト増を招く。仮に、補強バンプを内側に設けようとしても、読み出し回路は複雑に配置されており、読み出し回路へ応力負荷などの影響を及ぼさずに補強バンプを配置することは難しい。
本発明は、経済性に優れ、かつ高い製造歩留りを可能にしながら、画素に短絡や接続不良(オープン)を生じない、検出装置、受光素子アレイ、および、これらの製造方法を提供することを目的とする。
本発明の検出装置は、化合物半導体の積層体からなる受光素子の画素が複数配列された受光素子アレイと、画素ごとに光電荷を読み出す読み出し電極を有する読み出し回路と、受光素子アレイの画素電極と前記読み出し回路の読み出し電極との間に介在する接合バンプと、受光素子アレイおよび読み出し回路のグランド電極どうしを接続する接続部材とを備え、受光素子アレイのグランド電極は、画素が配列された画素領域の外側において、画素電極がオーミック接触する化合物半導体層を含む一つまたは複数の層が除かれた段の底面をなす化合物半導体層にオーミック接触しており、接続部材は、受光素子アレイのグランド電極と読み出し回路のグランド電極とにその両端を接続されて、該両方のグランド電極に対して直立していることを特徴とする。
なお、接続部材は、単一の接続部材で形成されていてもよいし、受光素子アレイおよび読み出し回路の両方に形成された接続部材、すなわち2つの接続部材が熱圧着により導電接続されたものであってもよい。単一の接続部材の場合は、当然、受光素子アレイまたは読み出し回路に形成されていた1つの接続部材が熱圧着により相手側の電極に圧着したものである。
なお、接続部材は、単一の接続部材で形成されていてもよいし、受光素子アレイおよび読み出し回路の両方に形成された接続部材、すなわち2つの接続部材が熱圧着により導電接続されたものであってもよい。単一の接続部材の場合は、当然、受光素子アレイまたは読み出し回路に形成されていた1つの接続部材が熱圧着により相手側の電極に圧着したものである。
上記の構成によれば、接続部材は両グランド電極を導電接続しながら、受光素子アレイと読み出し回路との間の距離を確実に制御することができる。このため、画素欠陥(隣接画素ショート、オープン)のない高品質の検出装置を得ることができる。また、受光素子アレイのグランド電極を引き出し配線によって画素電極と同じ高さレベルに揃える、従来の構造よりも、簡単な構造になり、製造工程を大幅に省略することができる。さらにグランド電極に対して直立する接続部材を配置するための化合物半導体層のメサエッチングによって露出する端面の形状成形(各層の端面によるギザギザを滑らかにする)が不要になる。すなわち多少のギザギザがあっても、従来のように引き出し配線の断線の原因になるようなことはなく、接続部材の直立配置にはまったく障害にならない。これによりさらに工程省略が可能になる。
接続部材は、棒状または立壁状とすることができる。これによって、剛性を高くして、受光素子アレイと読み出し回路との間の距離を、一層、精度よく、接続工程において多少圧力の不均衡などがあっても再現性よく制御することができる。この場合、複数の棒状または立壁状の接続部材を配置することで、受光素子アレイおよび読み出し回路の一方が他方に対して傾くことなどは再現性よく確実に防止できる。
接続部材では、少なくとも主要部が、接合バンプよりも高い融点を持つ金属で形成されている構成をとることができる。これによって、受光素子アレイと読み出し回路とを接続するとき、熱圧着法を用いて、加熱温度を、接続部材の融点未満であって接合バンプの融点を超える温度にして、接続部材は圧着により、また接合バンプは溶融してはんだ接合により、それぞれ、導電接続を実現することができる。上記の、接合バンプの融点<熱圧着温度<接続部材の融点、という熱圧着プロセスでは、受光素子アレイと読み出し回路との間の距離を、固体を維持する接続部材によりとることができる。すなわち接続部材をスペーサとして機能させることができる。また、接合バンプは溶融して画素電極と読み出し電極とを確実に導電接続しながら、両電極の間隔は接続部材によって確実に保たれるので、該接合バンプの隣の画素へのはみ出し等を防止することができる。さらに、接合バンプは溶融状態において圧力を受けるので、受光素子アレイおよび読み出し回路の本体部に圧力は伝達されず、これら本体部の損傷を確実に避けることができる。
接続部材では、先端位置および/または中間高さ位置、に、接合バンプと同じ金属で形成された層を含むことができる。これによって、熱圧着の際に圧力をそれほど高くしなくても、溶融した金属(接合バンプと同じ金属)をのり付け剤として利用しながら、両グランド電極を容易に導電接続することができる。こののり付け層の厚みを考慮しながら熱圧着することで、主要部を高い融点の金属で形成された接続部材のスペーサとしての機能は問題なく得ることができる。また、熱圧着のとき、上記ののり付け層は、固体状態の接続部材の主要部からはみ出すが、直立する接続部材は、画素領域から遠く離れているので、問題を生じることはない。
接続部材が、受光素子アレイの4隅に、もしくは受光素子アレイの対向する2辺に沿って、または受光素子アレイを取り囲むように4辺に沿って、位置することができる。これによって、傾きを無くし、かつ熱応力による剥がれを補強することができる。すなわち、接続部材の配置では、画素領域でのピッチの制約は無く、比較的広い面積を用いて接続することができ、熱応力に対する補強を得ることができる。また、両グランド電極間の導電接続と補強とを兼ねるため、余分なスペースをとらず、検出装置の小型化を実現することができる。
接合バンプが、InもしくはSn、またはInおよびSnの両方を含むことができる。これによって、汎用の材料からなる接合バンプにより、容易に画素電極と読み出し電極とを導電接続することができる。柔らかい材料であるInを用いた場合、熱応力が発生しても変形により吸収することができる。Snを用いた場合には、金などの金属との高い濡れ性によりファインピッチの電極においても確実な接続を遂行することができる。
接続部材では、少なくとも主要部を金または金合金で形成することができる。これによって、ワイヤボンディング等において実績のある圧着しやすい金属により接続部材を形成することで、熱圧着工程において接続部材をスペーサに用いて、画素欠陥のない検出装置を製造することができる。
受光素子アレイでは、化合物半導体基板/バッファ層/受光層/キャップ層、の化合物半導体積層体に、キャップ層から不純物元素を受光層内に届くように選択拡散することによって、選択拡散されていない領域で隔てられた複数の受光素子が配置されており、画素電極はキャップ層の不純物の選択拡散領域にオーミック接触しており、グランド電極は、前記画素領域の外側の領域において少なくともキャップ層および受光層がエッチングされて除去されたあとの底面を形成する化合物半導体にオーミック接触している構成をとることができる。これによって、接続部材は両グランド電極を導電接続しながら、受光素子アレイと読み出し回路との間のスペーサとして機能することができる。また、受光素子アレイのグランド電極を引き出し配線によって画素電極と同じ高さレベルに揃える、従来の構造よりも、簡単な構造になり、製造工程を大幅に省略することができる。さらに接続部材は、メサエッチングされた空間を直通するため、化合物半導体層のメサエッチングによって露出する端面の形状成形(各層の端面によるギザギザを滑らかにする)が不要になる。すなわち多少のギザギザがあっても、従来のように引き出し配線の断線の原因になるようなことはなく、接続部材の直立配置にはまったく障害にならない。これによりさらに工程省略が可能になる。
上記の受光素子アレイは、InP基板上に形成され、バンドギャップ波長(最長検出波長)が1.65μm〜3.0μmの受光層を有し、該受光層は、InP基板と格子整合条件(|Δa/ao|≦0.002:ただし、aを受光層の格子定数、aoをInP基板の格子定数として、Δa=a−ao)を満たす、InGaAsNP、InGaAsNSb、およびInGaAsNのうちのいずれかとすることができる。これによって、InPに格子整合する化合物半導体を用いて、暗電流が小さくS/N比の高い検出装置を得ることができる。
上記の受光素子アレイは、InP基板上に形成され、バンドギャップ波長(最長検出波長)が1.65μm〜3.0μmの受光層を有し、該受光層は、InP基板と格子整合条件(|Δa/ao|≦0.002:ただし、aを受光層の格子定数、aoをInP基板の格子定数として、Δa=a−ao)を満たす、GaAsSb/InGaAs、GaAsSb/InGaAsN、GaAsSb/InGaAsNP、またはGaAsSb/InGaAsNSb、からなるタイプII型の量子井戸構造とすることができる。これによって、格子整合して暗電流を低減しながら、近赤外域の長波長域まで、たとえば2.5μm程度まで感度を持つ検出装置を得ることができる。
本発明の受光素子アレイは、上記のいずれかの検出装置における受光素子アレイとして構成されていることを特徴とする。これによって、画素欠陥のない高品質の検出装置を得ることができる。
上記の受光素子アレイは、接続部材を備えることができる。これによって、たとえば相手の読み出し回路に接続部材がない場合でも、傾きのない、距離を制御した検出装置を得ることができる。また、相手の読み出し回路に接続部材がある場合でも、その相手の接続部材と上述のスペーサを形成して画素欠陥のない検出装置を組み立てることができる。
本発明の受光素子アレイの製造方法は、化合物半導体からなる受光素子の画素が複数配列された受光素子アレイを製造する。この製造方法は、化合物半導体基板上に受光素子の受光層を含むエピタキシャル積層体を形成する工程と、エピタキシャル積層体に受光素子アレイを形成する工程と、エピタキシャル積層体に、選択拡散により不純物を拡散させて、選択拡散されていない領域に隔てられた受光素子のアレイを形成する工程と、受光素子アレイごとに画素電極を形成する工程と、受光素子アレイの画素領域の外側の部分をメサエッチングして除去する工程と、メサエッチングされたあとの底面を形成する、エピタキシャル積層体の基部側層、または化合物半導体基板に、受光素子アレイに共通のグランド電極を形成する工程とを備える。
上記の方法によれば、受光素子を選択拡散により形成するので漏れ電流等が少なく暗電流の低い、S/N比の高い受光素子アレイを得ることができる。さらに、メサエッチングして除去されたスペースに、グランド電極同士を導電接続する直立した接続部材を配置することができる。この結果、グランド電極の引き出し配線を設け、かつメサエッチングの端面の凹凸を滑らかにする等の処理工数を削減することができる。
画素電極上、および/または、グランド電極上に、読み出し回路の電極と接続するための介在用導電材を形成する工程を備え、画素電極上の介在用導電材はフォトリソグラフィ法による接合バンプとし、またグランド電極上の介在用導電材は、めっき法またはフォトリソグラフィ法によって形成され、該グランド電極から直立した、接合バンプの材料より高い融点の金属を主要部とする、接続部材とすることができる。これによって、仕様や工数を全体的に考慮して、画素欠陥のない検出装置を組み立てるために、受光素子アレイの側で備えておく介在用導電材を準備しておくことができる。
本発明の検出装置の製造方法は、化合物半導体からなる受光素子の画素が複数配列された受光素子アレイを準備する工程と、画素ごとに光電荷を読み出す読み出し電極を有する読み出し回路を準備する工程と、受光素子アレイおよび読み出し回路を準備する工程では、画素電極および読み出し電極、のいずれか一方または双方に、接合バンプを形成し、かつ、受光素子アレイおよび読み出し回路の一方または双方のグランド電極に、該グランド電極から直立する、接合バンプの材料より高い融点の金属を主要部とする接続部材を形成し、次いで、接続部材を両方のグランド電極間に介在させ、また接合バンプを画素電極と読み出し電極との間に介在させるようにして、受光素子アレイと読み出し回路とを対面させて位置合わせして、接続部材が熱圧着し、接合バンプが溶融して接合するように加熱する工程とを備えることを特徴とする。
これによって、受光素子アレイと読み出し回路とを接続するとき、熱圧着法を用いて、加熱温度を、接続部材の融点未満であって接合バンプの融点を超える温度にして、接続部材は圧着により、また接合バンプは溶融してはんだ接合により、それぞれ、導電接続を実現することができる。上記の、接合バンプの融点<熱圧着温度<接続部材の融点、という加熱温度を用いた熱圧着プロセスでは、受光素子アレイと読み出し回路との間の距離を、固体を維持する接続部材によりとることができる。すなわち接続部材を傾き防止等のスペーサとして機能させることができる。また、接合バンプは溶融して画素電極と読み出し電極とを確実に導電接続しながら、両電極の間隔は接続部材によって確実に保たれるので、該接合バンプの隣の画素へのはみ出し等を防止することができる。さらに、接合バンプは溶融状態において圧力を受けるので、受光素子アレイおよび読み出し回路の本体部に圧力は伝達されず、これら本体部の損傷を確実に避けることができる。
本発明により、経済性に優れ、かつ高い製造歩留りを可能にしながら、隣接画素に短絡や接続不良(オープン)を生じない、検出装置等を得ることができる。
(実施の形態1)
図1は、本発明の実施の形態1における検出装置100を示す断面図である。検出装置100は、受光素子アレイ50と、読み出し回路(ROIC)を構成するCMOS(Complementary Metal Oxide Semiconductor)70とからなっている。受光素子アレイ50は、n型InP基板1/n型In0.53Ga0.47Asバッファ層2/受光層(光吸収層)3/InPキャップ層4、の積層体に形成されている。上記のn型InGaAsバッファ層2は、n型InPバッファ層2と置き換えてもよい。各受光素子では、p型不純物の亜鉛(Zn)が選択拡散されてp型領域6が形成され、p型領域6の先端部にpn接合15が形成されている。p型領域6は受光層3にまで届き、pn接合15は受光層3内に位置している。画素Pを構成する受光素子の主体をなすp型領域6は、隣り合うp型領域とは選択拡散されていない領域によって隔てられている。このためメサ構造などを形成することなく簡単な構造で、暗電流の低い受光素子アレイ50を得ることができる。p型領域6には、画素Pの電極、すなわち画素電極11がオーミック接触している。極性としてはp側電極である画素電極11は、被覆金属11bに被覆されている。被覆金属11bと接合バンプ9とは導電接続しており、接合バンプ9を通してCMOS(マルチプレクサ)70の読み出し電極71に接続されている。読み出し電極71は、パッド71bと被覆金属71aとで構成される。p型領域6/画素電極11を含む領域からなる受光素子が、画素Pに対応する部分である。画素電極11に対して共通の接地電位を与えるn側電極12は、n型バッファ層2にオーミック接触されている。光が入射される入射面となるInP基板1の裏面にはSiON膜の反射防止膜35が配置されている。また、p型領域6形成のための選択拡散に用いられたSiNの選択拡散マスクパターン36は、そのまま残され、選択拡散マスクパターン36の開口部またはInPキャップ層4の表面、および当該選択拡散マスクパターン36を被覆する保護膜43が設けられている。
図1は、本発明の実施の形態1における検出装置100を示す断面図である。検出装置100は、受光素子アレイ50と、読み出し回路(ROIC)を構成するCMOS(Complementary Metal Oxide Semiconductor)70とからなっている。受光素子アレイ50は、n型InP基板1/n型In0.53Ga0.47Asバッファ層2/受光層(光吸収層)3/InPキャップ層4、の積層体に形成されている。上記のn型InGaAsバッファ層2は、n型InPバッファ層2と置き換えてもよい。各受光素子では、p型不純物の亜鉛(Zn)が選択拡散されてp型領域6が形成され、p型領域6の先端部にpn接合15が形成されている。p型領域6は受光層3にまで届き、pn接合15は受光層3内に位置している。画素Pを構成する受光素子の主体をなすp型領域6は、隣り合うp型領域とは選択拡散されていない領域によって隔てられている。このためメサ構造などを形成することなく簡単な構造で、暗電流の低い受光素子アレイ50を得ることができる。p型領域6には、画素Pの電極、すなわち画素電極11がオーミック接触している。極性としてはp側電極である画素電極11は、被覆金属11bに被覆されている。被覆金属11bと接合バンプ9とは導電接続しており、接合バンプ9を通してCMOS(マルチプレクサ)70の読み出し電極71に接続されている。読み出し電極71は、パッド71bと被覆金属71aとで構成される。p型領域6/画素電極11を含む領域からなる受光素子が、画素Pに対応する部分である。画素電極11に対して共通の接地電位を与えるn側電極12は、n型バッファ層2にオーミック接触されている。光が入射される入射面となるInP基板1の裏面にはSiON膜の反射防止膜35が配置されている。また、p型領域6形成のための選択拡散に用いられたSiNの選択拡散マスクパターン36は、そのまま残され、選択拡散マスクパターン36の開口部またはInPキャップ層4の表面、および当該選択拡散マスクパターン36を被覆する保護膜43が設けられている。
図1において、受光素子アレイ50の受光層3は波長1μm〜3μmに受光感度を持てば、どのような受光層でもよい。たとえばInGaAsNP、InGaAsNSbおよびInGaAsNのうちのいずれかとすることができる。また、GaAsSb/InGaAs、GaAsSb/InGaAsN、GaAsSb/InGaAsNP、またはGaAsSb/InGaAsNSb、からなるタイプII型の量子井戸構造としてもよい。また、とくに受光層3がタイプIIの多重量子井戸構造の場合には、p型不純物である亜鉛(Zn)を拡散するとき、拡散濃度分布調整層をInPキャップ層4の側に設けてもよい。図1において、受光層3を多重量子井戸構造とする場合には、拡散濃度分布調整層がInPキャップ層4に含まれていると考えることができる。受光層3を多重量子井戸構造とする場合の具体的構造については、あとで詳しく説明する。
ROICのマルチプレクサには、CMOS70が用いられている。読み出し電極71は、画素電極11ごとに1つ設けられ、接合バンプ9がパッド71b/被覆金属71a上に配置されている。ハイブリッド構造の検出装置100に接続される前、読み出し回路のCMOS70、および/または、受光素子アレイ50には、対向する電極71,11ごとに接合バンプ9が設けられている。そして、接続または圧着のときに、その接合バンプ9は、相手側に導電接続する。グランド電極72は、パッド72aと被覆金属72bとからなり、CMOS70の各読み出し電極71に共通に、CMOS70に1つ設けられる。
本実施の形態の検出装置における構造上の特徴は、次の点にある。
(1)受光素子アレイ50のグランド電極12と、CMOS70のグランド電極72とは、双方のグランド電極12,72に対して直立する接続部材21によって導電接続される。
(2)受光素子アレイ50において、n型バッファ層2に届くように、受光層(光吸収層)3およびInPキャップ層4の画素領域45の外側領域47をメサエッチングすることで、空間Sが設けられている。接続部材21は、この空間Sを直通して、上記グランド電極12,72を導電接続する。メサエッチングは、図1に示すように、n型バッファ層2に届くように行ってもよいが、n型InP基板1を用いて、n型InP基板1に届くようにメサエッチングして、n型InP基板1にグランド電極12にオーミック接触させてもよい。
(3)接続部材21は、接合バンプ9よりも融点が高い金属で形成されている。これは、受光素子アレイ50とCMOS70とを熱圧着するときに、重要な意味を持つ。検出装置100の製造方法において詳しく説明する。
(1)受光素子アレイ50のグランド電極12と、CMOS70のグランド電極72とは、双方のグランド電極12,72に対して直立する接続部材21によって導電接続される。
(2)受光素子アレイ50において、n型バッファ層2に届くように、受光層(光吸収層)3およびInPキャップ層4の画素領域45の外側領域47をメサエッチングすることで、空間Sが設けられている。接続部材21は、この空間Sを直通して、上記グランド電極12,72を導電接続する。メサエッチングは、図1に示すように、n型バッファ層2に届くように行ってもよいが、n型InP基板1を用いて、n型InP基板1に届くようにメサエッチングして、n型InP基板1にグランド電極12にオーミック接触させてもよい。
(3)接続部材21は、接合バンプ9よりも融点が高い金属で形成されている。これは、受光素子アレイ50とCMOS70とを熱圧着するときに、重要な意味を持つ。検出装置100の製造方法において詳しく説明する。
図2(a)は、受光素子アレイ50をCMOS70の側から見た図である。たとえば、画素Pは320×256個(約8.2万画素)、ピッチ30μmである。本実施の形態では、棒状の接続部材21を4隅に設けている点にも特徴を有する。受光素子アレイ50の4隅に接合バンプ9よりも径が大きい接続部材21を配置することにより、受光素子アレイ50とCMOS70との間の間隔を高精度に制御して、かつ傾斜を防止することで、画素欠陥のない高品質の検出装置100を得ることができる。
図2(b)は、画素Pを示す図である。破線の円形はp型領域6を示し、図示は省略してあるが、p型領域6の端から内側へと順に、Zn選択拡散マスク36の開口端、被覆金属11bの外周、SiON保護膜43の開口端、画素電極11、が位置している。受光素子と画素Pとは、面的な領域という意味では厳密には一致しないが、画素Pと受光素子とは1対1に対応するので、本説明では、受光素子と画素Pとを同列に扱う。
図2(b)は、画素Pを示す図である。破線の円形はp型領域6を示し、図示は省略してあるが、p型領域6の端から内側へと順に、Zn選択拡散マスク36の開口端、被覆金属11bの外周、SiON保護膜43の開口端、画素電極11、が位置している。受光素子と画素Pとは、面的な領域という意味では厳密には一致しないが、画素Pと受光素子とは1対1に対応するので、本説明では、受光素子と画素Pとを同列に扱う。
次に、本実施の形態の検出装置100の製造方法について説明する。まず、図3に示す受光素子アレイ50の製造方法の概略は、次の工程(S1)〜(S4)に示すとおりである。
(S1)Sドープによりn型化した直径2インチのInP基板1上にOMVPE(Organometallic Vapor Phase Epitaxy)法で、エピタキシャル積層体:(n型InPバッファ層2/In0.53Ga0.47As受光層3/InPキャップ層4)を形成する。InGaAs受光層3のIn/Ga組成(0.53/0.47)はInP基板に格子整合する組成比である。このInGaAs受光層3のPL(Photoluminescence)測定における波長は1.7μmである。受光層3の材料は、さらに長波長まで感度を得るためにInGaAsNとしてもよい。さらにInGaAsNの結晶性を向上するために、PやSbを含有させてInGaAsNPやInGaAsNSbとしてもよい。たとえばInGaAsN受光層3では、PL測定による波長は2.0μm、またSIMS(Secondary Ion Mass Spectroscopy)分析によるN含有量は1.5at%、X線回折パターンから計算されるInPとInGaAsNとの格子定数のずれをΔa/ao=0.001とすることができる。
受光層3は、また、InGaAs(厚み5nm)/GaAsSb(厚み5nm)を交互に300ペア成長した、タイプ2型の多重量子井戸構造としてもよい。InGaAsおよびGaAsSbの組成は、InP基板1の格子整合するように設定する。タイプ2の多重量子井戸構造InGaAs/GaAsSbの場合、PL測定における波長は2.5μmである。
(S2)次いで、p型不純物のZnの選択拡散用マスクパターン36を形成する。SiN膜を蒸着し、フォトリソグラフィ法とエッチングとにより所定のパターンに形成する。この選択拡散用マスクパターン36を用いてZnを拡散してp型領域6を形成する。p型領域6は表面において直径15μmとし、30μmピッチで、横320個×縦256個、となるように配置した。上記の直径2インチのInP基板に、横320個×縦256個の受光素子アレイ50を、複数、設けることができる。
(S3)その後、横320個×縦256個の画素領域45の外側領域47に、n側電極であるグランド電極12を形成するためにエッチングを行った。このエッチングでは、画素領域45にフォトリソグラフィ法とエッチングとによりフォトレジストのマスクを形成し、選択拡散用マスクパターン36→InPキャップ層4→受光層3、の順にエッチングした。
(S4)この後、SiON保護膜43、p側電極である画素電極11、被覆金属11b、およびn側電極であるグランド電極12、を蒸着法、フォトリソグラフィ法、エッチングによって所定の位置に形成した。画素電極11はAuZnにより、またグランド電極12はAuGeNiにより、それぞれの半導体領域にオーミック接触するように形成する。また、InP基板1の裏面には全面に、SiONのAR膜35を形成した。
上記の製造工程(S1)〜(S4)により、図3に示す受光素子アレイ50を製造することができる。
(S1)Sドープによりn型化した直径2インチのInP基板1上にOMVPE(Organometallic Vapor Phase Epitaxy)法で、エピタキシャル積層体:(n型InPバッファ層2/In0.53Ga0.47As受光層3/InPキャップ層4)を形成する。InGaAs受光層3のIn/Ga組成(0.53/0.47)はInP基板に格子整合する組成比である。このInGaAs受光層3のPL(Photoluminescence)測定における波長は1.7μmである。受光層3の材料は、さらに長波長まで感度を得るためにInGaAsNとしてもよい。さらにInGaAsNの結晶性を向上するために、PやSbを含有させてInGaAsNPやInGaAsNSbとしてもよい。たとえばInGaAsN受光層3では、PL測定による波長は2.0μm、またSIMS(Secondary Ion Mass Spectroscopy)分析によるN含有量は1.5at%、X線回折パターンから計算されるInPとInGaAsNとの格子定数のずれをΔa/ao=0.001とすることができる。
受光層3は、また、InGaAs(厚み5nm)/GaAsSb(厚み5nm)を交互に300ペア成長した、タイプ2型の多重量子井戸構造としてもよい。InGaAsおよびGaAsSbの組成は、InP基板1の格子整合するように設定する。タイプ2の多重量子井戸構造InGaAs/GaAsSbの場合、PL測定における波長は2.5μmである。
(S2)次いで、p型不純物のZnの選択拡散用マスクパターン36を形成する。SiN膜を蒸着し、フォトリソグラフィ法とエッチングとにより所定のパターンに形成する。この選択拡散用マスクパターン36を用いてZnを拡散してp型領域6を形成する。p型領域6は表面において直径15μmとし、30μmピッチで、横320個×縦256個、となるように配置した。上記の直径2インチのInP基板に、横320個×縦256個の受光素子アレイ50を、複数、設けることができる。
(S3)その後、横320個×縦256個の画素領域45の外側領域47に、n側電極であるグランド電極12を形成するためにエッチングを行った。このエッチングでは、画素領域45にフォトリソグラフィ法とエッチングとによりフォトレジストのマスクを形成し、選択拡散用マスクパターン36→InPキャップ層4→受光層3、の順にエッチングした。
(S4)この後、SiON保護膜43、p側電極である画素電極11、被覆金属11b、およびn側電極であるグランド電極12、を蒸着法、フォトリソグラフィ法、エッチングによって所定の位置に形成した。画素電極11はAuZnにより、またグランド電極12はAuGeNiにより、それぞれの半導体領域にオーミック接触するように形成する。また、InP基板1の裏面には全面に、SiONのAR膜35を形成した。
上記の製造工程(S1)〜(S4)により、図3に示す受光素子アレイ50を製造することができる。
(S5)次いで、被覆金属11b上に接合バンプ9aを、また、グランド電極12上に接続部材21を、形成する。本製造方法例では、受光素子アレイ50だけでなくCMOS70にも接合バンプを設けることを前提にしている。また、接続部材21は、受光素子アレイ50に1つだけ設けて、CMOS70には接続部材を設けないことを前提にしている。
接続部材21を形成する材料は、導電性が高く、接合バンプ9aより融点が高ければ、どのような金属、合金でもよい。このあと(S7)において説明するように、接続部材21は熱圧着により接続しやすい金属または合金であることが望ましく、ワイヤボンディングに用いられている金属、合金を好適に用いることができる。たとえば金(Au)、またはその合金を用いるのがよい。
接続部材21の高さは、図4に示すように、接合バンプ9aの高さ位置と揃う程度にするのがよい。ここまで直径2インチのInP基板に対して、処理を行ってきたが、ここで、ダイシングによって、横320個×縦256個の受光素子アレイ50に個片化する。接続部材21は、蒸着法などによって製造することができるが、高さが高い場合、成膜速度が大きいめっき法によって製造してもよい。
接続部材21を形成する材料は、導電性が高く、接合バンプ9aより融点が高ければ、どのような金属、合金でもよい。このあと(S7)において説明するように、接続部材21は熱圧着により接続しやすい金属または合金であることが望ましく、ワイヤボンディングに用いられている金属、合金を好適に用いることができる。たとえば金(Au)、またはその合金を用いるのがよい。
接続部材21の高さは、図4に示すように、接合バンプ9aの高さ位置と揃う程度にするのがよい。ここまで直径2インチのInP基板に対して、処理を行ってきたが、ここで、ダイシングによって、横320個×縦256個の受光素子アレイ50に個片化する。接続部材21は、蒸着法などによって製造することができるが、高さが高い場合、成膜速度が大きいめっき法によって製造してもよい。
(S6)一方のCMOS70の読み出し電極71上にも、受光素子アレイ50に設けた接合バンプ9aと同じ材料で、ほぼ同じ高さの接合バンプ9bを形成する。
CMOS70のパッド71上への接合バンプ9bの形成についても、受光素子アレイ50の接合バンプ9aと同様に、フォトリソグラフィ法を用いるのがよい。成膜は、気相成長法のみで形成してもよいし、気相成長法とめっき法とを併用してもよい。接合バンプ9a,9bの材料としては、In、等を例示することができる。Inは、柔らかく、受光素子アレイ50のIII−V族化合物半導体の機械的損傷や、熱応力に起因する接合部の剥がれ、等を防止するのに適している。また、SnAg、SnAuなどSnを含む合金は、高い強度の接合を容易に得ることができ、また、高温環境下での信頼性を高くすることができる。接合バンプ9の形状としては、たとえば外径12μm、高さ5μm(受光素子アレイ50およびCMOS70の両方に形成する場合の一方の高さ)で、ストレート円柱を目標の形状とするが、少し逸脱してもよいことは言うまでもない。
上記の接合バンプ9a,9bの形状は、あくまで例示であり、受光素子アレイ50の変形の仕方などに応じて、隣の画素との短絡を生じにくい適切な形状を採用することができる。
(S7)受光素子アレイ50とCMOS70との接続(組み立て)は、熱圧着によって行う。熱圧着のときの加熱温度Tは、接合バンプ9a,9bの融点Tbより高く、接続部材21の融点Tsより低い温度とする。すなわち、Tb<T<Ts、を満たすようにする。図5に示すように、温度Tにおいて、受光素子アレイ50とCMOS70とを、画素電極11と読み出し電極71とが、また両グランド電極12,72が、合うように位置合わせして、加圧する。画素電極11と読み出し電極71とに介在する接合バンプ9a,9bでは、材料が溶融することで接合がなされる。また、両グランド電極12,71に介在する接続部材21は、熱圧着によって接合される。これによって、図1に示した検出装置100が完成する。
接合バンプ9a,9bどうしは相手と接触するように受光素子アレイ50とCMOS70との距離を制御することで接続するのがよい。すなわち接合バンプ9を接触させてなじませるのには圧力が必要なので最初に適度の圧力が加わるように接続部材21の長さを調整しておく。接合バンプ9a,9bどうしをなじませた後に接合バンプ9を溶融させる際には、両者の距離制御(接続部材21のスペーサの機能による)で行われる。接続部材21と相手の電極との接合については、上述のように、熱圧着による。
画素電極11と読み出し電極71との距離、または接合バンプ9の高さは、10μm程度であり、(受光層3/InPキャップ層4/選択拡散マスクパターン36、保護膜43)の全厚みは4μm〜5μmであ。したがって、接続部材21の高さは15μm程度である。
CMOS70のパッド71上への接合バンプ9bの形成についても、受光素子アレイ50の接合バンプ9aと同様に、フォトリソグラフィ法を用いるのがよい。成膜は、気相成長法のみで形成してもよいし、気相成長法とめっき法とを併用してもよい。接合バンプ9a,9bの材料としては、In、等を例示することができる。Inは、柔らかく、受光素子アレイ50のIII−V族化合物半導体の機械的損傷や、熱応力に起因する接合部の剥がれ、等を防止するのに適している。また、SnAg、SnAuなどSnを含む合金は、高い強度の接合を容易に得ることができ、また、高温環境下での信頼性を高くすることができる。接合バンプ9の形状としては、たとえば外径12μm、高さ5μm(受光素子アレイ50およびCMOS70の両方に形成する場合の一方の高さ)で、ストレート円柱を目標の形状とするが、少し逸脱してもよいことは言うまでもない。
上記の接合バンプ9a,9bの形状は、あくまで例示であり、受光素子アレイ50の変形の仕方などに応じて、隣の画素との短絡を生じにくい適切な形状を採用することができる。
(S7)受光素子アレイ50とCMOS70との接続(組み立て)は、熱圧着によって行う。熱圧着のときの加熱温度Tは、接合バンプ9a,9bの融点Tbより高く、接続部材21の融点Tsより低い温度とする。すなわち、Tb<T<Ts、を満たすようにする。図5に示すように、温度Tにおいて、受光素子アレイ50とCMOS70とを、画素電極11と読み出し電極71とが、また両グランド電極12,72が、合うように位置合わせして、加圧する。画素電極11と読み出し電極71とに介在する接合バンプ9a,9bでは、材料が溶融することで接合がなされる。また、両グランド電極12,71に介在する接続部材21は、熱圧着によって接合される。これによって、図1に示した検出装置100が完成する。
接合バンプ9a,9bどうしは相手と接触するように受光素子アレイ50とCMOS70との距離を制御することで接続するのがよい。すなわち接合バンプ9を接触させてなじませるのには圧力が必要なので最初に適度の圧力が加わるように接続部材21の長さを調整しておく。接合バンプ9a,9bどうしをなじませた後に接合バンプ9を溶融させる際には、両者の距離制御(接続部材21のスペーサの機能による)で行われる。接続部材21と相手の電極との接合については、上述のように、熱圧着による。
画素電極11と読み出し電極71との距離、または接合バンプ9の高さは、10μm程度であり、(受光層3/InPキャップ層4/選択拡散マスクパターン36、保護膜43)の全厚みは4μm〜5μmであ。したがって、接続部材21の高さは15μm程度である。
接合バンプ9a,9bによる接合部は溶融しており、上記の熱圧着を誘起させるための圧力は、その溶融部により遮断され、受光素子アレイ50およびCMOS70の本体部(画素領域45および対応するCMOSの領域)には伝達されない。すなわち、受光素子アレイ50およびCMOS70の本体部は、圧力を受けない。圧力は固体を維持する接続部材21で負担される。このため、接続部材21の材質や断面積だけに着目して圧力を設定することができる。この接続部材21を熱圧着する際に、超音波を印加しもよい。
上記の製造方法によれば、4隅に位置する接続部材21を傾き防止等のスペーサとして機能させることができる。接合バンプ9は溶融して画素電極11と読み出し電極71とを確実に導電接続しながら、両電極11,71の間隔は接続部材21によって確実に保たれるので、該接合バンプ9の隣の画素へのはみ出し等を防止することができ、画素欠陥を防止することができる。さらに、接合バンプ9は溶融状態において印加されるので、受光素子アレイ50およびCMOS70の本体部は圧力を受けず、これら本体部には損傷は生じない。上記の接続部材は構造が簡単であり、経済性に優れている。また、グランド電極12から引き出し配線をメサエッチングした各半導体層の端面の凹凸に起因する断線のおそれもなく、再現性よく安定して高い製造歩留まりで製造することができる。
上記の製造方法によれば、4隅に位置する接続部材21を傾き防止等のスペーサとして機能させることができる。接合バンプ9は溶融して画素電極11と読み出し電極71とを確実に導電接続しながら、両電極11,71の間隔は接続部材21によって確実に保たれるので、該接合バンプ9の隣の画素へのはみ出し等を防止することができ、画素欠陥を防止することができる。さらに、接合バンプ9は溶融状態において印加されるので、受光素子アレイ50およびCMOS70の本体部は圧力を受けず、これら本体部には損傷は生じない。上記の接続部材は構造が簡単であり、経済性に優れている。また、グランド電極12から引き出し配線をメサエッチングした各半導体層の端面の凹凸に起因する断線のおそれもなく、再現性よく安定して高い製造歩留まりで製造することができる。
−受光素子アレイについて−
上記工程(S1)〜(S4)に示した受光素子アレイの製造方法について、補足を加える。
(1)受光層
受光層3をタイプ2の多重量子井戸構造で構成する場合、上記のp型領域6の境界フロントに対応する位置にpn接合15が形成され、上記の画素電極11およびグランド電極12間に逆バイアス電圧を印加することにより、n型不純物濃度が低い側(n型不純物バックグラウンド)により広く空乏層を生じる。多重量子井戸構造の受光層3におけるバックグラウンドは、n型不純物濃度(キャリア濃度)で5×1015/cm3程度またはそれ以下とするのがよい。そして、pn接合の位置15は、多重量子井戸の受光層3のバックグラウンド(n型キャリア濃度)と、p型不純物のZnの濃度プロファイルとの交点で決まる。受光層3とキャップ層4との間に、拡散濃度分布調整層を挿入してもよい。上述のように、多重量子井戸構造で受光層3を構成する場合、キャップ層4には受光層3側に、図示しない拡散濃度分布調整層が配置されていると考えるのがよい。この拡散濃度分布調整層はバンドギャップエネルギが比較的低いために不純物濃度が低い厚み部分(受光層側の所定厚み部分)があっても電気抵抗が大きくなりにくいInGaAsで形成するのがよい。
本発明が対象とする受光素子アレイ50は、近赤外域からその長波長側に受光感度を有することを追求するので、キャップ層4には、受光層3のバンドギャップエネルギより大きいバンドギャップエネルギの材料を用いるのが好ましい。このため、キャップ層4には、通常、受光層よりもバンドギャップエネルギが大きく、格子整合の良い材料であるInPが用いられる。InPとほぼ同じバンドギャップエネルギを有するInAlAsを用いてもよい。
上記工程(S1)〜(S4)に示した受光素子アレイの製造方法について、補足を加える。
(1)受光層
受光層3をタイプ2の多重量子井戸構造で構成する場合、上記のp型領域6の境界フロントに対応する位置にpn接合15が形成され、上記の画素電極11およびグランド電極12間に逆バイアス電圧を印加することにより、n型不純物濃度が低い側(n型不純物バックグラウンド)により広く空乏層を生じる。多重量子井戸構造の受光層3におけるバックグラウンドは、n型不純物濃度(キャリア濃度)で5×1015/cm3程度またはそれ以下とするのがよい。そして、pn接合の位置15は、多重量子井戸の受光層3のバックグラウンド(n型キャリア濃度)と、p型不純物のZnの濃度プロファイルとの交点で決まる。受光層3とキャップ層4との間に、拡散濃度分布調整層を挿入してもよい。上述のように、多重量子井戸構造で受光層3を構成する場合、キャップ層4には受光層3側に、図示しない拡散濃度分布調整層が配置されていると考えるのがよい。この拡散濃度分布調整層はバンドギャップエネルギが比較的低いために不純物濃度が低い厚み部分(受光層側の所定厚み部分)があっても電気抵抗が大きくなりにくいInGaAsで形成するのがよい。
本発明が対象とする受光素子アレイ50は、近赤外域からその長波長側に受光感度を有することを追求するので、キャップ層4には、受光層3のバンドギャップエネルギより大きいバンドギャップエネルギの材料を用いるのが好ましい。このため、キャップ層4には、通常、受光層よりもバンドギャップエネルギが大きく、格子整合の良い材料であるInPが用いられる。InPとほぼ同じバンドギャップエネルギを有するInAlAsを用いてもよい。
次に、受光層3に、タイプIIの多重量子井戸構造を用いるのがよい理由について説明する。タイプIの量子井戸構造では、バンドギャップエネルギの小さい半導体層を、バンドギャップエネルギの大きい半導体層で挟みながら、近赤外域に受光感度を持たせる受光素子の場合、小さいバンドギャップエネルギの半導体層のバンドギャップにより受光感度の波長上限(カットオフ波長)が定まる。すなわち、光による電子または正孔の遷移は、小さいバンドギャップエネルギの半導体層内で行われる(直接遷移)。この場合、カットオフ波長をより長波長域まで拡大する材料は、III−V族化合物半導体内で、非常に限定される。これに対して、タイプIIの量子井戸構造では、フェルミエネルギを共通にして異なる2種の半導体層が交互に積層されたとき、第1の半導体の伝導帯と、第2の半導体の価電子帯とのエネルギ差が、受光感度の波長上限(カットオフ波長)を決める。すなわち、光による電子または正孔の遷移は、第2の半導体の価電子帯と、第1の半導体の伝導帯との間で行われる(間接遷移)。このため、第2の半導体の価電子帯のエネルギを、第1の半導体の価電子帯より高くし、かつ第1の半導体の伝導帯のエネルギを、第2の半導体の伝導帯のエネルギより低くすることにより、1つの半導体内の直接遷移による場合よりも、受光感度の長波長化を実現しやすい。上記工程(S1)において説明したように、タイプ2の多重量子井戸構造InGaAs/GaAsSbにおいて、PL測定における波長が最も長く、波長2.5μmであるのはこれに拠るものである。
受光層3をタイプIIの量子井戸構造で構成する場合、受光素子アレイ50は、より詳細には、次の工程で製造される。
InP基板1上に、2μm厚みのn型InGaAsバッファ層2(またはn型InPバッファ層2)を成膜する。次いで、(InGaAs/GaAsSb)または(GaInNAs/GaAsSb)の多重量子井戸構造の受光層3を形成する。InPと格子整合するようInGaAsの組成はIn0.53Ga0.47Asとし、GaAsSbの組成はGaAs0.52Sb0.48とする。これにより格子整合度(|Δa/a|:ただし、aは格子定数、Δaは相互間の格子定数差)を0.002以下とすることができる。
単位量子井戸構造を形成する、InGaAs層の厚みは5nm、またGaAsSb層の厚みは5nmであり、ペア数(単位量子井戸の繰り返し数)は250である。次いで、受光層3の上に、Zn拡散導入の際の拡散濃度分布調整層として、厚み1μmのInGaAs層をエピタキシャル成長し、次いで、最後に厚み1μmのInPキャップ層4をエピタキシャル成長する。上記の受光層3および拡散濃度分布調整層は、ともにMBE(Molecular Beam Epitaxy)法によってエピタキシャル成長するのがよい。また、InPキャップ層4は、MBE法でエピタキシャル成長してもよいし、拡散濃度分布調整層を成長させた後、MBE装置から取り出して、MOVPE(Metal Organic Vapor Phase Epitaxy)法によってエピタキシャル成長してもよい。
InP基板1上に、2μm厚みのn型InGaAsバッファ層2(またはn型InPバッファ層2)を成膜する。次いで、(InGaAs/GaAsSb)または(GaInNAs/GaAsSb)の多重量子井戸構造の受光層3を形成する。InPと格子整合するようInGaAsの組成はIn0.53Ga0.47Asとし、GaAsSbの組成はGaAs0.52Sb0.48とする。これにより格子整合度(|Δa/a|:ただし、aは格子定数、Δaは相互間の格子定数差)を0.002以下とすることができる。
単位量子井戸構造を形成する、InGaAs層の厚みは5nm、またGaAsSb層の厚みは5nmであり、ペア数(単位量子井戸の繰り返し数)は250である。次いで、受光層3の上に、Zn拡散導入の際の拡散濃度分布調整層として、厚み1μmのInGaAs層をエピタキシャル成長し、次いで、最後に厚み1μmのInPキャップ層4をエピタキシャル成長する。上記の受光層3および拡散濃度分布調整層は、ともにMBE(Molecular Beam Epitaxy)法によってエピタキシャル成長するのがよい。また、InPキャップ層4は、MBE法でエピタキシャル成長してもよいし、拡散濃度分布調整層を成長させた後、MBE装置から取り出して、MOVPE(Metal Organic Vapor Phase Epitaxy)法によってエピタキシャル成長してもよい。
バッファ層ではなくInP基板1にグランド電極12を形成する場合、InP基板1は、オーミック接触させるために、Si等のn型不純物を所定レベル以上含むものを用いるのがよい。たとえばSiなどn型ドーパントを1×1017/cm3程度またはそれ以上含むものがよい。
InGaAs/GaAsSbの多重量子井戸構造の受光層3、InGaAsの拡散濃度分布調整層、およびInPキャップ層4は、ノンドープが望ましいが、Siなどn型ドーパントを極微量(たとえば2×1015/cm3程度)ドーピングしてもよい。
InGaAs/GaAsSbの多重量子井戸構造の受光層3、InGaAsの拡散濃度分布調整層、およびInPキャップ層4は、ノンドープが望ましいが、Siなどn型ドーパントを極微量(たとえば2×1015/cm3程度)ドーピングしてもよい。
(2)不純物元素の選択拡散
上述のように、選択拡散マスクパターン36を用いて選択拡散により、受光素子の周縁部より内側に、平面的に周囲限定してp型不純物を拡散導入するので、上記のpn接合15は受光素子の端面に露出しない。画素Pの内側にp型領域6が限定され、画素Pは、複数個、素子分離溝なしに配列され、隣接する画素Pとは、確実に区分けされる。この結果、光電流のリークは抑制される。
図1において、pn接合15は、次のように、広く解釈されるべきである。受光層3内において、p型不純物元素Znが選択拡散で導入される側と反対の面側の領域の不純物濃度が、真性半導体とみなせるほど低い不純物領域(i領域と呼ばれる)であり、上記拡散導入されたp型領域6と当該i領域との間に形成される接合をも含むものである。すなわち上記のpn接合は、pi接合などであってもよく、さらに、これらpi接合におけるp濃度が非常に低い場合も含むものである。
上述のように、InPキャップ層4の表面に形成したSiN選択拡散マスクパターン36を用いて、その開口部からZnを選択拡散してInGaAs/GaAsSb(またはGaInNAs/GaAsSb)多重量子井戸構造の受光層3内に届くようにp型領域6を形成する。p型領域6のフロント先端部がpn接合15を形成する。そして、pn接合15の近傍におけるZn濃度分布は、傾斜型接合を示すような分布になっている。
上述のように、選択拡散マスクパターン36を用いて選択拡散により、受光素子の周縁部より内側に、平面的に周囲限定してp型不純物を拡散導入するので、上記のpn接合15は受光素子の端面に露出しない。画素Pの内側にp型領域6が限定され、画素Pは、複数個、素子分離溝なしに配列され、隣接する画素Pとは、確実に区分けされる。この結果、光電流のリークは抑制される。
図1において、pn接合15は、次のように、広く解釈されるべきである。受光層3内において、p型不純物元素Znが選択拡散で導入される側と反対の面側の領域の不純物濃度が、真性半導体とみなせるほど低い不純物領域(i領域と呼ばれる)であり、上記拡散導入されたp型領域6と当該i領域との間に形成される接合をも含むものである。すなわち上記のpn接合は、pi接合などであってもよく、さらに、これらpi接合におけるp濃度が非常に低い場合も含むものである。
上述のように、InPキャップ層4の表面に形成したSiN選択拡散マスクパターン36を用いて、その開口部からZnを選択拡散してInGaAs/GaAsSb(またはGaInNAs/GaAsSb)多重量子井戸構造の受光層3内に届くようにp型領域6を形成する。p型領域6のフロント先端部がpn接合15を形成する。そして、pn接合15の近傍におけるZn濃度分布は、傾斜型接合を示すような分布になっている。
上記の製造方法によれば、受光素子アレイ50は、素子分離用のメサエッチングをすることなくZnの選択拡散(受光素子の周縁部の内側になるように平面的に周囲限定した拡散)によって、隣り合う受光素子どうし分離する。すなわち、Zn選択拡散領域6が1つの画素部Pの主要部となるが、Znが拡散していない領域が、各画素を分離する。このため、メサエッチングに付随する結晶の損傷などを受けることがなく、暗電流を抑制することができる。
不純物の選択拡散によってpn接合15を形成する場合、拡散が深さ方向だけでなく横方向(深さ直交方向)にも進行するので、素子間隔を一定以上、狭くすることができない懸念があるが、実際にZnの選択拡散を行ってみると、最表面にInPキャップ層4があり、その下にInGaAs拡散濃度分布調整層が配置された構造では、横方向の拡散は、深さ方向と同程度またはそれ以下に収まることが確認された。すなわち、Znの選択拡散において、Znは選択拡散マスクパターン36の開口径よりも横方向に広がるが、その程度は小さく、図1などに模式的に示すように、選択拡散マスクパターン36の開口部よりも少し広がるだけである。選択拡散マスクパターン36およびInPキャップ層4は、SiONなどからなる保護膜43で被覆される。
InP基板1は、(100)から[111]方向または[11−1]方向に5度〜20度傾斜したオフアングル基板とするのがよい。より望ましくは、(100)から[111]方向または[11−1]方向に10度〜15度傾斜させる。このような大きなオフ角基板を用いることにより、欠陥密度が小さく結晶性に優れたInGaAsバッファ層2、タイプIIの多重量子井戸構造の受光層3、InGaAs拡散濃度分布調整層およびInPキャップ層4を得ることができる。
(実施の形態1の変形例1)
図6は、実施の形態1の変形例1の検出装置における受光素子アレイ50を示し、言うまでもなく本発明の一実施形態である。本変形例では、接続部材21が、画素領域45の外側領域47において、対向する2辺に沿って立壁状に直立している点に特徴を有する。他の部分は、実施の形態1における検出装置100の受光素子アレイ50と共通する。対向する2辺に沿って立壁状に接続部材21を配置することで、実施の形態1における接続部材21と比べて、剛性が増し、スペーサとしての機能をより確実に奏することができる。熱圧着工程における加熱温度Tを、接合バンプ9の融点Tbより高く、接続部材21の融点Tsより低くして、Tb<T<Ts、を満たすことなども、実施の形態1と共通する。
この結果、経済性に優れ、かつ高い製造歩留りを可能にしながら、画素に短絡や接続不良(オープン)を生じない、検出装置を製造することが可能になる。
図6は、実施の形態1の変形例1の検出装置における受光素子アレイ50を示し、言うまでもなく本発明の一実施形態である。本変形例では、接続部材21が、画素領域45の外側領域47において、対向する2辺に沿って立壁状に直立している点に特徴を有する。他の部分は、実施の形態1における検出装置100の受光素子アレイ50と共通する。対向する2辺に沿って立壁状に接続部材21を配置することで、実施の形態1における接続部材21と比べて、剛性が増し、スペーサとしての機能をより確実に奏することができる。熱圧着工程における加熱温度Tを、接合バンプ9の融点Tbより高く、接続部材21の融点Tsより低くして、Tb<T<Ts、を満たすことなども、実施の形態1と共通する。
この結果、経済性に優れ、かつ高い製造歩留りを可能にしながら、画素に短絡や接続不良(オープン)を生じない、検出装置を製造することが可能になる。
(実施の形態1の変形例2)
図7は、実施の形態1の変形例2の検出装置における受光素子アレイ50を示し、本発明の一実施形態である。本変形例では、接続部材21が、画素領域45の外側領域47において、当該画素領域45を囲むように、4辺に立壁状に直立している点に特徴を有する。他の部分は、実施の形態1における検出装置100の受光素子アレイ50と共通する。本発明の趣旨から、接続部材21は、連続して周囲を取り囲む必要はなく(取り囲んでもよい)、断続的に、たとえば、各辺の中央の所定範囲でもよいし、4隅にL字状に配置されていてもよい。
実施の形態1における接続部材21と比べて、本実施の形態では、剛性が増し、また傾き防止のストッパの数が増し、スペーサとしての機能をより確実に奏することができる。熱圧着工程における加熱温度Tを、接合バンプ9の融点Tbより高く、接続部材21の融点Tsより低くして、Tb<T<Ts、を満たすことなども、実施の形態1と共通する。
図7は、実施の形態1の変形例2の検出装置における受光素子アレイ50を示し、本発明の一実施形態である。本変形例では、接続部材21が、画素領域45の外側領域47において、当該画素領域45を囲むように、4辺に立壁状に直立している点に特徴を有する。他の部分は、実施の形態1における検出装置100の受光素子アレイ50と共通する。本発明の趣旨から、接続部材21は、連続して周囲を取り囲む必要はなく(取り囲んでもよい)、断続的に、たとえば、各辺の中央の所定範囲でもよいし、4隅にL字状に配置されていてもよい。
実施の形態1における接続部材21と比べて、本実施の形態では、剛性が増し、また傾き防止のストッパの数が増し、スペーサとしての機能をより確実に奏することができる。熱圧着工程における加熱温度Tを、接合バンプ9の融点Tbより高く、接続部材21の融点Tsより低くして、Tb<T<Ts、を満たすことなども、実施の形態1と共通する。
(実施の形態2)
図8は本発明の実施の形態2における検出装置100を示す図である。本実施の形態では、受光素子アレイ50に形成された接続部材21aと、CMOS70に形成された接続部材21bとが熱圧着により、接合されて接続部材21を形成している点に特徴を有する。その他の部分は実施の形態1と共通する。
接続部材21は、図8の状態において全高さは15μm程度に達する。このため、成膜速度が比較的小さい蒸着法では、時間がかかる。本実施の形態のように、接続部材21を2つの接続部材21a,21bを圧着して形成することで、能率よく接続部材21を蒸着法等によって形成することができる。また、受光素子アレイ50とCMOS70との間隔を、仕様に応じて自由に大きくとることができる。その他の部分の構成は、実施の形態1の検出装置100と同じであり、作用効果も共通する。
図8は本発明の実施の形態2における検出装置100を示す図である。本実施の形態では、受光素子アレイ50に形成された接続部材21aと、CMOS70に形成された接続部材21bとが熱圧着により、接合されて接続部材21を形成している点に特徴を有する。その他の部分は実施の形態1と共通する。
接続部材21は、図8の状態において全高さは15μm程度に達する。このため、成膜速度が比較的小さい蒸着法では、時間がかかる。本実施の形態のように、接続部材21を2つの接続部材21a,21bを圧着して形成することで、能率よく接続部材21を蒸着法等によって形成することができる。また、受光素子アレイ50とCMOS70との間隔を、仕様に応じて自由に大きくとることができる。その他の部分の構成は、実施の形態1の検出装置100と同じであり、作用効果も共通する。
(実施の形態2の変形例)
図9は、実施の形態2の変形例の検出装置100を示し、本発明の一実施形態である。本変形例では、受光素子アレイ50に形成された接続部材21aと、CMOS70に形成された接続部材21bとが熱圧着により、接合されて接続部材21を形成している点では、実施の形態2と同じである。しかし、接続部材21a,21bの先端部に凹凸の嵌め合い構造が形成されている点で相違する。この凹凸の嵌め合い構造によって、受光素子アレイ50とCMOS70との位置合わせの精度をより高めることができる。その他の部分の構成は、実施の形態1の検出装置100と同じであり、作用効果も共通する。
図9は、実施の形態2の変形例の検出装置100を示し、本発明の一実施形態である。本変形例では、受光素子アレイ50に形成された接続部材21aと、CMOS70に形成された接続部材21bとが熱圧着により、接合されて接続部材21を形成している点では、実施の形態2と同じである。しかし、接続部材21a,21bの先端部に凹凸の嵌め合い構造が形成されている点で相違する。この凹凸の嵌め合い構造によって、受光素子アレイ50とCMOS70との位置合わせの精度をより高めることができる。その他の部分の構成は、実施の形態1の検出装置100と同じであり、作用効果も共通する。
(実施の形態3)
図10は、本発明の実施の形態3における検出装置100を示す図である。図10(a)は検出装置の部分断面図であり、図10(b)は接続部材21の部分拡大図である。本実施の形態では、受光素子アレイ50に形成された接続部材21mの先端面に圧着補助層21sを設けて、その圧着補助層21により、CMOS70の読み出し電極72に容易に接続できる点に特徴を有する。
図11は、熱圧着するために位置合わせして電極同士を接近させた状態を示す断面図である。接続部材本体21mの先端面に圧着補助層21sが設けられている。接合バンプ9aは受光素子アレイ50に、また接合バンプ9bはCMOS70に設けられ、熱圧着処理の際に溶融して1つの接合バンプ9となる。圧着補助層21sは、接合バンプ9と同じ金属または合金で形成されている。したがって、圧着補助層21sの融点はTbであり、接続部材本体21mの融点Tsより低い。実施の形態1と同様に、熱圧着工程における加熱温度Tは、接合バンプ9および圧着補助層21sの融点Tbより高く、接続部材21の融点Tsより低くして、Tb<T<Ts、を満たす。
図10は、本発明の実施の形態3における検出装置100を示す図である。図10(a)は検出装置の部分断面図であり、図10(b)は接続部材21の部分拡大図である。本実施の形態では、受光素子アレイ50に形成された接続部材21mの先端面に圧着補助層21sを設けて、その圧着補助層21により、CMOS70の読み出し電極72に容易に接続できる点に特徴を有する。
図11は、熱圧着するために位置合わせして電極同士を接近させた状態を示す断面図である。接続部材本体21mの先端面に圧着補助層21sが設けられている。接合バンプ9aは受光素子アレイ50に、また接合バンプ9bはCMOS70に設けられ、熱圧着処理の際に溶融して1つの接合バンプ9となる。圧着補助層21sは、接合バンプ9と同じ金属または合金で形成されている。したがって、圧着補助層21sの融点はTbであり、接続部材本体21mの融点Tsより低い。実施の形態1と同様に、熱圧着工程における加熱温度Tは、接合バンプ9および圧着補助層21sの融点Tbより高く、接続部材21の融点Tsより低くして、Tb<T<Ts、を満たす。
この結果、熱圧着処理において、圧着補助層21sは溶融状態にあり、圧力によって、接続部材21mの先端面からほとんど排出される。このため、検出装置100が完成した状態では、圧着補助層21は、極く薄く、またはほとんど痕跡程度しか残っていない。その他の部分については、実施の形態1の検出装置100と同じであり、その同じ構成については同じ作用効果を得ることができる。
(実施の形態3の変形例)
図12は、実施の形態3の変形例の検出装置100を示し、本発明の一実施形態である。本変形例では、受光素子アレイ50に形成された接続部材21aと、CMOS70に形成された接続部材21bとの間に、圧着補助層21sが位置している点に特徴を有する。2つの接続部材21a,21bは、図9に示すような凹凸の嵌め合い構造をとってもよい。
圧着補助層21を配置することで、その溶融状態における表面張力によって糊付け作用を発揮して、面接触を容易化することで接続部材21a,21bの圧着を促進させることができる。そして、2つの接続部材21a,21bを用いることで、受光素子アレイ50とCMOS70との間隔を、仕様に応じて大きくとることを容易化し、また、接続部材21a,21bを能率よく形成することができる。その他の部分については、実施の形態1の検出装置100と同じであり、その同じ構成については同じ作用効果を得ることができる。
図12は、実施の形態3の変形例の検出装置100を示し、本発明の一実施形態である。本変形例では、受光素子アレイ50に形成された接続部材21aと、CMOS70に形成された接続部材21bとの間に、圧着補助層21sが位置している点に特徴を有する。2つの接続部材21a,21bは、図9に示すような凹凸の嵌め合い構造をとってもよい。
圧着補助層21を配置することで、その溶融状態における表面張力によって糊付け作用を発揮して、面接触を容易化することで接続部材21a,21bの圧着を促進させることができる。そして、2つの接続部材21a,21bを用いることで、受光素子アレイ50とCMOS70との間隔を、仕様に応じて大きくとることを容易化し、また、接続部材21a,21bを能率よく形成することができる。その他の部分については、実施の形態1の検出装置100と同じであり、その同じ構成については同じ作用効果を得ることができる。
(他の実施の形態)
上記の本発明の実施の形態では、常温で使用できるInP系受光素子アレイを用い、冷却なしの検出装置の例について説明したが、それに限定されない。冷却をするMCTに用いてもよい。また、上記本発明の実施の形態で説明したInP系受光素子アレイについて、冷却を行う検出装置に用いてもよい。
上記の本発明の実施の形態では、常温で使用できるInP系受光素子アレイを用い、冷却なしの検出装置の例について説明したが、それに限定されない。冷却をするMCTに用いてもよい。また、上記本発明の実施の形態で説明したInP系受光素子アレイについて、冷却を行う検出装置に用いてもよい。
上記において、本発明の実施の形態および実施例について説明を行ったが、上記に開示された本発明の実施の形態および実施例は、あくまで例示であって、本発明の範囲はこれら発明の実施の形態に限定されない。本発明の範囲は、特許請求の範囲の記載によって示され、さらに特許請求の範囲の記載と均等の意味および範囲内でのすべての変更を含むものである。
本発明の検出装置等によれば、経済性に優れ、かつ高い製造歩留りを可能にしながら、画素に短絡や接続不良を生じない。この検出装置等は、温度制御等をすることなく、近年、注目を集める近赤外光を用いて、生体等の検出を行うことができる。また低温で使用して、高分解の検出データを得ることもできる。
1 InP基板、2 バッファ層、3 受光層、4 キャップ層、6 p型領域、9 接合バンプ、11 画素電極(p側電極)、11b 被覆金属、12 グランド電極(n側電極)、15 pn接合、21,21a,21b 接続部材、21m 接続部材本体、21s 圧着補助層、35 反射防止膜、36 選択拡散マスクパターン、43 保護膜、45 画素領域、47 外側領域、50 受光素子アレイ、70 CMOS(読み出し回路)、71 読み出し電極、71a パッド、71b 被覆金属、72 グランド電極、72a パッド、72b 被覆金属、100 検出装置、P 画素、S 受光素子アレイのグランド電極が設けられる空間。
Claims (15)
- 化合物半導体の積層体からなる受光素子の画素が複数配列された受光素子アレイと、
前記画素ごとに光電荷を読み出す読み出し電極を有する読み出し回路と、
前記受光素子アレイの画素電極と前記読み出し回路の読み出し電極との間に介在する接合バンプと、
前記受光素子アレイおよび前記読み出し回路のグランド電極どうしを接続する接続部材とを備え、
前記受光素子アレイのグランド電極は、前記画素が配列された画素領域の外側において、前記画素電極がオーミック接触する化合物半導体層を含むひとつまたは複数の層が除かれた段の底面をなす化合物半導体層にオーミック接触しており、
前記接続部材は、前記受光素子アレイのグランド電極と前記読み出し回路のグランド電極とにその両端を接続されて、該両方のグランド電極に対して直立していることを特徴とする、検出装置。 - 前記接続部材が、棒状または立壁状であることを特徴とする、請求項1に記載の検出装置。
- 前記接続部材では、少なくとも主要部が、前記接合バンプよりも高い融点を持つ金属で形成されていることを特徴とする、請求項1または2に記載の検出装置。
- 前記接続部材では、先端位置および/または中間高さ位置、に、前記接合バンプと同じ金属で形成された層を含むことを特徴とする、請求項1〜3のいずれか1項に記載の検出装置。
- 前記接続部材が、前記受光素子アレイの4隅に、もしくは前記受光素子アレイの対向する2辺に沿って、または前記受光素子アレイを取り囲むように4辺に沿って、位置することを特徴とする、請求項1〜4のいずれか1項に記載の検出装置。
- 前記接合バンプが、InもしくはSn、またはInおよびSnの両方を含むことを特徴とする、請求項1〜5のいずれか1項に記載の検出装置。
- 前記接続部材では、少なくとも主要部が金または金合金で形成されていることを特徴とする、請求項1〜6のいずれか1項に記載の検出装置。
- 前記受光素子アレイでは、化合物半導体基板/バッファ層/受光層/キャップ層、の化合物半導体積層体に、前記キャップ層から不純物元素を前記受光層内に届くように選択拡散することによって、選択拡散されていない領域で隔てられた複数の受光素子が配置されており、前記画素電極は前記キャップ層の前記不純物の選択拡散領域にオーミック接触しており、前記グランド電極は、前記画素領域の外側の領域において少なくとも前記キャップ層および受光層がエッチングされて除去されたあとの底面を形成する化合物半導体にオーミック接触していることを特徴とする、請求項1〜7のいずれか1項に記載の検出装置。
- 前記受光素子アレイは、InP基板上に形成され、バンドギャップ波長(最長検出波長)が1.65μm〜3.0μmの受光層を有し、該受光層は、前記InP基板と格子整合条件(|Δa/ao|≦0.002:ただし、aを受光層の格子定数、aoをInP基板の格子定数として、Δa=a−ao)を満たす、InGaAsNP、InGaAsNSb、およびInGaAsNのうちのいずれかであることを特徴とする、請求項1〜8のいずれか1項に記載の検出装置。
- 前記受光素子アレイは、InP基板上に形成され、バンドギャップ波長(最長検出波長)が1.65μm〜3.0μmの受光層を有し、該受光層は、前記InP基板と格子整合条件(|Δa/ao|≦0.002:ただし、aを受光層の格子定数、aoをInP基板の格子定数として、Δa=a−ao)を満たす、GaAsSb/InGaAs、GaAsSb/InGaAsN、GaAsSb/InGaAsNP、またはGaAsSb/InGaAsNSb、からなるタイプII型の量子井戸構造であることを特徴とする、請求項1〜8のいずれか1項に記載の検出装置。
- 請求項1〜10のいずれか1項に記載の検出装置における前記受光素子アレイとして構成されていることを特徴とする、受光素子アレイ。
- 前記接続部材を備えることを特徴とする、請求項11に記載の受光素子アレイ。
- 化合物半導体からなる受光素子の画素が複数配列された受光素子アレイを製造する方法であって、
化合物半導体基板上に前記受光素子の受光層を含むエピタキシャル積層体を形成する工程と、
前記エピタキシャル積層体に、選択拡散により不純物を拡散させて、選択拡散されていない領域に隔てられた前記受光素子のアレイを形成する工程と、
前記受光素子アレイごとに画素電極を形成する工程と、
前記受光素子アレイの画素領域の外側の領域をメサエッチングして除去する工程と、
前記メサエッチングされたあとの底面を形成する、前記エピタキシャル積層体の基部側層、または化合物半導体基板に、前記受光素子アレイに共通のグランド電極を形成する工程とを備えることを特徴とする、受光素子アレイの製造方法。 - 前記画素電極上、および/または、前記グランド電極上に、読み出し回路の電極と接続するための介在用導電材を形成する工程を備え、前記画素電極上の前記介在用導電材はフォトリソグラフィ法による接合バンプとし、また前記グランド電極上の介在用導電材は、めっき法またはフォトリソグラフィ法によって形成され、該グランド電極から直立した、前記接合バンプの材料より高い融点の金属を主要部とする、接続部材とすることを特徴とする、請求項13に記載の受光素子アレイの製造方法。
- 化合物半導体からなる受光素子の画素が複数配列された受光素子アレイを準備する工程と、
前記画素ごとに光電荷を読み出す読み出し電極を有する読み出し回路を準備する工程と、
前記受光素子アレイおよび前記読み出し回路を準備する工程では、前記画素電極、および前記読み出し電極、のいずれか一方または双方に、接合バンプを形成し、かつ、前記受光素子アレイおよび読み出し回路の一方または双方のグランド電極に、該グランド電極から直立する、前記接合バンプの材料より高い融点の金属を主要部とする接続部材を形成し、次いで、
前記接続部材を前記両方のグランド電極間に介在させ、また前記接合バンプを前記画素電極と読み出し電極との間に介在させるようにして、前記受光素子アレイと前記読み出し回路とを対面させて位置合わせして、前記接続部材が熱圧着し、前記接合バンプが溶融して接合するように加熱する工程とを備えることを特徴とする、検出装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010007432A JP2011146602A (ja) | 2010-01-15 | 2010-01-15 | 検出装置、受光素子アレイ、および、これらの製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010007432A JP2011146602A (ja) | 2010-01-15 | 2010-01-15 | 検出装置、受光素子アレイ、および、これらの製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2011146602A true JP2011146602A (ja) | 2011-07-28 |
Family
ID=44461176
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010007432A Pending JP2011146602A (ja) | 2010-01-15 | 2010-01-15 | 検出装置、受光素子アレイ、および、これらの製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2011146602A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2015179819A (ja) * | 2014-02-28 | 2015-10-08 | 住友電気工業株式会社 | アレイ型受光素子 |
CN109742096A (zh) * | 2018-12-24 | 2019-05-10 | 中国电子科技集团公司第十一研究所 | 大阵列规模红外探测器地线结构 |
WO2023002592A1 (ja) * | 2021-07-21 | 2023-01-26 | ソニーセミコンダクタソリューションズ株式会社 | 固体撮像素子およびその製造方法、並びに電子機器 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007227546A (ja) * | 2006-02-22 | 2007-09-06 | Sumitomo Electric Ind Ltd | 光検出装置 |
JP2008205001A (ja) * | 2007-02-16 | 2008-09-04 | Sumitomo Electric Ind Ltd | 受光素子、センサおよび撮像装置 |
-
2010
- 2010-01-15 JP JP2010007432A patent/JP2011146602A/ja active Pending
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007227546A (ja) * | 2006-02-22 | 2007-09-06 | Sumitomo Electric Ind Ltd | 光検出装置 |
JP2008205001A (ja) * | 2007-02-16 | 2008-09-04 | Sumitomo Electric Ind Ltd | 受光素子、センサおよび撮像装置 |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2015179819A (ja) * | 2014-02-28 | 2015-10-08 | 住友電気工業株式会社 | アレイ型受光素子 |
CN109742096A (zh) * | 2018-12-24 | 2019-05-10 | 中国电子科技集团公司第十一研究所 | 大阵列规模红外探测器地线结构 |
WO2023002592A1 (ja) * | 2021-07-21 | 2023-01-26 | ソニーセミコンダクタソリューションズ株式会社 | 固体撮像素子およびその製造方法、並びに電子機器 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8174118B2 (en) | Detection device and method for manufacturing the same | |
US8362520B2 (en) | Sub-pixel nBn detector | |
JP5568979B2 (ja) | 検出装置、受光素子アレイ、および検出装置の製造方法 | |
US7148464B2 (en) | Photodiode array with a plurality of depressions | |
US20120032145A1 (en) | Detection device, light-receiving element array, semiconductor chip, method for manufacturing the same, and optical sensor apparatus | |
US7820525B2 (en) | Method for manufacturing hybrid image sensors | |
JP6881027B2 (ja) | 半導体受光素子、及び半導体受光素子の製造方法 | |
WO2012073539A1 (ja) | 受光素子、検出装置、半導体エピタキシャルウエハ、およびこれらの製造方法 | |
JP2010205858A (ja) | 光検出装置および光検出装置の製造方法 | |
US9240429B2 (en) | Image pickup device and method for producing the same | |
JP2011146602A (ja) | 検出装置、受光素子アレイ、および、これらの製造方法 | |
JP2011146603A (ja) | 検出装置、受光素子アレイ、電子機器、およびこれらの製造方法 | |
JP2014003069A (ja) | 受光素子、その製造方法、および光学装置 | |
JP2011096921A (ja) | 検出装置、センサ、および、これらの製造方法 | |
JP2011096982A (ja) | 検出装置、受光素子アレイ、および、これらの製造方法 | |
JP7109718B2 (ja) | 化合物半導体フォトダイオードアレイ | |
JP2013191799A (ja) | 冷却型半導体素子 | |
JP2011100892A (ja) | 電子機器、複合型電子機器、検出装置、受光素子アレイ、および、これらの製造方法 | |
JP2022140942A (ja) | 赤外線検出器、及び赤外線検出器の製造方法 | |
JP2022088845A (ja) | 光検出器、受光素子、及び光検出器の製造方法 | |
JP2018129359A (ja) | 撮像装置及び撮像システム | |
JP2011100892A5 (ja) | ||
JP2011159831A (ja) | 実装製品、中間製品、およびこれらの製造方法 | |
JP2014007244A (ja) | 撮像装置およびその製造方法 | |
JP2012182380A (ja) | 光センサ装置及びその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20121227 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20140115 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140204 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20140624 |