JP2015012228A

JP2015012228A - 受光素子アレイを作製する方法

Info

Publication number: JP2015012228A
Application number: JP2013138066A
Authority: JP
Inventors: 賢一町長; Kenichi Machinaga
Original assignee: Sumitomo Electric Industries Ltd
Current assignee: Sumitomo Electric Industries Ltd
Priority date: 2013-07-01
Filing date: 2013-07-01
Publication date: 2015-01-19
Anticipated expiration: 2033-07-01
Also published as: JP6119463B2

Abstract

【課題】製造工程中に光入射面に付着する異物及び光入射面に形成される傷に起因する特性劣化を低減可能な、受光素子アレイを作製する方法が提供される。
【解決手段】受光素子チップＣＨＰを形成する工程の前に、絶縁膜積層３１上に第２シリコン系無機絶縁膜を成長する。受光素子チップＣＨＰを形成する工程及び基板部品４７を形成する工程の後に、第２シリコン系無機絶縁膜を除去して絶縁膜積層３１を露出させる。第２シリコン系無機絶縁膜は、受光素子チップＣＨＰを形成する前に基板１１の全面に形成されると共に、受光素子チップＣＨＰを形成した後に個々の受光素子チップＣＨＰから除去されるので、これらの工程中における処理で生じた、基板裏面１１ｂ側の付着物及び傷が、第２シリコン系無機絶縁膜の除去に伴って受光素子チップＣＨＰから消失する。この絶縁膜積層３１の表面３１ｂは、受光素子アレイ装置５３の光入射面となる。
【選択図】図２

Description

本発明は、受光素子アレイを作製する方法に関する。

特許文献１は、イメージセンサを保護するために、接着剤を用いて透明のガラス板を接合して、該イメージセンサの信頼性を高めている。

特開昭６３−２２７０５７号公報

特許文献１は、複数の受光素子を含むイメージセンサを開示する。有機化合物からなる膜をイメージセンサ用保護膜として使用すると、ピンホールが生じ易い。また、有機化合物の膜の均一性を得ることが容易ではないので、受光部に照射される光量にむらが生じやすい。一方、酸化膜及び窒化膜からなる膜をイメージセンサ用保護膜として用いると、アモルファスシリコンを用いる素子では成膜時にプラズマ損傷を引き起こす可能性がある。

また、特許文献１のイメージセンサでは、保護用の透明ガラス板は,最終生産物の素子に残るので、透明ガラス板上の汚染物や付着物も最終生産物のイメージセンサに残る。傷や付着物が光受光面に存在するときは、受光素子アレイが、傷や付着物に起因した影をイメージセンサの像に生じさせる可能性がある。

本発明は、このような事情を鑑みて為されたものであり、製造工程中に光入射面に付着する異物及び光入射面に形成される傷に起因する特性劣化を低減可能な、受光素子アレイを作製する方法を提供することを目的とする。

本発明は受光素子アレイを作製する方法に関する。この方法は、（ａ）半導体受光素子のための半導体積層と、裏面及び表面を有する基板と、第１シリコン系無機絶縁膜を含む絶縁膜積層とを備え複数の素子区画の配列を含む基板生産物における前記絶縁膜積層上に第２シリコン系無機絶縁膜を成長する工程と、（ｂ）前記第２シリコン系無機絶縁膜を成長した後に前記基板生産物を分離して、受光素子チップを形成する工程と、（ｃ）前記受光素子チップからの電気信号を処理するマルチプレクサを含む支持体上に前記受光素子チップをバンプ法により搭載して、基板部品を形成する工程と、（ｄ）前記基板部品を形成した後に前記第２シリコン系無機絶縁膜を除去して前記絶縁膜積層を露出させて、前記絶縁膜積層の露出面を光入射面とする受光素子アレイを形成する工程とを備え、前記素子区画の各々は、アレイ状に配列された複数の受光素子を備える半導体受光デバイスを含み、前記素子区画の各々において前記複数の受光素子は、それぞれ、前記半導体積層上に設けられた複数の電極を含み、前記基板部品の前記複数の受光素子は前記支持体に接続され、前記受光素子チップはｐｉｎ型又はｎｉｐ型を有しており、前記絶縁膜積層は反射防止膜を備え、前記第１シリコン系無機絶縁膜は前記絶縁膜積層の最表面に設けられ、前記半導体積層は前記基板の前記表面に形成され、前記絶縁膜積層は前記基板の前記裏面に形成され、前記第１シリコン系無機絶縁膜の材料は前記第２シリコン系無機絶縁膜の材料と異なる。

受光素子アレイを作製する方法（以下「作製方法」と記す）によれば、受光素子チップを形成する工程に先立って、基板の裏面上に第２シリコン系無機絶縁膜を成長する。受光素子チップを形成する工程及び基板部品を形成する工程の後に、受光素子チップ上の第２シリコン系無機絶縁膜を除去して絶縁膜積層を露出させる。第２シリコン系無機絶縁膜は、受光素子チップを形成する前に基板の全面に形成されると共に受光素子チップを形成した後に個々の受光素子チップから除去されるので、これらの工程の間における製造工程で生じる可能性にある、基板裏面側の付着物及び傷が、第２シリコン系無機絶縁膜の除去に伴って受光素子チップから消失する。この絶縁膜積層の露出面が、受光素子アレイの光入射面となるので、基板裏面側の付着物及び傷が受光層への光入射の妨げになることはない。

本発明に係る作製方法では、前記半導体積層は、前記複数の受光素子の各々が赤外線に感応するように設けられた受光層を含み、前記受光層は、構成元素としてアンチモンを含むことができる。この作製方法によれば、長波長の赤外線用の受光素子がアレイ状に配列される。

本発明に係る作製方法は、前記基板部品を形成した後に、前記受光素子チップと前記支持体との間に樹脂を充填して、前記受光素子チップの表面及び前記支持体の前記マルチプレクサの表面を覆う工程を更に備えることができる。前記第１シリコン系無機絶縁膜の材料はシリコン窒化物を備え、前記第２シリコン系無機絶縁膜の材料はシリコン酸化物を備え、前記第２シリコン系無機絶縁膜の除去は、バッファードフッ酸を用いて行われる。

この作製方法によれば、受光素子チップの表面及び支持体のマルチプレクサ表面を樹脂で覆っているので、第２シリコン系無機絶縁膜のシリコン酸化物をバッファードフッ酸を用いて除去できる。

本発明に係る作製方法では、前記絶縁膜積層の前記第１シリコン系無機絶縁膜を摂氏４００度以上の温度で熱処理する工程を更に備えることができる。前記第２シリコン系無機絶縁膜のシリコン酸化物は、プラズマＣＶＤ装置で摂氏２００度以下の温度で成長されることが好ましい。

この作製方法によれば、摂氏４００度以上の温度で熱処理されたシリコン窒化物では、フッ化水素酸に対する耐食性が増強され、摂氏２００度以下の温度においてプラズマＣＶＤ法で成長されたシリコン酸化物はフッ化水素酸で容易にエッチングされる。

本発明に係る作製方法は、前記基板の前記表面上に前記半導体積層を成長して、エピタキシャル基板を形成する工程と、前記絶縁膜積層を形成するために、前記エピタキシャル基板の前記基板の前記裏面上にシリコン酸窒化膜及びシリコン窒化膜を順に成長する工程と、前記絶縁膜積層を形成した後であって前記第２シリコン系無機絶縁膜を成長する前に、前記素子区画の各々において前記基板の前記裏面に接触を成す裏面電極を形成する工程とを備えることができる。

この作製方法によれば、裏面保護のための第２シリコン系無機絶縁膜を成長する前に、素子区画の各々に裏面電極を形成することができる。

本発明に係る作製方法は、前記基板の前記表面上に前記半導体積層を成長して、エピタキシャル基板を形成する工程と、前記絶縁膜積層を形成するために、前記エピタキシャル基板の前記基板の前記裏面上にシリコン酸窒化膜及びシリコン窒化膜を順に成長する工程と、前記第２シリコン系無機絶縁膜を成長した後であって前記受光素子チップを形成する前に、前記素子区画の各々において前記基板の前記裏面に接触を成す裏面電極を形成する工程とを備えることができる。

この作製方法によれば、裏面保護のための第２シリコン系無機絶縁膜を成長した後に、素子区画の各々に裏面電極を形成することができる。

以上説明したように、本発明によれば、製造工程中に光入射面に付着する異物及び光入射面に形成される傷に起因する特性劣化を低減可能な、受光素子アレイを作製する方法が提供される。

図１は、第１実施の形態に係る受光素子アレイ装置を作製する方法であって、ＡＲコート形成工程における断面を模式的に示す図面である。図２は、第１実施の形態に係る作製方法における絶縁膜積層の開口の形成工程における断面を模式的に示す図面である。図３は、第１実施の形態に係る作製方法における裏面電極の形成の工程における断面を模式的に示す図面である。図４は、第１実施の形態に係る作製方法における裏面保護膜の形成工程における断面を模式的に示す図面である。図５は、第１実施の形態に係る作製方法におけるバンプ電極の形成工程における断面を模式的に示す図面である。図６は、第１実施の形態に係る作製方法における接合工程における断面を模式的に示す図面である。図７は、第１実施の形態に係る作製方法におけるアンダーフィル充填工程における断面を模式的に示す図面である。図８は、第１実施の形態に係る作製方法における保護膜除去工程における断面を模式的に示す図面である。図９は、完成された受光素子アレイ装置の構造を模式的に示す図面である。図１０は、第２実施の形態に係る受光素子アレイ装置を作製する方法における絶縁膜積層の形成工程における断面を模式的に示す図面である。図１１は、第２実施の形態に係る作製方法における絶縁膜積層の開口形成工程における断面を模式的に示す図面である。図１２は、第２実施の形態に係る作製方法における裏面電極の形成工程における断面を模式的に示す図面である。図１３は、第２実施の形態に係る作製方法におけるバンプ電極の形成工程における断面を模式的に示す図面である。図１４は、第２実施の形態に係る作製方法におけるダイシング工程における断面を模式的に示す図面である。図１５は、第２実施の形態に係る作製方法における接合工程における断面を模式的に示す図面である。図１６は、第２実施の形態に係る作製方法におけるアンダーフィル充填工程における断面を模式的に示す図面である。図１７は、第２実施の形態に係る作製方法における保護膜除去工程における断面を模式的に示す図面である。

引き続いて、添付図面を参照しながら、本発明の受光素子アレイを作製する方法に係る実施の形態を説明する。可能な場合には、同一の部分には同一の符号を付する。

図１〜図８は、第１の実施の形態に係る受光素子アレイ装置を作製する方法における主要な工程を模式的に示す図面である。

（ＡＲコート形成工程）
まず、受光素子アレイ装置のためのフォトダイオードアレイを含む半導体素子を作製する。この作製のために、基板（図１において参照番号１１）を準備する。基板１１は例えばInP基板といったウエハであることができる。このウエハ上には、複数の素子区画を配列することができ、個々の素子区画には、受光素子チップのための構造物が形成されていく。図１〜図８では、製造工程における一素子区画分のエリアの断面を模式的に示す。

図１に示されるように、基板１１は表面１１ａ及び裏面１１ｂ有する。基板１１の半導体の表面１１ａ上には、受光層１３、及び一又は複数の第１導電型のIII−Ｖ化合物半導体領域１５を成長する。本実施例では、受光層１３はＩｎＧａＡｓ／ＧａＡｓＳｂ多重量子井戸構造を含み、III−Ｖ化合物半導体領域１５は、ｎ型ＧａＩｎＡｓ層１７及びｎ型ＩｎＰ層１９の少なくともいずれか一方を含む。基板１１上には、半導体受光素子のための半導体積層を形成するに先立って、バッファ層１２を成長するようにしてもよく、バッファ層１２は例えばInGaAsである。このバッファ層１２を用いるときは、バッファ層１２上に受光層１３が成長される。これらの成長は、例えば有機金属気相成長法で行われる。エピタキシャル成長により、半導体受光素子のための半導体積層２３が基板１１の表面１１ａ上に形成されて、エピタキシャル基板Ｅを得ることができる。エピタキシャル基板Ｅは、複数の素子区画の配列を設けることができる。個々の素子区画は、アレイ状に配列された複数の受光素子を備える半導体受光デバイスを含む。アレイ状に配列された複数の受光素子を作製するためには、各素子区画には、一次元又は二次元に配列された第２導電型半導体領域２５をIII−Ｖ化合物半導体領域１５内に形成する。第２導電型半導体領域２５は、III−Ｖ化合物半導体領域１５内に底面及び側面を有しており、互いに独立した島状に領域である。第２導電型半導体領域２５と受光層１３との間には、III−Ｖ化合物半導体領域１５が設けられる。第２導電型半導体領域２５の形成には、例えば不純物の熱拡散が適用されることができる。Ｚｎといったｐ型ドーパントをIII−Ｖ化合物半導体領域１５（例えばＳｉドープＩｎＰ）内に拡散させて、個々の素子区画内に第２導電型半導体領域２５のアレイを形成することができる。図１に示されたエピタキシャル基板Ｅでは、３つの第２導電型半導体領域２５が形成される。第２導電型半導体領域２５の個々には、アノード電極２７を形成する。アノード電極２７は例えばＡｕＺｎＡｕを備える。アノード電極２７は第２導電型半導体領域２５の表面にオーミック接触を成す。また、アノード電極２７上には、パッド電極２９が形成される。アレイ状に配列される受光素子の各々は、第２導電型半導体領域２５、アノード電極２７及びパッド電極２９を含む。このような構成により、アレイ状に配列される受光素子が、個々の素子区画に作製される。

この後に、図１に示されるように、成膜装置に基板１１を配置して、絶縁膜積層３１を基板１１の裏面１１ｂ上に形成する。絶縁膜積層３１は、一又は複数の誘電体膜を含む。本実施例では、絶縁膜積層３１として、反射防止膜を構成するように設けられた複数のシリコン系無機絶縁膜を含み、成膜装置において下地シリコン系無機絶縁膜（例えばＳｉＯＮ膜）３３ａ及び第１シリコン系無機絶縁膜（例えばＳｉＮ膜）３３ｂを順に基板１１の裏面１１ｂ上に成長する。シリコン系無機絶縁膜の成長には、例えばプラズマ気相成長法を適用できる。これらの成膜の後に、基板１１を成膜装置から取り出す。このように形成された絶縁膜積層３１と半導体積層２３との間に基板１１が設けられている。

絶縁膜積層３１の作製方法の一例を示す。
下地シリコン系無機絶縁膜３３ａ：シリコン酸窒化物（ＳｉＯＮ）、厚さ３００ｎｍ、摂氏２５０度の成膜温度でプラズマＣＶＤ法の成膜。
第１シリコン系無機絶縁膜３３ｂ：シリコン窒化物（ＳｉＮ）、厚さ５０ｎｍ、摂氏250度の成膜温度でプラズマＣＶＤ法の成膜。本実施例では、第１シリコン系無機絶縁膜として、ＳｉＮ膜を成長する。ＳｉＮ膜の成膜後に、摂氏４００度以上の温度で熱処理を行うことが好ましい。ＳｉＮ膜を摂氏４００度程度の温度で又はこれより大きい温度で熱処理すると、この熱処理によりバッファードフッ酸に対するＳｉＮのエッチング速度を小さくできる。このような絶縁膜積層３１はＡＲコード膜として役立つ。第１シリコン系無機絶縁膜３３ｂは絶縁膜積層３１の最表面に設けられる。

（絶縁膜積層の開口）
個々の素子区画毎に、基板裏面１１ｂに電極を形成する。基板裏面１１ｂの絶縁膜積層３１上にレジストを塗布する。図２に示されるように、フォトリソグラフィによりレジスト膜からマスク３７を形成する。マスク３７は、裏面電極を形成すべき位置に開口３７ａを有する。本実施の形態では、受光素子のアレイを基板１１を用いて作製する。基板裏面１１ｂを通して光が入射すると、入射光は受光層に到達し、ここで生成されたキャリアは一素子区画内に設けられる受光素子アレイ内の最寄りの受光素子の半導体領域２５に流れ込む。このため、一素子区画内のアレイ状の受光素子毎に裏面電極を設けることなく、一素子区画毎に裏面電極を設ける。これにより、基板裏面１１ｂのより多くのエリアを受光のための利用できる。本実施例では、基板裏面１１ｂの周縁に裏面電極が設けられ、また基板裏面１１ｂの周縁の内側の受光エリアを囲うように裏面電極が設けられることができる。次いで、マスク３７を用いて絶縁膜積層３１をエッチングして、裏面電極のための開口３１ａを絶縁膜積層３１に形成する。このエッチングにより、絶縁膜積層３１の開口３１ａには、半導体からなる基板裏面１１ｂが現れる。絶縁膜積層３１のエッチングとしては例えばウエットエッチングを用いることができ、ＳｉＯＮ及びＳｉＮのエッチングのためには、バッファードフッ酸（ＢＨＦ）を用いることができる。

（裏面電極の形成）
絶縁膜積層３１に開口３１ａを形成した後に、マスク３７を残したまま基板裏面１１ｂの絶縁膜積層３１の全面に、裏面電極膜を堆積する。裏面電極膜は例えば厚み７５０ｎｍのＡｕＧｅＮｉ系材料からなり、例えば真空蒸着により成膜される。裏面電極膜を形成した後にマスク３７を除去すると、リフトオフによりマスク３７と一緒にマスク３７上の裏面電極膜も除去されて、図３に示されるように、絶縁膜積層３１の開口３１ａに裏面電極３９が形成される。裏面電極３９は、素子区画毎に形成されて、素子区画に対応するように基板裏面１１ｂにアレイ状に配列される。裏面電極３９は、例えばＡｕＧｅＮｉ系電極を備える。

（裏面保護膜の形成）
裏面電極３９を形成した後に、図４に示されるように、絶縁膜積層３１及び裏面電極３９を覆うように裏面保護膜４１を堆積する。本実施例では、裏面保護膜４１として第２シリコン系無機絶縁膜を成長する。第２シリコン系無機絶縁膜の材料は第１シリコン系無機絶縁膜の材料と異なり、第２シリコン系無機絶縁膜は第１シリコン系無機絶縁膜と接合を成す。
裏面保護膜４１の一例を示す。
第２シリコン系無機絶縁膜：シリコン酸化物（例えばＳｉＯ_２）、厚さ１００〜３００ｎｍ、摂氏１００度〜摂氏２００度の成膜温度でプラズマＣＶＤ法の成膜。
第２シリコン系無機絶縁膜の成膜温度は、下地シリコン系無機絶縁膜の成膜温度より低い。また、第２シリコン系無機絶縁膜の成膜温度は、第１シリコン系無機絶縁膜の成膜温度より低い。低い温度で成膜されたシリコン系無機絶縁膜のエッチングレートが、高い温度で成膜されたシリコン系無機絶縁膜を用いる場合に比べて大きくなるので、第２シリコン系無機絶縁膜のエッチングにおいて、第１シリコン系無機絶縁膜に対するエッチング選択性を高めることができる。第２シリコン系無機絶縁膜は、プラズマＣＶＤ装置で摂氏２００度以下の温度で成長されるシリコン酸化物を備えることが好ましい。第２シリコン系無機絶縁膜は、絶縁膜積層３１の表面３１ｂ及び裏面電極３９の表面を覆う。

（バンプ電極の形成）
図５に示されるように、電極２９の各々にバンプ電極４３を形成する。本実施例では、バンプ電極４３は例えばインジウム電極を含むことができる。バンプ電極４３の形成には、例えばリフトオフ法を適用できる。例えば、バンプ電極４３の配置位置に開口を有するレジストマスクをフォトリソグラフィにより形成した後に、全面にＩｎバンプ膜を蒸着法により形成する。この後に、レジストマスクを除去すると、Ｉｎバンプ電極が形成される。一の素子区画において、アレイ状配列の受光素子はＩｎバンプ電極を含み、これらのＩｎバンプ電極も、第２導電型半導体領域２５及びアノード電極２７に対応してアレイ状に配列される。このような構成により、アレイ状に配列される受光素子の各々からの電気信号をＩｎバンプ電極を介して取り出すことができる。素子区画の各々において複数の受光素子は、それぞれ、半導体積層２３上に設けられた複数の電極（２７、２９）及びバンプ電極４３を含む。これらの工程により、基板生産物ＳＰが完成する。バンプ電極工程においては、上面、つまり基板１１の表面側を加工するためにバンプ電極形成のプロセス中は基板裏面側が下になるけれども、基板裏面側に設けられる絶縁膜積層３１及び裏面電極３９は第２シリコン系無機絶縁膜により覆われている。バンプ電極形成のプロセスに関連した汚染物やパーティクルは、基板裏面側上の第２シリコン系無機絶縁膜の表面に付着する。

（ダイシング）
バンプ電極４３を形成した後に、基板裏面側に設けられる絶縁膜積層３１及び裏面電極３９を覆う第２シリコン系無機絶縁膜を除去することなく、基板生産物ＳＰを分離して、受光素子チップＣＨＰを形成する。受光素子チップＣＨＰは例えばｐｉｎ型又はｎｉｐ型を有することができる。基板生産物ＳＰを分離して受光素子チップＣＨＰを形成するチップ化工程では、例えばダイシングにより基板生産物ＳＰを切断して、個々の素子区画に分離された受光素子チップＣＨＰを形成する。このダイシングに際して細かな多数の破砕屑が生成されるけれども、基板裏面側に設けられる絶縁膜積層３１及び裏面電極３９は第２シリコン系無機絶縁膜により覆われている。ダイシングのプロセスに関連した汚染物やパーティクルは、基板裏面側上の第２シリコン系無機絶縁膜の表面に付着する。

（接合）
図６に示されるように、受光素子チップＣＨＰをバンプ法により支持体４５上に搭載して、基板部品４７を形成する。支持体４５は、受光素子チップＣＨＰの各受光素子からの電気信号を処理するマルチプレクサ４９を含む。マルチプレクサ４９は信号読出集積素子を含むことができる。この工程により、受光素子チップＣＨＰのバンプ電極４３のアレイは、支持体４５の電極アレイにしっかりと接合される。基板部品４７は、接合により単一の部品に組み立てられた受光素子チップＣＨＰ及び支持体４５を含む。基板部品４７内の受光素子チップＣＨＰの受光素子アレイは支持体４５に接続されている。接合プロセス中は基板裏面が装置ステージと接触するけれども、基板裏面側に設けられる絶縁膜積層３１及び裏面電極３９は第２シリコン系無機絶縁膜により覆われている。接合プロセスに関連した汚染物やパーティクルは、基板裏面側上の第２シリコン系無機絶縁膜の表面に付着する。

（アンダーフィル充填）
基板部品４７を形成した後に、図７に示されるように、受光素子チップＣＨＰと支持体４５との間に樹脂５１を充填して、受光素子チップＣＨＰの表面及び支持体４５のマルチプレクサ４９の表面を覆う。接合した受光素子チップＣＨＰと支持体４５（マルチプレクサ、信号読出集積素子）との間にエポキシ樹脂、CV5362など、シリカ、エポキシ樹脂、酸無水物などが主成分といった補強用樹脂を充填する。エポキシ樹脂は熱硬化性を有することがよく、充填の後に樹脂を加熱炉でベークして硬化させることができる。受光素子チップＣＨＰと支持体４５との間に熱硬化性エポキシ樹脂が設けられるので、アンダーフィル後のプロセスにより、受光素子チップＣＨＰの電極２７、２９、４３及び支持体４５のマルチプレクサ４９が直接に損傷を受けることがない。

（保護膜除去）
基板部品４７を形成した後に、図８に示されるように、受光素子チップＣＨＰの裏面保護膜（第２シリコン系無機絶縁膜）４１を除去して絶縁膜積層３１の表面３１ｂ及び裏面電極３９を露出させて、絶縁膜積層３１の露出面を受光面とする受光素子アレイ装置５３を形成する。この処理により受光素子チップＣＨＰ上の裏面保護膜４１がエッチングにより消失して、絶縁膜積層３１の表面３１ｂが露出された受光素子チップＣＨＰ０を得る。本実施例では、第２シリコン系無機絶縁膜がシリコン酸化膜を備え、第１シリコン系無機絶縁膜がシリコン窒化膜を備えるので、裏面保護膜４１の除去には、例えばバッファードフッ酸（ＢＨＦ）が用いられる。

図９は、完成された受光素子アレイ装置５３の構造を模式的に示す。受光素子アレイ装置５３では、絶縁膜積層３１の表面３１ｂを介して受光層１３に光Ｌが入射する。また、受光層１３からのキャリア（電子・正孔対）は、エピ面にアレイ状に配列された直近の電極構造物（２７、２９、４３）のいずれかに向かって流れる。電極２７、２９の各々からの電気信号は、バンプ電極４３を介して基板部品４７のマルチプレクサ４９に送られる。

受光素子チップＣＨＰ０の半導体積層２３が、複数の受光素子の各々が赤外線に感応するように設けられた受光層１３を備える。この受光層１３は、例えば構成元素としてアンチモンを含むIII−Ｖ化合物半導体を備え、タイプＩＩバンド構造を有する。受光素子チップＣＨＰ０の受光層１３は近赤外光に感応する。近赤外光の波長範囲は例えば1.0〜2.3μｍ程度である。受光素子アレイ装置５３では、赤外線用の受光素子（フォトダイオード）がアレイ状に配列される。このため、入射面（表面３１ｂ）上の傷及び付着物は、受光素子アレイからの信号による像に影を生じさせる。裏面保護膜４１の除去により、入射面上の、上記のような欠陥の数を低減できる。

第１の実施の形態に係る作製方法によれば、受光素子チップＣＨＰを形成する工程に先立って、基板１１の裏面１１ｂ上に第２シリコン系無機絶縁膜を成長する。受光素子チップＣＨＰを形成する工程及び基板部品４７を形成する工程の後に、第２シリコン系無機絶縁膜を除去して絶縁膜積層３１を露出させる。第２シリコン系無機絶縁膜は、受光素子チップＣＨＰを形成する前に基板１１の全面に形成されると共に受光素子チップＣＨＰを形成した後に個々の受光素子チップＣＨＰから除去されるので、これらの工程の間における処理工程で生じる可能性のある、基板裏面１１ｂ側の付着物及び傷が、第２シリコン系無機絶縁膜のエッチングに伴って受光素子チップＣＨＰから除去される。この絶縁膜積層３１の露出面（表面３１ｂ）は、受光素子アレイ装置５３の光入射面となる。これ故に、基板裏面１１ｂ側の付着物及び傷が光入射の妨げになることはない。

また、この作製方法では、基板１１の主面１１ａ上に半導体積層２３を成長して、エピタキシャル基板Ｅを形成する。このエピタキシャル基板Ｅの基板裏面１１ｂ上に絶縁膜積層３１を形成するために、例えばシリコン酸窒化膜及びシリコン窒化膜を順に成長する。そして、絶縁膜積層３１を形成した後であって保護絶縁膜（第２シリコン系無機絶縁膜）４１を成長する前に、素子区画の各々において基板裏面１１ｂに接触を成す裏面電極３９を形成する。この作製方法では、裏面保護のための第２シリコン系無機絶縁膜を成長する前に、素子区画の各々に裏面電極３９を形成するので、裏面電極も含め保護出来るため保護性が高まる。

図１０〜図１７は、第２実施の形態に係る受光素子アレイを作製する方法における主要な工程を模式的に示す図面である。第１の実施の形態と同様に、エピタキシャル基板Ｅに、素子区画毎に一次元又は二次元に配列された第２導電型半導体領域２５をIII−Ｖ化合物半導体領域内１５に形成する。次いで、第２導電型半導体領域２５の各々には、アノード電極２７及びパッド電極２９を形成する。一の素子区画においてアレイ状に配列される受光素子は、それぞれ、アレイ状に配列される第２導電型半導体領域２５、アノード電極２７及びパッド電極２９を含む。半導体積層２３は、第１の実施の形態と同様に、ｐｉｎ型又はｎｉｐ型の受光素子チップを提供できるように設けられている。

この後に、図１０に示されるように、成膜装置に基板１１を配置して、基板１１の裏面１１ｂ上に第１の実施の形態と同様に絶縁膜積層３１を形成する。本実施例では、絶縁膜積層３１を形成した後に、この成膜装置において裏面保護膜６１を形成する。裏面保護膜６１が、絶縁膜積層３１の形成に続けて堆積されるので、裏面保護膜６１は絶縁膜積層３１の表面に接合を成す。

絶縁膜積層３１は、一又は複数の誘電体膜を含む。本実施例では、絶縁膜積層３１は、複数のシリコン系無機絶縁膜を含み、本実施例では、成膜装置において、下地シリコン系無機絶縁膜（例えばＳｉＯＮ膜）３３ａ及び第１シリコン系無機絶縁膜（例えばＳｉＮ膜）３３ｂを順に基板１１の裏面１１ｂ上に成長する。シリコン系無機絶縁膜の成長には、例えばプラズマ気相成長法を適用できる。絶縁膜積層３１は反射防止膜を備える。本実施例では、これらの成膜の後に基板１１を成膜装置から取り出すことなく、裏面保護膜６１として第２シリコン系無機絶縁膜（例えば、シリコン酸化膜）を成長する。第１シリコン系無機絶縁膜の材料は第２シリコン系無機絶縁膜の材料と異なり、第１シリコン系無機絶縁膜は第２シリコン系無機絶縁膜と接合を成す。第２シリコン系無機絶縁膜の成膜温度は、下地シリコン系無機絶縁膜の成膜温度より低い。また、第２シリコン系無機絶縁膜の成膜温度は、第１シリコン系無機絶縁膜の成膜温度より低い。低い成膜温度で成膜されたシリコン系無機絶縁膜のエッチングレートが、高い温度で成膜された膜に比べて大きくなるので、第２シリコン系無機絶縁膜のエッチングにおいて、第１シリコン系無機絶縁膜に対するエッチング選択性を高めることができる。

絶縁膜積層３１及び裏面保護膜６１の作製方法の一例を示す。
下地シリコン系無機絶縁膜３３ａ：ＳｉＯＮ膜、厚さ３００ｎｍ、摂氏２５０度の成膜温度でプラズマＣＶＤ法の成膜。
第１シリコン系無機絶縁膜３３ｂ：ＳｉＮ膜、厚さ５０ｎｍ、摂氏２５０度の成膜温度でプラズマＣＶＤ法の成膜。本実施例では、第１シリコン系無機絶縁膜としてＳｉＮ膜を成長する。この絶縁膜積層３１はＡＲコート膜として役立つ。第１シリコン系無機絶縁膜３３ｂは絶縁膜積層３１の最表面に設けられる。
第２シリコン系無機絶縁膜：ＳｉＯ_２、厚さ１００〜３００ｎｍ、摂氏１００度〜摂氏２００度の成膜温度でプラズマＣＶＤ法の成膜。

なお、絶縁膜積層３１の成膜と裏面保護膜６１の成膜との間に、摂氏４００度以上の温度で絶縁膜積層３１の熱処理を行うために、熱処理工程を追加することもできる。摂氏４００度程度の温度でＳｉＮを熱処理すると、熱処理されたＳｉＮではバッファードフッ酸に対するエッチング速度が小さくなる。

（絶縁膜積層の開口）
個々の素子区画毎に、基板裏面１１ｂに電極６５を形成する。基板裏面１１ｂの絶縁膜積層３１及び裏面保護膜６１上にレジストを塗布する。フォトリソグラフィによりレジスト膜からマスク６３を形成する。マスク６３は、裏面電極を形成すべき位置に開口６３ａを有する。本実施の形態によれば受光素子アレイ半導体素子のアレイを基板１１を用いて作製する。個々の受光素子アレイ半導体素子には、基板裏面１１ｂを通して受光層に光が入射する。このため、一素子区画内のアレイ状の受光素子毎に裏面電極を設けることなく、一素子区画毎に裏面電極を設けることができる。これにより、基板裏面１１ｂのより多くのエリアを受光のための利用できる。本実施例では、図１１に示されるように、基板裏面１１ｂの周縁に裏面電極を設け、また基板裏面１１ｂの周縁の内側の受光エリアを囲うように裏面電極（図１２における符号６５）を設けることができる。マスク６３を用いて絶縁膜積層３１及び裏面保護膜６１をエッチングして、裏面電極のための開口３１ａを絶縁膜積層３１に形成すると共に裏面電極のための開口６１ａを裏面保護膜６１に形成する。このエッチングにより、絶縁膜積層３１の開口３１ａ及び裏面保護膜６１の開口６１ａには、半導体からなる基板裏面１１ｂが現れる。絶縁膜積層３１及び裏面保護膜６１のエッチングとしては例えばウエットエッチングを用いることができ、ＳｉＯＮ、ＳｉＮ及びＳｉＯ_２のエッチングのためには、バッファードフッ酸（ＢＨＦ）を用いることができる。

（裏面電極の形成）
絶縁膜積層３１に開口３１ａ及び裏面保護膜６１の開口６１ａを形成した後に、マスク６３を残したまま基板裏面１１ｂの裏面保護膜６１の全面に、裏面電極膜を堆積する。裏面電極膜は例えば厚み７５０ｎｍのＡｕＧｅＮｉ系材料からなり、例えば真空蒸着により成膜される。裏面電極膜を形成した後にマスク６３を除去すると、リフトオフによりマスク６３と一緒にマスク６３上の裏面電極膜も除去されて、図１２に示されるように、絶縁膜積層３１の開口３１ａ及び裏面保護膜６１の開口６１ａに裏面電極６５が形成される。裏面電極６５は、素子区画毎に形成されて、基板裏面１１ｂにアレイ状に配列される。裏面電極６５は、例えばＡｕＧｅＮｉ系電極を備える。裏面電極６５は、裏面保護膜６１が形成された後に作製される点を除いて、裏面電極３９と実質的に同じであることができる。

（バンプ電極の形成）
図１３に示されるように、電極２９の各々にバンプ電極４３を形成する。本実施例では、第１の実施の形態と同様に、バンプ電極４３の形成にリフトオフ法を適用するけれども、本実施の形態は、この作製方法に限定されるものではない。本実施例では、バンプ電極４３は例えばインジウム電極を含むことができる。このような構成により、アレイ状に配列される受光素子の各々からの電気信号をＩｎバンプ電極を介して取り出すことができる。これらの工程により、基板生産物ＳＰが完成する。上面を加工するため、バンプ電極形成のプロセス中は裏面が下になるけれども、基板裏面側に設けられる絶縁膜積層３１は第２シリコン系無機絶縁膜により覆われている。バンプ電極形成のプロセス中の汚染物やパーティクルは、基板裏面側上の第２シリコン系無機絶縁膜の表面に付着する。

（ダイシング）
バンプ電極４３を形成した後に、基板裏面側に設けられる絶縁膜積層３１を覆う裏面保護膜６１である第２シリコン系無機絶縁膜を除去することなく、図１４に示されるように、基板生産物ＳＰを分離して、受光素子チップＣＨＰを形成する。本実施例では、第１の実施の形態と同様に、基板生産物ＳＰの分離にダイシングを適用するけれども、本実施の形態は、この作製方法に限定されるものではない。ダイシングにより、個々の素子区画のサイズに分離された受光素子チップＣＨＰが形成される。このダイシングに際して細かな多数の破砕屑が生成されるけれども、基板裏面側に設けられる絶縁膜積層３１は裏面保護膜６１である第２シリコン系無機絶縁膜により覆われている。ダイシングのプロセス中の汚染物やパーティクルは、基板裏面側上の裏面保護膜６１である第２シリコン系無機絶縁膜の表面に付着する。

（接合）
図１５に示されるように、受光素子チップＣＨＰをバンプ法により支持体４５上に搭載して、基板部品４７を形成する。この工程により、受光素子チップＣＨＰのバンプ電極４３のアレイは、支持体４５の電極アレイにしっかりと接合される。接合プロセス中は基板裏面が装置ステージと接触するけれども、基板裏面側に設けられる絶縁膜積層３１は第２シリコン系無機絶縁膜により覆われている。接合プロセス中の汚染物やパーティクルは、基板裏面側上の第２シリコン系無機絶縁膜の表面に付着する。

（アンダーフィル充填）
基板部品４７を形成した後に、図１６に示されるように、受光素子チップＣＨＰと支持体４５との間に樹脂５１を充填して、受光素子チップＣＨＰの表面及び支持体４５のマルチプレクサ４９の表面を覆う。本実施例では、第１の実施の形態と同様に、接合した受光素子チップＣＨＰと支持体４５（マルチプレクサ、信号読出集積素子）との間に、例えば熱硬化性のエポキシ樹脂を補強用樹脂として充填する。受光素子チップＣＨＰと支持体４５との間にエポキシ樹脂が設けられるので、アンダーフィル後のプロセスにより、受光素子チップＣＨＰの電極２７、２９、４３及び支持体４５のマルチプレクサ４９が直接に損傷を受けることがない。

（保護膜除去）
基板部品４７を形成した後に裏面保護膜（第２シリコン系無機絶縁膜）６１を除去して絶縁膜積層３１の表面３１ｂ及び裏面電極６５を露出させて、図１７に示されるように、絶縁膜積層３１の露出面（表面３１ｂ）とする受光素子アレイ装置６７を形成する。本実施例では、第２シリコン系無機絶縁膜がシリコン酸化膜を備え、第１シリコン系無機絶縁膜がシリコン窒化膜を備えるので、裏面保護膜６１の除去には、例えばバッファードフッ酸（ＢＨＦ）が用いられる。

このように作製された受光素子アレイ装置６７は、図９に示された第１の実施の形態に係る受光素子アレイ装置５３の構造に実質的に同じである。受光素子アレイ装置６７では、絶縁膜積層３１の表面３１ｂを介して受光層１３に光Ｌが入射する。また、受光層１３からのキャリアは、エピ面にアレイ状に配列された直近の電極２７、２９、４３の各々に向かって流れる。電極２７、２９の各々からの電気信号は、バンプ電極４３を介して基板部品４７のマルチプレクサ４９に送られる。

第２の実施の形態に係る作製方法によれば、受光素子チップＣＨＰを形成する工程に先立って、基板１１の裏面１１ｂ上に裏面保護膜６１を成長する。受光素子チップＣＨＰを形成する工程及び基板部品４７を形成する工程の後に、裏面保護膜６１を除去して絶縁膜積層３１を露出させる。裏面保護膜６１は、受光素子チップＣＨＰを形成する前に基板１１の全面に形成されると共に受光素子チップＣＨＰを形成した後に個々の受光素子チップＣＨＰから除去されるので、これらの工程の間における処理工程で生じる可能性にある、基板裏面１１ｂ側の付着物及び傷が、裏面保護膜６１の第２シリコン系無機絶縁膜のエッチングに伴って受光素子チップＣＨＰから除去される。この絶縁膜積層３１の露出面（表面３１ｂ）は、受光素子アレイ装置６７の光入射面となる。基板裏面１１ｂ側の付着物及び傷が光入射の妨げになることはない。

また、この作製方法では、基板１１の主面１１ａ上に半導体積層２３を成長して、エピタキシャル基板Ｅを形成する。このエピタキシャル基板Ｅの基板裏面１１ｂ上に絶縁膜積層３１を形成するために、シリコン酸窒化膜及びシリコン窒化膜を順に成長する。そして、絶縁膜積層３１及び保護絶縁膜（第２シリコン系無機絶縁膜）６１を成長した後であって受光素子チップＣＨＰを形成する前に、素子区画の各々において基板裏面１１ｂに接触を成す裏面電極６５を形成する。この作製方法によれば、裏面保護のための第２シリコン系無機絶縁膜を成長した後に、素子区画の各々に裏面電極６５を形成するので、基板を成膜装置から出すことなくSiON、SiN、SiO2三層の膜を連続して成膜出来る。

発明者の知見によれば、受光面にキズや異物の付着が発生するのは、裏面工程後のインジウムバンプ工程、チップ化工程、接合工程である。これ故に、裏面保護膜の形成を、第１及び第２の実施の形態に説明されるように裏面電極の形成の前及び形成の後のいずれかにおいて行うことができる。受光素子チップＣＨＰのチップサイズは、一例としておおよそ１ｃｍ角である。基板部品４７を形成した後に裏面保護膜４１、６１を除去する際には、ウエハ程度の大きさの基板生産物を取り扱うのではなく、上記サイズの半導体素子を取り扱う。この取り扱いを容易にするために、裏面保護膜の除去工程では、ＢＨＦ処理のためのチップ専用の治具を用いることが良い。この治具は、受光素子チップのチップサイズに対応したアレイ状の収容部を有する。収容部の各々は、受光素子チップのチップサイズに合わせたガイドを有する。個々の収容部に、裏面保護膜が上向きになるように受光素子チップを配置する。ツールの収容部にアレイ状に受光素子チップを配置した後には、個々の受光素子チップが治具の収容部に収まっている。この治具をエッチャントに曝して、裏面保護膜を除去することができる。

受光素子チップＣＨＰと支持体（読み出し回路）４５との間には熱硬化性のエポキシ樹脂（樹脂５１）で満たされている。エポキシ樹脂は耐酸性に優れているので、受光素子チップＣＨＰ及び支持体４５の主要部がＢＨＦ液に直接に曝されることが無い。また、支持体４５は、例えばＳｉウエハ上に信号読み出し用の電極が配線されている構造を有しており、これらの電極はエポキシ樹脂（樹脂５１）で覆われている。ＢＨＦエッチングの際には、支持体４５の裏面がエポキシ樹脂（樹脂５１）で覆われることなく露出されている。このため、支持体４５の回路自体が、ＢＨＦエッチングの際に損傷を受けることは無い。

本発明は、本実施の形態に開示された特定の構成に限定されるものではない。

以上説明したように、本実施の形態によれば、製造工程中に光入射面に付着する異物及び光入射面に形成される傷に起因する特性劣化を低減可能な、受光素子アレイを作製する方法が提供される。

１１…基板、１１ａ…半導体主面、１１ｂ…基板裏面、１２…バッファ層、１３…受光層、１５…III−Ｖ化合物半導体領域、１７…ｎ型ＧａＩｎＡｓ層、１９…ｎ型ＩｎＰ層、２３…半導体積層、Ｅ…エピタキシャル基板、２５…第２導電型半導体領域、２７…アノード電極、２９…パッド電極、３１…絶縁膜積層、３３ａ…下地シリコン系無機絶縁膜、３３ｂ…第１シリコン系無機絶縁膜、３９、６５…裏面電極、４１、６１…裏面保護膜、４３…バンプ電極、４５…支持体、４７…基板部品、ＣＨＰ、ＣＨＰ０…受光素子チップ、４９…マルチプレクサ、５１…樹脂、５３、６７…受光素子アレイ装置。

Claims

受光素子アレイを作製する方法であって、
半導体受光素子のための半導体積層と、裏面及び表面を有する基板と、第１シリコン系無機絶縁膜を含む絶縁膜積層とを備え複数の素子区画の配列を含む基板生産物における前記絶縁膜積層上に第２シリコン系無機絶縁膜を成長する工程と、
前記第２シリコン系無機絶縁膜を成長した後に前記基板生産物を分離して、受光素子チップを形成する工程と、
前記受光素子チップからの電気信号を処理するマルチプレクサを含む支持体上に前記受光素子チップをバンプ法により搭載して、基板部品を形成する工程と、
前記基板部品を形成した後に前記第２シリコン系無機絶縁膜を除去して前記絶縁膜積層を露出させて、前記絶縁膜積層の露出面を光入射面とする受光素子アレイを形成する工程と、
を備え、
前記素子区画の各々は、アレイ状に配列された複数の受光素子を備える半導体受光デバイスを含み、
前記素子区画の各々において前記複数の受光素子は、それぞれ、前記半導体積層上に設けられた複数の電極を含み、
前記基板部品の前記複数の受光素子は前記支持体に接続され、
前記受光素子チップはｐｉｎ型又はｎｉｐ型を有しており、
前記絶縁膜積層は反射防止膜を備え、
前記第１シリコン系無機絶縁膜は前記絶縁膜積層の最表面に設けられ、
前記半導体積層は前記基板の前記表面に形成され、
前記絶縁膜積層は前記基板の前記裏面に形成され、
前記第１シリコン系無機絶縁膜の材料は前記第２シリコン系無機絶縁膜の材料と異なる、受光素子アレイを作製する方法。
前記半導体積層は、前記複数の受光素子の各々が赤外線に感応するように設けられた受光層を含み、
前記受光層は、構成元素としてアンチモンを含む、請求項１に記載された受光素子アレイを作製する方法。
前記基板部品を形成した後に、前記受光素子チップと前記支持体との間に樹脂を充填して、前記受光素子チップの表面及び前記支持体の前記マルチプレクサの表面を覆う工程を更に備え、
前記第１シリコン系無機絶縁膜の材料はシリコン窒化物を備え、
前記第２シリコン系無機絶縁膜の材料はシリコン酸化物を備え、
前記第２シリコン系無機絶縁膜の除去は、バッファードフッ酸を用いて行われる、請求項１又は請求項２に記載された受光素子アレイを作製する方法。
前記絶縁膜積層の前記第１シリコン系無機絶縁膜を摂氏４００度以上の温度で熱処理する工程を更に備え、
前記第２シリコン系無機絶縁膜のシリコン酸化物は、プラズマＣＶＤ装置で摂氏２００度以下の温度で成長される、請求項１〜請求項３のいずれか一項に記載された受光素子アレイを作製する方法。
前記基板の前記表面上に前記半導体積層を成長して、エピタキシャル基板を形成する工程と、
前記絶縁膜積層を形成するために、前記エピタキシャル基板の前記基板の前記裏面上にシリコン酸窒化膜及びシリコン窒化膜を順に成長する工程と、
前記絶縁膜積層を形成した後であって前記第２シリコン系無機絶縁膜を成長する前に、前記基板の前記裏面に接触を成す裏面電極を前記素子区画の各々に形成する工程と、
を備える、請求項１〜請求項４のいずれか一項に記載された受光素子アレイを作製する方法。
前記基板の前記表面上に前記半導体積層を成長して、エピタキシャル基板を形成する工程と、
前記絶縁膜積層を形成するために、前記エピタキシャル基板の前記基板の前記裏面上にシリコン酸窒化膜及びシリコン窒化膜を順に成長する工程と、
前記第２シリコン系無機絶縁膜を成長した後であって前記受光素子チップを形成する前に、前記素子区画の各々において前記基板の前記裏面に接触を成す裏面電極を形成する工程と、
を備える、請求項１〜請求項４のいずれか一項に記載された受光素子アレイを作製する方法。