JP6119463B2 - 受光素子アレイを作製する方法 - Google Patents
受光素子アレイを作製する方法 Download PDFInfo
- Publication number
- JP6119463B2 JP6119463B2 JP2013138066A JP2013138066A JP6119463B2 JP 6119463 B2 JP6119463 B2 JP 6119463B2 JP 2013138066 A JP2013138066 A JP 2013138066A JP 2013138066 A JP2013138066 A JP 2013138066A JP 6119463 B2 JP6119463 B2 JP 6119463B2
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- light receiving
- silicon
- substrate
- receiving element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Light Receiving Elements (AREA)
- Solid State Image Pick-Up Elements (AREA)
Description
まず、受光素子アレイ装置のためのフォトダイオードアレイを含む半導体素子を作製する。この作製のために、基板(図1において参照番号11)を準備する。基板11は例えばInP基板といったウエハであることができる。このウエハ上には、複数の素子区画を配列することができ、個々の素子区画には、受光素子チップのための構造物が形成されていく。図1〜図8では、製造工程における一素子区画分のエリアの断面を模式的に示す。
下地シリコン系無機絶縁膜33a:シリコン酸窒化物(SiON)、厚さ300nm、摂氏250度の成膜温度でプラズマCVD法の成膜。
第1シリコン系無機絶縁膜33b:シリコン窒化物(SiN)、厚さ50nm、摂氏250度の成膜温度でプラズマCVD法の成膜。本実施例では、第1シリコン系無機絶縁膜として、SiN膜を成長する。SiN膜の成膜後に、摂氏400度以上の温度で熱処理を行うことが好ましい。SiN膜を摂氏400度程度の温度で又はこれより大きい温度で熱処理すると、この熱処理によりバッファードフッ酸に対するSiNのエッチング速度を小さくできる。このような絶縁膜積層31はARコード膜として役立つ。第1シリコン系無機絶縁膜33bは絶縁膜積層31の最表面に設けられる。
個々の素子区画毎に、基板裏面11bに電極を形成する。基板裏面11bの絶縁膜積層31上にレジストを塗布する。図2に示されるように、フォトリソグラフィによりレジスト膜からマスク37を形成する。マスク37は、裏面電極を形成すべき位置に開口37aを有する。本実施の形態では、受光素子のアレイを基板11を用いて作製する。基板裏面11bを通して光が入射すると、入射光は受光層に到達し、ここで生成されたキャリアは一素子区画内に設けられる受光素子アレイ内の最寄りの受光素子の半導体領域25に流れ込む。このため、一素子区画内のアレイ状の受光素子毎に裏面電極を設けることなく、一素子区画毎に裏面電極を設ける。これにより、基板裏面11bのより多くのエリアを受光のための利用できる。本実施例では、基板裏面11bの周縁に裏面電極が設けられ、また基板裏面11bの周縁の内側の受光エリアを囲うように裏面電極が設けられることができる。次いで、マスク37を用いて絶縁膜積層31をエッチングして、裏面電極のための開口31aを絶縁膜積層31に形成する。このエッチングにより、絶縁膜積層31の開口31aには、半導体からなる基板裏面11bが現れる。絶縁膜積層31のエッチングとしては例えばウエットエッチングを用いることができ、SiON及びSiNのエッチングのためには、バッファードフッ酸(BHF)を用いることができる。
絶縁膜積層31に開口31aを形成した後に、マスク37を残したまま基板裏面11bの絶縁膜積層31の全面に、裏面電極膜を堆積する。裏面電極膜は例えば厚み750nmのAuGeNi系材料からなり、例えば真空蒸着により成膜される。裏面電極膜を形成した後にマスク37を除去すると、リフトオフによりマスク37と一緒にマスク37上の裏面電極膜も除去されて、図3に示されるように、絶縁膜積層31の開口31aに裏面電極39が形成される。裏面電極39は、素子区画毎に形成されて、素子区画に対応するように基板裏面11bにアレイ状に配列される。裏面電極39は、例えばAuGeNi系電極を備える。
裏面電極39を形成した後に、図4に示されるように、絶縁膜積層31及び裏面電極39を覆うように裏面保護膜41を堆積する。本実施例では、裏面保護膜41として第2シリコン系無機絶縁膜を成長する。第2シリコン系無機絶縁膜の材料は第1シリコン系無機絶縁膜の材料と異なり、第2シリコン系無機絶縁膜は第1シリコン系無機絶縁膜と接合を成す。
裏面保護膜41の一例を示す。
第2シリコン系無機絶縁膜:シリコン酸化物(例えばSiO2)、厚さ100〜300nm、摂氏100度〜摂氏200度の成膜温度でプラズマCVD法の成膜。
第2シリコン系無機絶縁膜の成膜温度は、下地シリコン系無機絶縁膜の成膜温度より低い。また、第2シリコン系無機絶縁膜の成膜温度は、第1シリコン系無機絶縁膜の成膜温度より低い。低い温度で成膜されたシリコン系無機絶縁膜のエッチングレートが、高い温度で成膜されたシリコン系無機絶縁膜を用いる場合に比べて大きくなるので、第2シリコン系無機絶縁膜のエッチングにおいて、第1シリコン系無機絶縁膜に対するエッチング選択性を高めることができる。第2シリコン系無機絶縁膜は、プラズマCVD装置で摂氏200度以下の温度で成長されるシリコン酸化物を備えることが好ましい。第2シリコン系無機絶縁膜は、絶縁膜積層31の表面31b及び裏面電極39の表面を覆う。
図5に示されるように、電極29の各々にバンプ電極43を形成する。本実施例では、バンプ電極43は例えばインジウム電極を含むことができる。バンプ電極43の形成には、例えばリフトオフ法を適用できる。例えば、バンプ電極43の配置位置に開口を有するレジストマスクをフォトリソグラフィにより形成した後に、全面にInバンプ膜を蒸着法により形成する。この後に、レジストマスクを除去すると、Inバンプ電極が形成される。一の素子区画において、アレイ状配列の受光素子はInバンプ電極を含み、これらのInバンプ電極も、第2導電型半導体領域25及びアノード電極27に対応してアレイ状に配列される。このような構成により、アレイ状に配列される受光素子の各々からの電気信号をInバンプ電極を介して取り出すことができる。素子区画の各々において複数の受光素子は、それぞれ、半導体積層23上に設けられた複数の電極(27、29)及びバンプ電極43を含む。これらの工程により、基板生産物SPが完成する。バンプ電極工程においては、上面、つまり基板11の表面側を加工するためにバンプ電極形成のプロセス中は基板裏面側が下になるけれども、基板裏面側に設けられる絶縁膜積層31及び裏面電極39は第2シリコン系無機絶縁膜により覆われている。バンプ電極形成のプロセスに関連した汚染物やパーティクルは、基板裏面側上の第2シリコン系無機絶縁膜の表面に付着する。
バンプ電極43を形成した後に、基板裏面側に設けられる絶縁膜積層31及び裏面電極39を覆う第2シリコン系無機絶縁膜を除去することなく、基板生産物SPを分離して、受光素子チップCHPを形成する。受光素子チップCHPは例えばpin型又はnip型を有することができる。基板生産物SPを分離して受光素子チップCHPを形成するチップ化工程では、例えばダイシングにより基板生産物SPを切断して、個々の素子区画に分離された受光素子チップCHPを形成する。このダイシングに際して細かな多数の破砕屑が生成されるけれども、基板裏面側に設けられる絶縁膜積層31及び裏面電極39は第2シリコン系無機絶縁膜により覆われている。ダイシングのプロセスに関連した汚染物やパーティクルは、基板裏面側上の第2シリコン系無機絶縁膜の表面に付着する。
図6に示されるように、受光素子チップCHPをバンプ法により支持体45上に搭載して、基板部品47を形成する。支持体45は、受光素子チップCHPの各受光素子からの電気信号を処理するマルチプレクサ49を含む。マルチプレクサ49は信号読出集積素子を含むことができる。この工程により、受光素子チップCHPのバンプ電極43のアレイは、支持体45の電極アレイにしっかりと接合される。基板部品47は、接合により単一の部品に組み立てられた受光素子チップCHP及び支持体45を含む。基板部品47内の受光素子チップCHPの受光素子アレイは支持体45に接続されている。接合プロセス中は基板裏面が装置ステージと接触するけれども、基板裏面側に設けられる絶縁膜積層31及び裏面電極39は第2シリコン系無機絶縁膜により覆われている。接合プロセスに関連した汚染物やパーティクルは、基板裏面側上の第2シリコン系無機絶縁膜の表面に付着する。
基板部品47を形成した後に、図7に示されるように、受光素子チップCHPと支持体45との間に樹脂51を充填して、受光素子チップCHPの表面及び支持体45のマルチプレクサ49の表面を覆う。接合した受光素子チップCHPと支持体45(マルチプレクサ、信号読出集積素子)との間にエポキシ樹脂、CV5362など、シリカ、エポキシ樹脂、酸無水物などが主成分といった補強用樹脂を充填する。エポキシ樹脂は熱硬化性を有することがよく、充填の後に樹脂を加熱炉でベークして硬化させることができる。受光素子チップCHPと支持体45との間に熱硬化性エポキシ樹脂が設けられるので、アンダーフィル後のプロセスにより、受光素子チップCHPの電極27、29、43及び支持体45のマルチプレクサ49が直接に損傷を受けることがない。
基板部品47を形成した後に、図8に示されるように、受光素子チップCHPの裏面保護膜(第2シリコン系無機絶縁膜)41を除去して絶縁膜積層31の表面31b及び裏面電極39を露出させて、絶縁膜積層31の露出面を受光面とする受光素子アレイ装置53を形成する。この処理により受光素子チップCHP上の裏面保護膜41がエッチングにより消失して、絶縁膜積層31の表面31bが露出された受光素子チップCHP0を得る。本実施例では、第2シリコン系無機絶縁膜がシリコン酸化膜を備え、第1シリコン系無機絶縁膜がシリコン窒化膜を備えるので、裏面保護膜41の除去には、例えばバッファードフッ酸(BHF)が用いられる。
下地シリコン系無機絶縁膜33a:SiON膜、厚さ300nm、摂氏250度の成膜温度でプラズマCVD法の成膜。
第1シリコン系無機絶縁膜33b:SiN膜、厚さ50nm、摂氏250度の成膜温度でプラズマCVD法の成膜。本実施例では、第1シリコン系無機絶縁膜としてSiN膜を成長する。この絶縁膜積層31はARコート膜として役立つ。第1シリコン系無機絶縁膜33bは絶縁膜積層31の最表面に設けられる。
第2シリコン系無機絶縁膜:SiO2、厚さ100〜300nm、摂氏100度〜摂氏200度の成膜温度でプラズマCVD法の成膜。
個々の素子区画毎に、基板裏面11bに電極65を形成する。基板裏面11bの絶縁膜積層31及び裏面保護膜61上にレジストを塗布する。フォトリソグラフィによりレジスト膜からマスク63を形成する。マスク63は、裏面電極を形成すべき位置に開口63aを有する。本実施の形態によれば受光素子アレイ半導体素子のアレイを基板11を用いて作製する。個々の受光素子アレイ半導体素子には、基板裏面11bを通して受光層に光が入射する。このため、一素子区画内のアレイ状の受光素子毎に裏面電極を設けることなく、一素子区画毎に裏面電極を設けることができる。これにより、基板裏面11bのより多くのエリアを受光のための利用できる。本実施例では、図11に示されるように、基板裏面11bの周縁に裏面電極を設け、また基板裏面11bの周縁の内側の受光エリアを囲うように裏面電極(図12における符号65)を設けることができる。マスク63を用いて絶縁膜積層31及び裏面保護膜61をエッチングして、裏面電極のための開口31aを絶縁膜積層31に形成すると共に裏面電極のための開口61aを裏面保護膜61に形成する。このエッチングにより、絶縁膜積層31の開口31a及び裏面保護膜61の開口61aには、半導体からなる基板裏面11bが現れる。絶縁膜積層31及び裏面保護膜61のエッチングとしては例えばウエットエッチングを用いることができ、SiON、SiN及びSiO2のエッチングのためには、バッファードフッ酸(BHF)を用いることができる。
絶縁膜積層31に開口31a及び裏面保護膜61の開口61aを形成した後に、マスク63を残したまま基板裏面11bの裏面保護膜61の全面に、裏面電極膜を堆積する。裏面電極膜は例えば厚み750nmのAuGeNi系材料からなり、例えば真空蒸着により成膜される。裏面電極膜を形成した後にマスク63を除去すると、リフトオフによりマスク63と一緒にマスク63上の裏面電極膜も除去されて、図12に示されるように、絶縁膜積層31の開口31a及び裏面保護膜61の開口61aに裏面電極65が形成される。裏面電極65は、素子区画毎に形成されて、基板裏面11bにアレイ状に配列される。裏面電極65は、例えばAuGeNi系電極を備える。裏面電極65は、裏面保護膜61が形成された後に作製される点を除いて、裏面電極39と実質的に同じであることができる。
図13に示されるように、電極29の各々にバンプ電極43を形成する。本実施例では、第1の実施の形態と同様に、バンプ電極43の形成にリフトオフ法を適用するけれども、本実施の形態は、この作製方法に限定されるものではない。本実施例では、バンプ電極43は例えばインジウム電極を含むことができる。このような構成により、アレイ状に配列される受光素子の各々からの電気信号をInバンプ電極を介して取り出すことができる。これらの工程により、基板生産物SPが完成する。上面を加工するため、バンプ電極形成のプロセス中は裏面が下になるけれども、基板裏面側に設けられる絶縁膜積層31は第2シリコン系無機絶縁膜により覆われている。バンプ電極形成のプロセス中の汚染物やパーティクルは、基板裏面側上の第2シリコン系無機絶縁膜の表面に付着する。
バンプ電極43を形成した後に、基板裏面側に設けられる絶縁膜積層31を覆う裏面保護膜61である第2シリコン系無機絶縁膜を除去することなく、図14に示されるように、基板生産物SPを分離して、受光素子チップCHPを形成する。本実施例では、第1の実施の形態と同様に、基板生産物SPの分離にダイシングを適用するけれども、本実施の形態は、この作製方法に限定されるものではない。ダイシングにより、個々の素子区画のサイズに分離された受光素子チップCHPが形成される。このダイシングに際して細かな多数の破砕屑が生成されるけれども、基板裏面側に設けられる絶縁膜積層31は裏面保護膜61である第2シリコン系無機絶縁膜により覆われている。ダイシングのプロセス中の汚染物やパーティクルは、基板裏面側上の裏面保護膜61である第2シリコン系無機絶縁膜の表面に付着する。
図15に示されるように、受光素子チップCHPをバンプ法により支持体45上に搭載して、基板部品47を形成する。この工程により、受光素子チップCHPのバンプ電極43のアレイは、支持体45の電極アレイにしっかりと接合される。接合プロセス中は基板裏面が装置ステージと接触するけれども、基板裏面側に設けられる絶縁膜積層31は第2シリコン系無機絶縁膜により覆われている。接合プロセス中の汚染物やパーティクルは、基板裏面側上の第2シリコン系無機絶縁膜の表面に付着する。
基板部品47を形成した後に、図16に示されるように、受光素子チップCHPと支持体45との間に樹脂51を充填して、受光素子チップCHPの表面及び支持体45のマルチプレクサ49の表面を覆う。本実施例では、第1の実施の形態と同様に、接合した受光素子チップCHPと支持体45(マルチプレクサ、信号読出集積素子)との間に、例えば熱硬化性のエポキシ樹脂を補強用樹脂として充填する。受光素子チップCHPと支持体45との間にエポキシ樹脂が設けられるので、アンダーフィル後のプロセスにより、受光素子チップCHPの電極27、29、43及び支持体45のマルチプレクサ49が直接に損傷を受けることがない。
基板部品47を形成した後に裏面保護膜(第2シリコン系無機絶縁膜)61を除去して絶縁膜積層31の表面31b及び裏面電極65を露出させて、図17に示されるように、絶縁膜積層31の露出面(表面31b)とする受光素子アレイ装置67を形成する。本実施例では、第2シリコン系無機絶縁膜がシリコン酸化膜を備え、第1シリコン系無機絶縁膜がシリコン窒化膜を備えるので、裏面保護膜61の除去には、例えばバッファードフッ酸(BHF)が用いられる。
Claims (6)
- 受光素子アレイを作製する方法であって、
半導体受光素子のための半導体積層と、裏面及び表面を有する基板と、第1シリコン系無機絶縁膜を含む絶縁膜積層とを備え複数の素子区画の配列を含む基板生産物における前記絶縁膜積層上に第2シリコン系無機絶縁膜を成長する工程と、
前記第2シリコン系無機絶縁膜を成長した後に前記基板生産物を分離して、受光素子チップを形成する工程と、
前記受光素子チップからの電気信号を処理するマルチプレクサを含む支持体上に前記受光素子チップをバンプ法により搭載して、基板部品を形成する工程と、
前記基板部品を形成した後に前記第2シリコン系無機絶縁膜を除去して前記絶縁膜積層を露出させて、前記絶縁膜積層の露出面を光入射面とする受光素子アレイを形成する工程と、
を備え、
前記素子区画の各々は、アレイ状に配列された複数の受光素子を備える半導体受光デバイスを含み、
前記素子区画の各々において前記複数の受光素子は、それぞれ、前記半導体積層上に設けられた複数の電極を含み、
前記基板部品の前記複数の受光素子は前記支持体に接続され、
前記受光素子チップはpin型又はnip型を有しており、
前記絶縁膜積層は反射防止膜を備え、
前記第1シリコン系無機絶縁膜は前記絶縁膜積層の最表面に設けられ、
前記半導体積層は前記基板の前記表面に形成され、
前記絶縁膜積層は前記基板の前記裏面に形成され、
前記第1シリコン系無機絶縁膜の材料は前記第2シリコン系無機絶縁膜の材料と異なる、受光素子アレイを作製する方法。 - 前記半導体積層は、前記複数の受光素子の各々が赤外線に感応するように設けられた受光層を含み、
前記受光層は、構成元素としてアンチモンを含む、請求項1に記載された受光素子アレイを作製する方法。 - 前記基板部品を形成した後に、前記受光素子チップと前記支持体との間に樹脂を充填して、前記受光素子チップの表面及び前記支持体の前記マルチプレクサの表面を覆う工程を更に備え、
前記第1シリコン系無機絶縁膜の材料はシリコン窒化物を備え、
前記第2シリコン系無機絶縁膜の材料はシリコン酸化物を備え、
前記第2シリコン系無機絶縁膜の除去は、バッファードフッ酸を用いて行われる、請求項1又は請求項2に記載された受光素子アレイを作製する方法。 - 前記絶縁膜積層の前記第1シリコン系無機絶縁膜を摂氏400度以上の温度で熱処理する工程を更に備え、
前記第2シリコン系無機絶縁膜のシリコン酸化物は、プラズマCVD装置で摂氏200度以下の温度で成長される、請求項1〜請求項3のいずれか一項に記載された受光素子アレイを作製する方法。 - 前記基板の前記表面上に前記半導体積層を成長して、エピタキシャル基板を形成する工程と、
前記絶縁膜積層を形成するために、前記エピタキシャル基板の前記基板の前記裏面上にシリコン酸窒化膜及びシリコン窒化膜を順に成長する工程と、
前記絶縁膜積層を形成した後であって前記第2シリコン系無機絶縁膜を成長する前に、前記基板の前記裏面に接触を成す裏面電極を前記素子区画の各々に形成する工程と、
を備える、請求項1〜請求項4のいずれか一項に記載された受光素子アレイを作製する方法。 - 前記基板の前記表面上に前記半導体積層を成長して、エピタキシャル基板を形成する工程と、
前記絶縁膜積層を形成するために、前記エピタキシャル基板の前記基板の前記裏面上にシリコン酸窒化膜及びシリコン窒化膜を順に成長する工程と、
前記第2シリコン系無機絶縁膜を成長した後であって前記受光素子チップを形成する前に、前記素子区画の各々において前記基板の前記裏面に接触を成す裏面電極を形成する工程と、
を備える、請求項1〜請求項4のいずれか一項に記載された受光素子アレイを作製する方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013138066A JP6119463B2 (ja) | 2013-07-01 | 2013-07-01 | 受光素子アレイを作製する方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013138066A JP6119463B2 (ja) | 2013-07-01 | 2013-07-01 | 受光素子アレイを作製する方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2015012228A JP2015012228A (ja) | 2015-01-19 |
JP6119463B2 true JP6119463B2 (ja) | 2017-04-26 |
Family
ID=52305113
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013138066A Active JP6119463B2 (ja) | 2013-07-01 | 2013-07-01 | 受光素子アレイを作製する方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6119463B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6708464B2 (ja) * | 2016-04-01 | 2020-06-10 | ラピスセミコンダクタ株式会社 | 半導体装置および半導体装置の製造方法 |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05144938A (ja) * | 1991-09-26 | 1993-06-11 | Toshiba Corp | 固体撮像装置の製造方法 |
JP2001023935A (ja) * | 1999-07-09 | 2001-01-26 | Sharp Corp | 半導体装置の製造方法 |
JP3975091B2 (ja) * | 2002-02-12 | 2007-09-12 | 浜松ホトニクス株式会社 | 放射線検出器 |
JP2003273043A (ja) * | 2002-03-19 | 2003-09-26 | Iwate Toshiba Electronics Co Ltd | 半導体装置の製造方法 |
JP2010050417A (ja) * | 2008-08-25 | 2010-03-04 | Sumitomo Electric Ind Ltd | 受光素子アレイ、その製造方法および検出装置 |
JP2011096982A (ja) * | 2009-11-02 | 2011-05-12 | Sumitomo Electric Ind Ltd | 検出装置、受光素子アレイ、および、これらの製造方法 |
EP2626913A1 (en) * | 2010-10-06 | 2013-08-14 | Sumitomo Electric Industries, Ltd. | Light receiving element, optical sensor device, and method for manufacturing light receiving element |
-
2013
- 2013-07-01 JP JP2013138066A patent/JP6119463B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2015012228A (ja) | 2015-01-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI476906B (zh) | Photodiode and photodiode array | |
US7560790B2 (en) | Backside-illuminated photodetector | |
US8022449B2 (en) | Photodiode array, method of manufacturing the same, and detecting device | |
US10312390B2 (en) | Light receiving device and method of producing light receiving device | |
JP2016129225A (ja) | 半導体受光装置、半導体受光素子 | |
US8399820B2 (en) | Multicolor detectors and applications thereof | |
US8274127B2 (en) | Photodiode array for image pickup device | |
JP5542543B2 (ja) | 半導体装置の製造方法 | |
JP2016092037A (ja) | 半導体積層体、受光素子およびセンサ | |
JP7256124B2 (ja) | 成長基板の裏面をエッチングするステップを含む光電子デバイスの製造方法 | |
EP3707755B1 (en) | Germanium on insulator for cmos imagers in the short wave infrared | |
US20140120650A1 (en) | Rear-face illuminated solid state image sensors | |
JP2017509168A (ja) | 基板貫通ビアを備える多接合太陽電池 | |
JP6119463B2 (ja) | 受光素子アレイを作製する方法 | |
JP2014003069A (ja) | 受光素子、その製造方法、および光学装置 | |
US11742451B2 (en) | Integrate stressor with Ge photodiode using a substrate removal process | |
WO2016067996A1 (ja) | 半導体積層体、受光素子およびセンサ | |
TW202217920A (zh) | 接合型半導體受光元件及接合型半導體受光元件之製造方法 | |
JP7109718B2 (ja) | 化合物半導体フォトダイオードアレイ | |
US8871608B2 (en) | Method for fabricating backside-illuminated sensors | |
JP2023097802A (ja) | 受光素子及び受光素子の製造方法 | |
JP2000074735A (ja) | 配列型赤外線検知装置及びその製造方法 | |
JPH08250760A (ja) | 半導体受光器及びその製造方法 | |
JP2016092036A (ja) | 半導体積層体、受光素子およびセンサ | |
JPH06125108A (ja) | 半導体装置およびその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20160624 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20170228 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20170228 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20170313 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6119463 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |