JP6708464B2 - 半導体装置および半導体装置の製造方法 - Google Patents
半導体装置および半導体装置の製造方法 Download PDFInfo
- Publication number
- JP6708464B2 JP6708464B2 JP2016074270A JP2016074270A JP6708464B2 JP 6708464 B2 JP6708464 B2 JP 6708464B2 JP 2016074270 A JP2016074270 A JP 2016074270A JP 2016074270 A JP2016074270 A JP 2016074270A JP 6708464 B2 JP6708464 B2 JP 6708464B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- buffer layer
- refractive index
- semiconductor device
- low refractive
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims description 122
- 238000004519 manufacturing process Methods 0.000 title claims description 27
- 238000000034 method Methods 0.000 claims description 42
- 229910021417 amorphous silicon Inorganic materials 0.000 claims description 24
- 239000012535 impurity Substances 0.000 claims description 14
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 11
- 229920005591 polysilicon Polymers 0.000 claims description 10
- 239000000463 material Substances 0.000 claims description 8
- 230000000149 penetrating effect Effects 0.000 claims description 3
- 230000001678 irradiating effect Effects 0.000 claims 1
- 238000001947 vapour-phase growth Methods 0.000 claims 1
- 238000003384 imaging method Methods 0.000 description 18
- 238000010586 diagram Methods 0.000 description 14
- 239000000758 substrate Substances 0.000 description 13
- 238000005286 illumination Methods 0.000 description 12
- 229910004298 SiO 2 Inorganic materials 0.000 description 11
- 239000004020 conductor Substances 0.000 description 11
- 239000007789 gas Substances 0.000 description 9
- 150000002500 ions Chemical class 0.000 description 9
- 238000005229 chemical vapour deposition Methods 0.000 description 8
- 230000000694 effects Effects 0.000 description 7
- 239000012212 insulator Substances 0.000 description 7
- 238000005468 ion implantation Methods 0.000 description 7
- 239000013078 crystal Substances 0.000 description 6
- 230000007547 defect Effects 0.000 description 6
- 238000009792 diffusion process Methods 0.000 description 6
- 229910052581 Si3N4 Inorganic materials 0.000 description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 5
- 229910052710 silicon Inorganic materials 0.000 description 5
- 239000010703 silicon Substances 0.000 description 5
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 5
- 238000004050 hot filament vapor deposition Methods 0.000 description 4
- 238000002955 isolation Methods 0.000 description 4
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 4
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 3
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 3
- 229910052782 aluminium Inorganic materials 0.000 description 3
- 229910052785 arsenic Inorganic materials 0.000 description 3
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 3
- 229910021478 group 5 element Inorganic materials 0.000 description 3
- 238000010438 heat treatment Methods 0.000 description 3
- 229910052698 phosphorus Inorganic materials 0.000 description 3
- 239000011574 phosphorus Substances 0.000 description 3
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 3
- 229910000077 silane Inorganic materials 0.000 description 3
- 229910052814 silicon oxide Inorganic materials 0.000 description 3
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 3
- 229910052721 tungsten Inorganic materials 0.000 description 3
- 239000010937 tungsten Substances 0.000 description 3
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 2
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 2
- 230000001133 acceleration Effects 0.000 description 2
- 229910052796 boron Inorganic materials 0.000 description 2
- 238000005224 laser annealing Methods 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 230000035945 sensitivity Effects 0.000 description 2
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 description 1
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 1
- 230000004913 activation Effects 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 229910001873 dinitrogen Inorganic materials 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 238000000227 grinding Methods 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/14625—Optical elements or arrangements associated with the device
-
- G—PHYSICS
- G02—OPTICS
- G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
- G02B1/00—Optical elements characterised by the material of which they are made; Optical coatings for optical elements
- G02B1/10—Optical coatings produced by application to, or surface treatment of, optical elements
- G02B1/11—Anti-reflection coatings
- G02B1/113—Anti-reflection coatings using inorganic layer materials only
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/562—Protection against mechanical damage
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/1462—Coatings
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/1464—Back illuminated imager structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
- H01L27/14685—Process for coatings or optical elements
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Electromagnetism (AREA)
- Chemical & Material Sciences (AREA)
- Inorganic Chemistry (AREA)
- Optics & Photonics (AREA)
- Solid State Image Pick-Up Elements (AREA)
Description
本発明は、半導体装置および半導体装置の製造方法に関する。
ＣＭＯＳ（Complementary MOS（metal-oxide-semiconductor field-effect transistor））イメージセンサ等の固体撮像装置の構造として、表面照射型（FSI: Front Side Illumination）および裏面照射型（BSI: Back Side Illumination）が知られている。表面照射型の固体撮像装置は、フォトダイオードを有する半導体層の上に、配線層、カラーフィルタおよびマイクロレンズをこの順で積層した構造を有する。表面照射型の固体撮像装置においては、マイクロレンズおよびカラーフィルタを透過した撮像対象物からの光は、配線の合間を通過してフォトダイオードに到達する。このため、表面照射型の固体撮像装置においては、斜め方向から入射する光が配線で反射され、光の利用効率を高めて感度の向上を図ることは困難である。
一方、裏面照射型の固体撮像装置は、半導体層の配線層の形成面とは反対側に、カラーフィルタおよびマイクロレンズを有する。すなわち、裏面照射型の固体撮像装置においては、マイクロレンズおよびカラーフィルタを透過した撮像対象物からの光は、配線層を経由することなくフォトダイオードに到達する。裏面照射型の固体撮像装置によれば、表面照射型よりも光の利用効率を向上させて感度を高くすることができる。
裏面照射型の固体撮像装置に関する技術として以下の技術が知られている。例えば、下記の特許文献１には、シリコン基板の裏面側の光照射面上にシリコン基板と屈折率の異なる２層の反射防止膜を設けることが記載されている。更に、上記の２層膜の反射防止膜が、シリコン酸化膜、シリコン窒化膜、シリコン酸化窒化膜、多結晶シリコンから選ばれた２層の膜で形成できることが記載されている。
上記のように、裏面照射型の固体撮像装置では、半導体層の光入射面における光の反射を防止するために、半導体層の光入射面に半導体層の屈折率よりも低い屈折率の反射防止膜を設けることが行われている。半導体層が例えばシリコン（Ｓｉ）で構成される場合、反射防止膜として例えばシリコン窒化膜（ＳｉＮ）を用いることできる。しかしながら、このような反射防止膜は、半導体層との界面付近に比較的大きな応力を生じさせ、この応力によって半導体基板内部に結晶欠陥が生じ、フォトダイオードから出力される信号にノイズを生じさせる結果となる。そこで、このような応力に起因する結晶欠陥の発生を防止するために、半導体層と反射防止膜との間に例えばシリコン酸化膜（ＳｉＯ２）で構成される緩衝層を設けて応力を緩和させる対策が考えられる。しかしながら、シリコン酸化膜（ＳｉＯ２）の屈折率は、反射防止膜を構成するシリコン窒化膜（ＳｉＮ）の屈折率よりも低いため、反射防止膜による反射防止効果が低下する。
本発明は、上記した点に鑑みてなされたものであり、裏面照射型の固体撮像装置を構成する半導体装置において、反射防止膜による反射防止効果を損なうことなく、半導体層内部における結晶欠陥の発生を抑制することを目的とする。
本発明に係る半導体装置は、第１の導電型を有する半導体層の内部に設けられ、前記第１導電型とは異なる第２の導電型を有する受光部と、前記受光部の光入射側に設けられ、前記第１の導電型を有するアモルファスシリコンで構成された緩衝層と、前記緩衝層の光入射側に設けられ、前記半導体層および前記緩衝層の屈折率よりも低い屈折率を有する低屈折率層と、前記低屈折率層の光入射側に設けられ、前記低屈折率層の屈折率よりも低い屈折率を有する絶縁膜と、前記低屈折率層及び前記絶縁膜を貫通して前記緩衝層に達するコンタクトプラグと、前記コンタクトプラグを介して前記緩衝層に電気的に接続された電極と、を含む。
本発明に係る半導体装置の製造方法は、第１の導電型を有する半導体層の内部に前記第１導電型とは異なる第２の導電型を有する受光部を形成する工程と、前記受光部の光入射側に前記第１の導電型を有するアモルファスシリコンで構成された緩衝層を形成する工程と、前記緩衝層の光入射側に前記半導体層および前記緩衝層の屈折率よりも低い屈折率を有する低屈折率層を形成する工程と、前記低屈折率層の光入射側に前記低屈折率層の屈折率よりも低い屈折率を有する絶縁膜を形成する工程と、前記低屈折率層及び前記絶縁膜を貫通して前記緩衝層に達するコンタクトプラグを形成する工程と、前記絶縁膜の表面に前記コンタクトプラグを介して前記緩衝層に電気的に接続された電極を形成する工程と、を含む。
本発明によれば、反射防止膜による反射防止効果を損なうことなく、半導体層内部における結晶欠陥の発生を抑制することが可能となる。
以下、開示の技術の実施形態の一例を図面を参照しつつ説明する。なお、各図面において同一または等価な構成要素および部分には同一の参照符号を付与し、重複する説明は適宜省略する。
[第１の実施形態]
図１は、本発明の第１の実施形態に係る裏面照射型の固体撮像装置を構成する半導体装置１００の構成を示す断面図である。
図１は、本発明の第１の実施形態に係る裏面照射型の固体撮像装置を構成する半導体装置１００の構成を示す断面図である。
半導体装置１００は、例えば、ｎ型の単結晶シリコンで構成される半導体層１０の内部にフォトダイオードを構成するｐ型の受光部３０を有する。本実施形態において、受光部３０は、半導体層１０の光入射側の表面Ｓ１にまで達する深さで形成されている。なお、半導体層１０には、図１に示す構成と同様の構成の複数のフォトダイオードが設けられている。これら複数のフォトダイオードの各々は、固体撮像装置における複数の画素を構成する。
受光部３０は、半導体層１０の表面Ｓ１側から入射する光の量に応じた電荷を発生させる。半導体層１０の光入射側の表面Ｓ１とは反対側には、受光部３０の表面に沿って設けられたｎ型のピンニング層３１が設けられている。ピンニング層３１は、受光部３０の表面の界面準位に起因するノイズの発生を抑制する役割を持つ。
また半導体層１０の内部には、受光部３０との間に間隙を隔てて、ｐ型のフローティングディフュージョン２４が設けられている。また、半導体層１０の内部には、ＳｉＯ２等の絶縁体によって構成される素子分離領域２１が設けられている。素子分離領域２１により、半導体層１０内部に設けられた複数のフォトダイオードが電気的に分離される。
半導体層１０の光入射側の表面Ｓ１とは反対側の表面の受光部３０とフローティングディフュージョン２４との間に対応する領域には、ゲート絶縁膜２２を介してゲート電極２３が設けられている。ゲート電極２３は、導電体で構成されるコンタクトプラグ２５を介して配線２７に接続されている。また、フローティングディフュージョン２４は、導電体で構成されるコンタクトプラグ２６を介して配線２８に接続されている。半導体層１０の光入射側の表面Ｓ１とは反対側の表面は、ＳｉＯ２等の絶縁体で構成される絶縁膜２９で覆われており、ゲート電極２３、コンタクトプラグ２５、２６および配線２７、２８は、絶縁膜２９の内部に埋設されている。
半導体層１０の光入射側の表面Ｓ１は、緩衝層４０で覆われている。本実施形態において、緩衝層４０は、受光部３０の導電型とは反対の導電型であるｎ型のアモルファスシリコンで構成されている。緩衝層４０は、受光部３０と接している。
緩衝層４０の光入射側の表面は、半導体層１０および緩衝層４０の屈折率よりも低い屈折率を有する低屈折率層４１で覆われている。ここで、半導体層１０を構成する単結晶シリコンおよび緩衝層４０を構成するアモルファスシリコンの屈折率はともに４程度である。低屈折率層４１として例えば、屈折率が２程度のシリコン窒化膜（ＳｉＮ）を用いることができる。低屈折率層４１を、半導体層１０および緩衝層４０の屈折率よりも低い屈折率を有する材料で構成することで、低屈折率層４１は、半導体層１０の光入射側の表面Ｓ１に照射される光の反射を防止する反射防止膜として機能する。
以下に、半導体装置１００の製造方法の一例について図２Ａ〜図２Ｌを参照しつつ説明する。
はじめに、基板層１２、埋め込み酸化膜１１および半導体層１０が積層されたＳＯＩ（Silicon on Insulator）基板１を用意する（図２Ａ）。
次に、例えば、公知のＳＴＩ（Shallow Trench Isolation）法を用いて、半導体層１０の内部にＳｉＯ２等の絶縁体で構成される素子分離領域２１を形成する（図２Ｂ）。
次に、例えば、公知の熱酸化法を用いて半導体層１０の表面にＳｉＯ２等の絶縁体で構成されるゲート絶縁膜２２を形成する。続いて、例えば公知のＣＶＤ（Chemical Vapor Deposition：化学気相成長）法を用いて、ゲート絶縁膜２２の表面にポリシリコン膜を堆積し、このポリシリコン膜を公知のフォトリソグラフィー技術を用いてパターニングすることで、ゲート電極２３を形成する（図２Ｃ）。なお、ポリシリコン膜の形成後に、ゲート電極２３を低抵抗化するためのイオン注入処理を行ってもよい。
次に、公知のイオン注入法により、例えばボロン等の３属元素からなる不純物イオンを半導体層１０のゲート電極２３の近傍に注入する。その後、熱処理により不純物イオンを活性化させる。これにより、半導体層１０の内部にフォトダイオードを構成するｐ型の受光部３０が形成される。受光部３０は、半導体層１０と埋め込み酸化膜１１との界面に達するように形成される。続いて、例えば、リン（Ｐ）またはヒ素（Ａｓ）等の５属元素からなる不純物イオンを半導体層１０に注入することにより、受光部３０の表面にｎ型のピンニング層３１を形成する。続いて、ボロン等の３属元素からなる不純物イオンを半導体層１０の、ゲート電極２３を間に挟んで受光部３０と対向する位置に注入する。その後、熱処理により不純物イオンを活性化させる。これにより、半導体層１０内部のゲート電極２３を間に挟んで受光部３０と対向する位置にｐ型のフローティングディフュージョン２４が形成される（図２Ｄ）。
次に、例えば、公知のＣＶＤ法を用いて半導体層１０の表面にＳｉＯ２等の絶縁体で構成される絶縁膜２９を形成する。続いて、絶縁膜２９にゲート電極２３に達するコンタクトホールおよびフローティングディフュージョン２４に達するコンタクトホールを形成し、これらのコンタクトホールにタングステン（Ｗ）等の導電体を埋め込むことで、コンタクトプラグ２５および２６を形成する。続いて、絶縁膜２９の表面にアルミニウム等の導電体で構成される導体膜を形成し、公知のフォトリソグラフィー技術を用いてこの導体膜をパターニングすることで、コンタクトプラグ２５および２６にそれぞれ接続された配線２７および２８を形成する。その後、配線２７および２８を覆うように、更に絶縁膜２９を形成する（図２Ｅ）。
次に、表面にＳｉＯ２等の絶縁膜５１が形成された支持基板５０をＳＯＩ基板に貼り付ける。両基板を貼り合せる前に、両基板の接合面となる支持基板５０側の絶縁膜５１の表面およびＳＯＩ基板側の絶縁膜２９の表面にそれぞれプラズマ照射による界面活性化処理を施しておくことが好ましい（図２Ｆ）。
次に、公知のバックグラインディング技術を用いて、ＳＯＩ基板の基板層１２を研削して埋め込み酸化膜１１を表出させる（図２Ｇ）。
次に、公知のウェットエッチング処理により、埋め込み酸化膜１１を除去して、半導体層１０の光入射側の表面Ｓ１を表出させる。これにより、受光部３０の光入射側の表面も表出する（図２Ｈ）。
次に、公知のプラズマＣＶＤ法または触媒ＣＶＤ（Cat-CVD）法を用いて、半導体層１０の光入射側の表面Ｓ１上にアモルファスシリコンで構成される厚さ１０ｎｍ〜５０ｎｍ程度の緩衝層４０を形成する。このＣＶＤでは、例えば、シランガス（ＳｉＨ４）および水素ガス（Ｈ２）を材料ガスとして使用することができる（図２Ｉ）。
次に、公知のイオン注入法により、リン（Ｐ）またはヒ素（Ａｓ）等の５属元素からなる不純物イオンを緩衝層４０に注入する。続いて、緩衝層４０の表面に、Ｎｄ：ＹＬＦレーザを照射することにより緩衝層４０に注入された不純物イオンを活性化させる。これにより、緩衝層４０にｎ型の導電性が付与される（図２Ｊ）。このようなレーザアニール処理によれば、デバイス全体の加熱処理が不要となるので、配線２７および２８の形成後においても使用することができる。また、本工程におけるイオン注入処理およびレーザアニール処理は、緩衝層４０に対する処理であり、イオン注入時の加速電圧やレーザパワーを適切に設定することで、これらの処理による半導体層１０へのダメージを略なくすことができる。
次に、公知のプラズマＣＶＤ法を用いて、緩衝層４０の表面に例えばシリコン窒化膜（ＳｉＮ）で構成される低屈折率層４１を形成する。このＣＶＤでは、例えば、シランガス（ＳｉＨ４）、アンモニアガス（ＮＨ３）および窒素ガス（Ｎ２）を材料ガスとして使用することができる（図２Ｋ）。低屈折率層４１の層厚は、固体撮像装置としての半導体装置１００がセンシングする光の波長域に応じて設定される。例えば、半導体装置１００がセンシングする光の波長域が赤外線の波長域である場合、低屈折率層４１の層厚は、例えば１２０ｎｍ程度とすることができる。
以上のように、本発明の実施形態に係る半導体装置１００は、ｎ型の半導体層１０の内部に設けられたフォトダイオードを構成するｐ型の受光部３０と、受光部３０の光入射側に設けられ、ｎ型のアモルファスシリコンで構成された緩衝層４０と、緩衝層４０の光入射側に設けられ、半導体層１０および緩衝層４０の屈折率よりも低い屈折率を有する低屈折率層４１と、を含む。
低屈折率層４１は、半導体層１０の屈折率よりも低い屈折率を有するため、低屈折率層４１は、反射防止膜として機能する。緩衝層４０は、半導体層１０と低屈折率層４１との間に介在することで、低屈折率層４１による応力の半導体層１０への影響が緩和され、半導体層１０内における結晶欠陥の発生が抑制される。緩衝層４０は、アモルファスシリコンで構成されており、その屈折率は、単結晶シリコンで構成される半導体層の屈折率と同程度であり、低屈折率層４１の屈折率よりも高い。従って、緩衝層４０は、低屈折率層４１による反射防止効果を低減させることなく応力緩和機能を発揮する。
更に、緩衝層４０は、受光部３０と接し、且つ受光部３０の導電型とは反対の導電型を有する。これにより、緩衝層４０は、受光部３０の表面の界面準位に起因するノイズの発生を抑制するピンニング層としても機能する。すなわち、受光部３０は、光入射側の表面Ｓ１とは反対側に設けられたピンニング層３１と、光入射側の表面Ｓ１側に設けられたピンニング層としても機能する緩衝層４０とに挟まれている。これにより、ノイズの少ない固体撮像装置が構成される。
なお、緩衝層４０に電気的に接続された電極を設け、緩衝層４０に電圧を印加できるように構成してもよい。緩衝層４０に電圧を印加することで、緩衝層４０のピンニング層としての機能を促進させることが可能となる。緩衝層４０に電気的に接続された電極を設ける場合は、例えば、図２Ｌに示すように、低屈折率層４１の表面に、低屈折率層４１よりもさらに屈折率の小さい絶縁体（例えばＳｉＯ２）で構成される絶縁膜４２を形成する。続いて、絶縁膜４２および低屈折率層４１を貫通し、緩衝層４０に達するコンタクトホールを形成する。続いて、このコンタクトホールにタングステン（Ｗ）等の導電体を埋め込むことによりコンタクトプラグ４３を形成する。その後、絶縁膜４２の表面にコンタクトプラグ４３に接続するアルミニウム等の導電体で構成される電極４４を形成する。
本実施形態では、緩衝層４０に導電性を付与する手法として、緩衝層４０の成膜後に、緩衝層４０に対して不純物イオンを注入する手法を用いたが、この手法に限定されるものではない。例えば、プラズマＣＶＤ法または触媒ＣＶＤ（Cat-CVD）法によって緩衝層４０を形成する際に、シランガス（ＳｉＨ４）および水素ガス（Ｈ２）を含む材料ガスと、リン（Ｐ）またはヒ素（Ａｓ）等の５属元素を含む不純物ガスとを混合した混合ガスを用いてもよい。これにより、緩衝層４０の成膜の段階で緩衝層４０に導電性を付与できる。
また、本実施形態では、緩衝層４０の材料として、アモルファスシリコンを用いたが、アモルファスシリコンに代えてポリシリコンを用いることも可能である。このように、緩衝層４０をポリシリコンで構成する場合でも、緩衝層４０をアモルファスシリコンで構成する場合と同様の効果を得ることができる。ポリシリコンで構成される緩衝層４０の成膜は、アモルファスシリコンの場合と同様、公知のＣＶＤ法を用いて行うことができる。また、ポリシリコンで構成される緩衝層４０に対する導電性の付与は、アモルファスシリコンの場合と同様、公知のイオン注入法によって行うことができる。若しくは、ＣＶＤ法による緩衝層４０の成膜時に不純物ガスを導入することにより緩衝層４０に導電性を付与してもよい。
［第２の実施形態］
図３は、本発明の第２の実施形態に係る裏面照射型の固体撮像装置を構成する半導体装置１０１の構成を示す断面図である。半導体装置１０１は、第１の実施形態に係る半導体装置１００と同様、ｎ型の半導体層１０の内部に設けられたフォトダイオードを構成するｐ型の受光部３０と、受光部３０の光入射側に設けられ、ｎ型のアモルファスシリコンで構成された緩衝層４０と、緩衝層４０の光入射側に設けられ、半導体層１０および緩衝層４０の屈折率よりも低い屈折率を有する低屈折率層４１と、を含む。
図３は、本発明の第２の実施形態に係る裏面照射型の固体撮像装置を構成する半導体装置１０１の構成を示す断面図である。半導体装置１０１は、第１の実施形態に係る半導体装置１００と同様、ｎ型の半導体層１０の内部に設けられたフォトダイオードを構成するｐ型の受光部３０と、受光部３０の光入射側に設けられ、ｎ型のアモルファスシリコンで構成された緩衝層４０と、緩衝層４０の光入射側に設けられ、半導体層１０および緩衝層４０の屈折率よりも低い屈折率を有する低屈折率層４１と、を含む。
本実施形態に係る半導体装置１０１は、以下の点において第１の実施形態に係る半導体装置１００と異なる。すなわち、本実施形態に係る半導体装置１０１において、緩衝層４０は、半導体層１０に接しているが、受光部３０には接していない。換言すれば、受光部３０は、半導体層１０の光入射側の表面Ｓ１にまで達していない。また、半導体装置１０１は、導電体で構成されるコンタクトプラグ４３を介して緩衝層４０に電気的に接続された電極４４を有する。より具体的には、低屈折率層４１の光入射側には、低屈折率層４１よりもさらに屈折率の小さいＳｉＯ２で構成される絶縁膜４２が設けられている。コンタクトプラグ４３は、絶縁膜４２および低屈折率層４１を貫通して緩衝層４０に達しており、電極４４は、絶縁膜４２の表面に設けられ、コンタクトプラグ４３に接続されている。
以下に、第２の実施形態に係る半導体装置１０１の製造方法の一例について図４Ａおよび図４Ｂを参照しつつ説明する。半導体装置１０１の製造方法は、低屈折率層４１を形成する工程(図２Ｋ)までは、第１の実施形態に係る半導体装置１００の製造方法と基本的には同じである。ただし、受光部３０の深さ方向の終端位置が、半導体層１０の光入射側の表面Ｓ１にまで達しないように受光部３０を形成する点が、第１の実施形態に係る半導体装置１００の製造方法とは異なる。受光部３０の深さは、受光部３０を形成するためのイオン注入におけるイオンの加速電圧を制御することで調整可能である。
緩衝層４０の表面に低屈折率層４１を形成した後、例えば公知のＣＶＤ法により、ＳｉＯ２等の絶縁体で構成される絶縁膜４２を低屈折率層４１の表面に形成する（図４Ａ）。
次に、絶縁膜４２および低屈折率層４１を貫通し、緩衝層４０に達するコンタクトホールを形成した後、このコンタクトホールにタングステン（Ｗ）等の導電体を埋め込むことによりコンタクトプラグ４３を形成する。その後、絶縁膜４２の表面にコンタクトプラグ４３に接続するアルミニウム等の導電体で構成される電極４４を形成する。
以上のように、本実施形態に係る半導体装置１０１において、低屈折率層４１は、半導体層１０の屈折率よりも低い屈折率を有するため、低屈折率層４１は、反射防止膜として機能する。緩衝層４０は、半導体層１０と低屈折率層４１との間に介在することで、低屈折率層４１が生じさせる応力の半導体層１０への作用を緩和する。これにより、半導体層１０内における結晶欠陥の発生が抑制される。緩衝層４０は、アモルファスシリコンで構成されており、その屈折率は、単結晶シリコンで構成される半導体層の屈折率と同程度であり、低屈折率層４１の屈折率よりも高い。従って、緩衝層４０は、低屈折率層４１による反射防止効果を低減させることなく応力緩和機能を発揮する。
半導体層１０に電圧を印加することによりフォトダイオードを逆バイアス状態として撮像を行う場合がある。本実施形態に係る半導体装置１０１によれば、緩衝層４０は、半導体層１０と接し且つ半導体層１０と同じ導電型を有する。また、緩衝層４０には、コンタクトプラグ４３を介して電極４４が接続されている。従って、電極４４、コンタクトプラグ４３および緩衝層４０を介して、半導体層１０に電圧を印加することが可能である。すなわち、本実施形態に係る半導体装置１０１によれば、緩衝層４０は、半導体層１０に電圧を印加するためのコンタクト層としても機能する。なお、緩衝層４０の材料として、アモルファスシリコンに代えてポリシリコンを用いることも可能である。
上記の第１および第２の実施形態においては、半導体層１０および緩衝層４０の導電型をｎ型とし、受光部３０およびフローティングディフュージョン２４をｐ型で構成する場合を例示したが、これらの各構成要素の導電型を反転させてもよい。
１０ 半導体層
３０ 受光部
４０ 緩衝層
４１ 低屈折率層
１００、１０１ 半導体装置
３０ 受光部
４０ 緩衝層
４１ 低屈折率層
１００、１０１ 半導体装置
Claims (9)
- 第１の導電型を有する半導体層の内部に設けられ、前記第１の導電型とは異なる第２の導電型を有する受光部と、
前記受光部の光入射側に設けられ、前記第１の導電型を有するアモルファスシリコンで構成された緩衝層と、
前記緩衝層の光入射側に設けられ、前記半導体層および前記緩衝層の屈折率よりも低い屈折率を有する低屈折率層と、
前記低屈折率層の光入射側に設けられ、前記低屈折率層の屈折率よりも低い屈折率を有する絶縁膜と、
前記低屈折率層及び前記絶縁膜を貫通して前記緩衝層に達するコンタクトプラグと、
前記コンタクトプラグを介して前記緩衝層に電気的に接続された電極と、
を含む半導体装置。 - 前記緩衝層は、前記受光部に接している
請求項１に記載の半導体装置。 - 前記緩衝層は、前記受光部に接することなく前記半導体層に接している
請求項１または請求項２に記載の半導体装置。 - 前記緩衝層を、前記アモルファスシリコンに代えてポリシリコンで構成した
請求項１から請求項３のいずれか１項に記載の半導体装置。 - 第１の導電型を有する半導体層の内部に前記第１の導電型とは異なる第２の導電型を有する受光部を形成する工程と、
前記受光部の光入射側に前記第１の導電型を有するアモルファスシリコンで構成された緩衝層を形成する工程と、
前記緩衝層の光入射側に前記半導体層および前記緩衝層の屈折率よりも低い屈折率を有する低屈折率層を形成する工程と、
前記低屈折率層の光入射側に前記低屈折率層の屈折率よりも低い屈折率を有する絶縁膜を形成する工程と、
前記低屈折率層及び前記絶縁膜を貫通して前記緩衝層に達するコンタクトプラグを形成する工程と、
前記絶縁膜の表面に前記コンタクトプラグを介して前記緩衝層に電気的に接続された電極を形成する工程と、
を含む半導体装置の製造方法。 - 前記アモルファスシリコンの材料となる材料ガスと前記アモルファスシリコンに導電性を付与する不純物を含む不純物ガスとを混合した混合ガスを用いた気相成長法により前記緩衝層を形成する
請求項５に記載の製造方法。 - 前記緩衝層を形成する工程は、
前記受光部の光入射側にノンドープのアモルファスシリコン層を形成する工程と、
前記アモルファスシリコン層に不純物を注入して前記アモルファスシリコン層に導電性を付与する工程と、
を含む請求項５に記載の製造方法。 - 前記緩衝層にレーザを照射して前記緩衝層に含まれる不純物を活性化させる工程を更に含む
請求項６または請求項７に記載の製造方法。 - 前記緩衝層を、前記アモルファスシリコンに代えてポリシリコンで構成する
請求項５から請求項８のいずれか１項に記載の製造方法。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2016074270A JP6708464B2 (ja) | 2016-04-01 | 2016-04-01 | 半導体装置および半導体装置の製造方法 |
| US15/463,116 US9997553B2 (en) | 2016-04-01 | 2017-03-20 | Semiconductor device configuring a back-illuminated solid state imaging device and semiconductor device manufacturing method thereof |
| CN201710212864.3A CN107425027B (zh) | 2016-04-01 | 2017-04-01 | 半导体装置以及半导体装置的制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2016074270A JP6708464B2 (ja) | 2016-04-01 | 2016-04-01 | 半導体装置および半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2017188499A JP2017188499A (ja) | 2017-10-12 |
| JP6708464B2 true JP6708464B2 (ja) | 2020-06-10 |
Family
ID=59961921
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2016074270A Active JP6708464B2 (ja) | 2016-04-01 | 2016-04-01 | 半導体装置および半導体装置の製造方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US9997553B2 (ja) |
| JP (1) | JP6708464B2 (ja) |
| CN (1) | CN107425027B (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20210145028A (ko) * | 2020-05-22 | 2021-12-01 | 삼성디스플레이 주식회사 | 표시 장치 |
Family Cites Families (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4488163A (en) * | 1981-01-19 | 1984-12-11 | Westinghouse Electric Corp. | Highly isolated photodetectors |
| JP4017886B2 (ja) * | 2002-02-28 | 2007-12-05 | シャープ株式会社 | 薄膜トランジスタ装置及びその製造方法 |
| JP4123415B2 (ja) * | 2002-05-20 | 2008-07-23 | ソニー株式会社 | 固体撮像装置 |
| JP4779304B2 (ja) | 2004-03-19 | 2011-09-28 | ソニー株式会社 | 固体撮像素子、カメラモジュール及び電子機器モジュール |
| JP4227069B2 (ja) * | 2004-05-07 | 2009-02-18 | ローム株式会社 | 光電変換デバイス、イメージセンサおよび光電変換デバイスの製造方法 |
| JP4725095B2 (ja) * | 2004-12-15 | 2011-07-13 | ソニー株式会社 | 裏面入射型固体撮像装置及びその製造方法 |
| CN100442530C (zh) * | 2005-02-21 | 2008-12-10 | 索尼株式会社 | 固态成像器件及其驱动方法和照相装置 |
| US8049293B2 (en) * | 2005-03-07 | 2011-11-01 | Sony Corporation | Solid-state image pickup device, electronic apparatus using such solid-state image pickup device and method of manufacturing solid-state image pickup device |
| US7781715B2 (en) * | 2006-09-20 | 2010-08-24 | Fujifilm Corporation | Backside illuminated imaging device, semiconductor substrate, imaging apparatus and method for manufacturing backside illuminated imaging device |
| KR100869743B1 (ko) * | 2006-12-29 | 2008-11-21 | 동부일렉트로닉스 주식회사 | 씨모스 이미지 센서 및 그 제조방법 |
| US7952096B2 (en) * | 2008-12-08 | 2011-05-31 | Omnivision Technologies, Inc. | CMOS image sensor with improved backside surface treatment |
| KR20120098640A (ko) * | 2009-10-20 | 2012-09-05 | 아사히 가라스 가부시키가이샤 | 유리 적층체 및 그의 제조 방법, 및 표시 패널의 제조 방법 및 그 제조 방법에 의해 얻어지는 표시 패널 |
| JP5481419B2 (ja) * | 2011-03-25 | 2014-04-23 | 株式会社東芝 | 半導体装置の製造方法 |
| US8629524B2 (en) * | 2012-04-27 | 2014-01-14 | Taiwan Semiconductor Manufacturing Company, Ltd. | Apparatus for vertically integrated backside illuminated image sensors |
| JP6119463B2 (ja) * | 2013-07-01 | 2017-04-26 | 住友電気工業株式会社 | 受光素子アレイを作製する方法 |
-
2016
- 2016-04-01 JP JP2016074270A patent/JP6708464B2/ja active Active
-
2017
- 2017-03-20 US US15/463,116 patent/US9997553B2/en active Active
- 2017-04-01 CN CN201710212864.3A patent/CN107425027B/zh active Active
Also Published As
| Publication number | Publication date |
|---|---|
| US20170287954A1 (en) | 2017-10-05 |
| JP2017188499A (ja) | 2017-10-12 |
| US9997553B2 (en) | 2018-06-12 |
| CN107425027A (zh) | 2017-12-01 |
| CN107425027B (zh) | 2022-02-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11276722B2 (en) | Solid-state image sensor and method of manufacturing the same | |
| KR101568236B1 (ko) | 고체 촬상 장치 및 그 제조 방법 | |
| JP6167406B2 (ja) | 固体撮像装置及びその製造方法 | |
| TW200929535A (en) | Image sensor and method for manufacturing the same | |
| KR20090022512A (ko) | 이미지 센서 및 그 제조 방법 | |
| JP2013012556A (ja) | 固体撮像装置とその製造方法、および電子機器 | |
| JP6305030B2 (ja) | 光電変換装置の製造方法 | |
| JP2010212536A (ja) | 固体撮像装置の製造方法 | |
| KR20190124963A (ko) | 후면 조사형 이미지 센서 및 그 제조 방법 | |
| JP2009065155A (ja) | イメージセンサー | |
| US8153508B2 (en) | Method for fabricating image sensor | |
| JP6708464B2 (ja) | 半導体装置および半導体装置の製造方法 | |
| JP2009071308A (ja) | イメージセンサの製造方法 | |
| JP2009065156A (ja) | イメージセンサーの製造方法 | |
| US20150206789A1 (en) | Method of modifying polysilicon layer through nitrogen incorporation for isolation structure | |
| CN112599548B (zh) | 图像传感器及其制造方法 | |
| JP7348337B2 (ja) | 半導体装置及び半導体装置の製造方法 | |
| JP2009176950A (ja) | 固体撮像素子及びその製造方法 | |
| JP2009164600A (ja) | イメージセンサ及びその製造方法 | |
| JP4816602B2 (ja) | 固体撮像素子の製造方法 | |
| US20150084152A1 (en) | Photodiode | |
| KR20110067444A (ko) | 이미지 센서의 제조 방법 | |
| JP2009071177A (ja) | 光センサ | |
| JP2010171042A (ja) | 半導体装置及びその製造方法 | |
| KR20100078117A (ko) | 이미지 센서 및 그 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20190118 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20191015 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20191126 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20200121 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20200428 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20200521 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 6708464 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |