JP2001023935A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JP2001023935A
JP2001023935A JP11195945A JP19594599A JP2001023935A JP 2001023935 A JP2001023935 A JP 2001023935A JP 11195945 A JP11195945 A JP 11195945A JP 19594599 A JP19594599 A JP 19594599A JP 2001023935 A JP2001023935 A JP 2001023935A
Authority
JP
Japan
Prior art keywords
protective film
semiconductor
solid
copolymer
wafer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP11195945A
Other languages
English (en)
Inventor
Junichi Nakai
淳一 仲井
Masanori Fukunaga
誠規 福永
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Kayaku Co Ltd
Sharp Corp
Original Assignee
Nippon Kayaku Co Ltd
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Kayaku Co Ltd, Sharp Corp filed Critical Nippon Kayaku Co Ltd
Priority to JP11195945A priority Critical patent/JP2001023935A/ja
Priority to KR1020000038488A priority patent/KR100346062B1/ko
Publication of JP2001023935A publication Critical patent/JP2001023935A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Dicing (AREA)

Abstract

(57)【要約】 【課題】 半導体装置の製造工程において、ダイシング
やボンディング等によって生じる異物等を確実に除去す
ることにより半導体装置の製造における歩留まりを向上
させながら、しかも、製造工程の増加を防止することが
できる半導体装置の製造方法を提供することを目的とす
る。 【解決手段】 複数の半導体素子が形成された半導体ウ
ェハの素子形成表面に疎水性モノマーとアルカリ可溶性
モノマーとの共重合体からなる保護膜を形成し、前記半
導体ウェハを前記保護膜とともに各半導体素子にダイシ
ングして分離し、該分離された各半導体素子をパッケー
ジにマウントし、前記半導体素子表面に残存する保護膜
を除去する工程からなる半導体装置の製造方法。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、半導体装置の製造
方法に関し、より詳細には、半導体ウェハを切断してチ
ップ状の半導体素子をパッケージに搭載してなる半導体
装置の製造方法に関する。
【0002】
【従来の技術及び発明が解決しようとする課題】従来か
ら、半導体装置の製造方法として、例えば、所定の回路
やメモリ等が形成された半導体ウェハ10上に、フォト
レジスト12を塗布し(図2(a))、マスクを通して
露光し、ウェハ10上のボンディングパッド部11のみ
選択的にフォトレジスト12を除去し(図2(b))、
ウェハ10をダイシングしてチップ状の半導体素子10
aに分離し(図2(c))、このチップ状の半導体素子
10aをパッケージにマウントし、ワイヤボンディング
した(図2(d))後に、半導体素子10a表面のフォ
トレジスト12を剥離する方法が提案されている(例え
ば、特開昭60−10672号、特開平5−63013
号、特開平5−144938号及び特開平4−1559
16号等)。
【0003】この方法によれば、半導体素子10aの表
面に傷を付けずに、しかもダイシング工程で発生するシ
リコン等の切削屑13やワイヤボンド工程までに付着す
る異物14を、封止直前にフォトレジスト12と共に剥
離、除去することができ、半導体装置の歩留まりを向上
させることができる。しかし、これらの方法で使用され
るフォトレジストは、一般に熱や光によって変質しやす
く、例えば、マウント工程における加熱処理やフォトレ
ジストを塗布してから剥離するまでの経時変化によっ
て、剥離性が悪くなる。そのため、剥離残りが発生しや
すく、それが原因でデバイスの品質や信頼性に多大な影
響を及ぼすことになる。特に、固体撮像装置の製造にお
いては、画質を著しく劣化させる原因となる。
【0004】また、フォトレジストの剥離性をあげるた
めにレジスト剥離液の温度や濃度をあげたり、酸素プラ
ズマを使用することも考えられるが、それによってフォ
トレジストの下地である半導体素子に決定的なダメージ
を与えることになり、半導体素子の特性の著しい損傷を
招くことになる。さらに、ウェハ上全面にフォトレジス
トを塗布した後、半導体素子上のボンディングパッド部
に開口を形成しなければならず、製造工程の増加を招く
ことになる。
【0005】また、半導体素子が形成された半導体ウェ
ハ上に紫外線硬化樹脂を塗布し、このウェハをチップ状
に分離、切断した後、パッケージにマウントし、その上
方から紫外線を照射して紫外線硬化樹脂を硬化させ、樹
脂の接着力を低下させて剥離す方法が提案されている
(例えば、特開平6−21219号等)。しかし、この
方法では、硬化した後の紫外線硬化樹脂を剥離するため
の適当な剥離液がないために、各チップごとに物理的に
紫外線硬化樹脂を剥離する必要があり、製造工程を煩雑
にするという問題がある。
【0006】また、物理的に紫外線硬化樹脂を剥離する
際、樹脂とチップとの間に静電気が発生するために、周
辺の塵や異物をチップ上に吸着することとなる。特に、
固体撮像素子のように、チップ表面にマイクロレンズや
カラーフィルタ用保護膜等の有機膜が形成されている場
合には、この静電気の発生が大きく、異物等の吸着が顕
著となり、画質を著しく劣化させる原因となる。
【0007】本発明は上記課題に鑑みなされたものであ
り、半導体装置の製造工程において、ダイシングやボン
ディング等によって生じる異物等を確実に除去すること
により半導体装置の製造における歩留まりを向上させな
がら、しかも、製造工程の増加を防止することができる
半導体装置の製造方法を提供することを目的とする。
【0008】
【課題を解決するための手段】本発明によれば、複数の
半導体素子が形成された半導体ウェハの素子形成表面に
疎水性モノマーとアルカリ可溶性モノマーとの共重合体
からなる保護膜を形成し、前記半導体ウェハを前記保護
膜とともに各半導体素子にダイシングして分離し、該分
離された各半導体素子をパッケージにマウントし、前記
半導体素子表面に残存する保護膜を除去する工程からな
る半導体装置の製造方法が提供される。
【0009】
【発明の実施の形態】本発明においては、まず、複数の
半導体素子が形成された半導体ウェハの素子形成表面
に、疎水性モノマーとアルカリ可溶性モノマーとの共重
合体からなる保護膜を形成する。ここで形成する保護膜
は、有機溶剤、pH9以上のアルカリ水溶液に可溶で、
真水には不溶であるもの、例えば、疎水性モノマーとア
ルカリ可溶性モノマーとの共重合体からなる薄膜が好ま
しい。共重合体を構成する疎水性モノマーとしては、例
えば、アクリル酸エステル(例えば、メチル、エチル、
プロピル、イソプロピル、sec−ブチル、ter−ブ
チル、イソブチル、アリル、フェニル、ベンジル、ラウ
リル、ステアリルエステル等)、メタクリル酸エステル
(例えば、メチル、エチル、プロピル、イソプロピル、
sec−ブチル、ter−ブチル、イソブチル、アリ
ル、フェニル、ベンジル、ラウリル、ステアリルエステ
ル等)、スチレン、α−メチルスチレン、酢酸ビニル、
塩化ビニル等が挙げられる。これらは共重合体中に1種
で用いられてもよいし、2種以上を組み合わせて使用し
てもよい。アルカリ可溶性モノマーとしては、例えば、
アクリル酸及び/又はメタクリル酸が挙げられる。共重
合体中のアルカリ可溶性モノマーは5〜90モル%程度
が好ましく、10〜80モル%程度がより好ましい。こ
の共重合体は、通常、ラジカル重合により形成すること
ができる。
【0010】保護膜は、例えば、疎水性モノマーとアル
カリ可溶性モノマーとの共重合体を適当な溶剤に溶解
し、この溶液を半導体ウェハの表面全面にスピン塗布等
の方法により塗布し、乾燥することにより形成すること
ができる。保護膜の膜厚は、特に限定されるものではな
いが、例えば、1〜5μm程度が好ましい。また、共重
合体を溶解する適当な溶媒としては、例えば、プロピレ
ングリコールモノメチルエーテルアセテート、メチルセ
ロソルブアセテート、メチルセロソルブ、エチルセロソ
ルブ、イソプロピルアルコール、メチルエチルケトン、
乳酸エチル等の有機溶媒が挙げられる。これらの溶媒
は、5〜80重量%程度の濃度であることが好ましく、
10〜70重量%程度であることがより好ましい。
【0011】なお、ここで用いられる複数の半導体素子
が形成された半導体ウェハとしては、その種類は特に限
定されるものではなく、素子表面への異物の付着が問題
となる半導体素子、例えば、トランジスタ、キャパシ
タ、抵抗から構成されるメモリ、論理回路等の半導体素
子、固体撮像素子、熱電変換素子、光電変換素子等種々
の半導体素子が形成されたものが挙げられる。また、半
導体ウェハとしては、シリコン、ゲルマニウム等の半導
体、シリコンゲルマニウム、GaAs、InGaAs等
の化合物半導体等からなるウェハが挙げられる。
【0012】また、半導体ウェハを各半導体素子にダイ
シングして分離する。この際の分離は、上記で半導体ウ
ェハ上に形成された保護膜とともに、公知の方法にした
がって行うことができる。例えば、半導体ウェハの裏面
を粘着シート等に貼り付けたのち、ダイシングソーを用
いて、半導体ウェハの表面側に切り込みをいれるか、あ
るいは半導体ウェハの厚さとほぼ等しい深さで切断し、
粘着シートを引き伸ばして各素子を分離する方法等が挙
げられる。また、分離する各半導体素子は、1つずつの
半導体素子に分離してもよいし、複数個を一単位として
分離してもよい。さらに、分離された各半導体素子をパ
ッケージにマウントする。この際のマウント方法は、特
に限定されるものではなく、公知の方法、例えば、Au
−Si共晶法、導電性接着剤法、はんだ法、ガラス法等
の種々の方法により行う事ができる。
【0013】続いて、パッケージにマウントされた半導
体素子表面に残存する保護膜を除去する。ここでの保護
膜の除去の方法は、特に限定されるものではなく、使用
する共重合体の種類、共重合体を構成するモノマーの種
類、共重合体中の各モノマーのモル比等により適宜選択
することができるが、例えば、半導体製造ラインで一般
に使用されているエチルセルソルブアセテート、プロピ
レングリコールモノメチルアセテート、乳酸エチル等の
エステル類、イソプロピルアルコール、エタノール等の
アルコール類、アセトン、メチルエチルケトン等のケト
ン類、TMAH(テトラメチルアンモニウムハイドロオ
キサイド)等のアルカリ溶液を用いたウェットエッチン
グ法が挙げられる。具体的には、これら溶媒に、室温
で、30秒〜1分間浸漬し、必要に応じて攪拌する方法
が挙げられる。なお、本発明においては、上記工程の
後、通常の工程、例えば、パッケージの乾燥、ワイヤボ
ンディング、パッケージの封止、洗浄工程等を任意に行
って、半導体装置を完成させることができる。
【0014】以下に、本発明の半導体装置の製造方法の
実施の形態を、固体撮像装置の製造方法を例にとって、
図面に基づいて詳細に説明する。まず、図1(a)に示
すように、シリコン基板1に複数の固体撮像素子2を形
成する。
【0015】次いで、図1(b)に示すように、固体撮
像素子2が形成されたシリコン基板1上全面に保護膜3
を形成する。ここでの保護膜は、疎水性モノマーとして
ベンジルメタクリレート、アルカリ可溶性モノマーとし
てメタクリレートを用い、AIBN(2,2−アゾビス
イソブチロニトリル)を重合開始剤として、通常のラジ
カル重合により合成を行ったものを用いた。このように
して合成された共重合体の組成比(モル比)は、ベンジ
ルメタクリレート:メタクリレート=7:3、重合平均
分子量(GPCによるスチレン換算重量平均分子量)
1,100であった。この共重合体をプロピレングリコ
ールモノメチルエーテルアセテートにて、固形分濃度が
50wt%となるように溶解した。この溶解液を、スピ
ンコート法によりシリコン基板1上に塗布し、膜厚2μ
m程度に形成した。続いて、図1(c)に示すように、
シリコン基板1の裏面を粘着シート4に接着する。
【0016】その後、粘着シート4に接着されたシリコ
ン基板1を、図1(d)に示すように、ダイシングソー
を用いて、シリコン基板1の表面に形成した保護膜3の
上からシリコン基板1の途中まで切り込み6を入れ、粘
着シート4を引き延ばして各固体撮像素子2を分離す
る。なお、このダイシング工程において、シリコン等の
切削屑5が発生するが、シリコン基板1の表面全面を保
護膜3で覆っているので固体撮像素子2の表面に直接切
削屑5が付着することがない。
【0017】上記のように分離された各固体撮像素子2
を接着剤を用いてパッケージにマウントし、その後、ワ
イヤボンドする前にパッケージごとイソプロピルアルコ
ールに室温で約1分間浸漬し、固体撮像素子2表面の保
護膜3を溶解し、除去する。この際、ダイシング工程以
降で保護膜3表面に付着したシリコン等の切削屑5や他
の異物を保護膜と同時に簡単に除去することができる。
【0018】次に、パッケージに固定され、表面の保護
膜3が除去された固体撮像素子2を乾燥し、ワイヤボン
ド工程を行い、パッケージの表面を接着剤付きガラスに
より封止して固体撮像装置の製造を完了する。なお、ガ
ラス封止する直前に、再度イソプロピルアルコールで洗
浄しても良い。以上の製造工程によれば、ダイシング工
程でのシリコン等の切削屑や他の異物が表面に付着して
も、表面に形成した保護膜と同時に、簡単にかつ確実に
これらの異物を除去することができるため、固体撮像素
子表面に付着する異物による不良を大幅に低減でき、歩
留りを向上できる。
【0019】
【発明の効果】本発明によれば、ダイシング工程におい
て、シリコン等の切削屑や他の異物が半導体素子の表面
に付着しても、表面に形成した保護膜と同時に、簡単に
かつ確実に切削屑を除去することができるため、半導体
素子表面に付着する異物による不良を大幅に低減でき、
歩留りを向上させることができる。
【図面の簡単な説明】
【図1】本発明の半導体装置の製造方法の一実施例を説
明するための要部の概略断面製造工程図である。
【図2】従来の半導体装置の製造方法の一実施例を説明
するための要部の概略断面製造工程図である。
【符号の説明】
1 シリコン基板 2 固体撮像素子 3 保護膜 4 粘着シート 5 切削屑 6 切り込み

Claims (3)

    【特許請求の範囲】
  1. 【請求項1】 複数の半導体素子が形成された半導体ウ
    ェハの素子形成表面に疎水性モノマーとアルカリ可溶性
    モノマーとの共重合体からなる保護膜を形成し、前記半
    導体ウェハを前記保護膜とともに各半導体素子にダイシ
    ングして分離し、該分離された各半導体素子をパッケー
    ジにマウントし、前記半導体素子表面に残存する保護膜
    を除去する工程からなることを特徴とする半導体装置の
    製造方法。
  2. 【請求項2】 疎水性モノマーが、アクリル酸エステ
    ル、メタクリル酸エステル、スチレン、α−メチルスチ
    レン、酢酸ビニル及び塩化ビニルからなる群から選択さ
    れる1種又は2種以上のモノマーであり、アルカリ可溶
    性モノマーが、アクリル酸及び/又はメタクリル酸であ
    る請求項1に記載の方法。
  3. 【請求項3】 共重合体におけるアルカリ可溶性モノマ
    ーの共重合比が10〜80モル%である請求項1又は2
    に記載の方法。
JP11195945A 1999-07-09 1999-07-09 半導体装置の製造方法 Pending JP2001023935A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP11195945A JP2001023935A (ja) 1999-07-09 1999-07-09 半導体装置の製造方法
KR1020000038488A KR100346062B1 (ko) 1999-07-09 2000-07-06 반도체 장치의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP11195945A JP2001023935A (ja) 1999-07-09 1999-07-09 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JP2001023935A true JP2001023935A (ja) 2001-01-26

Family

ID=16349596

Family Applications (1)

Application Number Title Priority Date Filing Date
JP11195945A Pending JP2001023935A (ja) 1999-07-09 1999-07-09 半導体装置の製造方法

Country Status (2)

Country Link
JP (1) JP2001023935A (ja)
KR (1) KR100346062B1 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100786740B1 (ko) * 2005-06-17 2007-12-18 세이코 엡슨 가부시키가이샤 반도체 장치의 제조 방법, 반도체 장치, 회로 기판 및 전자기기
JP2015012228A (ja) * 2013-07-01 2015-01-19 住友電気工業株式会社 受光素子アレイを作製する方法
JP2019140391A (ja) * 2018-02-05 2019-08-22 三星電子株式会社Samsung Electronics Co.,Ltd. 保護膜組成物及びそれを利用した半導体パッケージ製造方法
WO2023002846A1 (ja) * 2021-07-20 2023-01-26 昭和電工マテリアルズ株式会社 ダイシング保護層用の樹脂組成物及び半導体ウェハの加工方法

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5011981B2 (ja) * 2006-11-30 2012-08-29 富士通株式会社 デバイス素子製造方法およびダイシング方法
KR102367433B1 (ko) * 2019-07-12 2022-02-25 (주)엠티아이 웨이퍼 다이싱 가공용 보호 유기 코팅제 조성물 및 이를 포함하는 보호 코팅제

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100786740B1 (ko) * 2005-06-17 2007-12-18 세이코 엡슨 가부시키가이샤 반도체 장치의 제조 방법, 반도체 장치, 회로 기판 및 전자기기
JP2015012228A (ja) * 2013-07-01 2015-01-19 住友電気工業株式会社 受光素子アレイを作製する方法
JP2019140391A (ja) * 2018-02-05 2019-08-22 三星電子株式会社Samsung Electronics Co.,Ltd. 保護膜組成物及びそれを利用した半導体パッケージ製造方法
JP7307545B2 (ja) 2018-02-05 2023-07-12 三星電子株式会社 ソーイング保護膜組成物及びそれを利用した半導体パッケージ製造方法
WO2023002846A1 (ja) * 2021-07-20 2023-01-26 昭和電工マテリアルズ株式会社 ダイシング保護層用の樹脂組成物及び半導体ウェハの加工方法

Also Published As

Publication number Publication date
KR20010029891A (ko) 2001-04-16
KR100346062B1 (ko) 2002-07-24

Similar Documents

Publication Publication Date Title
JP2003298035A (ja) ウエハーソーイング方法
JP7307545B2 (ja) ソーイング保護膜組成物及びそれを利用した半導体パッケージ製造方法
US6756288B1 (en) Method of subdividing a wafer
JP2002118081A5 (ja)
JPH09148280A (ja) Uv過敏テープを用いてウェーハの裏面を研磨する半導体素子の製造方法
WO2013075650A1 (zh) 图像传感器芯片的封装方法以及摄像模组
JP2001023935A (ja) 半導体装置の製造方法
CN104992955A (zh) 一种背照式图像传感器的晶圆级封装工艺及其封装结构
JPH1041222A (ja) 半導体装置の製造方法
JP3394625B2 (ja) 半導体ウエハに付着した異物の除去用粘着テ―プ
US6225191B1 (en) Process for the manufacture of optical integrated circuits
JP2006510064A (ja) レジスト層の塗布方法、接着剤の使用、接着剤およびレジスト層
JP2006080298A (ja) フォトレジスト塗布方法
JP2018129365A (ja) ダイシング用保護膜基材、ダイシング用保護膜組成物、ダイシング用保護シート、及び被加工ウエーハの製造方法
JP2004349416A (ja) Memsの製造方法
CN111009541A (zh) 改善影像效果的封装方法及半导体器件
JP2005203679A (ja) 固体撮像素子の製造方法
TWI310579B (en) Method for utilizing a dry film
JPH08264418A (ja) 半導体集積回路装置の製造方法
JPH03101128A (ja) 半導体チップの製造方法
US20050147489A1 (en) Wafer supporting system for semiconductor wafers
JP2000232085A (ja) 半導体装置の製造方法
EP4350750A1 (en) A process for wafer bonding
CN114415483A (zh) 一种晶圆光学薄膜图形化加工高效去胶的工艺方法
JPH10189583A (ja) 半導体装置