JP2546407B2 - ハイブリッド素子及びその製造方法 - Google Patents
ハイブリッド素子及びその製造方法Info
- Publication number
- JP2546407B2 JP2546407B2 JP2078227A JP7822790A JP2546407B2 JP 2546407 B2 JP2546407 B2 JP 2546407B2 JP 2078227 A JP2078227 A JP 2078227A JP 7822790 A JP7822790 A JP 7822790A JP 2546407 B2 JP2546407 B2 JP 2546407B2
- Authority
- JP
- Japan
- Prior art keywords
- bump
- indium
- semiconductor chips
- pair
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/13099—Material
- H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
- H01L2224/13109—Indium [In] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/0132—Binary Alloys
- H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
Landscapes
- Solid State Image Pick-Up Elements (AREA)
- Wire Bonding (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は一対の半導体チップを相互のバンプ電極同士
を対向させて電気的，機械的に結合するハイブリッド素
子及びその製造方法に関する。
を対向させて電気的，機械的に結合するハイブリッド素
子及びその製造方法に関する。
半導体基板上に赤外線検出素子が配設されている光電
変換用半導体チップと、検出信号を処理する回路が形成
されたシリコンIC半導体チップとを数千点以上の対応す
るバンプで結合したハイブリッド型赤外線イメージセン
サーが知られている。こうしたバンプ結合は、例えば特
開昭59−155162号に示されているように、両チップのそ
れぞれ対応する位置にインジウム等の軟質金属からなる
円柱状のバンプ結合電極を形成し、目合わせして熱圧着
し、電気的かつ機械的に結合するものである。
変換用半導体チップと、検出信号を処理する回路が形成
されたシリコンIC半導体チップとを数千点以上の対応す
るバンプで結合したハイブリッド型赤外線イメージセン
サーが知られている。こうしたバンプ結合は、例えば特
開昭59−155162号に示されているように、両チップのそ
れぞれ対応する位置にインジウム等の軟質金属からなる
円柱状のバンプ結合電極を形成し、目合わせして熱圧着
し、電気的かつ機械的に結合するものである。
このとき、対応するバンプ電極同士は電気的，機械的
に充分に結合されなければならないが、従来のバンプ結
合電極では必ずしも充分ではなかった。一般に光電変換
用半導体チップでは温度を上げると素子特性が劣化する
ため、例えばHgCdTeでは印加できる温度は100℃以下に
制限される。一方、100℃以下で融解するものとしてガ
リウムや、インジウムとガリウムとの合金が知られてい
るが、バンプ形成プロセスの際の温度で融解してしまう
などの困難がある。従って通常はバンプ結合電極として
インジウムが用いられ、結合は融解ではなく、あくまで
も熱圧着によっている。しかし、このインジウムの表面
に酸化皮膜が形成されていると、加熱と加圧をしても酸
化皮膜は破れにくく、これが結合の邪魔をして導通不良
といった故障や、接触抵抗の増加からくるノイズの増大
といった特性の劣化、さらには両チップ間の剥離を招き
易い。
に充分に結合されなければならないが、従来のバンプ結
合電極では必ずしも充分ではなかった。一般に光電変換
用半導体チップでは温度を上げると素子特性が劣化する
ため、例えばHgCdTeでは印加できる温度は100℃以下に
制限される。一方、100℃以下で融解するものとしてガ
リウムや、インジウムとガリウムとの合金が知られてい
るが、バンプ形成プロセスの際の温度で融解してしまう
などの困難がある。従って通常はバンプ結合電極として
インジウムが用いられ、結合は融解ではなく、あくまで
も熱圧着によっている。しかし、このインジウムの表面
に酸化皮膜が形成されていると、加熱と加圧をしても酸
化皮膜は破れにくく、これが結合の邪魔をして導通不良
といった故障や、接触抵抗の増加からくるノイズの増大
といった特性の劣化、さらには両チップ間の剥離を招き
易い。
本発明の目的は、上記の欠点を解決し、充分に結合で
きるハイブリッド素子及びその製造方法を提供すること
にある。
きるハイブリッド素子及びその製造方法を提供すること
にある。
前記目的を達成するため、本発明に係るハイブリッド
素子においては、対向させた一対の半導体チップを電気
的に接続するパンプ結合電極を有するハイブリッド素子
であって、 前記バンプ係合電極は、前記一対の半導体チップに接
する基部がインジウムからなり、中間部がインジウムと
ガリウムとの合金からなるものであり、 さらに前記一対の半導体チップの周辺部を接着剤で機
械的に結合したものである。
素子においては、対向させた一対の半導体チップを電気
的に接続するパンプ結合電極を有するハイブリッド素子
であって、 前記バンプ係合電極は、前記一対の半導体チップに接
する基部がインジウムからなり、中間部がインジウムと
ガリウムとの合金からなるものであり、 さらに前記一対の半導体チップの周辺部を接着剤で機
械的に結合したものである。
また、本発明に係るハイブリッド素子は、一対の半導
体チップのそれぞれにインジウムからなるバンプ電極を
形成し、前記一対の半導体チップの少なくとも一方に、
ガリウムの薄膜を形成した平滑な基板を対向接触させて
前記バンプ電極の接触部すなわち頭部を合金化してから
前記平滑な基板を剥離した後、前記一対の半導体チップ
を対向して結合し、さらにその周辺部を接着剤で固定す
る製造方法により得られる。
体チップのそれぞれにインジウムからなるバンプ電極を
形成し、前記一対の半導体チップの少なくとも一方に、
ガリウムの薄膜を形成した平滑な基板を対向接触させて
前記バンプ電極の接触部すなわち頭部を合金化してから
前記平滑な基板を剥離した後、前記一対の半導体チップ
を対向して結合し、さらにその周辺部を接着剤で固定す
る製造方法により得られる。
次に、本発明の実施例について図面を参照して説明す
る。
る。
第１図は本発明のハイブリッド素子の一実施例を示す
断面図であり、第２図はバンプ結合電極の拡大断面図で
ある。
断面図であり、第２図はバンプ結合電極の拡大断面図で
ある。
対向させた一対の半導体チップ1,2は、バンプ結合電
極３によって電気的に接続し、周辺部を接着剤４で機械
的に結合している。またバンブ結合電極３は半導体チッ
プ1,2のそれぞれの電極5,6に接する基部7,8はインジウ
ムとし、中間部９はインジウムとガリウムとの合金とし
ている。ここで、バンプ結合電極３の高さは約20μｍ、
また中間部９のインジウムとガリウムとの合金厚さが約
２μｍ、組成比はインジウムが約16％の共晶組成として
いる。
極３によって電気的に接続し、周辺部を接着剤４で機械
的に結合している。またバンブ結合電極３は半導体チッ
プ1,2のそれぞれの電極5,6に接する基部7,8はインジウ
ムとし、中間部９はインジウムとガリウムとの合金とし
ている。ここで、バンプ結合電極３の高さは約20μｍ、
また中間部９のインジウムとガリウムとの合金厚さが約
２μｍ、組成比はインジウムが約16％の共晶組成として
いる。
良く知られているように、共晶組成のインジウムとガ
リウムとの合金の融点は約17℃と低く、通常の室温では
バンプ結合電極３の中間部９は融けた状態となってお
り、従来のインジウムのみのバンプによる結合での酸化
膜による電気的な接続不良の問題はない。一方、機械的
な結合強度は室温では周辺部の接着剤４が、また77Kに
冷却した動作時には接着剤４と固体化したバンプ結合電
極３が寄与するため、剥離の問題もない。さらに、この
インジウムとガリウムとの合金の中間部により、両半導
体チップの熱膨張率の差による熱ストレスの影響を受け
にくいという利点もあり、時間的な劣化もないものとな
っている。
リウムとの合金の融点は約17℃と低く、通常の室温では
バンプ結合電極３の中間部９は融けた状態となってお
り、従来のインジウムのみのバンプによる結合での酸化
膜による電気的な接続不良の問題はない。一方、機械的
な結合強度は室温では周辺部の接着剤４が、また77Kに
冷却した動作時には接着剤４と固体化したバンプ結合電
極３が寄与するため、剥離の問題もない。さらに、この
インジウムとガリウムとの合金の中間部により、両半導
体チップの熱膨張率の差による熱ストレスの影響を受け
にくいという利点もあり、時間的な劣化もないものとな
っている。
次に、このバンプ結合電極の形成方法を説明する。
第３図（ａ）〜（ｇ）は本発明のハイブリッド素子の
製造方法の一実施例を工程順に示す部分拡大断面図であ
る。
製造方法の一実施例を工程順に示す部分拡大断面図であ
る。
まず、第３図（ａ）に示すように従来の通常の形成方
法によって半導体チップ11の電極15上にインジウムから
なるバンプ基部17を形成する。次いで、第３図（ｂ）に
示すように、ガリウムの薄膜20を形成した平滑な基板21
を対向接触させる。このとき、ガリウムの薄膜20は必ず
しも融解している必要はなく、温度は室温から35℃程度
としておけば良い。この状態で第３図（ｃ）に示すよう
にガリウムの薄膜20とバンプ基部17の接触部25のインジ
ウムを合金化させた後、第３図（ｄ）に示すように平滑
な基板21を剥離することで、頭部22がインジウムとガリ
ウムとの合金からなるバンプ電極23の形成が完了する。
一方半導体チップ12の電極16上には第３図（ｅ）に示す
ようにインジウムのみからなるバンプ電極24を形成す
る。
法によって半導体チップ11の電極15上にインジウムから
なるバンプ基部17を形成する。次いで、第３図（ｂ）に
示すように、ガリウムの薄膜20を形成した平滑な基板21
を対向接触させる。このとき、ガリウムの薄膜20は必ず
しも融解している必要はなく、温度は室温から35℃程度
としておけば良い。この状態で第３図（ｃ）に示すよう
にガリウムの薄膜20とバンプ基部17の接触部25のインジ
ウムを合金化させた後、第３図（ｄ）に示すように平滑
な基板21を剥離することで、頭部22がインジウムとガリ
ウムとの合金からなるバンプ電極23の形成が完了する。
一方半導体チップ12の電極16上には第３図（ｅ）に示す
ようにインジウムのみからなるバンプ電極24を形成す
る。
ここで、高さ20μｍのバンプ結合電極３を形成しよう
とする場合は、インジウムからなるバンプ基部17、及び
バンプ電極24の高さをそれぞれ10μｍ程度とし、ガリウ
ムの薄膜20の膜厚を１μｍ程度としておけば良い。ま
た、ガリウムの薄膜20とバンブ基部17のインジウムを合
金化させる時間としては、温度によっても変わるが、室
温で10分程度でよい。
とする場合は、インジウムからなるバンプ基部17、及び
バンプ電極24の高さをそれぞれ10μｍ程度とし、ガリウ
ムの薄膜20の膜厚を１μｍ程度としておけば良い。ま
た、ガリウムの薄膜20とバンブ基部17のインジウムを合
金化させる時間としては、温度によっても変わるが、室
温で10分程度でよい。
次に、第３図（ｆ）に示すように両半導体チップ11,1
2を向い合わせ、目合わせして各々の対応するバンプ電
極23,24を接触させることでバンプ電極が接続され、バ
ンプ結合電極13の形成が完了する。このとき、バンプ電
極23の頭部22のインジウムとガリウムとの合金は融けた
状態となっておりバンプ電極24のインジウムと容易に合
金化し、バンプ結合電極13の中間部19となる。尚、この
ままでも従来のような酸化膜の問題はなく、十分な電気
接続を行えるが、さらにこれを加熱，加圧することでよ
り完全に接続することができる。
2を向い合わせ、目合わせして各々の対応するバンプ電
極23,24を接触させることでバンプ電極が接続され、バ
ンプ結合電極13の形成が完了する。このとき、バンプ電
極23の頭部22のインジウムとガリウムとの合金は融けた
状態となっておりバンプ電極24のインジウムと容易に合
金化し、バンプ結合電極13の中間部19となる。尚、この
ままでも従来のような酸化膜の問題はなく、十分な電気
接続を行えるが、さらにこれを加熱，加圧することでよ
り完全に接続することができる。
最後に、第３図（ｇ）に示すように、結合した両半導
体チップ11,12の周辺部を接着剤14で機械的に固定結合
し、ハイブリッド素子の製造が完了する。ここで接着剤
としては通常のエポキシ系接着剤でも、又やや弾力のあ
るシリコン系接着剤でも良い。
体チップ11,12の周辺部を接着剤14で機械的に固定結合
し、ハイブリッド素子の製造が完了する。ここで接着剤
としては通常のエポキシ系接着剤でも、又やや弾力のあ
るシリコン系接着剤でも良い。
なお、以上の実施例では一方の半導体チップのバンプ
電極の頭部のみをインジウムとガリウムとの合金として
いるが、これを両方の半導体チップに適用しても全く同
様であることは言うまでもない。
電極の頭部のみをインジウムとガリウムとの合金として
いるが、これを両方の半導体チップに適用しても全く同
様であることは言うまでもない。
以上説明したように本発明によれば、バンプ電極の接
続部をインジウムとガリウムとの合金としており、従来
のインジウムバンプ結合での酸化膜による接続不良がな
いため、電気的に充分に接続され、かつ機械強度の問題
もない。充分に結合されたハイブリッド素子が得られ
る。
続部をインジウムとガリウムとの合金としており、従来
のインジウムバンプ結合での酸化膜による接続不良がな
いため、電気的に充分に接続され、かつ機械強度の問題
もない。充分に結合されたハイブリッド素子が得られ
る。
第１図は本発明のハイブリッド素子の一実施例を示す断
面図、第２図はバンプ結合電極の拡大断面図、第３図
（ａ）〜（ｇ）は本発明のハイブリッド素子の製造方法
の一実施例を工程順に示しす部分拡大断面図である。 1,2,11,12……半導体チップ 3,13……バンプ結合電極、4,14……接着剤 5,6,15,16……電極、7,8,17……基部 9,19……中間部、20……ガリウムの薄膜 21……平滑な基板、22……頭部 23,24……バンプ電極、25……接触部
面図、第２図はバンプ結合電極の拡大断面図、第３図
（ａ）〜（ｇ）は本発明のハイブリッド素子の製造方法
の一実施例を工程順に示しす部分拡大断面図である。 1,2,11,12……半導体チップ 3,13……バンプ結合電極、4,14……接着剤 5,6,15,16……電極、7,8,17……基部 9,19……中間部、20……ガリウムの薄膜 21……平滑な基板、22……頭部 23,24……バンプ電極、25……接触部
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 27/146
Claims (2)
- 【請求項１】対向させた一対の半導体チップを電気的に
接続するパンプ結合電極を有するハイブリッド素子であ
って、 前記パンプ結合電極は、前記一対の半導体チップに接す
る基部がインジウムからなり、中間部がインジウムとガ
リウムとの合金からなるものであり、 さらに前記一対の半導体チップの周辺部を接着剤で機械
的に結合したことを特徴とするハイブリッド素子。 - 【請求項２】一対の半導体チップのそれぞれにインジウ
ムからなるバンプ電極を形成し、前記一対の半導体チッ
プの少なくとも一方に、ガリウムの薄膜を形成した平滑
な基板を対向接触させて前記バンプ電極の接触部すなわ
ち頭部を合金化してから前記平滑な基板を剥離した後、
前記一対の半導体チップを対向して結合し、さらにその
周辺部を接着剤で固定することを特徴とするハイブリッ
ド素子の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2078227A JP2546407B2 (ja) | 1990-03-27 | 1990-03-27 | ハイブリッド素子及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2078227A JP2546407B2 (ja) | 1990-03-27 | 1990-03-27 | ハイブリッド素子及びその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03276750A JPH03276750A (ja) | 1991-12-06 |
| JP2546407B2 true JP2546407B2 (ja) | 1996-10-23 |
Family
ID=13656165
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2078227A Expired - Lifetime JP2546407B2 (ja) | 1990-03-27 | 1990-03-27 | ハイブリッド素子及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2546407B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100846270B1 (ko) * | 2000-07-17 | 2008-07-16 | 로무 가부시키가이샤 | 반도체장치 및 그 제조방법 |
| US9728577B2 (en) | 2014-09-24 | 2017-08-08 | Sumitomo Electric Industries, Ltd. | Infrared image sensor |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1994018698A1 (en) * | 1993-02-09 | 1994-08-18 | Hans Peter Peloschek | METHOD FOR ELECTRICALLY CONDUCTIVE CONNECTING AND MECHANICAL FASTENING OF ICs ON CONDUCTING PATTERNS OF SUBSTRATES AND THE APPLICATION THEREOF |
| JPH0758149A (ja) * | 1993-08-11 | 1995-03-03 | Nec Corp | チップ部品の実装方法 |
| US5610371A (en) * | 1994-03-15 | 1997-03-11 | Fujitsu Limited | Electrical connecting device and method for making same |
| JP3356840B2 (ja) * | 1993-10-14 | 2002-12-16 | 富士通株式会社 | 電気的接続装置及びその形成方法 |
| US5920464A (en) * | 1997-09-22 | 1999-07-06 | Trw Inc. | Reworkable microelectronic multi-chip module |
| US7026718B1 (en) | 1998-09-25 | 2006-04-11 | Stmicroelectronics, Inc. | Stacked multi-component integrated circuit microprocessor |
| JP3735526B2 (ja) | 2000-10-04 | 2006-01-18 | 日本電気株式会社 | 半導体装置及びその製造方法 |
| JP5052130B2 (ja) * | 2004-06-04 | 2012-10-17 | カミヤチョウ アイピー ホールディングス | 三次元積層構造を持つ半導体装置及びその製造方法 |
| CN102290425B (zh) | 2004-08-20 | 2014-04-02 | Kamiyacho知识产权控股公司 | 具有三维层叠结构的半导体器件的制造方法 |
| JP5568979B2 (ja) * | 2009-12-22 | 2014-08-13 | 住友電気工業株式会社 | 検出装置、受光素子アレイ、および検出装置の製造方法 |
| JP2011146603A (ja) * | 2010-01-15 | 2011-07-28 | Sumitomo Electric Ind Ltd | 検出装置、受光素子アレイ、電子機器、およびこれらの製造方法 |
-
1990
- 1990-03-27 JP JP2078227A patent/JP2546407B2/ja not_active Expired - Lifetime
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100846270B1 (ko) * | 2000-07-17 | 2008-07-16 | 로무 가부시키가이샤 | 반도체장치 및 그 제조방법 |
| US9728577B2 (en) | 2014-09-24 | 2017-08-08 | Sumitomo Electric Industries, Ltd. | Infrared image sensor |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH03276750A (ja) | 1991-12-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2546407B2 (ja) | ハイブリッド素子及びその製造方法 | |
| JP2555811B2 (ja) | 半導体チップのフリップチップ接合方法 | |
| JP3186941B2 (ja) | 半導体チップおよびマルチチップ半導体モジュール | |
| JP2001338947A (ja) | フリップチップ型半導体装置及びその製造方法 | |
| JP2956786B2 (ja) | 合成ハイブリッド半導体ストラクチャ | |
| JP2782914B2 (ja) | バンプ電極結合の形成方法 | |
| JP3457926B2 (ja) | 半導体装置およびその製造方法 | |
| JP3261912B2 (ja) | バンプ付き半導体装置およびその製造方法 | |
| JP3397265B2 (ja) | 半導体装置の製造方法 | |
| JPS6153851B2 (ja) | ||
| KR100311980B1 (ko) | 적외선 검출기 및 그 제조방법 | |
| JP2881088B2 (ja) | 半導体装置の製造方法 | |
| JP2947223B2 (ja) | 半導体装置の製造方法 | |
| JP2770041B2 (ja) | バンプ形成方法および半導体素子接続方法 | |
| JP3635151B2 (ja) | 半導体装置および半導体装置の製造方法 | |
| EP0405501B1 (en) | Semiconductor device | |
| JPS61216455A (ja) | 半導体装置 | |
| JP3389712B2 (ja) | Ｉｃチップのバンプ形成方法 | |
| JP3550946B2 (ja) | Ｔａｂ型半導体装置 | |
| JPS5815252A (ja) | バンプ構造 | |
| JPH05144874A (ja) | ハンダバンプ付チツプの接続方法 | |
| JP3634508B2 (ja) | 半導体装置用テープキャリア及びその製造方法並びにそのテープキャリアを用いたテープキャリア型半導体装置 | |
| JPS63107127A (ja) | 半導体装置 | |
| TW432555B (en) | Method and structure of semiconductor package | |
| JPH11224886A (ja) | 半導体素子の実装構造 |