JP2947223B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JP2947223B2 JP2947223B2 JP15079897A JP15079897A JP2947223B2 JP 2947223 B2 JP2947223 B2 JP 2947223B2 JP 15079897 A JP15079897 A JP 15079897A JP 15079897 A JP15079897 A JP 15079897A JP 2947223 B2 JP2947223 B2 JP 2947223B2
- Authority
- JP
- Japan
- Prior art keywords
- metal plate
- semiconductor element
- temperature
- lead frame
- tape
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/0132—Binary Alloys
- H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/30107—Inductance
Landscapes
- Wire Bonding (AREA)
- Die Bonding (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は半導体素子等を搭載
する半導体装置の製造方法に関するものである。
する半導体装置の製造方法に関するものである。
【０００２】
【従来の技術】半導体素子を搭載する部分を熱伝導性の
良い厚めの金属板とし、これをリードフレームのほぼ中
央に張り付け、この金属板に半導体素子を固定した半導
体装置の構造が最近注目されるようになった。この構造
により金属板が半導体素子で発生した熱を効率よく熱拡
散すると共に、金属板をアースに接続して電位的に安定
させ、信号線間の相互容量および相互インダクタンス成
分を低下させることが可能となり、電気雑音対策をも可
能とする。
良い厚めの金属板とし、これをリードフレームのほぼ中
央に張り付け、この金属板に半導体素子を固定した半導
体装置の構造が最近注目されるようになった。この構造
により金属板が半導体素子で発生した熱を効率よく熱拡
散すると共に、金属板をアースに接続して電位的に安定
させ、信号線間の相互容量および相互インダクタンス成
分を低下させることが可能となり、電気雑音対策をも可
能とする。
【０００３】この種の構造の半導体装置の従来技術によ
る製造方法の製造工程の概要を、図２（ａ）−（ｃ）に
示す工程断面略図で説明する。
る製造方法の製造工程の概要を、図２（ａ）−（ｃ）に
示す工程断面略図で説明する。
【０００４】これまでこの構造の実現にとられてきた工
程断面図を図２（ａ）−（ｃ）に示す。リードフレーム
のリード１に金属板４が接着テープ３を用いて張り合わ
され、その金属板の張り合わされたリードフレームを図
２（ｂ）に示すような複合リードフレームとし、その後
マウント材５を用いて半導体素子６を金属板に固定し、
図２（ｃ）の形態としてきた。マウント材５は一般に熱
硬化タイプのものを用い、その場合仮付け及び高温下で
マウント材の硬化を行うベーク工程が必要となる。とこ
ろで、金属板とリードフレームの接着を行う接着テープ
には一般にポリイミドテープが用いられているが、この
ポリイミドテープの耐熱温度は２６０℃であるため、ポ
リイミドの変質を避けるため上記半導体素子のベークは
２６０℃以下で行われていた。
程断面図を図２（ａ）−（ｃ）に示す。リードフレーム
のリード１に金属板４が接着テープ３を用いて張り合わ
され、その金属板の張り合わされたリードフレームを図
２（ｂ）に示すような複合リードフレームとし、その後
マウント材５を用いて半導体素子６を金属板に固定し、
図２（ｃ）の形態としてきた。マウント材５は一般に熱
硬化タイプのものを用い、その場合仮付け及び高温下で
マウント材の硬化を行うベーク工程が必要となる。とこ
ろで、金属板とリードフレームの接着を行う接着テープ
には一般にポリイミドテープが用いられているが、この
ポリイミドテープの耐熱温度は２６０℃であるため、ポ
リイミドの変質を避けるため上記半導体素子のベークは
２６０℃以下で行われていた。
【０００５】すなわち従来技術では半導体素子固定時の
温度はリードフレームと金属板を貼り合わせる接着テー
プの耐熱温度以下で行わなければならないという制約を
受けるという問題点がある。
温度はリードフレームと金属板を貼り合わせる接着テー
プの耐熱温度以下で行わなければならないという制約を
受けるという問題点がある。
【０００６】
【発明が解決しようとする課題】近年、半導体素子の微
細加工技術が進み、同一規模の回路構成では半導体素子
の大きさは小さくなりつつあるが、その一方でボンディ
ング時の半導体素子の振動により半導体素子上の電極で
の金属細線の不着の問題が顕在化してきており、その対
策としてボンディング工程における作業時の温度におい
ても、半導体素子を強固に固定することが不可欠となっ
てきている。それにはＡｕ−Ｓｉ共晶方式による半導体
素子の固定、或いは高温でのＡｇペーストのベークによ
る半導体素子の固定が有効であることがわかってはいる
が、Ａｕ−Ｓｉ共晶方式においては通常、半導体素子の
固定が可能な共晶温度は４００℃以上であり、Ａｇペー
ストにおいても３００℃以上のベーク温度が要求される
ため、従来から使用されている金属板とリードを接着テ
ープを用いて貼りつけるタイプの複合リードフレームを
用いた場合、３００℃以上或いは４００℃以上での半導
体素子の固定は一部の極めて特殊なテープ材を用いれば
可能ではあったものの、前記したとおり、一般に用いら
れているポリイミドテープの場合には不可能であった。
細加工技術が進み、同一規模の回路構成では半導体素子
の大きさは小さくなりつつあるが、その一方でボンディ
ング時の半導体素子の振動により半導体素子上の電極で
の金属細線の不着の問題が顕在化してきており、その対
策としてボンディング工程における作業時の温度におい
ても、半導体素子を強固に固定することが不可欠となっ
てきている。それにはＡｕ−Ｓｉ共晶方式による半導体
素子の固定、或いは高温でのＡｇペーストのベークによ
る半導体素子の固定が有効であることがわかってはいる
が、Ａｕ−Ｓｉ共晶方式においては通常、半導体素子の
固定が可能な共晶温度は４００℃以上であり、Ａｇペー
ストにおいても３００℃以上のベーク温度が要求される
ため、従来から使用されている金属板とリードを接着テ
ープを用いて貼りつけるタイプの複合リードフレームを
用いた場合、３００℃以上或いは４００℃以上での半導
体素子の固定は一部の極めて特殊なテープ材を用いれば
可能ではあったものの、前記したとおり、一般に用いら
れているポリイミドテープの場合には不可能であった。
【０００７】本発明は上記問題点解決のためなされたも
のであり、その課題は、テープ材の耐熱温度がマウント
温度、すなわちマウント材を用いて半導体素子を金属板
に固定する際のベーク温度、よりも低いテープ材の使用
を可能にする半導体装置の製造方法を提供することであ
る。
のであり、その課題は、テープ材の耐熱温度がマウント
温度、すなわちマウント材を用いて半導体素子を金属板
に固定する際のベーク温度、よりも低いテープ材の使用
を可能にする半導体装置の製造方法を提供することであ
る。
【０００８】
【課題を解決するための手段】本発明の半導体装置の製
造方法は、（１）マウント材を用いて半導体素子を金属
板上に固定する第１の工程と、（２）該金属板上にリー
ドフレームのリードを接着する第２の工程とを、上記の
順に行なうことを特徴とする半導体装置の製造方法であ
る。
造方法は、（１）マウント材を用いて半導体素子を金属
板上に固定する第１の工程と、（２）該金属板上にリー
ドフレームのリードを接着する第２の工程とを、上記の
順に行なうことを特徴とする半導体装置の製造方法であ
る。
【０００９】本発明方法に於いては、金属板上にリード
フレームのリードを接着するより前に金属板に半導体素
子の固定を行なうので、その固定には上記Ａｕ−Ｓｉ共
晶方式による固定、ならびに高温でのＡｇペーストのベ
ークによる固定を行なうことが可能となる。それにより
半導体素子固定後のマウント材の高弾性率化が実現で
き、それによりボンディング時の半導体素子の振動防止
につながり、半導体素子上の電極と金属細線の接合信頼
性向上が可能となる。また、電極と金属細線の不着の問
題を防止できるので、生産性向上を図ることができる。
フレームのリードを接着するより前に金属板に半導体素
子の固定を行なうので、その固定には上記Ａｕ−Ｓｉ共
晶方式による固定、ならびに高温でのＡｇペーストのベ
ークによる固定を行なうことが可能となる。それにより
半導体素子固定後のマウント材の高弾性率化が実現で
き、それによりボンディング時の半導体素子の振動防止
につながり、半導体素子上の電極と金属細線の接合信頼
性向上が可能となる。また、電極と金属細線の不着の問
題を防止できるので、生産性向上を図ることができる。
【００１０】また、本発明方法によれば半導体素子の固
定時の温度の制限がなくなるため、硬化時の温度が接着
テープの耐熱温度以下という制限のあったマウント材に
ついての制限がなくなる。更に一方では、耐熱温度が高
いことを要求されていたテープや接着剤への制限もなく
なる。
定時の温度の制限がなくなるため、硬化時の温度が接着
テープの耐熱温度以下という制限のあったマウント材に
ついての制限がなくなる。更に一方では、耐熱温度が高
いことを要求されていたテープや接着剤への制限もなく
なる。
【００１１】
【発明の実施の形態】本発明の好適な実施の形態に於い
て、第２工程の金属板上へのリードフレームのリードの
接着は、接着テープを用いて行なわれる。この際、接着
テープのテープ材の耐熱温度は、第１工程におけるマウ
ント材を用いての半導体素子の金属板への固定のための
ベーク温度に対して、高いものであっても低いものであ
っても本発明の実施の形態のうちではあるが、本発明が
解決しようとしている前述の課題を考慮すると、好適な
実施の形態としては、テープ材の耐熱温度は固定のため
の第１工程のベーク温度より低いテープ材を使用する場
合である。
て、第２工程の金属板上へのリードフレームのリードの
接着は、接着テープを用いて行なわれる。この際、接着
テープのテープ材の耐熱温度は、第１工程におけるマウ
ント材を用いての半導体素子の金属板への固定のための
ベーク温度に対して、高いものであっても低いものであ
っても本発明の実施の形態のうちではあるが、本発明が
解決しようとしている前述の課題を考慮すると、好適な
実施の形態としては、テープ材の耐熱温度は固定のため
の第１工程のベーク温度より低いテープ材を使用する場
合である。
【００１２】接着テープを使用しない第２工程の接着法
としては、たとえば接着剤のみの使用の場合がある。
としては、たとえば接着剤のみの使用の場合がある。
【００１３】以下、本発明方法の好適な実施の形態を、
更に図面を参照しながら説明する。図１（ａ）−（ｃ）
は、その製造工程の概要を示す工程断面図である。ま
ず、板厚が５０〜５００μｍ程度の金属板４に半導体素
子６をＡｕリボンやＡｇペーストなどのマウント材を用
いて高温で固定を行い、図１（ｂ）に示すような半導体
素子が金属板に固定された形態とする（第１工程）。続
いてこの図１（ｂ）で示される半導体素子が搭載された
金属板を基材が高分子フィルム等である絶縁性の接着テ
ープを用いて、４２合金材やＣｕ合金材でエッチングや
プレス加工によりリードを形成したリードフレームに張
り合わせ、図１（ｃ）の形態とする（第２工程）。この
とき、半導体素子の搭載された金属板とリードフレーム
を接着テープを用いて張り合わせるタイミングは金属板
の温度が接着テープの耐熱温度以下で有れば可能である
が、貼り付け後のリードの変形防止や貼り付け精度を考
慮するとテープ材のガラス転移温度以下になった温度で
行うのが望ましい。
更に図面を参照しながら説明する。図１（ａ）−（ｃ）
は、その製造工程の概要を示す工程断面図である。ま
ず、板厚が５０〜５００μｍ程度の金属板４に半導体素
子６をＡｕリボンやＡｇペーストなどのマウント材を用
いて高温で固定を行い、図１（ｂ）に示すような半導体
素子が金属板に固定された形態とする（第１工程）。続
いてこの図１（ｂ）で示される半導体素子が搭載された
金属板を基材が高分子フィルム等である絶縁性の接着テ
ープを用いて、４２合金材やＣｕ合金材でエッチングや
プレス加工によりリードを形成したリードフレームに張
り合わせ、図１（ｃ）の形態とする（第２工程）。この
とき、半導体素子の搭載された金属板とリードフレーム
を接着テープを用いて張り合わせるタイミングは金属板
の温度が接着テープの耐熱温度以下で有れば可能である
が、貼り付け後のリードの変形防止や貼り付け精度を考
慮するとテープ材のガラス転移温度以下になった温度で
行うのが望ましい。
【００１４】
【実施例】以下、実施例を示して本発明を更に説明す
る。
る。
【００１５】Ｃｕ合金からなり板厚が２００μｍである
Ｃｕ合金板に半導体素子をＡｕリボンを用いてＡｕ−Ｓ
ｉ共晶方式により窒素雰囲気中で４００℃の温度で固
定、あるいはＡｇペーストを用いて半導体素子を金属板
に仮付けした後にベーク装置を用い窒素雰囲気中で３０
０℃、６０秒で速硬化方式のベークを行い固定し、半導
体素子がＣｕ合金金属板に搭載された状態とした（第１
工程）。続いて、第１工程で得られた半導体素子が固定
されたＣｕ合金板を、基材がポリイミドである接着テー
プを用いて、Ｃｕ合金材でエッチングされパターン形成
されたリードフレーム中央部分に張り合わせた。このと
き、半導体素子の固定されたＣｕ合金板とリードフレー
ムを接着テープを用いて張り合わせるタイミングは金属
板の温度がテープ材・接着材の耐熱温度である２６０℃
以下の２００℃で行った（第２工程）。
Ｃｕ合金板に半導体素子をＡｕリボンを用いてＡｕ−Ｓ
ｉ共晶方式により窒素雰囲気中で４００℃の温度で固
定、あるいはＡｇペーストを用いて半導体素子を金属板
に仮付けした後にベーク装置を用い窒素雰囲気中で３０
０℃、６０秒で速硬化方式のベークを行い固定し、半導
体素子がＣｕ合金金属板に搭載された状態とした（第１
工程）。続いて、第１工程で得られた半導体素子が固定
されたＣｕ合金板を、基材がポリイミドである接着テー
プを用いて、Ｃｕ合金材でエッチングされパターン形成
されたリードフレーム中央部分に張り合わせた。このと
き、半導体素子の固定されたＣｕ合金板とリードフレー
ムを接着テープを用いて張り合わせるタイミングは金属
板の温度がテープ材・接着材の耐熱温度である２６０℃
以下の２００℃で行った（第２工程）。
【００１６】本実施例ではＣｕ合金板に半導体素子の固
定を行っているが、Ｃｕ合金板の代わりに他の金属板や
セラミックス等の絶縁性の基盤を用いてもよい。また、
リードについてもＣｕ材でエッチングあるいはプレス加
工されたものに限らず、４２合金やＴＡＢテープ等の高
分子フィルムに形成されたリードであってもよい。金属
板とリードフレームの接着については接着テープに限ら
ず接着剤のみとしても良いし、アース等の目的でリード
の一部を金属板に接続しても良い。
定を行っているが、Ｃｕ合金板の代わりに他の金属板や
セラミックス等の絶縁性の基盤を用いてもよい。また、
リードについてもＣｕ材でエッチングあるいはプレス加
工されたものに限らず、４２合金やＴＡＢテープ等の高
分子フィルムに形成されたリードであってもよい。金属
板とリードフレームの接着については接着テープに限ら
ず接着剤のみとしても良いし、アース等の目的でリード
の一部を金属板に接続しても良い。
【００１７】
【発明の効果】第１の効果は、半導体素子固定に用いる
マウント材として高温でマウントしなければならない材
料を選択可能とする。その理由はテープの耐熱温度以上
のベークが可能となるからである。
マウント材として高温でマウントしなければならない材
料を選択可能とする。その理由はテープの耐熱温度以上
のベークが可能となるからである。
【００１８】第２の効果は、マウント材としてチップ仮
付け後に高温でベークが必要な材料を選択可能とする。
その理由はテープの耐熱温度以上のベークが可能となる
からである。
付け後に高温でベークが必要な材料を選択可能とする。
その理由はテープの耐熱温度以上のベークが可能となる
からである。
【００１９】第３の効果は、金属板とリードフレームを
張り合わせる接着剤やテープの制限がなくなる。その理
由はテープや接着剤の耐熱温度は低くても良いからであ
る。
張り合わせる接着剤やテープの制限がなくなる。その理
由はテープや接着剤の耐熱温度は低くても良いからであ
る。
【図１】本発明の実施の形態の概要を説明するための工
程断面図で、（ａ）は第１工程開始前、（ｂ）は第１工
程終了時、（ｃ）は第２工程終了時である。
程断面図で、（ａ）は第１工程開始前、（ｂ）は第１工
程終了時、（ｃ）は第２工程終了時である。
【図２】従来技術によるプロセスの概要を説明するため
の工程断面図で、（ａ）はリードに金属板を接着する
前、（ｂ）は接着後の複合リードフレーム、（ｃ）は半
導体素子を固定した状態を示す。
の工程断面図で、（ａ）はリードに金属板を接着する
前、（ｂ）は接着後の複合リードフレーム、（ｃ）は半
導体素子を固定した状態を示す。
１ リード ２ メッキ ３ 接着テープ ４ 金属板 ５ マウント材 ６ 半導体素子
フロントページの続き (58)調査した分野(Int.Cl.6，ＤＢ名) H01L 21/60 311 H01L 21/50 H01L 21/52
Claims (2)
- 【請求項１】 （１）マウント材を用いて半導体素子を
金属板上に固定する第１の工程と、 （２）耐熱温度が前
記第１の工程における固定のためのベーク温度よりも低
温の接着材を用いて、該金属板上にリードフレームのリ
ードを接着する第２の工程とを、上記の順に行なうこと
を特徴とする半導体装置の製造方法。 - 【請求項２】 前記第２の工程が、接着テ−プを用いる
接着である、請求項１に記載の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15079897A JP2947223B2 (ja) | 1997-06-09 | 1997-06-09 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15079897A JP2947223B2 (ja) | 1997-06-09 | 1997-06-09 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10340933A JPH10340933A (ja) | 1998-12-22 |
| JP2947223B2 true JP2947223B2 (ja) | 1999-09-13 |
Family
ID=15504671
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15079897A Expired - Fee Related JP2947223B2 (ja) | 1997-06-09 | 1997-06-09 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2947223B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003037231A (ja) * | 2001-07-23 | 2003-02-07 | Ibiden Co Ltd | モジュール用基板 |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3849978B2 (ja) * | 2002-06-10 | 2006-11-22 | 日東電工株式会社 | 半導体装置の製造方法及びこれに用いる耐熱性粘着テープ |
| JP2007281090A (ja) * | 2006-04-04 | 2007-10-25 | Kansai Electric Power Co Inc:The | ワイドギャップ複合半導体装置 |
| CN113532336B (zh) * | 2020-04-17 | 2024-01-30 | 中铝洛阳铜加工有限公司 | 一种蚀刻用高精度引线框架材料铜带平整度的测试方法 |
-
1997
- 1997-06-09 JP JP15079897A patent/JP2947223B2/ja not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003037231A (ja) * | 2001-07-23 | 2003-02-07 | Ibiden Co Ltd | モジュール用基板 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH10340933A (ja) | 1998-12-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2001024135A (ja) | 半導体装置の製造方法 | |
| JP2560205B2 (ja) | 電力素子用プラスチックパッケージ構造及びその組立方法 | |
| JPH1012773A (ja) | 樹脂封止型半導体装置およびその製造方法 | |
| JP2947223B2 (ja) | 半導体装置の製造方法 | |
| JP2936819B2 (ja) | Ｉｃチップの実装構造 | |
| JP3529507B2 (ja) | 半導体装置 | |
| JPH06120296A (ja) | 半導体集積回路装置 | |
| JP3454192B2 (ja) | リードフレームとそれを用いた樹脂封止型半導体装置およびその製造方法 | |
| JP2986661B2 (ja) | 半導体装置の製造方法 | |
| JP3279844B2 (ja) | 半導体装置及びその製造方法 | |
| JP2748771B2 (ja) | フィルムキャリア半導体装置及びその製造方法 | |
| JP3019065B2 (ja) | 半導体装置の接続方法 | |
| JP2841822B2 (ja) | 混成集積回路の製造方法 | |
| JP3472342B2 (ja) | 半導体装置の実装体の製造方法 | |
| JP3258564B2 (ja) | 半導体装置およびその製造方法 | |
| JPS6290938A (ja) | 半導体装置 | |
| JPH1116939A (ja) | 半導体装置及びその製造方法 | |
| JP2927066B2 (ja) | 樹脂封止型半導体装置の製造方法 | |
| JP2780523B2 (ja) | 半導体装置の実装方法 | |
| JP2000150756A (ja) | 樹脂封止型半導体装置及びリードフレーム | |
| JP2523209Y2 (ja) | 混成集積回路 | |
| JP2532543B2 (ja) | 半導体装置 | |
| JPS62208642A (ja) | 半導体装置の実装方法 | |
| JPH02172245A (ja) | 半導体装置 | |
| JPH1126643A (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |