JP2007281090A - ワイドギャップ複合半導体装置 - Google Patents

ワイドギャップ複合半導体装置 Download PDF

Info

Publication number
JP2007281090A
JP2007281090A JP2006103453A JP2006103453A JP2007281090A JP 2007281090 A JP2007281090 A JP 2007281090A JP 2006103453 A JP2006103453 A JP 2006103453A JP 2006103453 A JP2006103453 A JP 2006103453A JP 2007281090 A JP2007281090 A JP 2007281090A
Authority
JP
Japan
Prior art keywords
sic
wide gap
switching element
brazing
metal substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2006103453A
Other languages
English (en)
Inventor
Yoshitaka Sugawara
良孝 菅原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kansai Electric Power Co Inc
Original Assignee
Kansai Electric Power Co Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kansai Electric Power Co Inc filed Critical Kansai Electric Power Co Inc
Priority to JP2006103453A priority Critical patent/JP2007281090A/ja
Publication of JP2007281090A publication Critical patent/JP2007281090A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode
    • H01L2924/12032—Schottky diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1301—Thyristor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
    • Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
    • Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes

Landscapes

  • Inverter Devices (AREA)

Abstract

【課題】小型軽量化、大電力容量化および高信頼性化できるワイドギャップ複合半導体装置を提供する。
【解決手段】金属基板４０に窒化シリコン絶縁板１７を直接にろう接し、この窒化シリコン絶縁板１７上に金属膜２０を設ける。ＳｉＣ−ＧＴＯサイリスタ１のｎ型ＳｉＣ層２に連なるカソード電極９は、金属基板４０に直接にろう接されている。ＳｉＣ−ＧＴＯサイリスタ１のｐ型エミッタ層６に連なるアノード電極７は、金属膜２０に金属線２８を介して電気的に接続されている。これにより、ＳｉＣ−ＧＴＯサイリスタ１の発熱の低減、放熱性の向上により、小型、軽量、大電力容量および高信頼性のワイドギャップ複合半導体装置が得られる。
【選択図】図１

Description

本発明は、電力容量の比較的大きいワイドギャップ半導体装置に係わり、特に、ワイドギャップ半導体スイッチング素子と、このワイドギャップ半導体スイッチング素子に電気的に逆並列に接続されたフリーホイーリングダイオード素子とを備える大容量ワイドギャップ複合半導体装置に関する。
従来、インバータやコンバータなどの電力変換装置の主回路は、半導体スイッチング素子と、この半導体スイッチング素子に電気的に逆並列に接続されたフリーホイーリングダイオード素子とを基本ユニットとして構成されている。例えば、３相インバータの場合はこの基本ユニットを６組用いて構成されるし、単相インバータの場合はこの基本ユニットを４組用いて構成される。
また、これらの素子は現在はＳｉ半導体材料で構成されており、電力容量の比較的大きい電力変換装置の用途には、次の組み合わせの基本ユニットが一般的に使用されている。
＃１．Ｓｉ−ＩＧＢＴ（Insulated Gate Bipolar Transistor）とＳｉ−ｐｎダイオード
＃２．Ｓｉ−サイリスタとＳｉ−ｐｎダイオード
＃３．Ｓｉ−ＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）とＳｉ−ショットキーダイオード
これらの各素子は各々一対の主電極を持っており、主電流を流すことができる順バイアス時には一方の主電極が高電位に、他方の主電極が低電位になるように電圧印加される。上記主電流を流すことができない逆バイアス時にはその逆になるように電圧印加される。以下の記述では順バイアス時を基準にし、高電位という場合は順バイアス時に高電位であることを指し、低電位という場合は順バイアス時に低電位であることを指すこととする。
また、本明細書において、「Ｓｉ−」とはシリコン製を意味し、「ＳｉＣ−」とはシリコンカーバイト製を意味することとする。
以下、上記＃１の基本ユニットに関して図４を参照しながら、構造と特徴を説明する。
Ｓｉ−ＩＧＢＴ１０１の高電位側の主電極１０２は金属膜１０３Ａにろう接されており、この金属膜１０３Ａは窒化アルミニュームからなる絶縁板１０４Ａにろう接され、更に、この絶縁板１０４Ａは金属基板１０５にろう接されている。
一方、Ｓｉ−ｐｎダイオード１１０は低電位側の主電極１１１が金属膜１０３Ｂにろう接されており、この金属膜１０３Ｂは窒化アルミニュームからなる絶縁板１０４Ｂにろう接され、更に、この絶縁板１０４Ｂは金属基板１０５にろう接されている。
上記金属膜１０３Ａと金属膜１０３Ｂ、及び、絶縁板１０４Ａと絶縁板１０４Ｂは、図示していないが紙面に垂直な面内で二次元的に互いに連結されている。
従って、上記Ｓｉ−ＩＧＢＴ１０１の高電位側の主電極１０２はＳｉ−ｐｎダイオード１１０の低電位側の主電極１１１と電気的に接続されており、金属膜１０３Ｂを介してコレクタ端子１２４と電気的に接続されている。このコレクタ端子１２４には外部配線が接続される。
また、上記Ｓｉ−ＩＧＢＴ１０１の低電位側の主電極１０６は金属膜１２０に金属線１０８により電気的に接続されている。
一方、上記Ｓｉ−ｐｎダイオード１１０の高電位側の主電極１１２も金属膜１２０に金属線１２２により電気的に接続されている。
上記金属膜１２０は窒化アルミニューム絶縁板１２１上に設けられている。より詳しくは、上記金属膜１２０は、金属基板１０５にろう接された窒化アルミニューム絶縁板１２１にろう接されている。また、上記金属膜１２０には、外部配線との接続のためのエミッタ端子１２５がろう接さている。
従って、上記Ｓｉ−ＩＧＢＴ１０１の低電位側の主電極１０６とＳｉ−ｐｎダイオード１１０の高電位側の主電極１１２とは、それぞれ、エミッタ端子１２５に金属膜１２０を介して電気的に接続されている。この結果、上記コレクタ端子１２４とエミッタ端子１２５との間において、Ｓｉ−ＩＧＢＴ１０１にはＳｉ−ｐｎダイオード１１０が逆並列に接続されている。
また、上記Ｓｉ−ＩＧＢＴ１０１のゲート電極１０７は金属膜１２３に金属線１０９により電気的に接続されている。この金属膜１２３には外部配線との接続のためのゲート端子１２６がろう接されている。これにより、上記Ｓｉ−ＩＧＢＴ１０１のゲート電極１０７がゲート端子１２６に金属膜１２３を介して電気的に接続されている。
また、上記各素子、各端子および金属基板１０５は、固い有機物絶縁樹脂からなる外囲器１２７で覆われており、その外囲器１２７内には柔らかい有機物絶縁樹脂１２８が充填されている。
なお、外部配線は、各端子に設けたネジ穴１２９，１３０．１３１に螺合するネジによって各端子にネジ止めされる。
Ｓｉ−サイリスタとＳｉ−ｐｎダイオードとを組み合わせた基本ユニットや、Ｓｉ−ＭＯＳＦＥＴとＳｉ−ショットキーダイオードとを組み合わせた基本ユニットも、Ｓｉ−ＩＧＢＴ１０１とＳｉ−ｐｎダイオード１１０とを組み合わせた基本ユニットと同様の構成である。
このように、従来技術ではＳｉ素子からなる基本ユニットは、一般に１枚の金属基板に、窒化アルミニューム等からなる絶縁板をろう接して、この絶縁板に金属膜をろう接して、更に、この金属膜に、スイッチング素子の高電位側の主電極とフリーホイーリングダイオード素子の低電位側の主電極と各端子とをろう接して構成されている。
この結果、スイッチング素子の高電位側の主電極が、同一金属基板上の窒化アルミニューム絶縁板にろう接した金属膜を介してダイオード素子の低電位側の主電極に接続されるので、個別に作製されたスイッチング素子，ダイオード素子を用いて基本ユニットを構成する場合に比べて、小型軽量にすることができる。
また、上記Ｓｉ素子と金属基板とは熱膨脹率の差が大きいが、両者の中間の熱膨脹率をもつ窒化アルミニュームからなる絶縁板を介してＳｉ素子を金属基板に搭載することにより、Ｓｉ素子と金属基板との熱膨脹率の差を窒化アルミニューム絶縁板で緩和し、熱ストレスによるＳｉ素子の破壊を抑制できる。
上記Ｓｉ素子は材料であるＳｉの物理的性質に規制されて、現在、耐圧の大幅な向上や損失の大幅な低減、大幅な高速化が困難である結果、Ｓｉ素子からなる基本ユニットの大幅な大電力容量化が困難である。
一方、ＳｉＣ等のワイドギャップ半導体は、Ｓｉに比べて優れた物理特性を有しており大幅な高性能化が可能である。例えば、ＳｉＣはＳｉよりも、エネルギーギャップが約３倍以上大きく、絶縁破壊電界強度も約１０倍大きく、電子の飽和速度も２倍大きいので、ＳｉＣで形成した素子は、Ｓｉで形成した素子よりも、３倍以上の高温で動作できるし、約１０倍の高耐圧や１／１００の低損失化および１０倍の高速化が期待できる。
そこで、ＳｉＣスイッチング素子とＳｉＣダイオード素子とからなる基本ユニットを形成することや、Ｓｉスイッチング素子とＳｉＣダイオード素子とからなるハイブリッド基本ユニットを形成することが検討されている。
しかし、後者のＳｉスイッチング素子とＳｉＣダイオード素子とからなるハイブリッド基本ユニットの場合は、やはりＳｉ材料の物理的性質に規制されて、大幅な大電力容量化が困難である。
一方、前者のＳｉＣスイッチング素子とＳｉＣダイオード素子からなる基本ユニットの中で、ＳｉＣ−ＭＯＳＦＥＴとＳｉＣ−ｐｎダイオードとの組み合わせや、ＳｉＣバイポーラトランジスタとＳｉＣ−ｐｎダイオードとの組み合わせ等の３層の基本半導体層からなるトランジスタを用いて構成するＳｉＣ基本ユニットは、図４のＳｉ基本ユニットと同様に、１枚の金属基板にろう接した絶縁板上の金属膜に、ＳｉＣスイッチング素子の高電位側の主電極とＳｉＣダイオード素子の低電位側の主電極とをろう接し、ＳｉＣスイッチング素子の低電位側の主電極とＳｉＣダイオード素子の高電位側の主電極とを互いに結線して形成できる。
また、上記Ｓｉ−ＩＧＢＴとＳｉＣダイオードとの組み合わせや、ＳｉサイリスタとＳｉＣダイオードとの組み合わせで構成するハイブリッド基本ユニットも、上記と同様に形成できる。
しかし、少なくとも４層の基本半導体層からなり最も大電力容量化に適するＳｉＣ−ＩＧＢＴとＳｉＣダイオードとの組み合わせや、ＳｉＣサイリスタとＳｉＣダイオードとの組み合わせのＳｉＣ基本ユニットは、１枚の金属基板にろう接した絶縁板上の金属膜に、ＳｉＣスイッチング素子の高電位側の主電極とＳｉＣフリーホイーリングダイオード素子の低電位側の主電極とをろう接し、スイッチング素子の低電位側の主電極とＳｉＣフリーホイーリングダイオード素子の高電位側の主電極とを結線するという構造では作製することができない。これは、ＳｉＣ半導体はＳｉ半導体と異なり低電気抵抗のｐ型層の形成が著しく困難だからである。
具体的には、上記Ｓｉ−ＩＧＢＴ１０１をＳｉＣ−ＩＧＢＴに変更し、Ｓｉ−ｐｎダイオード１１０をＳｉＣ−ｐｎダイオードに変更した場合、ＳｉＣ−ＩＧＢＴの高電位側の主電極が接続されるｐ＋型ＳｉＣ層の電気抵抗が高くなるため、電力損失が増大し、ｐ＋型ＳｉＣ層の発熱が増加する結果、ＳｉＣ−ＩＧＢＴの積層欠陥が増加して、信頼性が低下してしまう。
すなわち、ＳｉＣ−ＩＧＢＴやＳｉＣサイリスタは動作時にオン電圧が増大してゆくので信頼性が低いという問題がある。
以上のように、従来の複合半導体装置の構造では、最も大電力容量化に適するＳｉＣ−ＩＧＢＴやＳｉＣサイリスタとＳｉＣダイオードとの組み合わせでは基本ユニットを形成することができず、小型軽量で大電力容量化、高信頼性化に好適なワイドギャップ複合半導体装置の形成が困難であるという課題があった。
「電気工学ハンドブック（第６版）」，電気学会，オーム社，２００１年，ｐ．８２０
本発明の課題は、小型軽量化、大電力容量化および高信頼性化できるワイドギャップ複合半導体装置を提供することにある。
上記課題を解決するため、本発明のワイドギャップ複合半導体装置は、
金属基板と、
上記金属基板に直接にろう接された第１の絶縁板と、
上記第１の絶縁板上に設けられた第１の金属膜と、
上記金属基板上に設けられると共に、ｎ型ワイドギャップ半導体層とｐ型ワイドギャップ半導体層とからなる少なくとも４層の半導体層を含む少なくとも１つのバイポーラスイッチング素子と、
上記第１の金属膜上に設けられると共に、少なくともｎ型ワイドギャップ半導体層を含む少なくとも１つのダイオード素子と
を備え、
上記バイポーラスイッチング素子の上記ｎ型ワイドギャップ半導体層に連なる低電位側の主電極は、上記金属基板に直接にろう接されている一方、上記バイポーラスイッチング素子の上記ｐ型ワイドギャップ半導体層に連なる高電位側の主電極は、上記第１の金属膜に配線を介して電気的に接続されており、且つ、
上記ダイオード素子の上記ｎ型ワイドギャップ半導体層に連なる低電位側の主電極は、上記第１の金属膜に直接にろう接されている一方、上記ダイオード素子の高電位側の主電極は、上記金属基板に配線を介して電気的に接続されていることを特徴としている。
本明細書において、金属基板とは厚さが１ｍｍ以上の金属板を指し、金属膜とは厚さが１μｍ以上の金属の膜を指す。ただし、上記金属の膜の厚さは上記金属板の厚さ以下とする。また、上記金属の膜の厚さは上記金属板の厚さと略同じでもよい。
一実施形態のワイドギャップ複合半導体装置では、
上記バイポーラスイッチング素子はＳｉＣバイポーラスイッチング素子であり、
上記ダイオード素子はＳｉＣダイオード素子である。
一実施形態のワイドギャップ複合半導体装置では、
上記金属基板にろう接された第１の金属端子と、
上記第１の金属膜にろう接された第２の金属端子と、
上記金属基板にろう接された第２の絶縁板と、
上記第２の絶縁板上に設けられると共に、上記バイポーラスイッチング素子の制御電極が配線を介して電気的に接続された第２の金属膜と、
上記第２の金属膜にろう接された第３の金属端子と
を備える。
一実施形態のワイドギャップ複合半導体装置では、
上記バイポーラスイッチング素子の上記低電位側の主電極と上記金属基板、上記ダイオード素子の上記低電位側の主電極と上記第１の金属膜は、それぞれ、金系統のろう材によってろう接されている。
一実施形態のワイドギャップ複合半導体装置では、
上記ろう材は、金シリコン、金ゲルマニューム、金スズ、金スズ鉛、金スズ銀、金インジューム、金アンチモン、金ガリウムおよび金テルルのうちの少なくとも１つを含む。
一実施形態のワイドギャップ複合半導体装置では、
上記バイポーラスイッチング素子の上記低電位側の主電極と、上記ダイオード素子の上記低電位側の主電極とは、それぞれ、金を主成分として含み、
上記金属基板の上記バイポーラスイッチング素子側の表面と、上記第１の金属膜の上記ダイオード素子側の表面とは、それぞれ、金メッキされている。
一実施形態のワイドギャップ複合半導体装置では、
上記バイポーラスイッチング素子の上記低電位側の主電極と上記金属基板とのろう接により形成されるろう接部の金の重量パーセントは、上記ダイオード素子の上記低電位側の主電極と上記第１の金属膜とのろう接により形成されるろう接部の金の重量パーセント以上である。
また、より好ましくは、上記バイポーラスイッチング素子の上記低電位側の主電極と上記金属基板とのろう接により形成されるろう接部の金の重量パーセントは、上記ダイオード素子の上記低電位側の主電極と上記第１の金属膜とのろう接により形成されるろう接部の金の重量パーセントよりも大きくする。
一実施形態のワイドギャップ複合半導体装置では、
上記バイポーラスイッチング素子の上記低電位側の主電極と上記金属基板とのろう接により形成されるろう接部の厚さは、上記ダイオード素子の上記低電位側の主電極と上記第１の金属膜とのろう接により形成されるろう接部の厚さ以上である。
また、より好ましくは、上記バイポーラスイッチング素子の上記低電位側の主電極と上記金属基板とのろう接により形成されるろう接部の厚さは、上記ダイオード素子の上記低電位側の主電極と上記第１の金属膜とのろう接により形成されるろう接部の厚さよりも厚くする。
背景技術においてＳｉＣバイポーラスイッチング素子を例に挙げて説明したように、ワイドギャップ半導体からなるバイポーラスイッチング素子には、通電により素子のオン電圧が大きくなってゆくという劣化現象が存在する。これは、素子内部の積層欠陥が通電により拡大してゆき、この結果、積層欠陥部で消滅する電子や正孔等のキャリアが増大してゆくためと理解されている。
また、本発明者は、ワイドギャップ半導体からなるバイポーラスイッチング素子、特にＳｉＣバイポーラスイッチング素子およびＧａＮバイポーラスイッチング素子のスイッチングオフ時には電子や正孔等のキャリアが積層欠陥部では早く消滅するので、スイッチングオフ時には素子内で電流の不均衡が生じ積層欠陥の無い部分に過度的に極度の電流集中が発生して素子が劣化しついには破壊に至ることを新たに見出した。
このように、上記バイポーラスイッチング素子は積層欠陥の増大に起因する劣化現象により大きく信頼性が損ねられている。この積層欠陥の増大は素子の動作温度が高いと加速され且つ熱的機械的ストレスが大きくても加速され更に信頼性を損ねる。
本発明の根幹は、上記バイポーラスイッチング素子と銅やモリブデン等の金属基板とには大きな熱膨張率の差があり、素子の動作時には大きな熱ストレスが発生するにもかかわらず、動作時の電流密度と使用温度とが所定の条件範囲内では、所定のろう材を用い、且つ、バイポーラスイッチング素子のろう接する側の電極として金を主成分とする電極を用いて、バイポーラスイッチング素子の上記電極を金属基板にろう接することにより、熱ストレスでバイポーラスイッチング素子が劣化したり破壊したりしないことを見いだし、且つこれを積極的に活用できるワイドギャップ複合半導体装置の構造を着想したことにある。
ここで、上記所定の条件範囲内の電流密度および使用温度とは、実用レベルの使用条件範囲内の電流密度および使用温度を指し、７０Ａ／ｃｍ２〜１３００Ａ／ｃｍ２および−５０℃〜８００℃であり、好ましくは１００Ａ／ｃｍ２〜８００Ａ／ｃｍ２および−３０℃〜５００℃である。
また、上記所定のろう材とは、金系統のろう材であり、金シリコンや金ゲルマニューム、金スズ、金スズ鉛、金スズ銀、金インジューム、金アンチモン、金ガリウム、金テルル等である。
また、上記バイポーラスイッチング素子や、ワイドギャップ半導体を含むダイオード素子の低電位側の主電極が金を主成分とする構成であり、且つ、その主電極がろう接される金属部の表面も金メッキされているのが好ましい。
これは次の理由による。すなわち、上記バイポーラスイッチング素子の低電位側の主電極を金属基板に直接にろう接する時や、ダイオード素子の低電位側の主電極を第１の金属膜に直接にろう接する時、溶融したろう材には主電極の金のみならず金属部の表面の金も溶け込むので、ろう接後に形成されるろう接部は金の比率が増大して融点が高くなるため、高温で動作できるというＳｉＣ等のワイドギャップ半導体の特徴を生かすことができ、且つ、ろう材が金を主成分とすることによって、上記ろう接部が柔らかくなるためであり、且つ、金の比率が増大することにより、さらに柔らかくなるので、バイポーラスイッチング素子およびダイオード素子が受ける熱的機械的なストレスを少なくすることができることによる。但し、当然ながら、低コスト化の観点からは、金メッキによる金層は極力薄くし、ろう接部の金の重量パーセントは許容範囲で極力小さくするのが好ましい。
更に、上記バイポーラスイッチング素子のろう接部の金の重量パーセントはダイオード素子のろう接部の金の重量パーセントよりも大きくするのが好ましい。これは、上記バイポーラスイッチング素子はダイオード素子とは異なり熱膨張緩和用の絶縁板を用いず金属基板に直接にろう接しているので、受ける熱ストレスがダイオード素子よりも大きいが、バイポーラスイッチング素子のろう接部の金の重量パーセントはダイオード素子のろう接部の金の重量パーセントよりも大きくすることにより、バイポーラスイッチング素子のろう接部が柔らかくなって、バイポーラスイッチング素子が受ける熱的機械的なストレスが緩和され、バイポーラスイッチング素子への熱的機械的なストレスの悪影響が抑制されて、バイポーラスイッチング素子の信頼性を高くできるからである。上記バイポーラスイッチング素子のろう接部の金の重量パーセントを大きくすることは、例えば、バイポーラスイッチング素子のろう接する側の主電極の厚さをダイオード素子のろう接する側の主電極の厚さよりも厚くしたり、金属基板のバイポーラスイッチング素子側の表面の金の厚さを第１の金属膜のダイオード素子側の表面の金よりも厚くしたりして達成できる。
上記バイポーラスイッチング素子のろう接部の厚さはダイオード素子のろう接部の厚さよりも厚いことが好ましいが、ダイオード素子のろう接部の厚さと同じであっても良い。
上記バイポーラスイッチング素子はダイオード素子とは異なり熱膨張緩和用の絶縁板を用いず直接金属基板にろう接しているので、受ける熱ストレスがダイオード素子よりも大きいが、バイポーラスイッチング素子のろう接部は柔らかできて熱ストレスを緩和できるから、バイポーラスイッチング素子のろう接部を厚くすることにより、バイポーラスイッチング素子への熱ストレスの悪影響を抑制して、信頼性を高くできる。
上記バイポーラスイッチング素子のろう接部の厚さを厚くすることは、バイポーラスイッチング素子のろう接に用いる金系のろう材の厚さを厚くしたり、バイポーラスイッチング素子のろう接時に金属基板上で行うスクラブの面積範囲を小さくすることにより達成できる。
上記スクラブとは、例えば金属基板上にろう材とバイポーラスイッチング素子を重ねて載せ、温度を上げてろう材を溶融した後、バイポーラスイッチング素子を金属基板に接触した状態で前後左右に動かすことにより、溶融したろう材中の空気などを除去したり、バイポーラスイッチング素子の電極全面にろう材が付着するようにする作業である。
上記バイポーラスイッチング素子のろう接部の金の重量パーセントや厚さをダイオートのろう接部の金の重量パーセントや厚さよりも大きくするためのろう接プロセスとしては次のプロセスが好ましい。
（１）不活性雰囲気中で所定の温度に上昇した金属基板および金属膜上に、所定の金の重量パーセントと厚さのろう材を載せ、このろう材上に重ねてバイポーラスイッチング素子およびダイオード素子を各々載せる。
（２）金属基板の温度をろう材の溶融温度以上の温度Ａ度に上げて所定の面積範囲内でスクラブを行う。
（３）１０〜６０秒程度の短時間、金属基板の温度を温度Ａよりも高い温度Ｂにあげた後、金属基板の温度を室温まで下げてろう接を終了する。このように、１０〜６０秒程度の短時間で温度Ｂにするのは、上記（２）のスクラブ時にろう材に溶融しないで残っているバイポーラスイッチング素子の電極の金や金属基板および金属膜上の金を、一部ろう材に更に溶融させることにより金の重量パーセントを更に大きくし、バイポーラスイッチング素子への熱ストレスの悪影響を抑制して、信順性を高くするためである。
なお、上記（３）の前に、バイポーラスイッチング素子およびダイオード素子に錘を載せて、この錘の重さによって、バイポーラスイッチング素子と金属基板との間や、ダイオード素子と金属膜と間の溶融しているろう材を押し出すことにより、ろう材の厚さを所定の適正値にするのも、場合によっては好ましい。
なお、上記バイポーラスイッチング素子およびダイオード素子が受ける機械的ストレスに関しては、実験では素子のサイズは一辺が５３ｍｍを越えて大きくなると機械的ストレスが大きくなり劣化や破壊が激増するので、素子のサイズは一辺が５３ｍｍ以下にするのが好ましい。
本発明の複合半導体装置では、金属基板上に、ｎ型ワイドギャップ半導体層とｐ型ワイドギャップ半導体層とからなる少なくとも４層の半導体層を含むバイポーラスイッチング素子が設けられている。このバイポーラスイッチング素子と金属基板との大きな熱膨張率の差を緩和するためにバイポーラスイッチング素子と金属基板との間に絶縁板を設けていないが、バイポーラスイッチング素子はＳｉ素子に比べて応力に強いので壊れ難い。
また、上記バイポーラスイッチング素子に関してｎ型ワイドギャップ半導体層に連なる低電位側の主電極は金属基板に直接にろう接されているから、バイポーラスイッチング素子の熱が金属基板に放出され、バイポーラスイッチング素子の熱的ストレスを低減できる。従って、上記バイポーラスイッチング素子において積層欠陥の拡大に起因する劣化現象を抑制できるので、信頼性を高くすることができる。
また、上記バイポーラスイッチング素子と金属基板との間には絶縁板が設けられていないから、バイポーラスイッチング素子と金属基板との間の熱抵抗を低減できる。従って、上記バイポーラスイッチング素子の放熱を良くできるので、バイポーラスイッチング素子の接合温度を低く抑え、バイポーラスイッチング素子の熱ストレスを更に低減でき、より信頼性を高くできる。もしくは、上記バイポーラスイッチング素子の接合温度の上昇の余地が大きくなるので、バイポーラスイッチング素子の電流密度をさらに大きくでき、大電力容量化ができる。
また、本発明の複合半導体装置は、上記バイポーラスイッチング素子を用いているので、他のＳｉＣトランジスタやＳｉスイッチング素子を用いた従来の複合半導体装置に比べて大幅な小型軽量化ができる。すなわち、上記バイポーラスイッチング素子は、同一耐圧のＳｉＣトランジスタやＳｉスイッチング素子に比べてオン抵抗が１／５以下と著しく小さいので、同一の電力容量のＳｉＣトランジスタやＳｉスイッチング素子よりもチップサイズを大幅に小さくできる。この結果、上記金属基板を大幅に小さくできるので大幅な小型軽量化が達成できる。
ところで、半導体素子に通電すると素子の内部抵抗により、半導体素子の接合温度が高くなり、一定の上限温度を超えると、半導体素子は半導体としての機能を失って破壊されてしまうので、この上限温度以下で使用しなければならない。
本発明の複合半導体装置は、上記バイポーラスイッチング素子の上記低電位側の主電極が窒化アルミニュームや窒化シリコン等の絶縁板を介さずに金属基板に直接にろう接されているので、図４の従来の複合半導体装置に比べてスイッチング素子と金属基板との間の熱抵抗が小さい。この結果、上記バイポーラスイッチング素子内部で発生した熱の放散が良いことによって、スイッチング素子の接合温度と通電電流とを同じにした図４の従来の複合半導体装置よりも放散が良い分、バイポーラスイッチング素子のチップサイズを小さくできるので、金属基板を更に小さくでき、更なる小型軽量化が達成できる。
また、高価な窒化アルミニュームや窒化シリコン等の絶縁板を用いずに、バイポーラスイッチング素子の上記低電位側の主電極が金属基板に直接にろう接されているので、絶縁板の使用量を大幅に低減でき、製造コストを大きく下げることができる。上記金属基板を大幅に小さくできることによっても更に低コスト化ができるという効果もある。
上記バイポーラスイッチング素子はＳｉＣトランジスタやＳｉスイッチング素子に比べてオン抵抗が著しく小さいので、これに見合うだけ電流密度を大きくしても同一の素子内部発熱に押さえることができるので、チップサイズが同一の場合にはＳｉＣトランジスタやＳｉスイッチング素子よりも大幅に電流容量を大きくでき大電力容量化ができる。
また、窒化アルミニュームや窒化シリコン等の絶縁板を用いずに、バイポーラスイッチング素子の上記低電位側の主電極が金属基板に直接にろう接されているので、図４の従来の複合半導体装置に比べてスイッチング素子と金属基板との間の熱抵抗が小さい。この結果、上記バイポーラスイッチング素子内部で発生した熱の放散が良いことによって、バイポーラスイッチング素子の接合温度を低減できるので、同じ接合温度のＳｉスイッチング素子に比べて、バイポーラスイッチング素子により大きな電流を流すことができ、更なる大電力容量化ができる。
また、素子の温度が高くなるとキャリアの寿命が長くなり、オフ時に素子内部に残存するキャリアが多くなり、オフ時間が長くなるが、バイポーラスイッチング素子は電流密度が同一のＳｉスイッチング素子に比べて接合温度を低くできるので、オフ時間が長くならない。この結果、上記バイポーラスイッチング素子はより高速またはより高周波の動作ができるので、バイポーラスイッチング素子のスイッチング損失を低減でき、その分電流を増大できるので大電力容量化ができる。
また、上記バイポーラスイッチング素子は、電流密度が同一のＳｉスイッチング素子に比べて、接合温度を低くできるので、高電圧印加時のリーク電流の発生と増幅を低くできるため動作時の素子耐圧を高くでき、より高電圧で使用できるので大電力容量化ができる。この場合、素子耐圧を接合温度で制限される限度一杯までは増大しないで、その分電流密度を増大し電流容量を大きくすることによっても大電力容量化ができる。
また、本発明の類似概念として、上記ダイオード素子を金属基板に直接にろう接し、上記バイポーラスイッチング素子を絶縁板上の金属膜にろう接する構成も考えられるが、本発明では、上記バイポーラスイッチング素子に起因するメリットを享受するために、上記バイポーラスイッチング素子を金属基板に直接にろう接し、上記ダイオード素子を絶縁板上の金属膜にろう接する構成にすることが肝要である。
すなわち、上記バイポーラスイッチング素子は上記ダイオード素子に比べて、制御電極用部分を有するので同じ大きさの主電流を制御するためには素子のサイズを５０％から８０％近く大きくする必要があるが、本発明では、上記バイポーラスイッチング素子の上記低電位側の主電極が窒化アルミニュームや窒化シリコン等の絶縁板を介さずに金属基板に直接にろう接されているので、上記バイポーラスイッチング素子の熱放散が良くなり電流密度を高くできる分、上記バイポーラスイッチング素子のチップサイズを小さくできる。上記バイポーラスイッチング素子と上記ダイオード素子とに関してチップサイズを小さくできる比率が同じでも、本発明の構成の場合は、チップサイズの大きいバイポーラスイッチング素子の方を小さくできるので、削減できるチップサイズの絶対値は上記類似概念よりも大きい。従って、より大きな小型軽量化が達成できる。
一実施形態の複合半導体装置では、上記バイポーラスイッチング素子の上記低電位側の主電極と金属基板とのろう接に金系統のろう材を用いるので、バイポーラスイッチング素子の放熱性が向上し、バイポーラスイッチング素子の熱的ストレスを更に低減できる。
上記バイポーラスイッチング素子の低電位側の主電極と金属基板とのろう接に金系統のろう材を用いることによって、ろう接後に形成されるろう接部が柔らかくなるので、バイポーラスイッチング素子の機械的ストレスを低減できる。
本発明のワイドギャップ複合半導体装置によれば、上記バイポーラスイッチング素子はＳｉＣトランジスタやＳｉスイッチング素子に比べてオン抵抗が大幅に低いことによって、同一容量のＳｉＣトランジスタやＳｉスイッチング素子よりもチップサイズを大幅に小さくすることができるので小型軽量化できる。
また、上記バイポーラスイッチング素子のｎ型ワイドギャップ半導体層に連なる低電位側の主電極は、金属基板に直接にろう接されていることによって、バイポーラスイッチング素子内で生じた熱が金属基板へ効率良く放出されるので、金属基板を小さくしても、バイポーラスイッチング素子の積層欠陥の増加を防ぐことができる。従って、上記金属基板を小さくできるので更に小型軽量化できる。
また、上記バイポーラスイッチング素子のｎ型ワイドギャップ半導体層に連なる低電位側の主電極は、金属基板に直接にろう接されていることによって、バイポーラスイッチング素子内で生じた熱が金属基板へ効率良く放出されるので、電流密度が同一であるＳｉスイッチング素子に比べて、バイポーラスイッチング素子の接合温度を低くできる。従って、上記バイポーラスイッチング素子はオフ時間が長くならないので高速または高周波の動作ができる。この結果、上記バイポーラスイッチング素子のスイッチング素子の損失を低減できる分、バイポーラスイッチング素子に流せる電流を大きくできるので大電力容量化できる。
また、上記バイポーラスイッチング素子はＳｉＣトランジスタやＳｉスイッチング素子に比べてオン抵抗が著しく低いことによって、ＳｉＣバイポーラスイッチング素子の電流密度を大きくしても、バイポーラスイッチング素子の発熱が高くなるのを防ぐことができるので、チップサイズが同一のＳｉＣトランジスタやＳｉスイッチング素子に比べて更に大電力容量化できる。
また、上記バイポーラスイッチング素子のｎ型ワイドギャップ半導体層に連なる低電位側の主電極は、金属基板に直接にろう接されていることによって、バイポーラスイッチング素子内で生じた熱が金属基板へ効率良く放出されるので、バイポーラスイッチング素子の熱ストレスを低減できる。従って、上記バイポーラスイッチング素子における積層欠陥の増加を抑制できるので、ワイドギャップ複合半導体装置の信頼性を向上できる。
また、上記バイポーラスイッチング素子のｎ型ワイドギャップ半導体層に連なる低電位側の主電極は、上記金属基板に直接にろう接されているから、バイポーラスイッチング素子の熱を金属基板で放出することができると共に、バイポーラスイッチング素子を含む電気回路の一部を金属基板で形成することができる。つまり、上記金属基板が、バイポーラスイッチング素子の放熱板の役割を果たす上、バイポーラスイッチング素子の配線の役割も果たす。従って、上記複合半導体装置の部品点数が少なくなって、製造コストを低減できる。
また、上記バイポーラスイッチング素子の低電位側の主電極に連なるｎ型ワイドギャップ半導体層は電気抵抗を小さくできるので、そのｎ型ワイドギャップ半導体層の厚さを厚くしても、バイポーラスイッチング素子で積層欠陥が増加するのを抑えることができる。従って、上記ｎ型ワイドギャップ半導体層の厚さを厚くして、バイポーラスイッチング素子が製造時に損傷するのを防ぐことができる。
以下、本発明の好適な実施形態を図１および図２を参照して説明する。図１および図２のそれぞれでは、各実施形態のワイドギャップ複合半導体装置を１個のセグメントで簡略的に示しており、実際のワイドギャップ複合半導体装置はこのセグメントを図の左右および前後方向に複数個連結して、更に素子周辺に電界を緩和し高耐圧を実現するためのターミネーションを設けている。各図において、図示された各要素の寸法は、実際の寸法とは対応していない。
（第１実施形態）
図１は、本発明の第１実施形態の耐圧５ｋＶ１５０Ａの大容量ワイドギャップ複合半導体装置の概略断面図である。
上記ワイドギャップ複合半導体装置は、ＳｉＣ−ＧＴＯ（Gate Turn Off）サイリスタ１およびＳｉＣ−ｐｎダイオード１０で構成された基本ユニットを備えている。このＳｉＣ−ＧＴＯサイリスタ１およびＳｉＣ−ｐｎダイオード１０は、それぞれ、図１の紙面に垂直な方向に長いストライプ状の形状であってもよいし、または、円形や四角形等の形状であってもよい。なお、上記ＳｉＣ−ＧＴＯサイリスタ１はＳｉＣバイポーラスイッチング素子の一例である。また、上記ＳｉＣ−ｐｎダイオード１０はＳｉＣダイオード素子の一例である。
上記ＳｉＣ−ＧＴＯサイリスタ１はＳｉＣを母材としている。より詳しくは、上記ＳｉＣ−ＧＴＯサイリスタ１は、ｎ型エミッタとして機能する厚さ３００μｍの高不純物濃度のｎ型ＳｉＣ層２と、このｎ型ＳｉＣ層２上に順次積層された厚さ約１０μｍのｐ型バッファー層３、厚さ約６０μｍの低不純物濃度のｐ型ベース層４、厚さ約１．５μｍの低不純物濃度のｎ型ベース層５、および、厚さ約２μｍの高不純物濃度のｐ型エミッタ層６とを有している。
上記ｐ型エミッタ層６上にはアノード電極７が形成され、ｎ型ベース層５上にはゲート電極８が形成されている。また、上記ｎ型ＳｉＣ層２下にはカソード電極９が形成されている。なお、上記アノード電極７は、ＳｉＣバイポーラスイッチング素子のｐ型ワイドギャップ半導体層に連なる高電位側の主電極の一例である。また、上記カソード電極９は、ＳｉＣバイポーラスイッチング素子のｎ型ワイドギャップ半導体層に連なる低電位側の主電極の一例である。そして、上記ゲート電極８がＳｉＣバイポーラスイッチング素子の制御電極の一例である。
上記カソード電極９は図示しないが複数の金属層からなる積層構造を有し、ろう接側の部分つまり最下層が厚さ４．０μｍの金層である。
一方、上記ＳｉＣ−ｐｎダイオード１０はｎ型カソードとして機能する厚さ３００μｍの高不純物濃度のｎ型ＳｉＣ層１１と、このｎ型ＳｉＣ層１１上に順次積層された厚さ約６０μｍの低不純物濃度のｎ型ドリフト層１２、および、厚さ約２μｍの高不純物濃度のｐ型アノード層１３とを有している。
上記ｐ型アノード層１３上にはアノード電極１４が形成され、ｎ型カソード層１１下にはカソード電極１５が形成されている。なお、上記アノード電極１４は、ＳｉＣダイオード素子の高電位側の主電極である。また、上記カソード電極１５は、ＳｉＣダイオード素子のｎ型ワイドギャップ半導体層に連なる低電位側の主電極である。
上記カソード電極１５は図示しないが複数の金属層からなる積層構造を有し、ろう接側の部分つまり最下層が厚さ１．５μｍの金層である。
また、上記ワイドギャップ複合半導体装置は、金属基板４０、窒化シリコン絶縁板１７，２６および金属膜２０，３０を備えている。なお、上記窒化シリコン絶縁板１７は第１の絶縁板の一例、金属膜２０は第１の金属膜の一例、窒化シリコン絶縁板２６は第２の絶縁板の一例、金属膜３０は第２の金属膜の一例である。
上記金属基板４０には、ＳｉＣ−ＧＴＯサイリスタ１のカソード電極９および窒化シリコン絶縁板１７が直接ろう接されている。この結果、上記金属基板４０とＳｉＣ−ＧＴＯサイリスタ１のカソード電極９との間にはろう接部であるろう接層１６が形成され、金属基板４０と窒化シリコン絶縁板１７との間にはろう接層１８が形成されている。
上記窒化シリコン絶縁板１７には金属膜２０が直接ろう接され、この金属膜２０にはＳｉＣ−ｐｎダイオード１０のカソード電極１５が直接ろう接されている。この結果、上記窒化シリコン絶縁板１７と金属膜２０との間にはろう接層１９が形成され、金属膜２０とＳｉＣ−ｐｎダイオード１０のカソード電極１５との間にはろう接部であるろう接層２１が形成されている。
上記金属基板４０のＳｉＣ−ＧＴＯサイリスタ１側の表面と、金属膜２０のＳｉＣ−ｐｎダイオード１０側の表面とはそれぞれ金メッキされている。この金属基板４０のＳｉＣ−ＧＴＯサイリスタ１側の表面に金メッキで形成される金層の厚さは約１．５μｍである。また、上記金属膜２０のＳｉＣ−ｐｎダイオード１０側の表面に金メッキで形成される金層の厚さも約１．５μｍである。なお、上記金属基板４０のＳｉＣ−ＧＴＯサイリスタ１側の表面に金メッキで形成される金層の厚さは、金属膜２０のＳｉＣ−ｐｎダイオード１０側の表面に金メッキで形成される金層の厚さ以上にしても良い。
上記ＳｉＣ−ＧＴＯサイリスタ１のカソード電極９のろう接のためのろう材は、シリコンが重量パーセントで約３％含有された金シリコンである。また、上記ＳｉＣ−ｐｎダイオード１０のカソード電極１５のろう接のためのろう材も、シリコンが重量パーセントで約３％含有された金シリコンである。
上記ろう接層１６の含有シリコンの重量パーセントは約２．３％であり、ろう接層２１の含有シリコンの重量パーセントは約２．７％である。また、上記ろう接層１６の厚さは約４２μｍであり、ろう接層２１の厚さは約１８μｍである。なお、上記ろう接層１６の厚さはろう接層２１の厚さと同じにしても良い。なお、上記ろう接層１６の含有シリコンの重量パーセントは、ろう接層２１の含有シリコンの重量パーセント以下にするのが好ましく、ろう接層２１の含有シリコンの重量パーセント未満にするのがより好ましい。また、上記ろう接層１６の厚さは、ろう接層２１の厚さ以上にするのが好ましく、ろう接層２１の厚さよりも厚くするのがより好ましい。
上記ＳｉＣ−ＧＴＯサイリスタ１のカソード電極９のろう接作業、および、ＳｉＣ−ｐｎダイオード１０のカソード電極１５のろう接作業は窒素雰囲気中で行い、スクラブは金属基板４０の温度を約５３０℃にし、且つ、ＳｉＣ−ＧＴＯサイリスタ１のチップ面積の約４倍の面積範囲で行った。その後は、上記金属基板４０の温度を３０秒間約６２０℃に上昇させてから室温までゆっくり冷却してろう接作業を終了した。
また、上記金属基板４０には外部配線をするために各端子が設けられている。すなわち、上記ＳｉＣ−ＧＴＯサイリスタ１のカソード端子２２は金属基板４０に直接ろう接されている。従って、上記金属基板４０とＳｉＣ−ＧＴＯサイリスタ１のカソード端子２２との間にろう接層３２が存在することになる。また、上記ＳｉＣ−ＧＴＯサイリスタ１のアノード端子２３は金属膜２０に直接ろう接されていて、金属膜２０とＳｉＣ−ＧＴＯサイリスタ１のアノード端子２３との間にろう接層３３が存在する。そして、上記アノード端子２３は、金属線２８により金属膜２０を介してＳｉＣ−ＧＴＯサイリスタ１のアノード電極７と結線されている。一方、上記カソード端子２２は金属基板４０を介してＳｉＣ−ＧＴＯサイリスタ１のカソード電極９と結線されている。また、上記ＳｉＣ−ｐｎダイオード１０のアノード電極１４は金属線２７により金属基板４０と結線されており、この金属基板４０を介してカソード端子２２に結線されている。
要するに、上記カソード端子２２は、ろう接層１６，３２および金属基板４０を介してＳｉＣ−ＧＴＯサイリスタ１のカソード電極９に電気的に接続されていると共に、金属基板４０および金属線２７を介してＳｉＣ−ｐｎダイオード１０のアノード電極１４に電気的に接続されている。一方、上記アノード端子２３は、ろう接層３３、金属膜２０および金属線２８を介してＳｉＣ−ＧＴＯサイリスタ１のアノード電極７に電気的に接続されていると共に、ろう接層２１，３３および金属膜２０を介してＳｉＣ−ｐｎダイオード１０のカソード電極１５に電気的に接続されている。なお、上記金属線２７，２８は配線の一例、カソード端子２２は第１の金属端子の一例、アノード端子２３は第２の金属端子の一例である。
また、上記ＳｉＣ−ＧＴＯサイリスタ１のゲート端子２４は金属膜３０に直接ろう接されて、ろう接層３１を介して金属膜３０に電気的に接続されている。このゲート端子２４は、金属線２９により金属膜３０を介してＳｉＣ−ＧＴＯサイリスタ１のゲート電極８と結線されている。つまり、上記ゲート端子２４は、ろう接層３１、金属膜３０および金属線２９を介してＳｉＣ−ＧＴＯサイリスタ１のゲート電極８に電気的に接続されている。
また、上記ＳｉＣ−ＧＴＯサイリスタ１のカソード電極９のろう接、および、ＳｉＣ−ｐｎダイオード１０のカソード電極１５のろう接以外のろう接では、銀ろうをろう材として用いて行われている。上記銀ろうは金系統のろう材よりも融点が高いので、当然ながら、上記ＳｉＣ−ＧＴＯサイリスタ１のカソード電極９のろう接、および、ＳｉＣ−ｐｎダイオード１０のカソード電極１５のろう接は、上記銀ろうを用いるろう接の後に実施されている。なお、上記金属線２９は配線の一例である。また、上記ゲート端子２４は第３の金属端子の一例である。
上記窒化シリコン絶縁板２６は金属基板４０に直接ろう接され、金属膜３０は窒化シリコン絶縁板２６に直接ろう接されている。この結果、上記窒化シリコン絶縁板２６と金属基板４０との間にはろう接層２５が形成され、金属膜３０と窒化シリコン絶縁板２６との間にはろう接層２７が形成されている。
また、上記各ＳｉＣ素子、各端子および金属基板４０は、固い有機物絶縁樹脂からなる外囲器３４で覆われており、外囲器３４内には柔らかい有機物絶縁樹脂３５が充填されている。なお、外部配線は、各端子に設けたネジ穴３６，３７，３８に螺合するネジによって各端子にネジ止めされる。
なお、図１においては、ろう接層の厚さは誇張して厚く記載して金属膜の厚さと同じ厚さに記載しているが、実際は、ろう接層の厚さは金属膜の厚さよりもずっと薄くなっている。
上記構成のワイドギャップ複合半導体装置において、ＳｉＣ−ＧＴＯサイリスタ１は、カソード電極９に負の電圧を印加し、ゲート電極８にアノード電極７を基準にしてビルトイン電圧以下の電圧を印加すると、アノードからゲートに電流が流れ、この電流がトリガとなりアノード−カソード間がオン状態となり通電する。オン状態のＳｉＣ−ＧＴＯサイリスタ１では、ｐ型ベース層４やｎ型ベース層５内に電子や正孔が注入されるため、伝導度変調が生じオン抵抗が大幅に低減する。このＳｉＣ−ＧＴＯサイリスタ１のオン状態において、ゲート電極８にアノード電極７よりも高い電圧を印加し、アノードとゲート間の接合を逆バイアス状態にし、アノード−カソード間を流れる電流をゲート−カソード間に転流させることにより、ＳｉＣ−ＧＴＯサイリスタ１をオフ状態にすることができる。このようにゲート電流の制御によりアノード−カソード間を流れる電流をオンオフ制御できる。
また、上記ワイドギャップ複合半導体装置では５ｋＶ１５０Ａの容量を実現するために、ＳｉＣ−ＧＴＯサイリスタ１のアノード電極７側から見た形状は一辺が１０．３ｍｍの正方形状にし、ＳｉＣ−ｐｎダイオード１０のアノード電極１４側から見た形状は一辺が７．８ｍｍの正方形状にしている。これは通電時の電流を１５０Ａにした場合、ＳｉＣ−ＧＴＯサイリスタ１は有効面積として約１ｃｍ２、ＳｉＣ−ｐｎダイオード１０は有効面積として約０．５６ｃｍ２必要であり、更に、有効面積領域の周辺に５ｋＶ印加時の電界を緩和するためのターミネーション領域とウエーハをチップ状に切断するためのダイシング領域として計０．１５ｍｍの幅を設ける必要があるためである。
また、上記ワイドギャップ複合半導体装置は、Ｓｉ−ＧＴＯサイリスタおよびＳｉ−ｐｎダイオードで基本ユニットが構成された複合半導体装置に場合に比べて、ＳｉＣ−ＧＴＯサイリスタ１の電流密度を約４倍、ＳｉＣ−ｐｎダイオード１０の電流密度を約５倍にできているので、ＳｉＣ−ＧＴＯサイリスタ１のチップサイズが約１／３．８、ＳｉＣ−ｐｎダイオード１０のチップサイズが約１／４．８にできる。この結果、上記ＳｉＣ−ＧＴＯサイリスタ１およびＳｉＣ−ｐｎダイオード１０で構成する基本ユニットの大きさを４１％、重さを３６％低減でき大幅な小型軽量化ができた。
更に、上記ＳｉＣ−ＧＴＯサイリスタ１のカソード電極９が窒化シリコン絶縁板等の絶縁板を介さずに金属基板４０に直接ろう接されているので、スイッチング素子と金属基板との間に上記絶縁板を介挿する従来技術に比べて、スイッチング素子―金属基板間の熱抵抗を約０．２６℃／Ｗ小さくできた。この結果、上記ＳｉＣ−ＧＴＯサイリスタ１の内部で発生した熱の放散が良いので、素子の接合温度と通電電流とを同じにした場合はその分だけ、上記従来技術よりも素子のチップサイズを小さくできる。従って、上記金属基板４０を更に小さくできるので、更に基本ユニットの大きさを５％、重さを３％低減でき、より小型軽量化ができた。一方、素子の温度とチップサイズとを同じにした場合は、上記従来技術に比べて通電電流を大幅に増大できるので、約３３％の大電力容量化を達成できた。
また、電流密度を同一にする場合は、ＳｉＣ−ＧＴＯサイリスタ１のカソード電極９が窒化シリコン絶縁板等の絶縁板を介さずに金属基板４０に直接ろう接されていることによって、上記従来技術に比べて、スイッチング素子―金属基板間の熱抵抗が約０．２６℃／Ｗ小さくなるので、その熱抵抗が小さくなった分、ＳｉＣ−ＧＴＯサイリスタ１の接合温度を低くできる。
本実施形態のワイドギャップ複合半導体装置をＰＷＭ３相インバータに組み込み、直流電源電圧２．３ｋＶ、交流出力電流のピーク値１５０Ａの条件で約２００ｋＶＡの出力を取り出しながら動作させた場合は、上記従来技術に比べて温度上昇を約１９０℃低減できた。この結果、通電により素子内部の積層欠陥が拡大してゆき素子のオン電圧が大きくなるという劣化現象を大幅に低減でき、１００時間動作後のオン電圧の増大が窒化シリコン絶縁板を用いた場合に４．５Ｖであったのに比べて、０．５Ｖの増大に止めることができ、信頼性を大幅に向上できた。
また、約３μ秒のターンオフ時間は劣化により約０．１μ秒の低減に押さえることができ約２．９μ秒となった。これは、積層欠陥に起因しオフ時に生じていたチップ内での電流の不均衡が大幅に低減できた結果であり、結局過度的な極度の電流集中をなくすことができ素子の劣化や破壊を抑制でき高信頼化できた。ちなみに、１０００時間後でも素子破壊は発生しなかった。
更に、ターンオフ動作時に４ｋＶの跳ね上がり電圧時の高温でリーク電流も約一桁低減できた。
（第２実施形態）
図２は、本発明の第２実施形態の耐圧６ｋＶ２００Ａのパワーワイドギャップ複合半導体装置の概略断面図である。
上記ワイドギャップ複合半導体装置は、ＳｉＣ−ＩＧＢＴ５０およびＳｉＣ−ｐｎダイオード６０で構成された基本ユニットを２つ備えている。つまり、上記ワイドギャップ複合半導体装置では、ＳｉＣ−ＩＧＢＴ５０とＳｉＣ−ｐｎダイオード６０との対が２つある。図２では、ＳｉＣ−ＩＧＢＴ５０とＳｉＣ−ｐｎダイオード６０との対は１しか図示されていないが、図２の紙面に垂直方向にもう１つ設置されている。なお、上記ＳｉＣ−ＩＧＢＴ５０はＳｉＣバイポーラスイッチング素子の一例であり、ＳｉＣ−ｐｎダイオード６０はＳｉＣダイオード素子の一例である。
上記ＳｉＣ−ＩＧＢＴ５０はＳｉＣを母材としている。より詳しくは、上記ＳｉＣ−ＩＧＢＴ５０は、ｎ型コレクタとして機能する厚さ３５０μｍの高不純物濃度のｎ型ＳｉＣ層５１と、このｎ型ＳｉＣ層５１上に順次積層された厚さ約１２μｍのｐ型バッファー層５２、厚さ約７０μｍの低不純物濃度のｐ型ベース層５３、厚さ約１．５μｍの低不純物濃度のｎ型ベース層５４、および、厚さ約２μｍの高不純物濃度のｐ型エミッタ層５５とを有している。また、上記ＳｉＣ−ＩＧＢＴ５０には、ｐ型エミッタ層５５のエミッタ電極５７側の表面からｐ型ベース層５３に達する溝が形成されている。また、上記溝は、ＳｉＣ−ＩＧＢＴ５０の図２中左右方向の中央部に形成されている。
上記ｐ型エミッタ層５５上にはエミッタ電極５７が形成され、ｎ型ＳｉＣ層５１下にはコレクタ電極５９が形成されている。また、上記溝に沿ってゲート酸化膜５６が形成され、このゲート酸化膜５６上にはゲート電極５８が形成されている。なお、上記エミッタ電極５７は、ＳｉＣバイポーラスイッチング素子のｐ型ワイドギャップ半導体層に連なる高電位側の主電極の一例である。また、上記コレクタ電極５９は、ＳｉＣバイポーラスイッチング素子のｎ型ワイドギャップ半導体層に連なる低電位側の主電極の一例である。そして、上記ゲート電極５８がＳｉＣバイポーラスイッチング素子の制御電極の一例である。
上記コレクタ電極５９は図示しないが複数の金属層からなる積層構造を有し、ろう接側の部分つまり最下層が厚さ３．６μｍの金層である。
一方、上記ＳｉＣ−ｐｎダイオード６０は、ｎ型カソードとして機能する厚さ３５０μｍの高不純物濃度のｎ型ＳｉＣ層６１と、このｎ型のＳｉＣ層６１上に順次積層された厚さ約７０μｍの低不純物濃度のｎ型ドリフト層６２、および、厚さ約２μｍの高不純物濃度のｐ型アノード層６３とを有している。
上記ｐ型アノード層６３上にはアノード電極６４が形成され、ｎ型ＳｉＣ６１下にはカソード電極６５が形成されている。なお、上記アノード電極６４は、ＳｉＣダイオード素子の高電位側の主電極である。また、上記カソード電極６５は、ＳｉＣダイオード素子のｎ型ワイドギャップ半導体層に連なる低電位側の主電極である。
上記カソード電極６５は図示しないが複数の金属層からなる積層構造を有し、ろう接側の部分つまり最下層が厚さ１．０μｍの金層である。
また、上記ワイドギャップ複合半導体装置は、金属基板９０、窒化アルミニューム絶縁板６７，７６および金属膜７０，８０を備えている。なお、上記窒化アルミニューム絶縁板６７は第１の絶縁板の一例、金属膜７０は第１の金属膜の一例、窒化アルミニューム絶縁板７６は第２の絶縁板の一例、金属膜８０は第２の金属膜の一例である。
上記金属基板９０には、ＳｉＣ−ＩＧＢＴ５０のコレクタ電極５９および窒化アルミニューム絶縁板６７が直接ろう接されている。この結果、上記金属基板９０とＳｉＣ−ＩＧＢＴ５０のコレクタ電極５９との間にはろう接部であるろう接層６６が形成され、金属基板９０と窒化アルミニューム絶縁板６７との間にはろう接層６８が形成されている。
上記窒化アルミニューム絶縁板６７には金属膜７０が直接ろう接され、この金属膜７０にはＳｉＣ−ｐｎダイオード６０のカソード電極６５が直接ろう接されている。この結果、上記窒化アルミニューム絶縁板６７と金属膜７０との間にはろう接層６９が形成され、金属膜７０とＳｉＣ−ｐｎダイオード６０のカソード電極６５との間にはろう接部であるろう接層７１が形成されている。
上記金属基板９０のＳｉＣ−ＩＧＢＴ５０側の表面と、金属膜７０のＳｉＣ−ｐｎダイオード６０側の表面とはそれぞれ金メッキされている。より詳しくは、上記金属基板９０のＳｉＣ−ＩＧＢＴ５０側の表面上、および、金属膜７０のＳｉＣ−ｐｎダイオード６０側の表面上には、金メッキにより厚さ約１．０μｍの厚さの金層が形成されている。なお、上記金属基板９０のＳｉＣ−ＩＧＢＴ５０側の表面に金メッキで形成される金層の厚さは、金属膜７０のＳｉＣ−ｐｎダイオード６０側の表面に金メッキで形成される金層の厚さ以上にしても良い。
上記ＳｉＣ−ＩＧＢＴ５０のコレクタ電極５９のろう接のためのろう材は、ゲルマニュームが重量パーセントで約１２％含有された金ゲルマニュームである。また、上記ＳｉＣ−ｐｎダイオード６０のカソード電極６５のろう接のためのろう材も、ゲルマニュームが重量パーセントで約１２％含有された金ゲルマニュームである。
上記ろう接層６６の含有ゲルマニュームの重量パーセントは約９．７％であり、ろう接層７１の含有ゲルマニュームの重量パーセントは約１０．５％である。また、上記ろう接層６６の厚さは約４５μｍであり、ろう接層７１の厚さは約２０μｍである。なお、上記ろう接層６６の含有ゲルマニュームの重量パーセントは、ろう接層７１の含有ゲルマニュームの重量パーセント以下にするのが好ましく、ろう接層７１の含有ゲルマニュームの重量パーセント未満にするのがより好ましい。また、上記ろう接層６６の厚さは、ろう接層７１の厚さ以上にするのが好ましく、ろう接層７１の厚さよりも大きくするのがより好ましい。
上記ＳｉＣ−ＩＧＢＴ５０のコレクタ電極５９のろう接作業、および、ＳｉＣ−ｐｎダイオード６０のカソード電極６５のろう接作業は窒素雰囲気中で行い、スクイブは金属基板９０の温度を約４７０℃にし、且つ、ＳｉＣ−ＩＧＢＴ５０のチップ面積の約５倍の面積範囲で行った。その後は、上記金属基板９０の温度を４０秒間約５１５℃に上昇させてから室温までゆっくり冷却してろう接作業を終了した。
また、上記金属基板９０には外部配線をするために各端子が設けられている。すなわち、上記ＳｉＣ−ＩＧＢＴ５０のコレクタ端子７２は金属基板９０に直接ろう接されている。従って、上記金属基板９０とＳｉＣ−ＩＧＢＴ５０のコレクタ端子７２との間にろう接層８２が存在することになる。また、上記ＳｉＣ−ＩＧＢＴ５０のエミッタ端子７３は金属膜７０に直接ろう接されていて、金属膜７０とＳｉＣ−ＩＧＢＴ５０のエミッタ端子７３との間にろう接層８３が存在する。そして、上記エミッタ端子７３は、金属線７８により金属膜７０を介してＳｉＣ−ＩＧＢＴ５０のエミッタ電極５７と結線されている。一方、上記コレクタ端子７２は金属基板９０を介してＳｉＣ−ＩＧＢＴ５０のコレクタ電極５９と結線されている。また、上記ＳｉＣ−ｐｎダイオード６０のアノード電極６４は金属線２７により金属基板９０と結線されており、この金属基板９０を介してコレクタ端子７２に結線されている。
要するに、上記コレクタ端子７２は、ろう接層６６，８２および金属基板９０を介してＳｉＣ−ＩＧＢＴ５０のコレクタ電極５９に電気的に接続されていると共に、金属基板９０および金属線７７を介してＳｉＣ−ｐｎダイオード６０のアノード電極６４に電気的に接続されている。一方、上記エミッタ端子７３は、ろう接層８３、金属膜７０および金属線７８を介してＳｉＣ−ＩＧＢＴ５０のエミッタ電極５７に電気的に接続されていると共に、ろう接層７１，８３および金属膜７０を介してＳｉＣ−ｐｎダイオード６０のカソード電極６５に電気的に接続されている。なお、上記金属線７７，７８は配線の一例、コレクタ端子７２は第１の金属端子の一例、エミッタ端子７３は第２の金属端子の一例である。
また、上記ＳｉＣ−ＩＧＢＴ５０のゲート端子７４は金属膜８０に直接ろう接されて、ろう接層８１を介して金属膜８０に電気的に接続されている。このゲート端子７４は、金属線７９により金属膜８０を介してＳｉＣ−ＩＧＢＴ５０のゲート電極５８と結線されている。つまり、上記ゲート端子２４は、ろう接層８１、金属膜８０および金属線７９を介してＳｉＣ−ＩＧＢＴ５０のゲート電極５８に電気的に接続されている。
また、上記ＳｉＣ−ＩＧＢＴ５０のコレクタ電極５９のろう接、および、ＳｉＣ−ｐｎダイオード６０のカソード電極６５のろう接以外のろう接では、燐と銅を主成分とする燐銅ろうをろう材として用いて行われている。上記燐銅ろうは、金系統のろう材よりも融点が高いので、当然ながら、上記ＳｉＣ−ＩＧＢＴ５０のコレクタ電極５９のろう接、および、ＳｉＣ−ｐｎダイオード６０のカソード電極６５のろう接は、上記燐銅ろうを用いるろう接の後に実施されている。
上記窒化アルミニューム絶縁板７６は金属基板９０に直接ろう接され、金属膜８０は窒化アルミニューム絶縁板７６に直接ろう接されている。この結果、上記窒化アルミニューム絶縁板７６と金属基板９０との間にはろう接層７５が形成され、金属膜８０と窒化アルミニューム絶縁板７６との間にはろう接層９０が形成されている。
また、上記各ＳｉＣ素子、各端子および金属基板９０は、固い有機物絶縁樹脂からなる外囲器８４で覆われており、外囲器８４内には柔らかい有機物絶縁樹脂８５が充填されている。なお、外部配線は、各端子に設けたネジ穴８６，８７，８８に螺合するネジによって各端子にネジ止めされる。
なお、図２においては、ろう接層の厚さは誇張して厚く記載して金属膜の厚さと同じ厚さに記載しているが、実際は、ろう接層の厚さは金属膜の厚さよりもずっと薄くなっている。
上記構成のワイドギャップ複合半導体装置において、ゲート電極５８及びエミッタ電極５７を０Ｖとし、コレクタに負の電圧を印加すると、ゲート電極５８に対応するｎ型ベース層５４とゲート酸化膜５６との界面近傍にチャネルが発生せずピンチオフ状態になる。これにより、順方向電圧に耐える耐電圧性が生じて、ＳｉＣ−ＩＧＢＴ５０がオフ状態となる。
一方、上記コレクタ電極５９に負の電圧を印加し、ゲート電極５８にエミッタ電極５７を基準にして負の電圧を印加すると、ゲート電極５８に対応するｎ型ベース層５４とゲート酸化膜５６との界面近傍にチャネルが発生しＳｉＣ−ＩＧＢＴ５０がオン状態となる。オン状態のＳｉＣ−ＩＧＢＴ５０ではｐ型ベース層５３内にｎ型ＳｉＣ層５１から電子が注入されるため、伝導度変調が生じ、高電流密度領域のオン抵抗が大幅に低減する。ＳｉＣ−ＩＧＢＴ５０がオンした状態において、ゲート電極５８に正バイアスを印加するとゲート酸化膜５６とｎ型ベース層５４との界面近傍のチャネルが消滅し、ＳｉＣ−ＩＧＢＴ５０をオフ状態にすることができる。
また、上記ワイドギャップ複合半導体装置では６ｋＶ２００Ａの容量を実現するために、ＳｉＣ−ＩＧＢＴ５０のエミッタ電極５７側から見た形状は一辺が１５ｍｍの正方形状にし、ＳｉＣ−ｐｎダイオード６０のアノード電極６４側から見た形状は一辺が１２ｍｍの正方形状にしている。これは通電時の電流密度がＳｉＣ−ＩＧＢＴの場合は約７０Ａ／ｃｍ２、ＳｉＣ−ｐｎダイオード６０の場合は約２５０Ａ／ｃｍ２であり、更に、有効面積領域の周辺に５ｋＶ印加時の電界を緩和するためのターミネーション領域とウエーハをチップ状に切断するためのダイシング領域として計約１５０μｍの幅を設ける必要があるためである。
また、上記ワイドギャップ複合半導体装置は、ＳｉＣ−ＩＧＢＴ２素子とＳｉＣ−ｐｎダイオード２素子とを個別に分離して、金属基板を有するパッケージ、例えばＴＯ−３パッケージを耐圧や電流容量に見合うように大型化したパッケージに各々搭載した場合に比べて、素子間の分離用の物理スペースの低減が効果を発揮し、容積を５２％，重さを５９％に小型軽量化できた。
また、上記ワイドギャップ複合半導体装置は、Ｓｉ−ＩＧＢＴおよびＳｉ−ｐｎダイオードで基本ユニットが構成された複合半導体装置に場合に比べて、ＳｉＣ−ＩＧＢＴ５０の電流密度を約２．４倍、ＳｉＣ−ｐｎダイオード６０の電流密度を約５倍にできているので、ＳｉＣ−ＩＧＢＴ５０チップサイズが約１／２．２、ＳｉＣ−ｐｎダイオード６０のチップサイズが約１／３．６にできる。この結果、上記ＳｉＣ−ＩＧＢＴ５０およびＳｉＣ−ｐｎダイオード６０で構成する基本ユニットの大きさを３６％、重さを３１％低減でき大幅な小型軽量化ができた。
更に、上記ＳｉＣ−ＩＧＢＴ５０のコレクタ電極５９が窒化アルミニューム絶縁板等の絶縁板を介さずに金属基板９０に直接ろう接されているので、スイッチング素子と金属基板との間に上記絶縁板を介挿する従来技術に比べて、スイッチング素子―金属基板間の熱抵抗を約０．２６℃／Ｗ小さくできた。この結果、上記ＳｉＣ−ＩＧＢＴ５０の内部で発生した熱の放散が良いので、素子の接合温度と通電電流を同じにする場合はその分だけ、上記従来技術よりも素子のチップサイズを小さくできる。従って、上記金属基板９０を更に小さくできるので、更に基本ユニットの大きさを７．５％、重さを５．５％低減でき、更なる小型軽量化ができた。一方、素子の温度とチップサイズを同じにした場合は、上記従来技術に比べて通電電流を１．３７倍に増大できるので、約３７％の大電力容量化を達成できた。
また、電流密度を同一にする場合は、ＳｉＣ−ＩＧＢＴ５０のコレクタ電極５９が窒化アルミニューム絶縁板等の絶縁板を介さずに金属基板９０に直接ろう接されていることによって、上記従来技術に比べて、スイッチング素子―金属基板間の熱抵抗を約０．２６℃／Ｗ小さくできるので、その熱抵抗が小さくなった分、ＳｉＣ−ＩＧＢＴ５０の接合温度を大幅に低くできる。
本実施形態の複合半導体装置をＰＷＭ３相インバータに組み込み、直流電源電圧２．５ｋＶ、交流出力電流のピーク値２００Ａの条件で約３００ｋＶＡの出力を取り出しながら動作させた場合は温度上昇を約１４０℃低減できた。この結果、通電により素子内部の積層欠陥が拡大してゆき素子のオン電圧が大きくなるという劣化現象を大幅に低減でき、１００時間動作後のオン電圧の増大が窒化アルミニューム絶縁板を用いた場合に４．０Ｖであったのに比べて、０．３Ｖの増大に止めることができ、信頼性を大幅に向上できた。
また、劣化による約２μ秒のターンオフ時間は劣化により約０．２μ秒の低減に押さえることができ約１．８μ秒となった。これは、積層欠陥に起因しオフ時に生じていたチップ内での電流の不均衡が大幅に低減できた結果であり、結局過度的な極度の電流集中をなくすことができ素子の劣化や破壊を抑制でき高信頼化できた。ちなみに、１２００時間後でも素子破壊は発生しなかった。
更に、ターンオフ動作時に４ｋＶの跳ね上がり電圧時の高温でリーク電流も約一桁低減できた。
(第３実施形態)
図３は、本発明の第３実施形態の耐圧１．８ｋＶ５０Ａの大容量ワイドギャップ複合半導体装置の概略断面図である。
上記ワイドギャップ複合半導体装置は、ＧａＮ−ＧＴＯサイリスタ２０１およびＳｉＣ−ｐｎダイオード２１０で構成された基本ユニットを備えている。なお、上記ＧａＮ−ＧＴＯサイリスタ２０１はバイポーラスイッチング素子の一例である。また、上記ＳｉＣ−ｐｎダイオード２１０はダイオード素子の一例である。
上記ＧａＮ−ＧＴＯサイリスタ２０１はＧａＮを母材としている。より詳しくは、上記ＧａＮ−ＧＴＯサイリスタ２０１は、ｎ型エミッタとして機能する厚さ２５０μｍの高不純物濃度のｎ型ＧａＮ層２０２と、このｎ型ＧａＮ層２０２上に順次積層された厚さ約５μｍのｐ型バッファー層２０３、厚さ約１８μｍの低不純物濃度のｐ型ベース層２０４、厚さ約１．５μｍの低不純物濃度のｎ型ベース層２０５、および、厚さ約２μｍの高不純物濃度のｐ型エミッタ層２０６とを有している。
上記ｐ型エミッタ層２０６上にはアノード電極２０７が形成され、ｎ型ベース層２０５上にはゲート電極２０８が形成されている。また、上記ｎ型ＧａＮ層２０２下にはカソード電極２０９が形成されている。なお、上記アノード電極２０７は、バイポーラスイッチング素子のｐ型ワイドギャップ半導体層に連なる高電位側の主電極の一例である。また、上記カソード電極９は、バイポーラスイッチング素子のｎ型ワイドギャップ半導体層に連なる低電位側の主電極の一例である。そして、上記ゲート電極８がバイポーラスイッチング素子の制御電極の一例である。
上記カソード電極２０９は図示しないが複数の金属層からなる積層構造を有し、ろう接側の部分つまり最下層が厚さ４．０μｍの金層である。
一方、上記ＳｉＣ−ｐｎダイオード２１０は、ｎ型カソードとして機能する厚さ３００μｍの高不純物濃度のｎ型のＳｉＣ層２１１と、このｎ型のＳｉＣ層２１１上に順次積層された厚さ約１５μｍの低不純物濃度のｎ型ドリフト層２１２、および、厚さ約２μｍの高不純物濃度のｐ型アノード層２１３を有している。
上記ｐ型アノード層２１３上にはアノード電極２１４が形成され、ｎ型カソード層２１１下にはカソード電極２１５が形成されている。なお、上記アノード電極２１４は、ダイオード素子の高電位側の主電極である。また、上記カソード電極２１５は、ダイオード素子のｎ型ワイドギャップ半導体層に連なる低電位側の主電極である。
上記カソード電極２１５は図示しないが複数の金属層からなる積層構造を有し、ろう接側の部分つまり最下層が厚さ１．５μｍの金層である。
また、上記ワイドギャップ複合半導体装置は、金属基板２４０、窒化シリコン絶縁板２１７，２２６および金属膜２２０，２３０を備えている。なお、上記窒化シリコン絶縁板１７は第１の絶縁板の一例、金属膜２０は第１の金属膜の一例、窒化シリコン絶縁板２６は第２の絶縁板の一例、金属膜３０は第２の金属膜の一例である。
上記金属基板２４０には、ＧａＮ−ＧＴＯサイリスタ２０１のカソード電極２０９および窒化シリコン絶縁板２１７が直接ろう接されている。この結果、上記金属基板２４０とＧａＮ−ＧＴＯサイリスタ２０１のカソード電極２０９との間にはろう接部であるろう接層２１６が形成され、金属基板２４０と窒化シリコン絶縁板２１７との間にはろう接層２１８が形成されている。
上記窒化シリコン絶縁板２１７には金属膜２２０が直接ろう接され、この金属膜２２０にはＳｉＣ−ｐｎダイオード２１０のカソード電極２１５が直接ろう接されている。この結果、上記窒化シリコン絶縁板２１７と金属膜２２０との間にはろう接層２１９が形成され、金属膜２２０とＳｉＣ−ｐｎダイオード１０のカソード電極２１５との間にはろう接部であるろう接層２２１が形成されている。
上記金属基板２４０のＧａＮ−ＧＴＯサイリスタ２０１側の表面と、金属膜２２０のＳｉＣ−ｐｎダイオード２１０側の表面とはそれぞれ金メッキされている。この金属基板２４０のＧａＮ−ＧＴＯサイリスタ２０１側の表面に金メッキで形成される金層の厚さは約１．０μｍである。また、上記金属膜２２０のＳｉＣ−ｐｎダイオード２１０側の表面に金メッキで形成される金層の厚さも約１．０μｍである。なお、上記金属基板２４０のＧａＮ−ＧＴＯサイリスタ２０１側の表面に金メッキで形成される金層の厚さは、金属膜２２０のＳｉＣ−ｐｎダイオード２１０側の表面に金メッキで形成される金層の厚さ以上にしても良い。
上記ＧａＮ−ＧＴＯサイリスタ２０１のカソード電極２０９のろう接のためのろう材は、ゲルマニュームが重量パーセントで約１２％含有された金ゲルマニュームである。また、上記ＳｉＣ−ｐｎダイオード２１０のカソード電極２１５のろう接のためのろう材は、ゲルマニュームが重量パーセントで約１４％含有された金ゲルマニュームである。
上記ろう接層２１６の含有ゲルマニュームの重量パーセントは約８．２％であり、ろう接層２２１の含有ゲルマニュームの重量パーセントは約１０．１％である。また、上記ろう接層２１６の厚さは１４μｍであり、ろう接層２２１の厚さは８μｍである。なお、上記ろう接層２１６の含有ゲルマニュームの重量パーセントは、ろう接層２２１の含有ゲルマニュームの重量パーセント以下にするのが好ましく、ろう接層２２１の含有ゲルマニュームの重量パーセント未満にするのがより好ましい。また、上記ろう接層２１６の厚さは、ろう接層２２１の厚さ以上にするのが好ましく、ろう接層２２１の厚さよりも厚くするのがより好ましい。
上記ＧａＮ−ＧＴＯサイリスタ２０１のカソード電極２０９のろう接作業、および、ＳｉＣ−ｐｎダイオード２１０のカソード電極２１５のろう接作業は窒素雰囲気中で行い、スクラブは金属基板２４０の温度を約４５０℃にし、且つ、ＧａＮ−ＧＴＯサイリスタ２０１のチップ面積の約３倍の面積範囲で行った。その後は、上記金属基板２４０の温度を５０秒間約６１０℃に上昇させてから室温までゆっくり冷却してろう接作業を終了した。
また、上記金属基板２４０には外部配線をするために各端子が設けられている。すなわち、上記ＧａＮ−ＧＴＯサイリスタ２０１のカソード端子２２２は金属基板２４０に直接ろう接されている。従って、上記金属基板２４０とＧａＮ−ＧＴＯサイリスタ２０１のカソード端子２２２との間にろう接層２３２が存在することになる。また、上記ＧａＮ−ＧＴＯサイリスタ２０１のアノード端子２２３は金属膜２２０に直接ろう接されていて、金属膜２２０とＧａＮ−ＧＴＯサイリスタ２０１のアノード端子２２３との間にろう接層２３３が存在する。そして、上記アノード端子２２３は、金属線２２８により金属膜２２０を介してＧａＮ−ＧＴＯサイリスタ２０１のアノード電極２０７と結線されている。一方、上記カソード端子２２２は金属基板２４０を介してＧａＮ−ＧＴＯサイリスタ２０１のカソード電極２０９と結線されている。また、上記ＳｉＣ−ｐｎダイオード２１０のアノード電極２１４は金属線２２７により金属基板２４０と結線されており、この金属基板２４０を介してカソード端子２２２に結線されている。
要するに、上記カソード端子２２２は、ろう接層２２１６，２３２および金属基板２４０を介してＧａＮ−ＧＴＯサイリスタ２０１のカソード電極２０９に電気的に接続されていると共に、金属基板２４０および金属線２２７を介してＳｉＣ−ｐｎダイオード２１０のアノード電極２１４に電気的に接続されている。一方、上記アノード端子２２３は、ろう接層２３３、金属膜２２０および金属線２２８を介してＧａＮ−ＧＴＯサイリスタ２０１のアノード電極２０７に電気的に接続されていると共に、ろう接層２２１，２３３および金属膜２２０を介してＳｉＣ−ｐｎダイオード２１０のカソード電極２１５に電気的に接続されている。なお、上記金属線２２７，２８は配線の一例、カソード端子２２２は第１の金属端子の一例、アノード端子２２３は第２の金属端子の一例である。
また、上記ＧａＮ−ＧＴＯサイリスタ２０１のゲート端子２２４は金属膜２３０に直接ろう接されて、ろう接層２３１を介して金属膜２３０に電気的に接続されている。このゲート端子２２４は、金属線２２９により金属膜２３０を介してＧａＮ−ＧＴＯサイリスタ２０１のゲート電極２０８と結線されている。つまり、上記ゲート端子２２４は、ろう接層２３１、金属膜２３０および金属線２２９を介してＧａＮ−ＧＴＯサイリスタ２０１のゲート電極２０８に電気的に接続されている。
また、上記ＧａＮ−ＧＴＯサイリスタ２０１のカソード電極２０９のろう接、および、ＳｉＣ−ｐｎダイオード２１０のカソード電極２１５のろう接以外のろう接では、銀ろうをろう材として用いて行われている。上記銀ろうは金系統のろう材よりも融点が高いので、当然ながら、上記ＧａＮ−ＧＴＯサイリスタ２０１のカソード電極２０９のろう接、および、ＳｉＣ−ｐｎダイオード２１０のカソード電極２１５のろう接は、上記銀ろうを用いるろう接の後に実施されている。なお、上記金属線２２９は配線の一例である。また、上記ゲート端子２２４は第３の金属端子の一例である。
上記窒化シリコン絶縁板２２６は金属基板２４０に直接ろう接され、金属膜２３０は窒化シリコン絶縁板２２６に直接ろう接されている。この結果、上記窒化シリコン絶縁板２６と金属基板２４０との間にはろう接層２２５が形成され、金属膜２３０と窒化シリコン絶縁板２２６との間にはろう接層２２７が形成されている。
また、上記各素子、各端子および金属基板２４０は、固い有機物絶縁樹脂からなる外囲器２３４で覆われており、外囲器２３４内には柔らかい有機物絶縁樹脂２３５が充填されている。なお、外部配線は、各端子に設けたネジ穴２３６，２３７，２３８に螺合するネジによって各端子にネジ止めされる。
なお、図３においては、ろう接層の厚さは誇張して厚く記載して金属膜の厚さと同じ厚さに記載しているが、実際は、ろう接層の厚さは金属膜の厚さよりもずっと薄くなっている。
上記構成のワイドギャップ複合半導体装置は、上記第１実施形態のワイドギャップ複合半導体装置に比べて、電流密度を各々約３倍および約５倍にできているので、ＧａＮ−ＧＴＯサイリスタ２０１のチップサイズはＳｉＣ−ＧＴＯサイリスタ１のチップサイズの約１／２．６、ＳｉＣ−ｐｎダイオード２１０のチップサイズはＳｉＣ−ｐｎダイオード１０のチップサイズの約１／４．８にできる。この結果、上記第１実施形態の基本ユニットに比べて、本実施形態の基本ユニントの大きさを３７％、重さを２６％低減でき、大幅な小型軽量化ができた。
更に、上記ＧａＮ−ＧＴＯサイリスタ２０１が窒化シリコン絶縁板等の絶縁板を介さずに金属基板２４０に直接ろう接されているので、スイッチング素子と金属基板との間に上記絶縁板を介挿する従来技術に比べて、スイッチング素子―金属基板間の熱抵抗を約０．２６℃／Ｗ小さくできた。この結果、ＧａＮ−ＧＴＯサイリスタ２０１の内部で発生した熱の放散か良いので、素子の接合温度と通電電流とを同じにした場合はその分だけ素子のチップサイズを小さくできる。従って、上記金属基板２４０を更に小さくできるので、更に基本ユニツトの大きさおよび重さを低減でき、より小型軽量化ができた。一方、素子の温度とチップサイズを同じにした場合は、上記従来技術に比べて通電電流を大幅に増大できるので、約２１％の大容量化を達成できた。
また、電流密度を同一にする場合は、ＧａＮ−ＧＴＯサイリスタ２０１のカソード電極２０９が窒化シリコン絶縁板等の絶縁板を介さずに金属基板２４０に直接ろう接されていることによって、上記従来技術に比べて、スイッチング素子―金属基板間の熱抵抗が約０．２１℃／Ｗ小さくなるので、その熱抵抗が小さくなった分、ＧａＮ−ＧＴＯサイリスタ２０１の接合温度を低くできる。
本実施形態のワイドギャップ複合半導体装置をＰＷＭ３相インバータに組み込み、直流電源電圧１ｋｖ、交流出力電流のピーク値５０Ａの条件で約３０ｋＶＡの出力を取り出しながら動作させた場合は、上記従来技術に比べて温度上昇を約１６０℃低減できた。この結果、通電により素子内部の積層欠陥が拡大してゆき素子のオン電圧が大きくなるという劣化現象を大幅に低減でき、１００時間動作後のオン電圧の増大が窒化シリコン絶縁板を用いた場合に４．９Ｖであったのに比べて、０．７Ｖの増大に止めることができ、信頼性を大幅に向上できた。
また、約２．３μ秒のターンオフ時間は劣化により約０．２μ秒の低減に押さえることができた。これは、積層欠陥に起因しオフ時に生じていたチップ内での電流の不均衡が大幅に低減できた結果であり、結局過度的な極度の電流集中をなくすことができ素子の劣化や破壊を抑制でき高信頼化できた。ちなみに、１０００時間後でも素子破壊は発生しなかった。
本実施形態のワイドギャップ複合半導体装置は上記第１，第２実施形態のワイドギャップ複合半導体装置にはない特徴がある。この特徴とは、ＧａＮ−ＧＴＯサイリスタ２０１がオン時の通電電流に対応してほぼ青色の強い発光を生じることである。上記ＧａＮ−ＧＴＯサイリスタ２０１が発光するのは、ＧａＮがＳｉＣと異なり、直接遷移型の半導体であることによる。
このように、上記ＧａＮ−ＧＴＯサイリスタ２０１がオン時の通電電流に対応してほぼ青色の強い発光を生じるので、ＧａＮ−ＧＴＯサイリスタ２０１が発光しているかどうかで、オン状態かどうかが容易に判別できるのみならず、発光の強度で何アンペアの電流が流れているかも判別できるという利点が生じる。
以上、本発明の３つの実施形態を説明したが、本発明は更に多くの適用範囲あるいは派生構造をカバーするものである。例えばＳｉＣバイポーラスイッチング素子はカソード電極を金属基板にろう接されるＳｉＣ静電誘導サイリスタ、ＩＥＧＴ（Injection Enhanced Insulated Gate bipolar Transistor）、ＭＣＴ（Mos Controlled Thyristor）、ＥＳＴ（Emitter Switched Thyristor）等のうちのいずれでも良い。また、ＳｉＣダイオードはカソード電極を金属膜にろう接したショットキーダイオードや、アノードをｐ型シリコン、カソードをｎ型ＳｉＣで形成したヘテロ接合ｐｎダイオード等でもよい。
上記第１，第２実施形態のそれぞれでは、ＳｉＣを用いた素子の場合のみを述べたが、ダイヤモンドやガリウムナイトライド等の他のワイドギャップ半導体材料を用いた素子でも良い。
本発明のワイドギャップ複合半導体装置に使用する金属基板は、銅以外のモリブデン、タングステン、アルミニューム、鉄等でも良く、これらの金属を２種以上含む合金、例えば銅タングステンでも良い。
本発明のワイドギャップ複合半導体装置のＳｉＣバイポーラスイッチング素子やＳｉＣダイオード素子は通電電流の仕様に合わせて各々同一金属基板に複数個並列接続しても良く、また動作電圧の仕様に併せて所定の耐圧を確保しながら同一金属基板に直列接続して構成しても良い。
本発明のワイドギャップ複合半導体装置は、ＳｉＣバイポーラスイッチング素子の制御回路素子や保護回路素子を内蔵した集積型複合半導体装置でも良いし、あるいは、ＳｉＣバイポーラスイッチング素子の制御回路や保護回路を内蔵した集積型複合半導体装置でも良い。
本発明のワイドギャップ複合半導体装置は、有機物絶縁樹脂からなる外囲器は無くても良く、素子や金属線や端子等のワイドギャップ複合半導体装置を構成する部品を一括して有機物絶縁樹脂で被覆した構成のものでも良い。
本発明のワイドギャップ複合半導体装置は、端子の取り出し方向も上部方向のみでなく、図１，図２の紙面に垂直な方向や紙面の左右の方向でも良い。
本発明のワイドギャップ複合半導体装置は、ｎ型ワイドギャップ半導体層とｐ型ワイドギャップ半導体層とからなる４層を部分的に有するＳｉＣバイポーラスイッチング素子を備えても良い。
また、本発明のワイドギャップ複合半導体装置は、端子を金属基板に設けた孔を通して金属基板とは絶縁して下方部に取りだすＴＯ３パッケージタイプにしても良い。
更に、本発明のワイドギャップ複合半導体装置は、各ＳｉＣ素子の主電極の金層部の厚さや、金属基板や金属膜の金層部の厚さ、金系のろう材の組成なども、上記第１，第２実施形態に限定されるものではない。
図１は本発明の第１実施形態のワイドギャップ複合半導体装置の概略断面図である。 図２は本発明の第２実施形態のワイドギャップ複合半導体装置の概略断面図である。 図３は本発明の第３実施形態のワイドギャップ複合半導体装置の概略断面図である。 図４は従来の複合半導体装置の概略断面図である。
符号の説明
１ ＳｉＣ−ＧＴＯサイリスタ
２，１１，５１，６１ ｎ型ＳｉＣ層
６，２０６ ｐ型エミッタ層
７，１４，６４，２０７，２１４ アノード電極
８，５８，２０８ ゲート電極
９，１５，６５，２０９，２１５ カソード電極
１０，６０，２１０ ＳｉＣ−ｐｎダイオード
１３，２１３ ｐ型アノード層
１６，２１，６６，７１，２１６，２２１ ろう接層
１７，２６，２１７，２２６ 窒化シリコン絶縁板
２０，３０，７０，８０，２２０，２３０ 金属膜
２２，２２２ カソード端子
２３，２２３ アノード端子
２４，７４，２２４ ゲート端子
２７，２８，２９，７７，７８，７９，２２７，２２８，２２９ 金属線
４０，９０，２４０ 金属基板
５０ ＳｉＣ−ＩＧＢＴ
５７ エミッタ電極
５９ コレクタ電極
６７，７６ 窒化アルミニューム絶縁板
７２ コレクタ端子
７３ エミッタ端子
２０１ ＧａＮ−ＧＴＯサイリスタ
２０２ ｎ型ＧａＮ層

Claims (8)

  1. 金属基板と、
    上記金属基板に直接にろう接された第１の絶縁板と、
    上記第１の絶縁板上に設けられた第１の金属膜と、
    上記金属基板上に設けられると共に、ｎ型ワイドギャップ半導体層とｐ型ワイドギャップ半導体層とからなる少なくとも４層の半導体層を含む少なくとも１つのバイポーラスイッチング素子と、
    上記第１の金属膜上に設けられると共に、少なくともｎ型ワイドギャップ半導体層を含む少なくとも１つのダイオード素子と
    を備え、
    上記バイポーラスイッチング素子の上記ｎ型ワイドギャップ半導体層に連なる低電位側の主電極は、上記金属基板に直接にろう接されている一方、上記バイポーラスイッチング素子の上記ｐ型ワイドギャップ半導体層に連なる高電位側の主電極は、上記第１の金属膜に配線を介して電気的に接続されており、且つ、
    上記ダイオード素子の上記ｎ型ワイドギャップ半導体層に連なる低電位側の主電極は、上記第１の金属膜に直接にろう接されている一方、上記ダイオード素子の高電位側の主電極は、上記金属基板に配線を介して電気的に接続されていることを特徴とするワイドギャップ複合半導体装置。
  2. 請求項１に記載のワイドギャップ複合半導体装置において、
    上記バイポーラスイッチング素子はＳｉＣバイポーラスイッチング素子であり、
    上記ダイオード素子はＳｉＣダイオード素子であることを特徴とするワイドギャップ複合半導体装置。
  3. 請求項１に記載のワイドギャップ複合半導体装置において、
    上記金属基板にろう接された第１の金属端子と、
    上記第１の金属膜にろう接された第２の金属端子と、
    上記金属基板にろう接された第２の絶縁板と、
    上記第２の絶縁板上に設けられると共に、上記バイポーラスイッチング素子の制御電極が配線を介して電気的に接続された第２の金属膜と、
    上記第２の金属膜にろう接された第３の金属端子と
    を備えたことを特徴とするワイドギャップ複合半導体装置。
  4. 請求項１に記載のワイドギャップ複合半導体装置において、
    上記バイポーラスイッチング素子の上記低電位側の主電極と上記金属基板、上記ダイオード素子の上記低電位側の主電極と上記第１の金属膜は、それぞれ、金系統のろう材によってろう接されていることを特徴とするワイドギャップ複合半導体装置。
  5. 請求項４に記載のワイドギャップ複合半導体装置において、
    上記ろう材は、金シリコン、金ゲルマニューム、金スズ、金スズ鉛、金スズ銀、金インジューム、金アンチモン、金ガリウムおよび金テルルのうちの少なくとも１つを含むことを特徴とするワイドギャップ複合半導体装置。
  6. 請求項５に記載のワイドギャップ複合半導体装置において、
    上記バイポーラスイッチング素子の上記低電位側の主電極と、上記ダイオード素子の上記低電位側の主電極とは、それぞれ、金を主成分として含み、
    上記金属基板の上記バイポーラスイッチング素子側の表面と、上記第１の金属膜の上記ダイオード素子側の表面とは、それぞれ、金メッキされていることを特徴とするワイドギャップ複合半導体装置。
  7. 請求項４に記載のワイドギャップ複合半導体装置において、
    上記バイポーラスイッチング素子の上記低電位側の主電極と上記金属基板とのろう接により形成されるろう接部の金の重量パーセントは、上記ダイオード素子の上記低電位側の主電極と上記第１の金属膜とのろう接により形成されるろう接部の金の重量パーセント以上であることを特徴とするワイドギャップ複合半導体装置。
  8. 請求項４乃至７のいずれか１つに記載のワイドギャップ複合半導体装置において、
    上記バイポーラスイッチング素子の上記低電位側の主電極と上記金属基板とのろう接により形成されるろう接部の厚さは、上記ダイオード素子の上記低電位側の主電極と上記第１の金属膜とのろう接により形成されるろう接部の厚さ以上であることを特徴とするワイドギャップ複合半導体装置。
JP2006103453A 2006-04-04 2006-04-04 ワイドギャップ複合半導体装置 Pending JP2007281090A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006103453A JP2007281090A (ja) 2006-04-04 2006-04-04 ワイドギャップ複合半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006103453A JP2007281090A (ja) 2006-04-04 2006-04-04 ワイドギャップ複合半導体装置

Publications (1)

Publication Number Publication Date
JP2007281090A true JP2007281090A (ja) 2007-10-25

Family

ID=38682256

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006103453A Pending JP2007281090A (ja) 2006-04-04 2006-04-04 ワイドギャップ複合半導体装置

Country Status (1)

Country Link
JP (1) JP2007281090A (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010212502A (ja) * 2009-03-11 2010-09-24 Kansai Electric Power Co Inc:The 半導体装置および電子装置
JP2016178334A (ja) * 2016-06-09 2016-10-06 ローム株式会社 半導体装置およびその製造方法
JP2018060928A (ja) * 2016-10-06 2018-04-12 株式会社日立製作所 パワーモジュールおよび電力変換装置
CN107946293A (zh) * 2017-12-22 2018-04-20 江苏宏微科技股份有限公司 一种功率模块封装结构
WO2018235329A1 (ja) * 2017-06-20 2018-12-27 住友電気工業株式会社 半導体装置
CN112951816A (zh) * 2021-04-22 2021-06-11 扬州虹扬科技发展有限公司 一种二极管、二极管的设计方法和光伏组件

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10340933A (ja) * 1997-06-09 1998-12-22 Nec Corp 半導体装置の製造方法
JP2005217167A (ja) * 2004-01-29 2005-08-11 Kansai Electric Power Co Inc:The 半導体装置及びそれを用いた電力装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10340933A (ja) * 1997-06-09 1998-12-22 Nec Corp 半導体装置の製造方法
JP2005217167A (ja) * 2004-01-29 2005-08-11 Kansai Electric Power Co Inc:The 半導体装置及びそれを用いた電力装置

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010212502A (ja) * 2009-03-11 2010-09-24 Kansai Electric Power Co Inc:The 半導体装置および電子装置
JP2016178334A (ja) * 2016-06-09 2016-10-06 ローム株式会社 半導体装置およびその製造方法
JP2018060928A (ja) * 2016-10-06 2018-04-12 株式会社日立製作所 パワーモジュールおよび電力変換装置
WO2018066496A1 (ja) * 2016-10-06 2018-04-12 株式会社日立製作所 パワーモジュールおよび電力変換装置
US11296191B2 (en) 2016-10-06 2022-04-05 Hitachi, Ltd. Power module and power converter
WO2018235329A1 (ja) * 2017-06-20 2018-12-27 住友電気工業株式会社 半導体装置
CN107946293A (zh) * 2017-12-22 2018-04-20 江苏宏微科技股份有限公司 一种功率模块封装结构
CN112951816A (zh) * 2021-04-22 2021-06-11 扬州虹扬科技发展有限公司 一种二极管、二极管的设计方法和光伏组件

Similar Documents

Publication Publication Date Title
CN107342329B (zh) 二极管以及使用了二极管的电力变换装置
JP4980126B2 (ja) フリーホイールダイオードとを有する回路装置
US10200028B2 (en) Electric assembly including a reverse conducting switching device and a rectifying device
JP5171776B2 (ja) 半導体装置、及びそれを用いた電力変換装置
WO2013018811A1 (ja) パワー半導体モジュール
Marcinkowski Dual-sided cooling of power semiconductor modules
JP2008545279A (ja) サージ能力が向上されたショットキーダイオード
CN110391225B (zh) 半导体装置
US20150187678A1 (en) Power semiconductor device
JP2007281090A (ja) ワイドギャップ複合半導体装置
JP2019145758A (ja) 半導体装置および電力変換装置
JP2012054294A (ja) 半導体装置
JP5135666B2 (ja) 電力変換装置
JP2010206012A (ja) 半導体装置
JP6540563B2 (ja) 半導体装置
CN113632238B (zh) 半导体装置
JP2015177142A (ja) 半導体装置およびそれを用いた電力変換装置
JP2015222743A (ja) 半導体装置
JP3600802B2 (ja) 限流装置
JP2010283205A (ja) 半導体装置
US11631668B2 (en) Current concentration-suppressed electronic circuit, and semiconductor module and semiconductor apparatus containing the same
JP5444758B2 (ja) 半導体装置
CN113169226B (zh) 半导体装置
JP2008072149A (ja) 半導体装置
US20230170292A1 (en) Semiconductor device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090310

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110208

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110215

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20111004