JP2005217167A - 半導体装置及びそれを用いた電力装置 - Google Patents

半導体装置及びそれを用いた電力装置 Download PDF

Info

Publication number
JP2005217167A
JP2005217167A JP2004021738A JP2004021738A JP2005217167A JP 2005217167 A JP2005217167 A JP 2005217167A JP 2004021738 A JP2004021738 A JP 2004021738A JP 2004021738 A JP2004021738 A JP 2004021738A JP 2005217167 A JP2005217167 A JP 2005217167A
Authority
JP
Japan
Prior art keywords
semiconductor
heat sink
switching element
diode
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2004021738A
Other languages
English (en)
Other versions
JP4195398B2 (ja
Inventor
Katsunori Asano
勝則 浅野
Yoshitaka Sugawara
良孝 菅原
Koji Nakayama
浩二 中山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kansai Electric Power Co Inc
Original Assignee
Kansai Electric Power Co Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kansai Electric Power Co Inc filed Critical Kansai Electric Power Co Inc
Priority to JP2004021738A priority Critical patent/JP4195398B2/ja
Publication of JP2005217167A publication Critical patent/JP2005217167A/ja
Application granted granted Critical
Publication of JP4195398B2 publication Critical patent/JP4195398B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48111—Disposition the wire connector extending above another semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode
    • H01L2924/12032—Schottky diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1301—Thyristor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance

Abstract

【課題】ワイドギャップ半導体の半導体スイッチング素子を用いた半導体装置において，半導体スイッチング素子に逆並列接続されるワイドギャップ半導体のフリーホイーリングダイオードに外付けで並列に接続されるスナバコンデンサをなくすこと。
【解決手段】逆並列に接続した半導体スイッチング素子とダイオードを有する半導体パッケージ内において、前記ダイオードは誘電体の板を挟んで対向する２つの導電板により構成されるコンデンサを介して前記半導体パッケージ内の基板に取り付けられ、前記コンデンサがスナバコンデンサとして働く。
【選択図】図１

Description

本発明は、半導体スイッチング素子とダイオードを組み合わせたモジュールを有する半導体装置及びそれを有する電力装置に関する。
直流を交流に変換するインバータ等の電力装置では、スイッチング素子とフリーホイールダイオードを逆並列に接続したモジュールを１つのパッケージに収納した半導体パッケージが用いられている。図９はよく知られているゲートターンオフサイリスタ（以下、ＧＴＯと略記する）を用いた３相インバータ装置の回路ブロック図である。図９において、直流電源１２０の正端子１２０ａと負端子１２０ｂ間に、直列スナバ回路１２１、スイッチング回路１２２、スイッチング回路１２３及び直列スナバ回路１２４がこの順序で直列に接続されている。前記正端子１２０ａ及び負端子１２０ｂ間にはさらに、直列スナバ回路１３１、スイッチング回路１３２、スイッチング回路１３３及びスナバ回路１３４の直列接続体、及び直列スナバ回路１４１、スイッチング回路１４２、スイッチング回路１４３及び直列スナバ回路１４４の直列接続体がそれぞれ接続され、三相のインバータを構成している。スイッチング回路１２２と１２３の接続点１２５、スイッチング回路１３２と１３３の接続点１３５及びスイッチング回路１４２と１４３の接続点１４５から３相の交流出力１５０が得られる。スイッチング回路１２２、１２３、１３２、１３３、１４２、１４３はそれぞれ、炭化珪素（ＳｉＣ）を用いた複数の半導体素子を有する半導体パッケージである。
直列スナバ回路１２１、１３１、１４１は、当技術分野では既知であるので回路構成の図示を省略したが、一般には抵抗とダイオードの直列接続体にリアクトルを並列に接続した回路である。ダイオードが直流電源１２０に対して逆方向になるように正端子１２０ａと、それぞれのスイッチング回路１２２、１３１、１４１の間に接続される。直列スナバ回路１２４、１３４、１４４も前記直列スナバ回路１２１と同様の構成を有し、負端子１２０ｂと、それぞれのスイッチング回路１２３、１３３、１４３との間に接続される。直列スナバ回路１２１、１３１、１４１、１２４、１３４及び１４４に含まれるリアクトルは、それぞれのスイッチング回路１２２、１３２、１４２、１２３、１３３、１４３に含まれるスイッチング素子のターンオン時の電流の立ち上がりを緩やかにしてスイッチング素子の損傷を防止する。また前記抵抗とダイオードの直列接続体は、リアクトルに発生する過電圧を抑制する。
スイッチング回路１２２、１２３、１３２、１３３、１４２及び１４３はすべて同じ回路構成を有するので、以下スイッチング回路１２２について詳細に説明する。
図１０はスイッチング回路１２２の回路図である。図において、スイッチング素子１６０はＳｉＣの半導体材料によるゲートターンオフサイリスタ（以下、ＧＴＯ）であり、アノード１６１が、直列スナバ回路１２１につながる端子１５５に接続されている。カソード１６２は、接続点１２５につながる端子１５６に接続されている。スイッチング素子１６０のゲートＧは図示を省略した制御回路に接続されているが、制御回路及びそれによる制御は既知のものであり本発明の主題に関連がないので図示及び説明は省略する。スイッチング素子１６０のアノード１６１とカソード１６２間に逆並列に既知のフリーホイーリングダイオード（以下、単にダイオードという）１６４が接続されている。ダイオード１６４に並列にスナバコンデンサ１６５が接続されている。
図１０に示すスイッチング回路１２２は、図１１に示すように、１つのヒートシンク１８０にスイッチング素子１６０とダイオード１６４を取り付けたモジュール構造を有する。ヒートシンク１８０は銅などの熱伝導性の良い金属で作られている。ヒートシンク１８０の上面には銅などの薄板で作られた導電板１８１が接着されている。導電板１８１の上面には、導電板１８１の面積より若干広い面積の絶縁基板１８２が接着されている。絶縁基板１８２の上面には銅等の薄板で作られた３つの導電板１８４ａ、１８４ｂ及び１８４ｃが設けられている。導電板１８４ａの上には、スイッチング素子１６０が、そのカソード１６２を導電板１８４ａに接した状態で取り付けられている。スイッチング素子１６０のアノード１６１は、導線１６７で導電板１８４ｂの端部に接続されている。スイッチング素子１６０のゲートＧは導線１６８で導電板１８４ｃに接続されている。
導電板１８４ｂの上には、ダイオード１６４が、そのカソード１６３を導電板１８４ｂに接した状態で取り付けられている。ダイオード１６４のアノード１７０は、導線１７１で導電板１８４ａに接続されている。図１１に示すスイッチング素子１６０及びダイオード１６４はその内部構成の理解を容易にするために上下に拡大して図示している。実際のスイッチング素子１６０及びダイオード１６４の上下方向の高さは、図１１のものの数分の１以下である。スナバコンデンサ１６５は、導電板１８４ａと１８４ｂとの間に接続される。導電板１８４ａは、例えば回路グランドに接続されているヒートシンク１８０に絶縁基板１８２を介して対向している。従って導電板１８４ａとヒートシンク１８０との間に静電容量を生じる。この静電容量を図１０のコンデンサ１６６で示す。コンデンサ１６６の静電容量はなるべく小さいのが望ましいので、その厚さをヒートシンク１８０への熱伝導を損なわない程度に厚くしている。
図１１において、導電板１８４ａと導電板１８４ｂ間には外付けのコンデンサがスナバコンデンサ１６５として接続されている。スナバコンデンサ１６５の定格は例えば、耐圧が５ｋＶ、容量が約１０００ｐＦである。導電板１８４ａと１８４ｂ間にスナバコンデンサ１６５を接続することにより、スナバコンデンサ１６５はダイオード１６４のカソード１６３とアノード１７０間に接続されることになる。
図９に示すインバータが動作しているとき、図１０に示すスイッチング素子１６０がターンオフすると、そのアノード１６１とカソード１６２間の電圧は電源電圧に向かって急上昇する。アノード１６１とカソード１６２間の電圧の単位時間当たりの上昇値を「電圧上昇率」という。電圧上昇率が、スイッチング素子１６０の種類、耐電圧、サイズ等によって定められている「臨界電圧上昇率」を超えると、スイッチング素子１６０が損傷するおそれがある。スナバコンデンサ１６５は、その充電機能によって、ターンオフ時の電圧上昇率を低下させる。スナバコンデンサ１６５の静電容量を大きくするほど、電圧上昇率は小さくなる。しかしスナバコンデンサ１６５の静電容量を大きくしすぎると、スイッチング素子１６０のターンオン時に、スナバコンデンサ１６５の大きな放電電流がスイッチング素子１６０のオン電流に重畳して流れるので、スイッチング素子が破壊される危険がある。
そこでスナバコンデンサ１６５の容量を、前記電圧上昇率が前記臨界電圧上昇率より一定の値だけ小さくなるように選定することにより、インバータの安定した動作が可能となる。
特開平３−１０８７４９号公報 特開平３−１４５７５６号公報 特開２０００−２９５８５０号公報
ＳｉＣ半導体素子は、例えばＳｉの半導体素子よりもはるかに高い温度で使用することができ、その高い温度とは例えば５００℃から６００℃である。このように高温で使用できることから高電圧大電流容量の半導体素子の小型化が実現できる。
このような特性を有するＳｉＣの半導体を用いたスイッチング素子１６０とダイオード１６４を用いて構成した図１１に示すモジュールを５００℃程度の温度で動作させると、コンデンサ１６５も５００℃近い温度になる。しかし現在入手可能な通常の有機物誘電体を使ったコンデンサの使用可能温度は１５０℃程度であり、通常の有機物誘電体を用いたものでは５００℃程度の温度に耐えるコンデンサは一般的でない。そこで従来はコンデンサ１６５の温度上昇を避けるために、コンデンサ１６５をＳｉＣのスイッチング素子１６０とダイオード１６４から遠く離して導線で接続している。ところがそのようにすると、インバータのスイッチング周波数が高い場合に、導線の浮遊インダクタンスにより大きな過渡電圧が発生するおそれがある。また半導体パッケージとしての取扱いに不便であり実用的でないとともに、小型化の阻害要因となる。これらの問題を解決することが、従来の半導体スイッチング素子とダイオードを組み合わせたモジュールを有する半導体装置、及びそれを有する電力装置においては求められていた。
本発明は、上記の課題を解決することのできる半導体装置を提供することを目的とする。
本発明の半導体装置は、導電性の基板上に設けられ、互いに逆並列に接続された半導体スイッチング素子とダイオード素子、及び前記半導体スイッチング素子とダイオード素子のいずれか一方と、前記導電性の基板との間に設けられた、所定の面積を有する誘電体であってその両面にそれぞれ導電体を備え、前記それぞれの導電体が、前記半導体スイッチング素子とダイオード素子の前記いずれか一方の電流流入端と電流流出端にそれぞれ電気的に接続されていることを特徴とする。
本発明によれば、２つの導電体の間に誘電体を挟むことによりコンデンサが形成され、このコンデンサが、逆並列に接続された半導体スイッチング素子とダイオード素子に並列に接続されてスナバコンデンサとして働く。
本発明の他の観点の半導体装置は、導電性のヒートシンク上に設けられ、互いに逆並列に接続された半導体スイッチング素子とダイオード素子、及び前記半導体スイッチング素子とダイオード素子のいずれか一方と、前記ヒートシンクとの間に設けられた所定の面積を有する耐熱誘電体であってその両面にそれぞれ導電体を有するもの、を備え、前記それぞれの導電体が前記スイッチング素子と半導体ダイオード素子の前記いずれか一方の電流流入端と電流流出端にそれぞれ電気的に接続されていることを特徴とする。
本発明によれば、逆並列に接続された半導体スイッチング素子とダイオード素子がヒートシンク上に設けられ、前記スイッチング素子とダイオード素子のいずれか一方とヒートシンクとの間に、２つの導電体の間に誘電体を挟んで構成したコンデンサが設けられている。コンデンサは逆並列に接続された半導体スイッチング素子及びダイオード素子に並列に接続されてスナバコンデンサとして働く。
本発明の他の観点の半導体装置は、ヒートシンク上に設けられた、前記ヒートシンク上に取り付けられる半導体スイッチング素子の熱膨張率に近い熱膨張率を有する第１の導電体、前記第１の導電体の上に取り付けられた半導体スイッチング素子、前記ヒートシンク上に設けられた、前記ヒートシンク上に取り付けられるダイオード素子の熱膨張率に近い熱膨張率を有する第２の導電体、前記第２の導電体の上に設けられた、所定の面積を有する誘電体を挟んで対向する２つの導電体、及び前記誘電体に対向する導電体の上に設けられた、前記半導体スイッチング素子に逆並列に接続されたダイオード素子を備え、前記２つの導電体がそれぞれ前記ダイオード素子のアノードとカソード電気的に接続されていることを特徴とする。
本発明によれば、逆並列に接続された半導体スイッチング素子とダイオード素子が、それぞれ半導体スイッチング素子とダイオード素子の熱膨張率に近い熱膨張率を有する熱膨張緩和用の金属板を介してヒートシンク上に設けられている。また、２つの導電体の間に誘電体を挟んで構成したコンデンサが、前記ダイオード素子と前記金属板との間に設けられている。コンデンサはダイオード素子に並列に接続されてスナバコンデンサとして働く。また半導体スイッチング素子及びダイオード素子と、ヒートシンク間にそれぞれ熱膨張緩和用の第１及び第２の導電体を設けたことにより、ヒートシンクが熱膨張した場合に、その熱膨張により半導体スイッチング素子及びダイオード素子に生じる歪みや応力が軽減され、素子にひび割れ（クラック）が生じたりすることを防止できる。
本発明の他の観点の半導体装置は、ヒートシンク上に設けられた、前記ヒートシンク上に取り付けられるダイオード素子の熱膨張率に近い熱膨張率を有する第１の導電体、前記第１の導電体の上に取り付けられたダイオード素子、及び前記ヒートシンク上に設けられた、前記ヒートシンク上に取り付けられる半導体スイッチング素子の熱膨張率に近い熱膨張率を有する第２の導電体、前記第２の導電体の上に設けられた、所定の面積を有する誘電体板を挟んで対向する２つの導電体、及び前記誘電体に対向する導電体の上に設けられた、前記ダイオード素子に逆並列に接続された半導体スイッチング素子を備え、前記２つの導電体がそれぞれ前記半導体スイッチング素子の電流流入端と電流流出端に電気的に接続されていることを特徴とする。
本発明によれば、逆並列に接続された半導体スイッチング素子とダイオード素子が、それぞれ半導体スイッチング素子とダイオード素子の熱膨張率に近い熱膨張率を有する熱膨張緩和用の第１及び第２の導電体を介してヒートシンク上に設けられている。また、対向する２つの導電体の間に誘電体を挟んで構成したコンデンサが、前記半導体スイッチング素子と前記金属板との間に設けられている。コンデンサは半導体スイッチング素子に並列に接続されてスナバコンデンサとして働く。半導体スイッチング素子及びダイオード素子と、ヒートシンクとの間に前記熱膨張緩和用の第１及び第２の導電体を設けたことにより、ヒートシンクが熱膨張した場合に、半導体スイッチング素子及びダイオード素子に生じる歪みや応力が軽減され、素子にクラックが入ったりすることを防止できる。
本発明の半導体スイッチング素子とダイオードを組み合わせたモジュールを有する半導体装置、及びその半導体装置を有する電力装置は、導電性の基板上に設けられ、互いに逆並列に接続された半導体スイッチング素子とダイオード素子、及び前記半導体スイッチング素子とダイオード素子のいずれか一方と、前記導電性の基板との間に設けられた、所定の面積を有する誘電体を挟んで対向する２つの導電体を備え、前記２つの導電体が、前記半導体スイッチング素子とダイオード素子の前記いずれか一方の電流流入端と電流流出端にそれぞれ電気的に接続されている半導体スイッチング装置をスイッチング装置として有する。
本発明の半導体装置、及びその半導体装置を具備した電力装置によれば、互いに逆並列に接続されたワイドギャップ半導体スイッチング素子とワイドギャップ半導体ダイオード素子として、２つの導電体の間に誘電体を挟んで構成したコンデンサを並列に接続してスナバコンデンサとしている。このスナバコンデンサは、誘電体として無機系のもの又は４５０℃程度までの温度に耐えうる、例えばポリイミド樹脂を用いた場合、ワイドギャップ半導体素子の高い使用温度においても正常かつ安全に機能する。その結果、従来のように通常のコンデンサを外付けしてなるスナバコンデンサは不要となり、且つ誘電体として高温に耐えるものを用いた場合、半導体装置の小型化が可能になるとともに構造が簡単になる。また、スイッチング素子を高い周波数で駆動するとき、スナバコンデンサを外付けにする場合に比べ大幅に配線を短くでき、配線のインダクタンスを小さくできる。そのため過渡電圧を抑制できるとともに、駆動周波数を高くすることができる。
本発明によれば、逆並列に接続されたワイドギャップ半導体スイッチング素子とワイドギャップ半導体ダイオード素子に、２つの導電体の間に誘電体を挟んで構成したコンデンサを並列に接続してスナバコンデンサとしている。このスナバコンデンサは、ワイドギャップ半導体素子の高い使用温度においても正常に機能する。その結果、外付けのスナバコンデンサは不要となり半導体装置の小型化が可能になるとともに構造が簡単になる。また、スイッチング素子を高い周波数で駆動するとき、スナバコンデンサを外付けにする場合に比べ大幅に配線を短くでき、配線のインダクタンスを小さくできる。そのため過渡電圧を抑制できるとともに、駆動周波数を高くすることができる。
以下、本発明の半導体装置及びそれを用いた電力装置の実施例を図１から図８を参照して説明する。
《第１実施例》
本発明の第１実施例の半導体装置である半導体パッケージ１を図１及び図２を参照して説明する。図１の（ａ）は本実施例の半導体パッケージ１の断面図であり、同（ｂ）は半導体パッケージ１内に収納されている複数の半導体素子を含む半導体モジュールの回路図である。図２の（ａ）及び（ｂ）は、図１の（ａ）の半導体パッケージ１に含まれる半導体素子を構成する各半導体層を図の上下に拡大して示した断面図である。
本実施例の半導体素子は、ワイドギャップ半導体である炭化珪素（ＳｉＣ）半導体を用いたものであり、図１の半導体パッケージ１内に、耐電圧５ｋＶ、定格電流１１０ＡのＳｉＣゲートターンオフサイリスタ（以下、ＳｉＣ−ＧＴＯと略記する）９とＳｉＣのフリーホイーリングダイオード（以下、ＳｉＣダイオードと略記する）１０が収納されている。
図１の（ａ）において、銅（Ｃｕ）等の熱伝導性の良い材料で作られたヒートシンク２の上面に銅（Ｃｕ）等の材料による金属板３が高温半田等によって接着されている。ヒートシンク２は例えば回路グランドＧｒに接続される。金属板３の上には金属板３の外形よりやや大きな外形を有する絶縁板４が高耐熱接着剤等により接着されている。絶縁板４は出来るだけ誘電率が低くかつ熱伝導性の良い材料で作るのが望ましい。
絶縁板４の上にＣｕ等の薄板で作られた３つの導電板５ａ、５ｂ、５ｃが接着されている。導電板５ａの上には、ＳｉＣ−ＧＴＯ９のゲート電極９ａに導線６ａで接続された中継部６ｂが設けられている。中継部６ｂは導線６ｃでゲート端子６に接続されている。導電板５ｂの左側部分には、ＳｉＣ−ＧＴＯ９が設けられ、右側部分にはＳｉＣダイオード１０が設けられている。導電板５ｂの中央部には、ＳｉＣダイオード１０のアノード電極１０ａ（電流流入端）に導線７ａで接続された中継部７ｔが設けられている。中継部７ｔは導線７ｍでカソード端子７に接続されている。
ＳｉＣダイオード１０と導電板５ｂとの間には、２枚の金属板１１及び１２の間に誘電体板１３を挟んで構成したコンデンサ１５が設けられている。金属板１１は導電板５ｂに電気的に接続されている。ＳｉＣダイオード１０のカソード電極１０ｂ（電流流出端）は金属板１２に電気的に接続されている。誘電体板１３は、アルミナ、酸化マグネシウム、窒化珪素、窒化アルミニウム、酸化ベリリウム、二酸化タンタル、炭化珪素セラミック、チタン酸バリウム、スタン酸ストロンチウム等の、高い誘電率を有しかつ４５０℃以上の温度に耐える無機系高耐熱材料で作るのが望ましい。また４５０℃以上の高温に耐える高耐熱の合成樹脂、例えばポリイミド樹脂、を用いてもよい。例えば誘電体板１３として、比誘電率９、厚み０．２ｍｍの窒化アルミニウムを用い、コンデンサ１５の面積が１０ｃｍ２である場合、静電容量は約４００ｐＦである。
図２の（ａ）は前記ＳｉＣ−ＧＴＯ９の一例を示す断面図であり、同（ｂ）はＳｉＣダイオード１０の一例を示す断面図である。
図２の（ａ）に示すＳｉＣ−ＧＴＯは、ｎ＋型ＳｉＣの半導体基板１００の上に形成したｐ−型ＳｉＣのドリフト層１０１、及び前記ドリフト層１０１の上に形成したｎ型ＳｉＣのベース層１０２を有する。ＳｉＣ半導体基板１００の下面にはカソード電極９ｋ（電流流出端）が設けられている。ベース層１０２の両端部にはｎ＋型ＳｉＣのゲートコンタクト領域１０３が設けられており、それぞれのゲートコンタクト領域１０３にゲート電極９ｇが設けられている。２つのゲート電極９ｇは図示を省略した接続部で図１に示すように１つのゲート電極９ａに接続されている。ベース層１０２の中央領域にｐ型ＳｉＣのアノード領域１０４が設けられ、アノード領域１０４にアノード電極９ｂ（電流流入端）が設けられている。
図２（ｂ）に示すＳｉＣダイオード１０は、ｎ＋型ＳｉＣの半導体基板１１０の上に形成したｐ−型ＳｉＣのドリフト層１１１、及び前記ドリフト層１１１の上に形成したｐ＋型ＳｉＣのアノード領域１１２を有する。半導体基板１１０の下面にカソード電極１０ｂが設けられ、アノード領域１１２にアノード電極１０ａが設けられている。
ＳｉＣ−ＧＴＯ９は図１に示すように、そのカソード電極９ｋが導電板５ｂに電気的に接続されるように、導電板５ｂに取り付けられている。
導電板５ｃには中継部８ｔが設けられている。中継部８ｔには、導線８ａでＳｉＣ−ＧＴＯ９のアノード電極９ｂが接続されるとともに、導線８ｂでＳｉＣダイオード１０のカソード電極１０ｂが金属板１２を経て接続されている。中継部８ｔは導線８ｄでアノード端子８に接続されている。これによりＳｉＣ−ＧＴＯ９とＳｉＣダイオード１０は逆並列に接続される。本実施例の半導体装置は、ヒートシンク２の絶縁シール材１８を貫通して外部へ導出されるゲート端子６、カソード端子７、及びアノード端子８で外部の回路に接続される。ヒートシンク２の上面を覆うキャップ２０が、ヒートシンク２の外縁部に溶接等で取り付けられて、半導体パッケージ１が完成する。キャップ２０によってＳｉＣ−ＧＴＯ９及びＳｉＣダイオード１０を含む空間は密閉され、湿気などの侵入が防止される。
図１の（ｂ）は、図１の（ａ）の半導体パッケージ１内の半導体モジュールの回路図である。図１の（ｂ）の回路図における各符号は、図１の（ａ）の各要素のものと同じである。コンデンサ１５は、金属板１１、１２及び誘電体板１３により形成され、ＳｉＣダイオード１０のアノード１０ａとカソード１０ｂ間に接続されてスナバコンデンサとして働く。コンデンサ１６は、絶縁板４を挟んで導電板５ｂとヒートシンク２との間に形成される静電容量を示す。コンデンサ１６の静電容量は出来るだけ小さい方が望ましい。
本実施例の半導体パッケージ１を６つ用いて図９に示すような三相のインバータを構成して、定格電圧５ｋＶ、定格電流１１０Ａのインバータとして動作させたところ、各ＳｉＣ−ＧＴＯ９のターンオフ時における電圧上昇率は５０００Ｖ／μｓであった。ＳｉＣ−ＧＴＯ９の臨界電圧上昇率は３００００Ｖ／μｓであるので、前記電圧上昇率５０００Ｖ／μｓは臨界電圧上昇率よりも小さく、ＳｉＣ−ＧＴＯに損傷を与えるおそれはない。半導体パッケージ１に組み込む半導体素子の臨界電圧上昇率が５０００Ｖ／μｓより小さいときは、コンデンサ１５の誘電体板１３に大きな比誘電率を有する誘電体、例えば比誘電率４０のＳｉＣセラミックを用いたり、コンデンサ１５の面積を大きくしたりして静電容量を大きくすればよい。また定格電圧に合わせて誘電体板１３の厚さを必要最小限にすることによってコンデンサ１５の静電容量を増加させてもよい。
誘電体板１３の材料として使用できる、アルミナ、窒化珪素、窒化アルミニウム、酸化ベリリウム、二酸化タンタル、ＳｉＣセラミック等の耐熱温度は５００℃以上である。従って本実施例の半導体パッケージ１のＳｉＣ−ＧＴＯ９及びＳｉＣダイオード１０の動作時の温度が５００℃近くまで上昇してコンデンサ１５の温度も５００℃近くまで上昇しても、コンデンサ１５はスナバコンデンサとして正常な機能を維持することができる。
本実施例の半導体パッケージ１には、ヒートシンク２と一体にしたスナバ用のコンデンサ１５が内蔵されているので、外付けのスナバコンデンサを設ける必要がなく、半導体パッケージ１の小型化が可能となる。また、スイッチング素子を高い周波数で駆動するとき、スナバコンデンサを外付けにする場合に比べ大幅に配線を短くでき、配線のインダクタンスを小さくできる。そのため過渡電圧を抑制できるとともに、駆動周波数を高くすることができる。また製造時に外付けのコンデンサを接続する工程が不要なので生産性が良く生産コストを低減することができる。
本実施例の半導体装置では、ヒートシンク２を熱伝導率が高い銅で構成しているが、銅の膨張率（線膨張率βは１６×１０−６／Ｋ）はＳｉＣ半導体の膨張率（線膨張率βは約４．５×１０−６／Ｋ）よりはるかに大きい。従って使用中に半導体装置の温度が大幅に変わると、ヒートシンク２の膨張はＳｉＣ−ＧＴＯ９及びＳｉＣダイオード１０の膨張よりはるかに大きくなる。そのためヒートシンク２の膨張がＳｉＣ−ＧＴＯ９及びＳｉＣダイオード１０に機械的歪みを与え、ＳｉＣ−ＧＴＯ９及びＳｉＣダイオード１０の特性を変化させたり、最悪の場合には、ＳｉＣ−ＧＴＯ９及びＳｉＣダイオード１０にひび割れ（クラック）を生じさせることがある。
本実施例の半導体装置では、ヒートシンク２と、ＳｉＣ−ＧＴＯ９及びＳｉＣダイオード１０との間に金属板３と絶縁板４とを介在させることにより、ヒートシンク２の膨張がＳｉＣ−ＧＴＯ９及びＳｉＣダイオード１０に与える機械的歪みが緩和され、ＳｉＣ−ＧＴＯ９及びＳｉＣダイオード１０のひび割れなどを防止することができる。
《第２実施例》
本発明の第２実施例の半導体装置を図３の（ａ）及び（ｂ）を参照して説明する。図３の（ａ）は本実施例の半導体装置の断面図であり、同（ｂ）はその回路図である。
図３の（ａ）において、ヒートシンク２０は、ＳｉＣ半導体の膨張率（線膨張率βは約４．５×１０−６／Ｋ）に近い膨張率（線膨張率βは約８×１０−６／Ｋ）を有する、銅（Ｃｕ）とタングステン（Ｗ）の合金である銅タングステン（ＣｕＷ）を用いて作られている。ヒートシンク２０の上面左側部分に、前記第１実施例のものと同じＳｉＣ−ＧＴＯ９が、そのカソード電極９ｋがヒートシンク２０に電気的に接続されるように取り付けられている。カソード電極９ｋとヒートシンク２０の取付方法としては、導電性接着剤を用いて接着する方法、高温半田による半田付方法等を用いる。ＳｉＣ−ＧＴＯ９のゲート電極９ａは導線９ｅによりゲート端子２６に接続されている。ＳｉＣ−ＧＴＯ９のエミッタ電極９ｂは導線９ｆによりエミッタ端子２８に接続されている。
ヒートシンク２０の上面右側部分には、前記第１実施例のものと同じＳｉＣダイオード１０が、２枚の金属板１１と１２の間に高誘電率の誘電体板１３を挟んで形成したスナバ用のコンデンサ１５を介してヒートシンク２０に取り付けられている。これによりコンデンサ１５はヒートシンク２０に一体に構成される。ＳｉＣダイオード１０のカソード電極１０ｂは金属板１２に電気的に接続されている。また金属板１１はヒートシンク２０に電気的に接続されている。ＳｉＣダイオード１０のアノード電極１０ａは導線１０ｅでカソード端子２７となるヒートシンク２０に接続されている。ＳｉＣダイオード１０のカソード電極１０ｂは導体板１２及び導線１２ａを経てアノード端子２８に接続されている。これによりＳｉＣ−ＧＴＯ９とＳｉＣダイオード１０は逆並列に接続される。ＳｉＣ−ＧＴＯ９及びＳｉＣダイオード１０を含むヒートシンク２０の上面空間はキャップ２９により覆われて密閉されている。
本実施例の半導体装置の回路図を図３の（ｂ）に示す。図３の（ｂ）の回路図に示すように、図１の（ｂ）の回路にあるコンデンサ１６は形成されない。
本実施例によれば、前記第１実施例の半導体装置の特徴に加えて、ヒートシンク２０の材料として、ＳｉＣ半導体材料の膨張率に近い膨張率を有する銅タングステン（ＣｕＷ）を用いたことにより、ＳｉＣ−ＧＴＯ９をヒートシンク２０に直接取り付けても、ヒートシンク２０とＳｉＣ−ＧＴＯ９の膨張率の違いによりＳｉＣ−ＧＴＯ９が破損したり、ヒートシンク２０との接合部ではがれたりするのを防止することができる。ＳｉＣ−ＧＴＯ９をヒートシンク２０に直接取り付けると放熱効果が高いので、ＳｉＣ−ＧＴＯ９の温度上昇を抑制することができる。
《第３実施例》
本発明の第３実施例の半導体装置を図４及び図５を参照して説明する。図４は本実施例の半導体装置の断面図である。本実施例の半導体装置においては、半導体スイッチング素子として絶縁ゲートバイポーラトランジスタ（以下、ＩＧＢＴと略記する。）３９を用い、フリーホイールダイオードとしてショットキーダイオード４０を用いているが、半導体装置としての機能は前記第１及び第２実施例のものと実質的に変わりはない。
図４において、アルミニウムや銅等で作られたヒートシンク３０の上面左側部分に、熱膨張緩和用の基板３８が設けられており、基板３８の上に半導体スイッチング素子としての、例えば定格電圧４ｋＶのＩＧＢＴ３９が取り付けられている。熱膨張緩衝用の基板である、熱膨張緩和用の基板３８は、ＳｉＣ半導体材料の膨張率に近い膨張率を有する導電性の材料であり、銅タングステン（ＣｕＷ）、アルミニウムをＳｉＣに含浸させた焼結体（線膨張率βは８〜１０×１０−６／Ｋ）、ＳｉＣ単結晶、モリブデン、ダイヤモンド等が用いられている。熱膨張緩衝用の基板３８は熱膨張緩衝作用を果たすのでこの場合その熱膨張係数は半導体装置のそれより若干ヒートシンクのそれの方に寄ったものが良い効果が得られた。基板３８は導電性接着剤によりヒートシンク３０に取り付けられる。本実施例では、半導体スイッチング素子のＩＧＢＴ３９を基板３８を介在させてヒートシンク３０に取り付けているので、半導体装置の動作中に温度が変化してヒートシンク３０が熱膨張により伸縮しても、その伸縮がＩＧＢＴ３９に与える機械的歪みを緩和することができ、機械的歪みによりＩＧＢＴ３９が損傷を受けるのを防止できる。基板３８の面積をＩＧＢＴ３９の面積より大きくすると、ＩＧＢＴ３９から発生する熱が基板３８の面方向に拡がってヒートシンク３０へ伝わるので放熱効果が改善される。すなわちＩＧＢＴ３９からヒートシンク３０へ至る熱抵抗が低下する。基板３８にＳｉＣ単結晶を用いた実験例では、上記熱抵抗は０．１５℃／Ｗであった。
ＩＧＢＴ３９の一例の断面図を図５の（ａ）に示す。図５の（ａ）において、下面にエミッタ電極３９ｅを有するｎ＋型ＳｉＣ半導体の基板３１の上面にｐ−型ＳｉＣ半導体の第１のベース層３２が形成されている。第１のベース層３２の上に、メサ型のｎ型ＳｉＣ半導体の第２のベース層３３が設けられている。第２のベース層３３の上にｐ型ＳｉＣ半導体のコレクタ層３５を設け、コレクタ層３５にコレクタ電極３６が設けられている。コレクタ電極３６を除く上面にＳｉＯ２等による絶縁層４３を設け、絶縁層４３の上にゲート電極３４を設けている。
図４においてＩＧＢＴ３９のエミッタ電極３９ｅは基板３８を経てヒートシンク３０に電気的に接続され、ゲート電極３９ｇは、導線３９ｆでゲート端子３６に接続されている。ＩＧＢＴ３９のコレクタ電極３９ｋは導線３７ａでコレクタ端子３７に接続されている。
ヒートシンク３０の上面右側部分には基板３８と同じ材料による熱膨張緩和用の基板４８が設けられている。基板４８の上には、ショットキーダイオード４０が、２枚の金属板１１及び１２で誘電体板１３を挟んで構成したスナバコンデンサ１５を介在させて設けられている。ヒートシンク３０と基板４８、コンデンサ１５及びショットキーダイオード４０の取付方法等は前記基板３８の場合と同じである。これによりコンデンサ１５がヒートシンクに一体に構成される。ショットキーダイオード４０のアノード電極４０ａは導線４０ｂでヒートシンク３０に接続されている。ショットキーダイオード４０のカソード電極４０ｋは金属板１２及び導線４０ｄを経てコレクタ端子３７に接続されている。
誘電体板１３に厚さ０．１ｍｍのチタン酸ストロンチウム板を用いた場合について静電容量を測定したところ、１平方センチメートル当たりの静電容量は１５００ｐＦであった。
本実施例の半導体装置では、半導体スイッチング素子であるショットキーダイオード３９とヒートシンク３０との間にそれぞれ熱膨張緩和用の基板３８、４８を介在させているので、ヒートシンク３０を膨張率の大きい銅で構成した場合に、ヒートシンク３０の大きな熱膨張により誘電体板１３及びＳｉＣショットキーダイオード３９に与えられる機械的歪みが緩和される。
本実施例では、ヒートシンク３０に銅タングステン（ＣｕＷ）などの高価な材料を用いる代わりに安価な銅のヒートシンクを使用する場合に適している。
《第４実施例》
本発明の第４実施例の半導体装置を図６の（ａ）及び（ｂ）を参照して説明する。本実施例の半導体装置はＳｉＣダイオード１０、コンデンサ１５及び抵抗器５２を組み合わせたスナバ回路５０である。このスナバ回路５０は他の半導体回路と組み合わせて使うものである。図６の（ａ）はスナバ回路５０の断面図であり、同（ｂ）はその回路図である。
図６の（ａ）において、銅タングステン（ＣｕＷ）等の比較的膨張率の低い導電性の材料を用いたヒートシンク５１の上に、導電板１２、１３の間に誘電体板１３を挟んで構成したコンデンサ１５が取り付けられている。コンデンサ１５の上には、図１に示す前記第１実施例のものと同様のＳｉＣダイオード１０が、そのカソード電極１０ｂが導電板１２に電気的に接続されるように設けられている。ＳｉＣダイオード１０のアノード電極１０ａとカソード電極１０ｂ間に抵抗器５２が接続されている。抵抗器５２は高耐熱性の炭素系材料で作られており、その抵抗値は例えば１００Ωである。図６の（ａ）の構成により、図６の（ｂ）の回路図に示すように、ＳｉＣダイオード１０と抵抗器５２の並列接続体にコンデンサ１５が直列に接続されたスナバ回路５０が得られる。
本実施例のスナバ回路は高耐熱の抵抗器５２と高耐熱のコンデンサ１５を用いているのでＳｉＣダイオード１０の使用可能温度である５００℃程度の温度でも使用可能である。
本実施例のスナバ回路５０において、ヒートシンク５１に銅やアルミニウムなどの膨張率の大きい材料を用いる場合には、コンデンサ１５とヒートシンク５１との間に銅タングステン（ＣｕＷ）等の膨張率の低い熱膨張率緩和用の板状部材を挟む。これにより銅のヒートシンク５１の熱膨張により、コンデンサ１５及びＳｉＣダイオード１０が受ける機械的歪みを緩和することができる。
《第５実施例》
本発明の第５実施例の半導体装置を図７及び図８を参照して説明する。図７は本実施例の半導体装置である半導体パッケージ６０断面図であり、図８は半導体パッケージ６０の回路図である。
図７において、ヒートシンク６１の上に導電板８２を介してスイッチング素子であるＳｉＣ−ＧＴＯ６９が設けられている。ＳｉＣ−ＧＴＯ６９は前記第１実施例のＳｉＣ−ＧＴＯ９と実質的に同じものである。ＳｉＣ−ＧＴＯ６９のカソード電極６９ｋは導電板８２に電気的に接続されており、導電板８２を経てヒートシンク６１に電気的に接続される。ＳｉＣ−ＧＴＯ６９のゲート電極６９ｇは、導線６２ａで第１のゲート端子６２に接続され、アノード電極６９ａは導線６３ａでアノード端子６３に接続されている。もう１つのＳｉＣ−ＧＴＯ７９は、金属板１１及び１２の間に誘電体板１３を挟んで構成したコンデンサ１５ａを介してヒートシンク６１上に設けられている。ＳｉＣ−ＧＴＯ７９のカソード電極７９ｋは金属板１２に電気的に接続され、導線６４ａによりカソード端子６４に接続されている。ＳｉＣ−ＧＴＯ７９のゲート電極７９ｇは導線６５ａにより第２のゲート端子６５に接続され、アノード電極７９ａは導線７９ｅでヒートシンク６１に接続されている。
ＳｉＣダイオード７０は、２つの金属板１１、１２の間に導電体板１３を挟んで構成したコンデンサ１５ｂを介してヒートシンク６１に取り付けられている。ＳｉＣダイオード７０のカソード電極７０ｋは金属板１２及び導線６３ｂを経てアノード端子６３に接続され、アノード電極７０ａは導線７０ｃでヒートシンク６１に接続されている。もう１つのＳｉＣダイオード８０は、そのカソード電極８０ｋがヒートシンク６１に接続され、アノード電極８０ａは導線６４ｂでカソード端子６４に接続されている。ヒートシンク６１の上面にはキャップ８３が設けられている。
図７の半導体パッケージ６０の回路図を図８に示す。半導体パッケージ６０のアノード端子６３を直流電源９０の正端子に接続し、カソード端子６４を負端子に接続する。図示を省略したが、３つの半導体パッケージ６０を直流電源９０に並列に接続することにより三相のインバータが構成される。
本実施例によれば、前記第２実施例の効果に加えて、インバータの１相分の２つのスイッチング回路を１つの半導体パッケージ６０内に収納しているので、１相分のスイッチング回路が小型化される。３つの半導体パッケージ６０を直流電源に接続すれば三相のインバータが構成できるのでインバータの構成が簡単になり、製造時の工程が簡略化される。 本実施例の半導体パッケージ６０において、使用時の温度上昇が激しくヒートシンク６１の熱膨張が内部のＳｉＣ−ＧＴＯ６９、７９及びＳｉＣダイオード７０、８０に機械的歪を与えるおそれがあるときは、図４に示す前記第３実施例のように、ＳｉＣ−ＧＴＯ６９、７９及びＳｉＣダイオード７０、８０と、ヒートシンク６１との間に熱膨張緩和用の基板３８、４８を設けるのが望ましい。
前記第１から第５実施例では、ＳｉＣ−ＧＴＯ、ＳｉＣダイオードなどワイドギャップ半導体としてＳｉＣを用いた例について説明したが、他のワイドギャップ半導体の、窒化ガリウム（ＧａＮ）又はダイヤモンドなどを用いたものでも同様の効果を得ることができる。また、半導体スイッチング素子は、ＳｉＣ−ＧＴＯ、ＳｉＣ−ＩＧＢＴに限定されるものではなく、他のワイドギャップ半導体スイッチング素子を用いても同様の効果が得られる。ＳｉＣスイッチング素子に逆並列に接続されるダイオードについても、ＳｉＣ−Ｐｎダイオードやショットキーダイオードに限定されるものではなく、他のワイドギャップ半導体を用いたダイオードであっても、前記スイッチング素子と同じ導電型のワイドギャップ半導体基板を用いたダイオードであれば本発明の半導体パッケージを構成することができる。
本発明は高い温度でも動作可能なワイドギャップ半導体を用いる半導体装置として利用可能である。
（ａ）は本発明の第１実施例の半導体装置の断面図、 （ｂ）は同半導体装置の回路図 （ａ）は本発明の第１実施例の半導体装置に含まれるＳｉＣ−ＧＴＯの断面図、 （ｂ）は本発明の第１実施例の半導体装置に含まれるＳｉＣダイオードの断面図 （ａ）は本発明の第２実施例の半導体装置の断面図、 （ｂ）は同半導体装置の回路図 本発明の第３実施例の半導体装置の断面図 （ａ）は本発明の第３実施例の半導体装置に含まれるＩＧＢＴの断面図、 （ｂ）は本発明の第３実施例の半導体装置に含まれるショットキーダイオードの断面図 （ａ）は本発明の第４実施例の半導体装置の断面図、 （ｂ）は同半導体装置の回路図 本発明の第５実施例の半導体装置の断面図 本発明の第５実施例の半導体装置の回路図 従来のインバータのブロック図 図９に示す従来のインバータに用いられるスイッチング回路の回路図 図９に示す従来のインバータに用いられるスイッチング回路の断面図
符号の説明
２、２０、３０、５１、６１、１８０ ヒートシンク
３ 金属板
４ 絶縁板
５ａ、５ｂ、５ｃ 導電板
６ ゲート端子
７ カソード端子
８ アノード端子
９、６９、７９ ＳｉＣ−ＧＴＯ
１０、７０、８０ ＳｉＣダイオード
１１、１２ 金属板
１３ 誘電体板
１５ コンデンサ
１９ キャップ
３８、４８ 熱膨張緩和板
３９ ＩＧＢＴ
４０ ショットキーダイオード

Claims (11)

  1. 導電性の基板上に設けられ、互いに逆並列に接続された半導体スイッチング素子とダイオード素子、及び
    前記半導体スイッチング素子とダイオード素子のいずれか一方と、前記導電性の基板との間に設けられた所定の面積を有する誘電体であってその両面にそれぞれ導電体を有するもの、を備え、
    前記それぞれの導電体が、前記半導体スイッチング素子とダイオード素子のいずれか一方の電流流入端と電流流出端にそれぞれ電気的に接続されていることを特徴とする半導体装置。
  2. 導電性のヒートシンク上に設けられ、互いに逆並列に接続された半導体スイッチング素子とダイオード素子、及び
    前記半導体スイッチング素子とダイオード素子のいずれか一方と、前記ヒートシンクとの間に設けられた、所定の面積を有する誘電体を挟んで対向する２つの導電体を備え、
    前記２つの導電体が前記半導体スイッチング素子とダイオード素子のいずれか一方の電流流入端と電流流出端にそれぞれ電気的に接続されていることを特徴とする半導体装置。
  3. ヒートシンク上に設けられた、前記ヒートシンク上に取り付けられる半導体スイッチング素子の熱膨張率に近い熱膨張率を有する第１の導電体、
    前記第１の導電体の上に取り付けられた半導体スイッチング素子、
    前記ヒートシンク上に設けられた、前記ヒートシンク上に取り付けられるダイオード素子の熱膨張率に近い熱膨張率を有する第２の導電体、
    前記第２の導電体の上に設けられた、所定の面積を有する誘電体を挟んで対向する２つの導電体、及び
    前記誘電体に対向する導電体の上に設けられた、前記半導体スイッチング素子に逆並列に接続されたダイオード素子を備え、
    前記２つの導電体がそれぞれ前記ダイオード素子のアノードとカソードに電気的に接続されていることを特徴とする半導体装置。
  4. ヒートシンク上に設けられた、前記ヒートシンク上に取り付けられるダイオード素子の熱膨張率に近い熱膨張率を有する第１の導電体、
    前記第１の導電体の上に取り付けられたダイオード素子、
    前記ヒートシンク上に設けられた、前記ヒートシンク上に取り付けられる半導体スイッチング素子の熱膨張率に近い熱膨張率を有する第２の導電体、
    前記第２の導電体の上に設けられた、所定の面積を有する誘電体を挟んで対向する２つの導電体、及び
    前記誘電体に対向する導電体の上に設けられた、前記ダイオード素子に逆並列に接続された半導体スイッチング素子を備え、
    前記２つの導電体がそれぞれ前記半導体スイッチング素子の電流流入端と電流流出端に電気的に接続されていることを特徴とする半導体装置。
  5. 前記半導体スイッチング素子がワイドギャップ半導体のスイッチング素子であり、前記ダイオード素子がワイドギャップ半導体のダイオードであることを特徴とする請求項１から４のいずれかに記載の半導体装置。
  6. 前記所定の面積を有する誘電体が、アルミナ、酸化マグネシウム、窒化珪素、窒化アルミニウム、酸化ベリリウム、二酸化タンタル、チタン酸バリウム、チタン酸ストロンチウム及びＳｉＣセラミックの群から選択した少なくとも１つの材料で作られていることを特徴とする請求項１から４のいずれかに記載の半導体装置。
  7. 少なくとも前記半導体スイッチング素子及びダイオード素子が密閉容器内に収納されて半導体パッケージを形成していることを特徴とする請求項１から４のいずれかに記載の半導体装置。
  8. 前記ヒートシンクが、銅（Ｃｕ）とタングステン（Ｗ）の合金（ＣｕＷ）、銅（Ｃｕ）とモリブデン（Ｍｏ）の合金、モリブデン（Ｍｏ）及び銅（Ｃｕ）の群から選択した少なくとも一つの材料で作られていることを特徴とする請求項２、３又は４に記載の半導体装置。
  9. 前記第１及び第２の導電体が銅タングステン合金（ＣｕＷ）、炭化珪素（ＳｉＣ）や炭化珪素を主成分とする合金、モリブデン、及びダイヤモンドから選択した少なくとも１つの材料で作られていることを特徴とする請求項３又は４に記載の半導体装置。
  10. ヒートシンク上に設けられた、所定の面積を有する誘電体と、前記誘電体を挟んで対向する２つの導電体を有するコンデンサ、
    前記コンデンサの上に設けられたダイオード素子及び
    前記ダイオード素子に並列に接続された抵抗器
    を有する半導体装置。
  11. 請求項１から請求項４の半導体装置をスイッチング装置として有する電力装置。
JP2004021738A 2004-01-29 2004-01-29 半導体装置及びそれを用いた電力装置 Expired - Fee Related JP4195398B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004021738A JP4195398B2 (ja) 2004-01-29 2004-01-29 半導体装置及びそれを用いた電力装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004021738A JP4195398B2 (ja) 2004-01-29 2004-01-29 半導体装置及びそれを用いた電力装置

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2007312544A Division JP4751380B2 (ja) 2007-12-03 2007-12-03 半導体装置

Publications (2)

Publication Number Publication Date
JP2005217167A true JP2005217167A (ja) 2005-08-11
JP4195398B2 JP4195398B2 (ja) 2008-12-10

Family

ID=34905279

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004021738A Expired - Fee Related JP4195398B2 (ja) 2004-01-29 2004-01-29 半導体装置及びそれを用いた電力装置

Country Status (1)

Country Link
JP (1) JP4195398B2 (ja)

Cited By (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007281090A (ja) * 2006-04-04 2007-10-25 Kansai Electric Power Co Inc:The ワイドギャップ複合半導体装置
JP2008060381A (ja) * 2006-08-31 2008-03-13 Daikin Ind Ltd 半導体実装基板
JP2008148309A (ja) * 2006-12-12 2008-06-26 Pratt & Whitney Rocketdyne Inc 電圧エクスカーション制御システム
JP2010206106A (ja) * 2009-03-05 2010-09-16 Nissan Motor Co Ltd 半導体装置、電力変換装置及び半導体装置の製造方法
JP2010206109A (ja) * 2009-03-05 2010-09-16 Nissan Motor Co Ltd 半導体装置及び電力変換装置
JP2010212502A (ja) * 2009-03-11 2010-09-24 Kansai Electric Power Co Inc:The 半導体装置および電子装置
JP2011119489A (ja) * 2009-12-04 2011-06-16 Denso Corp 半導体パッケージおよびその製造方法
WO2013027819A1 (ja) * 2011-08-25 2013-02-28 日産自動車株式会社 半導体モジュール
JP2014116511A (ja) * 2012-12-11 2014-06-26 Hitachi Power Semiconductor Device Ltd パワー半導体装置、整流装置および電源装置
JP2018120963A (ja) * 2017-01-25 2018-08-02 富士通株式会社 半導体装置、放熱構造、半導体集積回路及び半導体装置の製造方法
JP2018133889A (ja) * 2017-02-14 2018-08-23 株式会社デンソー 電力変換装置
JP2020031526A (ja) * 2018-08-24 2020-02-27 三菱電機株式会社 半導体モジュール
JP2020043245A (ja) * 2018-09-12 2020-03-19 三菱電機株式会社 半導体装置、及び、半導体装置の製造方法
EP3654371A1 (en) * 2018-11-19 2020-05-20 Delta Electronics (Shanghai) Co., Ltd. Packaging structure for power module
CN112928089A (zh) * 2021-01-29 2021-06-08 西安理工大学 一种减小高压SiC模块位移电流的结构

Cited By (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007281090A (ja) * 2006-04-04 2007-10-25 Kansai Electric Power Co Inc:The ワイドギャップ複合半導体装置
JP2008060381A (ja) * 2006-08-31 2008-03-13 Daikin Ind Ltd 半導体実装基板
JP2008148309A (ja) * 2006-12-12 2008-06-26 Pratt & Whitney Rocketdyne Inc 電圧エクスカーション制御システム
JP2010206106A (ja) * 2009-03-05 2010-09-16 Nissan Motor Co Ltd 半導体装置、電力変換装置及び半導体装置の製造方法
JP2010206109A (ja) * 2009-03-05 2010-09-16 Nissan Motor Co Ltd 半導体装置及び電力変換装置
JP2010212502A (ja) * 2009-03-11 2010-09-24 Kansai Electric Power Co Inc:The 半導体装置および電子装置
JP2011119489A (ja) * 2009-12-04 2011-06-16 Denso Corp 半導体パッケージおよびその製造方法
US8368203B2 (en) 2009-12-04 2013-02-05 Denso Corporation Heat radiation member for a semiconductor package with a power element and a control circuit
WO2013027819A1 (ja) * 2011-08-25 2013-02-28 日産自動車株式会社 半導体モジュール
JP2013045974A (ja) * 2011-08-25 2013-03-04 Nissan Motor Co Ltd 半導体モジュール
US8921998B2 (en) 2011-08-25 2014-12-30 Nissan Motor Co., Ltd. Semiconductor module
JP2014116511A (ja) * 2012-12-11 2014-06-26 Hitachi Power Semiconductor Device Ltd パワー半導体装置、整流装置および電源装置
JP2018120963A (ja) * 2017-01-25 2018-08-02 富士通株式会社 半導体装置、放熱構造、半導体集積回路及び半導体装置の製造方法
JP2018133889A (ja) * 2017-02-14 2018-08-23 株式会社デンソー 電力変換装置
JP2020031526A (ja) * 2018-08-24 2020-02-27 三菱電機株式会社 半導体モジュール
JP2020043245A (ja) * 2018-09-12 2020-03-19 三菱電機株式会社 半導体装置、及び、半導体装置の製造方法
CN110896070A (zh) * 2018-09-12 2020-03-20 三菱电机株式会社 半导体装置以及半导体装置的制造方法
JP7038632B2 (ja) 2018-09-12 2022-03-18 三菱電機株式会社 半導体装置、及び、半導体装置の製造方法
CN110896070B (zh) * 2018-09-12 2023-05-02 三菱电机株式会社 半导体装置以及半导体装置的制造方法
EP3654371A1 (en) * 2018-11-19 2020-05-20 Delta Electronics (Shanghai) Co., Ltd. Packaging structure for power module
CN111199959A (zh) * 2018-11-19 2020-05-26 台达电子企业管理（上海）有限公司 功率模块的封装结构
US10818571B2 (en) 2018-11-19 2020-10-27 Delta Electronics (Shanghai) Co., Ltd. Packaging structure for power module
CN111199959B (zh) * 2018-11-19 2021-11-02 台达电子企业管理（上海）有限公司 功率模块的封装结构
CN112928089A (zh) * 2021-01-29 2021-06-08 西安理工大学 一种减小高压SiC模块位移电流的结构

Also Published As

Publication number Publication date
JP4195398B2 (ja) 2008-12-10

Similar Documents

Publication Publication Date Title
JP4594237B2 (ja) 半導体装置
JP4195398B2 (ja) 半導体装置及びそれを用いた電力装置
JP5692377B2 (ja) 半導体ユニットおよび半導体装置
JP5798412B2 (ja) 半導体モジュール
US8889458B2 (en) Method of converting power using a power semiconductor module
JP6750620B2 (ja) 半導体モジュール
US10217690B2 (en) Semiconductor module that have multiple paths for heat dissipation
US20120211799A1 (en) Power semiconductor module and method of manufacturing a power semiconductor module
JP2013069782A (ja) 半導体装置
JP6988345B2 (ja) 半導体装置
WO2013018811A1 (ja) パワー半導体モジュール
JP2008545279A (ja) サージ能力が向上されたショットキーダイオード
JP2017168582A (ja) 半導体モジュール
JP4751380B2 (ja) 半導体装置
JP5807432B2 (ja) 半導体モジュール及びスペーサ
WO2018198747A1 (ja) 半導体装置
JP7091878B2 (ja) パワーモジュール、電力変換装置、及びパワーモジュールの製造方法
WO2018066496A1 (ja) パワーモジュールおよび電力変換装置
JP6305362B2 (ja) 電力用半導体モジュール
KR20210056911A (ko) 반도체 장치
JP3809550B2 (ja) 高耐熱半導体素子及びこれを用いた電力変換器
JP2002289772A (ja) 高耐熱半導体素子、およびこれを用いた電力変換器
JP7004233B2 (ja) 半導体装置
JP2017143219A (ja) 半導体パッケージ

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20051108

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20051108

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20051122

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20070921

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20071002

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20071203

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080610

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080731

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20080826

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20080925

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111003

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111003

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121003

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121003

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131003

Year of fee payment: 5

LAPS Cancellation because of no payment of annual fees