JP4751380B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP4751380B2
JP4751380B2 JP2007312544A JP2007312544A JP4751380B2 JP 4751380 B2 JP4751380 B2 JP 4751380B2 JP 2007312544 A JP2007312544 A JP 2007312544A JP 2007312544 A JP2007312544 A JP 2007312544A JP 4751380 B2 JP4751380 B2 JP 4751380B2
Authority
JP
Japan
Prior art keywords
sic
diode
heat sink
capacitor
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2007312544A
Other languages
English (en)
Other versions
JP2008072149A (ja
Inventor
勝則 浅野
良孝 菅原
浩二 中山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kansai Electric Power Co Inc
Original Assignee
Kansai Electric Power Co Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kansai Electric Power Co Inc filed Critical Kansai Electric Power Co Inc
Priority to JP2007312544A priority Critical patent/JP4751380B2/ja
Publication of JP2008072149A publication Critical patent/JP2008072149A/ja
Application granted granted Critical
Publication of JP4751380B2 publication Critical patent/JP4751380B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42Wire connectors; Manufacturing methods related thereto
    • H01L24/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48135Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/12Passive devices, e.g. 2 terminal devices
    • H01L2924/1203Rectifying Diode
    • H01L2924/12032Schottky diode
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1301Thyristor
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304Transistor
    • H01L2924/1305Bipolar Junction Transistor [BJT]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304Transistor
    • H01L2924/1305Bipolar Junction Transistor [BJT]
    • H01L2924/13055Insulated gate bipolar transistor [IGBT]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30Technical effects
    • H01L2924/301Electrical effects
    • H01L2924/30107Inductance

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Inverter Devices (AREA)
  • Power Conversion In General (AREA)

Description

本発明は、半導体スイッチング素子とダイオードを組み合わせたモジュールを有する半導体装置に関する。
直流を交流に変換するインバータ等の電力装置では、スイッチング素子とフリーホイールダイオードを逆並列に接続したモジュールを1つのパッケージに収納した半導体パッケージが用いられている。図9はよく知られているゲートターンオフサイリスタ(以下、GTOと略記する)を用いた3相インバータ装置の回路ブロック図である。図9において、直流電源120の正端子120aと負端子120b間に、直列スナバ回路121、スイッチング回路122、スイッチング回路123及び直列スナバ回路124がこの順序で直列に接続されている。前記正端子120a及び負端子120b間にはさらに、直列スナバ回路131、スイッチング回路132、スイッチング回路133及びスナバ回路134の直列接続体、及び直列スナバ回路141、スイッチング回路142、スイッチング回路143及び直列スナバ回路144の直列接続体がそれぞれ接続され、三相のインバータを構成している。スイッチング回路122と123の接続点125、スイッチング回路132と133の接続点135及びスイッチング回路142と143の接続点145から3相の交流出力150が得られる。スイッチング回路122、123、132、133、142、143はそれぞれ、炭化珪素(SiC)を用いた複数の半導体素子を有する半導体パッケージである。
直列スナバ回路121、131、141は、当技術分野では既知であるので回路構成の図示を省略したが、一般には抵抗とダイオードの直列接続体にリアクトルを並列に接続した回路である。ダイオードが直流電源120に対して逆方向になるように正端子120aと、それぞれのスイッチング回路122、131、141の間に接続される。直列スナバ回路124、134、144も前記直列スナバ回路121と同様の構成を有し、負端子120bと、それぞれのスイッチング回路123、133、143との間に接続される。直列スナバ回路121、131、141、124、134及び144に含まれるリアクトルは、それぞれのスイッチング回路122、132、142、123、133、143に含まれるスイッチング素子のターンオン時の電流の立ち上がりを緩やかにしてスイッチング素子の損傷を防止する。また前記抵抗とダイオードの直列接続体は、リアクトルに発生する過電圧を抑制する。
スイッチング回路122、123、132、133、142及び143はすべて同じ回路構成を有するので、以下スイッチング回路122について詳細に説明する。
図10はスイッチング回路122の回路図である。図において、スイッチング素子160はSiCの半導体材料によるゲートターンオフサイリスタ(以下、GTO)であり、アノード161が、直列スナバ回路121につながる端子155に接続されている。カソード162は、接続点125につながる端子156に接続されている。スイッチング素子160のゲートGは図示を省略した制御回路に接続されているが、制御回路及びそれによる制御は既知のものであり本発明の主題に関連がないので図示及び説明は省略する。スイッチング素子160のアノード161とカソード162間に逆並列に既知のフリーホイーリングダイオード(以下、単にダイオードという)164が接続されている。ダイオード164に並列にスナバコンデンサ165が接続されている。
図10に示すスイッチング回路122は、図11に示すように、1つのヒートシンク180にスイッチング素子160とダイオード164を取り付けたモジュール構造を有する。ヒートシンク180は銅などの熱伝導性の良い金属で作られている。ヒートシンク180の上面には銅などの薄板で作られた導電板181が接着されている。導電板181の上面には、導電板181の面積より若干広い面積の絶縁基板182が接着されている。絶縁基板182の上面には銅等の薄板で作られた3つの導電板184a、184b及び184cが設けられている。導電板184aの上には、スイッチング素子160が、そのカソード162を導電板184aに接した状態で取り付けられている。スイッチング素子160のアノード161は、導線167で導電板184bの端部に接続されている。スイッチング素子160のゲートGは導線168で導電板184cに接続されている。
導電板184bの上には、ダイオード164が、そのカソード163を導電板184bに接した状態で取り付けられている。ダイオード164のアノード170は、導線171で導電板184aに接続されている。図11に示すスイッチング素子160及びダイオード164はその内部構成の理解を容易にするために上下に拡大して図示している。実際のスイッチング素子160及びダイオード164の上下方向の高さは、図11のものの数分の1以下である。スナバコンデンサ165は、導電板184aと184bとの間に接続される。導電板184aは、例えば回路グランドに接続されているヒートシンク180に絶縁基板182を介して対向している。従って導電板184aとヒートシンク180との間に静電容量を生じる。この静電容量を図10のコンデンサ166で示す。コンデンサ166の静電容量はなるべく小さいのが望ましいので、その厚さをヒートシンク180への熱伝導を損なわない程度に厚くしている。
図11において、導電板184aと導電板184b間には外付けのコンデンサがスナバコンデンサ165として接続されている。スナバコンデンサ165の定格は例えば、耐圧が5kV、容量が約1000pFである。導電板184aと184b間にスナバコンデンサ165を接続することにより、スナバコンデンサ165はダイオード164のカソード163とアノード170間に接続されることになる。
図9に示すインバータが動作しているとき、図10に示すスイッチング素子160がターンオフすると、そのアノード161とカソード162間の電圧は電源電圧に向かって急上昇する。アノード161とカソード162間の電圧の単位時間当たりの上昇値を「電圧上昇率」という。電圧上昇率が、スイッチング素子160の種類、耐電圧、サイズ等によって定められている「臨界電圧上昇率」を超えると、スイッチング素子160が損傷するおそれがある。スナバコンデンサ165は、その充電機能によって、ターンオフ時の電圧上昇率を低下させる。スナバコンデンサ165の静電容量を大きくするほど、電圧上昇率は小さくなる。しかしスナバコンデンサ165の静電容量を大きくしすぎると、スイッチング素子160のターンオン時に、スナバコンデンサ165の大きな放電電流がスイッチング素子160のオン電流に重畳して流れるので、スイッチング素子が破壊される危険がある。
そこでスナバコンデンサ165の容量を、前記電圧上昇率が前記臨界電圧上昇率より一定の値だけ小さくなるように選定することにより、インバータの安定した動作が可能となる。
特開平3−108749号公報 特開平3−145756号公報 特開2000−295850号公報
SiC半導体素子は、例えばSiの半導体素子よりもはるかに高い温度で使用することができ、その高い温度とは例えば500℃から600℃である。このように高温で使用できることから高電圧大電流容量の半導体素子の小型化が実現できる。
このような特性を有するSiCの半導体を用いたスイッチング素子160とダイオード164を用いて構成した図11に示すモジュールを500℃程度の温度で動作させると、コンデンサ165も500℃近い温度になる。しかし現在入手可能な通常の有機物誘電体を使ったコンデンサの使用可能温度は150℃程度であり、通常の有機物誘電体を用いたものでは500℃程度の温度に耐えるコンデンサは一般的でない。そこで従来はコンデンサ165の温度上昇を避けるために、コンデンサ165をSiCのスイッチング素子160とダイオード164から遠く離して導線で接続している。ところがそのようにすると、インバータのスイッチング周波数が高い場合に、導線の浮遊インダクタンスにより大きな過渡電圧が発生するおそれがある。また半導体パッケージとしての取扱いに不便であり実用的でないとともに、小型化の阻害要因となる。これらの問題を解決することが、従来の半導体スイッチング素子とダイオードを組み合わせたモジュールを有する半導体装置、及びそれを有する電力装置においては求められていた。
本発明は、上記の課題を解決することのできる半導体装置を提供することを目的とする。
本発明の半導体装置は、
ヒートシンク上に設けられた、所定の面積を有する誘電体と、前記誘電体を挟んで対向する2つの導電体を有するコンデンサと、前記コンデンサの上に設けられ、前記コンデンサに直列に接続されたダイオード素子と、前記ダイオード素子に並列に接続された抵抗器を有するスナバ回路と、
上記スナバ回路に並列に接続された半導体スイッチング素子と
を有することを特徴とする。
本発明によれば、逆並列に接続されたワイドギャップ半導体スイッチング素子とワイドギャップ半導体ダイオード素子に、2つの導電体の間に誘電体を挟んで構成したコンデンサを並列に接続してスナバコンデンサとしている。このスナバコンデンサは、ワイドギャップ半導体素子の高い使用温度においても正常に機能する。その結果、外付けのスナバコンデンサは不要となり半導体装置の小型化が可能になるとともに構造が簡単になる。また、スイッチング素子を高い周波数で駆動するとき、スナバコンデンサを外付けにする場合に比べ大幅に配線を短くでき、配線のインダクタンスを小さくできる。そのため過渡電圧を抑制できるとともに、駆動周波数を高くすることができる。
以下、本発明の半導体装置の実施例を図1から図8を参照して説明する。
《第1参考例》
本発明の第1参考例の半導体装置である半導体パッケージ1を図1及び図2を参照して説明する。図1の(a)は第1参考例の半導体パッケージ1の断面図であり、同(b)は半導体パッケージ1内に収納されている複数の半導体素子を含む半導体モジュールの回路図である。図2の(a)及び(b)は、図1の(a)の半導体パッケージ1に含まれる半導体素子を構成する各半導体層を図の上下に拡大して示した断面図である。
本第1参考例の半導体素子は、ワイドギャップ半導体である炭化珪素(SiC)半導体を用いたものであり、図1の半導体パッケージ1内に、耐電圧5kV、定格電流110AのSiCゲートターンオフサイリスタ(以下、SiC−GTOと略記する)9とSiCのフリーホイーリングダイオード(以下、SiCダイオードと略記する)10が収納されている。
図1の(a)において、銅(Cu)等の熱伝導性の良い材料で作られたヒートシンク2の上面に銅(Cu)等の材料による金属板3が高温半田等によって接着されている。ヒートシンク2は例えば回路グランドGrに接続される。金属板3の上には金属板3の外形よりやや大きな外形を有する絶縁板4が高耐熱接着剤等により接着されている。絶縁板4は出来るだけ誘電率が低くかつ熱伝導性の良い材料で作るのが望ましい。
絶縁板4の上にCu等の薄板で作られた3つの導電板5a、5b、5cが接着されている。導電板5aの上には、SiC−GTO9のゲート電極9aに導線6aで接続された中継部6bが設けられている。中継部6bは導線6cでゲート端子6に接続されている。導電板5bの左側部分には、SiC−GTO9が設けられ、右側部分にはSiCダイオード10が設けられている。導電板5bの中央部には、SiCダイオード10のアノード電極10a(電流流入端)に導線7aで接続された中継部7tが設けられている。中継部7tは導線7mでカソード端子7に接続されている。
SiCダイオード10と導電板5bとの間には、2枚の金属板11及び12の間に誘電体板13を挟んで構成したコンデンサ15が設けられている。金属板11は導電板5bに電気的に接続されている。SiCダイオード10のカソード電極10b(電流流出端)は金属板12に電気的に接続されている。誘電体板13は、アルミナ、酸化マグネシウム、窒化珪素、窒化アルミニウム、酸化ベリリウム、二酸化タンタル、炭化珪素セラミック、チタン酸バリウム、スタン酸ストロンチウム等の、高い誘電率を有しかつ450℃以上の温度に耐える無機系高耐熱材料で作るのが望ましい。また450℃以上の高温に耐える高耐熱の合成樹脂、例えばポリイミド樹脂、を用いてもよい。例えば誘電体板13として、比誘電率9、厚み0.2mmの窒化アルミニウムを用い、コンデンサ15の面積が10cmである場合、静電容量は約400pFである。
図2の(a)は前記SiC−GTO9の一例を示す断面図であり、同(b)はSiCダイオード10の一例を示す断面図である。
図2の(a)に示すSiC−GTOは、n型SiCの半導体基板100の上に形成したp型SiCのドリフト層101、及び前記ドリフト層101の上に形成したn型SiCのベース層102を有する。SiC半導体基板100の下面にはカソード電極9k(電流流出端)が設けられている。ベース層102の両端部にはn型SiCのゲートコンタクト領域103が設けられており、それぞれのゲートコンタクト領域103にゲート電極9gが設けられている。2つのゲート電極9gは図示を省略した接続部で図1に示すように1つのゲート電極9aに接続されている。ベース層102の中央領域にp型SiCのアノード領域104が設けられ、アノード領域104にアノード電極9b(電流流入端)が設けられている。
図2(b)に示すSiCダイオード10は、n型SiCの半導体基板110の上に形成したp型SiCのドリフト層111、及び前記ドリフト層111の上に形成したp型SiCのアノード領域112を有する。半導体基板110の下面にカソード電極10bが設けられ、アノード領域112にアノード電極10aが設けられている。
SiC−GTO9は図1に示すように、そのカソード電極9kが導電板5bに電気的に接続されるように、導電板5bに取り付けられている。
導電板5cには中継部8tが設けられている。中継部8tには、導線8aでSiC−GTO9のアノード電極9bが接続されるとともに、導線8bでSiCダイオード10のカソード電極10bが金属板12を経て接続されている。中継部8tは導線8dでアノード端子8に接続されている。これによりSiC−GTO9とSiCダイオード10は逆並列に接続される。本第1参考例の半導体装置は、ヒートシンク2の絶縁シール材18を貫通して外部へ導出されるゲート端子6、カソード端子7、及びアノード端子8で外部の回路に接続される。ヒートシンク2の上面を覆うキャップ20が、ヒートシンク2の外縁部に溶接等で取り付けられて、半導体パッケージ1が完成する。キャップ20によってSiC−GTO9及びSiCダイオード10を含む空間は密閉され、湿気などの侵入が防止される。
図1の(b)は、図1の(a)の半導体パッケージ1内の半導体モジュールの回路図である。図1の(b)の回路図における各符号は、図1の(a)の各要素のものと同じである。コンデンサ15は、金属板11、12及び誘電体板13により形成され、SiCダイオード10のアノード10aとカソード10b間に接続されてスナバコンデンサとして働く。コンデンサ16は、絶縁板4を挟んで導電板5bとヒートシンク2との間に形成される静電容量を示す。コンデンサ16の静電容量は出来るだけ小さい方が望ましい。
本第1参考例の半導体パッケージ1を6つ用いて図9に示すような三相のインバータを構成して、定格電圧5kV、定格電流110Aのインバータとして動作させたところ、各SiC−GTO9のターンオフ時における電圧上昇率は5000V/μsであった。SiC−GTO9の臨界電圧上昇率は30000V/μsであるので、前記電圧上昇率5000V/μsは臨界電圧上昇率よりも小さく、SiC−GTOに損傷を与えるおそれはない。半導体パッケージ1に組み込む半導体素子の臨界電圧上昇率が5000V/μsより小さいときは、コンデンサ15の誘電体板13に大きな比誘電率を有する誘電体、例えば比誘電率40のSiCセラミックを用いたり、コンデンサ15の面積を大きくしたりして静電容量を大きくすればよい。また定格電圧に合わせて誘電体板13の厚さを必要最小限にすることによってコンデンサ15の静電容量を増加させてもよい。
誘電体板13の材料として使用できる、アルミナ、窒化珪素、窒化アルミニウム、酸化ベリリウム、二酸化タンタル、SiCセラミック等の耐熱温度は500℃以上である。従って本第1参考例の半導体パッケージ1のSiC−GTO9及びSiCダイオード10の動作時の温度が500℃近くまで上昇してコンデンサ15の温度も500℃近くまで上昇しても、コンデンサ15はスナバコンデンサとして正常な機能を維持することができる。
本第1参考例の半導体パッケージ1には、ヒートシンク2と一体にしたスナバ用のコンデンサ15が内蔵されているので、外付けのスナバコンデンサを設ける必要がなく、半導体パッケージ1の小型化が可能となる。また、スイッチング素子を高い周波数で駆動するとき、スナバコンデンサを外付けにする場合に比べ大幅に配線を短くでき、配線のインダクタンスを小さくできる。そのため過渡電圧を抑制できるとともに、駆動周波数を高くすることができる。また製造時に外付けのコンデンサを接続する工程が不要なので生産性が良く生産コストを低減することができる。
本第1参考例の半導体装置では、ヒートシンク2を熱伝導率が高い銅で構成しているが、銅の膨張率(線膨張率βは16×10−6/K)はSiC半導体の膨張率(線膨張率βは約4.5×10−6/K)よりはるかに大きい。従って使用中に半導体装置の温度が大幅に変わると、ヒートシンク2の膨張はSiC−GTO9及びSiCダイオード10の膨張よりはるかに大きくなる。そのためヒートシンク2の膨張がSiC−GTO9及びSiCダイオード10に機械的歪みを与え、SiC−GTO9及びSiCダイオード10の特性を変化させたり、最悪の場合には、SiC−GTO9及びSiCダイオード10にひび割れ(クラック)を生じさせることがある。
本第1参考例の半導体装置では、ヒートシンク2と、SiC−GTO9及びSiCダイオード10との間に金属板3と絶縁板4とを介在させることにより、ヒートシンク2の膨張がSiC−GTO9及びSiCダイオード10に与える機械的歪みが緩和され、SiC−GTO9及びSiCダイオード10のひび割れなどを防止することができる。
《第2参考例》
本発明の第2参考例の半導体装置を図3の(a)及び(b)を参照して説明する。図3の(a)は本第2参考例の半導体装置の断面図であり、同(b)はその回路図である。
図3の(a)において、ヒートシンク20は、SiC半導体の膨張率(線膨張率βは約4.5×10−6/K)に近い膨張率(線膨張率βは約8×10−6/K)を有する、銅(Cu)とタングステン(W)の合金である銅タングステン(CuW)を用いて作られている。ヒートシンク20の上面左側部分に、前記第1参考例のものと同じSiC−GTO9が、そのカソード電極9kがヒートシンク20に電気的に接続されるように取り付けられている。カソード電極9kとヒートシンク20の取付方法としては、導電性接着剤を用いて接着する方法、高温半田による半田付方法等を用いる。SiC−GTO9のゲート電極9aは導線9eによりゲート端子26に接続されている。SiC−GTO9のエミッタ電極9bは導線9fによりエミッタ端子28に接続されている。
ヒートシンク20の上面右側部分には、前記第1参考例のものと同じSiCダイオード10が、2枚の金属板11と12の間に高誘電率の誘電体板13を挟んで形成したスナバ用のコンデンサ15を介してヒートシンク20に取り付けられている。これによりコンデンサ15はヒートシンク20に一体に構成される。SiCダイオード10のカソード電極10bは金属板12に電気的に接続されている。また金属板11はヒートシンク20に電気的に接続されている。SiCダイオード10のアノード電極10aは導線10eでカソード端子27となるヒートシンク20に接続されている。SiCダイオード10のカソード電極10bは導体板12及び導線12aを経てアノード端子28に接続されている。これによりSiC−GTO9とSiCダイオード10は逆並列に接続される。SiC−GTO9及びSiCダイオード10を含むヒートシンク20の上面空間はキャップ29により覆われて密閉されている。
本第2参考例の半導体装置の回路図を図3の(b)に示す。図3の(b)の回路図に示すように、図1の(b)の回路にあるコンデンサ16は形成されない。
本第2参考例によれば、前記第1参考例の半導体装置の特徴に加えて、ヒートシンク20の材料として、SiC半導体材料の膨張率に近い膨張率を有する銅タングステン(CuW)を用いたことにより、SiC−GTO9をヒートシンク20に直接取り付けても、ヒートシンク20とSiC−GTO9の膨張率の違いによりSiC−GTO9が破損したり、ヒートシンク20との接合部ではがれたりするのを防止することができる。SiC−GTO9をヒートシンク20に直接取り付けると放熱効果が高いので、SiC−GTO9の温度上昇を抑制することができる。
《第3参考例》
本発明の第3参考例の半導体装置を図4及び図5を参照して説明する。図4は本第3参考例の半導体装置の断面図である。本第3参考例の半導体装置においては、半導体スイッチング素子として絶縁ゲートバイポーラトランジスタ(以下、IGBTと略記する。)39を用い、フリーホイールダイオードとしてショットキーダイオード40を用いているが、半導体装置としての機能は前記第1及び第2参考例のものと実質的に変わりはない。
図4において、アルミニウムや銅等で作られたヒートシンク30の上面左側部分に、熱膨張緩和用の基板38が設けられており、基板38の上に半導体スイッチング素子としての、例えば定格電圧4kVのIGBT39が取り付けられている。熱膨張緩衝用の基板である、熱膨張緩和用の基板38は、SiC半導体材料の膨張率に近い膨張率を有する導電性の材料であり、銅タングステン(CuW)、アルミニウムをSiCに含浸させた焼結体(線膨張率βは8〜10×10−6/K)、SiC単結晶、モリブデン、ダイヤモンド等が用いられている。熱膨張緩衝用の基板38は熱膨張緩衝作用を果たすのでこの場合その熱膨張係数は半導体装置のそれより若干ヒートシンクのそれの方に寄ったものが良い効果が得られた。基板38は導電性接着剤によりヒートシンク30に取り付けられる。本第3参考例では、半導体スイッチング素子のIGBT39を基板38を介在させてヒートシンク30に取り付けているので、半導体装置の動作中に温度が変化してヒートシンク30が熱膨張により伸縮しても、その伸縮がIGBT39に与える機械的歪みを緩和することができ、機械的歪みによりIGBT39が損傷を受けるのを防止できる。基板38の面積をIGBT39の面積より大きくすると、IGBT39から発生する熱が基板38の面方向に拡がってヒートシンク30へ伝わるので放熱効果が改善される。すなわちIGBT39からヒートシンク30へ至る熱抵抗が低下する。基板38にSiC単結晶を用いた実験例では、上記熱抵抗は0.15℃/Wであった。
IGBT39の一例の断面図を図5の(a)に示す。図5の(a)において、下面にエミッタ電極39eを有するn型SiC半導体の基板31の上面にp型SiC半導体の第1のベース層32が形成されている。第1のベース層32の上に、メサ型のn型SiC半導体の第2のベース層33が設けられている。第2のベース層33の上にp型SiC半導体のコレクタ層35を設け、コレクタ層35にコレクタ電極36が設けられている。コレクタ電極36を除く上面にSiO等による絶縁層43を設け、絶縁層43の上にゲート電極34を設けている。
図4においてIGBT39のエミッタ電極39eは基板38を経てヒートシンク30に電気的に接続され、ゲート電極39gは、導線39fでゲート端子36に接続されている。IGBT39のコレクタ電極39kは導線37aでコレクタ端子37に接続されている。
ヒートシンク30の上面右側部分には基板38と同じ材料による熱膨張緩和用の基板48が設けられている。基板48の上には、ショットキーダイオード40が、2枚の金属板11及び12で誘電体板13を挟んで構成したスナバコンデンサ15を介在させて設けられている。ヒートシンク30と基板48、コンデンサ15及びショットキーダイオード40の取付方法等は前記基板38の場合と同じである。これによりコンデンサ15がヒートシンクに一体に構成される。ショットキーダイオード40のアノード電極40aは導線40bでヒートシンク30に接続されている。ショットキーダイオード40のカソード電極40kは金属板12及び導線40dを経てコレクタ端子37に接続されている。
誘電体板13に厚さ0.1mmのチタン酸ストロンチウム板を用いた場合について静電容量を測定したところ、1平方センチメートル当たりの静電容量は1500pFであった。
本第3参考例の半導体装置では、半導体スイッチング素子であるショットキーダイオード39とヒートシンク30との間にそれぞれ熱膨張緩和用の基板38、48を介在させているので、ヒートシンク30を膨張率の大きい銅で構成した場合に、ヒートシンク30の大きな熱膨張により誘電体板13及びSiCショットキーダイオード39に与えられる機械的歪みが緩和される。
本第3参考例では、ヒートシンク30に銅タングステン(CuW)などの高価な材料を用いる代わりに安価な銅のヒートシンクを使用する場合に適している。
《第1実施例》
本発明の第1実施例の半導体装置を図6の(a)及び(b)を参照して説明する。本実施例の半導体装置はSiCダイオード10、コンデンサ15及び抵抗器52を組み合わせたスナバ回路50である。このスナバ回路50は他の半導体回路と組み合わせて使うものである。図6の(a)はスナバ回路50の断面図であり、同(b)はその回路図である。
図6の(a)において、銅タングステン(CuW)等の比較的膨張率の低い導電性の材料を用いたヒートシンク51の上に、導電板12、13の間に誘電体板13を挟んで構成したコンデンサ15が取り付けられている。コンデンサ15の上には、図1に示す前記第1参考例のものと同様のSiCダイオード10が、そのカソード電極10bが導電板12に電気的に接続されるように設けられている。SiCダイオード10のアノード電極10aとカソード電極10b間に抵抗器52が接続されている。抵抗器52は高耐熱性の炭素系材料で作られており、その抵抗値は例えば100Ωである。図6の(a)の構成により、図6の(b)の回路図に示すように、SiCダイオード10と抵抗器52の並列接続体にコンデンサ15が直列に接続されたスナバ回路50が得られる。
本実施例のスナバ回路は高耐熱の抵抗器52と高耐熱のコンデンサ15を用いているのでSiCダイオード10の使用可能温度である500℃程度の温度でも使用可能である。
本実施例のスナバ回路50において、ヒートシンク51に銅やアルミニウムなどの膨張率の大きい材料を用いる場合には、コンデンサ15とヒートシンク51との間に銅タングステン(CuW)等の膨張率の低い熱膨張率緩和用の板状部材を挟む。これにより銅のヒートシンク51の熱膨張により、コンデンサ15及びSiCダイオード10が受ける機械的歪みを緩和することができる。
《第4参考例》
本発明の第4参考例の半導体装置を図7及び図8を参照して説明する。図7は本第4参考例の半導体装置である半導体パッケージ60断面図であり、図8は半導体パッケージ60の回路図である。
図7において、ヒートシンク61の上に導電板82を介してスイッチング素子であるSiC−GTO69が設けられている。SiC−GTO69は前記第1参考例のSiC−GTO9と実質的に同じものである。SiC−GTO69のカソード電極69kは導電板82に電気的に接続されており、導電板82を経てヒートシンク61に電気的に接続される。SiC−GTO69のゲート電極69gは、導線62aで第1のゲート端子62に接続され、アノード電極69aは導線63aでアノード端子63に接続されている。もう1つのSiC−GTO79は、金属板11及び12の間に誘電体板13を挟んで構成したコンデンサ15aを介してヒートシンク61上に設けられている。SiC−GTO79のカソード電極79kは金属板12に電気的に接続され、導線64aによりカソード端子64に接続されている。SiC−GTO79のゲート電極79gは導線65aにより第2のゲート端子65に接続され、アノード電極79aは導線79eでヒートシンク61に接続されている。
SiCダイオード70は、2つの金属板11、12の間に導電体板13を挟んで構成したコンデンサ15bを介してヒートシンク61に取り付けられている。SiCダイオード70のカソード電極70kは金属板12及び導線63bを経てアノード端子63に接続され、アノード電極70aは導線70cでヒートシンク61に接続されている。もう1つのSiCダイオード80は、そのカソード電極80kがヒートシンク61に接続され、アノード電極80aは導線64bでカソード端子64に接続されている。ヒートシンク61の上面にはキャップ83が設けられている。
図7の半導体パッケージ60の回路図を図8に示す。半導体パッケージ60のアノード端子63を直流電源90の正端子に接続し、カソード端子64を負端子に接続する。図示を省略したが、3つの半導体パッケージ60を直流電源90に並列に接続することにより三相のインバータが構成される。
本第4参考例によれば、前記第2参考例の効果に加えて、インバータの1相分の2つのスイッチング回路を1つの半導体パッケージ60内に収納しているので、1相分のスイッチング回路が小型化される。3つの半導体パッケージ60を直流電源に接続すれば三相のインバータが構成できるのでインバータの構成が簡単になり、製造時の工程が簡略化される。
本第4参考例の半導体パッケージ60において、使用時の温度上昇が激しくヒートシンク61の熱膨張が内部のSiC−GTO69、79及びSiCダイオード70、80に機械的歪を与えるおそれがあるときは、図4に示す前記第3参考例のように、SiC−GTO69、79及びSiCダイオード70、80と、ヒートシンク61との間に熱膨張緩和用の基板38、48を設けるのが望ましい。
前記第1から第4参考例では、SiC−GTO、SiCダイオードなどワイドギャップ半導体としてSiCを用いた例について説明したが、他のワイドギャップ半導体の、窒化ガリウム(GaN)又はダイヤモンドなどを用いたものでも同様の効果を得ることができる。また、半導体スイッチング素子は、SiC−GTO、SiC−IGBTに限定されるものではなく、他のワイドギャップ半導体スイッチング素子を用いても同様の効果が得られる。SiCスイッチング素子に逆並列に接続されるダイオードについても、SiC−Pnダイオードやショットキーダイオードに限定されるものではなく、他のワイドギャップ半導体を用いたダイオードであっても、前記スイッチング素子と同じ導電型のワイドギャップ半導体基板を用いたダイオードであれば本発明の半導体パッケージを構成することができる。
本発明は高い温度でも動作可能なワイドギャップ半導体を用いる半導体装置として利用可能である。
(a)は本発明の第1参考例の半導体装置の断面図、 (b)は同半導体装置の回路図 (a)は本発明の第1参考例の半導体装置に含まれるSiC−GTOの断面図、 (b)は本発明の第1参考例の半導体装置に含まれるSiCダイオードの断面図 (a)は本発明の第2参考例の半導体装置の断面図、 (b)は同半導体装置の回路図 本発明の第3参考例の半導体装置の断面図 (a)は本発明の第3参考例の半導体装置に含まれるIGBTの断面図、 (b)は本発明の第3参考例の半導体装置に含まれるショットキーダイオードの断面図 (a)は本発明の第1実施例の半導体装置の断面図、 (b)は同半導体装置の回路図 本発明の第4参考例の半導体装置の断面図 本発明の第4参考例の半導体装置の回路図 従来のインバータのブロック図 図9に示す従来のインバータに用いられるスイッチング回路の回路図 図9に示す従来のインバータに用いられるスイッチング回路の断面図
符号の説明
2、20、30、51、61、180 ヒートシンク
3 金属板
4 絶縁板
5a、5b、5c 導電板
6 ゲート端子
7 カソード端子
8 アノード端子
9、69、79 SiC−GTO
10、70、80 SiCダイオード
11、12 金属板
13 誘電体板
15 コンデンサ
19 キャップ
38、48 熱膨張緩和板
39 IGBT
40 ショットキーダイオード

Claims (1)

  1. ヒートシンク上に設けられた、所定の面積を有する誘電体と、前記誘電体を挟んで対向する2つの導電体を有するコンデンサと、前記コンデンサの上に設けられ、前記コンデンサに直列に接続されたダイオード素子と、前記ダイオード素子に並列に接続された抵抗器を有するスナバ回路と、
    上記スナバ回路に並列に接続された半導体スイッチング素子と
    を有することを特徴とする半導体装置。
JP2007312544A 2007-12-03 2007-12-03 半導体装置 Expired - Fee Related JP4751380B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007312544A JP4751380B2 (ja) 2007-12-03 2007-12-03 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007312544A JP4751380B2 (ja) 2007-12-03 2007-12-03 半導体装置

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2004021738A Division JP4195398B2 (ja) 2004-01-29 2004-01-29 半導体装置及びそれを用いた電力装置

Publications (2)

Publication Number Publication Date
JP2008072149A JP2008072149A (ja) 2008-03-27
JP4751380B2 true JP4751380B2 (ja) 2011-08-17

Family

ID=39293403

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007312544A Expired - Fee Related JP4751380B2 (ja) 2007-12-03 2007-12-03 半導体装置

Country Status (1)

Country Link
JP (1) JP4751380B2 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010206012A (ja) * 2009-03-04 2010-09-16 Nissan Motor Co Ltd 半導体装置
JP5577607B2 (ja) * 2009-03-05 2014-08-27 日産自動車株式会社 半導体装置及び半導体装置の製造方法
WO2023188000A1 (ja) * 2022-03-29 2023-10-05 三菱電機株式会社 半導体装置

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07273276A (ja) * 1994-03-28 1995-10-20 Nissan Motor Co Ltd パワー素子とスナバ素子の接続構造及びその実装構造
JPH1079471A (ja) * 1996-09-05 1998-03-24 Hitachi Ltd 半導体装置、その製造方法及びフレキシブルカード

Also Published As

Publication number Publication date
JP2008072149A (ja) 2008-03-27

Similar Documents

Publication Publication Date Title
JP5692377B2 (ja) 半導体ユニットおよび半導体装置
JP4195398B2 (ja) 半導体装置及びそれを用いた電力装置
JP4594237B2 (ja) 半導体装置
JP6750620B2 (ja) 半導体モジュール
US10217690B2 (en) Semiconductor module that have multiple paths for heat dissipation
JP2013069782A (ja) 半導体装置
US10861833B2 (en) Semiconductor device
JP2019067949A (ja) 半導体装置
JP7091878B2 (ja) パワーモジュール、電力変換装置、及びパワーモジュールの製造方法
JP2013045974A (ja) 半導体モジュール
US20120211799A1 (en) Power semiconductor module and method of manufacturing a power semiconductor module
JP6988345B2 (ja) 半導体装置
WO2013018811A1 (ja) パワー半導体モジュール
JP2008545279A (ja) サージ能力が向上されたショットキーダイオード
JP2021141275A (ja) 電気回路体、電力変換装置、および電気回路体の製造方法
JP4751380B2 (ja) 半導体装置
JP5807432B2 (ja) 半導体モジュール及びスペーサ
WO2018198747A1 (ja) 半導体装置
WO2018066496A1 (ja) パワーモジュールおよび電力変換装置
JP6305362B2 (ja) 電力用半導体モジュール
KR20210056911A (ko) 반도체 장치
JP3809550B2 (ja) 高耐熱半導体素子及びこれを用いた電力変換器
JP2002289772A (ja) 高耐熱半導体素子、およびこれを用いた電力変換器
JP7004233B2 (ja) 半導体装置
JP2017143219A (ja) 半導体パッケージ

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100727

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100916

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110517

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110520

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140527

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees