JP6540563B2 - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP6540563B2 JP6540563B2 JP2016051376A JP2016051376A JP6540563B2 JP 6540563 B2 JP6540563 B2 JP 6540563B2 JP 2016051376 A JP2016051376 A JP 2016051376A JP 2016051376 A JP2016051376 A JP 2016051376A JP 6540563 B2 JP6540563 B2 JP 6540563B2
- Authority
- JP
- Japan
- Prior art keywords
- fwd
- igbt
- semiconductor substrate
- layer
- type
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims description 41
- 239000000758 substrate Substances 0.000 claims description 19
- 239000010410 layer Substances 0.000 description 37
- 238000011084 recovery Methods 0.000 description 9
- 230000020169 heat generation Effects 0.000 description 6
- 238000010586 diagram Methods 0.000 description 4
- 238000010992 reflux Methods 0.000 description 4
- 239000000969 carrier Substances 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 229910002601 GaN Inorganic materials 0.000 description 1
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 1
- 238000001816 cooling Methods 0.000 description 1
- 239000010432 diamond Substances 0.000 description 1
- 229910003460 diamond Inorganic materials 0.000 description 1
- 230000001747 exhibiting effect Effects 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000005192 partition Methods 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 230000011218 segmentation Effects 0.000 description 1
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 1
- 229910010271 silicon carbide Inorganic materials 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Images
Landscapes
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Description
本発明は、絶縁ゲート型バイポーラトランジスタ（IGBT: Insulated Gate Bipolar Transistor）と還流ダイオード（FWD： Free Wheeling Diode）を１つの半導体基板に集積化した逆導通型ＩＧＢＴ（RC-IGBT: Reverse Conducting-Insulated Gate Bipolar Transistor）に関する。
通常のインバータ回路はＩＧＢＴとＦＷＤを複数個用いて構成される。しかし、インバータ装置は、小型軽量化、および低コスト化が強く望まれており、複数個の半導体素子を搭載する事は望ましくない。そこで、ＩＧＢＴとＦＷＤを１つの半導体基板に集積化したＲＣ−ＩＧＢＴを適用することで、半導体素子の搭載面積を縮小し、コストを低減できる（例えば、特許文献１参照）。
図５は、ＩＧＢＴ及びＦＷＤを個別に形成した場合と従来のＲＣ−ＩＧＢＴのそれぞれのリカバリー特性を示す図である。ＶＫＡはカソード−アノード間電圧、ＩＡはアノード電流である。破線がＩＧＢＴ及びＦＷＤを個別に形成した場合であり、実線が従来のＲＣ−ＩＧＢＴである。通常、ＲＣ−ＩＧＢＴではＩＧＢＴの拡散層とＦＷＤの拡散層が同時に形成されるため、ＦＷＤのアノード濃度がＩＧＢＴのベース濃度と同じになる。このため、両者を個別に形成した場合に比べてアノード濃度が高くなり、結果としてリカバリー時の損失が高くなってしまう。
図６は、従来のＲＣ−ＩＧＢＴを示す上面図である。ＩＧＢＴ１０１とＦＷＤ１０２が装置の通電時に電流が流れる通電領域となる。ゲートパッド１０３は通電領域の端に配置されている。通電領域の面積は、ＩＧＢＴ１０１の面積Ｓ１とＦＷＤ１０２の面積Ｓ２の和（Ｓ１＋Ｓ２）で表される。
図７は、従来のＲＣ−ＩＧＢＴのリカバリー電流のＦＷＤ面積比率依存性を示す図である。図８は、従来のＲＣ−ＩＧＢＴのＦＷＤ熱抵抗のＦＷＤ面積比率依存性を示す図である。ＦＷＤ面積比率はＳ２／（Ｓ１＋Ｓ２）で表される。ＦＷＤ面積比率を小さくすることで、図７に示すように、ＦＷＤのリカバリー電流を低減することができる。しかし、面積縮小に伴って通電時の発熱領域が限定的になるため、図８に示すようにＦＷＤの熱抵抗が高くなる。また、ゲートパッド１０３が通電領域の端に配置されていたため、チップ内の発熱分布が均一でなくなり、熱抵抗が増加する要因となっていた。
本発明は、上述のような課題を解決するためになされたもので、その目的はリカバリー損失を抑制しつつ、熱抵抗を低減することができる半導体装置を得るものである。
本発明に係る半導体装置は、半導体基板と、前記半導体基板に設けられた絶縁ゲート型バイポーラトランジスタと、前記半導体基板に設けられ、前記絶縁ゲート型バイポーラトランジスタに逆並列に接続された還流ダイオードと、前記半導体基板の上面に設けられ、前記絶縁ゲート型バイポーラトランジスタのゲートに接続されたゲートパッドとを備え、前記半導体基板の前記上面に対して垂直方向から見た平面視において、前記絶縁ゲート型バイポーラトランジスタ及び前記還流ダイオードは前記ゲートパッドを囲むように同心円状に配置され、前記還流ダイオードは同心円状の複数のダイオード領域に分割されていることを特徴とする。
還流ダイオードの面積比率を小さくすることで、アノード層から供給されるキャリア（ホール）が減少するため、還流ダイオードのリカバリー損失を抑制することができる。しかし、面積縮小に伴って通電時の発熱領域が限定的になるため、還流ダイオードの熱抵抗が高くなる。そこで、本発明では、還流ダイオードをゲートパッドを囲むように同心円状に配置している。これにより、還流ダイオードの通電時の発熱領域がチップ内に分散配置されるため、熱抵抗を低減することができる。
本発明の実施の形態に係る半導体装置について図面を参照して説明する。同じ又は対応する構成要素には同じ符号を付し、説明の繰り返しを省略する場合がある。
実施の形態１．
図１は、本発明の実施の形態１に係る半導体装置を示す断面図である。この半導体装置は、絶縁ゲート型バイポーラトランジスタ（IGBT: Insulated Gate Bipolar Transistor）と還流ダイオード（FWD： Free Wheeling Diode）を１つの半導体基板１００に集積化した逆導通型ＩＧＢＴ（RC-IGBT: Reverse Conducting-Insulated Gate Bipolar Transistor）である。なお、同断面図中には対応する回路記号を表記し、逆導通型ＩＧＢＴの等価回路を示す。
図１は、本発明の実施の形態１に係る半導体装置を示す断面図である。この半導体装置は、絶縁ゲート型バイポーラトランジスタ（IGBT: Insulated Gate Bipolar Transistor）と還流ダイオード（FWD： Free Wheeling Diode）を１つの半導体基板１００に集積化した逆導通型ＩＧＢＴ（RC-IGBT: Reverse Conducting-Insulated Gate Bipolar Transistor）である。なお、同断面図中には対応する回路記号を表記し、逆導通型ＩＧＢＴの等価回路を示す。
ＩＧＢＴ１０１において、ｎ−型ドリフト層１上にｐ型ベース層２が設けられている。ｐ型ベース層２上にｎ＋型エミッタ層３とｐ＋型コンタクト層４が設けられている。ポリシリコンからなるトレンチゲート電極５がｐ型ベース層２とｎ＋型エミッタ層３を貫通し、それらの層とゲート絶縁膜６を介して接している。ＦＷＤ１０２において、ｎ−型ドリフト層１上にｐ型アノード層７とｐ＋型コンタクト層４が設けられている。ｐ型アノード層７を貫通するトレンチ内に絶縁膜を介してポリシリコンが埋め込まれている。
ｎ−型ドリフト層１とｐ型ベース層２の間にｎ型キャリアストア層８が設けられている。ｎ型キャリアストア層８はｐ型アノード層７の下にも設けられている。エミッタ電極９が、ｎ＋型エミッタ層３に接続され、ｐ＋型コンタクト層４を介してｐ型ベース層２及びｐ型アノード層７にも接続されている。トレンチゲート電極５とエミッタ電極９は層間絶縁膜１０により分離されている。
ＩＧＢＴ１０１においてｎ−型ドリフト層１の下にｐ＋型コレクタ層１１が設けられ、ＦＷＤ１０２においてｎ−型ドリフト層１の下にｎ＋型カソード層１２が設けられている。コレクタ電極１３がｐ＋型コレクタ層１１及びｎ＋型カソード層１２に接続されている。ｎ型バッファ層１４がｎ−型ドリフト層１とｐ＋型コレクタ層１１及びｎ＋型カソード層１２との間に設けられている。
図２は、本発明の実施の形態１に係る半導体装置を示す上面図である。半導体基板１００に、ＩＧＢＴ１０１と、ＩＧＢＴ１０１に逆並列に接続されたＦＷＤ１０２とが設けられている。半導体基板１００の上面に、ＩＧＢＴ１０１の各トレンチゲート電極５と電気的に接続されたゲートパッド１０３が設けられている。半導体基板１００の上面に対して垂直方向から見た平面視において、ゲートパッド１０３は半導体基板１００の中央に配置され、ＩＧＢＴ１０１及びＦＷＤ１０２はゲートパッド１０３を囲むように同心円状に配置されている。
ＦＷＤ１０２の面積比率を小さくすることで、ｐ型アノード層７から供給されるキャリア（ホール）が減少するため、ＦＷＤ１０２のリカバリー損失を抑制することができる。しかし、面積縮小に伴って通電時の発熱領域が限定的になるため、ＦＷＤ１０２の熱抵抗が高くなる。そこで、本実施の形態では、ＦＷＤ１０２をゲートパッド１０３を囲むように同心円状に配置している。これにより、ＦＷＤ１０２の通電時の発熱領域がチップ内に分散配置されるため、熱抵抗を低減することができる。
実施の形態２．
図３は、本発明の実施の形態２に係る半導体装置を示す上面図である。ＩＧＢＴ１０１は同心円状の複数のトランジスタ領域に分割され、ＦＷＤ１０２は同心円状の複数のダイオード領域に分割され、両者が交互に配置されている。図４は、ＦＷＤ熱抵抗の分割数依存性を示す図である。ＦＷＤ１０２の分割数が一定数を超えると、熱抵抗は安定領域に入る。一方、分割数を増やし過ぎると、ＦＷＤ１０２の順方向特性（出力特性）が負性抵抗（伝導度変調を起こし難くなる）を示すようになる。そこで、ＩＧＢＴ１０１（ｐ型ベース層２）の面積をＳ１とし、ＦＷＤ１０２（ｐ型アノード層７）の面積をＳ２として、各ダイオード領域の面積Ｓ３がＳ３＝０．０２×（Ｓ１＋Ｓ２）程度になるように分割数を最適化する。これにより、負性抵抗を示さない良好なＩ−Ｖ特性と熱抵抗の低減を両立することができる。
図３は、本発明の実施の形態２に係る半導体装置を示す上面図である。ＩＧＢＴ１０１は同心円状の複数のトランジスタ領域に分割され、ＦＷＤ１０２は同心円状の複数のダイオード領域に分割され、両者が交互に配置されている。図４は、ＦＷＤ熱抵抗の分割数依存性を示す図である。ＦＷＤ１０２の分割数が一定数を超えると、熱抵抗は安定領域に入る。一方、分割数を増やし過ぎると、ＦＷＤ１０２の順方向特性（出力特性）が負性抵抗（伝導度変調を起こし難くなる）を示すようになる。そこで、ＩＧＢＴ１０１（ｐ型ベース層２）の面積をＳ１とし、ＦＷＤ１０２（ｐ型アノード層７）の面積をＳ２として、各ダイオード領域の面積Ｓ３がＳ３＝０．０２×（Ｓ１＋Ｓ２）程度になるように分割数を最適化する。これにより、負性抵抗を示さない良好なＩ−Ｖ特性と熱抵抗の低減を両立することができる。
なお、半導体基板１００は、珪素によって形成されたものに限らず、珪素に比べてバンドギャップが大きいワイドバンドギャップ半導体によって形成されたものでもよい。ワイドバンドギャップ半導体は、例えば、炭化珪素、窒化ガリウム系材料、又はダイヤモンドである。このようなワイドバンドギャップ半導体によって形成されたパワー半導体素子は、耐電圧性や許容電流密度が高いため、小型化できる。この小型化された素子を用いることで、この素子を組み込んだ半導体モジュールも小型化できる。また、素子の耐熱性が高いため、ヒートシンクの放熱フィンを小型化でき、水冷部を空冷化できるので、半導体モジュールを更に小型化できる。また、素子の電力損失が低く高効率であるため、半導体モジュールを高効率化できる。
１００ 半導体基板、１０１ ＩＧＢＴ、１０２ ＦＷＤ、１０３ ゲートパッド
Claims (2)
- 半導体基板と、
前記半導体基板に設けられた絶縁ゲート型バイポーラトランジスタと、
前記半導体基板に設けられ、前記絶縁ゲート型バイポーラトランジスタに逆並列に接続された還流ダイオードと、
前記半導体基板の上面に設けられ、前記絶縁ゲート型バイポーラトランジスタのゲートに接続されたゲートパッドとを備え、
前記半導体基板の前記上面に対して垂直方向から見た平面視において、前記絶縁ゲート型バイポーラトランジスタ及び前記還流ダイオードは前記ゲートパッドを囲むように同心円状に配置され、
前記還流ダイオードは同心円状の複数のダイオード領域に分割されていることを特徴とする半導体装置。 - 前記絶縁ゲート型バイポーラトランジスタの面積をＳ１とし、前記還流ダイオードの面積をＳ２として、各ダイオード領域の面積Ｓ３はＳ３＝０．０２×（Ｓ１＋Ｓ２）であることを特徴とする請求項１に記載の半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2016051376A JP6540563B2 (ja) | 2016-03-15 | 2016-03-15 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2016051376A JP6540563B2 (ja) | 2016-03-15 | 2016-03-15 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2017168579A JP2017168579A (ja) | 2017-09-21 |
| JP6540563B2 true JP6540563B2 (ja) | 2019-07-10 |
Family
ID=59913560
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2016051376A Active JP6540563B2 (ja) | 2016-03-15 | 2016-03-15 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP6540563B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP6777244B2 (ja) | 2017-10-18 | 2020-10-28 | 富士電機株式会社 | 半導体装置 |
| US20220376055A1 (en) * | 2019-10-24 | 2022-11-24 | Panasonic Corporation | Nitride semiconductor device |
| JP2022056498A (ja) | 2020-09-30 | 2022-04-11 | 三菱電機株式会社 | 半導体装置 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4167313B2 (ja) * | 1997-03-18 | 2008-10-15 | 株式会社東芝 | 高耐圧電力用半導体装置 |
| JP4038389B2 (ja) * | 2002-05-09 | 2008-01-23 | 日本インター株式会社 | 半導体素子 |
| JP6194812B2 (ja) * | 2014-02-18 | 2017-09-13 | トヨタ自動車株式会社 | 半導体モジュール |
-
2016
- 2016-03-15 JP JP2016051376A patent/JP6540563B2/ja active Active
Also Published As
| Publication number | Publication date |
|---|---|
| JP2017168579A (ja) | 2017-09-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4980126B2 (ja) | フリーホイールダイオードとを有する回路装置 | |
| JP6269860B2 (ja) | 半導体装置 | |
| JP2016167539A (ja) | 半導体装置 | |
| CN110391225B (zh) | 半导体装置 | |
| JP2013115223A (ja) | 半導体装置 | |
| US20150187678A1 (en) | Power semiconductor device | |
| US11862629B2 (en) | Semiconductor device | |
| JP6540563B2 (ja) | 半導体装置 | |
| JP7192968B2 (ja) | 半導体装置 | |
| JP5420711B2 (ja) | フリーホイールダイオードを有する回路装置 | |
| JP5663075B2 (ja) | フリーホイールダイオードを有する回路装置、回路モジュールおよび電力変換装置 | |
| JP6874443B2 (ja) | 半導体装置および半導体装置の製造方法 | |
| JP2020013836A (ja) | 半導体装置および半導体回路装置 | |
| JP2007281090A (ja) | ワイドギャップ複合半導体装置 | |
| JP5577628B2 (ja) | 半導体装置 | |
| CN111446244A (zh) | 半导体装置 | |
| JP6804379B2 (ja) | 半導体装置 | |
| JP2016149429A (ja) | 逆導通ｉｇｂｔ | |
| JP6843952B2 (ja) | 半導体装置の製造方法 | |
| US20230170292A1 (en) | Semiconductor device | |
| US20230268429A1 (en) | Semiconductor device | |
| JP6561496B2 (ja) | 半導体装置 | |
| JP3248383B2 (ja) | 半導体装置 | |
| JP4943373B2 (ja) | デバイス実装方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20180516 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20190225 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20190305 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20190402 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20190514 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20190527 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 6540563 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |