JP4943373B2 - デバイス実装方法 - Google Patents

デバイス実装方法 Download PDF

Info

Publication number
JP4943373B2
JP4943373B2 JP2008123105A JP2008123105A JP4943373B2 JP 4943373 B2 JP4943373 B2 JP 4943373B2 JP 2008123105 A JP2008123105 A JP 2008123105A JP 2008123105 A JP2008123105 A JP 2008123105A JP 4943373 B2 JP4943373 B2 JP 4943373B2
Authority
JP
Japan
Prior art keywords
diode
substrate
igbt
heat
temperature
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2008123105A
Other languages
English (en)
Other versions
JP2009272520A (ja
Inventor
芳生 平野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Steel Corp
Original Assignee
Nippon Steel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Steel Corp filed Critical Nippon Steel Corp
Priority to JP2008123105A priority Critical patent/JP4943373B2/ja
Publication of JP2009272520A publication Critical patent/JP2009272520A/ja
Application granted granted Critical
Publication of JP4943373B2 publication Critical patent/JP4943373B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode
    • H01L2924/12032—Schottky diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13062—Junction field-effect transistor [JFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance

Landscapes

  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Description

本発明は、電力を所望の電圧、電流、周波数に変換する電力変換素子のデバイス実装方法に関するものである。
珪素材料(シリコン材料)を用いた半導体材料は、CPUやメモリ、発信器等のデジタル素子用の材料として使用される他に、交流の100V電圧を5V等の所望の直流電圧に変換する電源機器やモーター用インバータ等の電力変換、あるいは携帯電話等の基地局で信号を増幅するアンプ等のアナログ素子として用いられる等、デジタル機器、アナログ機器の電力変換素子として、広範囲に利用されている。
一方、近年では、シリコン材料より真性半導体温度が高く、高温での動作が可能でかつ高い飽和ドリフト速度、絶縁破壊電界を持つことが判明しているワイドバンドギャップ材料と呼ばれる炭化珪素(SiC)、ガリウム砒素(GaAs)、窒化ガリウム(GaN)、ダイヤモンドの素子を用いたデバイスの開発や実用化が進みつつある。具体的には、これら材料の物性として、真性半導体温度Ti及び飽和ドリフト速度Vs、絶縁破壊電界EBは、シリコンではTi=600K、Vs=1×107cm/s、EB=0.3MV/cmであるのに対して、SiCは4HポリタイプでTi=1400K、Vs=2.7×107cm/s、EB=3.5MV/cm、同じく6HポリタイプでTi=1300K、Vs=2.0×107cm/s、EB=3.0MV/cm、3CポリタイプでTi=1000K、Vs=2.7×107cm/s、EB=3.0MV/cm、GaAsはTi=850K、Vs=2.0×107cm/s、EB=0.65MV/cm、GaNはTi=2000K、EB=2.6MV/cm、Vs=2.7×107cm/s、ダイヤモンドはTi=3000K、Vs=2.7×107cm/s、EB=5.6MV/cmである。尚、真性半導体温度は、真性キャリア濃度が5×1015cm-3になる温度である。(非特許文献1)
これら材料を具体的に素子として応用した場合、シリコンより高い絶縁破壊強度を持つため、高い耐圧を持ちながら電気抵抗が少ないユニポーラデバイスが実現できる。例えば、SiC材料に対して、ショットキー障壁を形成するための金属を付着した構造でショットキーバリヤダイオードが実現可能であり、既に市販もされている。シリコン素子の場合、高耐圧を経済的かつ低電気抵抗に実現しようとすると、その絶縁破壊強度等から制約が生じ、例えば、ショットキーバリヤダイオードであると、現実的には200V程度の耐圧までが限界であり、それ以上の耐圧領域であると、PN接合を用いたバイポーラ型ダイオードが用いられている。しかしながら、バイポーラダイオードでは、少数キャリアの蓄積等が生じるため、高周波の回路においては、ノイズやスイッチングロスの原因となっていた。一方、SiC材料を用いた高耐圧のユニポーラダイオードでは、多数キャリアが電導を担うために、キャリアの蓄積が少ない。このため、高周波においても、ノイズやスイッチングロスが極めて少ない回路が実現可能である。(非特許文献2、3)
また、真性半導体温度が高いSiC材料等のワイドバンドギャップ材料の250℃から600℃に及ぶ高温での動作実験も既に報告されている。珪素材料のPN接合を用いない場合の限界温度が200℃程度であることも報告されている。(非特許文献4)
一方、これらパワー素子の利用方法として、インバータ回路等においては、ダイオード素子とスイッチ素子を並列に接続し、スイッチ素子がオフのタイミングではダイオード素子がオンとなって、スイッチ素子の順電流方向とは逆方向に転流する動作をする転流回路として用いられることがある。これらの素子の実装方法としては、個々の素子をヒートシンクで挟んで互いに表裏に配置し、接続するような技術が開示されている。(特許文献1)
特開2007-12721号公報 SiC素子の基礎と応用 平成15年9月30日第1版第2刷 (株)オーム社 インフィニオンテクノロジーズ社 Technical white paper「Silicon Carbide Schottky Diodes:An SMPS Circuit Designer's Dream Comes」 IEEE Industry Application Society Conference. 2001 "Matched pair of Cool MOS transistor with SiC-Schottky diode advantages in application. 電子技術総合研究所彙報 第62巻 第10,11号 "ワイドバンドギャップ半導体による高パワーデバイス特性の向上"
ワイドバンドギャップ材料からなるデバイスは、高温動作が可能で、高周波動作でもノイズやスイッチングロスが少ないため、理想ダイオードの動作に近く、珪素材料からなるスイッチ素子の転流ダイオードとして用いることで、低ノイズで高効率のインバータのような電力変換回路を実現できる。しかしながら、双方の素子を、回路上で接続し、実装しようとすると、ワイドバンドギャップからなるデバイスから発生する熱により、動作温度が狭い珪素材料デバイスの温度マージンが少なくなると言う問題があった。これらの熱の影響を避けるために、双方の素子を離れて配置しようとすると、高周波動作の場合、配線間に存在する浮遊成分の影響のため、電気回路に新たなノイズが発生すると言う問題があった。
これらの問題を解決すべく、互いに表裏に配置し、中間にヒートシンクを設けたような構成をしても、素子内部で高温動作するワイドバンドギャップ材料からなるダイオード素子（ダイオードデバイス）の接続配線を伝わる熱が、珪素材料からなるスイッチ素子（スイッチデバイス）に到達し、スイッチ素子の温度マージンを著しく狭めると言う問題があった。さらに、本来高温動作が可能であることが特徴のワイドバンドギャップ材料からなる高温動作素子は冷却の必要性が少ないにも関わらず、デバイス間に配置したヒートシンクの持つ放熱容量を無駄に奪い、本来冷却が必要な温度マージンの少ない珪素材料からなるスイッチ素子の冷却効率を阻害すると言う問題があった。
本発明は、上記のような従来技術の問題に鑑み、高温で動作するデバイスと珪素材料からなるデバイスを実装する場合の熱放散・熱絶縁、電気ノイズ、電気ロスに関する各種問題を解決するためのデバイス実装方法を提供する。
本発明では、前記課題解決のため、200℃以上の高温で動作するダイオードデバイスと珪素材料からなるスイッチデバイスとを組み合わせて、高周波電気回路上で接続実装する方法において、２つのデバイスの間に熱絶縁可能な基板を少なくとも1層挟み、各々のデバイスを該基板の表裏に配置し、ダイオードデバイスとスイッチデバイスとを電気的に接続する接続部位の一部に、サーマルアンカーを設けることを特徴とするデバイス実装方法を提供する。
また、前記高温で動作するデバイスが、炭化珪素、ガリウム砒素、窒化ガリウム、及びダイヤモンドからなる群から選ばれた少なくとも1種の材料を基板として用いることを特徴とする前記デバイス実装方法を提供する。
本発明によれば、200℃以上の高温で動作するダイオード素子と、一般に170℃程度までの動作温度範囲である珪素材料からなるスイッチ素子とを、熱絶縁の機能を有する基板を間に挟んで配置したため、ダイオード素子の熱が基板を介して珪素材料に伝導することを防ぐことができる。さらに、電気接続する部位にサーマルアンカーを設けたため、直接的にダイオード素子の熱が配線を伝わってスイッチ素子に流れるのを防ぐことができる。このような構成を施すことにより、2つの温度マージンが異なる素子を表裏に配置し、かつ配線を短くできるため、配線間の浮遊容量を低減することができる。これにより、ワイドバンドギャップからなるユニポーラデバイスのスイッチングノイズ及び電力ロスが少ないと言う本来の特徴を十分に活かすことができ、低ノイズで高効率の転流回路を構成することが可能となる。
図1は本発明の第1の実施形態を説明するための構成断面図であり、図2はその部品の組み合わせを説明するための鳥瞰図である。1は、炭化珪素基板からなるショットキーダイオードであり、350℃程度まで動作する樹脂モールド済みの高温動作素子である。2は、珪素基板からなるIGBT素子で150℃まで動作保証されている樹脂モールド済みの低温動作素子である。それぞれの素子の外形は、共に同じサイズで縦5mm×横10mm×高さ3mm程度である。ショットキーダイオード1を転流回路として用いるために、ショットキーダイオード1の順方向と、IGBT素子2の順方向がそれぞれ逆接続となるよう、ダイオード端子6、6'とIGBT端子7、7'が接続されている。9はIGBT(絶縁ゲートバイポーラトランジスタ)のゲート端子である。
二つの素子を接続するにあたっては、例えば熱伝導度が0.2W/mKと低い、熱絶縁性のある厚さ約5mmのエポキシ樹脂基板4を介して、各々の素子を表裏に配置し、エポキシ樹脂基板4に設けられたスルーホール5を通して接続される。電気接続にはハンダを用いた。この実装により、二つの素子は近接に配置されることにより、ショットキーダイオード1とIGBT素子2とをつなぐ配線は短くなるため、配線間のインダクタンス成分で発生するスイッチングノイズや電力ロスを小さくすることができる。また、ショットキーダイオード1は、ユニポーラ構造であるため、元々のスイッチングノイズや電力ロスは少ない。さらに、各素子を配置する基板4は熱絶縁性を有するために、ショットキーダイオード1本体から発生する熱が基板4を介してIGBT素子2に直接伝わらず、IGBT素子2の熱保護が可能である。なお、IGBT素子2にはヒートシンク3を取り付けるようにしてもよい。
熱絶縁性基板4としてエポキシ樹脂基板を用いたが、ベークライト、ポリミイド、ガラスなどの基板材料でも良く、熱伝導率がサーマルアンカーの1/10以下、より好ましくは熱伝導率が１W/ｍK以下であれば熱絶縁に効果的である。また、熱絶縁性基板の厚みについては、市販のエポキシ樹脂基板等として入手し易い3mm程度のものでよい。なお、熱絶縁性基板は複数枚用いるようにしてもよいが、望ましくは合計の厚みが3mm以上となるようにするのがよい。
このような接続を施した後、ショットキーダイオード1の2個の端子6、6'の上面にそれぞれに、厚さが5mmで縦10mm、横10mmで熱伝導率が30W/mKのアルミナブロック8を、シリコーングリースを介して接着し、このアルミナブロック8をショットキーダイオード端子から出る熱が反対面のIGBT素子に伝導しないように、熱容量の確保と放熱を担うサーマルアンカーとした。これにより、高温動作素子であるダイオードから発生する熱が配線を通じて伝わる際に、途中にある高熱伝導率のアルミナに熱吸収され、アルミナ表面から放熱することにより、熱に弱いIGBT素子に発熱を伝達することを防ぐことができる。
本実施形態では、サーマルアンカーとして電気絶縁性を有するアルミナとしたが、熱伝導率が230W/mK程度のアルミや、390W/mK程度の銅の金属も、他電気回路との短絡が防止できれば利用可能である。サーマルアンカーとして利用可能な材料の熱伝導率としては、先述した熱絶縁性基板の好ましい熱伝導率の１W/mK以下の10倍以上に相当する10W/mK以上、さらに好ましくは２桁の差異を設けるために、100W/mK以上が良い。大きさや形状はダイオードの発熱量に依存するが、一般の珪素基板半導体の上限温度150℃を超えない温度となるように設計されればよく、本実施形態で示した直方体の他に、より好ましくは放熱性を考慮したフィン形状であれば、サーマルアンカーとしての効果を高めることができる。サーマルアンカーの配置は、高温動作素子であるショットキーダイオードと低温動作素子であるIGBT素子とが電気的に接続する部分のいずれかで構わない。すなわち、熱絶縁可能な基板4の表裏にダイオードデバイス1とスイッチデバイス2とを配置し、基板4のスルーホール5を介して両者の端子を電気的に接続した接続部位のいずれかにサーマルアンカーを設けるようにすればよいが、好適には図示したようにダイオードデバイス1の端子6、6’にサーマルアンカー8を重ねるように載置するのがよい。また、複数のダイオード、IGBTを直並列化する際においても、本実施形態と同様に、ダイオードとIGBTをそれぞれ基板4の表裏に配置し、接続部位にサーマルアンカーを設けることが可能であるため、本発明の適用は可能であり、同様な効果を得ることができる。
図3は、第2の実施形態を説明するための断面図であり、図4はその鳥瞰図である。本例はチップレベルでの実装を示している。11は、GaN基板からなるショットキーダイオードチップ（ダイオードデバイス）であり、エポキシ樹脂基板14上に実装されている。チップ11と基板14上に設けられた銅のパッド電極18とは、アルミのボンディングワイヤ16、16'を通じで接合されている。
その裏面には、珪素基板からなるIGBTチップ（スイッチデバイス）12がアルミナの基板13の上に配置され、同じくアルミのボンディンググワイヤ17、17'を通じて銅パッド21に電気接合してある。ショットキーダイオードチップ11とIGBTチップ12は、ダイオードが転流ダイオードとして動作するように、それぞれの順方向が逆接続となるように接続する。
表裏にあるパッド18、21それぞれは、スルーホール15を通してハンダにより接続されている。このような配置にすることで、チップ双方の配線は短くて済み、配線間のインダクタンス成分で発生するスイッチングノイズや電力ロスを小さくすることができる。また、ダイオードはユニポーラであるため、元々のスイッチングノイズや電力ロスは少ない。さらに、エポキシ樹脂基板14は熱絶縁性を有するために、ショットキーダイオードチップ11本体から発生する熱が基板14を介してIGBTチップ12に直接伝わらず、IGBTチップ12の熱保護が可能である。また、反対に、IGBTチップ側は熱伝導率が高いアルミナ基板13を用いているため、アルミナ基板側にIGBTチップ側から発生する熱を拡散でき、熱保護の効果が高まる。
このような接続を行うに際し、ショットキーダイオード側の銅電極パッド18は、図4に示したように、IGBTチップ側の接合パッド21と比較して幅広い面積の電極とし、ダイオードチップ11からIGBTチップ12に熱が伝導しないように、熱容量の確保と放熱を担うサーマルアンカーとした。具体的には、ショットキーダイオードチップ11に接続されたワイヤ16、16’とIGBTチップ12に接続されたワイヤ17、17’とをエポキシ樹脂基板14及びアルミナ基板13に設けたスルーホール15を介してパッド18、21を用いて電気的に接続し、この接続部位において、本実施例ではIGBT電極パッドの約5倍程度の面積とした。なお、電極の適正面積は定格電流容量により変化するが、例えば6A定格であれば、IGBT電極が約2.5mm×2.5mmであるのに対して、ショットキーダイオードの電極は約5.6mm×5.6mm程度が良い。これにより、高温動作素子であるダイオードから発生する熱が配線を通じて伝わる際に、途中にある高熱伝導率の銅電極パッドに熱吸収され拡散し、広い電極表面から熱放散することにより、熱に弱いIGBTチップに発熱を伝達することを防ぐことができる。
第2の実施形態のように、本発明においては、樹脂モールドされたディスクリート素子のみならず、ベアチップを実装してなるチップ複合モジュール内の実装においても適用可能である。また、本実施例では大面積の電極パッドをサーマルアンカーとして用いたが、モジュール内空間サイズが許す範囲で、フィン付きの金属を電極パッド上に接続しても構わない。また、複数のダイオードチップ、IGBTチップを直並列化する際においても、本実施形態と同様にダイオードとIGBTをそれぞれ表裏配置し、接続にサーマルアンカーを設けることが可能であるため、本発明の適用は可能であり、同様な効果を得ることができる。
以上、高温動作する素子として、SiC、GaNの基板で構成した素子について実施形態を述べたが、この他に200℃以上の高温での動作が可能でかつ高い飽和ドリフト速度、絶縁破壊電界を持つことが判明しているワイドバンドギャップ材料と呼ばれるガリウム砒素(GaAs)、窒化ガリウム(GaN)、ダイヤモンドを用いた素子で転流ダイオードを構成した場合や、これらの材料の高温素子を混載した場合でも、発明の効果は変わらない。また、スイッチ素子をIGBTとして本発明の実施形態を述べたが、珪素材料からなるスイッチ素子であれば、MOSFET、JFET等でも適用でき、その種類や構造によらず、本発明の効果を得ることができる。また、本発明におけるデバイス実装方法は、例えば、交流電圧を直流電圧に変換する電源回路、モーター用のインバーターの電気回路、あるいは通信機器等の信号増幅回路等の高周波電気回路での接続実装方法として利用することができる。
本発明第1の実施形態に係わる組み立て構成断面図 本発明第1の実施形態に係わる組み立て構成鳥瞰図 本発明第2の実施形態に係わる組み立て構成断面図 本発明第2の実施形態に係わる組み立て構成断面図
符号の説明
1 : ショットキーダイオード
2 : IGBT
3 : ヒートシンク
4 : 樹脂基板
5 : スルーホール(貫通配線)
6 : ショッドキーダイオード端子
6': ショッドキーダイオード端子
7 : IGBT端子
7': IGBT端子
8 : アルミナブロック
9 : IGBTゲート端子
10 : ゲート接合用基板電極
11 : ショットキーダイオードチップ
12 : IGBTチップ
13 : アルミナ
14 : 樹脂基板
15 : スルーホール(貫通配線)
16 : ショットキーダイオード配線端子ワイヤ
16': ショットキーダイオード配線端子ワイヤ
17 : IGBT配線端子ワイヤ
17': IGBT配線端子ワイヤ
18 : ショットキーダイオード配線接合用電極パッド
19 : IGBTゲート配線ワイヤ
20 : ゲート接合用基板電極パッド
21 : IGBT配線接合用電極パッド

Claims (2)

  1. 200℃以上の高温で動作するダイオードデバイスと珪素材料からなるスイッチデバイスとを組み合わせて、高周波電気回路上で接続実装する方法において、2つのデバイスの間に熱絶縁可能な基板を少なくとも1層挟み、各々のデバイスを該基板の表裏に配置し、ダイオードデバイスとスイッチデバイスとを電気的に接続する接続部位の一部に、サーマルアンカーを設けることを特徴とするデバイス実装方法。
  2. 前記高温で動作するデバイスが、炭化珪素、ガリウム砒素、窒化ガリウム、及びダイヤモンドからなる群から選ばれた少なくとも1種の材料を基板として用いることを特徴とする請求項1のデバイス実装方法。
JP2008123105A 2008-05-09 2008-05-09 デバイス実装方法 Expired - Fee Related JP4943373B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008123105A JP4943373B2 (ja) 2008-05-09 2008-05-09 デバイス実装方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008123105A JP4943373B2 (ja) 2008-05-09 2008-05-09 デバイス実装方法

Publications (2)

Publication Number Publication Date
JP2009272520A JP2009272520A (ja) 2009-11-19
JP4943373B2 true JP4943373B2 (ja) 2012-05-30

Family

ID=41438804

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008123105A Expired - Fee Related JP4943373B2 (ja) 2008-05-09 2008-05-09 デバイス実装方法

Country Status (1)

Country Link
JP (1) JP4943373B2 (ja)

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000164800A (ja) * 1998-11-30 2000-06-16 Mitsubishi Electric Corp 半導体モジュール
JP3830860B2 (ja) * 2001-05-31 2006-10-11 松下電器産業株式会社 パワーモジュールとその製造方法
JP4096741B2 (ja) * 2003-01-16 2008-06-04 松下電器産業株式会社 半導体装置
JP2005150454A (ja) * 2003-11-17 2005-06-09 Yaskawa Electric Corp 電力変換装置の冷却構造
JP2006245171A (ja) * 2005-03-02 2006-09-14 Toshiba Corp 電子部品モジュール
JP4478618B2 (ja) * 2005-06-28 2010-06-09 本田技研工業株式会社 パワー半導体モジュール
JP2008060430A (ja) * 2006-08-31 2008-03-13 Daikin Ind Ltd 電力変換装置

Also Published As

Publication number Publication date
JP2009272520A (ja) 2009-11-19

Similar Documents

Publication Publication Date Title
US10638633B2 (en) Power module, power converter and manufacturing method of power module
JP4988784B2 (ja) パワー半導体装置
KR101887199B1 (ko) 반도체 유닛 및 그것을 이용한 반도체 장치
KR101375502B1 (ko) 전력용 반도체 모듈
US9099426B2 (en) Trench-assisted thermoelectric isothermalization of power switching chips
JP2020098921A (ja) 高電流、低スイッチングロスのＳｉＣパワーモジュール
US9385107B2 (en) Multichip device including a substrate
JP2012175070A (ja) 半導体パッケージ
JP2021141222A (ja) 半導体モジュール
WO2013172183A1 (ja) パワーモジュール
KR20140077486A (ko) 전력 모듈 패키지
JP2008244394A (ja) 半導体装置
WO2018047485A1 (ja) パワーモジュールおよびインバータ装置
JP6540563B2 (ja) 半導体装置
JP2021141221A (ja) 半導体モジュール
JP4943373B2 (ja) デバイス実装方法
JP2009117701A (ja) パワーモジュール
US11973064B2 (en) Semiconductor power module
JP5925328B2 (ja) パワー半導体モジュール
US10199347B2 (en) Semiconductor device
EP3376538B1 (en) Semiconductor arrangement with controllable semiconductor elements
US10186986B2 (en) Semiconductor arrangement with controllable semiconductor elements
JP2020141023A (ja) 半導体装置
Chang et al. 200 kVA compact IGBT modules with double-sided cooling for HEV and EV
TWI834328B (zh) 半導體元件

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100810

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120131

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120207

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120229

R151 Written notification of patent or utility model registration

Ref document number: 4943373

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150309

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150309

Year of fee payment: 3

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150309

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees