JP2006245171A - 電子部品モジュール - Google Patents

電子部品モジュール Download PDF

Info

Publication number
JP2006245171A
JP2006245171A JP2005057053A JP2005057053A JP2006245171A JP 2006245171 A JP2006245171 A JP 2006245171A JP 2005057053 A JP2005057053 A JP 2005057053A JP 2005057053 A JP2005057053 A JP 2005057053A JP 2006245171 A JP2006245171 A JP 2006245171A
Authority
JP
Japan
Prior art keywords
electronic component
bonding
metal
electrode
metal layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2005057053A
Other languages
English (en)
Inventor
Masanori Fuda
正則 附田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2005057053A priority Critical patent/JP2006245171A/ja
Publication of JP2006245171A publication Critical patent/JP2006245171A/ja
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1301—Thyristor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]

Landscapes

  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

【課題】パワー半導体素子等に適用される電子部品モジュールにおいて、低融点の半田材料を使用することなく、回路パターン上に半導体素子を搭載することを可能にすると共に、電極接合部の接合信頼性や熱信頼性等の向上を図る。
【解決手段】半導体モジュール１は、電極６、１０を有する半導体素子４、５を具備する。これらの半導体素子４、５の電極６、１０には、その外形より少なくとも一部がはみ出した形状を有する接合用金属板９が超音波接合されている。半導体素子４、５は金属層３を有する絶縁基板２上に搭載される。この際、絶縁基板２の金属層３は接合用金属板９のはみ出し部９ａと超音波接合される。
【選択図】図１

Description

本発明は電子部品モジュールに関する。
電力用途等に適用されるパワー半導体装置は、ＩＧＢＴ（Insulated Gate Bipolar Transistor）、ＭＯＳＦＥＴ（Metal Oxide Semiconductor - Field Effect Transistor）、ダイオード、サイリスタ等のパワー半導体素子を、熱伝導性に優れたセラミックス基板等の絶縁基板上に搭載したり、あるいは金属フレーム上に搭載してモジュール化しており、このような半導体モジュールとして実用化されている。
このようなパワー半導体モジュールの構造としては、表面に回路パターンを構成する金属層を形成した絶縁基板上にパワー半導体素子を搭載した構造が一般的である（例えば特許文献１〜２参照）。パワー半導体素子の下面側に形成された電極は、絶縁基板表面の金属層と半田等により接合される。このような接合構造によって、パワー半導体素子の電極と絶縁基板の電極や配線層等として機能する金属層（回路パターン）とを電気的に接続しつつ、パワー半導体素子を絶縁基板上に搭載している。また、パワー半導体素子の電極と配線金属との接合には、導電性樹脂や圧接を適用する場合もある。
特開2000-183249号公報 特開2004-311538号公報
上述したように、従来のパワー半導体モジュールにおいては、パワー半導体素子の電極と回路パターンとの接合に、主として半田が用いられている。半田材料は一般的に鉛を含んでおり、環境汚染等を引起すおそれがあることから、その使用が規制される方向に進んでいる。また、ＳｉＣ等の半導体材料を使用したパワー半導体素子では、使用時の温度が300℃を超えるものもあり、このような場合には素子動作温度で半田接合部が溶融し、パワー半導体モジュールとしての動作特性や信頼性が損なわれるという問題が生じる。
また、鉛を実質的に含まない鉛フリーの半田材料の開発も進められているが、パワー半導体素子の動作温度に対して半田接合部の信頼性が低下するという問題は解決されていない。接合部に導電性樹脂を適用した場合には耐熱性がさらに低いことから、動作温度に対する接合部の信頼性はより一層低下することになる。一方、圧接等の接合方法はパワー半導体素子に加わる圧力により耐圧や破壊耐量の低下が生じるというような問題があり、圧力の最適化が難しい。また、モジュール構造も複雑になる。
なお、上述した鉛を含む半田材料による環境汚染の問題は、半導体モジュールに限られるものではない。例えば、チップコンデンサ等の電子部品を回路パターン上に実装する場合においても、鉛を含む半田材料を使用することなく、電極の接合を実現することが求められている。このように、電極接合部の信頼性の向上等は半導体素子に限らず、一般的なチップ部品等を含む電子部品全般について求められている課題である。
本発明はこのような課題に対処するためになされたもので、低融点の半田材料を使用することなく、回路パターン上に半導体素子やチップ部品等の電子部品を搭載もしくは実装することを可能にすると共に、電極接合部の接合信頼性や熱信頼性等の向上を図った電子部品モジュールを提供することを目的としている。
本発明の一態様に係る電子部品モジュールは、電極を有する電子部品と、前記電子部品の外形より少なくとも一部がはみ出した形状を有し、かつ前記電極に超音波接合された接合用金属板と、前記接合用金属板の前記電子部品からはみ出した部分に接合された金属回路部を有する回路パターンとを具備することを特徴としている。
本発明の他の態様に係る電子部品モジュールは、電極を有する電子部品と、前記電子部品の電極に接合される金属回路部を有する回路パターンを備える基板とを具備し、前記基板は前記金属回路部の裏面に相当する部分に設けられた貫通孔を有し、かつ前記金属回路部は前記貫通孔を通して前記電子部品の電極に超音波接合されていることを特徴としている。
本発明の他の態様に係る電子部品モジュールは、部品本体と、前記部品本体の第１の主面に設けられた第１の電極と、前記部品本体の第１の主面と対向する第２の主面に設けられた第２の電極とを有する電子部品と、前記電子部品の第１および第２の電極にそれぞれ超音波接合された金属回路部を有する回路パターンとを具備することを特徴としている。
本発明の態様に係る電子部品モジュールによれば、低融点の半田材料を使用することなく、回路パターンの金属回路部上に半導体素子や回路部品等の電子部品を搭載することができ、その上で電極接合部の接合信頼性や熱信頼性等を高めることが可能となる。
以下、本発明を実施するための形態について、図面を参照して説明する。なお、以下では本発明の実施形態を図面に基づいて説明するが、それらの図面は図解のために提供されるものであり、本発明はそれらの図面に限定されるものではない。
図１は本発明の電子部品モジュールを半導体モジュールに適用した第１の実施形態の構成を示す断面図である。また、図２は図１に示す半導体モジュールの要部製造工程を示す断面図である。これらの図に示す半導体モジュール１は、半導体素子搭載用基板として絶縁基板２を有している。絶縁基板２には、例えば窒化アルミニウム（ＡｌＮ）、窒化珪素（Ｓｉ3Ｎ4）、アルミナ（Ａｌ2Ｏ3）等を主成分とするセラミックス焼結体からなる絶縁性セラミックス基板を適用することが好ましい。
このようなセラミックス焼結体からなる絶縁基板２は、耐熱性や熱伝導性等に優れることから、発熱量が大きいパワー半導体素子の搭載基板として好適である。絶縁基板２の表面には金属層３が形成されている。金属層３は素子搭載部、電極、配線層等の金属回路部として機能するものであり、金属層３全体で所望の回路パターンを構成している。金属層３には銅板等が使用され、例えばＤＢＣ（Direct Bonding Copper）法や活性金属法等を適用して絶縁基板２としてのセラミックス基板の表面に接合されている。
上記したような金属層３は、予め回路パターンに対応した形状を有する銅板等の金属板を接合したり、あるいは銅板等の金属板を接合した後にエッチング処理等を施して回路パターンを形成している。なお、本発明における回路パターンは、上述した絶縁基板２上に所望のパターンで形成された金属層３に限られるものではなく、後述するように半導体素子等の電子部品が接合搭載されると共に、所望のパターンを有する金属フレーム等であってもよい。いずれにおいても、電子部品の下面側電極と直接的に接合される金属回路部を含む回路構造を有する回路パターンであればよい。
金属層３を有する絶縁基板２上には、電子部品として半導体素子４、５が搭載されている。半導体素子４はパワーＭＯＳＦＥＴであり、半導体素子５はダイオードである。なお、半導体素子はパワーＭＯＳＦＥＴやダイオードに限られるものではなく、ＩＧＢＴやサイリスタ等の各種のパワー半導体素子を適用することができる。さらに、本発明における電子部品は半導体素子に限られるものではなく、後述するようにコンデンサやインダクタ等の一般的な回路部品を含む電子部品全般を示すものである。このように、回路パターン上に搭載される電子部品は半導体素子や回路部品等を含むものであるが、本発明は特に素子本体の対向する第１および第２の主面（素子本体の上下面等）に形成された第１および第２電極を有する半導体素子に対して有効である。
絶縁基板２上に形成された金属層３からなる回路パターンのうち、金属回路部３-1、３-2はパワーＭＯＳＦＥＴ４用の電極であり、金属回路部３-3はダイオード５用の電極である。パワーＭＯＳＦＥＴ４は、第１の主面としての裏面（下面）に設けられたドレイン電極６と、第１の主面と対向する第２の主面としての表面（上面）に設けられたソース電極７およびゲート電極８とを有している。ここで、パワーＭＯＳＦＥＴ４の表面とは、ガードリング等の電極緩和構造を有する面を示すものである。なお、他の半導体素子においても同様である。
パワーＭＯＳＦＥＴ４の裏面側に設けられたドレイン電極６には、例えばＡｌ板やＣｕ板等からなる接合用金属板９が接合されている。接合用金属板９はドレイン電極６に対して超音波接合されている。すなわち、図２（ａ）に示すように、反転させたパワーＭＯＳＦＥＴ４のドレイン電極６上に接合用金属板９を配置し、この接合用金属板９の上から超音波接合装置の接合用ヘッド（超音波ホーン／図示せず）を押し当てることによって、接合用金属板９をドレイン電極６に超音波接合する。
ドレイン電極６と接合用金属板９との接合にあたっては、超音波接合装置の接合用ヘッドで接合部に圧力を加えながら超音波振動を伝達する。この際、接合用ヘッドや装置側の支持台から被接合材（パワーＭＯＳＦＥＴ4と接合用金属板９との積層物）を加熱処理してもよい。このような接合過程において、超音波振動（超音波エネルギー）により各接合部が塑性変形（変位）しながら、同時に互いの接触面の酸化被膜が破壊されることによって、各接合部の活性化した金属原子が互いに拡散する。その結果、接合面が合金化する等して接合部間（ここではドレイン電極６と接合用金属板９との間）が接合される。
接合用金属板９はパワーＭＯＳＦＥＴ４の外形より少なくとも一部がはみ出した形状を有している。パワーＭＯＳＦＥＴ４は、その外形からはみ出した接合用金属板９のはみ出し部９ａを利用することによって、絶縁基板２上の金属回路部３-1と接合される。すなわち、図２（ｂ）に示すように、接合用金属板９が接合されたパワーＭＯＳＦＥＴ４を絶縁基板２の金属回路部３-1上に配置し、接合用金属板９のはみ出し部９ａの上から超音波接合用ヘッド（図示せず）を押し当て、この接合用ヘッドで圧力を加えながら超音波振動を印加することによって、接合用金属板９のはみ出し部９ａを金属回路部３-1に超音波接合する。このようにして、パワーＭＯＳＦＥＴ４のドレイン電極６は接合用金属板９のはみ出し部９ａを介して金属回路部３-1に接合されている。
また、ダイオード５は裏面（下面）側に設けられたカソード電極１０と表面（上面）側に設けられたアノード電極１１とを有している。ダイオード５の裏面側に設けられたカソード電極１０にも接合用金属板９が接合されており、この接合用金属板９もカソード電極１１に超音波接合されている。さらに、接合用金属板９はダイオード５の外形より少なくとも一部がはみ出した形状を有している。ダイオード５も接合用金属板９のはみ出し部９ａを利用することによって、絶縁基板２上の金属回路部３-3と接合される。すなわち、接合用金属板９のはみ出し部９ａは金属回路部３-3に超音波接合されている。このようにして、ダイオード５のカソード電極１０は金属回路部３-3に接合されている。
パワーＭＯＳＦＥＴ４のゲート電極８はボンディングワイヤ１２を介して金属回路部３-2と接合されている。パワーＭＯＳＦＥＴ４のソース電極７はボンディングワイヤ１３を介して図示を省略した他の金属回路部と接合されている。ダイオード５のアノード電極１１はボンディングワイヤ１４を介して、パワーＭＯＳＦＥＴ４のドレイン電極６が接合された金属回路部３-1に接合されている。なお、ボンディングワイヤ１４は接合用金属板９に接合してもよい。これら各電極もしくは金属回路部とボンディングワイヤとの接合にも、上述したような超音波接合が適用されている。すなわち、パワーＭＯＳＦＥＴ４およびダイオード５の全ての電極の接合には、超音波接合が適用されている。また図示を省略したが、パワーＭＯＳＦＥＴ４およびダイオード５は封止樹脂により封止されており、これらによって半導体モジュール（パワー半導体モジュール）１が構成されている。
上述したパワー半導体モジュール１においては、予めパワーＭＯＳＦＥＴ４のドレイン電極６やダイオード５のカソード電極１０に大形状の接合用金属板９を超音波接合し、この接合用金属板９のはみ出し部９ａを絶縁基板２上の金属層（回路パターン）３との接合に利用しているため、パワーＭＯＳＦＥＴ４やダイオード５等のパワー半導体素子の裏面側電極を絶縁基板２上の金属層３と容易に超音波接合することができる。従って、耐熱性に劣る半田材料等を使用することなく、パワーＭＯＳＦＥＴ４やダイオード５等を絶縁基板２上の金属層３に接合搭載することが可能となる。
このことは鉛を含む半田材料による環境汚染の問題を回避することが可能となるだけでなく、超音波接合は金属間接合であるため、接合部の接合信頼性（導通性等）のみならず、熱信頼性等を高めることができる。これによって、パワーＭＯＳＦＥＴ４やダイオード５等の動作温度、例えばＳｉＣやＧａＮ等の半導体材料を用いた半導体素子の動作温度が300℃を超えるような場合においても、接合部の信頼性を保つことが可能となる。この実施形態の半導体モジュール１によれば、低融点の半田材料を使用することなく、絶縁基板２上にパワーＭＯＳＦＥＴ４やダイオード５等を搭載することができ、その上で電極接合部の接合信頼性や熱信頼性等を高めることが可能となる。
ところで、図１や図２に示したように、接合用金属板９はそのはみ出し部９ａのみが金属層３に接合される。従って、絶縁基板２上の金属層３は接合用金属板９のはみ出し部９ａと同形状にパターニングされたものであってもよい。図３に示す半導体モジュール１は、接合用金属板９のはみ出し部９ａに相当するパターン形状、例えば枠状や対向形状等を有する金属層３を適用したものである。一方、接合用金属板９はパターン化した金属層３の空洞部分を埋めるように凸部９ｂを有しており、この凸部９ｂを金属層３内に嵌め込むようにして配置される。接合用金属板９と金属層３との接合は図１と同様であり、接合用金属板９のはみ出し部９ａを金属層３に超音波接合する。
図３に示したように、絶縁基板２の金属層３はパターン形状を有するものであってもよく、この場合にも低融点の半田材料を使用することなく、絶縁基板２上にパワーＭＯＳＦＥＴ４やダイオード５等を搭載し、その上で電極接合部の接合信頼性や熱信頼性等を高めた半導体モジュール１を提供することができる。さらに、接合用金属板９に凸部９ｂを設けることによって、接合用金属板９の横方向（面方向）の電流に対する抵抗を低減することができる。すなわち、パワーＭＯＳＦＥＴ４やダイオード５等の裏面側電極から接合用金属板９を介して金属層３に流れる電流に対して、接合用金属板９を低抵抗化することが可能となる。これはモジュール内部の抵抗が低減されることを意味し、電力用途等に適用されるパワー半導体モジュール１の効率向上等に寄与する。
また、接合用金属板９のはみ出し部９ａと金属層３との接合は超音波接合に限らず、例えば図４に示すようにネジ１５等を使用して機械的に接続してもよい。また場合によっては、導電性接着剤を使用して接合用金属板９のはみ出し部９ａと金属層３とを接合することもできる。なお、これらの接合方法は図１に示したモジュール構造に対しても適用可能である。ただし、電極接合部の接合信頼性や熱信頼性等を考慮して、接合用金属板９のはみ出し部９ａと金属層３との接合には超音波接合を適用することが望ましい。
次に、本発明の電子部品モジュールを半導体モジュールに適用した第２の実施形態について、図５ないし図７を参照して説明する。図５ないし図７は本発明の第２の実施形態による半導体モジュールの構造を示す断面図である。なお、これらの図ではパワーＭＯＳＦＥＴ４を例として半導体モジュールの構造を示すが、図１に示したようにダイオード５であっても、同様なモジュール構造を適用することが可能である。
図５に示す半導体モジュール２０は、第１の実施形態と同様に、金属層３で所望の回路パターンを形成した絶縁基板２を具備している。絶縁基板２や金属層３の具体的な構成は、第１の実施形態と同様とすることが好ましい。ただし、この第２の実施形態で用いる絶縁基板２は、金属層３の裏面に相当する部分に貫通孔２１が設けられている。すなわち、金属層３の裏面は貫通孔２１内に露出しており、この貫通孔２１を通して超音波接合を実施することが可能とされている。パワーＭＯＳＦＥＴ４はドレイン電極６が金属層３と接触するように配置された後、ドレイン電極６と金属層３とが貫通孔２１を通して超音波接合されている。
このようなモジュール構造によっても、耐熱性に劣る半田材料等を使用することなく、パワーＭＯＳＦＥＴ４等を絶縁基板２上の金属層３に接合搭載することができる。従って、鉛を含む半田材料による環境汚染の問題を回避した上で、接合部の接合信頼性（導通性等）や熱信頼性等を高めることが可能となる。なお、絶縁基板２に設けた貫通孔２１は、図６に示すように、パワーＭＯＳＦＥＴ４等の接合工程を実施した後に、絶縁材料２２で埋めることによって、半導体モジュール２０としての機械的強度の低下等を抑制することができる。また、貫通孔２１は絶縁基板２の機械的強度の低下を抑制するために、例えば図７に示すように複数箇所に分割して形成するようにしてもよい。
次に、本発明の第３の実施形態による電子部品モジュールについて、図８を参照して説明する。図８は本発明の第３の実施形態による電子部品モジュールの構造を示す断面図である。図８に示す電子部品モジュール３０は、表面に配線層等として機能する金属層３１を所望の回路パターンとなるように形成した絶縁基板３２を有している。この金属層３１を有する絶縁基板３２としては、一般的なプリント配線基板等を使用することができる。
金属層３１を有する絶縁基板３２上には、例えば電子部品として面実装型のコンデンサ、抵抗、インダクタ、トランス等の回路部品３３が実装されている。回路部品３３は電極３４を有しており、この電極３４には例えばＡｌ板やＣｕ板等からなる接合用金属板３５が超音波接合されている。接合用金属板３５は回路部品３３の外形より少なくとも一部がはみ出した形状を有している。回路部品３３はその外形からはみ出した接合用金属板３５のはみ出し部３５ａを利用して、絶縁基板３２上の金属層３１と超音波接合されている。接合用金属板３５ははみ出し部３５ａのみが金属層３１に対して接合されている。
このような電子部品モジュール３０においては、予め回路部品３３の電極３４に大形状の接合用金属板３５を接合し、この接合用金属板３５のはみ出し部３５ａを利用して絶縁基板３２上の金属層３１と接合しているため、回路部品３３の電極３４を絶縁基板３２上の金属層３１と超音波接合を適用して容易に接合することができる。従って、耐熱性に劣る半田材料等を使用することなく、回路部品３３を金属層３１で形成した回路パターンに対して実装することが可能となる。
次に、本発明の第４の実施形態による電子部品モジュールについて、図９を参照して説明する。図９は本発明の第４の実施形態による電子部品モジュールの構造を示す断面図である。図９に示す電子部品モジュール４０は、第３の実施形態と同様に、金属層３１を有する絶縁基板３２を具備している。これらの構成は第３の実施形態と同様とすることが好ましい。ただし、この第４の実施形態で用いる絶縁基板３２は、金属層３１の裏面に相当する部分に貫通孔４１が設けられている。
すなわち、金属層３１の裏面は貫通孔４１内に露出しており、この貫通孔４１を通して超音波接合等を実施することが可能とされている。回路部品３３は電極３４が金属層３１と接触するように配置された後、電極３４と金属層３１とが貫通孔４１を通して超音波接合されている。このように、絶縁基板３２に形成した貫通孔４１を利用することで、回路部品３３の電極３４と金属層３１とが超音波接合されており、これによって回路部品３３の回路基板等に対する実装構造が実現されている。
このような電子部品モジュール４０によっても、耐熱性に劣る半田材料等を使用することなく、回路部品３３を金属層３１で回路パターンを形成した絶縁基板３２上に超音波接合を適用して容易に実装することができる。なお、貫通孔４１は回路部品３３の接合工程を実施した後に絶縁材料で埋めることによって、電子部品モジュール４０としての機械的強度の低下等を抑制することができる。
次に、本発明の電子部品モジュールを半導体モジュールに適用した第５の実施形態について、図１０および図１１を参照して説明する。図１０は第５の実施形態による半導体モジュールの構成を示す断面図である。また、図１１は図１０に示す半導体モジュールの要部製造工程を示す断面図である。なお、これらの図ではダイオード５を例として半導体モジュールの構造を示すが、図１に示したパワーＭＯＳＦＥＴ４や他の半導体素子であっても、同様なモジュール構造を適用することが可能である。
図１０に示す半導体モジュール５０は、第１の実施形態と同様に、金属層３で所望の回路パターンを形成した絶縁基板２を具備している。絶縁基板２や金属層３の具体的な構成は、第１の実施形態と同様とすることが好ましい。絶縁基板２上に形成された金属層３からなる回路パターンのうち、金属回路部３-1はダイオード５の第１の主面としての裏面（下面）に設けられたカソード電極１０と接合されている。ダイオード５の第１の主面と対向する第２の主面としての表面（上面）に設けられたアノード電極１１は、ボンディングワイヤ１２を介して金属回路部３-2と接合されている。
ダイオード５のカソード電極１０と金属回路部３-1とは、図１１（ａ）に示すように、ダイオード５を金属回路部３-1上に配置した後、ダイオード５の上から超音波接合装置の接合用ヘッド（図中矢印Ａで示す）で圧力を加えながら超音波振動を伝達することにより接合される。この際、接合用ヘッドや装置側の支持台から被接合材を加熱してもよい。このような接合過程において、ダイオード５全体を印加した超音波で振動（図中矢印Ｂで示す）させつつ、ダイオード５の上から圧力を加える。これらによって、各接合部の活性化した金属原子が互いに拡散し、その結果として接合面が合金化する等してカソード電極１０と金属回路部３-1とが接合される。
次に、図１１（ｂ）に示すように、ダイオード５のアノード電極１１にボンディングワイヤ１２の一端を接合し、さらにボンディングワイヤ１２の他端を金属回路部３-2に接合する。ボンディングワイヤ１２とダイオード５のアノード電極１１および金属回路部３-2との接合にも、上述したような超音波接合が適用される。すなわち、ダイオード５の全ての電極１０、１１の接合には、超音波接合が適用されている。また図示を省略したが、ダイオード５は封止樹脂により封止されており、これらによって半導体モジュール（パワー半導体モジュール）５０が構成されている。
上述したパワー半導体モジュール５０においては、ダイオード５のカソード電極１０およびアノード電極１１と金属層３による回路パターンとの接合に超音波接合を適用している。従って、耐熱性に劣る半田材料等を使用することなく、絶縁基板２上にダイオード５等を搭載することができ、その上で電極接合部の接合信頼性や熱信頼性等を高めることが可能となる。カソード電極１０と金属回路部３-1とを接合するにあたって、例えば図１２に示すようにカソード電極１０の接合面に凹凸を形成したり、また図１３に示すように金属回路部３-1の接合面に凹凸を形成することが有効である。接合面に形成する凹凸の大きさは50μm以上とすることが好ましい。これら接合面の凹凸は接合面積の減少をもたらすため、接合強度の向上等を図ることができる。
次に、本発明の電子部品モジュールを半導体モジュールに適用した第６の実施形態について、図１４および図１５を参照して説明する。図１４は第６の実施形態による半導体モジュールの構成を示す正面図、図１５はその断面図である。なお、これらの図ではダイオード５を例として半導体モジュールの構造を示したが、図１に示したパワーＭＯＳＦＥＴ４や他の半導体素子であっても、同様なモジュール構造を適用することが可能である。
図１４および図１５に示す半導体モジュール６０は、所望の回路パターンを有する金属フレーム６１を具備している。金属フレーム６１上にはダイオード５が配置されており、このダイオード５の裏面（下面）に設けられたカソード電極１０は金属フレーム６１の金属回路部６２と超音波接合されている。カソード電極１０と金属フレーム６１とは、前述した第５の実施形態と同様な超音波接合を適用して接合されている。また、ダイオード５の表面（上面）に設けられたアノード電極１１は、図示を省略したボンディングワイヤを介して金属フレーム６１の他の金属回路部（図示せず）と接合されている。ボンディングワイヤの接合にも超音波接合が適用される。
このように、回路パターンとして金属フレーム６１等を用いた場合においても、耐熱性に劣る半田材料等を使用することなく、金属フレーム６１上にダイオード５等の半導体素子を接合搭載することができ、その上で電極接合部の接合信頼性や熱信頼性等を高めることが可能となる。ここで、金属フレーム６１は一般的な金属材料からなるものであってもよいが、例えばダイオード５等の半導体素子が接合搭載される金属回路部６２の少なくとも一部を超音波接合に適した金属材料６２ａで形成することが好ましい。これによって、半導体素子の電極と金属フレーム６１との接合信頼性等を高めることができる。
本発明の電子部品モジュールを半導体モジュールに適用した第１の実施形態の概略構造を示す断面図である。 図１に示す半導体モジュールの要部製造工程を示す断面図である。 図１に示す半導体モジュールの一変形例を示す断面図である。 図１に示す半導体モジュールの他の変形例を示す断面図である。 本発明の電子部品モジュールを半導体モジュールに適用した第２の実施形態の概略構造を示す断面図である。 図５に示す半導体モジュールにおける絶縁基板の貫通孔を絶縁材料で埋めた状態を示す断面図である。 図５に示す半導体モジュールの一変形例を示す断面図である。 本発明の第３の実施形態による電子部品モジュールの概略構成を示す断面図である。 本発明の第４の実施形態による電子部品モジュールの概略構成を示す断面図である。 本発明の電子部品モジュールを半導体モジュールに適用した第５の実施形態の概略構造を示す断面図である。 図１０に示す半導体モジュールの要部製造工程を示す断面図である。 図１０に示す半導体モジュールの一変形例を示す断面図である。 図１０に示す半導体モジュールの他の変形例を示す断面図である。 本発明の電子部品モジュールを半導体モジュールに適用した第６の実施形態の概略構造を示す平面図である。 図１４に示す半導体モジュールの断面図である。
符号の説明
１，２０，５０，６０…半導体モジュール、２，３２…絶縁基板、３，３１…金属層、３-1，３-2，３-3，６２…金属回路部、４…ＭＯＳＦＥＴ、５…ダイオード、６…ドレイン電極、７…ソース電極、８…ゲート電極、９，３５…接合用金属板、９ａ，３５ａ…はみ出し部、１０…カソード電極、１１…アノード電極、２１，４１…貫通孔、３３…回路部品、３４…電極、６１…金属フレーム。

Claims (5)

  1. 電極を有する電子部品と、
    前記電子部品の外形より少なくとも一部がはみ出した形状を有し、かつ前記電極に超音波接合された接合用金属板と、
    前記接合用金属板の前記電子部品からはみ出した部分に接合された金属回路部を有する回路パターンと
    を具備することを特徴とする電子部品モジュール。
  2. 請求項１記載の電子部品モジュールにおいて、
    前記接合用金属板は前記電子部品からはみ出した部分が前記金属回路部に超音波接合されていることを特徴とする電子部品モジュール。
  3. 電極を有する電子部品と、
    前記電子部品の電極に接合される金属回路部を有する回路パターンを備える基板とを具備し、
    前記基板は前記金属回路部の裏面に相当する部分に設けられた貫通孔を有し、かつ前記金属回路部は前記貫通孔を通して前記電子部品の電極に超音波接合されていることを特徴とする電子部品モジュール。
  4. 部品本体と、前記部品本体の第１の主面に設けられた第１の電極と、前記部品本体の第１の主面と対向する第２の主面に設けられた第２の電極とを有する電子部品と、
    前記電子部品の第１および第２の電極にそれぞれ超音波接合された金属回路部を有する回路パターンと
    を具備することを特徴とする電子部品モジュール。
  5. 請求項４記載の電子部品モジュールにおいて、
    前記電子部品の電極および前記回路パターンの金属回路部の少なくとも一方の接合面に凹凸が形成されていることを特徴とする電子部品モジュール。
JP2005057053A 2005-03-02 2005-03-02 電子部品モジュール Withdrawn JP2006245171A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005057053A JP2006245171A (ja) 2005-03-02 2005-03-02 電子部品モジュール

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005057053A JP2006245171A (ja) 2005-03-02 2005-03-02 電子部品モジュール

Publications (1)

Publication Number Publication Date
JP2006245171A true JP2006245171A (ja) 2006-09-14

Family

ID=37051297

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005057053A Withdrawn JP2006245171A (ja) 2005-03-02 2005-03-02 電子部品モジュール

Country Status (1)

Country Link
JP (1) JP2006245171A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009272520A (ja) * 2008-05-09 2009-11-19 Nippon Steel Corp デバイス実装方法
WO2022172767A1 (ja) * 2021-02-12 2022-08-18 日本発條株式会社 回路基板及び製造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009272520A (ja) * 2008-05-09 2009-11-19 Nippon Steel Corp デバイス実装方法
WO2022172767A1 (ja) * 2021-02-12 2022-08-18 日本発條株式会社 回路基板及び製造方法
JP7375229B2 (ja) 2021-02-12 2023-11-07 日本発條株式会社 回路基板及び製造方法

Similar Documents

Publication Publication Date Title
JP6433590B2 (ja) 電力用半導体装置の製造方法および電力用半導体装置
US9716054B2 (en) Semiconductor device
US9496205B2 (en) Power semiconductor package
JP4438489B2 (ja) 半導体装置
JP4635564B2 (ja) 半導体装置
JP5241177B2 (ja) 半導体装置及び半導体装置の製造方法
JP6755386B2 (ja) 電力用半導体モジュールおよび電力用半導体モジュールの製造方法
CN108886027B (zh) 电子装置
CN103035601A (zh) 在烧结银层上包括扩散焊接层的半导体器件
JP5930980B2 (ja) 半導体装置およびその製造方法
JP2016139635A (ja) 電力用半導体装置
JP2013539919A (ja) 半導体モジュールおよび半導体モジュールを製造する方法
JP2002026067A (ja) 半導体装置及びその実装方法
JPWO2020105476A1 (ja) 半導体装置
JP2019079905A (ja) 半導体装置および半導体装置の製造方法
JP6422736B2 (ja) パワーモジュール
JP2010147053A (ja) 半導体装置
JP2017135183A (ja) 半導体装置
JP2006245171A (ja) 電子部品モジュール
JP4797492B2 (ja) 半導体装置
JP2021150468A (ja) 半導体装置の製造方法、半導体装置及び押圧装置
CN113224022A (zh) 半导体模块和半导体模块的制造方法
JP4861200B2 (ja) パワーモジュール
JP2002076259A (ja) パワーモジュール
JP7079809B2 (ja) 半導体装置

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20080513