JP6422736B2 - パワーモジュール - Google Patents
パワーモジュール Download PDFInfo
- Publication number
- JP6422736B2 JP6422736B2 JP2014220851A JP2014220851A JP6422736B2 JP 6422736 B2 JP6422736 B2 JP 6422736B2 JP 2014220851 A JP2014220851 A JP 2014220851A JP 2014220851 A JP2014220851 A JP 2014220851A JP 6422736 B2 JP6422736 B2 JP 6422736B2
- Authority
- JP
- Japan
- Prior art keywords
- conductor layer
- electrode
- substrate
- power device
- power module
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/161—Cap
- H01L2924/1615—Shape
- H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
Landscapes
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Description
第1導体層が形成された第1主面と、第2導体層が形成された第2主面とを有する基板と、
上記第1導体層側に搭載されたパワーデバイスと、
上記基板を貫通し、上記第1導体層と上記第2導体層とを接続する貫通電極と、を備え、
上記パワーデバイスの電極は、上記パワーデバイスの電極に対向して配置されている上記貫通電極と接続されており、
上記貫通電極は、金属棒であることを特徴としている。
また、上記の課題を解決するために、本発明の一態様に係るパワーモジュールは、
第1導体層が離間して配置された第1主面と、第2導体層が形成された第2主面とを有する基板と、
上記基板の上記第1導体層側に搭載されたパワーデバイスと、
上記基板を貫通し、上記第1導体層と上記第2導体層とを接続する貫通電極と、を備え、
上記パワーデバイスの電極は、上記パワーデバイスの電極に対向して配置されている上記貫通電極と接続されており、
上記第1導体層と絶縁フィルムとを有するフレキシブル配線基板をさらに備え、
上記パワーデバイスは、上記フレキシブル配線基板に搭載されていることを特徴としている。
本発明に係る一実施形態について、図1に基づいて説明すれば、以下のとおりである。
図1の(a)は、本発明の一実施形態に係るパワーモジュール1の概略構成を示す断面図である。図1の(b)は、パワーモジュール1における、パワーデバイス20およびドライバーチップ30が搭載されている箇所付近の断面を拡大した概略図である。パワーモジュール1は、パワーデバイスに加えて、当該パワーデバイスの駆動回路および自己保護機能等が組み込まれた半導体素子である。パワーモジュール1の用途としては、電気自動車、風力・太陽光発電装置、エレベーター、鉄道車両等がある。図1の(a)および(b)に示すように、パワーモジュール1は、基板10、パワーデバイス20、バンプ部23、高温はんだ24、ドライバーチップ30、第1導体層110、貫通電極120および第2導体層130を備えている。
基板10は、板状の部材で、電子部品、集積回路およびこれらを繋ぐ配線等を高密度に実装するためのものである。第1導体層110が形成される幅広の面が第1主面11となる。また、第2導体層130が形成される第1主面11と反対側の面が第2主面12となる。そして、基板10の第1導体層110側にパワーデバイス20が搭載される。さらに、基板10には、第1主面11と第2主面12とを貫通する円形の貫通穴がレーザまたはドリル等を用いることで設けられており、当該貫通穴に貫通電極120が充填される。なお、貫通穴の形状は、貫通電極120の形状、ひいては後述する第1電極パット21の形状によって決まるため、円形には限定されない。例えば、長方形、正方形等であってもよい。
パワーデバイス20は、電力の変換・制御、交流電源からの直流電源への変換(整流)等を行う半導体素子である。パワーデバイス20の種類には、パワーMOSFET、IGBT(絶縁ゲート型バイポーラトランジスタ)、サイリスタ、GTO(ゲートターンオフサイリスタ)、ダイオードおよびGaN系パワーデバイスをはじめとする化合物半導体系パワーデバイス等がある。本実施形態では、パワーデバイス20としてGaN系パワーデバイスを用いているが、その他の種類のものを用いてもよい。
バンプ部23は、突起電極である複数のバンプ(金バンプ)により形成されている(図示しない)。基板10とパワーデバイス20およびドライバーチップ30とをフリップチップ接続するために用いられる。
図1の(b)に示すように、高温はんだ24は、ペーストの状態で、貫通電極120の第1主面11側の面(以下、「上面」とする)上に塗られている。また、高温はんだ24は、第1導体層110のパワーデバイス20およびドライバーチップ30と対向する面(以下、「上面」とする)における、第2電極パット22、第3電極パット31および第4電極パット32が配置される位置の直下の箇所にも塗られている。
ドライバーチップ30は、パワーデバイス20の動作をスイッチング制御するための半導体素子である。図1の(b)に示すように、その第1主面11と対向する面(以下、「下面」とする)側に第3電極パット31および第4電極パット32を有している。第3電極パット31および第4電極パット32は、ともに円柱形状でアルミニウム製である。
第1導体層110は、その上面に高速信号用の第1配線パターンが形成されており、1/2オンス(約18μm)の銅箔を用いて作製される。具体的には、第1主面11上に前記銅箔を貼り付け、貫通電極120の上面を露出させるための開口部(図示しない)をエッチング等によって設ける。次に、電解Niめっき(1μm〜10μm)、電解Auめっき(0.01μm〜0.5μm)または電解Ag(銀)めっき(0.01μm〜0.5μm)で上記銅箔の表面をめっき処理することにより、図1の(b)に示すようなめっき層25を形成する。次に、めっき処理された銅箔の上面(第1導体層110の上面に相当)をエッチング等によってパターニングすることで、第1導体層110が作製される。
貫通電極120は、パワーデバイス20用の大電流を第2導体層130に流すための円柱形状の電極であり、基板10に設けられた貫通穴に充填されることで、第1導体層110と第2導体層130とを接続する。ここで、図1の(b)に示すように、貫通電極120の貫通方向と垂直な方向の断面積(以下、単に「断面積」とする)は、第1電極パット21の断面積と略同一となっている。このことによって、第1電極パット21に流れ込んでくる大電流を、効率よく第2導体層に流すことができる。そのため、パワーモジュール1の高速動作性および放熱性をより向上させることができる。なお、前記高速動作性および放熱性の向上ためには、貫通電極120の断面積が、少なくとも第1電極パット21の断面積の2分の1以上になっていることが好ましい。但し、第1主面11および第2主面における他の部品の実装面積を確保する観点から、貫通電極120の断面積が、第1電極パット21の断面積の2倍を超えることは好ましくない。
第2導体層130は、その基板10に接触している面と反対側の面(以下、「下面」とする)に大電流用の第2配線パターンが形成されている。扱う電流の大きさによって、2オンス(約70μm)または3オンス(約100μm)の銅箔を用いて作製される。具体的には、基板10に貫通電極120が充填された後、第2主面12上に前記銅箔を貼り付けることで、当該銅箔と貫通電極120とを接触させる。次に、電解Niめっき(1μm〜10μm)、電解Auめっき(0.01μm〜0.5μm)または電解Agめっき(0.01μm〜0.5μm)で当該銅箔の表面をめっき処理することにより、図1の(b)に示すようなめっき層25を形成する。そして、めっき処理された銅箔の下面(第2導体層130の下面に相当)をエッチング等によってパターニングすることで、第2導体層130が作製される。
一般に、パワーモジュールは大電流を扱うため、基板に形成する導体層の厚さを厚くする必要がある。そして、導体層に形成される配線パターンのデザインルールは、導体層の厚さに依存していることから、パワーモジュールを基板に搭載する場合には、配線パターンの微細化が困難であった。一方、ドライバーチップ等の制御系チップからパワーデバイスに制御信号を送るためには、高速な信号伝達が必要なことから、基板に形成する導体層の厚さを薄くして配線パターンを細かくする必要があった。したがって、従来のパワーモジュールのような、基板の片面のみに導体層が形成されている構造(図5参照)では上記制御信号を送るための配線パターンを粗くせざるを得ず、制御系チップからの高速な信号伝達が困難であった。そのため、パワーデバイスの高速動作性を十分に発揮できないという問題があった。
以上のように、本実施形態によれば、第1導体層110と第2導体層130とを接続する貫通電極120が、パワーデバイス20の電極(第1電極パット21)に対向して配置され、当該電極とフリップチップ接続されている。また、大電流用の第2配線パターンが形成された第2導体層の厚さが、高速信号用の第1配線パターンが形成された第1導体層の厚さよりも厚い。したがって、第1導体層110に大電流を流した場合であっても、貫通電極120を通じて第1導体層110の厚さ方向に大電流が流れるため、第1導体層110における配線抵抗ロスを低減させることができる。そのため、第1導体層110に高速信号用の第1配線パターンを形成した場合に、貫通電極120を通じて大電流を第2導体層130に流すことで、パワーデバイス20の高速動作性を効率よく発揮させることができる。
本発明の他の実施形態について、図2に基づいて説明すれば、以下のとおりである。なお、説明の便宜上、前記実施形態にて説明した部材と同じ機能を有する部材については、同じ符号を付記し、その説明を省略する。
図2は、本発明の一実施形態に係るパワーモジュール2の概略構成を示す断面図である。図2に示すように、基板10の第1主面11上には、第1導体層111が形成されている。
以上のように、本実施形態によれば、導電性ペーストを用いたプリント配線の技術によって、第1導体層111の第1配線パターンが形成されている。そのため、配線パターンの高密度化・第1導体層111の軽薄化を図ることができ、パワーデバイス20の高速動作性を効率よく発揮させることができる。また、プリント配線によって簡易に配線パターンを形成することができることから、低コスト化を実現できるとともに、パワーモジュール2の製造工程の短縮化を図ることもできる。
本発明の他の実施形態について、図3に基づいて説明すれば、以下のとおりである。なお、説明の便宜上、前記実施形態にて説明した部材と同じ機能を有する部材については、同じ符号を付記し、その説明を省略する。
以下に、図3を用いて、パワーモジュール3の構成について説明する。図3の(a)は、本発明の一実施形態に係るパワーモジュール3の概略構成を示す断面図である。図3の(b)は、パワーモジュール3における、パワーデバイス20およびドライバーチップ30が搭載されている箇所付近の断面を拡大した概略図である。
導体の表面に電解めっき処理が施されたもの、または導電性ペーストを貫通電極120として基板10に充填する場合、アスペクト比(基板10の厚さ/貫通穴の径との比)が1を超えると、未充填の箇所が生じる虞がある。未充填の箇所の電気抵抗は大きくなることから、大電流を効率的に第2導体層131に流すことが困難になる。その点、貫通電極121として金属棒を用いた場合には、未充填の問題は生じない。そのため、基板10の厚さにかかわらず第2導体層131に大電流を効率よく流すことができ、パワーモジュール3の製作時において、基板選択の自由度が増す。
本発明の他の実施形態について、図4に基づいて説明すれば、以下のとおりである。なお、説明の便宜上、前記実施形態にて説明した部材と同じ機能を有する部材については、同じ符号を付記し、その説明を省略する。
以下に、図4を用いて、パワーモジュール4の構成について説明する。図4は、本発明の一実施形態に係るパワーモジュール4の概略構成を示す断面図である。図4に示すように、パワーモジュール4は、フレキシブル配線基板142を備えている。
フレキシブル配線基板142は、柔軟性があり大きく変形させることができるプリント基板である。フレキシブル配線基板142は、図4に示すように、絶縁フィルム141の第1主面11と対向する面(以下、「下面」とする)上に、銅箔を貼り付けて作製した第1導体層140が形成されている構成となっている。
パワーデバイス20およびドライバーチップ30は、TCP(Tape Carrer Package)の技術を転用することによって、フレキシブル配線基板142と接続している。ここで、TCPとは、半導体素子をテープフィルムと接続し、樹脂で封止するTAB(tapeautomated bonding)の技術を用いたパッケージのことをいう。具体的には、図示しないが、パワーデバイス20およびドライバーチップ30の各電極パットの下面に、複数の金バンプからなるバンプ部を形成する。そして、第1導体層140における絶縁フィルム141との非接触部分とバンプ部とをAu−Sn(錫)接続したのち、当該接続箇所周辺を樹脂で封止する。
貫通電極121の突出部分の高さについては、貫通電極121にフレキシブル配線基板142を熱圧着させることから、荷重による基板の反り等を考慮して、50μm〜500μm程度は必要となる。また、この程度の高さであれば、荷重による貫通電極121の変形は問題とならない。本実施形態では、突出部分の高さを0.1mm程度としているが、貫通電極121に変形は見られなかった。
以上のように、本実施形態によれば、フレキシブル配線基板142にパワーデバイス20およびドライバーチップ30が搭載される。そのため、パワーデバイス20の高速動作性を効率よく発揮させるパワーモジュール4を、可動部品へ配線したり立体的に配線したりすることが可能となる。具体的には、折り畳み型携帯電話機のヒンジ部を通る配線、基板10から離れた位置にある部品に電気信号を伝達する配線等が可能となる。
本発明の態様1に係るパワーモジュール(1、2、3、4)は、
第1導体層(110、111、140)が形成された第1主面(11)と、第2導体層(130、131)が形成された第2主面(12)とを有する基板(10)と、
上記基板の上記第1導体層側に搭載されたパワーデバイス(20)と、
上記基板を貫通し、上記第1導体層と上記第2導体層とを接続する貫通電極(120、121)と、を備え、
上記パワーデバイスの電極(第1電極パット21、第2電極パット22)は、上記パワーデバイスの電極に対向して配置されている上記貫通電極と接続されている。
上記第1導体層には高速信号用の第1配線パターンが形成され、
上記第2導体層には大電流用の第2配線パターンが形成され、
上記第1導体層の厚さは、上記第2導体層の厚さよりも薄いことが好ましい。
上記パワーデバイスの電極は、第1電極(第1電極パット21)と、上記第1電極を流れる電流よりも小さい電流が流れる第2電極(第2電極パット22)とを有し、
上記第1電極が、上記第1電極に対向して配置されている上記貫通電極とフリップチップ接続されていることが好ましい。
上記第1導体層は、銅からなることが好ましい。
上記基板は、セラミックス基板であることが好ましい。
上記基板は、厚さが0.3mm以上のガラスエポキシ基板であることが好ましい。
上記貫通電極における貫通方向と垂直な方向の断面積は、上記パワーデバイスの電極における上記第1主面と平行な方向の断面積の2分の1以上であることが好ましい。
上記第1導体層(111)は、プリント配線によって形成されることが好ましい。
上記貫通電極(121)は、金属棒であることが好ましい。
上記第1導体層(140)と絶縁フィルム(141)とを有するフレキシブル配線基板(142)をさらに備え、
上記パワーデバイスは、上記フレキシブル配線基板に搭載され、
上記第1導体層と上記基板とは離間していることが好ましい。
10 基板
11 第1主面
12 第2主面
20 パワーデバイス
21 第1電極パット(第1電極)
22 第2電極パット(第2電極)
110、111、140 第1導体層
120、121 貫通電極
130、131 第2導体層
141 絶縁フィルム
142 フレキシブル配線基板
Claims (4)
- 第1導体層が形成された第1主面と、第2導体層が形成された第2主面とを有する基板と、
上記基板の上記第1導体層側に搭載されたパワーデバイスと、
上記基板を貫通し、上記第1導体層と上記第2導体層とを接続する貫通電極と、を備え、
上記パワーデバイスの電極は、上記パワーデバイスの電極に対向して配置されている上記貫通電極と接続されており、
上記貫通電極は、金属棒であることを特徴とするパワーモジュール。 - 上記第1導体層には高速信号用の第1配線パターンが形成され、
上記第2導体層には大電流用の第2配線パターンが形成され、
上記第1導体層の厚さは、上記第2導体層の厚さよりも薄いことを特徴とする請求項1に記載のパワーモジュール。 - 上記パワーデバイスは、第1電極と、上記第1電極を流れる電流よりも小さい電流が流れる第2電極とを有し、
上記第1電極が、上記第1電極に対向して配置されている上記貫通電極とフリップチップ接続されていることを特徴とする請求項1または2に記載のパワーモジュール。 - 第1導体層が離間して配置された第1主面と、第2導体層が形成された第2主面とを有する基板と、
上記基板の上記第1導体層側に搭載されたパワーデバイスと、
上記基板を貫通し、上記第1導体層と上記第2導体層とを接続する貫通電極と、を備え、
上記パワーデバイスの電極は、上記パワーデバイスの電極に対向して配置されている上記貫通電極と接続されており、
上記第1導体層と絶縁フィルムとを有するフレキシブル配線基板をさらに備え、
上記パワーデバイスは、上記フレキシブル配線基板に搭載されていることを特徴とするパワーモジュール。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014220851A JP6422736B2 (ja) | 2014-10-29 | 2014-10-29 | パワーモジュール |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014220851A JP6422736B2 (ja) | 2014-10-29 | 2014-10-29 | パワーモジュール |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2016092039A JP2016092039A (ja) | 2016-05-23 |
JP6422736B2 true JP6422736B2 (ja) | 2018-11-14 |
Family
ID=56017168
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014220851A Active JP6422736B2 (ja) | 2014-10-29 | 2014-10-29 | パワーモジュール |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6422736B2 (ja) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6593597B2 (ja) * | 2016-03-16 | 2019-10-23 | 株式会社オートネットワーク技術研究所 | 回路構成体 |
CN110556356A (zh) * | 2018-06-01 | 2019-12-10 | 夏普株式会社 | 功率模块 |
TWI698969B (zh) * | 2019-08-14 | 2020-07-11 | 朋程科技股份有限公司 | 功率元件封裝結構 |
WO2022059052A1 (ja) * | 2020-09-15 | 2022-03-24 | 株式会社三社電機製作所 | パワー半導体モジュール |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0936553A (ja) * | 1995-07-21 | 1997-02-07 | Furukawa Electric Co Ltd:The | 金属ベース多層配線基板 |
JP2005327805A (ja) * | 2004-05-12 | 2005-11-24 | Renesas Technology Corp | 半導体装置およびその製造方法 |
JP2010109036A (ja) * | 2008-10-29 | 2010-05-13 | Toyota Industries Corp | プリント基板及び回路装置 |
JP2010267649A (ja) * | 2009-05-12 | 2010-11-25 | Tibc:Kk | プリント配線板 |
US8350376B2 (en) * | 2011-04-18 | 2013-01-08 | International Rectifier Corporation | Bondwireless power module with three-dimensional current routing |
-
2014
- 2014-10-29 JP JP2014220851A patent/JP6422736B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2016092039A (ja) | 2016-05-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10297522B2 (en) | Semiconductor package structure and manufacturing method thereof | |
US10459157B2 (en) | Optical emitter packages | |
US9496205B2 (en) | Power semiconductor package | |
KR101489325B1 (ko) | 플립-칩 방식의 적층형 파워 모듈 및 그 파워 모듈의제조방법 | |
US8004070B1 (en) | Wire-free chip module and method | |
US7393771B2 (en) | Method for mounting an electronic part on a substrate using a liquid containing metal particles | |
KR101643332B1 (ko) | 초음파 웰딩을 이용한 클립 본딩 반도체 칩 패키지 및 그 제조 방법 | |
US10490473B2 (en) | Chip package module and circuit board structure comprising the same | |
US8860196B2 (en) | Semiconductor package and method of fabricating the same | |
KR101519062B1 (ko) | 반도체 소자 패키지 | |
WO1998040915A1 (fr) | Composant electronique et dispositif a semi-conducteurs, procede de fabrication correspondant, carte a circuit imprime ainsi equipee, et equipement electronique comportant cette carte a circuit imprime | |
KR101924917B1 (ko) | 신축성 전력 모듈 반도체 패키지 | |
KR20170086828A (ko) | 메탈범프를 이용한 클립 본딩 반도체 칩 패키지 | |
JP2007158279A (ja) | 半導体装置及びそれを用いた電子制御装置 | |
JP6422736B2 (ja) | パワーモジュール | |
JPH10256429A (ja) | 半導体パッケージ | |
JP2005064479A (ja) | 回路モジュール | |
JPWO2017037837A1 (ja) | 半導体装置およびパワーエレクトロニクス装置 | |
JP2010219554A (ja) | 半導体装置及びそれを用いた電子制御装置 | |
KR20140047063A (ko) | 플립-칩 방식의 적층형 파워 모듈 및 그 파워 모듈의 제조방법 | |
JP7404726B2 (ja) | 半導体装置 | |
JP5182008B2 (ja) | 半導体装置の製造方法 | |
JPH10256414A (ja) | 半導体パッケージ | |
JPH10242322A (ja) | 半導体パッケージ | |
JPH10242321A (ja) | 半導体パッケージ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20171002 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20180611 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20180626 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20180809 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20180918 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20181017 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6422736 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |