JP2016092039A - パワーモジュール - Google Patents

パワーモジュール Download PDF

Info

Publication number
JP2016092039A
JP2016092039A JP2014220851A JP2014220851A JP2016092039A JP 2016092039 A JP2016092039 A JP 2016092039A JP 2014220851 A JP2014220851 A JP 2014220851A JP 2014220851 A JP2014220851 A JP 2014220851A JP 2016092039 A JP2016092039 A JP 2016092039A
Authority
JP
Japan
Prior art keywords
conductor layer
electrode
power module
substrate
power device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2014220851A
Other languages
English (en)
Other versions
JP6422736B2 (ja
Inventor
誠治 石原
Seiji Ishihara
誠治 石原
知稔 佐藤
Tomotoshi Sato
知稔 佐藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP2014220851A priority Critical patent/JP6422736B2/ja
Publication of JP2016092039A publication Critical patent/JP2016092039A/ja
Application granted granted Critical
Publication of JP6422736B2 publication Critical patent/JP6422736B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161Cap
    • H01L2924/1615Shape
    • H01L2924/16152Cap comprising a cavity for hosting the device, e.g. U-shaped cap

Landscapes

  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

【課題】高速信号パターンが形成された導体層の配線抵抗ロスを低減させる。
【解決手段】パワーモジュール(1)は、第1導体層(110)が形成された第1主面(11)と第2導体層(130)が形成された第2主面(12)とを有する基板(10)と、第1導体層(110)側に搭載されたパワーデバイス(20)と、第1導体層(110)と第2導体層(130)とを接続する貫通電極(120)と、を備える。
【選択図】図1

Description

本発明はパワーデバイスを搭載するパワーモジュールに関する。
近年、世界的に環境問題への取り組みが進む中で、風力・太陽光発電等の環境対応型エネルギー市場が拡大している。この市場の拡大に伴い、パワーモジュールの需要が急速に高まっている。このようなパワーモジュールにおいては、電気自動車、風力・太陽光発電装置等への搭載に対応するため、大電流化およびスイッチング速度の向上が要求される。
そこで、従来のパワーモジュールでは、上記要求に応えるべく、図5に示すように、パワーデバイス20を搭載する側の面にのみ導体層150が形成されている基板10aが用いられている。そして、導体層150が形成されている面と反対側の面を、大電流を流すことによってパワーデバイス20に発生する熱を放熱するための面として機能させている。また、パワーデバイス20の電極(第1電極パット21、第2電極パット22)と導体層150とをフリップチップ接続させて、高速動作が可能な構造を採用している。さらに、基板10aの導体層150が形成されている面側には、パワーデバイス20をスイッチング制御するためのドライバーチップ30が搭載されるとともに、ジャンパー線151が設けられている。
また、大電流を扱うパワーモジュールにおいて、良好な放熱性を確保すべく、特許文献1には、絶縁フィルムの両面に導体層が形成されたパワーモジュールが開示されている。そして、当該パワーモジュールは、絶縁フィルムの第1主面の導体層および当該絶縁フィルムを貫通し、絶縁フィルムの第2主面の導体層が露出するデバイスホールを有し、パワー系半導体素子を第2主面の導体層の露出面に直接搭載している。この構造を採用することで、パワー系半導体素子に発生した熱を直接第2主面の導体層に伝えて、パワーモジュールの放熱性を高めている。
特開2012−227323号公報(2012年11月15日公開)
しかしながら、従来のパワーモジュールでは、大電流を扱うことから、導体層の厚さを厚くせざるを得ず、配線パターンの微細化が困難であった。そのため、高速信号用の微細なパターンを形成することができず、高速スイッチングに対応できないという問題点があった。
また、特許文献1に開示されたパワーモジュールは、パワー系半導体素子と第2主面の導体層とがアルミワイヤーで接続されている。しかし、このような構造は、大電流を流した場合にアルミワイヤーでの配線抵抗ロスが生じることから、高速スイッチングには不向きであった。
本発明は、上記の問題点を解決するためになされたものであり、その目的は、大電流を流した場合に、高速信号パターンが形成された導体層の配線抵抗ロスを低減させることができるパワーモジュールを提供することにある。
上記の課題を解決するために、本発明の一態様に係るパワーモジュールは、
第1導体層が形成された第1主面と、第2導体層が形成された第2主面とを有する基板と、
上記第1導体層側に搭載されたパワーデバイスと、
上記基板を貫通し、上記第1導体層と上記第2導体層とを接続する貫通電極と、を備え、
上記パワーデバイスの電極は、上記パワーデバイスの電極に対向して配置されている上記貫通電極と接続されていることを特徴としている。
本発明の一態様によれば、大電流を流した場合に第1導体層の配線抵抗ロスを低減させることができ、パワーデバイスの高速動作性を効率よく発揮させることができる。
(a)は、本発明の実施形態1に係るパワーモジュールの概略構成を示す断面図である。(b)は、上記パワーモジュールにおける、パワーデバイスおよびドライバーチップが搭載されている箇所付近の断面を拡大した概略図である。 本発明の実施形態2に係るパワーモジュールの概略構成を示す断面図である。 (a)は、本発明の実施形態3に係るパワーモジュールの概略構成を示す断面図である。(b)は、上記パワーモジュールにおける、パワーデバイスおよびドライバーチップが搭載されている箇所付近の断面を拡大した概略図である。 本発明の実施形態4に係るパワーモジュールの概略構成を示す断面図である。 従来のパワーモジュールの概略構成を示す断面図である。
〔実施形態1〕
本発明に係る一実施形態について、図1に基づいて説明すれば、以下のとおりである。
<パワーモジュール1の構成>
図1の(a)は、本発明の一実施形態に係るパワーモジュール1の概略構成を示す断面図である。図1の(b)は、パワーモジュール1における、パワーデバイス20およびドライバーチップ30が搭載されている箇所付近の断面を拡大した概略図である。パワーモジュール1は、パワーデバイスに加えて、当該パワーデバイスの駆動回路および自己保護機能等が組み込まれた半導体素子である。パワーモジュール1の用途としては、電気自動車、風力・太陽光発電装置、エレベーター、鉄道車両等がある。図1の(a)および(b)に示すように、パワーモジュール1は、基板10、パワーデバイス20、バンプ部23、高温はんだ24、ドライバーチップ30、第1導体層110、貫通電極120および第2導体層130を備えている。
(基板10)
基板10は、板状の部材で、電子部品、集積回路およびこれらを繋ぐ配線等を高密度に実装するためのものである。第1導体層110が形成される幅広の面が第1主面11となる。また、第2導体層130が形成される第1主面11と反対側の面が第2主面12となる。そして、基板10の第1導体層110側にパワーデバイス20が搭載される。さらに、基板10には、第1主面11と第2主面12とを貫通する円形の貫通穴がレーザまたはドリル等を用いることで設けられており、当該貫通穴に貫通電極120が充填される。なお、貫通穴の形状は、貫通電極120の形状、ひいては後述する第1電極パット21の形状によって決まるため、円形には限定されない。例えば、長方形、正方形等であってもよい。
基板10としては、セラミックス基板またはガラスエポキシ基板(ガラス繊維にエポキシ樹脂を含有させて成型したもの)が用いられる。これらの基板を用いることで、基板そり、撓み等が抑制されて配線設計の自由度を高めることができる。また、セラミックス基板を用いた場合には、基板10の放熱性が高まる。
なお、基板10としてガラスエポキシ基板を用いた場合には、厚さが0.3mm未満であれば、基板反りまたは撓みが生じる虞がある。そのため、0.3mm以上の厚さのものを用いることが好ましい。但し、パワーモジュール1を様々な装置に実装可能とするためには、パワーモジュール1の大型化、すなわち基板10の厚さが必要以上に厚くなることは好ましくない。そのため、厚さが2.0mmを超えるガラスエポキシ基板を用いることは好ましくない。また、基板10には、セラミックス基板およびガラスエポキシ基板以外のリジット基板のみならず、フレキシブル基板等を用いてもよい。
(パワーデバイス20)
パワーデバイス20は、電力の変換・制御、交流電源からの直流電源への変換(整流)等を行う半導体素子である。パワーデバイス20の種類には、パワーMOSFET、IGBT(絶縁ゲート型バイポーラトランジスタ)、サイリスタ、GTO(ゲートターンオフサイリスタ)、ダイオードおよびGaN系パワーデバイスをはじめとする化合物半導体系パワーデバイス等がある。本実施形態では、パワーデバイス20としてGaN系パワーデバイスを用いているが、その他の種類のものを用いてもよい。
図1の(b)に示すように、パワーデバイス20は、その第1主面11と対向する面(以下、「下面」とする)側に第1電極パット(第1電極)21および第2電極パット(第2電極)22を有している。
第1電極パット21は、大電流が流れる電極である。具体的には、第1電極パット21は、パワーデバイス20に供給される電源電圧および接地電圧、パワーデバイス20からの出力電圧等が接続される電極である。第2電極パット22は、第1電極パット21を流れる電流よりも小さい電流が流れる電極である。具体的には、第2電極パット22は、ドライバーチップ30からの制御信号が入力される電極である。
第1電極パット21および第2電極パット22は、ともに円柱形状でアルミニウム製であり、また、第2電極パット22よりも第1電極パット21の方が、第1主面11と平行な方向の断面積(以下、単に「断面積」とする)が大きくなっている。なお、両電極パットの形状は、本実施形態のような円柱形状に限定される訳ではなく、例えば、直方体形状であってもよい。
例えば、パワーデバイス20がMOSFETであれば、当該MOSFETのソース電極およびドレイン電極が第1電極パット21に相当し、当該ゲート電極が第2電極パット22に相当する。
また、図1の(b)に示すように、第1電極パット21の下面にはバンプ部23が形成されており、第1電極パット21と対向する位置に貫通電極120が配置されている。そして、第1電極パット21と貫通電極120とは、バンプ部23および高温はんだ24を介して電気的に接続(後述するフリップチップ接続)されている。このように、断面積のより大きい第1電極パット21と貫通電極120とを接続することで、貫通電極120とパワーデバイス20の電極パットとの接続面積が広がる。そのため、第1電極パット21に流れ込んでくる大電流を、効率よく第2導体層130に流すことができ、パワーモジュール1の高速動作性および放熱性をより向上させることができる。なお、第2電極パット22と貫通電極120とをフリップチップ接続してもよい。
さらに、第2電極パット22の下面にもバンプ部23が形成されており、第2電極パット22と第1導体層110とは、バンプ部23および高温はんだ24を介してフリップチップ接続されている。
(バンプ部23)
バンプ部23は、突起電極である複数のバンプ(金バンプ)により形成されている(図示しない)。基板10とパワーデバイス20およびドライバーチップ30とをフリップチップ接続するために用いられる。
ここで、フリップチップ接続とは、基板上に各種チップを電気的に接続するための方法の一つである。チップ表面と基板とをワイヤ・ボンディング等のようにワイヤによって接続するのではなく、バンプによって接続する。ワイヤ・ボンディング等に比べて実装面積を小さくできるとともに、配線が短いために電気的特性が良いという特徴もある。また、チップの熱を基板に伝えやすいため,発熱が問題になる発光ダイオード(LED)の実装にも用いられている。
バンプの形成方法としては、金めっき、はんだめっき等を用いた電解めっき法の他、Ni(ニッケル)−Au(金)めっきを用いた非電解めっき法、金スタッド法、蒸着金膜またはスパッター金膜等の方法がある。バンプ部23を構成するバンプの形成方法としては、前記いずれの方法を採用してもよい。
また、フリップチップ接続の接続方法として、本実施形態では、金−はんだ接合法を採用している。具体的には、パワーデバイス20およびドライバーチップ30を、基板10上の所定位置(高温はんだ24のペーストが塗られている箇所)に搭載し、ギ酸還元または水素還元等による還元雰囲気中で基板10ごと熱することではんだ付けを行う(リフロー)。高温はんだ24によるはんだ付けは、フラックスレスの状態で行う。このように熱することで、高温はんだ24が溶融し、金バンプとの金−はんだ合金による金属合金が形成されることで、パワーデバイス20およびドライバーチップ30と基板10とが接合される。高温はんだ24を選択したのは、パワーモジュール1が2次実装される際に、接続箇所が溶融して不具合を生じないようにするためである。なお、フリップチップ接続の接続方法としては、導電性接着剤(導電性ペースト)による接着、熱を加える圧着または超音波による接合等を採用してもよい。
(高温はんだ24)
図1の(b)に示すように、高温はんだ24は、ペーストの状態で、貫通電極120の第1主面11側の面(以下、「上面」とする)上に塗られている。また、高温はんだ24は、第1導体層110のパワーデバイス20およびドライバーチップ30と対向する面(以下、「上面」とする)における、第2電極パット22、第3電極パット31および第4電極パット32が配置される位置の直下の箇所にも塗られている。
なお、バンプ部23と貫通電極120および第1導体層110との接続は、高温はんだ24によってなされる必要はない。高温はんだ24の代わりとして、例えば、低温焼結銀ペースト、金ペースト等を用いてもよい。この場合、バンプ部23を構成する金バンプの表面を銀または金にしておくだけでなく、第1導体層110の上面および貫通電極120の上面も銀または金にしておくことで、より良好な接続が得られる。また、低温焼結銀ペーストを用いる場合、接続跡は銀バルクになるので、2次実装の際に接続箇所が再溶融することがなく、安定した接続が得られる。
(ドライバーチップ30)
ドライバーチップ30は、パワーデバイス20の動作をスイッチング制御するための半導体素子である。図1の(b)に示すように、その第1主面11と対向する面(以下、「下面」とする)側に第3電極パット31および第4電極パット32を有している。第3電極パット31および第4電極パット32は、ともに円柱形状でアルミニウム製である。
また、第3電極パット31および第4電極パット32の下面にはバンプ部23が形成されており、両電極パットと第1導体層110とは、バンプ部23および高温はんだ24を介してフリップチップ接続されている。
(第1導体層110)
第1導体層110は、その上面に高速信号用の第1配線パターンが形成されており、1/2オンス(約18μm)の銅箔を用いて作製される。具体的には、第1主面11上に前記銅箔を貼り付け、貫通電極120の上面を露出させるための開口部(図示しない)をエッチング等によって設ける。次に、電解Niめっき(1μm〜10μm)、電解Auめっき(0.01μm〜0.5μm)または電解Ag(銀)めっき(0.01μm〜0.5μm)で上記銅箔の表面をめっき処理することにより、図1の(b)に示すようなめっき層25を形成する。次に、めっき処理された銅箔の上面(第1導体層110の上面に相当)をエッチング等によってパターニングすることで、第1導体層110が作製される。
第1導体層110に銅箔を用いることで、第1配線パターンとしてミアンダ配線を用いることできる。そのため、タイミング調整を容易に行うことが可能となり、パワーデバイス20の高速動作性をより効率よく発揮させることができる。
(貫通電極120)
貫通電極120は、パワーデバイス20用の大電流を第2導体層130に流すための円柱形状の電極であり、基板10に設けられた貫通穴に充填されることで、第1導体層110と第2導体層130とを接続する。ここで、図1の(b)に示すように、貫通電極120の貫通方向と垂直な方向の断面積(以下、単に「断面積」とする)は、第1電極パット21の断面積と略同一となっている。このことによって、第1電極パット21に流れ込んでくる大電流を、効率よく第2導体層に流すことができる。そのため、パワーモジュール1の高速動作性および放熱性をより向上させることができる。なお、前記高速動作性および放熱性の向上ためには、貫通電極120の断面積が、少なくとも第1電極パット21の断面積の2分の1以上になっていることが好ましい。但し、第1主面11および第2主面における他の部品の実装面積を確保する観点から、貫通電極120の断面積が、第1電極パット21の断面積の2倍を超えることは好ましくない。
また、図1の(b)に示すように、貫通電極120の一部は、第1電極パット21(または第2電極パット22)、換言すれば、パワーデバイス20の電極に対向して配置されるようになっている。したがって、第1導体層110の開口部から貫通電極120の上面を露出させることで、第1電極パット21と貫通電極120とをフリップチップ接続することが可能となっている。このような貫通電極120の配置とすることで、パワーデバイス20に発生した熱を、貫通電極120を通じて第2導体層130に効率的に逃がすことができる。
貫通電極120としては、導体の表面に電解めっき等によって銅膜または金膜または銀膜が形成された、基板10の貫通穴と略同一直径の円柱体が用いられる。銅ペースト、金ペーストまたは銀ペーストを前記貫通穴に充填してもよい。このような材料を用いることで、貫通電極120の電気抵抗を抑制することができ、高速スイッチングが可能となる。また、熱伝導率が高いことから発熱による電力ロスが少なく、大電流を流すのに好適である。なお、貫通電極120の形状は円柱形状に限定されず、例えば、直方体形状であってもよい。
(第2導体層130)
第2導体層130は、その基板10に接触している面と反対側の面(以下、「下面」とする)に大電流用の第2配線パターンが形成されている。扱う電流の大きさによって、2オンス(約70μm)または3オンス(約100μm)の銅箔を用いて作製される。具体的には、基板10に貫通電極120が充填された後、第2主面12上に前記銅箔を貼り付けることで、当該銅箔と貫通電極120とを接触させる。次に、電解Niめっき(1μm〜10μm)、電解Auめっき(0.01μm〜0.5μm)または電解Agめっき(0.01μm〜0.5μm)で当該銅箔の表面をめっき処理することにより、図1の(b)に示すようなめっき層25を形成する。そして、めっき処理された銅箔の下面(第2導体層130の下面に相当)をエッチング等によってパターニングすることで、第2導体層130が作製される。
ここで、第2導体層130の厚さは、第1導体層110の厚さよりも厚くなっている。一般に、半導体装置において大電流を扱うためには、導体層の厚さが厚い方が好ましい。したがって、大電流が貫通電極120を通じて第2導体層130に流れるような構造にすることで、大電流を扱うのにより好適なパワーモジュール1を実現することができる。ひいては、パワーデバイス20の高速動作性をより効率よく発揮させることができる。また、貫通電極120を通じて大電流を第2導体層130に流すことにより、第1導体層110の薄膜化による配線パターンの微細化が可能となる。そのため、大電流を流した場合であっても高速な信号伝達が可能となるパワーモジュール1を実現することができる。
なお、必ずしも、第2導体層130の厚さが第1導体層110の厚さよりも厚くなるようにする必要はない。例えば、第2導体層130の厚さと第1導体層110の厚さとを同一にしてもよいし、第2導体層130の厚さが第1導体層110の厚さよりも薄くなるようにしてもよい。
<パワーモジュール1の構造が有する意義>
一般に、パワーモジュールは大電流を扱うため、基板に形成する導体層の厚さを厚くする必要がある。そして、導体層に形成される配線パターンのデザインルールは、導体層の厚さに依存していることから、パワーモジュールを基板に搭載する場合には、配線パターンの微細化が困難であった。一方、ドライバーチップ等の制御系チップからパワーデバイスに制御信号を送るためには、高速な信号伝達が必要なことから、基板に形成する導体層の厚さを薄くして配線パターンを細かくする必要があった。したがって、従来のパワーモジュールのような、基板の片面のみに導体層が形成されている構造(図5参照)では上記制御信号を送るための配線パターンを粗くせざるを得ず、制御系チップからの高速な信号伝達が困難であった。そのため、パワーデバイスの高速動作性を十分に発揮できないという問題があった。
上記問題点を解決する方法としては、基板の両面に導体層を形成して、その一方を大電流用の導体層(厚さの厚いもの)とするパワーモジュールの構造が考えられる。この構造では、厚さの薄い導体層において高速信号用の微細な配線パターンを形成することが可能となる。しかし、高速信号用の配線パターンに大電流を流すと配線抵抗ロスが大きくなってしまい、パワーデバイスの高速動作性を効率よく発揮できなくなってしまう。
そこで、本実施形態に係るパワーモジュール1のように、パワーデバイス20の大電流を扱う第1電極パット21に対して、その断面積が第1電極パット21の断面積と略同一の貫通電極120を基板10の貫通穴に充填させてフリップチップ接続させる。また、貫通電極120を介して、第1導体層110と大電流用の第2配線パターンが形成された第2導体層130とを接続させる(図1の(a)および(b)参照)。
このような構造を採用することで、第1導体層110における高速信号用の第1配線パターンに大電流を流した場合、その厚さ方向、すなわち、貫通電極120を通じて第2導体層130に向けて大電流が流れるようになる。そのため、第1導体層110における配線抵抗ロスが低減され、効率的に第1配線パターンと第2配線パターンとを使用することが可能となった。また、貫通電極120を通じて、厚さの厚い第2導体層130に熱を逃がすことができるようになったため、より大きな電流を扱うことが可能となった。
<効果>
以上のように、本実施形態によれば、第1導体層110と第2導体層130とを接続する貫通電極120が、パワーデバイス20の電極(第1電極パット21)に対向して配置され、当該電極とフリップチップ接続されている。また、大電流用の第2配線パターンが形成された第2導体層の厚さが、高速信号用の第1配線パターンが形成された第1導体層の厚さよりも厚い。したがって、第1導体層110に大電流を流した場合であっても、貫通電極120を通じて第1導体層110の厚さ方向に大電流が流れるため、第1導体層110における配線抵抗ロスを低減させることができる。そのため、第1導体層110に高速信号用の第1配線パターンを形成した場合に、貫通電極120を通じて大電流を第2導体層130に流すことで、パワーデバイス20の高速動作性を効率よく発揮させることができる。
また、大電流が流れることによってパワーデバイス20に発生する熱を、貫通電極120を通じて第2導体層130に放熱できることから、パワーモジュール1は、より大電流を扱うことができる。そのため、パワーモジュール1は、高速動作性の高いパワーデバイスの性能を効率よく発揮させることができる。
〔実施形態2〕
本発明の他の実施形態について、図2に基づいて説明すれば、以下のとおりである。なお、説明の便宜上、前記実施形態にて説明した部材と同じ機能を有する部材については、同じ符号を付記し、その説明を省略する。
本実施形態に係るパワーモジュール2は、銅箔で作製された第1導体層110に代えて、導電性ペーストで作製された第1導体層111を備えている点で、実施形態1に係るパワーモジュール1と異なる。また、高温はんだ24の代わりに、低温焼結銀ペースト(図示しない)が用いられている点でも、実施形態1に係るパワーモジュール1と異なる。
<第1導体層111>
図2は、本発明の一実施形態に係るパワーモジュール2の概略構成を示す断面図である。図2に示すように、基板10の第1主面11上には、第1導体層111が形成されている。
第1導体層111は、導電性ペーストを用いて作製され、プリント配線の技術によって高速信号用の第1配線パターンが形成されている。プリント配線で配線パターンが形成されていることから、配線設計の自由度が高まるとともに、配線パターンの高密度化を図ることができる。また、第1導体層111の一層の軽薄化を図ることもできる。
導電性ペーストとしては、接着性能を担う樹脂(例えば、エポキシ樹脂、アクリル樹脂、ウレタン樹脂またはシリコーン樹脂等)に、導電性を担う粒径(体積平均径)0.1μm〜10μm程度の銀マイクロフィラーを混合させたものを使用した。この導電性ペーストは、粘度300Pa・S、チクソ比4、スクリーン♯300、バイアス45度の特性を有し、第1導体層111の厚さとして、30μmの厚さを得た。また、第1導体層111の配線パターンについては、配線パターンの線幅/線間を0.1mm/0.15mmとすることができた。なお、導電性ペーストには、導電性粒子として金、銅等の金属粒子を樹脂に混合させたものを用いてもよい。
また、配線パターンが形成された導電性ペーストを硬化させることで第1導体層111を形成する。そして、バンプ部23を構成する各バンプの表面を銀としておき、高温はんだ24の代わりに低温焼結銀ペーストを用いることで第2電極パット22と第1導体層111とをフリップチップ接続する(図1の(a)参照)。このように、各バンプの表面、低温焼結銀ペーストおよび第1導体層111を同種の材質とすることにより、フリップチップ接続をより良好に行うことができる。
<効果>
以上のように、本実施形態によれば、導電性ペーストを用いたプリント配線の技術によって、第1導体層111の第1配線パターンが形成されている。そのため、配線パターンの高密度化・第1導体層111の軽薄化を図ることができ、パワーデバイス20の高速動作性を効率よく発揮させることができる。また、プリント配線によって簡易に配線パターンを形成することができることから、低コスト化を実現できるとともに、パワーモジュール2の製造工程の短縮化を図ることもできる。
〔実施形態3〕
本発明の他の実施形態について、図3に基づいて説明すれば、以下のとおりである。なお、説明の便宜上、前記実施形態にて説明した部材と同じ機能を有する部材については、同じ符号を付記し、その説明を省略する。
本実施形態に係るパワーモジュール3は、表面にめっき処理が施された導体からなる貫通電極120に代えて、金属棒からなる貫通電極121を備えている点で、実施形態1および2に係るパワーモジュール1および2と異なる。また、第2導体層130に代えて、貫通穴が設けられている第2導体層131を備えている点でも、実施形態1および2に係るパワーモジュール1および2と異なる。さらに、高温はんだ24に代えて、低温焼結銀ペースト14が用いられている点については、実施形態1に係るパワーモジュール1と異なる。
<パワーモジュール3の構成>
以下に、図3を用いて、パワーモジュール3の構成について説明する。図3の(a)は、本発明の一実施形態に係るパワーモジュール3の概略構成を示す断面図である。図3の(b)は、パワーモジュール3における、パワーデバイス20およびドライバーチップ30が搭載されている箇所付近の断面を拡大した概略図である。
基板10の第2主面12上に銅箔を貼り付けた後、レーザ、ドリル等で基板10および銅箔に、貫通電極121(円柱形状の金属棒)の直径と略同一の径(本実施形態では、0.24mm)の貫通穴を設ける。その後、ダイスで固定した上で、圧入する形で、貫通電極121を貫通穴に挿入する。そして、電解Niめっき(1μm〜10μm)、電解Auめっき(0.01μm〜0.5μm)または電解Agめっき(0.01μm〜0.5μm)で銅箔の表面をめっき処理することにより、図3の(b)に示すようなめっき層25を形成する。そして、めっき処理された銅箔の下面(第2導体層131の下面に相当)をエッチング等によってパターニングすることで、図3の(a)および(b)に示すような、第2導体層131が作製される。なお、第2導体層131の厚さが、第1導体層110の厚さよりも厚くなっている点は第2導体層130と同様である。
貫通電極121としては、物性値およびコストの面から銅製の金属棒を用いるのが好ましい。但し、導電性で、且つ、熱伝導率が高ければ他の材質の金属棒を用いてもよい。また、貫通電極121の形状は、円柱形状に限られず、例えば、直方体形状であってもよい。また、貫通電極121と第1電極パット21とは、バンプ部23および低温焼結銀ペースト14(硬化温度200℃〜300℃)を介してフリップチップ接続されている。
<効果>
導体の表面に電解めっき処理が施されたもの、または導電性ペーストを貫通電極120として基板10に充填する場合、アスペクト比(基板10の厚さ/貫通穴の径との比)が1を超えると、未充填の箇所が生じる虞がある。未充填の箇所の電気抵抗は大きくなることから、大電流を効率的に第2導体層131に流すことが困難になる。その点、貫通電極121として金属棒を用いた場合には、未充填の問題は生じない。そのため、基板10の厚さにかかわらず第2導体層131に大電流を効率よく流すことができ、パワーモジュール3の製作時において、基板選択の自由度が増す。
〔実施形態4〕
本発明の他の実施形態について、図4に基づいて説明すれば、以下のとおりである。なお、説明の便宜上、前記実施形態にて説明した部材と同じ機能を有する部材については、同じ符号を付記し、その説明を省略する。
本実施形態に係るパワーモジュール4は、貫通電極120に代えて貫通電極121を備えている点、第2導体層130に代えて第2導体層131を備えている点で、実施形態1および2に係るパワーモジュール1および2と異なる。また、第1導体層110および111に代えて、フレキシブル配線基板142を構成している第1導体層140を備えている点、第1導体層140が基板10と離間している点については、実施形態1〜3に係るパワーモジュール1〜3と異なる。
<パワーモジュール4の構成>
以下に、図4を用いて、パワーモジュール4の構成について説明する。図4は、本発明の一実施形態に係るパワーモジュール4の概略構成を示す断面図である。図4に示すように、パワーモジュール4は、フレキシブル配線基板142を備えている。
(フレキシブル配線基板142)
フレキシブル配線基板142は、柔軟性があり大きく変形させることができるプリント基板である。フレキシブル配線基板142は、図4に示すように、絶縁フィルム141の第1主面11と対向する面(以下、「下面」とする)上に、銅箔を貼り付けて作製した第1導体層140が形成されている構成となっている。
絶縁フィルム141は、ポリアミド、液晶ポリマー等の有機材料からなるフィルム基材であり、その厚さは、一般に12μm〜50μmの範囲のものが使用される。また、第1導体層140の第1配線パターンは、錫めっきによって形成される。なお、第1導体層140の形状・材質等については、既に説明した第1導体層110と同様であるため、その説明を省略する。
(各部材とフレキシブル配線基板142との接続)
パワーデバイス20およびドライバーチップ30は、TCP(Tape Carrer Package)の技術を転用することによって、フレキシブル配線基板142と接続している。ここで、TCPとは、半導体素子をテープフィルムと接続し、樹脂で封止するTAB(tapeautomated bonding)の技術を用いたパッケージのことをいう。具体的には、図示しないが、パワーデバイス20およびドライバーチップ30の各電極パットの下面に、複数の金バンプからなるバンプ部を形成する。そして、第1導体層140における絶縁フィルム141との非接触部分とバンプ部とをAu−Sn(錫)接続したのち、当該接続箇所周辺を樹脂で封止する。
また、貫通電極121が第1主面11から0.1mm程度突出した状態で、貫通電極121はフレキシブル配線基板142と接続している。また、貫通電極121はパワーデバイス20とも接続している。具体的には、貫通電極121に対してフレキシブル配線基板142を所定の位置に位置合わせした上で、金めっき処理が施された貫通電極121の上面と、第1導体層140の下面とをAu−Sn接続する。また、貫通電極121の上面は、第1電極パット21の下面に形成されたバンプ部(金バンプによって構成)と、熱圧着によってAu−Au接続される。
なお、パワーモジュール4に用いられる貫通電極は、金属棒である貫通電極121に限定される訳ではなく、例えば、導体の表面を銅膜または金膜で覆った貫通電極120を用いてもよい。
(貫通電極121の突出部分)
貫通電極121の突出部分の高さについては、貫通電極121にフレキシブル配線基板142を熱圧着させることから、荷重による基板の反り等を考慮して、50μm〜500μm程度は必要となる。また、この程度の高さであれば、荷重による貫通電極121の変形は問題とならない。本実施形態では、突出部分の高さを0.1mm程度としているが、貫通電極121に変形は見られなかった。
また、このように貫通電極121を突出させて、フレキシブル配線基板142と基板10とを離間させる、具体的には、第1導体層140の下面と第1主面との間に空間を設けることによって、フレキシブル配線基板142の変形を可能としている。
<効果>
以上のように、本実施形態によれば、フレキシブル配線基板142にパワーデバイス20およびドライバーチップ30が搭載される。そのため、パワーデバイス20の高速動作性を効率よく発揮させるパワーモジュール4を、可動部品へ配線したり立体的に配線したりすることが可能となる。具体的には、折り畳み型携帯電話機のヒンジ部を通る配線、基板10から離れた位置にある部品に電気信号を伝達する配線等が可能となる。
〔まとめ〕
本発明の態様1に係るパワーモジュール(1、2、3、4)は、
第1導体層(110、111、140)が形成された第1主面(11)と、第2導体層(130、131)が形成された第2主面(12)とを有する基板(10)と、
上記基板の上記第1導体層側に搭載されたパワーデバイス(20)と、
上記基板を貫通し、上記第1導体層と上記第2導体層とを接続する貫通電極(120、121)と、を備え、
上記パワーデバイスの電極(第1電極パット21、第2電極パット22)は、上記パワーデバイスの電極に対向して配置されている上記貫通電極と接続されている。
上記の構成によれば、第1導体層と第2導体層とを接続する貫通電極が、パワーデバイスの電極に対向して配置され、当該電極と接続されている。したがって、パワーデバイスに大電流を流した場合であっても、第1導体層の厚さ方向に大電流が流れるため、第1導体層における配線抵抗ロスを低減させることができる。そのため、第1導体層に高速信号パターンを形成した場合に、大電流を効率よく第2導体層に流すことができ、パワーデバイスの高速動作性を効率よく発揮させることができる。
また、大電流が流れることによってパワーデバイスに発生する熱を、貫通電極を通じて第2導体層に放熱できることから、本発明に係るパワーモジュールは、より大電流を扱うことができる。そのため、上記パワーモジュールは、高速動作性の高いパワーデバイスの性能を効率よく発揮させることができる。
本発明の態様2に係るパワーモジュールは、上記態様1において、
上記第1導体層には高速信号用の第1配線パターンが形成され、
上記第2導体層には大電流用の第2配線パターンが形成され、
上記第1導体層の厚さは、上記第2導体層の厚さよりも薄いことが好ましい。
一般に、半導体装置において大電流を扱うためには、導体層の厚さが厚い方が好ましい。一方、半導体装置において高速な信号伝達を行うためには、導体層の厚さが薄い方が好ましい。上記の構成によれば、大電流用の第2配線パターンが形成された第2導体層の厚さが、高速信号用の第1配線パターンが形成された第1導体層の厚さよりも厚い。そのため、大電流が貫通電極を通じて第2導体層に流れることによって、大電流を扱うのにより好適なパワーモジュールを実現することができる。ひいては、パワーデバイスの高速動作性をより効率よく発揮させることができる。
また、貫通電極を通じて大電流を第2導体層に流すことにより、第1導体層の薄膜化による配線パターンの微細化が可能となる。そのため、大電流を流した場合であっても高速な信号伝達が可能となるパワーモジュールを実現することができる。
本発明の態様3に係るパワーモジュールは、上記態様1または2において、
上記パワーデバイスの電極は、第1電極(第1電極パット21)と、上記第1電極を流れる電流よりも小さい電流が流れる第2電極(第2電極パット22)とを有し、
上記第1電極が、上記第1電極に対向して配置されている上記貫通電極とフリップチップ接続されていることが好ましい。
上記の構成によれば、第1電極の第1主面と平行な方向の断面積を第2電極の当該断面積よりも大きくすることで、貫通電極におけるパワーデバイスの電極との接続面積を広げることができる。そのため、第1電極に流れ込んでくる大電流を、効率よく第2導体層に流すことができ、本発明に係るパワーモジュールの高速動作性および放熱性をより向上させることができる。
なお、上記態様1から3のいずれかに係るパワーモジュールにおいては、
上記第1導体層は、銅からなることが好ましい。
上記の構成によれば、第1導体層の配線パターンとしてミアンダ配線を用いることできる。そのため、タイミング調整を容易に行うことが可能となり、パワーデバイスの高速動作性をより効率よく発揮させることができる。
また、上記態様1から3のいずれかに係るパワーモジュールにおいては、
上記基板は、セラミックス基板であることが好ましい。
上記の構成によれば、高速動作性および放熱性に優れたパワーモジュールにおいて、基板のそり、撓みを抑制して、第1および第2導体層における配線設計の自由度を高めることができる。また、上記パワーモジュールの放熱性をより向上させることができる。
また、上記態様1から3のいずれかに係るパワーモジュールにおいては、
上記基板は、厚さが0.3mm以上のガラスエポキシ基板であることが好ましい。
上記の構成によれば、高速動作性および放熱性に優れたパワーモジュールにおいて、基板のそり、撓みを抑制して、第1および第2導体層における配線パターン設計の自由度を高めることができる。
また、上記態様1から3のいずれかに係るパワーモジュールにおいては、
上記貫通電極における貫通方向と垂直な方向の断面積は、上記パワーデバイスの電極における上記第1主面と平行な方向の断面積の2分の1以上であることが好ましい。
上記の構成によれば、パワーデバイスの電極において、貫通電極との接続面積が当該電極の表面の2分の1以上を占めることになる。したがって、パワーデバイスの電極に流れ込んでくる大電流を、効率よく第2導体層に流すことができる。そのため、本発明に係るパワーモジュールの高速動作性および放熱性をより向上させることができる。
また、上記態様1から3のいずれかに係るパワーモジュール(2)においては、
上記第1導体層(111)は、プリント配線によって形成されることが好ましい。
上記の構成によれば、高速動作性および放熱性に優れたパワーモジュールについて、第1導体層における配線パターン設計の自由度を高めるとともに、配線パターンの高密度化を図ることができる。
本発明の態様4に係るパワーモジュール(3、4)は、上記態様1から3のいずれかにおいて、
上記貫通電極(121)は、金属棒であることが好ましい。
上記の構成によれば、基板に設けられた貫通穴に金属棒である貫通電極を充填した場合、基板の厚さにかかわらず当該貫通孔に未充填の箇所が生じる虞はない。そのため、基板の厚さにかかわらず第2導体層に大電流を効率よく流すことができ、パワーモジュールの製作時において、基板選択の自由度が増す。
本発明の態様5に係るパワーモジュール(4)は、上記態様1から4のいずれかにおいて、
上記第1導体層(140)と絶縁フィルム(141)とを有するフレキシブル配線基板(142)をさらに備え、
上記パワーデバイスは、上記フレキシブル配線基板に搭載され、
上記第1導体層と上記基板とは離間していることが好ましい。
上記の構成によれば、柔軟性があり変形可能なフレキシブル配線基板にパワーデバイスが搭載される。そのため、パワーデバイスの高速動作性を効率よく発揮させるパワーモジュールを、可動部品へ配線したり立体的に配線したりすることが可能となる。
本発明は上述した各実施形態に限定されるものではなく、請求項に示した範囲で種々の変更が可能であり、異なる実施形態にそれぞれ開示された技術的手段を適宜組み合わせて得られる実施形態についても本発明の技術的範囲に含まれる。さらに、各実施形態にそれぞれ開示された技術的手段を組み合わせることにより、新しい技術的特徴を形成することができる。
本発明は、パワーデバイスを搭載するパワーモジュール全般に利用することができる。
1、2、3、4 パワーモジュール
10 基板
11 第1主面
12 第2主面
20 パワーデバイス
21 第1電極パット(第1電極)
22 第2電極パット(第2電極)
110、111、140 第1導体層
120、121 貫通電極
130、131 第2導体層
141 絶縁フィルム
142 フレキシブル配線基板

Claims (5)

  1. 第1導体層が形成された第1主面と、第2導体層が形成された第2主面とを有する基板と、
    上記基板の上記第1導体層側に搭載されたパワーデバイスと、
    上記基板を貫通し、上記第1導体層と上記第2導体層とを接続する貫通電極と、を備え、
    上記パワーデバイスの電極は、上記パワーデバイスの電極に対向して配置されている上記貫通電極と接続されていることを特徴とするパワーモジュール。
  2. 上記第1導体層には高速信号用の第1配線パターンが形成され、
    上記第2導体層には大電流用の第2配線パターンが形成され、
    上記第1導体層の厚さは、上記第2導体層の厚さよりも薄いことを特徴とする請求項1に記載のパワーモジュール。
  3. 上記パワーデバイスは、第1電極と、上記第1電極を流れる電流よりも小さい電流が流れる第2電極とを有し、
    上記第1電極が、上記第1電極に対向して配置されている上記貫通電極とフリップチップ接続されていることを特徴とする請求項1または2に記載のパワーモジュール。
  4. 上記貫通電極は、金属棒であることを特徴とする請求項1から3のいずれか1項に記載のパワーモジュール。
  5. 上記第1導体層と絶縁フィルムとを有するフレキシブル配線基板をさらに備え、
    上記パワーデバイスは、上記フレキシブル配線基板に搭載され、
    上記第1導体層と上記基板とは離間していることを特徴とする請求項1から4のいずれか1項に記載のパワーモジュール。
JP2014220851A 2014-10-29 2014-10-29 パワーモジュール Active JP6422736B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2014220851A JP6422736B2 (ja) 2014-10-29 2014-10-29 パワーモジュール

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014220851A JP6422736B2 (ja) 2014-10-29 2014-10-29 パワーモジュール

Publications (2)

Publication Number Publication Date
JP2016092039A true JP2016092039A (ja) 2016-05-23
JP6422736B2 JP6422736B2 (ja) 2018-11-14

Family

ID=56017168

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014220851A Active JP6422736B2 (ja) 2014-10-29 2014-10-29 パワーモジュール

Country Status (1)

Country Link
JP (1) JP6422736B2 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017159341A1 (ja) * 2016-03-16 2017-09-21 株式会社オートネットワーク技術研究所 回路構成体
CN110556356A (zh) * 2018-06-01 2019-12-10 夏普株式会社 功率模块
JP2021034710A (ja) * 2019-08-14 2021-03-01 朋程科技股▲ふん▼有限公司 パワー・デバイス用のパッケージ構造
WO2022059052A1 (ja) * 2020-09-15 2022-03-24 株式会社三社電機製作所 パワー半導体モジュール

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0936553A (ja) * 1995-07-21 1997-02-07 Furukawa Electric Co Ltd:The 金属ベース多層配線基板
JP2005327805A (ja) * 2004-05-12 2005-11-24 Renesas Technology Corp 半導体装置およびその製造方法
JP2010109036A (ja) * 2008-10-29 2010-05-13 Toyota Industries Corp プリント基板及び回路装置
JP2010267649A (ja) * 2009-05-12 2010-11-25 Tibc:Kk プリント配線板
JP2012228166A (ja) * 2011-04-18 2012-11-15 Internatl Rectifier Corp 三次元電流経路制御を採用したボンドワイヤレス電源モジュール

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0936553A (ja) * 1995-07-21 1997-02-07 Furukawa Electric Co Ltd:The 金属ベース多層配線基板
JP2005327805A (ja) * 2004-05-12 2005-11-24 Renesas Technology Corp 半導体装置およびその製造方法
JP2010109036A (ja) * 2008-10-29 2010-05-13 Toyota Industries Corp プリント基板及び回路装置
JP2010267649A (ja) * 2009-05-12 2010-11-25 Tibc:Kk プリント配線板
JP2012228166A (ja) * 2011-04-18 2012-11-15 Internatl Rectifier Corp 三次元電流経路制御を採用したボンドワイヤレス電源モジュール

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017159341A1 (ja) * 2016-03-16 2017-09-21 株式会社オートネットワーク技術研究所 回路構成体
US10389099B2 (en) 2016-03-16 2019-08-20 Autonetworks Technologies, Ltd. Circuit assembly
CN110556356A (zh) * 2018-06-01 2019-12-10 夏普株式会社 功率模块
US10811350B2 (en) 2018-06-01 2020-10-20 Sharp Kabushiki Kaisha Power module
JP2021034710A (ja) * 2019-08-14 2021-03-01 朋程科技股▲ふん▼有限公司 パワー・デバイス用のパッケージ構造
JP2022062235A (ja) * 2019-08-14 2022-04-19 朋程科技股▲ふん▼有限公司 パワー・デバイス用のパッケージ構造
WO2022059052A1 (ja) * 2020-09-15 2022-03-24 株式会社三社電機製作所 パワー半導体モジュール
JPWO2022059052A1 (ja) * 2020-09-15 2022-03-24
JP7370475B2 (ja) 2020-09-15 2023-10-27 株式会社三社電機製作所 パワー半導体モジュール

Also Published As

Publication number Publication date
JP6422736B2 (ja) 2018-11-14

Similar Documents

Publication Publication Date Title
US10297522B2 (en) Semiconductor package structure and manufacturing method thereof
US10459157B2 (en) Optical emitter packages
US9496205B2 (en) Power semiconductor package
US8004070B1 (en) Wire-free chip module and method
KR101489325B1 (ko) 플립-칩 방식의 적층형 파워 모듈 및 그 파워 모듈의제조방법
KR101643332B1 (ko) 초음파 웰딩을 이용한 클립 본딩 반도체 칩 패키지 및 그 제조 방법
US10490473B2 (en) Chip package module and circuit board structure comprising the same
US8860196B2 (en) Semiconductor package and method of fabricating the same
KR101519062B1 (ko) 반도체 소자 패키지
KR20170086828A (ko) 메탈범프를 이용한 클립 본딩 반도체 칩 패키지
KR101924917B1 (ko) 신축성 전력 모듈 반도체 패키지
JP6422736B2 (ja) パワーモジュール
JP2005064479A (ja) 回路モジュール
US20170084521A1 (en) Semiconductor package structure
JP2011040534A (ja) 電子装置および電子装置の製造方法
JPWO2017037837A1 (ja) 半導体装置およびパワーエレクトロニクス装置
JP2010219554A (ja) 半導体装置及びそれを用いた電子制御装置
US9362221B2 (en) Surface mountable power components
JP7404726B2 (ja) 半導体装置
US11355419B2 (en) Power semiconductor module
JP5182008B2 (ja) 半導体装置の製造方法
JPH10256414A (ja) 半導体パッケージ
JP2012134254A (ja) フリップチップ実装構造およびその製造方法
JPH10242322A (ja) 半導体パッケージ
JPH10242321A (ja) 半導体パッケージ

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20171002

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20180611

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180626

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180809

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180918

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20181017

R150 Certificate of patent or registration of utility model

Ref document number: 6422736

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150