JP2013115223A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2013115223A
JP2013115223A JP2011259782A JP2011259782A JP2013115223A JP 2013115223 A JP2013115223 A JP 2013115223A JP 2011259782 A JP2011259782 A JP 2011259782A JP 2011259782 A JP2011259782 A JP 2011259782A JP 2013115223 A JP2013115223 A JP 2013115223A
Authority
JP
Japan
Prior art keywords
region
emitter
gate
semiconductor device
igbt
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2011259782A
Other languages
English (en)
Inventor
Tadashi Misumi
忠司 三角
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toyota Motor Corp
Original Assignee
Toyota Motor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyota Motor Corp filed Critical Toyota Motor Corp
Priority to JP2011259782A priority Critical patent/JP2013115223A/ja
Priority to US13/687,349 priority patent/US8928087B2/en
Publication of JP2013115223A publication Critical patent/JP2013115223A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
    • H01L29/42368—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity the thickness being non-uniform
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

【課題】本明細書では、半導体装置が短絡状態で動作する場合における、半導体装置全体の短絡耐量を向上させることができる半導体装置を提供する。
【解決手段】本明細書が開示する半導体装置２は、素子領域６０と、表面電極３６と、熱伝導部材４０と、保護膜３８とを備える。素子領域６０は、複数個のゲート電極２２を備える。表面電極３６は、素子領域６０の表面に形成されている。熱伝導部材４０は、表面電極３６の中心部の表面側に形成され、素子領域６０の熱伝導率よりも高い熱伝導率を有している。保護膜３８は、表面電極３６の表面側であって、中心部の周囲を取り囲む周辺部に形成されている。素子領域６０は、表面電極３６の中心部の裏面側に形成されるエミッタ中心領域７０では、表面電極３６の周辺部の裏面側に形成されるエミッタ周辺領域７２と比較して、オン状態となる時間が長い。
【選択図】図１

Description

本発明は、半導体装置に関する。
例えば、特許文献１には、半導体素子の表面電極の表面の一部に高熱伝導体を接合した半導体モジュールが開示されている。
特開２００５−１１６７０２号公報
特許文献１の半導体モジュールが短絡状態（すなわち、半導体モジュールに負荷（インダクタンス等）が接続されていない状態）で動作する場合、半導体素子がオンすると、半導体素子には大きな電流が流れる。半導体素子のうち、高熱伝導体の裏面側の領域では、電流が流れることで発生する熱が高熱伝導体を介して拡散する。しかしながら、半導体素子のうち、高熱伝導体の裏面側以外の領域では、電流が流れることで発生する熱を、高熱伝導体を介して拡散させることが難しい。そのため、特許文献１の半導体モジュールが短絡状態で動作する場合、半導体素子のうち、高熱伝導体の裏面側以外の領域が高温となって半導体装置全体としての短絡耐量が低くなるおそれがある。
本明細書では、半導体装置が短絡状態で動作する場合における、半導体装置全体の短絡耐量を向上させることができる半導体装置を開示する。
本明細書が開示する半導体装置は、半導体素子領域と、表面電極と、熱伝導部材と、保護膜とを備える。半導体素子領域は、複数個の絶縁ゲートを備える。表面電極は、半導体素子領域の表面に形成されている。熱伝導部材は、表面電極の中心部の表面側に形成されている。保護膜は、表面電極の表面側であって、中心部の周囲を取り囲む周辺部に形成されている。熱伝導部材の熱伝導率は、保護膜の熱伝導率よりも高い。半導体素子領域は、表面電極の中心部の裏面側に形成される中心領域では、表面電極の周辺部の裏面側に形成される周辺領域と比較して、オン状態となる時間が長い。
上記の半導体装置では、表面電極の中心部の表面側には熱伝導部材が設けられている。そのため、半導体装置が短絡状態で動作する場合であっても、半導体素子領域の中心領域で発生した熱は、熱伝導部材を介して拡散する。そのため、中心領域の短絡耐量を高くすることができる。一方、上記の半導体装置では、表面電極の周辺部の表面側には熱伝導部材が設けられていないが、半導体素子領域の周辺領域のオン時間は、中心領域のオン時間と比べて短い。そのため、半導体素子領域の周辺領域に電流が流れる時間を、中心領域に比べて短くすることができる。その結果、周辺領域を流れる電流の総電流量を抑えることができ、周辺領域の短絡耐量も、中心領域と同様に高くすることができる。従って、半導体装置が短絡状態で動作する場合における、半導体装置全体の短絡耐量を向上させることができる。
複数個の絶縁ゲートは、中心領域に形成される複数個の第１の絶縁ゲートと、周辺領域に形成される複数個の第２の絶縁ゲートと、を含んでもよい。中心領域がオンする時の第１の絶縁ゲートの閾値電圧の平均が、周辺領域がオンする時の前記第２の絶縁ゲートの閾値電圧の平均よりも小さいことが好ましい。この構成によると、半導体装置をターンオンさせる場合に、半導体素子領域の周辺領域を中心領域よりも後でオン状態とすることができる。また、半導体装置をターンオフさせる場合には、半導体素子領域の周辺領域を中心領域よりも先にオフ状態とすることができる。そのため、周辺領域に電流が流れる時間を、中心領域に電流が流れる時間に比べて短くすることができる。その結果、周辺領域に印加されるエネルギー密度を、中心領域に印加されるエネルギー密度よりも低くすることができる。従って、半導体装置が短絡状態で動作する場合における、半導体装置全体の短絡耐量を向上させることができる。
複数個の絶縁ゲートは、中心領域に形成される複数個の第１の絶縁ゲートと、周辺領域に形成される複数個の第２の絶縁ゲートと、を含んでもよい。第１の絶縁ゲートのゲート抵抗値の平均が、第２の絶縁ゲートのゲート抵抗値の平均よりも小さいことが好ましい。この構成によると、半導体装置をターンオンさせる場合に、半導体素子の周辺領域を中心領域よりも後でオン状態とすることができる。そのため、周辺領域に電流が流れる時間を、中心領域に電流が流れる時間に比べて短くすることができる。また、上記の構成によると、半導体素子領域の周辺領域における電流の立ち上がりを、中心領域の電流の立ち上がりよりも遅くすることもできる。その結果、周辺領域に印加されるエネルギー密度を、中心領域に印加されるエネルギー密度よりも低くすることができる。従って、半導体装置が短絡状態で動作する場合における、半導体装置全体の短絡耐量を向上させることができる。
第１実施例の半導体装置を示す断面図。 第１実施例の半導体装置の動作を示すグラフ。 第２実施例の半導体装置の動作を示すグラフ。
（第１実施例）
図１に示す第１実施例の半導体装置２は、半導体基板１０と、表面電極３６と、保護膜３８と、熱伝導部材４０と、裏面電極５０とを備える。
半導体基板１０は、素子領域６０と非素子領域６２とを備えるＳｉ基板である。半導体基板１０の素子領域６０の表面（図１中上面）には、複数のトレンチ１９が形成されている。トレンチ１９の壁面には、絶縁膜２０が形成されている。本実施例では、絶縁膜２０は、シリコン酸化膜である。トレンチ１９内には、ゲート電極２２が形成されている。素子領域６０の表面に臨む領域には、ｎ＋型のエミッタ領域２４と、ｐ＋型のボディコンタクト領域１８ａとが選択的に形成されている。エミッタ領域２４は、絶縁膜２０と接するように形成されている。ボディコンタクト領域１８ａは、エミッタ領域２４に隣接して形成されている。ｐ−型のボディ領域１８は、エミッタ領域２４及びボディコンタクト領域１８ａの下側に形成されている。ボディ領域１８は、エミッタ領域２４の下側で絶縁膜２０と接するように形成されている。ボディ領域１８は、トレンチ１９の下端より浅い位置まで形成されている。ボディ領域１８のｐ型不純物濃度は、ボディコンタクト領域１８ａのｐ型不純物濃度よりも低い。
一方、非素子領域６２の表面に臨む領域には、ｐ＋型の拡散層１６が形成されている。拡散層１６は、素子領域６０のボディ領域１８よりも深い位置にまで形成されている。
ボディ領域１８及び拡散層１６の下側には、ｎ−型のドリフト層１４が形成されている。ドリフト層１４は、ボディ領域１８によってエミッタ領域２４から分離されている。ドリフト層１４の下側であって、半導体基板１０の裏面（図１中下面）に臨む領域には、ｐ＋型のコレクタ層１２が形成されている。コレクタ層１２は、ドリフト層１４によってボディ領域１８から分離されている。素子領域６０には、エミッタ領域２４、ボディ領域１８、ドリフト層１４、コレクタ層１２、及び、ゲート電極２２によって、多数のＩＧＢＴ（Insulated Gate Bipolar Transistor）が形成されている。以下では、素子領域６０に形成されているＩＧＢＴを、ＩＧＢＴ６０と呼ぶ場合がある。
半導体基板１０の裏面上には、全面に亘って裏面電極５０が形成されている。裏面電極５０は、コレクタ層１２とオーミック接続している。
半導体基板１０の表面のうち、各ゲート電極２２の表面には、絶縁膜３４が形成されている。また、半導体基板１０の表面のうち、拡散層１６の表面にも、絶縁膜３２が形成されている。また、半導体基板１０の表面上には、表面電極３６が形成されている。表面電極３６は、Ａｌによって形成されている。表面電極３６は、各絶縁膜３４と、絶縁膜３２の一部とを覆うように形成されている。表面電極３６は、エミッタ領域２４及びボディコンタクト領域１８ａとオーミック接触している。また、表面電極３６は、絶縁膜３４によってゲート電極２２から絶縁されている。ゲート電極２２は、半導体基板１０に設けられた図示しない電極パッドに接続されている。また、表面電極３６は、絶縁膜３２によって、拡散層１６から絶縁されている。
表面電極３６の中心部の表面には、熱伝導部材４０が形成されている。熱伝導部材４０は、半導体基板１０（素子領域６０）や保護膜３８の熱伝導率よりも高い熱伝導率を有している。熱伝導部材４０の熱伝導率は、例えば、１００Ｗ／ｍ・Ｋ以上とすることが好ましい。本実施例では、熱伝導部材４０としてＣｕが用いられている。熱伝導部材４０は、表面電極３６の中心部の表面に、ハンダ４２を介して接合されている。詳細には、Ａｌ製の表面電極３６の表面にＮｉめっきを施した上で、そのＮｉめっき膜上に、熱伝導部材４０がハンダ４２によって固定されている。
表面電極３６の中心部の周囲を取り囲む周辺部の表面には、保護膜３８が形成されている。保護膜３８は、絶縁膜３２の表面のうち、表面電極３６が形成されていない部分の表面にも形成されている。保護膜３８は、絶縁性を有する樹脂によって形成されている。例えば、保護膜３８にはポリイミドを用いることができる。
本実施例では、素子領域６０は、表面電極３６の中心部の裏面側（即ち熱伝導部材４０の裏面側）に形成されるエミッタ中心領域７０と、表面電極３６の周辺部の裏面側（即ち保護膜３８の裏面側）に形成されるエミッタ周辺領域７２とを備える。エミッタ中心領域７０と、エミッタ周辺領域７２とは、それぞれ、複数のゲート電極２２を備えている。即ち、エミッタ中心領域７０と、エミッタ周辺領域７２とは、それぞれ、複数のＩＧＢＴを備えている。以下では、エミッタ中心領域７０に備えられているゲート電極２２を、中心ゲート２２ａと呼ぶ。また、エミッタ周辺領域７２に備えられているゲート電極２２を、周辺ゲート２２ｂと呼ぶ。
本実施例では、エミッタ中心領域７０のＩＧＢＴがオンする時における各中心ゲート２２ａの閾値電圧の平均が、エミッタ周辺領域７２のＩＧＢＴがオンする時における各周辺ゲート２２ｂの閾値電圧の平均よりも小さい。具体的に言うと、本実施例では、ボディ領域１８内のＰ型不純物の濃度を、エミッタ中心領域７０内とエミッタ周辺領域７２内とで異ならせることによって、ゲート電極２２の閾値電圧を場所ごとに異ならせている。ボディ領域１８のＰ型不純物濃度が高いほど、ゲート電極２２の閾値電圧は高い。即ち、本実施例では、ボディ領域１８は、エミッタ中心領域７０におけるＰ型不純物の濃度が、エミッタ周辺領域７２におけるＰ型不純物の濃度よりも低くなるように形成されている。
なお、他の例では、トレンチ１９ごとに絶縁膜２０の厚さを変えることによって、ゲート電極２２ごとに閾値電圧を変えることもできる。絶縁膜２０の厚さが厚いほど、ゲート電極２２の閾値電圧が高くなる。即ち、他の例では、エミッタ中心領域７０に備えられているトレンチ１９の絶縁膜２０の厚さが、エミッタ周辺領域７２に備えられているトレンチ１９の絶縁膜２０の厚さより薄くなるように、各絶縁膜２０を形成してもよい。
次に、本実施例の半導体装置２の動作について説明する。本実施例の半導体装置２は、表面電極３６が図示しない外部装置（例えばモータ等）を介してグランド電位に接続され、裏面電極５０が電源電位に接続されて使用される。半導体装置２に電圧が印加されると、ＩＧＢＴ６０では、エミッタ側（表面電極３６）が低電位となり、コレクタ側（裏面電極５０）が高電位となる。この状態で、ゲート電極２２にプラスの電位（ゲート−エミッタ間電圧）を印加すると、絶縁膜２０と接している範囲のボディ領域１８が、ｐ型からｎ型に反転し、チャネルが形成される。チャネルが形成されると、電子が、表面電極３６から、エミッタ領域２４、ボディ領域１８内のチャネル、ドリフト層１４、コレクタ層１２を経由して、裏面電極５０に流れる。また、ホールが、裏面電極５０から、コレクタ層１２を通って、ドリフト層１４に流入する。すると、ドリフト層１４で伝導度変調現象が生じ、ドリフト層１４の電気抵抗が大きく低下する。即ち、ＩＧＢＴ６０がターンオンする。即ち、ＩＧＢＴ６０にコレクタ電流が流れる。ゲート電極２２への電位の印加を停止すると、チャネルが消失し、ＩＧＢＴ６０がターンオフする。即ち、ＩＧＢＴ６０に流れるコレクタ電流が減少し、消失する。
本実施例の半導体装置２では、図２の上側のグラフに示すように、各ゲート電極２２にプラスの電位（ゲート−エミッタ間電圧）を印加すると、ゲート−エミッタ間電圧は、時間の経過とともに高くなる。すると、図２の下側のグラフに示すように、まず、閾値電圧の平均が低い中心ゲート２２ａを備えるエミッタ中心領域７０のＩＧＢＴがターンオンし、コレクタ電流が流れ始める。即ち、本実施例の半導体装置２では、中心ゲート２２ａの閾値電圧の平均が比較的低いため、中心ゲート２２ａに比較的低い電位が印加された場合であっても、エミッタ中心領域７０のＩＧＢＴがターンオンする。図２では、各ゲート電極２２にプラスの電位を印加してから、エミッタ中心領域７０のＩＧＢＴがターンオンするまでの時間を、ｔｄ（ｏｎ）１で示す。
その後、印加されるゲート−エミッタ間電圧がさらに高くなると、図２の下側のグラフに示すように、閾値電圧の平均が高い周辺ゲート２２ｂを備えるエミッタ周辺領域７２のＩＧＢＴがターンオンし、コレクタ電流が流れ始める。即ち、本実施例の半導体装置２では、周辺ゲート２２ｂの閾値電圧の平均が比較的高いため、周辺ゲート２２ｂに比較的高い電位が印加される場合に、エミッタ周辺領域７２のＩＧＢＴがターンオンする。図２では、各ゲート電極２２にプラスの電位を印加してから、エミッタ周辺領域７２のＩＧＢＴがターンオンするまでの時間を、ｔｄ（ｏｎ）２で示す。図２に示すように、ｔｄ（ｏｎ）２はｔｄ（ｏｎ）１より長い。
エミッタ中心領域７０のＩＧＢＴと、エミッタ周辺領域７２のＩＧＢＴとがターンオンすると、その後、ゲート−エミッタ間電圧が飽和状態になるとともに、各ＩＧＢＴを流れるコレクタ電流が飽和状態になる。各ＩＧＢＴを流れる飽和電流は、ゲート−エミッタ間電圧と閾値電圧の差の２乗に比例する。そのため、本実施例では、図２の下側のグラフに示すように、エミッタ周辺領域７２のＩＧＢＴの飽和電流は、エミッタ中心領域７０のＩＧＢＴの飽和電流よりも低い。
その後、各ゲート電極２２への電圧の印加（ゲート−エミッタ間電圧の印加）を停止すると、ゲート−エミッタ間電圧は、時間の経過とともに低くなる。すると、図２の下側のグラフに示すように、まず、閾値電圧の平均が高い周辺ゲート２２ｂを備えるエミッタ周辺領域７２のＩＧＢＴがターンオフし、コレクタ電流が減少し始める。即ち、本実施例の半導体装置２では、周辺ゲート２２ｂの閾値電圧の平均が比較的高いため、ゲート−エミッタ間電圧が比較的高い場合であっても、エミッタ周辺領域７２のＩＧＢＴがターンオフする。図２では、ゲート−エミッタ間電圧が低減を開始してから、エミッタ周辺領域７２のＩＧＢＴがターンオフするまでの時間を、ｔｄ（ｏｆｆ）２で示す。
その後、ゲート−エミッタ間電圧がさらに低くなると、図２の下側のグラフに示すように、閾値電圧の平均が低い中心ゲート２２ａを備えるエミッタ中心領域７０のＩＧＢＴがターンオフし、コレクタ電流が減少し始める。即ち、閾値電圧の平均が低い中心ゲート２２ａでは、ゲート−エミッタ間電圧が比較的低くなる場合に、エミッタ中心領域７０のＩＧＢＴがターンオフする。図２では、ゲート−エミッタ間電圧が低減を開始してから、エミッタ周辺領域７２のＩＧＢＴがターンオフするまでの時間を、ｔｄ（ｏｆｆ）１で示す。図２に示すように、ｔｄ（ｏｆｆ）２はｔｄ（ｏｆｆ）１より短い。
上記の通り、本実施例の半導体装置２では、エミッタ周辺領域７２のＩＧＢＴは、エミッタ中心領域７０のＩＧＢＴよりも後でターンオンし、エミッタ中心領域７０のＩＧＢＴよりも先にターンオフする。即ち、エミッタ周辺領域７２のＩＧＢＴのオン時間は、エミッタ中心領域７０のＩＧＢＴのオン時間より短い。そのため、エミッタ周辺領域７２に電流が流れる時間を、エミッタ中心領域７０に電流が流れる時間より短くすることができる。また、エミッタ周辺領域７２のＩＧＢＴの飽和電流は、エミッタ中心領域７０のＩＧＢＴの飽和電流より低い。そのため、本実施例の半導体装置２では、エミッタ周辺領域７２に印加されるエネルギー密度を、エミッタ中心領域７０に印加されるエネルギー密度よりも低くすることができる。
また、本実施例の半導体装置２では、表面電極３６が接続されている外部装置が、その動作状態等によって短絡する場合がある。外部装置が短絡した状態（以下では短絡状態と呼ぶ）で、上記のように半導体装置２を動作させると、電源電圧のすべてがＩＧＢＴ６０に印加され、ＩＧＢＴ６０に大電流が流れる。ＩＧＢＴ６０に大電流が流れると、ボディ領域１８の電位が上昇し、ボディ領域１８とエミッタ領域２４の間のＰＮ接合に電圧が印加される。これによって、このＰＮ接合が導通し、ＩＧＢＴ６０がラッチアップして破壊に至る。このため、ＩＧＢＴ６０に大電流が流れた場合には、短絡耐量として定められている時間以内に、ゲート電極２２に印加する電圧を低下させてＩＧＢＴ６０をオフさせる必要がある。
ここで、ＩＧＢＴ６０の短絡耐量を向上するためには、ＩＧＢＴ６０の温度上昇を抑えることが有効である。上記の通り、本実施例の半導体装置２では、表面電極３６の中心部の表面には熱伝導部材４０が設けられている。そのため、半導体装置２が短絡状態で動作する場合であっても、エミッタ中心領域７０のＩＧＢＴで発生した熱は、熱伝導部材４０を介して拡散する。そのため、エミッタ中心領域７０の短絡耐量を高くすることができる。一方、本実施例の半導体装置２では、表面電極３６の周辺部の表面には保護膜３８が形成されており、熱伝導部材４０が設けられていない。しかしながら、本実施例の半導体装置２を動作させる場合、エミッタ周辺領域７２のＩＧＢＴのオン時間は、エミッタ中心領域７０のＩＧＢＴのオン時間と比べて短くなる。また、エミッタ周辺領域７２のＩＧＢＴの飽和電流は、エミッタ中心領域７０のＩＧＢＴの飽和電流より低い。そのため、エミッタ周辺領域７２に印加されるエネルギー密度を、エミッタ中心領域７０に印加されるエネルギー密度よりも低くすることができる。その結果、エミッタ周辺領域７２の温度上昇が抑制され、エミッタ周辺領域７２の短絡耐量も、エミッタ中心領域７０と同様に高くすることができる。従って、半導体装置２が短絡状態で動作する場合における、半導体装置２全体の短絡耐量を向上することができる。
以上、本実施例の半導体装置２について詳しく説明した。本実施例では、素子領域６０が「半導体素子領域」の一例である。ゲート電極２２が「絶縁ゲート」の一例である。エミッタ中心領域７０、エミッタ周辺領域７２が、それぞれ、「中心領域」、「周辺領域」の一例である。中心ゲート２２ａ、周辺ゲート２２ｂが、それぞれ、「第１の絶縁ゲート」、「第２の絶縁ゲート」の一例である。
（第２実施例）
第２実施例について、第１実施例とは異なる点を中心に説明する。第２実施例では、半導体装置２の基本的構成は第１実施例の半導体装置２（図１参照）と共通する。第２実施例の半導体装置２では、ゲート電極２２の閾値電圧を場所に応じて異ならせることに代えて、ゲート電極２２ごとにゲート抵抗値を異ならせている点において、第１実施例の半導体装置２とは異なる。
即ち、第２実施例では、エミッタ中心領域７０のＩＧＢＴがオンする時における、各中心ゲート２２ａのゲート抵抗値の平均が、エミッタ周辺領域７２のＩＧＢＴがオンする時における、各周辺ゲート２２ｂのゲート抵抗値の平均よりも小さくされている。具体的に言うと、第２実施例では、トレンチ１９の幅を、エミッタ中心領域７０内とエミッタ周辺領域７２内とで異ならせることによって、ゲート電極２２ごとにゲート抵抗値を異ならせている。トレンチ１９の幅が狭いほど、ゲート抵抗値は高い。即ち、第２実施例では、エミッタ中心領域７０内のトレンチ１９の幅が、エミッタ周辺領域７２におけるトレンチ１９の幅よりも広くなるように形成されている。
なお、他の例では、ゲート電極２２に含まれる不純物（例えばリン）の濃度を異ならせることによって、ゲート電極２２ごとにゲート抵抗値を異ならせることもできる。ゲート電極２２に含まれる不純物の濃度が低いほど、ゲート抵抗値は高くなる。即ち、他の例では、周辺ゲート２２ｂに含まれる不純物の濃度が、中心ゲート２２ａに含まれる不純物の濃度より低くなるように、各ゲート電極が形成される。
次に、第２実施例の半導体装置２の動作について説明する。本実施例の半導体装置２でも、図３の上側のグラフに示すように、各ゲート電極２２にプラスの電位（ゲート−エミッタ間電圧）を印加すると、ゲート−エミッタ間電圧は、時間の経過とともに高くなる。すると、図２の下側のグラフに示すように、まず、ゲート抵抗値の平均が低い中心ゲート２２ａを備えるエミッタ中心領域７０のＩＧＢＴがターンオンし、コレクタ電流が流れ始める。即ち、本実施例の半導体装置２では、中心ゲート２２ａのゲート抵抗値の平均が比較的低いため、中心ゲート２２ａに比較的低い電位が印加された場合であっても、エミッタ中心領域７０のＩＧＢＴがターンオンする。図３では、各ゲート電極２２にプラスの電位を印加してから、エミッタ中心領域７０のＩＧＢＴがターンオンするまでの時間を、ｔｄ（ｏｎ）１で示す。
その後、印加されるゲート−エミッタ間電圧がさらに高くなると、図３の下側のグラフに示すように、ゲート抵抗値の平均が高い周辺ゲート２２ｂを備えるエミッタ周辺領域７２のＩＧＢＴがターンオンし、コレクタ電流が流れ始める。即ち、本実施例の半導体装置２では、周辺ゲート２２ｂのゲート抵抗値の平均が比較的高いため、周辺ゲート２２ｂに比較的高い電位が印加される場合に、エミッタ周辺領域７２のＩＧＢＴがターンオンする。また、本実施例では、エミッタ周辺領域７２のＩＧＢＴに流れるコレクタ電流の立ち上がり（ｄｉ／ｄｔ）が、エミッタ中心領域７０のＩＧＢＴに流れるコレクタ電流の立ち上がりに比べて遅くなる。図３では、各ゲート電極２２にプラスの電位を印加してから、エミッタ周辺領域７２のＩＧＢＴがターンオンするまでの時間を、ｔｄ（ｏｎ）２で示す。図３に示すように、ｔｄ（ｏｎ）２はｔｄ（ｏｎ）１より長い。
エミッタ中心領域７０のＩＧＢＴと、エミッタ周辺領域７２のＩＧＢＴとがターンオンすると、その後、ゲート−エミッタ間電圧が飽和状態になるとともに、各ＩＧＢＴを流れるコレクタ電流が飽和状態になる。本実施例では、各ゲート電極２２の閾値電圧はいずれも同じである。そのため、本実施例では、図３の下側のグラフに示すように、エミッタ周辺領域７２のＩＧＢＴの飽和電流と、エミッタ中心領域７０のＩＧＢＴの飽和電流とは同じ値となる。
その後、各ゲート電極２２への電圧の印加（ゲート−エミッタ間電圧の印加）を停止すると、ゲート−エミッタ間電圧は、時間の経過とともに低くなる。すると、図３の下側のグラフに示すように、まず、ゲート抵抗値の平均が低いエミッタ中心領域７０のＩＧＢＴがターンオフし、次いで、ゲート抵抗値の平均が高いエミッタ周辺領域７２のＩＧＢＴが、ターンオフする。したがって、エミッタ中心領域７０のＩＧＢＴでは、エミッタ周辺領域７２のＩＧＢＴよりも、コレクタ電流が早く消失する。
上記の通り、本実施例の半導体装置２では、エミッタ周辺領域７２のＩＧＢＴは、エミッタ中心領域７０のＩＧＢＴよりも後でターンオンする。そのため、エミッタ周辺領域７２に電流が流れる時間を、エミッタ中心領域７０に電流が流れる時間より短くすることができる。また、エミッタ周辺領域７２のＩＧＢＴに流れるコレクタ電流の立ち上がり（ｄｉ／ｄｔ）が、エミッタ中心領域７０のＩＧＢＴに流れるコレクタ電流の立ち上がり（ｄｉ／ｄｔ）に比べて遅い。これらによって、エミッタ周辺領域７２に印加されるエネルギー密度を、エミッタ中心領域７０に印加されるエネルギー密度よりも低くすることができる。
上記の通り、本実施例の半導体装置２でも、第１実施例と同様に、表面電極３６の中心部の表面には熱伝導部材４０が設けられている。そのため、半導体装置２が短絡状態で動作する場合であっても、エミッタ中心領域７０のＩＧＢＴで発生した熱は、熱伝導部材４０を介して拡散する。そのため、エミッタ中心領域７０の短絡耐量を高くすることができる。一方、本実施例の半導体装置２でも、表面電極３６の周辺部の表面には熱伝導部材４０が設けられていないが、上記の通り、エミッタ周辺領域７２に印加されるエネルギー密度を、エミッタ中心領域７０に印加されるエネルギー密度よりも低くすることができる。その結果、エミッタ周辺領域７２の短絡耐量も、エミッタ中心領域７０と同様に高くすることができる。従って、半導体装置２が短絡状態で動作する場合における、半導体装置２全体の短絡耐量を向上することができる。
なお、上述の通り、本実施例の半導体装置２のターンオフ時には、エミッタ周辺領域７２が、エミッタ中心領域７０よりも、コレクタ電流が消失するのが遅い。そのため、エミッタ周辺領域７２のほうが、エミッタ中心領域７０に比べて一時的にエネルギー密度が高くなる。しかしながら、一般的に、短絡電流をオフする際における半導体装置２の外部ゲート抵抗は非常に大きい値に設定されているため、影響は非常に小さい。
以上、本発明の具体例を詳細に説明したが、これらは例示に過ぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例を様々に変形、変更したものが含まれる。例えば、以下の変形例を採用してもよい。
（変形例１） 熱伝導部材４０と表面電極３６とは、例えばハンダ等の接合材を介して接合されていてもよい。同様に、保護膜３８と表面電極３６も、例えばハンダ等の接合材を介して接合されていてもよい。
（変形例２） 第１実施例における、ゲート電極２２の閾値電圧を場所ごとに変える方法、及び、第２実施例における、ゲート電極２２のゲート抵抗値を場所ごとに変える方法は、上記したものに限られず、他の任意の方法を用いてもよい。
（変形例３） 半導体基板１０には、ＩＧＢＴに限らず、ＭＯＳＦＥＴ等、絶縁ゲート電極を備える他のパワー半導体素子が作り込まれていてもよい。また、半導体基板１０は、Ｓｉ材料製のものに限られず、ＳｉＣ材料製のものやＧａＮ材料製のものであってもよい。
また、本明細書または図面に説明した技術要素は、単独であるいは各種の組合せによって技術的有用性を発揮するものであり、出願時請求項記載の組合せに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成するものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。
２：半導体装置
１０：半導体基板
１２：コレクタ層
１４：ドリフト層
１６：拡散層
１８：ボディ領域
１８ａ：ボディコンタクト領域
１９：トレンチ
２０：絶縁膜
２２：ゲート電極
２２ａ：中心ゲート
２２ｂ：周辺ゲート
２４：エミッタ領域
３２、３４：絶縁膜
３６：表面電極
３８：保護膜
４０：熱伝導部材
４２：ハンダ
５０：裏面電極
６０：素子領域
６２：非素子領域
７０：エミッタ中心領域
７２：エミッタ周辺領域

Claims (3)

  1. 半導体装置であって、
    複数個の絶縁ゲートを備える半導体素子領域と、
    前記半導体素子領域の表面に形成される表面電極と、
    前記表面電極の中心部の表面側に形成されている熱伝導部材と、
    前記表面電極の表面側であって、前記中心部の周囲を取り囲む周辺部に形成されている保護膜と、を備え、
    前記熱伝導部材の熱伝導率は、前記保護膜の熱伝導率よりも高く、
    前記半導体素子領域は、前記表面電極の中心部の裏面側に形成される中心領域では、前記表面電極の周辺部の裏面側に形成される周辺領域と比較して、オン状態となる時間が長い、
    半導体装置。
  2. 前記複数個の絶縁ゲートは、前記中心領域に形成される複数個の第１の絶縁ゲートと、前記周辺領域に形成される複数個の第２の絶縁ゲートと、を含み、
    前記中心領域がオンする時の前記第１の絶縁ゲートの閾値電圧の平均が、前記周辺領域がオンする時の前記第２の絶縁ゲートの閾値電圧の平均よりも小さい、
    請求項１記載の半導体装置。
  3. 前記複数個の絶縁ゲートは、前記中心領域に形成される複数個の第１の絶縁ゲートと、前記周辺領域に形成される複数個の第２の絶縁ゲートと、を含み、
    前記第１の絶縁ゲートのゲート抵抗値の平均が、前記第２の絶縁ゲートのゲート抵抗値の平均よりも小さい、
    請求項１記載の半導体装置。
JP2011259782A 2011-11-29 2011-11-29 半導体装置 Pending JP2013115223A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2011259782A JP2013115223A (ja) 2011-11-29 2011-11-29 半導体装置
US13/687,349 US8928087B2 (en) 2011-11-29 2012-11-28 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011259782A JP2013115223A (ja) 2011-11-29 2011-11-29 半導体装置

Publications (1)

Publication Number Publication Date
JP2013115223A true JP2013115223A (ja) 2013-06-10

Family

ID=48466051

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011259782A Pending JP2013115223A (ja) 2011-11-29 2011-11-29 半導体装置

Country Status (2)

Country Link
US (1) US8928087B2 (ja)
JP (1) JP2013115223A (ja)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9006839B2 (en) 2013-05-23 2015-04-14 Toyota Jidosha Kabushiki Kaisha Semiconductor device
JP2015146368A (ja) * 2014-02-03 2015-08-13 株式会社東芝 半導体装置
JP2015222743A (ja) * 2014-05-22 2015-12-10 三菱電機株式会社 半導体装置
JP2016066701A (ja) * 2014-09-25 2016-04-28 株式会社日立製作所 半導体装置およびそれを用いた電力変換装置
JP2017037921A (ja) * 2015-08-07 2017-02-16 トヨタ自動車株式会社 Ｉｇｂｔ
JP2019102726A (ja) * 2017-12-06 2019-06-24 株式会社デンソー 半導体装置
JP2021040062A (ja) * 2019-09-04 2021-03-11 株式会社東芝 半導体装置
JP2021064673A (ja) * 2019-10-11 2021-04-22 富士電機株式会社 半導体装置

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9437484B2 (en) 2014-10-17 2016-09-06 Taiwan Semiconductor Manufacturing Company, Ltd. Etch stop layer in integrated circuits
US10559659B2 (en) * 2016-04-06 2020-02-11 Mitsubishi Electric Corporation Power semiconductor device
CN109659360A (zh) * 2018-12-18 2019-04-19 吉林华微电子股份有限公司 Igbt器件和制作方法
CN117174758B (zh) * 2023-11-03 2024-02-23 陕西亚成微电子股份有限公司 Sgt mosfet器件及制备方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07240516A (ja) * 1994-02-28 1995-09-12 Mitsubishi Electric Corp 電界効果型半導体装置およびその製造方法
JP2002134750A (ja) * 2000-10-20 2002-05-10 Toshiba Corp 半導体装置
JP2002231943A (ja) * 2001-02-02 2002-08-16 Toshiba Corp 半導体装置
JP2006253636A (ja) * 2005-02-10 2006-09-21 Sanken Electric Co Ltd 半導体素子
JP2007110002A (ja) * 2005-10-17 2007-04-26 Fuji Electric Device Technology Co Ltd 半導体装置

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005116702A (ja) 2003-10-06 2005-04-28 Fuji Electric Holdings Co Ltd パワー半導体モジュール

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07240516A (ja) * 1994-02-28 1995-09-12 Mitsubishi Electric Corp 電界効果型半導体装置およびその製造方法
JP2002134750A (ja) * 2000-10-20 2002-05-10 Toshiba Corp 半導体装置
JP2002231943A (ja) * 2001-02-02 2002-08-16 Toshiba Corp 半導体装置
JP2006253636A (ja) * 2005-02-10 2006-09-21 Sanken Electric Co Ltd 半導体素子
JP2007110002A (ja) * 2005-10-17 2007-04-26 Fuji Electric Device Technology Co Ltd 半導体装置

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9006839B2 (en) 2013-05-23 2015-04-14 Toyota Jidosha Kabushiki Kaisha Semiconductor device
JP2015146368A (ja) * 2014-02-03 2015-08-13 株式会社東芝 半導体装置
JP2015222743A (ja) * 2014-05-22 2015-12-10 三菱電機株式会社 半導体装置
JP2016066701A (ja) * 2014-09-25 2016-04-28 株式会社日立製作所 半導体装置およびそれを用いた電力変換装置
JP2017037921A (ja) * 2015-08-07 2017-02-16 トヨタ自動車株式会社 Ｉｇｂｔ
JP2019102726A (ja) * 2017-12-06 2019-06-24 株式会社デンソー 半導体装置
JP7073695B2 (ja) 2017-12-06 2022-05-24 株式会社デンソー 半導体装置
JP2021040062A (ja) * 2019-09-04 2021-03-11 株式会社東芝 半導体装置
JP2021064673A (ja) * 2019-10-11 2021-04-22 富士電機株式会社 半導体装置
JP7456113B2 (ja) 2019-10-11 2024-03-27 富士電機株式会社 半導体装置

Also Published As

Publication number Publication date
US20130134521A1 (en) 2013-05-30
US8928087B2 (en) 2015-01-06

Similar Documents

Publication Publication Date Title
JP2013115223A (ja) 半導体装置
JP6119577B2 (ja) 半導体装置
JP6407455B2 (ja) 半導体装置
US20160268181A1 (en) Semiconductor device
JP5875680B2 (ja) 絶縁ゲート型バイポーラトランジスタ
JP2007227806A (ja) 半導体装置
US9257541B2 (en) High-breakdown-voltage power semiconductor device having a diode
JP2014099444A (ja) 半導体装置
JP2007324539A (ja) トレンチ型絶縁ゲート半導体装置
US20150187678A1 (en) Power semiconductor device
CN109755293A (zh) 半导体装置
JP2012054294A (ja) 半導体装置
CN105900245A (zh) 半导体装置
JP2017195224A (ja) スイッチング素子
JP2015195366A (ja) 半導体装置
JP6302767B2 (ja) 半導体装置及びそれを用いた電力変換装置
JP2014112625A (ja) 電力半導体素子およびその製造方法
JP2021052078A (ja) 半導体装置及びその製造方法
JP5261893B2 (ja) トレンチ型絶縁ゲートバイポーラトランジスタ
JP6598756B2 (ja) 電力用半導体装置およびその製造方法
CN108735737B (zh) 半导体装置及半导体装置的制造方法
JP5418067B2 (ja) 絶縁ゲート型半導体装置
JP6843952B2 (ja) 半導体装置の製造方法
JP2013069871A (ja) 半導体装置
US20150187869A1 (en) Power semiconductor device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20140205

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20141125

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20141128

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150109

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150616

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20151104