JP2021052078A - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法 Download PDF

Info

Publication number
JP2021052078A
JP2021052078A JP2019173680A JP2019173680A JP2021052078A JP 2021052078 A JP2021052078 A JP 2021052078A JP 2019173680 A JP2019173680 A JP 2019173680A JP 2019173680 A JP2019173680 A JP 2019173680A JP 2021052078 A JP2021052078 A JP 2021052078A
Authority
JP
Japan
Prior art keywords
layer
semiconductor substrate
igbt
semiconductor device
conductive type
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2019173680A
Other languages
English (en)
Other versions
JP7241656B2 (ja
Inventor
真也 曽根田
Shinya Soneda
真也 曽根田
龍 上馬場
Ryu Kamibaba
龍 上馬場
新田　哲也
Tetsuya Nitta
哲也 新田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2019173680A priority Critical patent/JP7241656B2/ja
Priority to US16/928,282 priority patent/US11322604B2/en
Priority to DE102020122405.2A priority patent/DE102020122405A1/de
Priority to CN202010987022.7A priority patent/CN112563321A/zh
Publication of JP2021052078A publication Critical patent/JP2021052078A/ja
Application granted granted Critical
Publication of JP7241656B2 publication Critical patent/JP7241656B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0617—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type
    • H01L27/0629—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type in combination with diodes, or resistors, or capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8248—Combination of bipolar and field-effect technology
    • H01L21/8249—Bipolar and MOS technology
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0688—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions characterised by the particular shape of a junction between semiconductor regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/6609—Diodes
    • H01L29/66136—PN junction diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
    • H01L29/66333—Vertical insulated gate bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7398—Vertical transistors, e.g. vertical IGBT with both emitter and collector contacts in the same substrate side
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/74—Thyristor-type devices, e.g. having four-zone regenerative action
    • H01L29/7404—Thyristor-type devices, e.g. having four-zone regenerative action structurally associated with at least one other device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/8613—Mesa PN junction diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

【課題】リカバリー損失及びリカバリー耐量の両方を改善することが可能な技術を提供することを目的とする。【解決手段】半導体装置は、ＩＧＢＴ領域の半導体基板の表面側に配設された第２導電型のベース層と、ダイオード領域の半導体基板の表面側に配設された第２導電型のアノード層とを備える。アノード層は、ベース層の下端と同じ位置か、ベース層の下端よりも上方に位置する下端を有する第１部分と、第１部分に平面視で隣接し、第１部分の下端よりも下端が上方に位置する第２部分とを含む。【選択図】図１

Description

本発明は、ＩＧＢＴとダイオードとを有する半導体装置に関する。
電力用半導体装置であるパワーデバイスは、家電製品や自動車、鉄道など幅広い分野で用いられている。これらの分野では、誘導モータなどの誘導性負荷を駆動するインバータ装置を、パワーデバイスで構築する場合が多い。これらの用途のインバータ装置は、ＩＧＢＴ（insulated gate bipolar transistor）またはＭＯＳＦＥＴ（metal-oxide-semiconductor field-effect transistor）などのスイッチング素子、及び、還流ダイオード（以下、「ダイオード」と略記することもある）などを複数個用いて構成される。インバータ装置は、高効率かつ小電力であることが求められており、インバータ装置を構成する電力用半導体装置についても、高性能化及び低コスト化が市場から要求されている。
これらの要求に応えるため、例えば特許文献１及び非特許文献１において、逆導通型ＩＧＢＴ（ＲＣ−ＩＧＢＴ：Reverse Conducting IGBT）が提案されている。ＲＣ−ＩＧＢＴでは、ＩＧＢＴとダイオードとが同一半導体基板に設けられて一体化されており、半導体装置の面積縮小や搭載素子数の削減、素子搭載面積の削減、熱抵抗の低減などの利点が得られる。なお、通常のＩＧＢＴでは、素子裏面にＰ型コレクタ層のみが配設されているのに対して、ＲＣ−ＩＧＢＴでは、素子裏面にＰ型コレクタ層及びＮ型カソード層が配設されている。表面側のアノードは一様な深さを有しており、フラットの形状で配設されている。
特開２００８−５３６４８号公報
Ｈ． Ｔａｋａｈａｓｈｉ，ｅｔ ａｌ，"１２００Ｖ Ｒｅｖｅｒｓｅ Ｃｏｎｄｕｃｔｉｎｇ ＩＧＢＴ"，Ｐｒｏｃ．ＩＳＰＳＤ２００４，Ｐ．１３３−Ｐ．１３６
ＲＣ−ＩＧＢＴは、ＩＧＢＴ領域と、誘導性負荷からの電流を還流する還流ダイオードが設けられたダイオード領域とを有している。このダイオードでは、還流時のオン状態から、オフ状態に移行する際に、リカバリー動作が発生する。ここで、ダイオードのリカバリー動作、リカバリー損失、及び、リカバリー耐量について、簡単に説明する。
ダイオードがオン状態からオフ状態に切り替わる際、オン時にダイオード内に蓄積された電子キャリア及びホールキャリアが排出されるため、カソード側からアノード側に逆方向電流が流れる。この動作をリカバリー動作と呼ぶ。また、リカバリー中に流れる逆方向電流をリカバリー電流と呼び、その電流値、印加電圧、電流が流れる時間に応じて電力損失が発生する。この電力損失をリカバリー損失と呼ぶ。インバータ装置を低損失で動作させるために、ＲＣ−ＩＧＢＴに内蔵されるダイオードには低いリカバリー損失が要求される。一方で、リカバリー動作中は、短時間でダイオード内のキャリアが排出されるため、高電流及び高電圧が発生し、還流電流がダイオードの限界電流を超えると、リカバリー中にダイオードに不具合が生じる。この限界電流の値をリカバリー耐量と呼ぶ。
しかしながら、従来のＲＣ−ＩＧＢＴでは、リカバリー損失及びリカバリー耐量の両方を改善することが困難であるという問題があった。
そこで、本発明は、上記のような問題点を鑑みてなされたものであり、リカバリー損失及びリカバリー耐量の両方を改善することが可能な技術を提供することを目的とする。
本発明に係る半導体装置は、平面視においてＩＧＢＴ領域及びダイオード領域が規定された第１導電型の半導体基板と、前記ＩＧＢＴ領域の前記半導体基板の裏面側に配設された第２導電型のコレクタ層と、前記ＩＧＢＴ領域の前記半導体基板の表面側に配設された第２導電型のベース層と、前記ベース層の上部に選択的に配設された第１導電型のエミッタ層と、前記ベース層の上部に選択的に配設され、前記ベース層よりも不純物濃度が高い第２導電型の第１コンタクト層と、前記エミッタ層から前記ベース層を介して前記半導体基板に達する複数の第１トレンチ内に複数の第１絶縁膜を介してそれぞれ配設された複数の第１トレンチ電極と、前記エミッタ層及び前記第１コンタクト層と電気的に接続されたエミッタ電極と、前記ダイオード領域の前記半導体基板の裏面側に配設され、前記半導体基板よりも不純物濃度が高い第１導電型のカソード層と、前記ダイオード領域の前記半導体基板の表面側に配設された第２導電型のアノード層と、前記アノード層から前記半導体基板に達する複数の第２トレンチ内に複数の第２絶縁膜を介してそれぞれ配設され、平面視において前記アノード層を挟む複数の第２トレンチ電極と、を備え、前記複数の第１トレンチ電極の少なくともいずれか一つは、ゲート電極と電気的に接続され、前記複数の第２トレンチ電極のそれぞれは、前記ゲート電極または前記エミッタ電極と電気的に接続され、前記アノード層は、前記ベース層の下端と同じ位置か、前記ベース層の下端よりも上方に位置する下端を有する第１部分と、前記第１部分に平面視で隣接し、前記第１部分の下端よりも下端が上方に位置する第２部分とを含み、前記アノード層の前記第２部分の上部の少なくとも一部は、前記エミッタ電極に覆われ、当該エミッタ電極と電気的に接続されている。
本発明によれば、アノード層は、ベース層の下端と同じ位置か、前記ベース層の下端よりも上方に位置する下端を有する第１部分と、第１部分に平面視で隣接し、第１部分の下端よりも下端が上方に位置する第２部分とを含む。このような構成によれば、リカバリー損失及びリカバリー耐量の両方を改善することができる。
実施の形態１に係る半導体装置の構成を示す断面図である。 実施の形態１に係る半導体装置の一部の構成を示す平面図である。 実施の形態２に係る半導体装置の構成を示す断面図である。 実施の形態２に係る半導体装置と対比される半導体装置の構成を示す断面図である。 リカバリー損失のシミュレーション結果を示す図である。 実施の形態３に係る第２コンタクト層の面積の割合を説明するための断面図である。 リカバリー損失のシミュレーション結果を示す図である。 実施の形態４に係る半導体装置の製造方法を示す断面図である。 実施の形態４に係るレジストのパターンの一例を示す図である。
以下、本発明の実施の形態に係る半導体装置及びその製造方法について図を用いて説明する。なお、実施の形態で開示する図面に示された構成は、あくまで一例であり、本発明は当該構成に限られるものではない。図面は模式的に示されたものであるため、異なる図面にそれぞれ示されている画像のサイズ及び位置の相互関係は、必ずしも正確ではなく適宜変更され得る。以下では、半導体の導電型について、第１導電型がＮ型であり、第２導電型がＰ型であるものとして説明するが、これらを反対にして、第１導電型がＰ型であり、第２導電型がＮ型であるとしてもよい。
＜実施の形態１＞
図１は、本発明の実施の形態１に係る半導体装置であるＲＣ−ＩＧＢＴの構成を示す断面図である。
ＲＣ−ＩＧＢＴは、Ｎ型の半導体基板１と、Ｐ＋型のコレクタ層２と、Ｎ型のバッファ層３と、Ｐ型のベース層４と、Ｎ＋型のエミッタ層５と、Ｐ＋型の第１コンタクト層６と、第１絶縁膜７ａ，７ｂと、複数の第１トレンチ電極７ｃと、第１バリアメタル層８と、エミッタ電極９と、Ｎ＋型のカソード層１１と、Ｐ型のアノード層１２と、第２絶縁膜１３ａ，１３ｂと、複数の第２トレンチ電極１３ｃと、第２バリアメタル層１４と、コレクタ電極１５と、ゲート電極とを備える。
半導体基板１は、平面視においてＩＧＢＴ領域１ａ及びダイオード領域１ｂが規定されている。半導体基板１のうち、コレクタ層２、バッファ層３、ベース層４、エミッタ層５、第１コンタクト層６、カソード層１１、アノード層１２以外の残部はドリフト層として機能する。後述するように、ＩＧＢＴ領域１ａにはＩＧＢＴが設けられ、ダイオード領域１ｂには還流ダイオードなどのダイオードが設けられる。
なお、図１の例では、ＩＧＢＴ領域１ａ及びダイオード領域１ｂが、トレンチ電極を境界にして隣接している。しかしながらこれに限ったものではなく、ＩＧＢＴ領域１ａとダイオード領域１ｂとの間に境界領域が設けられることによって、ＩＧＢＴ領域１ａとダイオード領域１ｂとが互いに離間してもよい。また、半導体基板１は、通常の半導体ウェハから構成されてもよいし、エピタキシャル成長層から構成されてもよい。
＜ＩＧＢＴ領域１ａの構成＞
ＩＧＢＴ領域１ａの半導体基板１の裏面側には、表側に向かってコレクタ層２及びバッファ層３がこの順に配設されている。バッファ層３のＮ型の不純物濃度は、ドリフト層として機能する半導体基板１の残部のＮ型の不純物濃度よりも高くなっている。バッファ層３は、必須ではないが、電界がコレクタ層２に達することを抑制することができ、例えば耐圧や耐量を良好に保つことができる。コレクタ層２は、コレクタ電極１５と接続されている。
ＩＧＢＴ領域１ａの半導体基板１の表面側には、ベース層４が配設されている。このベース層４の下端の位置は、水平方向に対して概ね同一である。ベース層４の上部には、エミッタ層５及び第１コンタクト層６が選択的に配設されている。第１コンタクト層６のＰ型の不純物濃度は、ベース層４のＰ型の不純物濃度よりも高くなっている。
エミッタ層５からベース層４を介して半導体基板１に達する複数の第１トレンチが設けられている。そして、複数の第１トレンチ内に複数の第１絶縁膜７ａを介して複数の第１トレンチ電極７ｃがそれぞれ配設されている。複数の第１トレンチ電極７ｃ上には、第１絶縁膜７ｂが適宜配設されている。
複数の第１トレンチ電極７ｃの少なくともいずれか一つは、ゲート電極と電気的に接続されている。いくつかの第１トレンチ電極７ｃが、ゲート電極と電気的に接続されている場合、残りの第１トレンチ電極７ｃは、エミッタ電極９と電気的に接続されてもよい。
エミッタ電極９は、エミッタ層５及び第１コンタクト層６と電気的に接続されている。図１の例では、エミッタ電極９は、第１バリアメタル層８を介してエミッタ層５及び第１コンタクト層６と電気的に接続されている。なお、第１バリアメタル層８は、例えば、金属とシリコン半導体とを接触させたシリサイド化によって形成される。第１バリアメタル層８は、必須ではないが、エミッタ電極９と、エミッタ層５及び第１コンタクト層６との間の接触抵抗を低減することができる。
以上で説明したベース層４、エミッタ層５、第１コンタクト層６、及び、第１トレンチ電極７ｃによって、ＭＯＳＦＥＴが構成されている。
＜ダイオード領域１ｂの構成＞
ダイオード領域１ｂの半導体基板１の裏面側には、表側に向かってカソード層１１及びバッファ層３がこの順に配設されている。カソード層１１のＮ型の不純物濃度は、バッファ層３のＮ型の不純物濃度よりも高くなっている。バッファ層３は、必須ではないが、電界がカソード層１１に達することを抑制することができ、例えば耐圧や耐量を良好に保つことができる。カソード層１１は、コレクタ電極１５と接続される。なお、コレクタ電極１５はカソード電極としても機能し、エミッタ電極９はアノード電極としても機能する。
ダイオード領域１ｂの半導体基板１の表面側には、アノード層１２が配設されている。このアノード層１２については後で詳細に説明する。なお図１の例のように、ダイオード領域１ｂに、ＩＧＢＴ領域１ａに配設されていたエミッタ層５を配設しないことにより、寄生のＮＰＮでの動作によるリカバリー耐量の低下を抑制することができる。
アノード層１２から半導体基板１に達する複数の第２トレンチが設けられている。そして、複数の第２トレンチ内に複数の第２絶縁膜１３ａを介して複数の第２トレンチ電極１３ｃがそれぞれ配設されている。なお、複数の第２トレンチ電極１３ｃは、アノード層１２を挟むように配設されている。複数の第２トレンチ電極１３ｃ上には、第２絶縁膜１３ｂが適宜配設されている。
複数の第２トレンチ電極１３ｃのそれぞれは、ゲート電極またはエミッタ電極９と電気的に接続されている。なお、複数の第２トレンチ電極１３ｃのそれぞれが、エミッタ電極９と電気的に接続されることが好ましい。
さて本実施の形態１では、複数の第２トレンチ電極１３ｃのメサ部において、上述したアノード層１２が、第１部分である深部１２ａと、第２部分である浅部１２ｂとを含んでいる。深部１２ａの下端は、ＩＧＢＴ領域１ａのベース層４の下端と同じ位置か、ベース層４の下端よりも上方に位置している。浅部１２ｂは、深部１２ａに平面視で隣接し、浅部１２ｂの下端は、深部１２ａの下端よりも上方に位置している。なお本実施の形態１では、深部１２ａと浅部１２ｂとの間におけるアノード層１２の下端の変化は緩慢であるが、これに限ったものではない。また本実施の形態１では、浅部１２ｂは深部１２ａによって囲まれているが、これに限ったものではない。
図２（ａ）〜図２（ｄ）は、ダイオード領域１ｂの第２トレンチ同士の間のメサ部を、半導体基板１の表面側から視た平面図である。図２（ａ）〜図２（ｄ）では、アノード層１２はコンター図のように示されている。具体的には、アノード層１２のうち、図１の断面構成の比較的下方に下端が位置する部分は濃く図示され、図１の断面構成の比較的上方に下端が位置する部分は薄く図示されている。なお、図２（ａ）〜図２（ｄ）において、第２トレンチの外郭と第２絶縁膜１３ａとは実質的に同じである。
図２（ａ）の構成は、図１の断面構成に相当する。図２（ａ）のように、深部１２ａが、第２絶縁膜１３ａに接する構成であってもよいし、図２（ｂ）のように、浅部１２ｂが、第２絶縁膜１３ａに接する構成であってもよい。また、図２（ａ）及び図２（ｂ）のように、深部１２ａ及び浅部１２ｂは、第２絶縁膜１３ａの延在方向と平行である状態で交互に配置されてもよいし、図２（ｃ）のように、第２絶縁膜１３ａの延在方向と直交する状態で交互に配置されてもよい。また、深部１２ａ及び浅部１２ｂの一方は、他方に囲まれるように島状に配置されていてもよい。なお、図２（ａ）〜図２（ｄ）は、深部１２ａ及び浅部１２ｂの配置例を示したものであり、図２（ａ）〜図２（ｄ）以外の配置が用いられてもよい。
図１に戻って、アノード層１２はエミッタ電極９と電気的に接続されている。図１の例では、アノード層１２の浅部１２ｂの上部の少なくとも一部は、エミッタ電極９に覆われ、当該エミッタ電極９と第２バリアメタル層１４を介して接続されている。つまり、図１の例では、アノード層１２の浅部１２ｂの上部の少なくとも一部と、エミッタ電極９との間には、層間絶縁膜などの絶縁膜が設けられていない。なお、アノード層１２の浅部１２ｂの上部の少なくとも一部は、エミッタ電極９と直接接続されてもよいが、図１のように第２バリアメタル層１４が配設された構成では、アノード層１２と、エミッタ電極９との間の接触抵抗を低減することができる。
＜実施の形態１の効果＞
一般的に、リカバリー損失を低減するためには、還流中にダイオード内に蓄積されるキャリアを抑制して、リカバリー電流を低減することが考えられる。このキャリアの抑制は、ダイオード領域１ｂのアノード層１２の不純物濃度を低くして、または、アノード層１２の全体を浅くして、還流中にダイオード内の電子キャリアの排出を効果的に促進することによって実現可能である。しかしながら、アノード層１２の不純物濃度を低くした構成、または、アノード層１２の全体を浅くした構成では、還流時のオン電圧が高くなる問題がある。またこれらの構成では、還流中にダイオード内に蓄積されたホールと、リカバリー動作中に高電界によりインパクトイオン化で発生したホールとを排出する際の抵抗が増加し、またリカバリー中の高電界にてアノード層１２の空乏層が電極まで到達しやすくなる。この結果として、リカバリー耐量が低下する問題がある。
これに対して本実施の形態１では、第２トレンチ電極１３ｃ同士に挟まれたダイオード領域のメサ部に、アノード層１２の深部１２ａ及び浅部１２ｂが配設されている。浅部１２ｂでは、電子に対する電位障壁が小さいため、還流動作中に、ドリフト層として機能する半導体基板１の残部からエミッタ電極９への電子の排出効率が高くなる。このため、ドリフト層中のキャリア密度を低く抑えることができ、リカバリー動作時のリカバリー損失を低減することができる。
また、アノード層１２の浅部１２ｂの上部の少なくとも一部は、エミッタ電極９に電気的に接続されているため、電子の排出はアノード層１２の深部１２ａを経由せずに、効率良く電子をエミッタ電極９に排出することができる。なお、電子を排出する機能を有する浅部１２ｂは、エミッタ電極９とショットキー接続されてもよいし、オーミック接続されてもよい。ただし、浅部１２ｂがエミッタ電極９とオーミック接続された構成によれば、浅部１２ｂがエミッタ電極９とショットキー接続された構成よりも、電子の排出効果を高めることができる。
また、アノード層１２の深部１２ａの下端は、ＩＧＢＴ領域１ａのベース層４の下端と同じ位置か、ベース層４の下端よりも上方に位置するため、耐圧の低下を抑えることができる。
また、浅部１２ｂは深部１２ａに隣接しているため、ホールに対する低抵抗領域を確保することができ、また空乏層がダイオードの表面に到達することを抑制することができる。なお、浅部１２ｂが深部１２ａによって囲まれるように構成した場合には、上記抑制効果などを高めることができる。
また、メサ部が第２トレンチ電極１３ｃ同士で挟まれていることから、第２トレンチ電極１３ｃの電位によるフィールドプレート効果で、アノード層１２の電位が上昇することを抑制することができる。なお、第２トレンチ電極１３ｃは、ゲート電極に接続されてもよいし、エミッタ電極９に接続されてもよいが、エミッタ電極９の電位は常にまたは概ね最低電位であるため、エミッタ電極９に接続した方が、上記抑制効果を高めることができる。また、第２トレンチ電極１３ｃのピッチは狭い方が、上記フィールドプレート効果を高めることができる。このため、第２トレンチ電極１３ｃのピッチは、一定距離以下のピッチであることが望ましく、例えば、１０μｍ以下のピッチであることが望ましい。
＜実施の形態２＞
図３は、本発明の実施の形態２に係る半導体装置であるＲＣ−ＩＧＢＴの構成を示す断面図である。以下、本実施の形態２に係る構成要素のうち、上述の構成要素と同じまたは類似する構成要素については同じまたは類似する参照符号を付し、異なる構成要素について主に説明する。
図３のＲＣ−ＩＧＢＴの構成は、図１のＲＣ−ＩＧＢＴの構成に、Ｐ＋型の第２コンタクト層２２が追加された構成である。第２コンタクト層２２は、ダイオード領域１ｂのメサ部のうち、浅部１２ｂの上部の少なくとも一部以外のアノード層１２の上部に配設されている。つまり、第２コンタクト層２２は、アノード層１２の浅部１２ｂのうち、エミッタ電極９と電気的に接続される少なくとも一部には配設されていない。なお、第２コンタクト層２２のＰ型の不純物濃度は、アノード層１２のＰ型の不純物濃度よりも高くなっている。
＜実施の形態２の効果＞
ダイオード領域１ｂに、高濃度の第２コンタクト層２２を配設することにより、アノード層１２とエミッタ電極９との接続性を高めることができる。これにより、還流動作時のオン電圧を低減することができ、リカバリー時のリカバリー耐量を良好に保つことができる。
一方、第２コンタクト層２２は、アノード層１２よりも高濃度であるため、電子に対しては高い電位障壁として作用する。しかしながら、本実施の形態２では、第２コンタクト層２２が、アノード層１２の浅部１２ｂのうち、エミッタ電極９と電気的に接続される少なくとも一部には配設されていないため、還流時の電子の排出を阻害せず、リカバリー損失を低減することができる。
図４は、本実施の形態２に係るＲＣ−ＩＧＢＴと対比される対比ＲＣ−ＩＧＢＴの構成を示す断面図である。対比ＲＣ−ＩＧＢＴでは、第２コンタクト層２２が、アノード層１２の浅部１２ｂのうち、エミッタ電極９と電気的に接続される全てに配設されている。
図５は、本実施の形態２に係るＲＣ−ＩＧＢＴ（図３）と、対比ＲＣ−ＩＧＢＴ（図４）とについて、リカバリー損失についてシミュレーションを行った結果を示す図である。本シミュレーションでは、ＲＣ−ＩＧＢＴのダイオード領域１ｂのみを切り出した構造を用いた。また、その構造の平面視において１組の第２トレンチ電極１３ｃの間に挟まれた第２コンタクト層２２及びアノード層１２の合計面積に対する、当該第２コンタクト層２２の面積の割合は５０％に設定した。なお、上記合計面積は、アノード電極（エミッタ電極９に対応）のコンタクト面積と同じである。第２コンタクト層２２の面積の割合については、実施の形態３で詳細に説明する。
図５の結果から分かるように、電子の排出を阻害する第２コンタクト層２２の上記割合が同じでも、第２コンタクト層２２が適切な位置に配設された本実施の形態２に係るＲＣ−ＩＧＢＴによれば、リカバリー損失の低減効果を高めることができる。つまり、第２コンタクト層２２が、浅部１２ｂの上部の少なくとも一部以外のアノード層１２の上部に配設されることによって、リカバリー損失の低減効果を高めることができる。このような本実施の形態２に係るＲＣ−ＩＧＢＴによれば、リカバリー損失を低減しながら、還流動作時のオン電圧を低減することができ、かつ、良好なリカバリー耐量を維持することができる。
＜実施の形態３＞
本発明の実施の形態３に係る半導体装置であるＲＣ−ＩＧＢＴの構成を示す断面図は、図３の断面図と概ね同じであることから、その図示は省略する。以下、本実施の形態３に係る構成要素のうち、上述の構成要素と同じまたは類似する構成要素については同じまたは類似する参照符号を付し、異なる構成要素について主に説明する。
本実施の形態３では、平面視において１組の第２トレンチ電極１３ｃの間に挟まれた第２コンタクト層２２及びアノード層１２の合計面積に対する、当該第２コンタクト層２２の面積の割合は、８０％以下である。また、本実施の形態４では、当該割合が３０％以上である。
図６（ａ）及び図６（ｂ）は、第２コンタクト層２２の面積の上記割合を説明するための図である。なお、図６（ａ）は、本実施の形態３に係るＲＣ−ＩＧＢＴに対応するシミュレーションのモデルを示す断面図である。図６（ｂ）は、本実施の形態３に係るＲＣ−ＩＧＢＴと対比される対比ＲＣ−ＩＧＢＴに対応するシミュレーションのモデルを示す断面図である。図６（ｂ）の対比ＲＣ−ＩＧＢＴでは、アノード層１２の下端の位置は、水平方向に対して概ね同一である。
平面視において１組の第２トレンチ電極１３ｃの間に挟まれた第２コンタクト層２２及びアノード層１２の合計面積は、図６（ａ）及び図６（ｂ）に示すように、エミッタ電極９のうちアノード電極として機能する部分のコンタクト面積Ｂと同じである。当該第２コンタクト層２２の面積は、図６（ａ）及び図６（ｂ）に示すように、第２コンタクト層２２の面積Ａ１，Ａ２，Ａ３と同じである。このため、上記割合は、（Ａ１＋Ａ２＋Ａ３）／Ｂで定義される。
＜実施の形態３の効果＞
図７は、リカバリー損失について、図６（ａ）及び図６（ｂ）のシミュレーション結果を示す図である。本実施の形態３に係るＲＣ−ＩＧＢＴに対応する図６（ａ）のモデルのシミュレーション結果は、実線で示され、対比ＲＣ−ＩＧＢＴに対応する図６（ｂ）のモデルのシミュレーション結果は、破線で示されている。
図７の破線から分かるように、対比ＲＣ−ＩＧＢＴでは、第２コンタクト層２２の面積割合が小さくなるにつれてリカバリー損失が低減しているが、リカバリー損失の低減の度合いが小さい。一方、図７の実線から分かるように、本実施の形態３に係るＲＣ−ＩＧＢＴでは、第２コンタクト層２２の面積割合が小さくなるにつれてリカバリー損失が低減する度合が大きい。そして、第２コンタクト層２２の面積割合が８０％以下であれば、損失の低減量は飽和しており、ほぼ同等の損失低減効果を得ることできる。本実施の形態３では、図７のシミュレーションによる検証に従い、第２コンタクト層２２の面積割合が８０％以下であるように構成されている。このような構成によれば、効果的にリカバリー損失を低減することができる。
なお、一般的に、第２コンタクト層２２の面積割合が小さくなると、アノード層１２とエミッタ電極９との接続抵抗が上昇し、還流動作時のオン電圧の悪化や、リカバリー時のリカバリー耐量の悪化の要因となる。そこで本実施の形態３では、第２コンタクト層２２の面積割合が３０％以上であるように構成されている。このような構成によれば、リカバリー損失を犠牲にすることなく、アノード層１２とエミッタ電極９との接続性を確保することができ、還流動作時のオン電圧や、リカバリー時のリカバリー耐量を良好に保つことができる。
＜実施の形態４＞
本発明の実施の形態４は、実施の形態１〜３に係るＲＣ−ＩＧＢＴを、製造コストの増大を抑制しつつ製造可能な製造方法に関する。図８は、本実施の形態４に係るＲＣ−ＩＧＢＴの製造方法を示す断面図である。以下、本実施の形態３に係る構成要素のうち、上述の構成要素と同じまたは類似する構成要素については同じまたは類似する参照符号を付して説明する。
図８に示すように、まず、ダイオード領域１ｂの半導体基板１の表面上に、注入マスクとして用いられるレジスト２６を選択的に形成する。その後、ＩＧＢＴ領域１ａの半導体基板１の表面と、ダイオード領域１ｂの半導体基板１の表面のうちレジスト２６から露出された露出部分とにＰ型の不純物を注入する。これにより、ＩＧＢＴ領域１ａには不純物部分２７が形成され、ダイオード領域１ｂの露出部分には不純物部分２８が形成される。
それから、不純物部分２７，２８の不純物を熱拡散する処理を行う。この熱拡散処理により、ＩＧＢＴ領域１ａにはベース層４が形成される。また、この熱拡散処理により、ダイオード領域１ｂには、不純物が注入された部分である不純物部分２８の少なくとも一部にアノード層１２の深部１２ａが形成され、当該少なくとも一部に平面視で隣接する部分に浅部１２ｂが形成される。
図９（ａ）〜図９（ｃ）は、レジスト２６のパターン、つまり注入マスクパターンの例を示す図である。図９（ａ）〜図９（ｃ）に示すように、レジスト２６のパターンには、縞型、格子型、ハニカム型のパターン、または、これらパターンを反転されたパターンなどを使用することができる。レジスト２６のパターンは、ベース層４とアノード層１２の必要な濃度差や熱拡散処理量に応じて選択される。なお、図９（ａ）〜図９（ｃ）は、レジスト２６のパターンの例を示したものであり、本実施の形態４に係るレジスト２６のパターンは、図９（ａ）〜図９（ｃ）のパターンに限定されるものではない。なお、実施の形態２に係るＲＣ−ＩＧＢＲを製造するためには、第２コンタクト層２２を形成するための別の注入マスクパターンも用いられる。
＜実施の形態４の効果＞
一般的なＲＣ−ＩＧＢＴでは、リカバリー損失を抑制できるように、ダイオード領域１ｂに形成されるアノード層１２に必要な不純物濃度は、ＩＧＢＴ領域１ａに形成されるベース層４の不純物濃度に必要な不純物濃度よりも低い。このため、ベース層４の不純物注入工程とアノード層１２の不純物注入工程とを一工程で行うと、製造コストの増大を抑制することはできるが、アノード層１２の不純物濃度が比較的高くなるため、リカバリー損失が大きくなる。
これに対して本実施の形態４に係る製造方法によれば、レジスト２６によってアノード層１２の不純物濃度を適切に低減することができるため、ベース層４の不純物注入工程とアノード層１２の不純物注入工程とを一工程で行うことができる。これにより、製造コストの増大を抑制しつつ、リカバリー損失が低減されたＲＣ−ＩＧＢＴを製造することができる。
＜変形例＞
以上の説明では、ＩＧＢＴ領域１ａに設けられたＩＧＢＴは、Ｎチャネルタイプの素子であることを前提としていたが、上記ＩＧＢＴにおいて全てのＰ型とＮ型とが反転された、Ｐチャネルタイプの素子であっても、上記と同様の効果が得られる。
また、以上の説明では、ＲＣ−ＩＧＢＴに用いられる半導体は、シリコンであるものとして説明したが、これに限ったものではなく、例えばシリコンカーバイドなどであってもよい。
なお、本発明は、その発明の範囲内において、各実施の形態及び各変形例を自由に組み合わせたり、各実施の形態及び各変形例を適宜、変形、省略したりすることが可能である。
１ 半導体基板、１ａ ＩＧＢＴ領域、１ｂ ダイオード領域、２ コレクタ層、３ バッファ層、４ ベース層、５ エミッタ層、６ 第１コンタクト層、７ａ 第１絶縁膜、７ｃ 第１トレンチ電極、９ エミッタ電極、１１ カソード層、１２ アノード層、１２ａ 深部、１２ｂ 浅部、１３ａ 第２絶縁膜、１３ｃ 第２トレンチ電極、２２ 第２コンタクト層、２６ レジスト。
本発明は、ＩＧＢＴとダイオードとを有する半導体装置及びその製造方法に関する。
＜実施の形態４＞
本発明の実施の形態４は、実施の形態１〜３に係るＲＣ−ＩＧＢＴを、製造コストの増大を抑制しつつ製造可能な製造方法に関する。図８は、本実施の形態４に係るＲＣ−ＩＧＢＴの製造方法を示す断面図である。以下、本実施の形態４に係る構成要素のうち、上述の構成要素と同じまたは類似する構成要素については同じまたは類似する参照符号を付して説明する。
図９（ａ）〜図９（ｃ）は、レジスト２６のパターン、つまり注入マスクパターンの例を示す図である。図９（ａ）〜図９（ｃ）に示すように、レジスト２６のパターンには、縞型、格子型、ハニカム型のパターン、または、これらパターンを反転されたパターンなどを使用することができる。レジスト２６のパターンは、ベース層４とアノード層１２の必要な濃度差や熱拡散処理量に応じて選択される。なお、図９（ａ）〜図９（ｃ）は、レジスト２６のパターンの例を示したものであり、本実施の形態４に係るレジスト２６のパターンは、図９（ａ）〜図９（ｃ）のパターンに限定されるものではない。なお、実施の形態２に係るＲＣ−ＩＧＢＴを製造するためには、第２コンタクト層２２を形成するための別の注入マスクパターンも用いられる。

Claims (5)

  1. 平面視においてＩＧＢＴ領域及びダイオード領域が規定された第１導電型の半導体基板と、
    前記ＩＧＢＴ領域の前記半導体基板の裏面側に配設された第２導電型のコレクタ層と、
    前記ＩＧＢＴ領域の前記半導体基板の表面側に配設された第２導電型のベース層と、
    前記ベース層の上部に選択的に配設された第１導電型のエミッタ層と、
    前記ベース層の上部に選択的に配設され、前記ベース層よりも不純物濃度が高い第２導電型の第１コンタクト層と、
    前記エミッタ層から前記ベース層を介して前記半導体基板に達する複数の第１トレンチ内に複数の第１絶縁膜を介してそれぞれ配設された複数の第１トレンチ電極と、
    前記エミッタ層及び前記第１コンタクト層と電気的に接続されたエミッタ電極と、
    前記ダイオード領域の前記半導体基板の裏面側に配設され、前記半導体基板よりも不純物濃度が高い第１導電型のカソード層と、
    前記ダイオード領域の前記半導体基板の表面側に配設された第２導電型のアノード層と、
    前記アノード層から前記半導体基板に達する複数の第２トレンチ内に複数の第２絶縁膜を介してそれぞれ配設され、平面視において前記アノード層を挟む複数の第２トレンチ電極と、
    を備え、
    前記複数の第１トレンチ電極の少なくともいずれか一つは、ゲート電極と電気的に接続され、
    前記複数の第２トレンチ電極のそれぞれは、前記ゲート電極または前記エミッタ電極と電気的に接続され、
    前記アノード層は、前記ベース層の下端と同じ位置か、前記ベース層の下端よりも上方に位置する下端を有する第１部分と、前記第１部分に平面視で隣接し、前記第１部分の下端よりも下端が上方に位置する第２部分とを含み、
    前記アノード層の前記第２部分の上部の少なくとも一部は、前記エミッタ電極に覆われ、当該エミッタ電極と電気的に接続されている、半導体装置。
  2. 請求項１に記載の半導体装置であって、
    前記第２部分の上部の前記少なくとも一部以外の前記アノード層の上部に配設され、前記アノード層よりも不純物濃度が高い第２導電型の第２コンタクト層をさらに備える、半導体装置。
  3. 請求項２に記載の半導体装置であって、
    平面視において１組の前記第２トレンチ電極の間に挟まれた前記第２コンタクト層及び前記アノード層の合計面積に対する、当該第２コンタクト層の面積の割合は、８０％以下である、半導体装置。
  4. 請求項２または請求項３に記載の半導体装置であって、
    平面視において１組の前記第２トレンチ電極の間に挟まれた前記第２コンタクト層及び前記アノード層の合計面積に対する、当該第２コンタクト層の面積の割合は、３０％以上である、半導体装置。
  5. 請求項１から請求項４のうちのいずれか１項に記載の半導体装置の製造方法であって、
    前記ダイオード領域の前記半導体基板の表面上にレジストを選択的に形成し、
    前記ＩＧＢＴ領域の前記半導体基板の表面と、前記ダイオード領域の前記半導体基板の表面のうち前記レジストから露出された部分とに第２導電型の不純物を注入し、
    前記不純物を熱拡散することにより、前記ＩＧＢＴ領域に前記ベース層を形成し、前記ダイオード領域の前記不純物が注入された部分の少なくとも一部に前記第１部分を形成し、当該少なくとも一部に平面視で隣接する部分に前記第２部分を形成する、半導体装置の製造方法。
JP2019173680A 2019-09-25 2019-09-25 半導体装置及びその製造方法 Active JP7241656B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2019173680A JP7241656B2 (ja) 2019-09-25 2019-09-25 半導体装置及びその製造方法
US16/928,282 US11322604B2 (en) 2019-09-25 2020-07-14 Semiconductor device and manufacturing method thereof
DE102020122405.2A DE102020122405A1 (de) 2019-09-25 2020-08-27 Halbleitervorrichtung und Herstellungsverfahren dafür
CN202010987022.7A CN112563321A (zh) 2019-09-25 2020-09-18 半导体装置及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2019173680A JP7241656B2 (ja) 2019-09-25 2019-09-25 半導体装置及びその製造方法

Publications (2)

Publication Number Publication Date
JP2021052078A true JP2021052078A (ja) 2021-04-01
JP7241656B2 JP7241656B2 (ja) 2023-03-17

Family

ID=74846684

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019173680A Active JP7241656B2 (ja) 2019-09-25 2019-09-25 半導体装置及びその製造方法

Country Status (4)

Country Link
US (1) US11322604B2 (ja)
JP (1) JP7241656B2 (ja)
CN (1) CN112563321A (ja)
DE (1) DE102020122405A1 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102019133030B4 (de) * 2019-12-04 2023-05-04 Infineon Technologies Austria Ag Bipolartransistor mit isoliertem gate enthaltende halbleitervorrichtung und herstellungsverfahren
CN113990926B (zh) * 2021-10-26 2023-11-24 电子科技大学 一种降低集成二极管反向恢复损耗的rc-igbt结构
CN114203802A (zh) * 2021-12-10 2022-03-18 电子科技大学 一种降低集成二极管反向恢复损耗的rc-igbt结构

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008053648A (ja) * 2006-08-28 2008-03-06 Mitsubishi Electric Corp 絶縁ゲート型半導体装置及びその製造方法
JP2011199041A (ja) * 2010-03-19 2011-10-06 Toshiba Corp 半導体装置
JP2012054403A (ja) * 2010-09-01 2012-03-15 Denso Corp 半導体装置
JP2014093486A (ja) * 2012-11-06 2014-05-19 Denso Corp 半導体装置
JP2016111077A (ja) * 2014-12-03 2016-06-20 三菱電機株式会社 電力用半導体装置

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4799829B2 (ja) 2003-08-27 2011-10-26 三菱電機株式会社 絶縁ゲート型トランジスタ及びインバータ回路
JP5017850B2 (ja) * 2005-11-30 2012-09-05 株式会社日立製作所 電力用半導体装置およびそれを用いた電力変換装置
US8716746B2 (en) * 2010-08-17 2014-05-06 Denso Corporation Semiconductor device
US8384151B2 (en) 2011-01-17 2013-02-26 Infineon Technologies Austria Ag Semiconductor device and a reverse conducting IGBT
DE112012007249B4 (de) * 2012-12-20 2021-02-04 Denso Corporation Halbleitervorrichtung
JP6181597B2 (ja) * 2014-04-28 2017-08-16 トヨタ自動車株式会社 半導体装置及び半導体装置の製造方法
JP2016058654A (ja) * 2014-09-11 2016-04-21 株式会社東芝 半導体装置
JP6524666B2 (ja) * 2015-01-15 2019-06-05 富士電機株式会社 半導体装置
JP6756376B2 (ja) * 2016-11-16 2020-09-16 富士電機株式会社 半導体装置
JP7013668B2 (ja) * 2017-04-06 2022-02-01 富士電機株式会社 半導体装置
JP7003688B2 (ja) * 2018-01-25 2022-01-20 株式会社デンソー 半導体装置及びその製造方法
CN110021658A (zh) * 2019-04-16 2019-07-16 西安电子科技大学 具有阳极短路npn管结构的深氧化沟槽横向绝缘栅双极型晶体管及其制作方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008053648A (ja) * 2006-08-28 2008-03-06 Mitsubishi Electric Corp 絶縁ゲート型半導体装置及びその製造方法
JP2011199041A (ja) * 2010-03-19 2011-10-06 Toshiba Corp 半導体装置
JP2012054403A (ja) * 2010-09-01 2012-03-15 Denso Corp 半導体装置
JP2014093486A (ja) * 2012-11-06 2014-05-19 Denso Corp 半導体装置
JP2016111077A (ja) * 2014-12-03 2016-06-20 三菱電機株式会社 電力用半導体装置

Also Published As

Publication number Publication date
US11322604B2 (en) 2022-05-03
JP7241656B2 (ja) 2023-03-17
CN112563321A (zh) 2021-03-26
DE102020122405A1 (de) 2021-03-25
US20210091216A1 (en) 2021-03-25

Similar Documents

Publication Publication Date Title
CN109964317B (zh) 半导体装置
JP4967236B2 (ja) 半導体素子
JP6119577B2 (ja) 半導体装置
JP6676988B2 (ja) 半導体装置
WO2017033315A1 (ja) 半導体素子
CN107534042B (zh) 半导体装置
US11349020B2 (en) Semiconductor device and semiconductor device manufacturing method
US11322604B2 (en) Semiconductor device and manufacturing method thereof
JP2013115223A (ja) 半導体装置
CN110649090A (zh) 半导体装置、半导体装置的制造方法
JP5652409B2 (ja) 半導体素子
JP2015195366A (ja) 半導体装置
JP6353804B2 (ja) 半導体装置及びそれを用いた電力変換装置
JP5261893B2 (ja) トレンチ型絶縁ゲートバイポーラトランジスタ
JP6598756B2 (ja) 電力用半導体装置およびその製造方法
CN111668212A (zh) 半导体装置
WO2015107614A1 (ja) 電力用半導体装置
JP7488778B2 (ja) 半導体装置
JP6806213B2 (ja) 半導体素子
JP6954333B2 (ja) 半導体装置
JP2018186111A (ja) 半導体装置及び半導体装置の製造方法
CN113169226B (zh) 半导体装置
KR101534104B1 (ko) 반도체 소자
JP2020039001A (ja) 半導体装置及び半導体装置の製造方法
JPH1140818A (ja) 半導体装置

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200623

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210908

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20220908

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220913

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20221007

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20230207

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230307

R150 Certificate of patent or registration of utility model

Ref document number: 7241656

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150