DE112012007249B4 - Halbleitervorrichtung - Google Patents

Halbleitervorrichtung Download PDF

Info

Publication number
DE112012007249B4
DE112012007249B4 DE112012007249.9T DE112012007249T DE112012007249B4 DE 112012007249 B4 DE112012007249 B4 DE 112012007249B4 DE 112012007249 T DE112012007249 T DE 112012007249T DE 112012007249 B4 DE112012007249 B4 DE 112012007249B4
Authority
DE
Germany
Prior art keywords
layer
front surface
semiconductor substrate
diode
igbt
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE112012007249.9T
Other languages
English (en)
Other versions
DE112012007249T5 (de
Inventor
Satoru KAMEYAMA
Keisuke Kimura
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Publication of DE112012007249T5 publication Critical patent/DE112012007249T5/de
Application granted granted Critical
Publication of DE112012007249B4 publication Critical patent/DE112012007249B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0617—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type
    • H01L27/0629—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type in combination with diodes, or resistors, or capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0804—Emitter regions of bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0821—Collector regions of bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/083—Anode or cathode regions of thyristors or gated bipolar-mode devices
    • H01L29/0834—Anode regions of thyristors or gated bipolar-mode devices, e.g. supplementary regions surrounding anode regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes

Abstract

Halbleitervorrichtung (2; 52; 54; 56), in der ein IGBT-Bereich (18) und ein Diodenbereich (16) auf einem Halbleitersubstrat (4) gebildet sind, wobei die Halbleitervorrichtung (2; 52; 54; 56) eine vordere Oberflächenelektrode (6) aufweist, die auf einer vorderen Oberfläche des Halbleitersubstrats (4) bereitgestellt ist, und eine rückseitige Oberflächenelektrode (14) aufweist, die auf einer rückseitigen Oberfläche des Halbleitersubstrats (4) bereitgestellt ist, wobei der IGBT-Bereich (18) aufweist:eine Kollektorschicht (36) eines ersten Leitfähigkeitstyps, wobei die Kollektorschicht (36) in Kontakt mit der rückseitigen Oberflächenelektrode (14) ist;eine IGBT-Driftschicht (24) eines zweiten Leitfähigkeitstyps, wobei die IGBT-Driftschicht (24) auf einer vorderen Oberflächenseite des Halbleitersubstrats (4) mit Bezug auf die Kollektorschicht (36) bereitgestellt ist;eine Körperschicht (34) des ersten Leitfähigkeitstyps, wobei die Körperschicht (34) auf der vorderen Oberflächenseite des Halbleitersubstrats (4) mit Bezug auf die IGBT-Driftschicht (24) bereitgestellt ist und die Körperschicht (34) in Kontakt mit der vorderen Oberflächenelektrode (6) ist;Gateelektroden (48), die jeweils innerhalb eines Grabens (44) platziert sind, der sich von der vorderen Oberfläche des Halbleitersubstrats (4) zu der IGBT-Driftschicht (24) erstreckt und von dem Halbleitersubstrat (4) und der vorderen Oberflächenelektrode (6) durch eine Isolationsschicht (12; 46) isoliert ist; undeine Emitterschicht (32) des zweiten Leitfähigkeitstyps, wobei die Emitterschicht (32) teilweise zwischen der Körperschicht (34) und der vorderen Oberflächenelektrode (6) bereitgestellt ist, und die Emitterschicht (32) in Kontakt mit der Isolationsschicht (46) der Gateelektrode (48) und der vorderen Oberflächenelektrode (6) ist, wobei der Diodenbereich (16) aufweist:eine Kathodenschicht (28) des zweiten Leitfähigkeitstyps, wobei die Kathodenschicht (28) in Kontakt mit der rückseitigen Oberflächenelektrode (14) ist;eine Diodendriftschicht (24) des zweiten Leitfähigkeitstyps, wobei die Diodendriftschicht (24) auf der vorderen Oberflächenseite des Halbleitersubstrats (4) mit Bezug auf die Kathodenschicht (28) bereitgestellt ist und die Diodendriftschicht (24) eine niedrigere Verunreinigungskonzentration als die Kathodenschicht (28) hat;eine Anodenschicht (22) des ersten Leitfähigkeitstyps, wobei die Anodenschicht (22) auf der vorderen Oberflächenseite des Halbleitersubstrats (4) mit Bezug auf die Diodendriftschicht (24) bereitgestellt ist und die Anodenschicht (22) in Kontakt mit der vorderen Oberflächenelektrode (6) steht;Grabenelektroden (42), die jeweils innerhalb eines Grabens (38) platziert sind, der sich von der vorderen Oberfläche des Halbleitersubstrats (4) zu der Diodendriftschicht (24) erstreckt und von dem Halbleitersubstrat (4) durch eine Isolationsschicht (40) isoliert ist; undeine Anodenkontaktschicht (20) des ersten Leitfähigkeitstyps, wobei die Anodenkontaktschicht (20) teilweise zwischen der Anodenschicht (22) und der vorderen Oberflächenelektrode (6) bereitgestellt ist, und die Anodenkontaktschicht (20) eine höhere Verunreinigungskonzentration als die Anodenschicht (22) hat,der IGBT-Bereich (18) durch die Gateelektroden (48), die einander benachbart sind, in Einheits-IGBT-Bereiche eingeteilt ist,in einem Einheits-IGBT-Bereich (18a), der benachbart zu dem Diodenbereich (16) ist, die Emitterschicht (32) in einer Aufsicht auf die vordere Oberfläche des Halbleitersubstrats (4) zwischen zwei Gateelektroden (48) platziert ist und sich so von einer der Gateelektroden (48) zu der anderen der Gateelektroden (48) erstreckt, dass die Körperschicht (34) in rechteckige Bereiche eingeteilt ist,wobei der Diodenbereich (16) in Einheitsdiodenbereiche durch die Gateelektrode (48) und die Grabenelektrode (42), die der Gateelektrode (48) benachbart ist oder durch die Grabenelektroden (42), die einander benachbart sind, eingeteilt ist, undin einem Einheitsdiodenbereich (18a), der dem IGBT-Bereich (18) benachbart ist, in einer Aufsicht auf eine vordere Oberfläche des Halbleitersubstrats (4):(i) die Anodenschicht (22) und die Anodenkontaktschicht (22) gemischt platziert sind, und(ii) die Anodenkontaktschicht (20) zumindest an einem Ort platziert ist, der der Emitterschicht (32) gegenüber liegt, wobei die Gateelektrode (48) dazwischen liegt.

Description

  • Technisches Gebiet
  • Eine hierin offenbarte Technologie bezieht sich auf Halbleitervorrichtungen.
  • Hintergrund
  • Die Druckschrift JP 2012 - 43 890 A offenbart eine Halbleitervorrichtung, in der ein IGBT-Bereich und ein Diodenbereich auf einem Halbleitersubstrat gebildet sind. Die Halbleitervorrichtung hat eine vordere Oberflächenelektrode, die auf einer vorderen Oberfläche des Halbleitersubstrats bereitgestellt ist, und eine rückseitige Oberflächenelektrode, die auf einer rückseitigen Oberfläche des Halbleitersubstrats bereitgestellt ist. Der IGBT-Bereich enthält: eine Kollektorschicht eines ersten Leitfähigkeitstyps, wobei die Kollektorschicht in Kontakt mit der rückseitigen Oberflächenelektrode ist; eine IGBT-Driftschicht eines zweiten Leitfähigkeitstyps, wobei die IGBT-Driftschicht auf einer vorderen Oberflächenseite des Halbleitersubstrats mit Bezug auf die Kollektorschicht bereitgestellt ist; eine Körperschicht des ersten Leitfähigkeitstyps, wobei die Körperschicht auf der vorderen Oberflächenseite des Halbleitersubstrats mit Bezug auf die IGBT-Driftschicht bereitgestellt ist, und die Körperschicht in Kontakt mit der vorderen Oberflächenelektrode ist; eine Gateelektrode, die innerhalb eines Grabens platziert ist, der sich von der vorderen Oberfläche des Halbleitersubstrats zu der IGBT-Driftschicht erstreckt und von dem Halbleitersubstrat und der vorderen Oberflächenelektrode durch eine Isolationsschicht isoliert ist; und eine Emitterschicht des zweiten Leitfähigkeitstyps, wobei die Emitterschicht teilweise zwischen der Körperschicht und der vorderen Oberflächenelektrode bereitgestellt ist, und die Emitterschicht in Kontakt mit der Isolationsschicht der Gateelektrode und der vorderen Oberflächenelektrode ist. Der Diodenbereich enthält: eine Kathodenschicht des zweiten Leitfähigkeitstyps, wobei die Kathodenschicht in Kontakt mit der rückseitigen Oberflächenelektrode ist; eine Diodendriftschicht des zweiten Leitfähigkeitstyps, wobei die Diodendriftschicht auf der vorderen Oberflächenseite des Halbleitersubstrats mit Bezug auf die Kathodenschicht bereitgestellt ist, und die Diodendriftschicht eine niedrigere Verunreinigungskonzentration als die Kathodenschicht hat; eine Anodenschicht des ersten Leitfähigkeitstyps, wobei die Anodenschicht auf der vorderen Oberflächenseite des Halbleitersubstrats mit Bezug auf die Diodendriftschicht bereitgestellt ist, und die Anodenschicht in Kontakt mit der vorderen Oberflächenelektrode ist; eine Grabenelektrode, die innerhalb eines Grabens bereitgestellt ist, der sich von der vorderen Oberfläche des Halbleitersubstrats zu der Diodendriftschicht erstreckt und von dem Halbleitersubstrat durch eine Isolationsschicht isoliert ist; und eine Anodenkontaktschicht des ersten Leitfähigkeitstyps, wobei die Anodenkontaktschicht zwischen der Anodenschicht und der vorderen Oberflächenelektrode bereitgestellt ist, und die Anodenkontaktschicht eine höhere Verunreinigungskonzentration als die Anodenschicht hat. Der Diodenbereich ist durch die Gateelektrode oder durch die Grabenelektrode in Einheitsdiodenbereiche eingeteilt.
  • Die Druckschriften US 2010 / 0 156 506 A1 , US 2009 / 0 001 411 A1 und US 2012/0025874 A1 offenbaren Halbleitervorrichtungen.
  • Zusammenfassung der Erfindung
  • Technisches Problem
  • Ein Bilden einer breiten Anodenkontaktschicht in einem Diodenbereich verursacht, dass eine Menge an Lochinjektion von der Anodenkontaktschicht in eine Diodendriftschicht groß ist, sodass dort ein Schaltverlust anwächst. Aus diesem Grund ist es für eine Reduzierung des Schaltverlusts während des Diodenbetriebs bevorzugt, dass der Anteil der Anodenkontaktschicht in dem Diodenbereich reduziert wird. Jedoch resultiert ein einfaches Kleinermachen der Anodenkontaktschicht in einer großen Fluktuation in einer Vorwärtsspannung aufgrund einer Gateinterferenz während des Diodenbetriebs.
  • Lösung des technischen Problems
  • Hierin ist eine Halbleitervorrichtung gemäß dem Patentanspruch 1 offenbart. Die oben beschriebene Halbleitervorrichtung ist so konfiguriert, dass in dem Einheitsdiodenbereich, der dem IGBT-Bereich benachbart ist, die Anodenkontaktschicht nicht ganz, sondern nur teilweise gebildet ist. In solch einer Konfiguration kann eine Injektionsmenge von Löchern aus der Anodenkontaktschicht in die Diodendriftschicht während eines Diodenbetriebs reduziert wird. Dies ermöglicht es, die umgekehrte Erholungscharakteristik des Diodenbereichs zu verbessern und einen Schaltverlust zu reduzieren.
  • Ferner ermöglicht es die oben beschriebene Halbleitervorrichtung, den Einfluss einer Gateinterferenz während des Diodenbetriebs zu unterdrücken. Das heißt, dass selbst in einem Fall, in dem während eines Diodenbetriebs das Anlegen einer Gatespannung an die Gateelektrode des IGBT-Bereichs verursacht, dass ein Kanal, der die Emitterschicht und die IGBT-Driftschicht verbindet, nahe der Gateelektrode zu bilden ist, eine Reduktion von Löchern, die der Bildung des Kanals zugeordnet wird, unterdrückt werden kann, weil in dem Einheitsdiodenbereich, der dem IGBT-Bereich benachbart ist, die Anodenkontaktschicht mit der dazwischen angeordneten Elektrode an dem Ort gegenüber der Emitterschicht gebildet ist. Dies ermöglicht es, eine Fluktuation in einer Vorwärtsspannung aufgrund der Gateinterferenz während eines Diodenbetriebs zu unterdrücken.
  • Figurenliste
    • 1 ist eine Aufsicht auf eine Halbleitervorrichtung nach Ausführungsbeispiel 1.
    • 2 ist eine Querschnittsansicht, die entlang der Linie II-II von 1 aufgenommen wurde.
    • 3 ist eine Querschnittsansicht, die entlang der Linie III-III von 1 aufgenommen wurde.
    • 4 ist eine Aufsicht auf eine Halbleitervorrichtung gemäß einer Modifikation.
    • 5 ist eine Aufsicht auf eine Halbleitervorrichtung gemäß einer Modifikation.
    • 6 ist eine Aufsicht einer Halbleitervorrichtung gemäß einer Modifikation.
    • 7 ist eine Aufsicht auf eine Halbleitervorrichtung gemäß einer Modifikation.
  • Beschreibung von Ausführungsbeispielen
  • Die hierin offenbarte Halbleitervorrichtung kann so konfiguriert sein, dass in dem Einheitsdiodenbereich, der dem IGBT-Bereich benachbart ist, wenn er in einer Aufsicht der vorderen Oberfläche des Halbleitersubstrats gesehen wird, die Anodenkontaktschicht und die Anodenschicht abwechselnd mit Bezug auf eine Richtung platziert sind, in die sich die Gateelektrode erstreckt.
  • Die oben beschriebene Halbleitervorrichtung ermöglicht es, dass in dem Einheitsdiodenbereich, der dem IGBT-Bereich benachbart ist, die Anodenkontaktschicht an dem Ort gegenüber der Emitterschicht mit der dazwischen angebrachten Gateelektrode bleibt und zur gleichen Zeit ermöglicht sie es, den Anteil der Anodenkontaktschicht in dem Einheitsdiodenbereich zu reduzieren.
  • Die hierin offenbarte Halbleitervorrichtung kann so konfiguriert sein, dass in dem Einheitsdiodenbereich, der dem IGBT-Bereich benachbart ist, wenn er in einer Aufsicht auf die vordere Oberfläche des Halbleitersubstrats gesehen wird, die Anodenkontaktschicht nahe der Gateelektrode mit Bezug auf eine Richtung orthogonal zu der Richtung platziert ist, in der sich die Gateelektrode erstreckt, und dass die Anodenschicht in einer Mitte des Einheitsdiodenbereichs mit Bezug auf die orthogonale Richtung platziert ist.
  • Die oben beschriebene Halbleitervorrichtung ermöglicht es, dass in dem Einheitsdiodenbereich, der dem IGBT-Bereich benachbart ist, die Anodenkontaktschicht an dem Ort gegenüber der Emitterschicht mit der dazwischen angeordneten Gateelektrode bleibt und zur gleichen Zeit ermöglicht sie es, den Anteil der Anodenkontaktschicht in dem Einheitsdiodenbereich zu reduzieren.
  • Ausführungsbeispiele
  • Eine Halbleitervorrichtung 2, die in 1 bis 3 gezeigt wird, ist ein RC-IGBT, in dem ein IGBT und eine Diode auf einem Halbleitersubstrat 4 gebildet sind. Es soll bemerkt werden, dass die Aufsicht, die in 1 gezeigt wird, eine vordere Oberflächenelektrode 6, die auf einer vorderseitigen Oberfläche des Halbleitersubstrats 4 gebildet ist, nicht illustriert und die vordere Oberfläche des Halbleitersubstrats 4 illustriert. Ferner hat die Halbleitervorrichtung 2 eine Vielzahl von IGBT-Bereichen und eine Vielzahl von Diodenbereichen, die abwechselnd platziert sind, und hat eine Vielzahl von Grenzen zwischen den IGBT-Bereichen und den Diodenbereichen. 1 bis 3 illustrieren eine der Vielzahl von Grenzen zwischen den IGBT-Bereichen und den Diodenbereichen, und jede der Vielzahl von Grenzen der Halbleitervorrichtung 2 hat die gleiche Konfiguration wie die, die in 1 bis 3 illustriert ist.
  • Die Halbleitervorrichtung 2 enthält das Halbleitersubstrat 4, ein Dummygate 8, ein isoliertes Gate 10, eine vordere Oberflächenisolationsschicht 12, die vordere Oberflächenelektrode 6, und eine rückseitige Oberflächenelektrode 14. Das Dummygate 8, das isolierte Gate 10 und die vorderseitige Oberflächenisolationsschicht 12 sind auf einer vorderen Oberflächenseite des Halbleitersubstrats 4 gebildet. Die vordere Oberflächenelektrode 6 ist in Kontakt mit der vorderen Oberfläche des Halbleitersubstrats 4. Die rückseitige Oberflächenelektrode 14 ist in Kontakt mit einer rückseitigen Oberfläche des Halbleitersubstrats 4. Das Dummygate 8 und das isolierte Gate 10 sind an im Wesentlichen regelmäßigen Abständen in dem Halbleitersubstrat 4 gebildet. Das Halbleitersubstrat 4 enthält einen Diodenbereich 16 und einen IGBT-Bereich 18.
  • Wie in 2 und 3 gezeigt, ist in dem Diodenbereich 16 eine Anodenkontaktschicht 20, die aus einem Halbleiter eines P-Typs mit einer hohen Verunreinigungskonzentration gemacht ist, eine Anodenschicht 22, die aus einem Halbleiter eines P-Typs gemacht ist, eine Driftschicht 24, die aus einem Halbleiter des N-Typs gemacht ist und eine niedrige Verunreinigungskonzentration hat, eine Pufferschicht 26, die aus einem Halbleiter des N-Typs gemacht ist, und eine Kathodenschicht 28, die aus einem Halbleiter des N-Typs gemacht ist und eine hohe Verunreinigungskonzentration hat, gebildet. Die Anodenkontaktschicht 20 und die Anodenschicht 22 liegen an der vorderen Oberfläche des Halbleitersubstrats 4 außen und sind in Kontakt mit der vorderen Oberflächenelektrode 6. Die Anodenkontaktschicht 20 ist teilweise in einem Oberflächenteil der Anodenschicht 22 gebildet. Die Driftschicht 24 ist auf einer rückseitigen Oberfläche der Anodenschicht 22 gebildet. Die Pufferschicht 26 ist auf einer rückseitigen Oberfläche der Driftschicht 24 gebildet. Die Kathodenschicht 28 ist auf einer rückseitigen Oberfläche der Pufferschicht 26 gebildet. Die Kathodenschicht 28 liegt an der rückseitigen Oberfläche des Halbleitersubstrats 4 außen und ist in Kontakt mit der rückseitigen Oberflächenelektrode 14.
  • In dem IGBT-Bereich 18 sind eine Körperkontaktschicht 30, die aus einem Halbleiter des P-Typs mit einer hohen Verunreinigungskonzentration gemacht ist, eine Emitterschicht 32, die aus einem Halbleiter des N-Typs mit einer hohen Verunreinigungskonzentration gemacht ist, eine Körperschicht 34, die aus einem Halbleiter des P-Typs gemacht ist, eine Driftschicht 24, die aus einem Halbleiter des N-Typs mit einer niedrigen Verunreinigungskonzentration gemacht ist, eine Pufferschicht 26, die aus einem Halbleiter des N-Typs gemacht ist, und eine Kollektorschicht 32, die aus einem Halbleiter des P-Typs mit einer hohen Verunreinigungskonzentration gemacht ist, gebildet. Die Körperkontaktschicht 30, die Emitterschicht 32 und die Körperschicht 34 liegen an der vorderen Oberfläche des Halbleitersubstrats 4 außen und sind in Kontakt mit der vorderen Oberflächenelektrode 6. Die Körperkontaktschicht 30 und die Emitterschicht 32 sind teilweise in einem Oberflächenteil der Körperschicht 34 gebildet. Die Driftschicht 24 ist auf einer rückseitigen Oberfläche der Körperschicht 34 gebildet. Die Pufferschicht 26 ist auf einer rückseitigen Oberfläche der Driftschicht 24 gebildet. Die Kollektorschicht 36 ist auf einer rückseitigen Oberfläche der Pufferschicht 26 gebildet. Die Kollektorschicht 36 liegt an der rückseitigen Oberfläche des Halbleitersubstrats 4 außen und ist in Kontakt mit der rückseitigen Oberflächenelektrode 14.
  • In der Halbleitervorrichtung 2 sind die Driftschicht 24 (auch als eine „Diodendriftschicht“ bezeichnet) des Diodenbereichs 16 und die Driftschicht 24 (auch als eine „IGBT-Driftschicht“ bezeichnet) des IGBT-Bereichs 18 als eine gemeinsame Schicht gebildet. In der Halbleitervorrichtung 2 sind die Pufferschicht 26 des Diodenbereichs 16 und die Pufferschicht 26 des IGBT-Bereichs 18 als eine gemeinsame Schicht gebildet. Ferner sind in der Halbleitervorrichtung 2 die Anodenschicht 22 des Diodenbereichs 16 und die Körperschicht 34 des IGBT-Bereichs 18 als eine gemeinsame Schicht gebildet. Mit anderen Worten sind die Anodenschicht 22 des Diodenbereichs 16 und die Körperschicht 34 des IGBT-Bereichs 18 bei der gleichen Tiefe von der vorderen Oberfläche des Halbleitersubstrats 4 und haben die gleiche Verunreinigungskonzentration.
  • In dem Diodenbereich 16 geht das Dummygate 8 durch die Anodenschicht 22 von der vorderen Oberflächenseite des Halbleitersubstrats 4 und reicht bis in die Driftschicht 24. Das Dummygate 8 enthält eine Dummygateisolationsschicht 40 und eine Dummygateelektrode 42. Die Dummygateisolationsschicht 40 ist auf einer inneren Seite eines Grabens 38 gebildet, der auf der vorderen Oberflächenseite des Halbleitersubstrats 4 gebildet ist. Die Dummygateelektrode 42 ist mit der Dummygateisolationsschicht 40 bedeckt und füllt den Graben 38. Die Dummygateelektrode 42 ist in Kontakt mit der vorderen Oberflächenelektrode 6 und ist elektrisch mit der vorderen Oberflächenelektrode 6 verbunden.
  • In dem IGBT-Bereich 18 geht das isolierte Gate 10 durch die Körperschicht 24 von der vorderen Oberflächenseite des Halbleitersubstrats 4 und reicht bis in die Driftschicht 24. Das isolierte Gate 10 enthält eine Gateisolationsschicht 46 und eine Gateelektrode 48. Die Gateisolationsschicht 46 ist auf einer inneren Wand eines Grabens 44 auf der vorderen Oberflächenseite des Halbleitersubstrats 4 gebildet. Die Gateelektrode 48 ist mit der Gateisolationsschicht 46 bedeckt und füllt den Graben 44. Die Gateelektrode 48 ist von der vorderen Oberflächenelektrode 6 durch die vordere Oberflächenisolationsschicht 12 isoliert. Die Gateelektrode 48 ist elektrisch mit einem Gateelektrodenanschluss verbunden (nicht illustriert) .
  • Der Diodenbereich 16 enthält eine Vielzahl von Einheitsdiodenbereichen, die von einander durch den Graben 38 des Dummygates 8 oder dem Graben 44 des isolierten Gates 10 getrennt sind. Der IGBT-Bereich 18 enthält eine Vielzahl von Einheits-IGBT-Bereichen, die voneinander durch den Graben 44 des isolierten Gates 10 getrennt sind. In dem Folgenden wird ein Einheitsdiodenbereich, der dem IGBT-Bereich 18 benachbart ist, insbesondere als ein „Einheitsdiodenbereich 16a“ bezeichnet, und ein Einheits-IGBT-Bereich, der dem Einheitsdiodenbereich 16a benachbart ist, wird insbesondere als „Einheits-IGBT-Bereich 18a“ bezeichnet.
  • Das Folgende beschreibt Merkmale einer Platzierung, wie sie in einer Aufsicht des Halbleitersubstrats 4, wie sie in 1 gezeigt ist, gesehen werden. In dem IGBT-Bereich 18 ist die Emitterschicht 32 zwischen zwei isolierten Gates 10, die Seite an Seite platziert sind, platziert und erstreckt sich von einem der isolierten Gates 10 zu dem anderen der isolierten Gates 10 in eine Richtung (in eine Richtung entlang der X-Achse der Zeichnung) orthogonal zu einer Richtung (d.h. einer Richtung entlang der Y-Achse der Zeichnung), in der sich die isolierten Elektroden 10 erstrecken. In der Aufsicht der Halbleitervorrichtung 4 ist die Körperschicht 34 in rechteckige Bereiche durch die Gateelektroden 10 und die Emitterschicht 32 eingeteilt, und der Körperkontaktbereich 30 ist nahe dem Zentrum von jedem der rechteckigen Bereiche platziert, in die die Körperschicht 34 eingeteilt ist. In dem Diodenbereich 16 ist die Anodenkontaktschicht 20 nur in einem Bereich nahe an einem isolierten Gate 10 oder einem Dummygate 8 platziert. Die Anodenkontaktschicht 20 ist nur an einer Erstreckung einer Richtung platziert, in der die Emitterschicht 32 sich in den IGBT-Bereich 18 erstreckt. Das heißt, in dem Einheitsdiodenbereich 16a, der dem IGBT-Bereich 18 benachbart ist, ist die Anodenkontaktschicht 20 an einer Position gegenüber der Emitterschicht 32 des Einheits-IGBT-Bereichs 18a, der dem Einheitsdiodenbereich 16a benachbart ist, platziert, wobei das isolierte Gate 10 dazwischen liegt. Das vorliegende Ausführungsbeispiel ist so konfiguriert, dass in dem Einheitsdiodenbereich 16a, der dem Einheits-IGBT-Bereich 18a benachbart ist, die Anodenkontaktschicht 20 und die Anodenschicht 22 abwechselnd nahe dem isolierten Gate 20 mit Bezug auf die Richtung (der Richtung entlang der Y-Achse der Zeichnung) platziert sind, in der sich die isolierte Elektrode 10 erstreckt. Ferner ist das vorliegende Ausführungsbeispiel so konfiguriert, dass in dem Einheitsdiodenbereich 16a, der dem Einheits-IGBT-Bereich 18a benachbart ist, die Anodenkontaktschicht 20 nahe dem isolierten Gate 10 mit Bezug auf die Richtung (d.h. die Richtung entlang der X-Achse der Zeichnung) orthogonal zu der Richtung, in der sich die isolierte Elektrode 10 erstreckt, platziert ist, und die Anodenschicht 22 ist in der Mitte des Einheitsdiodenbereichs 16a mit Bezug auf die orthogonale Richtung platziert.
  • Wenn man annimmt, dass die Anodenkontaktschicht 20 ein Teil der Anodenschicht 22 ist, ist in dem Einheitsdiodenbereich 16a, der dem Einheits-IGBT-Bereich 18a benachbart ist, eine Verunreinigungskonzentration der Anodenschicht 22 an einem Ort gegenüber der Emitterschicht 32 mit dem isolierten Gate 10 dazwischen höher als eine durchschnittliche Verunreinigungskonzentration der Anodenschicht 22 in dem Einheitsdiodenbereich 16a. Alternativ nimmt mit Bezug auf die Richtung (entlang der Y-Achse), in der sich die isolierte Elektrode 10 erstreckt, eine Verunreinigungskonzentration der Anodenschicht 22 in dem Einheitsdiodenbereich 16a, der dem Einheitsdiodenbereich 18a benachbart ist, einen Maximalwert an dem Ort gegenüber der Emitterschicht 32 an, wobei das isolierte Gate 10 dazwischen liegt.
  • Die Halbleitervorrichtung 2 des vorliegenden Ausführungsbeispiels ist so konfiguriert, dass in dem Einheitsdiodenbereich 16a, der dem Einheits-IGBT-Bereich 18a benachbart ist, die Anodenkontaktschicht 20 an dem Ort gegenüber der Emitterschicht 32 gebildet ist, wobei das isolierte Gate 10 dazwischen liegt. Solch eine Konfiguration ermöglicht es, zu vermeiden, dass Löcher, die in der Driftschicht 24 des Einheitsdiodenbereichs 16a akkumuliert sind, intensiv in die Körperkontaktschicht 30 des Einheits-IGBT-Bereichs 18a fließen, wenn die Halbleitervorrichtung 2 im IGBT-Betrieb ist und der IGBT-Bereich 18 von eingeschaltet zu ausgeschaltet wechselt. Weil ein Lochstrom in den Körperkontaktbereich 30 zu der Zeit, wenn der Einheits-IGBT-Bereich 18a ausgeschaltet wird, unterdrückt wird, wird ein Latch-up-Phänomen, das der Emitterschicht 32 zugeordnet ist, unterdrückt, sodass ein RBSOA-Widerstand der Halbleitervorrichtung 2 verbessert werden kann.
  • Ferner ermöglicht es die Halbleitervorrichtung 2 des vorliegenden Ausführungsbeispiels, den Einfluss einer Gateinterferenz während eines Diodenbetriebs zu unterdrücken. Das heißt, selbst in einem Fall, in dem während eines Diodenbetriebs das Anlegen einer Gatespannung an die Gateelektrode 48 des Einheits-IGBT-Bereichs 18a verursacht, dass ein Kanal, der die Emitterschicht 32 und die Driftschicht 24 verbindet, nahe dem isolierten Gate 10 gebildet wird, kann eine Reduktion von Löchern, die der Bildung des Kanals zu zuordnet ist, unterdrückt werden, weil die Anodenkontaktschicht 20 an einer Position in dem Einheitsdiodenbereich 16 gebildet ist, die gegenüber der Emitterschicht 32 ist, wobei das isolierte Gate 10 dazwischen liegt. Dies ermöglicht es, eine Fluktuation in einer Vorwärtsspannung aufgrund einer Gateinterferenz während eines Diodenbetriebs zu unterdrücken.
  • Die Halbleitervorrichtung 2 des vorliegenden Ausführungsbeispiels ist so konfiguriert, dass in dem Einheitsdiodenbereich 16a, der dem Einheits-IGBT-Bereich 18a benachbart ist, die Anodenkontaktschicht 20 nicht ganz, sondern teilweise gebildet ist. In solch einer Konfiguration wird eine Menge an Löcherinjektion aus der Anodenkontaktschicht 20 in die Driftschicht 24 während eines Diodenbetriebs reduziert. Dies ermöglicht es, die umgekehrten Erholungscharakteristiken des Diodenbereichs 16 zu verbessern und einen Schaltverlust zu reduzieren.
  • (Modifikationen)
  • Die Platzierung der Anodenkontaktschicht 20 in dem Diodenbereich 16 ist nicht auf die des oben beschriebenen Ausführungsbeispiels beschränkt. Zum Beispiel kann die Anodenkontaktschicht 20 wie in dem Fall einer Halbleitervorrichtung 50 einer Modifikation, die in 4 gezeigt ist, in solch einer Weise platziert sein, dass sie sich in einer Richtung (d.h. einer Richtung entlang der X-Achse der Zeichnung) orthogonal zu einer Richtung (d.h. einer Richtung entlang der Y-Achse der Zeichnung) erstreckt, in der sich das isolierte Gate 10 oder das Dummygate 8 erstreckt. Die Modifikation, die in 4 gezeigt ist, ist so konfiguriert, dass die Anodenkontaktschicht 20 nur an einer Erstreckung einer Richtung platziert ist, in der sich die Emitterschicht 32 in dem IGBT-Bereich 18 erstreckt. Die in 4 gezeigte Modifikation ist so konfiguriert, dass in dem Diodenbereich 16a, der dem Einheitsdiodenbereich 18a benachbart ist, die Anodenkontaktschicht 20 und die Anodenschicht 22 alternierend mit Bezug auf die Richtung (d.h. die Richtung entlang der Y-Achse der Zeichnung) platziert sind, in der sich das isolierte Gate 10 erstreckt.
  • Alternativ kann die Anodenkontaktschicht 20 wie in dem Fall einer Halbleitervorrichtung 52 einer Modifikation, die in 5 gezeigt ist, in der Form einer Leiter gebildet sein, die partielle Öffnungen hat. Die in 5 gezeigte Modifikation ist so konfiguriert, dass in dem Einheitsdiodenbereich 16a, der dem Einheits-IGBT-Bereich 18a benachbart ist, die Anodenkontaktschicht 20 und die Anodenschicht 22 alternierend in der Mitte des Einheitsdiodenbereichs 16a mit Bezug auf eine Richtung (d.h. eine Richtung entlang der Y-Achse der Zeichnung) platziert sind, in der sich das isolierte Gate 10 erstreckt. Ferner ist die in 5 gezeigte Modifikation so konfiguriert, dass in dem Einheitsdiodenbereich 16a, der dem Einheits-IGBT-Bereich 18a benachbart ist, die Anodenkontaktschicht 20 nahe dem isolierten Gate 10 mit Bezug auf eine Richtung (d.h. eine Richtung entlang der X-Achse der Zeichnung) orthogonal zu der Richtung platziert ist, in die sich das isolierte Gate 10 erstreckt, und die Anodenschicht 22 ist in der Mitte des Einheitsdiodenbereichs 16a mit Bezug auf die orthogonale Richtung platziert.
  • Das Platzieren der Emitterschicht 32 in dem IGBT-Bereich 18 ist nicht auf das des oben beschriebenen Ausführungsbeispiels beschränkt. Zum Beispiel kann wie in dem Fall einer Halbleitervorrichtung 54 eine Modifikation, die in 6 gezeigt ist, die Emitterschicht 32 in der Form eines Gitters platziert sein. Alternativ kann die Emitterschicht 32 wie in dem Fall einer Halbleitervorrichtung 56 einer in 7 gezeigten Modifikation in der Form einer Leiter mit partiellen Öffnungen platziert sein. Die in 6 gezeigte Modifikation ist so konfiguriert, dass die Anodenkontaktschicht 20 des Diodenbereichs 16 an einem Ort gegenüber der Emitterschicht platziert ist, wobei das isolierte Gate 10 dazwischen liegt. Die Modifikation, die in 7 gezeigt ist, ist so konfiguriert, dass die Anodenkontaktschicht 20 des Diodenbereichs 16 an einem Ort nahe bei dem isolierten Gate 10 oder dem Dummygate 8 in solch einer Weise platziert ist, dass sie sich parallel zu einer Richtung (entlang der Y-Achse) erstreckt, in der sich das isolierte Gate 10 oder das Dummygate 8 erstreckt.

Claims (3)

  1. Halbleitervorrichtung (2; 52; 54; 56), in der ein IGBT-Bereich (18) und ein Diodenbereich (16) auf einem Halbleitersubstrat (4) gebildet sind, wobei die Halbleitervorrichtung (2; 52; 54; 56) eine vordere Oberflächenelektrode (6) aufweist, die auf einer vorderen Oberfläche des Halbleitersubstrats (4) bereitgestellt ist, und eine rückseitige Oberflächenelektrode (14) aufweist, die auf einer rückseitigen Oberfläche des Halbleitersubstrats (4) bereitgestellt ist, wobei der IGBT-Bereich (18) aufweist: eine Kollektorschicht (36) eines ersten Leitfähigkeitstyps, wobei die Kollektorschicht (36) in Kontakt mit der rückseitigen Oberflächenelektrode (14) ist; eine IGBT-Driftschicht (24) eines zweiten Leitfähigkeitstyps, wobei die IGBT-Driftschicht (24) auf einer vorderen Oberflächenseite des Halbleitersubstrats (4) mit Bezug auf die Kollektorschicht (36) bereitgestellt ist; eine Körperschicht (34) des ersten Leitfähigkeitstyps, wobei die Körperschicht (34) auf der vorderen Oberflächenseite des Halbleitersubstrats (4) mit Bezug auf die IGBT-Driftschicht (24) bereitgestellt ist und die Körperschicht (34) in Kontakt mit der vorderen Oberflächenelektrode (6) ist; Gateelektroden (48), die jeweils innerhalb eines Grabens (44) platziert sind, der sich von der vorderen Oberfläche des Halbleitersubstrats (4) zu der IGBT-Driftschicht (24) erstreckt und von dem Halbleitersubstrat (4) und der vorderen Oberflächenelektrode (6) durch eine Isolationsschicht (12; 46) isoliert ist; und eine Emitterschicht (32) des zweiten Leitfähigkeitstyps, wobei die Emitterschicht (32) teilweise zwischen der Körperschicht (34) und der vorderen Oberflächenelektrode (6) bereitgestellt ist, und die Emitterschicht (32) in Kontakt mit der Isolationsschicht (46) der Gateelektrode (48) und der vorderen Oberflächenelektrode (6) ist, wobei der Diodenbereich (16) aufweist: eine Kathodenschicht (28) des zweiten Leitfähigkeitstyps, wobei die Kathodenschicht (28) in Kontakt mit der rückseitigen Oberflächenelektrode (14) ist; eine Diodendriftschicht (24) des zweiten Leitfähigkeitstyps, wobei die Diodendriftschicht (24) auf der vorderen Oberflächenseite des Halbleitersubstrats (4) mit Bezug auf die Kathodenschicht (28) bereitgestellt ist und die Diodendriftschicht (24) eine niedrigere Verunreinigungskonzentration als die Kathodenschicht (28) hat; eine Anodenschicht (22) des ersten Leitfähigkeitstyps, wobei die Anodenschicht (22) auf der vorderen Oberflächenseite des Halbleitersubstrats (4) mit Bezug auf die Diodendriftschicht (24) bereitgestellt ist und die Anodenschicht (22) in Kontakt mit der vorderen Oberflächenelektrode (6) steht; Grabenelektroden (42), die jeweils innerhalb eines Grabens (38) platziert sind, der sich von der vorderen Oberfläche des Halbleitersubstrats (4) zu der Diodendriftschicht (24) erstreckt und von dem Halbleitersubstrat (4) durch eine Isolationsschicht (40) isoliert ist; und eine Anodenkontaktschicht (20) des ersten Leitfähigkeitstyps, wobei die Anodenkontaktschicht (20) teilweise zwischen der Anodenschicht (22) und der vorderen Oberflächenelektrode (6) bereitgestellt ist, und die Anodenkontaktschicht (20) eine höhere Verunreinigungskonzentration als die Anodenschicht (22) hat, der IGBT-Bereich (18) durch die Gateelektroden (48), die einander benachbart sind, in Einheits-IGBT-Bereiche eingeteilt ist, in einem Einheits-IGBT-Bereich (18a), der benachbart zu dem Diodenbereich (16) ist, die Emitterschicht (32) in einer Aufsicht auf die vordere Oberfläche des Halbleitersubstrats (4) zwischen zwei Gateelektroden (48) platziert ist und sich so von einer der Gateelektroden (48) zu der anderen der Gateelektroden (48) erstreckt, dass die Körperschicht (34) in rechteckige Bereiche eingeteilt ist, wobei der Diodenbereich (16) in Einheitsdiodenbereiche durch die Gateelektrode (48) und die Grabenelektrode (42), die der Gateelektrode (48) benachbart ist oder durch die Grabenelektroden (42), die einander benachbart sind, eingeteilt ist, und in einem Einheitsdiodenbereich (18a), der dem IGBT-Bereich (18) benachbart ist, in einer Aufsicht auf eine vordere Oberfläche des Halbleitersubstrats (4): (i) die Anodenschicht (22) und die Anodenkontaktschicht (22) gemischt platziert sind, und (ii) die Anodenkontaktschicht (20) zumindest an einem Ort platziert ist, der der Emitterschicht (32) gegenüber liegt, wobei die Gateelektrode (48) dazwischen liegt.
  2. Halbleitervorrichtung (2; 52; 54) nach Anspruch 1, wobei in dem Einheitsdiodenbereich (16a), der dem IGBT-Bereich (18) benachbart ist, in einer Aufsicht auf die vordere Oberfläche des Halbleitersubstrats (4) die Anodenkontaktschicht (20) und die Anodenschicht (22) abwechselnd mit Bezug auf eine Richtung platziert sind, in der sich die Gateelektrode (48) erstreckt.
  3. Halbleitervorrichtung (2; 52; 54) nach Anspruch 1 oder Anspruch 2, wobei in dem Einheitsdiodenbereich (18a), der dem IGBT-Bereich (18) benachbart ist, in der Aufsicht auf die vordere Oberfläche des Halbleitersubstrats (4): (iii) die Anodenkontaktschicht (20) nahe der Gateelektrode (48) mit Bezug auf eine Richtung, die senkrecht zu der Richtung ist, in der sich die Gateelektrode (48) erstreckt, platziert ist, und (iv) die Anodenschicht (22) in einer Mitte des Einheitsdiodenbereichs (16a) mit Bezug auf die Richtung, die senkrecht zu der Richtung ist, in der sich die Gateelektrode (48) erstreckt, platziert ist.
DE112012007249.9T 2012-12-20 2012-12-20 Halbleitervorrichtung Active DE112012007249B4 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2012/083100 WO2014097454A1 (ja) 2012-12-20 2012-12-20 半導体装置

Publications (2)

Publication Number Publication Date
DE112012007249T5 DE112012007249T5 (de) 2015-10-08
DE112012007249B4 true DE112012007249B4 (de) 2021-02-04

Family

ID=50977832

Family Applications (1)

Application Number Title Priority Date Filing Date
DE112012007249.9T Active DE112012007249B4 (de) 2012-12-20 2012-12-20 Halbleitervorrichtung

Country Status (5)

Country Link
US (1) US10074719B2 (de)
JP (1) JP5924420B2 (de)
CN (1) CN104871312B (de)
DE (1) DE112012007249B4 (de)
WO (1) WO2014097454A1 (de)

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6184352B2 (ja) * 2014-03-14 2017-08-23 株式会社東芝 半導体装置
JP6221974B2 (ja) * 2014-07-14 2017-11-01 トヨタ自動車株式会社 半導体装置
JP6245107B2 (ja) 2014-08-06 2017-12-13 トヨタ自動車株式会社 半導体装置及び半導体装置の製造方法
CN106463504B (zh) * 2014-11-17 2019-11-29 富士电机株式会社 半导体装置以及半导体装置的制造方法
JP6319057B2 (ja) * 2014-11-21 2018-05-09 三菱電機株式会社 逆導通型半導体装置
JP6185511B2 (ja) * 2015-05-26 2017-08-23 トヨタ自動車株式会社 半導体装置
JP6632910B2 (ja) * 2016-02-24 2020-01-22 株式会社日立製作所 パワー半導体素子およびそれを用いるパワー半導体モジュール
US11004986B2 (en) * 2016-04-25 2021-05-11 Mitsubishi Electric Corporation Semiconductor device including adjacent semiconductor layers
CN109075199B (zh) * 2016-10-17 2021-08-31 富士电机株式会社 半导体装置
JP6891560B2 (ja) 2017-03-15 2021-06-18 富士電機株式会社 半導体装置
JP6852541B2 (ja) * 2017-04-20 2021-03-31 株式会社デンソー 半導体装置
JP6935351B2 (ja) * 2018-03-20 2021-09-15 株式会社東芝 半導体装置
JP7222180B2 (ja) * 2018-04-04 2023-02-15 富士電機株式会社 半導体装置
JP7250473B2 (ja) * 2018-10-18 2023-04-03 三菱電機株式会社 半導体装置
EP3748851B1 (de) * 2019-06-07 2023-03-15 Infineon Technologies AG Halbleiterbauelement und halbleiteranordnung mit halbleiterbauelementen
JP7241656B2 (ja) * 2019-09-25 2023-03-17 三菱電機株式会社 半導体装置及びその製造方法
JP7342742B2 (ja) * 2020-03-11 2023-09-12 三菱電機株式会社 半導体装置
JP7339908B2 (ja) * 2020-03-19 2023-09-06 株式会社東芝 半導体装置およびその制御方法
JP7359053B2 (ja) * 2020-03-26 2023-10-11 三菱電機株式会社 半導体装置
JP7403401B2 (ja) * 2020-07-10 2023-12-22 三菱電機株式会社 半導体装置
JP7370309B2 (ja) * 2020-10-21 2023-10-27 三菱電機株式会社 逆導通型半導体装置および逆導通型半導体装置の製造方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090001411A1 (en) * 2007-06-14 2009-01-01 Denso Corporation Semiconductor device
US20100156506A1 (en) * 2008-12-24 2010-06-24 Denso Corporation Semiconductor device including insulated gate bipolar transistor and diode
US20120025874A1 (en) * 2010-07-27 2012-02-02 Denso Corporation Semiconductor device having switching element and free wheel diode and method for controlling the same
JP2012043890A (ja) * 2010-08-17 2012-03-01 Denso Corp 半導体装置

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5055786B2 (ja) * 2006-02-20 2012-10-24 富士電機株式会社 Ｍｏｓ型半導体装置とその製造方法
JP2008066694A (ja) * 2006-03-16 2008-03-21 Sanyo Electric Co Ltd 半導体装置及びその製造方法
JP4952638B2 (ja) 2008-04-07 2012-06-13 トヨタ自動車株式会社 半導体素子と半導体装置とその駆動方法
JP5672766B2 (ja) 2010-05-17 2015-02-18 株式会社デンソー 半導体装置
US8716746B2 (en) * 2010-08-17 2014-05-06 Denso Corporation Semiconductor device
JP2012064849A (ja) 2010-09-17 2012-03-29 Toshiba Corp 半導体装置
KR101544332B1 (ko) 2011-08-30 2015-08-12 도요타 지도샤（주） 반도체 장치

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090001411A1 (en) * 2007-06-14 2009-01-01 Denso Corporation Semiconductor device
US20100156506A1 (en) * 2008-12-24 2010-06-24 Denso Corporation Semiconductor device including insulated gate bipolar transistor and diode
US20120025874A1 (en) * 2010-07-27 2012-02-02 Denso Corporation Semiconductor device having switching element and free wheel diode and method for controlling the same
JP2012043890A (ja) * 2010-08-17 2012-03-01 Denso Corp 半導体装置

Also Published As

Publication number Publication date
CN104871312A (zh) 2015-08-26
JP5924420B2 (ja) 2016-05-25
CN104871312B (zh) 2017-06-16
US20150295042A1 (en) 2015-10-15
DE112012007249T5 (de) 2015-10-08
US10074719B2 (en) 2018-09-11
WO2014097454A1 (ja) 2014-06-26
JPWO2014097454A1 (ja) 2017-01-12

Similar Documents

Publication Publication Date Title
DE112012007249B4 (de) Halbleitervorrichtung
DE102016105765B4 (de) Umgekehrt leitender igbt
DE102008052422B4 (de) Halbleitervorrichtung mit reduzierter Kapazität
DE112013000677B4 (de) Halbleitervorrichtung
DE102015121516B4 (de) Umgekehrt leitender bipolarer Transistor mit isoliertem Gate
DE102015102756B4 (de) Halbleitereinrichtung
DE112012002956B4 (de) Bipolarer Transistor mit isoliertem Gate
DE112009004065B4 (de) Halbleitereinrichtung mit einem Halbleitersubstrat einschließlich eines Diodenbereichs und eines IGBT-Bereichs
DE102016116564B4 (de) Halbleitervorrichtung
DE112015005000B4 (de) Halbleitervorrichtung
DE112013007363B4 (de) Halbleitervorrichtung
DE102009042391B4 (de) Halbleitervorrichtung
DE112013006666B4 (de) Halbleitereinrichtung
DE112016003510T5 (de) HALBLEITERVORRlCHTUNG UND VERFAHREN ZUR HERSTELLUNG EINER HALBLEITERVORRICHTUNG
DE202012013723U1 (de) Halbleiterbauteil
DE102016122600B4 (de) Igbt
DE112014006895T5 (de) Halbleiteranordnung
DE112015002496B4 (de) Halbleitervorrichtung
DE102008023316A1 (de) Halbleitereinrichtung
DE102008032547A1 (de) Grabenisoliertes Gate-MOS-Halbleiterbauelement
DE102013103219B4 (de) Rückwärts leitender Bipolartransistor mit isoliertem Gate
DE102013107758B4 (de) Halbleitervorrichtung mit einer dielektrischen Struktur in einem Trench
DE102011056956A1 (de) Halbleitervorrichtung mit Diode
DE102019202117A1 (de) Halbleitervorrichtung und Verfahren zum Herstellen einer Halbleitervorrichtung
DE112013006664B4 (de) Halbleitereinrichtung

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R079 Amendment of ipc main class

Free format text: PREVIOUS MAIN CLASS: H01L0027040000

Ipc: H01L0027060000

R081 Change of applicant/patentee

Owner name: DENSO CORPORATION, KARIYA-CITY, JP

Free format text: FORMER OWNER: TOYOTA JIDOSHA KABUSHIKI KAISHA, TOYOTA-SHI, AICHI-KEN, JP

R082 Change of representative

Representative=s name: TBK, DE

R016 Response to examination communication
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R084 Declaration of willingness to licence
R020 Patent grant now final