DE112015005000B4 - Halbleitervorrichtung - Google Patents

Halbleitervorrichtung Download PDF

Info

Publication number
DE112015005000B4
DE112015005000B4 DE112015005000.0T DE112015005000T DE112015005000B4 DE 112015005000 B4 DE112015005000 B4 DE 112015005000B4 DE 112015005000 T DE112015005000 T DE 112015005000T DE 112015005000 B4 DE112015005000 B4 DE 112015005000B4
Authority
DE
Germany
Prior art keywords
area
region
dummy
gate
trench
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE112015005000.0T
Other languages
English (en)
Other versions
DE112015005000T5 (de
Inventor
Masaru Senoo
Yasuhiro Hirabayashi
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Toyota Motor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyota Motor Corp filed Critical Toyota Motor Corp
Publication of DE112015005000T5 publication Critical patent/DE112015005000T5/de
Application granted granted Critical
Publication of DE112015005000B4 publication Critical patent/DE112015005000B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0641—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region without components of the field effect type
    • H01L27/0647—Bipolar transistors in combination with diodes, or capacitors, or resistors, e.g. vertical bipolar transistor and bipolar lateral transistor and resistor
    • H01L27/0652—Vertical bipolar transistor in combination with diodes, or capacitors, or resistors
    • H01L27/0664—Vertical bipolar transistor in combination with diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/07—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common
    • H01L27/0705—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common comprising components of the field effect type
    • H01L27/0727—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common comprising components of the field effect type in combination with diodes, or capacitors or resistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/083—Anode or cathode regions of thyristors or gated bipolar-mode devices
    • H01L29/0834—Anode regions of thyristors or gated bipolar-mode devices, e.g. supplementary regions surrounding anode regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/47—Schottky barrier electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/868—PIN diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes
    • H01L29/8725—Schottky diodes of the trench MOS barrier type [TMBS]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0688—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions characterised by the particular shape of a junction between semiconductor regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H01L29/4238—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the surface lay-out

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

Halbleitervorrichtung, aufweisend:ein Halbleitersubstrat (12) mit einem Gate-Graben (14a) und einem Dummy-Graben (14b), die an einer Frontfläche (12a) des Halbleitersubstrats (12) vorgesehen sind;eine Frontflächenelektrode (22), die an der Frontfläche (12a) des Halbleitersubstrats (12) angeordnet ist; undeine Rückflächenelektrode (26), die an einer Rückfläche (12b) des Halbleitersubstrats (12) angeordnet ist, wobeiein Gate-Isolierfilm (16) und eine durch den Gate-Isolierfilm (16) von dem Halbleitersubstrat (12) isolierte Gate-Elektrode (18) in dem Gate-Graben (14a) angeordnet sind,ein Dummy-Isolierfilm (56) und eine durch den Dummy-Isolierfilm (56) von dem Halbleitersubstrat (12) isolierte und elektrisch von der Gate-Elektrode (18) getrennte Dummy-Elektrode (58) in dem Dummy-Graben (14b) angeordnet sind,das Halbleitersubstrat (12) aufweist:einen zwischen dem Gate-Graben (14a) und dem Dummy-Graben (14b) angeordneten Emitterbereich (30) des n-Typs, der mit dem Gate-Isolierfilm (16) in Kontakt ist, und an der Frontfläche (12a) des Halbleitersubstrats (12) freiliegt;einen Körperbereich (32) des p-Typs, der zwischen dem Gate-Graben (14a) und dem Dummy-Graben (14b) angeordnet ist, und mit dem Gate-Isolierfilm (16) an einer Rückflächenseite des Emitterbereichs (30) in Kontakt ist;einen Barrierenbereich (34) des n-Typs, der zwischen dem Gate-Graben (14a) und dem Dummy-Graben (14b) angeordnet ist, und mit dem Gate-Isolierfilm (16) und dem Dummy-Isolierfilm (56) an einer Rückflächenseite des Körperbereichs (32) in Kontakt ist;einen zwischen dem Gate-Graben (14a) und dem Dummy-Graben (14b) angeordneten Säulenbereich (35) des n-Typs, der mit der Frontflächenelektrode (22) verbunden ist, und mit dem Barrierenbereich (34) verbunden ist;einen in Bezug zu dem Barrierenbereich (34) an einer Rückflächenseite angeordneten Driftbereich (38) des n-Typs, der durch den Barrierenbereich (34) von dem Körperbereich (32) abgetrennt ist, und eine niedrigere Dichte von n-Typ-Verunreinigungen aufweist als eine Dichte von n-Typ-Verunreinigungen in dem Barrierenbereich (34);einen Kollektorbereich (40) des p-Typs, der an der Rückfläche (12b) des Halbleitersubstrats (12) freiliegt; undeinen Kathodenbereich (42) des n-Typs, der an der Rückfläche (12b) des Halbleitersubstrats (12) freiliegt, und eine höhere Dichte von n-Typ-Verunreinigungen aufweist als die Dichte von n-Typ-Verunreinigungen in dem Driftbereich (38).

Description

  • Technisches Gebiet
  • Die vorliegende Beschreibung offenbart eine Technik betreffend eine Halbleitervorrichtung, die sowohl eine Funktion eines IGBT hat als auch eine Funktion einer Diode (ein RC-IGBT (Reverse Conducting-Insulated Gate Bipolar Transistor ~ rückwärtsleitender bipolarer Transistor mit isoliertem Gate)) hat.
  • Stand der Technik
  • Die japanische Patentanmeldung JP 2013-048230 A (nachstehend als Patentliteratur 1 bezeichnet) offenbart einen RC-IGBT. Dieser RC-IGBT umfasst eine IGBT-Struktur, die mit einem n-Typ-Emitterbereich, einem p-Typ-Körperbereich, einen n-Typ-Driftbereich, einem n-Typ-Kollektorbereich, einer Graben-Gate-Elektrode, und dergleichen, konfiguriert ist, und der p-Typ-Körperbereich dient zudem als ein Anodenbereich, um ferner eine Diodenstruktur bereitzustellen. Bei diesem RC-IGBT ist unter dem Körperbereich ein n-Typ-Barrierenbereich ausgebildet, der auch als ein Anodenbereich dient, und ein n-Typ-Säulenbereich ist ausgebildet, der den Barrierenbereich und eine Frontflächenelektrode (die sowohl als eine Emitter-Elektrode als auch eine Anodenelektrode dient) verbindet. Der Säulenbereich ist ein einem Zwischenraum zwischen den benachbarten Gate-Gräben ausgebildet. Bei diesem RC-IGBT wird ein Potential des Barrierenbereichs auf einem Potential gehalten, das näher an dem Potential der Frontflächenelektrode ist, und dies erschwert es, eine mit einem pn-Übergang zwischen dem Körperbereich und dem Barrierenbereich konfigurierte Diode einzuschalten. Diese Diode wird eingeschaltet, wenn das Potential der Frontflächenelektrode weiter erhöht wird. Der RC-IGBT aus Patentliteratur 1 verwendet den Barrierenbereich und den Säulenbereich, um einen Löcherstrom von dem p-Typ-Körperbereich in den n-Typ-Barrierenbereich und den n-Typ-Driftbereich zu unterdrücken, und einen Sperrverzögerungsstrom der Diode zu unterdrücken.
  • Die japanische Patentanmeldung JP 2008-021930 A (nachstehend als Patentliteratur 2 bezeichnet) offenbart eine Halbleitervorrichtung, der zusätzlich zu einem Gate-Graben ein Dummy-Graben hinzugefügt ist. Bei dieser Halbleitervorrichtung ist ein Dummy-Graben-Paar in einem Zwischenraum zwischen den benachbarten Gate-Gräben vorgesehen. Eine Dummy-Elektrode in jedem der Dummy-Gräben ist von einer Gate-Elektrode in dem Gate-Graben isoliert, und mit einem Source-Potential verbunden. Bei dieser Halbleitervorrichtung ist eine pn-Diode, die mit einem p-Typ-Körpereich und einem n-Typ-Drainbereich konfiguriert ist, in einem Zwischenraum zwischen dem Gate-Graben und dem Dummy-Graben ausgebildet. Ferner ist zwischen dem Dummy-Graben-Paar ein n-Typ-Bereich ausgebildet, der mit der Driftschicht verbunden ist, und mit einer Frontflächenelektrode (die sowohl als eine Source-Elektrode als auch als eine Anodenelektrode dient) Schottky-verbunden ist. Bei dieser Halbleitervorrichtung ermöglicht es der n-Typ-Bereich, dass der Driftbereich und die Frontflächenelektrode miteinander in Schottky-Kontakt stehen, und ein Sperrverzögerungsstrom der pn-Diode wird somit unterdrückt.
  • Die deutsche Patentanmeldung DE 11 2013 007 363 T5 (nachfolgend als Patentliteratur 3 bezeichnet), offenbart eine Halbleitervorrichtung mit einem Diodenbereich und einem IGBT-Bereich in einem selben Halbleitersubstrat, wobei der Diodenbereich eine Kathodenelektrode; einen Kathodenbereich, der aus einem Halbleiter eines ersten Leitfähigkeitstyps konfiguriert ist; einen ersten Driftbereich, der aus einem Halbleiter eines ersten Leitfähigkeitstyps mit einer niedrigen Dotierstoffkonzentration konfiguriert ist; einen unteren Anodenbereich, der aus einem Halbleiter eines zweiten Leitfähigkeitstyps konfiguriert ist; einen oberen Anodenbereich, der aus einem zweiten Leitfähigkeitstyp konfiguriert ist; eine Anodenelektrode, die aus einem Metall konfiguriert ist; einen ersten Barrierenbereich, der aus einem Halbleiter eines ersten Leitfähigkeitstyps mit einer höheren Dotierstoffkonzentration als der Dotierstoffkonzentration des ersten Driftbereichs konfiguriert ist, und zwischen dem unteren Anodenbereich und dem oberen Anodenbereich angeordnet ist; und einen ersten Säulenbereich aufweist, der aus einem Halbleiter eines ersten Leitfähigkeitstyps mit einer höheren Dotierstoffkonzentration als die Dotierstoffkonzentration des ersten Barrierenbereichs konfiguriert ist und so angeordnet ist, dass er den ersten Barrierenbereich und die Anodenelektrode verbindet. Der erste Säulenbereich und die Anodenelektrode bilden einen Schottky-Übergang. Der IGBT-Bereich hat eine Kollektorelektrode; einen Kollektorbereich, der aus einem Halbleiter eines zweiten Leitfähigkeitstyps konfiguriert ist; einen zweiten Driftbereich, der aus einem Halbleiter eines ersten Leitfähigkeitstyps mit einer niedrigen Dotierstoffkonzentration konfiguriert ist und den ersten Driftbereich fortsetzt; einen unteren Bodybereich, der aus einem Halbleiter eines zweiten Leitfähigkeitstyps konfiguriert ist; einen oberen Bodybereich, der aus einem Halbleiter eines zweiten Leitfähigkeitstyps konfiguriert ist; einen Emitterbereich, der aus einem Halbleiter eines ersten Leitfähigkeitstyps konfiguriert ist; eine Emitterelektrode, die aus einem Metall konfiguriert ist; eine Gateelektrode, die dem unteren Bodybereich und dem oberen Bodybereich gegenüber steht, die zwischen dem Emitterbereich und dem zweiten Driftbereich sind, mit einer Isolationsschicht, die jeweils zwischen der Gateelektrode sowie dem Emitterbereich, dem oberen Bodybereich, dem unteren Bodybereich und dem zweiten Driftbereich liegt; einen zweiten Barrierenbereich, der aus einem Halbleiter eines ersten Leitfähigkeitstyps mit einer höheren Dotierstoffkonzentration als der Dotierstoffkonzentration des zweiten Driftbereichs konfiguriert ist, und zwischen dem unteren Bodybereich und dem oberen Bodybereich angebracht ist; und einen zweiten Säulenbereich, der aus einem Halbleiter eines ersten Leitfähigkeitstyps mit einer höheren Dotierstoffkonzentration als der Dotierstoffkonzentration des zweiten Barrierenbereichs konfiguriert ist. Der zweite Säulenbereich und die Emitterelektrode bilden einen Schottky-Übergang. Ein Widerstandswert des zweiten Säulenbereichs zwischen der Emitterelektrode und dem zweiten Barrierenbereich ist kleiner als ein Widerstandswert des ersten Säulenbereichs zwischen der Anodenelektrode und dem ersten Barrierenbereich, wenn die Halbleitervorrichtung als eine Diode arbeitet.
  • KURZFASSUNG DER ERFINDUNG
  • Technisches Problem
  • Im Fall der Patentliteratur 1 muss der Säulenbereich in dem Zwischenraum zwischen den benachbarten Gate-Gräben ausgebildet sein. Wenn der Säulenbereich an einer Position nahe dem Gate-Graben angeordnet ist, verändern sich die Charakteristika der Diode aufgrund einer an die Gate-Elektrode angelegten Spannung leicht, wodurch es schwierig ist, die Diode stabil zu betreiben. Dementsprechend muss ein vorgegebener Abstand zwischen dem Säulenbereich und dem Gate-Graben vorgesehen sein. Wenn der Säulenbereich wie in Patentliteratur 1 in dem Zwischenraum zwischen den benachbarten Gate-Gräben angeordnet ist, muss der Zwischenraum zwischen den benachbarten Gate-Gräben vergrößert werden. Wenn der Zwischenraum zwischen den benachbarten Gate-Gräben vergrößert wird, verschlechtern sich die Charakteristika des IGBT. Bei einem IGBT des Graben-Gate-Typs fließt während der IGBT eingeschaltet ist ein die Gräben umgehender Strom, und somit nimmt eine Lochdichte in dem Zwischenraum zwischen den benachbarten Gräben zu. Die Zunahme der Lochdichte in dem Zwischenraum zwischen den Gräben ermöglicht es, dass Elektronen mit einem geringen Verlust in diesem Bereich strömen, was eine Abnahme der Einschaltspannung des IGBT bewirkt. Der Effekt, dass Ladungsträger in dem Zwischenraum zwischen den Gräben angereichert werden, um dadurch eine Einschaltspannung des IGBT zu verringern, wird nachstehend als ein Ladungsträgeranreicherungseffekt bezeichnet. Je schmaler der Zwischenraum zwischen den Gräben wird, desto deutlicher zeigt sich der Ladungsträgeranreicherungseffekt.
  • Bei der Halbleitervorrichtung in Patentliteratur 2 ist der n-Typ-Bereich, der mit der Frontflächenelektrode in Schottky-Kontakt steht, an einer Position ausgebildet, die durch den Dummy-Graben von der pn-Diode abgetrennt ist. Anders ausgedrückt ist der n-Typ-Bereich, der in Schottky-Kontakt steht, an einer von der pn-Diode getrennten Position ausgebildet. Dementsprechend kann ein Löcherstrom von dem p-Typ-Bereich in den n-Typ-Bereich (der Driftbereich) bei der pn-Diode nicht ausreichend unterdrückt werden während die pn-Diode eingeschaltet ist. Folglich tritt ein Problem eines großen Sperrverzögerungsstroms der Diode auf.
  • Lösung des technischen Problems
  • Die vorliegende Erfindung offenbart eine Technik, durch welche die Diode stabil betrieben werden kann, selbst wenn sich der Zwischenraum zwischen den benachbarten Gräben verschmälert. Anders ausgedrückt offenbart die vorliegende Lehre eine Technik zur Verbesserung der Charakteristika des IGBT, indem ein stabiler Betrieb der Diode realisiert wird.
  • Eine hierin offenbarte Halbleitervorrichtung weist auf: ein Halbleitersubstrat mit einem Gate-Graben und einem Dummy-Graben, die an einer Frontfläche des Halbleitersubstrats vorgesehen sind; eine Frontflächenelektrode, die an der Frontfläche des Halbleitersubstrats angeordnet ist; und eine Rückflächenelektrode, die an einer Rückfläche des Halbleitersubstrats angeordnet ist. Ein Gate-Isolierfilm und eine durch den Gate-Isolierfilm von dem Halbleitersubstrat isolierte Gate-Elektrode sind in dem Gate-Graben angeordnet. Ein Dummy-Isolierfilm und eine durch den Dummy-Isolierfilm von dem Halbleitersubstrat isolierte und elektrisch von der Gate-Elektrode getrennte Dummy-Elektrode sind in dem Dummy-Graben angeordnet. Das Halbleitersubstrat weist auf: einen Emitterbereich des n-Typs, einen Körperbereich des p-Typs, einen Barrierenbereich des n-Typs, einen Säulenbereich des n-Typs, einen Driftbereich des n-Typs, einen Kollektorbereich des p-Typs, und einen Kathodenbereich des n-Typs. Der Emitterbereich ist zwischen dem Gate-Graben und dem Dummy-Graben, in Kontakt mit dem Gate-Isolierfilm angeordnet, und liegt an der Frontfläche des Halbleitersubstrats frei. Der Körperbereich ist zwischen dem Gate-Graben und dem Dummy-Graben angeordnet, und ist mit dem Gate-Isolierfilm an einer Rückflächenseite des Emitterbereichs in Kontakt. Der Barrierenbereich ist zwischen dem Gate-Graben und dem Dummy-Graben angeordnet, und ist mit dem Gate-Isolierfilm und dem Dummy-Isolierfilm an einer Rückflächenseite des Körperbereichs in Kontakt. Der Säulenbereich ist zwischen dem Gate-Graben und dem Dummy-Graben angeordnet, und ist mit der Frontflächenelektrode verbunden, sowie mit dem Barrierenbereich verbunden. Der Driftbereich ist in Bezug auf den Barrierenbereich an einer Rückflächenseite, durch den Barrierenbereich von dem Körperbereich abgetrennt, angeordnet. Der Driftbereich weist eine niedrigere Dichte von n-Typ-Verunreinigungen auf als eine Dichte von n-Typ-Verunreinigungen in dem Barrierenbereich. Der Kollektorbereich liegt an der Rückfläche des Halbleitersubstrats frei. Der Kathodenbereich liegt an der Rückfläche des Halbleitersubstrats frei, und weist eine höhere Dichte von n-Typ-Verunreinigungen auf als die Dichte von n-Typ-Verunreinigungen in dem Driftbereich.
  • Bei der vorstehend beschriebenen Halbleitervorrichtung ist ein IGBT mit dem Emitterbereich, dem Körperbereich, dem Barrierenbereich, dem Driftbereich, dem Kollektorbereich, dem Gate-Graben, und dergleichen ausgebildet. Ferner ist eine pn-Diode mit dem Körperbereich, dem Barrierenbereich, dem Driftbereich, dem Kathodenbereich, und dergleichen ausgebildet.
  • Bei dieser Halbleitervorrichtung ist zwischen dem Gate-Graben und dem Dummy-Graben einen pn-Übergang ausgebildet, der die pn-Diode (d.h., eine Abgrenzung zwischen dem Körperbereich und dem Barrierenbereich) konfiguriert. Ferner ist der Säulenbereich, der den Barrierenbereich und die Frontflächenelektrode verbindet, zwischen dem Gate-Graben und dem Dummy-Graben ausgebildet. Im Gegensatz zu dem Fall in Patentliteratur 2 sind der pn-Übergang und der Säulenbereich in einem Bereich, abgetrennt durch die zwei Gräben, ausgebildet. Anders ausgedrückt ist der Säulenbereich benachbart zu dem pn-Übergang ausgebildet. Folglich kann, wie im Fall der Patentliteratur 1, ein Löcherstrom von dem p-Typ-Bereich (dem Körperbereich) in den n-Typ-Bereich (den Barrierenbereich und den Driftbereich) bei der pn-Diode effektiv unterdrückt werden. Folglich ist der Sperrverzögerungsstrom der Diode bei dieser Halbleitervorrichtung gering. Ferner ist bei der Halbleitervorrichtung einer der zwei Gräben, die den Bereich begrenzen, in dem der pn-Übergang und der Säulenbereich ausgebildet sind, ein Gate-Graben, und der andere ist ein Dummy-Graben. Die Dummy-Elektrode und der Dummy-Graben sind elektrisch von der Gate-Elektrode getrennt, und das Potential der Dummy-Elektrode ist somit stabil. Dementsprechend kann der Säulenbereich in der Nähe des Dummy-Grabens angeordnet sein, und kann sogar mit dem Dummy-Graben in Kontakt gebracht werden. Anders ausgedrückt besteht keine Notwendigkeit einen großen Zwischenraum zwischen dem Säulenbereich und dem Dummy-Graben vorzusehen. Gemäß dieser Halbleitervorrichtung kann der Zwischenraum zwischen dem Gate-Graben und dem Dummy-Graben schmaler sein als der Zwischenraum zwischen den in Patentliteratur 1 beschriebenen benachbarten Gräben, während ein Einfluss eines Gatepotentials auf den Säulenbereich unterdrückt wird. Durch Verschmälern des Zwischenraums zwischen den Gräben kann ein ausreichender Ladungsträgeranreicherungseffekt während des Betriebs des IGBTs erreicht werden. Demzufolge ist die Einschaltspannung des IGBTs bei dieser Halbleitervorrichtung niedrig.
  • Figurenliste
    • 1 zeigt eine vertikale Querschnittsansicht einer Halbleitervorrichtung 10 der Ausführungsform 1;
    • 2 zeigt eine Draufsicht der Halbleitervorrichtung 10 der Ausführungsform 1 (Es sind insbesondere nur die zur Beschreibung benötigten Elemente gezeigt);
    • 3 zeigt eine Draufsicht einer Halbleitervorrichtung in einer Variation (Es sind insbesondere nur die zur Beschreibung benötigten Elemente gezeigt);
    • 4 zeigt eine Draufsicht einer Halbleitervorrichtung in einer Variation (Es sind insbesondere nur die zur Beschreibung benötigten Elemente gezeigt);
    • 5 zeigt eine vertikale Querschnittsansicht einer Halbleitervorrichtung in einer Variation;
    • 6 zeigt eine vertikale Querschnittsansicht einer Halbleitervorrichtung in einer Variation;
    • 7 zeigt eine vertikale Querschnittsansicht einer Halbleitervorrichtung in einer Variation;
    • 8 zeigt eine vertikale Querschnittsansicht einer Halbleitervorrichtung in einer Variation;
    • 9 zeigt eine Draufsicht einer Halbleitervorrichtung in einer Variation (Es sind insbesondere nur die zur Beschreibung benötigten Elemente gezeigt);
    • 10 zeigt eine Draufsicht einer Halbleitervorrichtung in einer Variation (Es sind insbesondere nur die zur Beschreibung benötigten Elemente gezeigt);
    • 11 zeigt eine Draufsicht einer Halbleitervorrichtung in einer Variation (Es sind insbesondere nur die zur Beschreibung benötigten Elemente gezeigt);
    • 12 zeigt eine Draufsicht einer Halbleitervorrichtung in einer Variation (Es sind insbesondere nur die zur Beschreibung benötigten Elemente gezeigt);
    • 13 zeigt eine vertikale Querschnittsansicht einer Halbleitervorrichtung in einer Variation;
    • 14 zeigt eine vertikale Querschnittsansicht der Halbleitervorrichtung 200 der Ausführungsform 2;
    • 15 zeigt eine vertikale Querschnittsansicht der Halbleitervorrichtung 200 der Ausführungsform 2 (ein Diagramm, das den gleichen Querschnitt wie in 14 zeigt);
    • 16 zeigt eine Draufsicht einer Halbleitervorrichtung in einer Variation (Es sind insbesondere nur die zur Beschreibung benötigten Elemente gezeigt);
    • 17 zeigt eine Draufsicht einer Halbleitervorrichtung in einer Variation (Es sind insbesondere nur die zur Beschreibung benötigten Elemente gezeigt);
    • 18 zeigt eine Draufsicht einer Halbleitervorrichtung in einer Variation (Es sind insbesondere nur die zur Beschreibung benötigten Elemente gezeigt);
    • 19 zeigt eine vertikale Querschnittsansicht einer Halbleitervorrichtung 300 der Ausführungsform 3;
    • 20 zeigt eine vertikale Querschnittsansicht einer Halbleitervorrichtung in einer Variation; und
    • 21 zeigt eine Draufsicht einer Halbleitervorrichtung in einer Variation (Es sind insbesondere nur die zur Beschreibung benötigten Elemente gezeigt).
  • BESCHREIBUNG DER AUSFÜHRUNGSFORMEN
  • Ausführungsform 1
  • Eine in 1 gezeigte Halbleitervorrichtung 10 der Ausführungsform 1 ist ein RC-IGBT, der einen IBGT und eine Diode umfasst. Die Halbleitervorrichtung 10 hat ein Halbleitersubstrat 12, das aus Si besteht.
  • Eine obere Elektrode 22 ist an einer oberen Fläche 12a des Halbleitersubstrats 12 ausgebildet. Die obere Elektrode 22 besteht aus A1 oder AlSi. Alternativ kann die obere Elektrode 22 eine laminierte Elektrode sein, bei der A1 (oder AlSi) Ti, Ni, und Au auf der oberen Fläche 12a gestapelt sind. Die obere Elektrode 22 hat eine Dicke von etwa 5 bis 30 µm.
  • Eine untere Elektrode 26 ist an einer unteren Fläche 12b des Halbleitersubstrats 12 ausgebildet. Die untere Elektrode 26 ist eine laminierte Elektrode, bei der A1 (oder AlSi), Ti, Ni, und Au auf der unteren Fläche 12b gestapelt sind. Alternativ kann die untere Elektrode 26 eine laminierte Elektrode sein, bei der Ti, Ni, und Au auf der unteren Fläche 12b gestapelt sind. Die untere Elektrode 26 hat eine Dicke von etwa 1 bis 30 µm.
  • Eine Mehrzahl von Gräben 14 (14a, 14b) ist in der oberen Fläche 12a der Halbleitervorrichtung 12 ausgebildet. Die Gräben 14 sind in etwa gleich tief. Jeder der Gräben 14 kann auf eine Tiefe von etwa 4 bis 6 µm festgelegt sein. Unter der Mehrzahl an Gräben 14 sind die Gräben 14a Gate-Gräben, in denen jeweils eine Gate-Elektrode 18 angeordnet ist. Unter der Mehrzahl von Gräben 14 sind die Gräben 14b Dummy-Gräben, in denen jeweils eine Dummy-Elektrode 58 angeordnet ist. Wie in 2 gezeigt ist, sind die Gate-Gräben 14a und die Dummy-Gräben 14b parallel zueinander in der oberen Fläche 12a ausgebildet. Die Gate-Gräben 14a und die Dummy-Gräben 14b sind alternierend in der oberen Fläche 12a angeordnet.
  • Wie in 1 gezeigt ist, ist eine Innenfläche jeder der Gate-Gräben 14a mit einem entsprechenden Gate-Isolierfilm 16 bedeckt. Die Gate-Elektroden 18 sind in jedem der Gate-Gräben 14a angeordnet. Jede der Gate-Elektroden 18 ist durch den Gate-Isolierfilm 16 von dem Halbleitersubstrat 12 isoliert. Eine obere Fläche jeder der Gate-Elektroden 18 ist mit einem entsprechenden Zwischenschicht-Isolierfilm 20 bedeckt. Jede der Gate-Elektroden 18 ist durch den entsprechenden Zwischenschicht-Isolierfilm 20 von der oberen Elektrode 22 isoliert. Wie in 2 gezeigt ist, erstreckt sich ein Endabschnitt der Gate-Elektrode 18 in eine Längsrichtung zu einer Unterseite einer Gate-Verdrahtung 19. Die Gate-Elektrode 18 ist mittels eines nicht gezeigten Kontaktabschnitts elektrisch mit der Gate-Verdrahtung 19 verbunden.
  • Wie in 1 gezeigt ist, ist eine Innenfläche jeder der Dummy-Gräben 14b mit einem entsprechenden Dummy-Isolierfilm 56 bedeckt. Die Dummy-Elektrode 58 ist in jedem der Dummy-Gräben 14b angeordnet. Bei den Dummy-Gräben 14b sind die Dummy-Elektroden 58 durch den entsprechenden Dummy-Isolierfilm 56 von dem Halbleitersubstrat 12 isoliert. Eine obere Fläche jeder der Dummy-Elektroden 58 ist mit einem entsprechenden Zwischenschicht-Isolierfilm 20 bedeckt. Über den Dummy-Gräben 14b ist jede der Dummy-Elektroden 58 durch den entsprechenden Zwischenschicht-Isolierfilm 20 von der oberen Elektrode 22 isoliert. Es ist anzumerken, dass, wie in 2 gezeigt ist, eine Polysiliziumverdrahtung 59 und ein Kontaktabschnitt 60 in Längsrichtung an einem Endabschnitt der Dummy-Elektroden 58 ausgebildet sind. Die Dummy-Elektroden 58 sind mittels der Polysiliziumverdrahtung 59 und des Kontaktabschnitts 60 elektrisch mit der oberen Elektrode 22 verbunden. Die Dummy-Elektrode 58 ist nicht mit der Gate-Elektrode 18 verbunden. Anders ausgedrückt ist die Dummy-Elektrode 58 an keiner Position mit der Gate-Elektrode 18 in Kontakt, und ist elektrisch von der Gate-Elektrode 18 getrennt.
  • In dem Halbleitersubstrat 12 sind Emitterbereiche 30, ein Körperbereich 32, ein Barrierenbereich 34, ein Säulenbereich 35, ein Driftbereich 38, ein Kollektorbereich 40, und ein Kathodenbereich 42 ausgebildet. Jeder der Emitterbereiche 30, des Körperbereichs 32, des Barrierenbereichs 34, und jeder der Säulenbereiche 35 sind in einem Halbleiterbereich zwischen den entsprechenden Gate-Gräben 14a und den entsprechenden Dummy-Gräben 14b ausgebildet (was nachstehend als ein Zellenbereich bezeichnet wird).
  • Der Emitterbereich 30 hat einen n-Typ-Halbleiterbereich, der Arsen oder Phosphor als Verunreinigungen enthält. Der Emitterbereich 30 liegt an der oberen Fläche 12a des Halbleitersubstrats 12 frei. Der Emitterbereich 30 ist in ohmschem Kontakt mit der oberen Elektrode 22. Der Emitterbereich 30 ist mit dem Gate-Isolierfilm 16 in Kontakt. Der Emitterbereich 30 hat eine Dichte von n-Typ-Verunreinigungen von etwa 1 × 1018 bis 1 × 1021/cm3. Der Emitterbereich 30 hat eine Dicke von etwa 0,2 bis 1,5µm.
  • Der Körperbereich 32 in ein p-Typ-Halbleiterbereich, der Bor als Verunreinigung enthält. Der Körperbereich 32 ist seitlich zu und unter dem Emitterbereich 30 ausgebildet, und ist mit dem Emitterbereich 30 in Kontakt. Der Körperbereich 32 liegt an der oberen Fläche 12a des Halbleitersubstrats 12 an einer zu dem Emitterbereich 30 seitlichen Position frei. Eine Dichte von p-Typ-Verunreinigungen in dem Körperbereich 32 ist in der Nähe der oberen Elektrode 22 hoch, und in anderen Bereichen niedrig. Der Körperbereich 32 ist in ohmschem Kontakt mit der oberen Elektrode 22. Der Körperbereich 32 ist mit dem Gate-Isolierfilm 16 unter dem Emitterbereich 30 in Kontakt. Der Körperbereich 32 hat eine Dichte von p-Typ-Verunreinigungen von etwa 1 × 1016 bis 1 × 1019/cm3. Der Körperbereich 32 hat eine Dicke von etwa 0,2 bis 5,0 µm.
  • Der Barrierenbereich 34 ist ein n-Typ-Halbleiterbereich, der Phosphor als Verunreinigung enthält. Der Barrierenbereich 34 ist unter dem Körperbereich 32 ausgebildet, und ist mit dem Körperbereich 32 in Kontakt. Der Barrierenbereich 34 ist mit dem Gate-Isolierfilm 16 unter dem Körperbereich 32 in Kontakt. Der Barrierenbereich 34 erstreckt sich von einer Position, an der der Barrierenbereich 34 selbst mit dem Gate-Isolierfilm 16 in Kontakt ist, zu dem Dummy-Graben 14b, und ist mit dem Dummy-Isolierfilm 56 in Kontakt. Der Barrierenbereich 34 ist durch den Körperbereich 32 von dem Emitterbereich 30 getrennt. Der Barrierenbereich 34 hat eine Dicht von n-Typ-Verunreinigungen von etwa 1 × 1015 bis 1 × 1018/cm3. Der Barrierenbereich 34 hat eine Dicke von etwa 0,2 bis 3,0 µm.
  • Der Säulenbereich 35 ist ein n-Typ-Halbleiterbereich, der Phosphor als Verunreinigungen enthält. Der Säulenbereich 35 ist seitlich zu dem Körperbereich 32 ausgebildet, und ist mit dem Körperbereich 32 in Kontakt. Ferner ist der Säulenbereich 35 an einer zu dem Dummy-Graben 14b benachbarten Position ausgebildet. Der Säulenbereich 35 erstreckt sich entlang einer Abwärtsrichtung (eine Dickenrichtung des Halbleitersubstrats 12) von der oberen Fläche 12a des Halbleitersubstrats 12 zu dem Barrierenbereich 34. Der Säulenbereich 35 ist mit dem Dummy-Isolierfilm 56 etwa in dessen gesamtem Tiefenbereich in Kontakt. Der Säulenbereich 35 ist an einer Position ausgebildet, die mit dem Dummy-Isolierfilm 56 in Kontakt ist, um dadurch einen Zwischenraum zwischen dem Dummy-Graben 14b und dem Gate-Graben 14a schmal zu halten (d.h., schmaler als der Zwischenraum zwischen den Gate-Gräben bei dem RC-IGBT in Patentliteratur 1). Ein oberer Endabschnitt des Säulenbereichs 35 liegt an der oberen Fläche 12a des Halbleitersubstrats 12 frei. Der Säulenbereich 35 ist in Schottky-Kontakt mit der oberen Elektrode 22. Ein unteres Ende des Säulenbereichs 35 ist mit dem Barrierenbereich 34 verbunden. Anders ausgedrückt folgt der Säulenbereich 35 auf den Barrierenbereich 34. Der Säulenbereich 35 hat eine Dichte von n-Typ-Verunreinigungen von etwa 8 × 1013 bis 1 × 1018/cm3.
  • Der Driftbereich 38 ist ein n-Typ-Halbleiterbereich, der Phosphor als Verunreinigung enthält. Der Driftbereich 38 hat eine Dichte von n-Typ-Verunreinigungen, die geringer ist als eine Dichte von n-Typ-Verunreinigungen in dem Barrierenbereich 34. Der Driftbereich 38 erstreckt sich rittlings der Bereiche unter einer Mehrzahl der Zellenbereiche. Der Driftbereich 38 ist mit dem Barrierenbereich 34 in Kontakt. Der Driftbereich 38 ist mit dem Gate-Isolierfilm 16 unter dem Barrierenbereich 34 in Kontakt. Der Driftbereich 38 ist mit dem Dummy-Isolierfilm 56 unter dem Barrierenbereich 34 in Kontakt. Der Driftbereich 38 ist durch den Barrierenbereich 34 von dem Körperbereich 32 getrennt. Der Driftbereich 38 hat eine Dickte von 80 bis 165 µm, und der Driftbereich 38 hat einen Widerstand von etwa 40 bis 100 Ωcm.
  • Der Kollektorbereich 40 ist ein p-Typ-Halbleiterbereich, der Bor als Verunreinigung enthält. Der Kollektorbereich 40 ist unter dem Driftbereich 38 ausgebildet, und ist mit dem Driftbereich 38 in Kontakt. Der Kollektorbereich 40 liegt an der unteren Fläche 12b des Halbleitersubstrats 12 frei. Der Kollektorbereich 40 ist mit der unteren Elektrode 26 in ohmschem Kontakt. Der Kollektorbereich 40 hat eine Dichte von p-Typ-Verunreinigungen von etwa 1 × 1015 bis 1 × 1019 cm3. Der Kollektorbereich 40 hat eine Dicke von etwa 0,2 bis 3,0 µm.
  • Der Kathodenbereich 42 ist ein n-Typ-Halbleiterbereich, der Phosphor als Verunreinigung enthält. Der Kathodenbereich 42 hat eine Dichte von n-Typ-Verunreinigungen, die höher ist als eine Dichte von n-Typ-Verunreinigungen in jedem von dem Driftbereich 38, dem Barrierenbereich 34, und dem Säulenbereich 35. Der Kathodenbereich 42 ist unter dem Driftbereich 38 ausgebildet, und ist mit dem Driftbereich 38 in Kontakt. Der Kathodenbereich 42 liegt an der unteren Fläche 12b des Halbleitersubstrats 12 an einer zu dem Kollektorbereich 40 benachbarten Position frei. Der Kathodenbereich 42 ist mit der unteren Elektrode 26 in ohmschem Kontakt. Der Kathodenbereich 42 hat einen Dichte von n-Typ-Verunreinigungen von etwa 1 × 1018 bis 1 × 1021 cm3. Der Kathodenbereich 42 hat eine Dichte von etwa 0,2 bis 3,0 µm.
  • Bei dem Halbleitersubstrat 12 ist ein zwischen der oberen Elektrode 22 und der unteren Elektrode 26 geschalteter IGBT mit dem Emitterbereich 30, dem Körperbereich 32, dem Barrierenbereich 34, dem Driftbereich 38, dem Kollektorbereich 40, der Gate-Elektrode 18, und dem Gate-Isolierfilm 16 ausgebildet. Wenn der IGBT betrieben wird, fungiert die obere Elektrode 22 als eine Emitterelektrode des IGBT, und die untere Elektrode 26 fungiert als eine Kollektorelektrode des IGBT. Ferner ist bei dem Halbleitersubstrat 12 eine zwischen der oberen Elektrode 22 und der unteren Elektrode 26 geschaltete pn-Diode mit dem Körperbereich 32, dem Barrierenbereich 34, dem Driftbereich 38, und dem Kathodenbereich 42 ausgebildet. Wenn die pn-Diode betrieben wird, fungiert die obere Elektrode 22 als eine Anodenelektrode der pn-Diode, und die untere Elektrode 26 fungiert als eine Kathodenelektrode der pn-Diode. Bei dem Halbleitersubstrat 12 ist eine zwischen der oberen Elektrode 22 und der unteren Elektrode 26 geschaltete Schottky-Sperrschichtdiode (nachstehend als SBD bezeichnet) mit dem Säulenbereich 35, dem Barrierenbereich 34, dem Driftbereich 38, und dem Kathodenbereich 42 ausgebildet. Wenn die SBD betrieben wird, fungiert die obere Elektrode 22 als eine Anode der SBD, und die untere Elektrode 26 fungiert als eine Kathode der SBD.
  • Nachfolgend wird ein Betrieb des IGBT beschrieben. Wenn der IGBT eingeschaltet werden soll, wird ein Potential, das höher ist als ein Potential der oberen Elektrode 22 an die untere Elektrode 26 angelegt. Wenn ein Potential an die Gate-Elektrode 18 angelegt wird, das gleich wie oder höher ist als ein Grenzwert, wird ein Kanal in dem Körperbereich 32 in der Nähe des Gate-Isolierfilms 16 ausgebildet. Dies hat zur Folge, dass Elektronen über den Emitterbereich 30, den Kanal in dem Körperbereich 32, den Barrierenbereich 34, den Driftbereich 38, und den Kollektorbereich 40 von der oberen Elektrode 22 zu der unteren Elektrode 26 strömen. Ferner strömen Löcher von der unteren Elektrode 26 über den Kollektorbereich 40, den Driftbereich 38, den Barrierenbereich 34, und den Körperbereich 32 zu der oberen Elektrode 22. Wie durch einen Pfeil XI in 1 dargestellt ist, strömen die Löcher, welche in den Driftbereich 38 strömen so, dass sie den Gate-Graben 14a und den Dummy-Graben 14b umgehen. Dementsprechend werden die Löcher in einem Bereich in dem Driftbereich 38, zwischen dem Gate-Graben 14a und dem Dummy-Graben 14b (d.h., einem Bereich, der durch gestrichelte Linien in 1 dargestellt ist) gesammelt. Wenn der Zwischenraum zwischen dem Gate-Graben 14a und dem Dummy-Graben 14b hier breit wäre, wäre die Lochdichte ausschließlich in einem Bereich in der Nähe des Gate-Grabens 14a und des Dummy-Grabens 14b, in dem durch die gestrichelten Linien dargestellten Bereich, hoch. Bei der Halbleitervorrichtung 10 ist der Zwischenraum zwischen dem Gate-Graben 14a und dem Dummy-Graben 14b jedoch schmal, und die Lochdichte wird somit in dem gesamten durch die gestrichelten Linien dargestellten Bereich hoch. Dementsprechend wird ein elektrischer Widerstand in dem Driftbereich 38 innerhalb des durch die gestrichelten Linien dargestellten Bereichs extrem niedrig, wodurch Elektronen den Driftbereich 38 mit einem geringen Verlust durchlaufen können. Dementsprechend kann der Ladungsträgeranreicherungseffekt bei dem IGBT der Halbleitervorrichtung 10 in ausreichender Weise erzielt werden. Folglich ist die Einschaltspannung dieses IGBT gering. Ferner sind die Gate-Gräben 14a und die Dummy-Gräben 14b bei dieser Halbleitervorrichtung 10 alternierend angeordnet, und der Emitterbereich 30 und der Körperbereich 32 sind jeweils in jedem der Zellenbereiche ausgebildet, die zwischen den Gate-Gräben 14a und den Dummy-Gräben 14b angeordnet sind. Dementsprechend wird der IGBT in jedem der Zellenbereiche betrieben, und die Ladungsträger werden jeweils in etwa einheitlich in Abschnitten des Driftbereichs 38 unterhalb der Zellenbereiche angereichert (d.h., durch gestrichelte Linien dargestellte Abschnitte). Es wird ausschließlich unterhalb eines bestimmten Zellenbereichs verhindert, dass sich Ladungsträger anreichern, und eine Stromkonzentration in dem bestimmten Zellenbereich wird unterdrückt. Dadurch kann eine Verbesserung des Umschaltwiderstand realisiert werden.
  • Anschließend verschwindet der Kanal, wenn das Potential der Gate-Elektrode 18 auf ein Potential verringert wird, das niedriger ist als der Grenzwert, und der Strom wird unterbrochen. Anders ausgedrückt, wird der IGBT ausgeschaltet.
  • Nachfolgend wird ein Betrieb von jedem von der pn-Diode und der SBD beschrieben. Wenn die pn-Diode und die SBD eingeschaltet werden, wird eine Spannung zwischen der oberen Elektrode 22 und der unteren Elektrode 26 angelegt, die das Potential der oberen Elektrode 22 erhöht (d.h., eine Vorwärtsspannung). Nachstehend wird der Fall betrachtet, in dem das Potential der oberen Elektrode 22 von einem Potential, das gleich ist wie das Potential der unteren Elektrode 26, allmählich erhöht wird. Wenn das Potential der oberen Elektrode 22 erhöht wird, werden Schottky-Kontaktabschnitte an einer Zwischenfläche zwischen dem Säulenbereich 35 und der oberen Elektrode 22 in den leitfähigen Zustand versetzt. Anders ausgedrückt wird die SBD eingeschaltet. Demzufolge strömen Elektronen von der unteren Elektrode 26 über den Driftbereich 38, den Barrierenbereich 34, und den Säulenbereich 35 zu der oberen Elektrode 22. Somit wird das Potential des Barrienbereichs 34, wenn die SBD eingeschaltet ist, ein Potential nahe dem Potential der oberen Elektrode 22. Dementsprechend wird an einem pn-Übergang an einer Grenze zwischen dem Körperbereich 32 und dem Barrierenbereich 34 weniger leicht eine Potentialdifferenz erzeugt. Dementsprechend wird die pn-Diode für eine Weile nicht eingeschaltet, selbst wenn das Potential der oberen Elektrode 22 anschließend erhöht wird. Wenn das Potential der oberen Elektrode 22 weiter erhöht wird, wird ein in der SBD fließender Strom verstärkt. Je größer der Strom ist, der in der SBD fließt, desto größer ist die Potentialdifferenz, die zwischen der oberen Elektrode 22 und dem Barrierenbereich 34 erzeugt wird, und desto größer ist auch die Potentialdifferenz, die an dem pn-Übergang an der Grenze zwischen dem Körperbereich 32 und dem Barrierenbereich 34 erzeugt wird. Folglich wird die pn-Diode eingeschaltet, wenn das Potential der oberen Elektrode 22 auf ein Potential erhöht wird, das gleich wie oder höher ist als ein vorbestimmtes Potential. Anders ausgedrückt strömen Löcher von der oberen Elektrode 22 über den Körperbereich 32, den Barrierenbereich 34, den Driftbereich 38, und den Kathodenbereich 42 zu der unteren Elektrode 26. Ferner strömen Elektronen von der unteren Elektrode 26 über den Kathodenbereich 42, den Driftbereich 38, den Barrierenbereich 34, und den Körperbereich 32 zu der oberen Elektrode 22. Dementsprechend wird die SBD bei der Halbleitervorrichtung 10 zunächst eingeschaltet, wenn das Potential der oberen Elektrode 22 erhöht wird, wodurch eine Verzögerung des Zeitpunkts verursacht wird, an dem die pn-Diode eingeschaltet wird. Dadurch wird ein Strom von Löchern von dem Körperbereich 32 in den Driftbereich 38 unterdrückt.
  • Wenn eine Sperrspannung (eine Spannung, die das Potential der oberen Elektrode 22 verringert) zwischen der oberen Elektrode 22 und der unteren Elektrode 26 angelegt wird, nachdem die pn-Diode eingeschaltet wurde, führt die pn-Diode einen Sperrverzögerungsvorgang aus, der untenstehend beschrieben wird. Während die pn-Diode eingeschaltet ist, bestehen Löcher in dem Driftbereich 38. Wenn eine Sperrspannung angelegt wird, durchlaufen die Löcher den Driftbereich 38 über den Körperbereich 32 und werden an die obere Elektrode 22 abgegeben. Dieser Strom von Löchern bewirkt unverzüglich, dass ein Sperrstrom erzeugt wird. Wenn die pn-Diode eingeschaltet wird, unterdrückt die SBD bei der Halbleitervorrichtung 10 jedoch, wie vorstehend beschrieben ist, einen Strom von Löchern von dem Körperbereich 32 in den Driftbereich 38. Dementsprechend gibt es eine geringe Anzahl der Löcher, die in dem Driftbereich 38 vorhanden sind, wenn die pn-Diode einen Sperrverzögerungsvorgang durchführt. Dementsprechend ist auch ein Sperrverzögerungsstrom der pn-Diode gering. Dementsprechend wird bei der Halbleitervorrichtung 10 ein Sperrverzögerungsstrom der pn-Diode unterdrückt.
  • Insbesondere wenn die SBD in Betrieb ist, kann ein Fall auftreten, in dem das Potential der Gate-Elektrode 18 variiert. Die Charakteristika der SBD variieren im Allgemeinen entsprechend dem Potential der Gate-Elektrode 18. Bei der Halbleitervorrichtung 10 sind die Variationen der Charakteristika der SBD unter Einfluss des Potentials der Gate-Elektrode 18 jedoch minimiert. Die Details hierzu werden nachstehend beschrieben.
  • Wenn das Potential der Gate-Elektrode 18 hoch ist, wird ein Kanal in dem Körperbereich 32 ausgebildet. Wenn während eines Betriebs der SBD ein Kanal in dem Körperbereich 32 ausgebildet wird, wird das Potential des Barrierenbereichs 34 in der Nähe des Gate-Isolierfilms 16 ein Potential nahe dem Potential der oberen Elektrode 22, und es wird weniger leicht eine Potentialdifferenz zwischen den Schottky-Kontaktabschnitten in der SBD (d.h., den Kontaktabschnitten des Säulenbereichs 35 und der oberen Elektrode 22) erzeugt. Wenn das Potential der Gate-Elektrode 18 niedrig ist, und kein Kanal gebildet wird, tritt ein solcher Phänomen nicht auf. Daher variiert eine zum Einschalten der SBD benötigte Vorwärtsspannung in Abhängigkeit von dem Potential der Gate-Elektrode 18. Ein Phänomen, bei dem die Charakteristika der Diode in Abhängigkeit von dem Potential der Gate-Elektrode 18 des RC-IGBT variieren, wird als solches als Gate-Interferenz bezeichnet. Wenn der Säulenbereich 35 in der Nähe des Gate-Grabens 14a ausgebildet wäre, wäre ein unterer Endabschnitt des Säulenbereichs 35 nahe einem unteren Endabschnitt des Kanals angeordnet, und die SBD würde direkt durch die Gate-Interferenz beeinflusst werden. Im Gegensatz dazu ist der Säulenbereich 35 bei der Halbleitervorrichtung 10 der Ausführungsform 1 an einer von dem Gate-Graben 14a am weitesten entfernten Position in dem Zellenbereich ausgebildet. Dementsprechend variiert das Potential des unteren Endabschnitts des Säulenbereichs 35 nicht besonders viel, selbst wenn das Potential des Barrierenbereichs 34 in der Nähe des Gate-Isolierfilms 16 variiert. Dementsprechend variieren die Charakteristika der SBD weniger leicht. Somit bewirkt die Gate-Interferenz bei der Halbleitervorrichtung 10 weniger leicht Veränderungen der Charakteristika der SBC. Es ist anzumerken, dass an der Peripherie des Dummy-Grabens 14b kein Kanal ausgebildet wird, und somit tritt kein Problem der Gate-Interferenz auf, selbst wenn der Säulenbereich 35 nahe dem Dummy-Graben 14b angeordnet ist.
  • Ferner beeinflusst das Potential der Gate-Elektrode 18 auch einen Widerstandswert des Säulenbereichs 35. Anders ausgedrückt verändert sich ein von der Gate-Elektrode 18 erzeugtes elektrisches Feld, wenn sich das Potential der Gate-Elektrode 18 verändert, wodurch Veränderungen der Verteilung der Ladungsträger in dem Säulenbereich 35 bewirkt werden. Dementsprechend verändert sich ein Widerstand des Säulenbereichs 35 in Abhängigkeit von dem Potential der Gate-Elektrode 18. Wenn der Säulenbereich 35 in der Nähe des Gate-Grabens 14a ausgebildet wäre, würde der Säulenbereich 35 leicht von dem durch die Gate-Elektrode 18 erzeugten elektrischen Feld beeinflusst werden. Bei der Halbleitervorrichtung 10 ist der Säulenbereich 35 jedoch an einer von dem Gate-Graben 14a am weitesten entfernten Position in dem Zellenbereich ausgebildet. Folglich wird der Säulenbereich 35 bei der Halbleitervorrichtung 10 der Ausführungsform weniger leicht durch das von der Gate-Elektrode 18 erzeugte elektrische Feld beeinflusst. Dementsprechend verändert sich ein Widerstand des Säulenbereichs 35 selten, selbst wenn sich das Potential der Gate-Elektrode 18 verändert. Es ist anzumerken, dass das Potential der Dummy-Elektrode 58 auf das Potential der oberen Elektrode 22 festgelegt ist, und somit kein Problem von Variationen bei dem Widerstand des Säulenbereichs 35 auftritt, selbst wenn der Säulenbereich 35 nahe dem Dummy-Graben 14b angeordnet ist.
  • Wie vorstehend beschrieben ist, werden bei dieser Halbleitervorrichtung 10 Variationen der Charakteristika des SBD unter Einfluss der Variationen des Potentials der Gate-Elektrode 18 minimiert.
  • Nachstehend wird eine Variante der Halbleitervorrichtung 10 der Ausführungsform 1 beschrieben. Wie in 2 gezeigt ist, ist jeder Säulenbereich 35 bei der Halbleitervorrichtung 10 der Ausführungsform 1 bei Betrachtung der oberen Fläche 12a des Halbleitersubstrats 12 kontinuierlich entlang der Dummy-Gräben 14b mit einer konstanten Breite ausgebildet. Wie in 3 gezeigt ist, kann jedoch jeder Säulenbereich 35 intermittierend entlang der Dummy-Gräben 14b ausgebildet sein. Ferner kann die Breite jedes Säulenbereichs 35, wie in 4 gezeigt ist, in Abhängigkeit von den Positionen verändert werden.
  • Ferner ist bei der Halbleitervorrichtung 10 der Ausführungsform 1 jeder Säulenbereich 35 mit dem Dummy-Isolierfilm 56 in dessen gesamten Tiefenbereich in Kontakt. Wie in 5 gezeigt ist, kann jeder Säulenbereich 35 jedoch an einer von dem entsprechenden Dummy-Isolierfilm 56 entfernten Position ausgebildet sein. In diesem Fall wird jeder Zwischenraum zwischen dem Säulenbereich 35 und dem Dummy-Isolierfilm 56 bevorzugt so schmal wie möglich gehalten. Beispielsweise wird jeder Zwischenraum zwischen dem Säulenbereich 35 und dem Dummy-Isolierfilm 56 bevorzugt schmaler gehalten als jeder Zwischenraum zwischen dem Säulenbereich 35 und dem Gate-Isolierfilm 16. Ferner kann, wie in 6 gezeigt ist, jeder Säulenbereich 35 mit dem Dummy-Isolierfilm 56 in einem Abschnitt von dessen Tiefenbereich in Kontakt sein.
  • Ferner ist bei der Halbleitervorrichtung 10 der Ausführungsform 1 jede Dummy-Elektrode 58 an einem Endabschnitt jedes Dummy-Grabens 14b in Längsrichtung elektrisch mit der oberen Elektrode 22 verbunden. Wie in den 7 und 8 gezeigt ist, kann der Zwischenschicht-Isolierfilm 20 jedoch von einem oberen Abschnitt jeder Dummy-Elektrode 58 entfernt werden, und jede Dummy-Elektrode 58 kann durch deren obere Fläche mit der oberen Elektrode 22 verbunden werden. Es ist anzmerken, dass bei einem Beispiel in 7 Polysilizium, das jede der Dummy-Elektroden 58 konfiguriert, teilweise an der oberen Fläche 12a des Halbleitersubstrats 12 ausgebildet ist, und das Polysilizium und die obere Elektrode 22 sind an der oberen Fläche 12a verbunden. Ferner ist bei einem Beispiel in 8 Polysilizium, das jede der Dummy-Elektroden 58 konfiguriert, ausschließlich in dem Dummy-Graben 14b ausgebildet, und die obere Elektrode 22 ist mit dem Polysilizium in jedem Dummy-Graben 14b verbunden.
  • Ferner ist bei der Halbleitervorrichtung 10 der Ausführungsform 1 jeder der Säulenbereiche 35 in Schottky-Kontakt mit der oberen Elektrode 22. Jedoch kann jeder der Säulenbereiche 35 auch in ohmschem Kontakt mit der oberen Elektrode 22 sein. Bei einer solchen Konfiguration fungiert ein mit dem Säulenbereich 35, dem Barrierenbereich 34, dem Driftbereich 38, und dem Kathodenbereich 42 konfigurierter Strompfad nicht als eine SBD, sondern als ein zwischen der oberen Elektrode 22 und der unteren Elektrode 26 geschalteter Widerstand. Auch in diesem Fall fließt ein Strom in dem Strompfad, der als Widerstand fungiert, wenn das Potential der oberen Elektrode 22 erhöht wird, und die pn-Diode wird daraufhin eingeschaltet, und der Zeitpunkt, an dem die pn-Diode eingeschaltet wird, kann dadurch verzögert werden. Anders ausgedrückt kann ein Löcherstrom in den Driftbereich 38 unterdrückt werden. Folglich kann auch bei dieser Konfiguration der Sperrverzögerungsstrom der Diode unterdrückt werden.
  • Ferner ist bei der Halbleitervorrichtung 10 der Ausführungsform 1 jede Dummy-Elektrode 58 elektrisch mit der oberen Elektrode 22 verbunden. Jedoch kann jede der Dummy-Elektroden 58 ebenso von der oberen Elektrode 22 isoliert sein. Anders ausgedrückt muss das Potential jeder Dummy-Elektrode 58 nicht auf das Potential der oberen Elektrode 22 festgelegt sein, sondern kann auf ein Schwebepotential eingestellt sein.
  • Ferner erstreckt sich bei der Halbleitervorrichtung 10 der Ausführungsform 1 jeder Gate-Graben 14a streifenartig. Wie in den 9 und 10 gezeigt ist, können sich die Gate-Gräben 14a jedoch auch gitterartig erstrecken, und jeder Dummy-Graben 14b kann in einem von den Gate-Gräben 14a umgebenen Bereich ausgebildet sein. Selbst wenn jeder der Bereiche wie in den 9 und 10 angeordnet ist, können der IGBT und die Diode wie in Ausführungsform 1 arbeiten. Ferner kann, wie in 11 gezeigt ist, jeder der streifenartigen Dummy-Gräben 14b und jeder der gitterartigen Gate-Gräben 14a kombiniert und angeordnet werden.
  • Ferner können die streifenartigen Dummy-Gräben 14b und der gitterartigen Gate-Gräben 14a wie in 12 gezeigt ausgebildet sein. In 12 sind jeder der Emitterbereiche 30 und jeder der Säulenbereiche 35 (Säulenbereiche 35a) in einem von dem entsprechenden gitterartigen Gate-Graben 14a umgebenen Bereich ausgebildet. In dem von dem gitterartigen Gate-Graben 14a umgegeben Bereich ist kein Dummy-Graben 14b ausgebildet. Der Säulenbereich 35a ist in einer Mitte des von dem gitterartigen Gate-Graben 14a umgebenen Bereichs ausgebildet. Ein Abstand von dem Säulenbereich 35a zu dem Gate-Graben 14a ist ein Abstand L1. Der Dummy-Graben 14b ist außerhalb des von dem gitterartigen Gate-Graben 14a umgebenen Bereichs ausgebildet. Die Emitterbereiche 30 und die Säulenbereiche 35 (Säulenbereich 35b) sind zwischen dem Dummy-Graben 14b und dem Gate-Graben 14a ausgebildet. Jeder der Säulenbereiche 35b ist an einer von dem Dummy-Graben 14b entfernten Position ausgebildet. Ein Abstand zwischen dem Säulenbereich 35b und dem Dummy-Graben 14b ist ein Abstand L2. Ein Abstandzwischen dem Säulenbereich 35b und dem Gate-Graben 14a ist ein Abstand L3. Der Abstand L2 ist kürzer als der Abstand LI, und kürzer als der Abstand L3. Bei dieser Konfiguration ist der Säulenbereich 35b ebenfalls nahe dem Dummy-Graben 14b angeordnet, und es können somit ähnliche Effekte wie jene der obenstehend beschriebenen Ausführungsform 1 erzielt werden.
  • Ferner sind bei der Halbleitervorrichtung 10 der Ausführungsform 1 der Kollektorbereich 40 und der Kathodenbereich 42 mit dem Driftbereich 38 in Kontakt. Wie in 13 gezeigt ist, kann jedoch ein Pufferbereich 44 unter dem Driftbereich 38 ausgebildet sein. Der Pufferbereich 44 ist ein n-Typ-Bereich, der Phospor als Verunreinigung enthält. Der Pufferbereich 44 ist der n-Typ-Bereich, der eine Dichte von n-Typ-Verunreinigungen hat, die höher ist als die des Driftbereichs und niedriger als die des Kathodenbereich 42. Der Kollektorbereich 40 und der Kathodenbereich 42 sind unter dem Pufferbereich 44 ausgebildet. Der Kollektorbereich 40 und der Kathodenbereich 42 sind durch den Pufferbereich 44 von dem Driftbereich 38 abgetrennt. Der Pufferbereich 44 hat eine Dichte von n-Typ-Verunreinigungen von etwa 1 × 1015 bis 1 × 1018/cm3. Der Pufferbereich 44 hat eine Dicke von etwa 0,2 bis 5,0 µm.
  • Ausführungsform 2
  • Eine in 14 gezeigte Halbleitervorrichtung 200 der Ausführungsform 2 unterscheidet sich von der Halbleitervorrichtung 10 der Ausführungsform 1 insofern, dass sie Zwischenbereiche 210 des p-Typs aufweist. Andere Konfigurationen der Halbleitervorrichtung 200 der Ausführungsform 2 entsprechen jenen der Halbleitervorrichtung 10 der Ausführungsform 1. Jeder Zwischenbereich 210 ist ein p-Typ-Bereich, der Bor als Verunreinigung enthält. Der Zwischenbereich 210 ist zwischen dem Barrierenbereich 34 und dem Driftbereich 38 ausgebildet. Der Zwischenbereich 210 ist zwischen dem Gate-Graben 14a und dem Dummy-Graben 14b ausgebildet. Der Zwischenbereich 210 ist mit dem Gate-Isolierfilm 16 unter dem Barrierenbereich 34 in Kontakt, und ist mit dem Dummy-Isolierfilm 56 unter dem Barrierenbereich 34 in Kontakt. Der Barrierenbereich 34 ist durch den Zwischenbereich 210 von dem Driftbereich 38 abgetrennt. Der Zwischenbereich 210 hat eine Dichte von p-Typ-Verunreinigungen von etwa 1 × 1015 bis 1 × 1018/cm3. Der Zwischenbereich 210 hat eine Dicke von etwa 0,2 bis 3,0 µm.
  • Der Zwischenbereich 210 hat einen hochdichten Bereich 210a, der eine hohe Dichte von p-Typ-Verunreinigungen hat, und einen niedrigdichten Bereich 210b, der eine niedrige Dichte von p-Typ-Verunreinigungen hat. Der hochdichte Bereich 210a ist an einer Position benachbart zu dem Dummy-Graben 14b in dem Zwischenbereich 210 ausgebildet. Der niedrigdichte Bereich 210b ist an einer Position benachbart zu dem Gate-Graben 14a in dem Zwischenbereich 210 ausgebildet. Dementsprechend ist ein Durchschnittswert einer Dichte von p-Typ-Verunreinigungen in einem Abschnitt des Zwischenbereichs 210, der näher an dem Dummy-Graben 14b liegt als eine Mittelposition 14c zwischen dem Gate-Graben 14a und dem Dummy-Graben 14b, höher als ein Durchschnittswert einer Dichte von p-Typ-Verunreinigungen in einem Abschnitt des Zwischenbereichs 210, der näher an dem Gate-Graben 14a liegt als die Zwischenposition 14c.
  • Es ist anzumerken, dass eine Quadratflächendichte von p-Typ-Verunreinigungen in dem niedrigdichten Bereich 210b (ein Wert, der durch Integrieren der Dichten der p-Typ-Verunreinigungen in dem Zwischenbereich 210 in Dickenrichtung erhalten wird) bevorzugt gleich wie oder höher ist als 1 × 1012/cm2, und eine Quadratflächendichte von p-Typ-Verunreinigungen in dem hochdichten Bereich 210a bevorzugt ein höher Wert ist als die Quadratflächendichte von p-Typ-Verunreinigungen in dem niedrigdichten Bereich 210b (d.h., etwa 2 × 1012 bis 1 × 1014/cm2). Wenn die Quadratflächendichte von p-Typ-Verunreinigungen in dem Zwischenbereich 210 gleich ist wie oder höher ist als 1 x 1012/cm2, gibt es keinen Fall, in dem der Zwischenbereich 210 in Dickenrichtung vollständig verarmt, selbst wenn eine hohe Spannung an die Halbleitervorrichtung 200 angelegt wird.
  • Nachstehend wird ein Betrieb des IGBT in der Halbleitervorrichtung 200 beschrieben. Wenn der IGBT eingeschaltet werden soll, wird ein höheres Potential als das der oberen Elektrode 22 an die unterer Elektrode 26 angelegt. Wenn ein Potential an die Gate-Elektrode 18 angelegt wird, das gleich ist wie oder höher ist als der Grenzwert, wird in dem Körperbereich 32 und dem Mittelbereich 210 in der Nähe des Gate-Isolierfilms 16 ein Kanal ausgebildet. Infolgedessen strömen Elektronen von der oberen Elektrode 22 über den Emitterbereich 30, den Kanal in dem Körperbereich 32, den Barrierenbereich 34, den Kanal in dem Zwischenbereich 210, den Driftbereich 38, und den Kollektorbereich 40 zu der unteren Elektrode 26. Ferner strömen Löcher von der unteren Elektrode 26 über den Kollektorbereich 40, den Driftbereich 38, den Zwischenbereich 210, den Barrierenbereich 34, und den Körperbereich 32 zu der oberen Elektrode 22. Bei der Halbleitervorrichtung 200 der Ausführungsform 2 ist ein Zwischenraum zwischen dem Gate-Graben 14a und dem Dummy-Graben 14b ebenfalls schmal, und es kann somit ein ausreichender Ladungsträgeranreicherungseffekt erzielt werden. Dementsprechend ist die Einschaltspannung dieses IGBT niedrig.
  • Im Anschluss daran verschwindet der Kanal, wenn das Potential der Gate-Elektrode 18 auf ein Potential verringert wird, das niedriger ist als der Grenzwert, und ein Strom wird gestoppt. Anders ausgedrückt wird der IGBT ausgeschaltet. Bei der Halbleitervorrichtung 10 der Ausführungsform 2 wird ein Verluststrom während der IGBT ausgeschaltet ist unterdrückt. Dies wird nachstehend detailliert beschrieben. Bei der Halbleitervorrichtung 10 der Ausführungsform 1 kann, wie durch Pfeile A1 und A2 in 1 dargestellt ist, ein Fall auftreten, in dem ein Verluststrom von dem Driftbereich 38 mittels des Barrierenbereichs 34 und des Säulenbereichs 35 zu der oberen Elektrode 22 fließt, während der IGBT ausgeschaltet ist. Bei der Halbleitervorrichtung 200 der Ausführungsform 2 ist der p-Typ-Zwischenbereich 210 hingegen zwischen dem Barrierenbereich 34 und dem Driftbereich 38 ausgebildet. Ein pn-Übergang an einer Zwischenfläche zwischen dem Driftbereich 38 und dem Zwischenbereich 210 dient als eine Barriere, und somit wird ein Verluststrom bei der Halbleitervorrichtung 200 der Ausführungsform 2 unterdrückt. Es ist anzumerken, dass, selbst wenn der Zwischenbereich 210 vorgesehen ist, ein Fall auftreten kann, in dem ein Verluststrom jenseits des Zwischenbereichs 210 fließt. Ein solcher Verluststrom fließt für gewöhnlich durch den Zwischenbereich 210 in der Nähe des Gate-Isolierfilms 16 oder durch den Zwischenbereich 210 in der Nähe des Dummy-Isolierfilms 56. Bei der Halbleitervorrichtung 200 der Ausführungsform 2 ist ein Pfad, der durch einen Pfeil A3 in 14 dargestellt ist, ein Pfad des Verluststroms, der den Zwischenbereich 210 in der Nähe des Gate-Isolierfilms 16 durchläuft, und ein Pfad, der durch einen Pfeil A4 in 14 dargestellt ist, ist ein Pfad des Verluststroms, der den Zwischenbereich 210 in der Nähe des Dummy-Isolierfilms 56 durchläuft. Bei dem durch den Pfeil A4 dargestellten Pfad ist die Dichte von p-Typ-Verunreinigungen in dem Zwischenbereich 210 (d.h., dem hochdichten Bereich 210a) hoch. Dementsprechend ist eine Barriere des pn-Übergangs an der Zwischenfläche zwischen dem Zwischenbereich 210 und dem Driftbereich 38 groß. Dies erschwert das Fließen eines Verluststroms in dem durch den Pfeil A4 dargestellten Pfad. Ferner ist bei dem durch den Pfeil A3 dargestellten Pfad die Dichte von p-Typ-Verunreinigungen in dem Zwischenbereich 210 (d.h., dem niedrigdichten Bereich 210b) niedrig. Dies liegt daran, dass ein Kanal in der Nähe des Gate-Isolierfilms 16 ausgebildet werden muss, wenn der IGBT eingeschaltet ist, und die Dichte von p-Typ-Verunreinigungen in dem Zwischenbereich 210 nicht so hoch eingestellt werden kann. Folglich ist bei dem durch den Pfeil A3 dargestellten Pfad eine Barriere des pn-Übergangs an der Zwischenfläche zwischen dem Mittelbereich 210 und dem Driftbereich 38 gering. Jedoch ist bei dem durch den Pfeil A3 dargestellten Pfad ein Pfad, der den Barrierenbereich 34 durchläuft, lang. Der Barrierenbereich 34 hat einen elektrischen Widerstand eines bestimmten Niveaus, und somit erschwert das Vorsehen eines langen Pfads, der den Barrierenbereich 34 durchläuft, das Fließen eines Verluststroms in dem durch den Pfeil A3 dargestellten Pfad.
  • Wie vorstehend beschrieben ist, ist der Säulenbereich 35 bei der Halbleitervorrichtung 200 der Ausführungsform 2 an einer von dem Gate-Graben 14a entfernten Position angeordnet, um sicherzustellen, dass der durch den Pfeil A3 dargestellte Pfad lang ist, wodurch ein in dem durch den Pfeil A3 dargestellten Pfad fließender Verluststrom unterdrückt werden kann. Ferner ist die Dichte von p-Typ-Verunreinigungen in dem Zwischenbereich 210 in der Nähe des Dummy-Grabens 14b hoch, um dadurch einen in dem durch den Pfeil A4 dargestellten Pfad fließenden Verluststrom zu unterdrücken. Ferner wird in der Nähe des Dummy-Grabens 14b kein Kanal ausgebildet, und somit tritt kein wesentliches Problems auf, selbst wenn die Dichte von p-Typ-Verunreinigungen in dem Zwischenbereich 210 hoch ist.
  • Ferner wird bei der Halbleitervorrichtung 200 der Ausführungsform 2 auch ein Verluststromfluss in jedem der durch die Pfeile A3 und A4 dargestellten Pfade unterdrückt, während der IGBT eingeschaltet ist. Wenn ein Strom in den durch die Pfeile A3 und A4 dargestellten Pfaden fließt während der IGBT eingeschaltet ist, führt der IGBT möglicherweise einen unerwarteten Vorgang aus.. Bei der Halbleitervorrichtung 200 der Ausführungsform 2 kann solch ein Vorgang jedoch verhindert werden.
  • Folgend wird ein Betrieb der Dioden beschrieben. Die Dicke des Zwischenbereichs 210 ist gering, und die Dichte von p-Typ-Verunreinigungen in dem Zwischenbereich 210 ist nicht so hoch, und somit können Elektronen und Löcher jenseits des Zwischenbereichs 210 strömen, während die SBD und die pn-Diode in Betrieb sind. Folglich arbeiten die SBD und die pn-Diode auch bei der Halbleitervorrichtung 200 der Ausführungsform 2 wie bei der Halbleitervorrichtung 10 der Ausführungsform 1.
  • Ein Strom, der in der SBD fließt, wenn die Diode in Betrieb ist, strömt, wie durch die Pfeile A5 und A6 in 15 dargestellt ist, leicht in der Nähe des Gate-Isolierfilms 16 und der Nähe des Dummy-Isolierfilms 56. Dabei wird, wenn ein Strom, der, wie durch den Pfeil A6 dargestellt ist, in der Nähe des Dummy-Isolierfilms 56 fließt, stark ist, weniger leicht eine Potentialdifferenz zwischen der oberen Elektrode 22 und dem Barrierenbereich 34 erzeugt, und es ist somit schwieriger als nötig, die pn-Diode (d.h., den pn-Übergang an einer Zwischenfläche zwischen dem Körperbereich 32 und dem Barrierenbereich 34) einzuschalten. Bei der Halbleitervorrichtung 200 der Ausführungsform 2 ist die Dichte von p-Typ-Verunreinigungen in dem Zwischenbereich 210 in der Nähe des Dummy-Isiolierfilms 56 (d.h., des hochdichten Bereichs 210a) hingegen hoch, und ein durch den Pfeil A6 dargestellter Strom wird dadurch unterdrückt. Anders ausgedrückt wird die Barriere an dem pn-Übergang an der Zwischenfläche zwischen diesem Zwischenbereich 210 und dem Barrierenbereich 34 groß, wenn die Dichte von p-Typ-Verunreinigungen in dem Zwischenbereich 210 in der Nähe des Dummy-Isolierfilms 56 hoch ist. Dementsprechend wird ein Strom, der wie durch den Pfeil A6 dargestellt fließt, unterdrückt. Infolgedessen erhöht sich ein Strom, der wie durch den Pfeil A5 dargestellt fließt, was das Einschalten der pn-Diode zu einem passenden Zeitpunkt ermöglicht.
  • Vorstehend ist die Halbleitervorrichtung 200 der ausführungsform 2 beschrieben worden. Es ist anzumerken, dass eine Konfiguration jeder der in Zusammenhang mit der Ausführungsform 1 beschriebenen verschiedenen Variationen auf die Halbleitervorrichtung 200 der Ausführungsform 2 angewendet werden kann.
  • Es ist anzumerken, dass der hochdichte Bereich 210a bei der Ausführungsform 2 bevorzugt in einem Bereich unmittelbar unterhalb des Säulenbereichs 35 ausgebildet ist, und noch bevorzugter in einem Bereich, der weiter ist als der Bereich unmittelbar entlang des Säulenbereichs 35, ausgebildet ist. In dem Fall, in dem der Säulenbereich 35 beispielsweise intermittierend entlang des Dummy-Grabens 14b ausgebildet ist, wird der Bereich des hochdichten Bereichs 210a, bei Betrachtung der oberen Fläche des Halbleitersubstrats 12, wie in den 16 und 17 gezeigt ist, bevorzugt weiter gehalten als der Bereich des Säulenbereichs 35. Ferner kann, wie in 18 gezeigt ist, annähernd der gesamte Bereich zwischen dem Gate-Graben 14a und dem Dummy-Graben 14b als der hochdichte Bereich 210a festgelegt werden, und nur die Umgebung des Gate-Grabens 14a kann als der niedrigdichte Bereich 210b festgelegt werden.
  • Ausführungsform 3
  • Bei einer in 19 gezeigten Halbleitervorrichtung 300 der Ausführungsform 3 unterscheidet sich die Konfiguration der Säulenbereiche 35 von jener der Halbleitervorrichtung 10 der Ausführungsform 1. Andere Konfigurationen der Halbleitervorrichtung 300 der Ausführungsform 3 entsprechen jenen der Halbleitervorrichtung 10 der Ausführungsform 1.
  • Bei der Halbleitervorrichtung 300 der Ausführungsform 3 hat jeder Säulenbereich 35 einen ersten Abschnitt 35a, der sich von dem Barrierenbereich 34 entlang einer Aufwärtsrichtung erstreckt, und einen zweiten Abschnitt 35b, der sich von dem ersten Abschnitt 35a entlang einer sich weg von dem Dummy-Graben 14b bewegenden Richtung erstreckt. Ein oberer Endabschnitt des ersten Abschnitts 35a ist mit dem Zwischenschicht-Isolierfilm 20 bedeckt. Ein Endabschnitt des zweiten Abschnitts 35b auf der Seite des Gate-Grabens 14a ist nicht mit dem Zwischenschicht-Isolierfilm 20 bedeckt, und ist mit der oberen Elektrode 22 Schottky-verbunden.
  • Bei der Halbleitervorrichtung 300 der Ausführungsform 3 ist der Endabschnitt des zweiten Abschnitts 35b mit der oberen Elektrode 22 verbunden, und der untere Endabschnitt des ersten Abschnitts 35a ist nicht mit der oberen Elektrode 22 verbunden. Dementsprechend ist ein Pfad des Verluststroms, wie durch die Pfeile A7 und A8 in 19 dargestellt ist, länger als die Pfade bei Ausführungsform 1 (Pfeile A1 und A2). Dementsprechend kann ein Verluststrom unterdrückt werden.
  • Es ist anzumerken, dass davon ausgegangen werden kann, das der Pfad eines Verluststroms durch Vergrößern einer Abmessung des Säulenbereichs 35 in Tiefenrichtung (d.h., die Dicke des Körperbereichs 32) verlängert wird. Wenn ein solcher Säulenbereich 35 ausgebildet werden soll, wird jedoch eine hochenergetische Ionenimplantation benötigt, die Schäden an dem Halbleitersubstrat 12 verursacht. Indem ermöglicht wird, dass sich ein Frontflächenabschnitt des Säulenbereichs 35 teilweise wie bei Ausführungsform 3 in seitlicher Richtung erstreckt, kann der Widerstand des Verluststrompfads hoch gehalten werden, ohne die Abmessung des Säulenbereichs 35 in Tiefenrichtung zu vergrößern.
  • Vorstehend ist die Halbleitervorrichtung 300 der Ausführungsform 3 beschrieben worden. Es ist anzumerken, dass eine Konfiguration jeder der in Zusammenhang mit Ausführungsform 1 beschriebenen verschiedenen Variationen auf die Halbleitervorrichtung 300 der Ausführungsform 3 angewendet werden kann.
  • Es ist anzumerken, dass es in dem Fall, in dem der Säulenbereich 35 mit der oberen Elektrode 22 in Schottky-Kontakt gebracht wird, schwierig ist, eine Barrierenhöhe stabil auszubilden. In diesem Fall, in dem die Barrierenhöhe niedrig ist, oder in dem Fall, in dem der Säulenbereich 35 mit der oberen Elektrode 22 in ohmschen Kontakt gebracht wird, kann ein Verluststrom durch den zweiten Abschnitt 35b wie in Ausführungsform 3 effektiver unterdrückt werden.
  • Ferner ist der obere Abschnitt der Dummy-Elektrode 58 bei Ausführungsform 3 mit dem Zwischenschicht-Isolierfilm 20 bedeckt. Jedoch kann der obere Abschnitt der Dummy-Elektrode 58 auch direkt mit der oberen Elektrode 22 verbunden sein. In diesem Fall, kann ein Abschnitt des Polysiliziums, das die Dummy-Elektrode 58 konfiguriert, wie in 20 gezeigt ist, an der oberen Fläche 12a des Halbleitersubstrats 12 vorgesehen sein, und die Dummy-Elektrode 58 kann durch diesen Abschnitt mit der oberen Elektrode 22 verbunden sein. Ferner kann verhindert werden, dass der erste Abschnitt 35a mit der oberen Elektrode 22 verbunden wird, indem ein Zwischenschicht-Isolierfilm 21 zwischen dem Polysilizium über der oberen Fläche 12a und dem ersten Abschnitt 35a in dem Säulenbereich 35 vorgesehen wird.
  • Ferner kann der Säulenbereich 35, wie in 21 gezeigt ist, teilweise neben dem Dummy-Graben 14b vorgesehen sein. In diesem Fall ist der Emitterbereich 30 bevorzugt teilweise neben dem Gate-Graben 14a vorgesehen, und die Position des zweiten Abschnitts 35b ist von der Position des Emitterbereichs 30 in Längsrichtung jeder der Gräben versetzt. Gemäß dieser Konfiguration kann eine lange Distanz zwischen dem Emitterbereich 30 und dem zweiten Abschnitt 35b sichergestellt werden, und das Risiko eines Latch-Ups des IGBT kann verringert werden.
  • Nachstehend wird die in der vorliegenden Beschreibung offenbarte Technik beschrieben. Es ist anzumerken, dass jedes der nachstehend beschriebenen technischen Elemente einen unabhängigen Nutzen hat.
  • Bei einer hierin als ein Beispiel offenbarten Halbleitervorrichtung kann der Säulenbereich mit dem Dummy-Isolierfilm in Kontakt sein. Der Zwischenraum zwischen dem Gate-Graben und dem Dummy-Gräben kann dadurch weiter verschmälert werden.
  • Bei einer hierin als ein Beispiel offenbarten Halbleitervorrichtung kann das Halbleitersubstrat ferner einen Zwischenbereich des p-Typs aufweisen, der zwischen dem Gate-Graben und dem Dummy-Graben und zwischen dem Barrierenbereich und dem Driftbereich angeordnet ist, und der mit dem Gate-Isolierfilm und dem Dummy-Isolierfilm in Kontakt ist. Ein Durchschnittswert einer Dichte von p-Typ-Verunreinigungen in einem Abschnitt des Zwischenbereichs, der näher an dem Dummy-Graben liegt als eine Zwischenposition zwischen dem Gate-Graben und dem Dummy-Graben, ist höher als ein Durchschnittswert einer Dichte von p-Typ-Verunreinigungen in einem Abschnitt des Zwischenbereichs, der näher an dem Gate-Graben liegt als die Mittelposition. Gemäß dieser Konfiguration kann ein Verluststromfluss von dem Driftbereich durch die Umgebung einer seitlichen Fläche des Dummy-Grabens zu dem Säulenbereich unterdrückt werden.
  • Der Säulenbereich kann einen ersten Abschnitt aufweisen, der sich von dem Barrierenbereich entlang einer Richtung zu der Frontfläche des Halbleitersubstrats erstreckt, und einen zweiten Abschnitt, der sich von dem ersten Abschnitt entlang einer sich von dem Dummy-Graben weg bewegenden Richtung erstreckt. Der zweite Abschnitt kann mit der Frontflächenelektrode verbunden sein. Ein Endabschnitt des ersten Abschnitts an einer Frontflächenseite muss nicht mit der Frontflächenelektrode verbunden sein. Gemäß dieser Konfiguration kann der Pfad eines Stroms, der in dem Säulenbereich fließt, lang sein. Dadurch kann ein Verluststrom, der durch den Säulenbereich fließt, unterdrückt werden.

Claims (5)

  1. Halbleitervorrichtung, aufweisend: ein Halbleitersubstrat (12) mit einem Gate-Graben (14a) und einem Dummy-Graben (14b), die an einer Frontfläche (12a) des Halbleitersubstrats (12) vorgesehen sind; eine Frontflächenelektrode (22), die an der Frontfläche (12a) des Halbleitersubstrats (12) angeordnet ist; und eine Rückflächenelektrode (26), die an einer Rückfläche (12b) des Halbleitersubstrats (12) angeordnet ist, wobei ein Gate-Isolierfilm (16) und eine durch den Gate-Isolierfilm (16) von dem Halbleitersubstrat (12) isolierte Gate-Elektrode (18) in dem Gate-Graben (14a) angeordnet sind, ein Dummy-Isolierfilm (56) und eine durch den Dummy-Isolierfilm (56) von dem Halbleitersubstrat (12) isolierte und elektrisch von der Gate-Elektrode (18) getrennte Dummy-Elektrode (58) in dem Dummy-Graben (14b) angeordnet sind, das Halbleitersubstrat (12) aufweist: einen zwischen dem Gate-Graben (14a) und dem Dummy-Graben (14b) angeordneten Emitterbereich (30) des n-Typs, der mit dem Gate-Isolierfilm (16) in Kontakt ist, und an der Frontfläche (12a) des Halbleitersubstrats (12) freiliegt; einen Körperbereich (32) des p-Typs, der zwischen dem Gate-Graben (14a) und dem Dummy-Graben (14b) angeordnet ist, und mit dem Gate-Isolierfilm (16) an einer Rückflächenseite des Emitterbereichs (30) in Kontakt ist; einen Barrierenbereich (34) des n-Typs, der zwischen dem Gate-Graben (14a) und dem Dummy-Graben (14b) angeordnet ist, und mit dem Gate-Isolierfilm (16) und dem Dummy-Isolierfilm (56) an einer Rückflächenseite des Körperbereichs (32) in Kontakt ist; einen zwischen dem Gate-Graben (14a) und dem Dummy-Graben (14b) angeordneten Säulenbereich (35) des n-Typs, der mit der Frontflächenelektrode (22) verbunden ist, und mit dem Barrierenbereich (34) verbunden ist; einen in Bezug zu dem Barrierenbereich (34) an einer Rückflächenseite angeordneten Driftbereich (38) des n-Typs, der durch den Barrierenbereich (34) von dem Körperbereich (32) abgetrennt ist, und eine niedrigere Dichte von n-Typ-Verunreinigungen aufweist als eine Dichte von n-Typ-Verunreinigungen in dem Barrierenbereich (34); einen Kollektorbereich (40) des p-Typs, der an der Rückfläche (12b) des Halbleitersubstrats (12) freiliegt; und einen Kathodenbereich (42) des n-Typs, der an der Rückfläche (12b) des Halbleitersubstrats (12) freiliegt, und eine höhere Dichte von n-Typ-Verunreinigungen aufweist als die Dichte von n-Typ-Verunreinigungen in dem Driftbereich (38).
  2. Halbleitervorrichtung nach Anspruch 1, wobei der Säulenbereich (35) mit dem Dummy-Isolierfilm (56) in Kontakt ist.
  3. Halbleitervorrichtung nach Anspruch 1 oder 2, wobei das Halbleitersubstrat (12) ferner einen Zwischenbereich (210) des p-Typs aufweist, der zwischen dem Gate-Graben (14a) und dem Dummy-Graben (14b), und zwischen dem Barrierenbereich (34) und dem Driftbereich (38) angeordnet ist, und der mit dem Gate-Isolierfilm (16) und dem Dummy-Isolierfilm (56) in Kontakt ist, und ein Durchschnittswert einer Dichte der n-Typ-Verunreinigungen in einem Abschnitt des Zwischenbereichs (210), der näher an dem Dummy-Graben (14b) liegt als eine Mittelposition (14c) zwischen dem Gate-Graben (14a) und dem Dummy-Graben (14b), höher ist als ein Durchschnittswert einer Dichte der n-Typ-Verunreinigungen in einem Abschnitt des Zwischenbereichs (210), der näher an dem Gate-Graben (14a) liegt als die Mittelposition (14c).
  4. Halbleitervorrichtung nach Anspruch 1, wobei der Säulenbereich (35) einen ersten Abschnitt (35a) aufweist, der sich von dem Barrierenbereich (34) entlang einer Richtung zu der Frontfläche (12a) des Halbleitersubstrats (12) erstreckt, und einen zweiten Abschnitt (35b), der sich von dem ersten Abschnitt (35a) entlang einer sich von dem von dem Dummy-Graben (14b) weg bewegenden Richtung erstreckt, der zweite Abschnitt (35b) mit der Frontflächenelektrode (22) verbunden ist, und ein Endabschnitt des ersten Abschnitts (35a) an einer Frontflächenseite nicht mit der Frontflächenelektrode (22) verbunden ist.
  5. Halbleitervorrichtung nach einem der Ansprüche 1 bis 4, wobei das Halbleitersubstrat (12) eine Mehrzahl von Gate-Gräben (14a) und eine Mehrzahl von Dummy-Gräben (14b) umfasst, die in einem zu der Frontfläche (12a) des Halbleitersubstrats (12) orthogonalen Querschnitt wiederholt alternierend angeordnet sind.
DE112015005000.0T 2014-11-04 2015-09-04 Halbleitervorrichtung Active DE112015005000B4 (de)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2014-224247 2014-11-04
JP2014224247A JP6003961B2 (ja) 2014-11-04 2014-11-04 半導体装置
PCT/JP2015/075262 WO2016072144A1 (ja) 2014-11-04 2015-09-04 半導体装置

Publications (2)

Publication Number Publication Date
DE112015005000T5 DE112015005000T5 (de) 2017-08-03
DE112015005000B4 true DE112015005000B4 (de) 2020-02-13

Family

ID=55908874

Family Applications (1)

Application Number Title Priority Date Filing Date
DE112015005000.0T Active DE112015005000B4 (de) 2014-11-04 2015-09-04 Halbleitervorrichtung

Country Status (7)

Country Link
US (1) US9853024B2 (de)
JP (1) JP6003961B2 (de)
KR (1) KR101840967B1 (de)
CN (1) CN107148675B (de)
DE (1) DE112015005000B4 (de)
TW (1) TWI575737B (de)
WO (1) WO2016072144A1 (de)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107636836B (zh) * 2015-12-11 2020-11-27 富士电机株式会社 半导体装置
CN107958906B (zh) 2016-10-14 2023-06-23 富士电机株式会社 半导体装置
JP6624300B2 (ja) * 2016-10-17 2019-12-25 富士電機株式会社 半導体装置
CN109075199B (zh) 2016-10-17 2021-08-31 富士电机株式会社 半导体装置
JP6674395B2 (ja) 2017-02-03 2020-04-01 株式会社東芝 半導体装置
CN106783990A (zh) * 2017-02-16 2017-05-31 电子科技大学 一种槽栅双极型晶体管
JP6784921B2 (ja) * 2017-02-17 2020-11-18 株式会社デンソー スイッチング素子とその製造方法
CN109524396B (zh) * 2017-09-20 2023-05-12 株式会社东芝 半导体装置
JP7069646B2 (ja) * 2017-11-06 2022-05-18 富士電機株式会社 半導体装置
JP7003688B2 (ja) 2018-01-25 2022-01-20 株式会社デンソー 半導体装置及びその製造方法
CN108922923B (zh) * 2018-07-10 2020-09-29 电子科技大学 一种槽栅双极型晶体管
CN109686787B (zh) * 2018-11-20 2020-12-29 电子科技大学 一种利用二极管钳位的具有载流子存储层的igbt器件
JP7351086B2 (ja) * 2019-03-05 2023-09-27 富士電機株式会社 絶縁ゲート型半導体装置及びその製造方法
JP2021034726A (ja) * 2019-08-13 2021-03-01 富士電機株式会社 半導体装置および半導体装置の製造方法
CN110504313B (zh) * 2019-08-29 2023-02-03 电子科技大学 一种横向沟槽型绝缘栅双极晶体管及其制备方法
CN110459596B (zh) * 2019-08-29 2023-02-07 电子科技大学 一种横向绝缘栅双极晶体管及其制备方法
JP7476129B2 (ja) * 2021-03-12 2024-04-30 株式会社東芝 半導体装置及び半導体回路

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008021930A (ja) * 2006-07-14 2008-01-31 Denso Corp 半導体装置
JP2013048230A (ja) * 2011-07-27 2013-03-07 Toyota Central R&D Labs Inc ダイオード、半導体装置およびｍｏｓｆｅｔ
DE112013007363T5 (de) * 2013-08-26 2016-06-09 Toyota Jidosha Kabushiki Kaisha Halbleitereinrichtung

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4799829B2 (ja) * 2003-08-27 2011-10-26 三菱電機株式会社 絶縁ゲート型トランジスタ及びインバータ回路
JP2007134625A (ja) * 2005-11-14 2007-05-31 Mitsubishi Electric Corp 半導体装置およびその製造方法
US8154073B2 (en) 2006-07-14 2012-04-10 Denso Corporation Semiconductor device
JP4492735B2 (ja) * 2007-06-20 2010-06-30 株式会社デンソー 半導体装置及び半導体装置の製造方法
JP4640439B2 (ja) * 2008-04-17 2011-03-02 株式会社デンソー 炭化珪素半導体装置
JP4688901B2 (ja) * 2008-05-13 2011-05-25 三菱電機株式会社 半導体装置
US8724339B2 (en) 2009-12-01 2014-05-13 Apple Inc. Compact media player
JP5321669B2 (ja) * 2010-11-25 2013-10-23 株式会社デンソー 半導体装置
CN103765582B (zh) * 2011-08-30 2016-08-24 丰田自动车株式会社 半导体装置
JP5981859B2 (ja) * 2013-02-15 2016-08-31 株式会社豊田中央研究所 ダイオード及びダイオードを内蔵する半導体装置
US9412737B2 (en) * 2013-05-23 2016-08-09 Toyota Jidosha Kabushiki Kaisha IGBT with a built-in-diode
JP6164201B2 (ja) * 2014-11-17 2017-07-19 トヨタ自動車株式会社 半導体装置
JP6304221B2 (ja) * 2015-12-08 2018-04-04 トヨタ自動車株式会社 Ｉｇｂｔ

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008021930A (ja) * 2006-07-14 2008-01-31 Denso Corp 半導体装置
JP2013048230A (ja) * 2011-07-27 2013-03-07 Toyota Central R&D Labs Inc ダイオード、半導体装置およびｍｏｓｆｅｔ
DE112013007363T5 (de) * 2013-08-26 2016-06-09 Toyota Jidosha Kabushiki Kaisha Halbleitereinrichtung

Also Published As

Publication number Publication date
CN107148675A (zh) 2017-09-08
TWI575737B (zh) 2017-03-21
US20170250179A1 (en) 2017-08-31
TW201630185A (zh) 2016-08-16
KR20160138300A (ko) 2016-12-02
JP6003961B2 (ja) 2016-10-05
US9853024B2 (en) 2017-12-26
KR101840967B1 (ko) 2018-03-21
JP2016092177A (ja) 2016-05-23
WO2016072144A1 (ja) 2016-05-12
DE112015005000T5 (de) 2017-08-03
CN107148675B (zh) 2020-05-19

Similar Documents

Publication Publication Date Title
DE112015005000B4 (de) Halbleitervorrichtung
DE112009000253B4 (de) Halbleitervorrichtung
DE102008000660B4 (de) Siliziumkarbid-Halbleitervorrichtung
DE19848828C2 (de) Halbleiterbauelement mit kleiner Durchlaßspannung und hoher Sperrfähigkeit
DE102016116564B4 (de) Halbleitervorrichtung
DE112009005299B4 (de) Halbleitervorrichtung
DE112014000679B4 (de) Isolierschichtsiliciumcarbidhalbleiterbauteil und Verfahren zu dessen Herstellung
DE102015121516B4 (de) Umgekehrt leitender bipolarer Transistor mit isoliertem Gate
DE112009004595B4 (de) Halbleitervorrichtung
DE112013000677B4 (de) Halbleitervorrichtung
DE102010000531B4 (de) Halbleiterbauelement, elektronische Komponente und Verfahren zur Herstellung eines Halbleiterbauelements
DE112013007363B4 (de) Halbleitervorrichtung
DE102015121514B4 (de) Umgekehrt leitender bipolarer Transistor mit isoliertem Gate
DE102017104716B4 (de) Schaltvorrichtung
DE102015221061A1 (de) Halbleitervorrichtung
DE112012000755T5 (de) Siliciumcarbid-Halbleitervorrichtung und Verfahren zu deren Fertigung
DE102004022455B4 (de) Bipolartransistor mit isolierter Steuerelektrode
DE112015004439T5 (de) Halbleitervorrichtung
DE102015102756A1 (de) Halbleitereinrichtung
DE112013006666B4 (de) Halbleitereinrichtung
DE112019003790T5 (de) Superjunction-siliziumkarbid-halbleitervorrichtung und verfahren zum herstellen einer superjunction-siliziumkarbid-halbleitervorrichtung
DE112013006905B4 (de) IGBT mit Verwendung einer Grabengateelektrode
DE112013007102T5 (de) IGBT mit eingebauter Diode
DE112011100533T5 (de) Halbleitervorrichtung
DE102016103243A1 (de) Halbleitereinrichtung und verfahren zum herstellten derselben

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R081 Change of applicant/patentee

Owner name: DENSO CORPORATION, KARIYA-CITY, JP

Free format text: FORMER OWNER: TOYOTA JIDOSHA KABUSHIKI KAISHA, TOYOTA-SHI, AICHI-KEN, JP

R082 Change of representative

Representative=s name: KUHNEN & WACKER PATENT- UND RECHTSANWALTSBUERO, DE

R020 Patent grant now final
R084 Declaration of willingness to licence