DE102015221061A1 - Halbleitervorrichtung - Google Patents

Halbleitervorrichtung Download PDF

Info

Publication number
DE102015221061A1
DE102015221061A1 DE102015221061.8A DE102015221061A DE102015221061A1 DE 102015221061 A1 DE102015221061 A1 DE 102015221061A1 DE 102015221061 A DE102015221061 A DE 102015221061A DE 102015221061 A1 DE102015221061 A1 DE 102015221061A1
Authority
DE
Germany
Prior art keywords
trench gate
layer
base plate
semiconductor device
strip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE102015221061.8A
Other languages
English (en)
Other versions
DE102015221061B4 (de
Inventor
Tetsuo Takahashi
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of DE102015221061A1 publication Critical patent/DE102015221061A1/de
Application granted granted Critical
Publication of DE102015221061B4 publication Critical patent/DE102015221061B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0617—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type
    • H01L27/0623—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type in combination with bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/07—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common
    • H01L27/0705—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common comprising components of the field effect type
    • H01L27/0727—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common comprising components of the field effect type in combination with diodes, or capacitors or resistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/083—Anode or cathode regions of thyristors or gated bipolar-mode devices
    • H01L29/0834—Anode regions of thyristors or gated bipolar-mode devices, e.g. supplementary regions surrounding anode regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7391—Gated diode structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

Eine Halbleitervorrichtung ist so angeordnet, dass der Abstand zwischen dem Trench-Gate in dem IGBT und dem Trench-Gate in der Diode reduziert ist oder eine p-Wannenschicht zwischen dem Trench-Gate in dem IGBT und dem Trench-Gate in der Diode vorgesehen ist.

Description

  • Hintergrund der Erfindung
  • Gebiet der Erfindung
  • Die vorliegende Erfindung bezieht sich auf eine Halbleitervorrichtung, die zum Beispiel zum Steuern eines hohen Stroms verwendet wird.
  • Stand der Technik
  • Das offengelegte, japanische Patent Nr. 2013-152996 offenbart eine Halbleitervorrichtung, die einen IGBT und eine Diode aufweist, welche auf einer Basisplatte ausgebildet sind. Diese Halbleitervorrichtung wird im Allgemeinen als ein rückwärtsleitender Bipolar-Transistor mit isoliertem Gate (Reverse Conducting Insulated Gate Bipolar Transistor, RC-IGBT) bezeichnet.
  • In einigen Fällen ist sowohl in einem IGBT als auch in einer Diode in einem RC-IGBT ein Trench-Gate ausgebildet. Das Trench-Gate in der Diode ist zu dem Zweck vorgesehen, die Spannungsfestigkeit bezüglich der Spannung Vce (Emitter-Kollektor-Spannung) zu erhöhen. Die Gate-Kapazität kann durch elektrisches Isolieren des Trench-Gates in der Diode von dem Trench-Gate in dem IGBT reduziert werden. Es gibt ein Problem, dass in einer solchen Struktur die Verarmungsschicht zwischen dem Trench-Gate in dem IGBT und dem Trench-Gate in der Diode sich nicht gleichmäßig in der Richtung der Basisplattentiefe erstrecken kann, und eine ausreichend hohe Spannungsfestigkeit kann nicht gesichert werden.
  • Zusammenfassung der Erfindung
  • Angesichts des vorstehend beschriebenen Problems ist eine Aufgabe der vorliegenden Erfindung, eine Halbleitervorrichtung zur Verfügung zu stellen, die in der Lage ist, eine ausreichend hohe Spannungsfestigkeit sicherzustellen, während die Gate-Kapazität reduziert wird.
  • Die Merkmale und Vorteile der vorliegenden Erfindung können wie folgt zusammengefasst werden.
  • Gemäß einem Aspekt der vorliegenden Erfindung weist eine Halbleitervorrichtung einen IGBT, der ein erstes Trench-Gate, eine auf einer vorderen Oberfläche einer Basisplatte ausgebildete Emitterschicht und eine auf einer rückseitigen Oberfläche der Basisplatte ausgebildete Kollektorschicht aufweist, und eine Diode auf, die ein zweites Trench-Gate, eine auf der vorderen Oberfläche der Basisplatte ausgebildete Anodenschicht und eine auf der rückseitigen Oberfläche der Basisplatte ausgebildete Kathodenschicht aufweist, wobei das zweite Trench-Gate von dem ersten Trench-Gate isoliert ist, das erste Trench-Gate eine Mehrzahl von ersten Streifenbereichen und einen ersten Ringbereich, der in einer Draufsicht die Diode umgibt, aufweist, wobei das zweite Trench-Gate eine Mehrzahl von zweiten Streifenbereichen und einen zweiten Ringbereich, der in einer Draufsicht die zweiten Streifenbereiche umgibt, gegenüber dem ersten Ringbereich aufweist, wobei der Abstand zwischen dem ersten Ringbereich und dem zweiten Ringbereich konstant ist und der Abstand zwischen dem ersten Ringbereich und dem zweiten Ringbereich gleich oder kleiner ist als der größere aus dem Streifenabstand zwischen der Mehrzahl von ersten Streifenbereichen und dem Streifenabstand zwischen der Mehrzahl von zweiten Streifenbereichen.
  • Gemäß einem anderen Aspekt der vorliegenden Erfindung weist eine Halbleitervorrichtung einen IGBT, der ein erstes Trench-Gate, eine auf einer vorderen Oberfläche einer Basisplatte ausgebildete Emitterschicht und eine auf einer rückseitigen Oberfläche der Basisplatte ausgebildete Kollektorschicht aufweist, und eine Diode auf, die ein zweites Trench-Gate, eine auf der vorderen Oberfläche der Basisplatte ausgebildete Anodenschicht und eine auf der rückseitigen Oberfläche der Basisplatte ausgebildete Kathodenschicht aufweist, wobei das zweite Trench-Gate von dem ersten Trench-Gate isoliert ist, das erste Trench-Gate eine Mehrzahl von ersten Streifenbereichen aufweist, das zweite Trench-Gate eine Mehrzahl von zweiten Streifenbereichen aufweist, das zweite Trench-Gate mit Lücken, die zwischen dem zweiten Trench-Gate und dem ersten Trench-Gate vorgesehen sind, in einer Ausdehnungsrichtung des ersten Trench-Gates angeordnet ist, und die Lücken in einer Draufsicht versetzt angeordnet sind.
  • Gemäß einem anderen Aspekt der vorliegenden Erfindung weist eine Halbleitervorrichtung einen IGBT, der ein erstes Trench-Gate und eine auf einer vorderen Oberfläche einer Basisplatte ausgebildete Emitterschicht aufweist, die eine n-Typ-Driftschicht aufweist, wobei der IGBT außerdem eine auf einer rückseitigen Oberfläche der Basisplatte ausgebildete Kollektorschicht aufweist, und eine Diode auf, die ein zweites Trench-Gate, eine auf der vorderen Oberfläche der Basisplatte ausgebildete Anodenschicht und eine auf der rückseitigen Oberfläche der Basisplatte ausgebildete Kathodenschicht aufweist, wobei das zweite Trench-Gate von dem ersten Trench-Gate durch Anordnen mit einem Abstand zu dem ersten Trench-Gate isoliert ist, und eine p-Wannenschicht einen Endbereich des zweiten Trench-Gates bedeckt, einen Bereich zwischen Endbereichen des ersten Trench-Gates und des zweiten Trench-Gates bedeckt, tiefer geformt ist als das erste Trench-Gate und das zweite Trench-Gate und durch die Driftschicht begrenzt ist.
  • Andere und weitere Aufgaben, Merkmale und Vorteile der Erfindung werden aus der nachfolgenden Beschreibung offensichtlicher.
  • Kurze Beschreibung der Zeichnungen
  • 1 ist eine Draufsicht einer Halbleitervorrichtung gemäß einer ersten Ausführungsform;
  • 2 zeigt ein erstes Trench-Gate und ein zweites Trench-Gate;
  • 3 ist eine Schnittansicht, geschnitten entlang der Linie A-A‘ in 2;
  • 4 ist eine Schnittansicht, geschnitten entlang der Linie B-B‘ in 2;
  • 5 ist eine Schnittansicht einer Halbleitervorrichtung;
  • 6 ist eine Schnittansicht einer Halbleitervorrichtung;
  • 7 ist eine Draufsicht einer Halbleitervorrichtung gemäß einer zweiten Ausführungsform;
  • 8 ist eine vergrößerte Ansicht eines Bereichs, der durch eine unterbrochenen Linie in 7 angegeben ist;
  • 9 ist eine Draufsicht eines Bereichs an der Grenze zwischen einem IGBT und einer Diode in einer Halbleitervorrichtung gemäß einer dritten Ausführungsform;
  • 10 ist eine Schnittansicht einer Halbleitervorrichtung, geschnitten entlang der unterbrochenen Linie X-X‘ in 9;
  • 11 ist eine Schnittansicht einer Halbleitervorrichtung, geschnitten entlang einer unterbrochenen Linie XI-XI‘ in 9;
  • 12 ist eine Draufsicht einer Halbleitervorrichtung gemäß einer vierten Ausführungsform; und
  • 13 ist eine vergrößerte Ansicht eines von einer unterbrochenen Linie umgebenen Bereichs in 12.
  • Detaillierte Beschreibung der bevorzugten Ausführungsformen
  • Eine Halbleitervorrichtung gemäß einer Ausführungsform der vorliegenden Erfindung wird mit Bezug auf die Zeichnungen beschrieben. Komponenten, die identisch sind oder zueinander korrespondieren erhalten die gleichen Bezugszeichen und eine wiederholte Beschreibung derselben wird in einigen Fällen weggelassen.
  • Erste Ausführungsform
  • 1 ist eine Draufsicht einer Halbleitervorrichtung 10 gemäß einer ersten Ausführungsform der vorliegenden Erfindung. Die Halbleitervorrichtung 10 ist durch einen RC-IGBT aufgebaut, der einen IGBT 12 und Dioden 14 aufweist. Vier Dioden 14 sind inselförmig ausgebildet. Der IGBT 12 ist so ausgebildet, dass er die Dioden 14 umgibt. Ein Gate-Pad 12a ist als ein Teil des IGBT 12 vorgesehen. Eine n+-Typ-Emitterschicht 16 ist an dem äußersten Umfangsende der Halbleitervorrichtung 10 vorgesehen.
  • 2 ist eine vergrößerte Darstellung eines Bereichs 18, der durch eine unterbrochene Linie in 1 gekennzeichnet ist. Der IGBT 12 weist ein erstes Trench-Gate 20 auf. Das erste Trench-Gate 20 weist eine Mehrzahl von ersten Streifenbereichen 20a und einen ersten Ringbereich 20b auf, der die Dioden 14 in einer Draufsicht umgibt. Die Mehrzahl der ersten Streifenbereiche 20a ist parallel zueinander angeordnet. Enden der ersten Streifenbereiche 20a sind an dem ersten Ringbereich 20b begrenzt. Der Streifenzwischenraum (Abstand) zwischen jedem benachbarten Paar der ersten Streifenbereiche 20a ist DI. Das erste Trench-Gate 20 ist auf einer Gate-Oxidfolie 20c begrenzt. In Bereichen des IGBT 12, die von dem ersten Trench-Gate 20 umgeben sind, sind eine n+-Typ-Emitterschicht 16 und eine p+-Typ-Diffusionsschicht 24 ausgebildet.
  • Die Diode 14 weist ein zweites Trench-Gate 30 auf. Das zweite Trench-Gate 30 weist eine Mehrzahl von zweiten Streifenbereichen 30a und einen zweiten Ringbereich 30b auf. Die Mehrzahl von zweiten Streifenbereichen 30a ist parallel zueinander angeordnet. Der Streifenzwischenraum (Abstand) zwischen jedem benachbarten Paar der zweiten Streifenbereiche 30a ist DD. Dieser Abstand DD und der vorstehend genannte Abstand DI gleichen einander. Der zweite Ringbereich 30b liegt in einer Draufsicht gegenüber dem ersten Ringbereich 20b und umgibt die Mehrzahl von zweiten Streifenbereichen 30a. Der zweite Ringbereich 30b ist auf Enden der zweiten Streifenbereiche 30a begrenzt. Das zweite Trench-Gate 30 ist auf einer Gate-Oxidfolie 30c begrenzt. Eine p-Typ-Anodenschicht 32 ist in Bereichen der Dioden 14 ausgebildet, in denen das zweite Trench-Gate 30 nicht ausgebildet ist.
  • Wie aus 2 ersichtlich ist, ist das zweite Trench-Gate 30 von dem ersten Trench-Gate 20 isoliert. Außerdem ist der Abstand zwischen dem ersten Ringbereich 20b und dem zweiten Ringbereich 30b konstant. Das heißt, der Abstand W1 zwischen dem ersten Ringbereich 20b und dem zweiten Ringbereich 30b ist an jeder Position konstant, wie durch W1 an vier Positionen in 2 angezeigt wird. Der Abstand W1 zwischen dem ersten Ringbereich 20b und dem zweiten Ringbereich 30b ist gleich oder kleiner als der größere aus dem Streifenabstand DI zwischen der Mehrzahl von ersten Streifenbereichen 20a und dem Streifenabstand DD zwischen der Mehrzahl von zweiten Streifenbereichen 30a.
  • 3 ist eine Schnittansicht, geschnitten entlang der Linie A-A‘ in 2. Der IGBT 12 und die Dioden 14 sind auf einer Basisplatte 40 ausgebildet. Die Basisplatte 40 ist eine n–-Typ-Driftschicht. Der IGBT 12 wird zuerst beschrieben. Das erste Trench-Gate 20 und die Emitterschicht 16 sind auf der vorderen Oberfläche der Basisplatte 40 ausgebildet. Eine p-Typ-Basisschicht 42 ist unter der Emitterschicht 16 ausgebildet. Eine n-Typ-Trägerspeicherschicht 44 ist unter der Basisschicht 42 ausgebildet. Eine Emitterelektrode 46, die auf der Emitterschicht 16 begrenzt ist, ist auf der Emitterschicht 16 vorgesehen. Eine Darstellung der Emitterelektrode 46 ist in 2 weggelassen. Eine Zwischenlagenisolierungsfolie 48, welche das erste Trench-Gate 20 von der Emitterelektrode 46 isoliert, ist zwischen der Emitterelektrode 46 und dem ersten Trench-Gate 20 (den ersten Streifenbereichen 20a und dem ersten Ringbereich 20b) vorgesehen. Eine n-Typ-Pufferschicht 60, eine p+-Typ-Kollektorschicht 62 und eine Kollektorelektrode 64 sind nacheinander auf der rückseitigen Oberfläche der Basisplatte 40 ausgebildet.
  • Die Diode 14 wird anschließend beschrieben. Das zweite Trench-Gate 30 (die zweiten Streifenbereiche 30a und der zweite Ringbereich 30b) und die Anodenschicht 32 sind auf der vorderen Oberfläche der Basisplatte 40 ausgebildet. Das zweite Trench-Gate 30 ist auf der Emitterelektrode 46 begrenzt und weist ein Emitterpotential auf. Eine n+-Typ-Kathodenschicht 70 ist auf der rückseitigen Oberfläche der Basisplatte 40 ausgebildet. 4 ist eine Schnittansicht, geschnitten entlang einer Linie B-B‘ in 2. Der IGBT 12 weist die p+-Typ-Diffusionsschicht 24 auf der vorderen Oberfläche der Basisplatte 40 auf.
  • Wenn der IGBT 12 arbeitet, wird ein n-Kanal-MOSFET eingeschaltet, der aus der Trägerspeicherschicht 44, der Basisschicht 42, der Emitterschicht 16, der Gate-Oxidfolie 20c und dem ersten Trench-Gate 20, die in 3 gezeigt sind, aufgebaut ist. Elektronen werden veranlasst, von der Emitterelektrode 46 in die Basisplatte 40 zu fließen und hauptsächlich durch die Kollektorschicht 62 in die Kollektorelektrode 64 zu fließen. Positive Löcher fließen dann von der Kollektorschicht 62 durch die Pufferschicht 60 in die Basisplatte 40, wodurch eine Leitfähigkeitsmodulation verursacht wird. Der Strom fließt über die Kollektorschicht 62, die Basisplatte 40, die Trägerspeicherschicht 44 und die Basisschicht 42 zu der Emitterschicht 16. Wenn der IGBT 12 ausgeschaltet wird, werden überschüssige Träger in dem IGBT 12 von der Basisschicht 42 zu der Diffusionsschicht 24 und von der Anodenschicht 32 zu der Emitterelektrode 46 abgeführt.
  • Zu der Zeit eines Rückflussbetriebs fließt ein Rückflussstrom durch jede Diode 14, die als eine Freilaufdiode fungiert. Genauer fließt ein Rückflussstrom über einen Pfad von der Anodenschicht 32 durch die Trägerspeicherschicht 44 und die Basisplatte 40 zu der Kathodenschicht 70. Dieser Rückflussstrom beginnt zu fließen, wenn das Potential auf der Emitterelektrode 46 höher wird als das auf der Kollektorelektrode 64. Der Betrieb vor dem Einschalten, d.h. dem Beginn des Fließens des Rückflussstroms, variiert abhängig von dem Gate-Potential. Grundsätzlich werden jedoch positive Löcher von der Anodenschicht 32 in die Basisplatte 40 injiziert, und Elektronen werden von der Kathodenschicht 70 in die Basisplatte 40 injiziert, wodurch eine Leitfähigkeitsmodulation verursacht wird, sodass die Diode 14 eingeschaltet wird.
  • Ein Vorgang zum Ausschalten der Diode 14 wird durch ein Reduzieren des Potentials auf der Emitterelektrode 46 relativ zu dem auf der Kollektorelektrode 64 gestartet. Während dieses Ausschaltvorgangs wird der Strom verringert, während eine pn-Verbindung einer p-Schicht, die auf der Basisschicht 42 und der Diffusionsschicht 24 oder der Anodenschicht 32 ausgebildet ist, und einer n-Schicht, die auf der Trägerspeicherschicht 44 ausgebildet ist, vorwärts vorgespannt wird. Danach wird die Polarität umgekehrt; der Strom wird erhöht; die Vorwärts-Vorspannung dieser pn-Verbindung endet; die Erhöhung des Stroms wird gestoppt; und überschüssige Träger in der Basisplatte 40 werden allmählich abgeführt (Erholungsbetrieb).
  • In der Halbleitervorrichtung 10 gemäß der ersten Ausführungsform der vorliegenden Erfindung ist das zweite Trench-Gate 30 von dem ersten Trench-Gate 20 isoliert; und deshalb kann die Gate-Kapazität im Vergleich zu dem Fall, in welchem das zweite Trench-Gate mit dem ersten Trench-Gate verbunden ist, reduziert werden. Die Gate-Treiberschaltung kann somit vereinfacht werden.
  • Es gibt jedoch kein Trench-Gate zwischen dem ersten Trench-Gate 20 und dem zweiten Trench-Gate 30, da das erste Trench-Gate 20 und das zweite Trench-Gate 30 dadurch voneinander isoliert sind, dass sie mit einem Abstand voneinander angeordnet sind. An der Stelle, an der sich kein Trench-Gate befindet, kann sich die Verarmungsschicht zu der Zeit eines Anlegens der Spannung VCE nicht gleichmäßig von der vorderen Oberfläche in Richtung der rückseitigen Oberfläche der Basisplatte 40 erstrecken, und es besteht eine Möglichkeit eines Versagens beim Sicherstellen der gewünschten Spannungsfestigkeit. Die Stelle, an der sich kein Trench-Gate befindet, ist bezüglich 2 der Bereich, der durch den Abstand W1 zwischen dem ersten Ringbereich 20b und dem zweiten Ringbereich 30b angezeigt wird.
  • In der ersten Ausführungsform der vorliegenden Erfindung ist der Abstand W1 zwischen dem ersten Ringbereich 20b und dem zweiten Ringbereich 30b gleich oder kleiner als der größere aus dem Streifenabstand DI zwischen der Mehrzahl von ersten Streifenbereichen 20a und dem Streifenabstand DD zwischen der Mehrzahl von zweiten Streifenbereichen 30a. Natürlich ist jeder der Abstände DI und DD auf einen so kleinen Wert festgelegt, dass die gewünschte Spannungsfestigkeit sichergestellt werden kann. Deshalb können eine Ausdehnungsbegrenzung der Verarmungsschicht in dem Bereich, in welchem sich kein Trench-Gate befindet, und eine Konzentration eines elektrischen Feldes aufgrund der Ausdehnungsbegrenzung durch Festlegen des Abstands W1 gleich oder kleiner als der größere der Abstände DI und DD verhindert werden, sodass eine ausreichend hohe Spannungsfestigkeit sichergestellt wird.
  • Wie in 2 dargestellt, sind die Enden der ersten Streifenbereiche 20a an dem ersten Ringbereich 20b begrenzt und die Enden der zweiten Streifenbereiche 30a sind an dem zweiten Ringbereich 30b begrenzt. Deshalb kann ein Problem einer Konzentration eines elektrischen Feldes auf den Endbereichen der ersten Streifenbereiche 20a und der zweiten Streifenbereiche 30a, das zum Beispiel eine Schwächung der Gate-Oxidfolien 20c und 30c verursacht, verhindert werden. In einem Fall, in welchem die auf den Trench-Gates begrenzten Endbereiche mit der Diffusionsschicht bedeckt sind, um eine Konzentration eines elektrischen Feldes auf den Enden der Trench-Gates zu verringern, wird der Erholungsverlust der Diode erhöht. Die vorstehend beschrieben Anordnung ermöglicht jedoch ein Verhindern einer Erhöhung des Erholungsverlusts.
  • Die Halbleitervorrichtung 100 gemäß der ersten Ausführungsform der vorliegenden Erfindung kann innerhalb eines solchen Gültigkeitsbereichs verschiedenartig modifiziert werden, dass sein wesentliches Merkmal nicht verloren geht. Zum Beispiel können der Abstand W1 zwischen dem ersten Ringbereich 20b und dem zweiten Ringbereich 30b, der Streifenabstand DI zwischen der Mehrzahl von ersten Streifenbereichen 20a und der Streifenabstand DD zwischen der Mehrzahl von zweiten Streifenbereichen 30a untereinander gleich festgelegt werden. Der Abstand zwischen den Trench-Gates wird dadurch über die gesamte Halbleitervorrichtung 10 konstant gehalten. Die Stabilität der Spannungsfestigkeit kann dadurch verbessert werden. Die Beschreibung wurde unter Annahme gegeben, dass die Tiefe des ersten Trench-Gates 20 und die Tiefe des zweiten Trench-Gates 30 gleich sind.
  • Den in 2 gezeigten Streifenabstand DI auf einen kleinen Wert festzulegen, ist bevorzugt, weil die Kanaldichte des in dem IGBT 12 vorgesehenen MOSFETs dadurch vergrößert werden kann. Andererseits kann der in 2 gezeigte Streifenabstand DD auf einen Wert festgelegt werden, der klein genug ist, die gewünschte Spannungsfestigkeit sicherzustellen, und es ist nicht notwendig, dass der Streifenabstand DD so klein ist wie DI. Entsprechend ist bevorzugt, dass der Streifenabstand DI kleiner ist als der Streifenabstand DD und dass der Abstand W1 gleich oder kleiner ist als der Streifenabstand DD. Zum Beispiel kann, wenn die Tiefe der Trench-Gates in dem IGBT, der eine Spannungsfestigkeit von etwa 600 bis 1700V aufweist, 3 bis 8µm beträgt, eine ausreichend hohe Spannungsfestigkeit durch Festlegen des Streifenabstands DI auf 2 bis 10µm sichergestellt werden. Die Spannungsfestigkeit wird jedoch mit dieser Festlegung reduziert. Deshalb ist bevorzugt, den Streifenabstand DD auf 2 bis 10µm festzulegen.
  • In der ersten Ausführungsform der vorliegenden Erfindung ist das zweite Trench-Gate 30 elektrisch mit der Emitterelektrode 46 verbunden. Das zweite Trench-Gate kann jedoch alternativ unverbunden sein. 5 ist eine Schnittansicht einer Halbleitervorrichtung, in welcher das zweite Trench-Gate 30 unverbunden ist. Eine Zwischenlagenisolierungsfolie 80 ist zwischen dem zweiten Trench-Gate 30 und der Emitterelektrode 46 vorgesehen, um das zweite Trench-Gate 30 unverbunden zu lassen. Das Potential auf dem zweiten Trench-Gate 30 ist durch die Stärke einer kapazitiven Kopplung durch die Zwischenlagenisolierungsfolie 80 zu der Emitterelektrode 46 bestimmt. Außerdem kann in einem Fall, in welchem das zweite Trench-Gate unverbunden ist, eine ausreichend hohe Spannungsfestigkeit durch Festlegen des Abstands W1 wie vorstehend beschrieben sichergestellt werden. Außerdem wird die Kollektor-Emitter-Kapazität korrespondierend zu dem Hinzufügen der Zwischenlagenisolierungsfolie 80 reduziert. Der Erholungsstrom in einem Niederstrombereich kann dadurch reduziert werden.
  • Das zweite Trench-Gate kann alternativ aus einer eingebetteten Oxidfolie ausgebildet sein. 6 ist eine Schnittansicht einer Halbleitervorrichtung, in welcher das zweite Trench-Gate aus einer eingebetteten Oxidfolie 90 gebildet ist. Wenn das zweite Trench-Gate aus einer eingebetteten Oxidfolie 90 gebildet wird, wird der Einfluss des zweiten Trench-Gates auf die Kollektor-Emitter-Kapazität im Wesentlichen auf null reduziert, sodass ermöglicht wird, den Erholungsstrom in einem Niederstrombereich zu reduzieren.
  • Außerdem kann in dem Fall, in welchem das zweite Trench-Gate unverbunden ist oder in dem Fall, in welchem das zweite Trench-Gate aus einer eingebetteten Oxidfolie ausgebildet ist, die Gate-Kapazität reduziert werden, da das zweite Trench-Gate nicht mit dem Gate verbunden ist.
  • Diese Modifikationen können nach Wunsch auch auf Halbleitervorrichtungen gemäß nachfolgend beschriebenen Ausführungsformen angewendet werden. Jede der Halbleitervorrichtungen gemäß den nachfolgend beschriebenen Ausführungsformen weist eine Anzahl von Gemeinsamkeiten mit der ersten Ausführungsform auf und wird deshalb hauptsächlich in Bezug auf Unterschiede von der ersten Ausführungsform beschrieben.
  • Zweite Ausführungsform
  • 7 ist eine Draufsicht einer Halbleitervorrichtung gemäß einer zweiten Ausführungsform der vorliegenden Erfindung. 8 ist eine vergrößerte Ansicht eines Bereichs 102, der in 7 durch eine unterbrochene Linie angezeigt ist. Ein erstes Trench-Gate 20 weist erste Streifenebereiche 20d, 20e, 20f und 20g auf, die parallel zueinander vorgesehen sind. Ein zweites Trench-Gate 30 weist zweite Streifenbereiche 30d, 30e, 30f und 30g auf, die parallel zueinander vorgesehen sind. Das zweite Trench-Gate 30 ist von dem ersten Trench-Gate 20 durch Anordnen mit einem Abstand zu dem ersten Trench-Gate 20 isoliert. Das zweite Trench-Gate 30 ist mit einer Emitterelektrode verbunden.
  • Das zweite Trench-Gate 30 ist in der Ausdehnungsrichtung des ersten Trench-Gates 20 (der ersten Streifenbereiche 20d, 20e, 20f und 20g) mit dazwischen vorgesehenen Lücken angeordnet. Genauer ist der zweite Streifenbereich 30d in der Ausdehnungsrichtung des ersten Streifenbereichs 20d mit einer dazwischen vorgesehenen Lücke Wa angeordnet. Die zweiten Streifenbereiche 30e, 30f und 30g sind jeweils in den Ausdehnungsrichtungen der ersten Streifenbereiche 20e, 20f und 20g mit jeweils dazwischen vorgesehenen Lücken Wb, Wc und Wd angeordnet. Die Lücken Wa, Wb, Wc und Wd sind in einer Draufsicht versetzt angeordnet. Das heißt, diese Lücken bilden ein Zickzack-Muster: Wobei sich die Lücke Wa bezüglich der Blickrichtung in 8 auf der rechten Seite befindet, die Lücke Wb sich auf der linken Seite befindet, die Lücke Wc sich auf der rechten Seite befindet und die Lücke Wd sich auf der linken Seite befindet.
  • Wenn die Mehrzahl von Lücken in einer Draufsicht in einer Reihe angeordnet sind, häufen sich Bereiche, in denen die Ausdehnung der Verarmungsschicht begrenzt ist und die elektrische Feldstärke hoch ist, an einer Stelle; und deshalb tritt leicht eine Verringerung einer Spannungsfestigkeit auf. In der zweiten Ausführungsform der vorliegenden Erfindung sind jedoch die Lücken Wa, Wb, Wc und Wd zwischen den ersten Streifenbereichen 20d, 20e, 20f und 20g und den zweiten Streifenbereichen 30d, 30e, 30f und 30g in einer Draufsicht versetzt angeordnet, sodass die Spannungsfestigkeit durch ein Vergrößern der Zwischenräume zwischen den Lücken erhöht werden kann.
  • Der Streifenabstand DI zwischen den (sechs) ersten Streifenbereichen in 8 ist auf einen so kleinen Wert festgelegt, dass die gewünschte Spannungsfestigkeit erhalten werden kann. Der Streifenabstand DD zwischen den zweiten Streifenbereichen ist ebenfalls auf einen so kleinen Wert festgelegt, dass die gewünschte Spannungsfestigkeit erhalten werden kann. Es ist bevorzugt, dass die Länge der Lücken Wa, Wb, Wc und Wd gleich oder kleiner festgelegt wird als der größere aus dem Streifenabstand DI zwischen der Mehrzahl von ersten Streifenbereichen und dem Streifenabstand DD zwischen der Mehrzahl von zweiten Streifenbereichen. Auf diese Weise kann eine ausreichend hohe Spannungsfestigkeit sichergestellt werden.
  • Hinsichtlich einer Erhöhung der Spannungsfestigkeit sollte der kürzeste Abstand zwischen den Lücken vergrößert werden. Der kürzeste Abstand zwischen den Lücken wird durch Dm in 8 angezeigt. Der kürzeste Abstand zwischen den Lücken Wa, Wb, Wc und Wd kann durch Ausbilden der Lücken in einer versetzten Anordnung vergrößert werden. Wenn der kürzeste Abstand Dm zwischen den Lücken gleich oder größer festgelegt ist als der größere aus dem Streifenabstand DI zwischen der Mehrzahl von ersten Streifenbereichen und dem Streifenabstand DD zwischen der Mehrzahl von zweiten Streifenbereichen, kann eine ausreichend hohe Spannungsfestigkeit sichergestellt werden. Dieser kürzeste Abstand Dm ist zum Beispiel gleich oder größer als 2µm.
  • Dritte Ausführungsform
  • 9 ist eine Draufsicht eines Bereichs an der Grenze zwischen einem IGBT und einer Diode in einer Halbleitervorrichtung gemäß einer dritten Ausführungsform der vorliegenden Erfindung. Ein Merkmal der Halbleitervorrichtung gemäß der dritten Ausführungsform der vorliegenden Erfindung liegt in der Struktur an der Grenze zwischen dem IGBT und der Diode. Ein zweites Trench-Gate 30 ist von einem ersten Trench-Gate 20 durch Anordnen mit einem Abstand zu dem ersten Trench-Gate 20 isoliert. Das zweite Trench-Gate 30 ist mit einer Emitterelektrode verbunden. Zweite Streifenbereiche 30h, 30i, 30j und 30k sind jeweils in der Ausdehnungsrichtung von ersten Streifenbereichen 20h, 20i, 20j und 20k vorhanden.
  • Eine p-Wannenschicht 200 ist an der Grenze zwischen dem IGBT 12 und der Diode 14 ausgebildet. Die p-Wannenschicht 200 bedeckt einen Endbereich des ersten Trench-Gates 20 und einen Endbereich des zweiten Trench-Gates 30. Die p-Wannenschicht 200 bedeckt außerdem einen Bereich zwischen dem Endbereich des ersten Trench-Gates 20 und dem Endbereich des zweiten Trench-Gates 30.
  • 10 ist eine Schnittansicht einer Halbleitervorrichtung, geschnitten entlang der unterbrochenen Linie X-X‘ in 9. Die p-Wannenschicht 200 ist tiefer als das erste Trench-Gate 20 und das zweite Trench-Gate 30 ausgebildet. 10 offenbart, dass die p-Wannenschicht 200 in der Basisplatte 40 relativ zu dem ersten Streifenbereich 20j und relativ zu dem zweiten Streifenbereich 30j zu einer tieferen Position ausgebildet ist. Die p-Wannenschicht 200 hat ihren unteren Bereich auf der Basisplatte 40 begrenzt, die eine Driftschicht ist, und hat ihren oberen Bereich auf einer Zwischenlagenisolierungsschicht 202 begrenzt.
  • Die Störstellendichte in der p-Wannenschicht 200 ist höher als die in der p-Typ-Basisschicht 42 des IGBTs 12. 11 ist eine Schnittansicht der Halbleitervorrichtung, geschnitten entlang der unterbrochenen Linie XI-XI‘ in 9. Die p-Wannenschicht 200 ist durch die p+-Typ-Diffusionsschicht 24 mit der Emitterelektrode 46 verbunden.
  • Da sich zum Beispiel kein Trench-Gate in dem Bereich zwischen dem ersten Streifenbereich 20h und dem zweiten Streifenbereich 30h befindet, kann die Verarmungsschicht sich nicht gleichmäßig in die untere Richtung der Basisplatte erstrecken, und es besteht ein Risiko, dass die Spannungsfestigkeit reduziert wird. Deshalb ist die p-Wannenschicht 200 in dem Bereich, in welchem sich kein Trench-Gate befindet, vorgesehen. Die Verarmungsschicht kann sich von der Übergangsstelle zwischen der p-Wannenschicht 200 und der n-Typ-Basisplatte 40 in die untere Richtung der Basisplatte erstrecken. Eine ausreichend hohe Spannungsfestigkeit kann deshalb sichergestellt werden. Außerdem kann eine Konzentration eines elektrischen Feldes auf dem Endbereich des ersten Trench-Gates 20 und dem Endbereich des zweiten Trench-Gates 30 durch Bedecken der Endbereiche mit der p-Wannenschicht 200 verhindert werden.
  • Weiter wird die p-Wannenschicht 200 auf der Emitterelektrode 46 durch die Diffusionsschicht 24 begrenzt. Der während des Rückflussbetriebs der Diode 14 durch die p-Wannenschicht 200 fließende Strom kann deshalb verglichen mit einem Fall, in welchem die p-Wannenschicht 200 direkt mit der Emitterelektrode 46 verbunden ist, begrenzt werden. Als eine Folge kann der Erholungsstrom reduziert werden, um den Erholungsverlust zu reduzieren. Die p-Wannenschicht 200 kann direkt mit der Emitterelektrode 46 verbunden werden, da die p-Wannenschicht 200 vorrangig zu dem Zweck vorgesehen ist, die gewünschte Spannungsfestigkeit sicherzustellen.
  • Vierte Ausführungsform
  • 12 ist eine Draufsicht einer Halbleitervorrichtung 300 gemäß einer vierten Ausführungsform der vorliegenden Erfindung. Die Halbleitervorrichtung 300 weist IGBTs 302A und 302B in Streifenform und Dioden 304A, 304B und 304C in Streifenform auf. Der IGBT 302A ist zwischen die Diode 304A und die Diode 304B eingeschoben. Der IGBT 302B ist zwischen die Diode 304B und die Diode 304C eingeschoben. Somit sind die IGBTs und Dioden, die so ausgebildet sind dass sie sich seitlich erstrecken, alternierend vorgesehen. Gate-Ströme in den IGBTs 302A und 302B werden von einem Gate-Pad 302a bereitgestellt.
  • 13 ist eine vergrößerte Ansicht eines Bereichs, der in 12 von einer unterbrochenen Linie 306 umgeben ist. Ein erstes Trench-Gate 310 weist erste Streifenbereiche 310a und einen Umfangsbereich 310b auf, der mit Enden der ersten Streifenebereichen 310a verbunden ist. Die ersten Streifenbereiche 310a und der Umfangsbereich 310b sind mit einer Gate-Oxid-Schicht 310c bedeckt. Ein zweites Trench-Gate 312 ist aus einer Mehrzahl von Streifen geformt. Das zweite Trench-Gate 312 ist mit der Gate-Oxidfolie 312c bedeckt und ist mit einer Emitterelektrode und mit einer Masse verbunden. Eine p-Wannenschicht 320 ist auf einem Endbereich des zweiten Trench-Gates 312 und zwischen dem Endbereich des zweiten Trench-Gates 312 und dem ersten Trench-Gate 310 ausgebildet. Die Funktionen der p-Wannenschicht 320 sind die gleichen wie diejenigen der p-Wannenschicht 200 in der dritten Ausführungsform (9).
  • Das wichtige Merkmal der vorliegenden Erfindung liegt darin, dass ein Bereich, in welchem kein Trench-Gate an einer Grenze zwischen dem ersten Trench-Gate in dem IGBT und dem zweiten Trench-Gate in der Diode existiert, und dass Maßnahmen getroffen werden, um zu verhindern, dass dieser Bereich die Ursache für eine Verringerung einer Spannungsfestigkeit wird. Entsprechend ist die vorliegende Erfindung nützlich für jede Halbleitervorrichtung, die einen IGBT und eine Diode benachbart zueinander aufweist, und die Anordnung und Verteilung des IGBT und der Diode nicht besonders eingeschränkt spezifiziert sind. Eine Kombination von einigen der Merkmale der Halbleitervorrichtungen gemäß den vorstehenden Ausführungsformen kann vorgenommen und nach Bedarf verwendet werden.
  • Gemäß der vorliegenden Erfindung wird der Abstand zwischen dem Trench-Gate in dem IGBT und dem Trench-Gate in der Diode reduziert oder eine p-Wannenschicht wird zwischen dem Trench-Gate in dem IGBT und dem Trench-Gate in der Diode vorgesehen, wodurch eine ausreichend hohe Spannungsfestigkeit sichergestellt wird, während die Gate-Kapazität reduziert wird.
  • Offenbar sind angesichts der vorstehenden Lehren viele Modifikationen und Variationen der vorliegenden Erfindung möglich. Es soll daher verstanden werden, dass die Erfindung innerhalb des Gültigkeitsumfangs der angehängten Ansprüche anders ausgeführt werden kann als ausdrücklich beschrieben.
  • Neben der vorstehenden schriftlichen Beschreibung der Erfindung wird zu deren ergänzender Offenbarung hiermit explizit auf die zeichnerische Darstellung der Erfindung in den 1 bis 13 Bezug genommen.
  • Bezugszeichenliste
    • 10
    Halbleitervorrichtung
    12
    IGBT
    12a
    Gate-Pad
    14
    Dioden
    16
    Emitterschicht
    20
    erstes Trench-Gate
    20a
    erste Streifenbereiche
    20b
    erster Ringbereich
    20c
    Gate-Oxidfolie
    20d
    erste Streifenbereiche
    20e
    erste Streifenbereiche
    20f
    erste Streifenbereiche
    20g
    erste Streifenbereiche
    20h
    erste Streifenbereiche
    20i
    erste Streifenbereiche
    20j
    erste Streifenbereiche
    20k
    erste Streifenbereiche
    24
    Diffusionsschicht
    30
    zweites Trench-Gate
    30a
    zweite Streifenbereiche
    30b
    zweiter Ringbereich
    30c
    Gate-Oxidfolie
    30d
    zweite Streifenbereiche
    30e
    zweite Streifenbereiche
    30f
    zweite Streifenbereiche
    30g
    zweite Streifenbereiche
    30h
    zweite Streifenbereiche
    30i
    zweite Streifenbereiche
    30j
    zweite Streifenbereiche
    30k
    zweite Streifenbereiche
    32
    Anodenschicht
    40
    Basisplatte
    42
    Basisschicht
    44
    Trägerspeicherschicht
    46
    Emitterelektrode
    48
    Zwischenlagenisolierungsfolie
    60
    Pufferschicht
    62
    Kollektorschicht
    64
    Kollektorelektrode
    70
    Kathodenschicht
    80
    Zwischenlagenisolierungsfolie
    90
    eingebettete Oxidfolie
    100
    Halbleitervorrichtung
    200
    p-Wannenschicht
    202
    Zwischenlagenisolierungsschicht
    300
    Halbleitervorrichtung
    302a
    Gate-Pad
    302A
    IGBT
    302B
    IGBT
    304A
    Diode
    304B
    Diode
    304C
    Diode
    DD
    Streifenabstand zwischen jedem benachbarten Paar der zweiten Streifenbereiche
    DI
    Streifenabstand zwischen jedem benachbarten Paar der ersten Streifenbereiche
    Dm
    Abstand zwischen Lücken
    W1
    Abstand zwischen erstem Ringbereich und zweitem Ringbereich
    Wa
    Lücke
    Wb
    Lücke
    Wc
    Lücke
    Wd
    Lücke
  • ZITATE ENTHALTEN IN DER BESCHREIBUNG
  • Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
  • Zitierte Patentliteratur
    • JP 2013-152996 [0002]

Claims (10)

  1. Halbleitervorrichtung, aufweisend: einen IGBT (12), der ein erstes Trench-Gate (20) und eine Emitterschicht (16) aufweist, die auf einer vorderen Oberfläche einer Basisplatte (40) ausgebildet ist, und eine Kollektorschicht (62) aufweist, die auf einer rückseitigen Oberfläche der Basisplatte (40) ausgebildet ist; und eine Diode (14), die ein zweites Trench-Gate (30) und eine Anodenschicht (32) aufweist, die auf der vorderen Oberfläche der Basisplatte (40) ausgebildet ist, und eine Kathodenschicht (70) aufweist, die auf der rückseitigen Oberfläche der Basisplatte (40) ausgebildet ist, wobei das zweite Trench-Gate (30) von dem ersten Trench-Gate (20) isoliert ist, das erste Trench-Gate (20) eine Mehrzahl von ersten Streifenbereichen (20a) und einen ersten Ringbereich (20b) aufweist, der die Diode (14) in einer Draufsicht umgibt, das zweite Trench-Gate (30) eine Mehrzahl von zweiten Streifenbereichen (30a) und einen zweiten Ringbereich (30b) aufweist, der dem ersten Ringbereich (20b) gegenüberliegt und die Mehrzahl von zweiten Streifenbereichen (30a) in einer Draufsicht umgibt, der Abstand zwischen dem ersten Ringbereich (20b) und dem zweiten Ringbereich (30b) konstant ist, und der Abstand zwischen dem ersten Ringbereich (20b) und dem zweiten Ringbereich (30b) gleich oder kleiner ist als der größere Abstand aus dem Streifenabstand zwischen der Mehrzahl von ersten Streifenbereichen (20a) und dem Streifenabstand zwischen der Mehrzahl von zweiten Streifenbereichen (30a).
  2. Halbleitervorrichtung gemäß Anspruch 1, wobei der Abstand zwischen dem ersten Ringbereich (20b) und dem zweiten Ringbereich (30b), der Abstand zwischen Streifen der Mehrzahl von ersten Streifenbereichen (20a) und der Abstand zwischen Streifen der Mehrzahl von zweiten Streifenbereichen (30a) untereinander gleich sind.
  3. Halbleitervorrichtung, aufweisend: einen IGBT (12), der ein erstes Trench-Gate (20) und eine Emitterschicht (16) aufweist, die auf einer vorderen Oberfläche einer Basisplatte (40) ausgebildet ist, und eine Kollektorschicht (62) aufweist, die auf einer rückseitigen Oberfläche der Basisplatte (40) ausgebildet ist; und eine Diode (14), die ein zweites Trench-Gate (30) und eine Anodenschicht (32) aufweist, die auf der vorderen Oberfläche der Basisplatte (40) ausgebildet ist, und eine Kathodenschicht (70) aufweist, die auf der rückseitigen Oberfläche der Basisplatte (40) ausgebildet ist, wobei das zweite Trench-Gate (30) von dem ersten Trench-Gate (20) isoliert ist, das erste Trench-Gate (20) eine Mehrzahl von ersten Streifenbereichen (20d, 20e, 20f, 20g) aufweist, das zweite Trench-Gate (30) eine Mehrzahl von zweiten Streifenbereichen (30d, 30e, 30f, 30g) aufweist, das zweite Trench-Gate (30) in einer Ausdehnungsrichtung des ersten Trench-Gates (20) mit zwischen dem zweiten Trench-Gate (30) und dem ersten Trench-Gate (20) vorgesehenen Lücken (Wa, Wb, Wc, Wd) angeordnet ist, und die Lücken (Wa, Wb, Wc, Wd) in einer Draufsicht versetzt angeordnet sind.
  4. Halbleitervorrichtung gemäß Anspruch 3, wobei die Länge der Lücken (Wa, Wb, Wc, Wd) gleich oder kleiner ist als der größere Abstand aus dem Streifenabstand zwischen der Mehrzahl von ersten Streifenbereichen (20d, 20e, 20f, 20g) und dem Streifenabstand zwischen der Mehrzahl von zweiten Streifenbereichen (30d, 30e, 30f, 30g).
  5. Halbleitervorrichtung gemäß Anspruch 3 oder 4, wobei die Lücken (Wa, Wb, Wc, Wd) so vorgesehen sind, dass der kürzeste Abstand zwischen den Lücken (Wa, Wb, Wc, Wd) gleich oder kleiner ist als der größere Abstand aus dem Streifenabstand zwischen der Mehrzahl von ersten Streifenbereichen (20d, 20e, 20f, 20g) und dem Streifenabstand zwischen der Mehrzahl von zweiten Streifenbereichen (30d, 30e, 30f, 30g).
  6. Halbleitervorrichtung, aufweisend: einen IGBT (12), der ein erstes Trench-Gate (20) und eine Emitterschicht (16) aufweist, die auf einer vorderen Oberfläche einer Basisplatte (40) ausgebildet ist, die eine n-Typ-Driftschicht (40) aufweist, wobei der IGBT (12) außerdem eine Kollektorschicht (62) aufweist, die auf einer rückseitigen Oberfläche der Basisplatte (40) ausgebildet ist; und eine Diode (14), die ein zweites Trench-Gate (30) und eine Anodenschicht (32) aufweist, die auf der vorderen Oberfläche der Basisplatte (40) ausgebildet ist, und eine Kathodenschicht (70) aufweist, die auf der rückseitigen Oberfläche der Basisplatte (40) ausgebildet ist, wobei das zweite Trench-Gate (30) von dem ersten Trench-Gate (20) durch Anordnen mit einem Abstand zu dem ersten Trench-Gate (20) isoliert ist; und eine p-Wannenschicht (200) einen Endbereich des zweiten Trench-Gates (30) bedeckt, einen Bereich zwischen Endbereichen des ersten Trench-Gates (20) und des zweiten Trench-Gates (30) bedeckt, tiefer ausgebildet ist als das erste Trench-Gate (20) und das zweite Trench-Gate (30) und auf der Driftschicht (40) begrenzt ist.
  7. Halbleitervorrichtung gemäß Anspruch 6, wobei eine Störstellendichte in der p-Wannenschicht (200) höher ist als eine Störstellendichte in einer Basisschicht (42) des IGBT.
  8. Halbleitervorrichtung gemäß einem der Ansprüche 1 bis 7, weiter aufweisend eine Emitterelektrode (46), die mit der Emitterschicht (16) verbunden ist, wobei das zweite Trench-Gate (30) elektrisch mit der Emitterelektrode (46) verbunden ist.
  9. Halbleitervorrichtung gemäß einem der Ansprüche 1 bis 7, wobei das zweite Trench-Gate (30) nicht angeschlossen ist.
  10. Halbleitervorrichtung gemäß einem der Ansprüche 1 bis 7, wobei das zweite Trench-Gate (30) aus einer Schicht eingebetteten Oxids (90) gebildet ist.
DE102015221061.8A 2014-11-13 2015-10-28 Halbleitervorrichtung Active DE102015221061B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2014230928A JP6260515B2 (ja) 2014-11-13 2014-11-13 半導体装置
JP2014-230928 2014-11-13

Publications (2)

Publication Number Publication Date
DE102015221061A1 true DE102015221061A1 (de) 2016-05-19
DE102015221061B4 DE102015221061B4 (de) 2019-07-04

Family

ID=55855643

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102015221061.8A Active DE102015221061B4 (de) 2014-11-13 2015-10-28 Halbleitervorrichtung

Country Status (4)

Country Link
US (1) US9478647B2 (de)
JP (1) JP6260515B2 (de)
CN (1) CN105609545B (de)
DE (1) DE102015221061B4 (de)

Families Citing this family (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6334465B2 (ja) * 2015-06-17 2018-05-30 富士電機株式会社 半導体装置
CN107851666B (zh) 2016-02-15 2021-11-23 富士电机株式会社 半导体装置
JP6604430B2 (ja) 2016-03-10 2019-11-13 富士電機株式会社 半導体装置
JP6507112B2 (ja) * 2016-03-16 2019-04-24 株式会社東芝 半導体装置
JP2018022776A (ja) * 2016-08-03 2018-02-08 ルネサスエレクトロニクス株式会社 半導体装置
CN108604594B (zh) * 2016-08-12 2021-10-08 富士电机株式会社 半导体装置及半导体装置的制造方法
JP6801324B2 (ja) 2016-09-15 2020-12-16 富士電機株式会社 半導体装置
CN107958906B (zh) 2016-10-14 2023-06-23 富士电机株式会社 半导体装置
WO2018078776A1 (ja) * 2016-10-27 2018-05-03 サンケン電気株式会社 半導体装置
JP2018082010A (ja) * 2016-11-15 2018-05-24 株式会社デンソー 半導体装置
JP6939300B2 (ja) * 2016-11-17 2021-09-22 富士電機株式会社 半導体装置
DE102016125879B3 (de) * 2016-12-29 2018-06-21 Infineon Technologies Ag Halbleitervorrichtung mit einer IGBT-Region und einer nicht schaltbaren Diodenregion
JP6696450B2 (ja) * 2017-01-27 2020-05-20 株式会社デンソー 炭化珪素半導体装置
JP6891560B2 (ja) * 2017-03-15 2021-06-18 富士電機株式会社 半導体装置
JP6804379B2 (ja) * 2017-04-24 2020-12-23 三菱電機株式会社 半導体装置
WO2019017104A1 (ja) * 2017-07-18 2019-01-24 富士電機株式会社 半導体装置
WO2019078131A1 (ja) 2017-10-18 2019-04-25 富士電機株式会社 半導体装置
JP7069646B2 (ja) 2017-11-06 2022-05-18 富士電機株式会社 半導体装置
JP7091693B2 (ja) 2018-02-19 2022-06-28 富士電機株式会社 半導体装置
JP7055056B2 (ja) * 2018-04-24 2022-04-15 三菱電機株式会社 半導体装置および半導体装置の製造方法
JP6996461B2 (ja) 2018-09-11 2022-01-17 株式会社デンソー 半導体装置
DE112018008195T5 (de) * 2018-12-10 2021-10-14 Mitsubishi Electric Corporation Siliciumcarbid-halbleitereinheit und verfahren zur herstellung derselben
EP3759739B1 (de) * 2019-03-22 2021-08-04 ABB Power Grids Switzerland AG Rückwärtsleitende leistungshalbleiteranordnung mit isoliertem gate und geringen leitungsverlusten
CN113287201A (zh) * 2019-07-12 2021-08-20 富士电机株式会社 半导体装置
EP3953972A1 (de) * 2020-06-18 2022-02-16 Dynex Semiconductor Limited Rückwärtsleitender igbt mit gesteuerter anodeninjektion
JP2022079281A (ja) * 2020-11-16 2022-05-26 三菱電機株式会社 半導体装置
JP7486407B2 (ja) 2020-11-27 2024-05-17 三菱電機株式会社 半導体装置および半導体装置の製造方法
JP7090760B2 (ja) * 2021-02-08 2022-06-24 三菱電機株式会社 半導体装置、半導体装置の製造方法、および電力変換装置
CN117650161A (zh) * 2023-10-31 2024-03-05 海信家电集团股份有限公司 半导体装置和半导体装置的制造方法
CN117637828A (zh) * 2023-11-20 2024-03-01 海信家电集团股份有限公司 半导体装置

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013152996A (ja) 2012-01-24 2013-08-08 Toyota Motor Corp 半導体装置

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2150753B (en) 1983-11-30 1987-04-01 Toshiba Kk Semiconductor device
JPS6115370A (ja) 1984-06-30 1986-01-23 Toshiba Corp 半導体装置
JP4351745B2 (ja) 1997-09-19 2009-10-28 株式会社東芝 半導体装置
JP4403366B2 (ja) 2003-06-04 2010-01-27 富士電機デバイステクノロジー株式会社 半導体装置およびその製造方法
CN101308870B (zh) * 2003-08-27 2011-05-18 三菱电机株式会社 绝缘栅型晶体管以及逆变器电路
JP4799829B2 (ja) 2003-08-27 2011-10-26 三菱電機株式会社 絶縁ゲート型トランジスタ及びインバータ回路
JP2005275688A (ja) 2004-03-24 2005-10-06 Mitani Sangyo Co Ltd 生地生産計画管理システム
JP4791704B2 (ja) 2004-04-28 2011-10-12 三菱電機株式会社 逆導通型半導体素子とその製造方法
JP2007048769A (ja) 2005-08-05 2007-02-22 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法
JP2007134625A (ja) 2005-11-14 2007-05-31 Mitsubishi Electric Corp 半導体装置およびその製造方法
JP5103830B2 (ja) 2006-08-28 2012-12-19 三菱電機株式会社 絶縁ゲート型半導体装置
JP5052091B2 (ja) 2006-10-20 2012-10-17 三菱電機株式会社 半導体装置
JP5283326B2 (ja) 2006-10-27 2013-09-04 三菱電機株式会社 半導体装置およびその製造方法
US7880200B2 (en) * 2007-09-28 2011-02-01 Infineon Technologies Austria Ag Semiconductor device including a free wheeling diode
JP4840370B2 (ja) 2008-01-16 2011-12-21 トヨタ自動車株式会社 半導体装置とその半導体装置を備えている給電装置の駆動方法
JP5045733B2 (ja) 2008-12-24 2012-10-10 株式会社デンソー 半導体装置
JP5182766B2 (ja) * 2009-12-16 2013-04-17 三菱電機株式会社 高耐圧半導体装置
US8716746B2 (en) * 2010-08-17 2014-05-06 Denso Corporation Semiconductor device
JP5566272B2 (ja) 2010-11-26 2014-08-06 三菱電機株式会社 半導体装置
US8384151B2 (en) 2011-01-17 2013-02-26 Infineon Technologies Austria Ag Semiconductor device and a reverse conducting IGBT
JP6021246B2 (ja) 2012-05-09 2016-11-09 ローム株式会社 半導体装置およびその製造方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013152996A (ja) 2012-01-24 2013-08-08 Toyota Motor Corp 半導体装置

Also Published As

Publication number Publication date
DE102015221061B4 (de) 2019-07-04
CN105609545A (zh) 2016-05-25
US20160141400A1 (en) 2016-05-19
CN105609545B (zh) 2018-09-14
JP6260515B2 (ja) 2018-01-17
US9478647B2 (en) 2016-10-25
JP2016096222A (ja) 2016-05-26

Similar Documents

Publication Publication Date Title
DE102015221061B4 (de) Halbleitervorrichtung
DE102016105765B4 (de) Umgekehrt leitender igbt
DE102008040892B4 (de) Halbleitervorrichtung mit einer Diode und einem IGBT
DE102008052422B4 (de) Halbleitervorrichtung mit reduzierter Kapazität
DE112015005000B4 (de) Halbleitervorrichtung
DE112013000677B4 (de) Halbleitervorrichtung
DE102010000531B4 (de) Halbleiterbauelement, elektronische Komponente und Verfahren zur Herstellung eines Halbleiterbauelements
DE112016006255T5 (de) Halbleitervorrichtung
DE102015102756A1 (de) Halbleitereinrichtung
DE3147075A1 (de) "halbleitergleichrichtereinrichtung"
DE102006050338A1 (de) Halbleiterbauelement mit verbessertem Speicherladung zu Dioden-Softness Trade-off
DE102011079747A1 (de) Halbleitervorrichtung mit Schaltelement und Freilaufdiode, sowie Steuerverfahren hierfür
DE102008023519A1 (de) Halbleiterbauteil mit isolierter Steuerelektrode und Verfahren zu seiner Herstellung
DE112013006666B4 (de) Halbleitereinrichtung
DE112013004146T5 (de) Halbleitervorrichtung
DE102019215127A1 (de) Halbleitervorrichtung
DE102013219499A1 (de) Halbleitervorrichtung
DE102021108386A1 (de) Isolationsstruktur für igbt-vorrichtungen mit einer integrierten diode
DE102012200056A1 (de) Halbleitervorrichtung und Verfahren zur Herstellung hiervon
DE19725091B4 (de) Laterales Transistorbauelement und Verfahren zu seiner Herstellung
DE112014001296T5 (de) Leistungshalbleitervorrichtung und entsprechendes Modul
DE102021120992A1 (de) Halbleitervorrichtung
DE112015006098T5 (de) Leistungshalbleiterelement und Leistungshalbleitermodul, welches dieses verwendet
DE112015006006T5 (de) Halbleitervorrichtung und verfahren zum herstellen dieser
EP1116276B1 (de) Halbleiterbauelement mit feldformungsgebieten

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R084 Declaration of willingness to licence
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final