JP2007048769A - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法 Download PDFInfo
- Publication number
- JP2007048769A JP2007048769A JP2005228405A JP2005228405A JP2007048769A JP 2007048769 A JP2007048769 A JP 2007048769A JP 2005228405 A JP2005228405 A JP 2005228405A JP 2005228405 A JP2005228405 A JP 2005228405A JP 2007048769 A JP2007048769 A JP 2007048769A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- trench
- gate
- gate electrode
- wide
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 98
- 238000004519 manufacturing process Methods 0.000 title claims description 13
- 239000000758 substrate Substances 0.000 claims abstract description 27
- 238000000034 method Methods 0.000 claims description 16
- 238000005530 etching Methods 0.000 claims description 15
- 210000000746 body region Anatomy 0.000 claims description 6
- 238000001020 plasma etching Methods 0.000 claims description 5
- 238000009825 accumulation Methods 0.000 claims description 2
- 230000001590 oxidative effect Effects 0.000 claims description 2
- 230000015556 catabolic process Effects 0.000 abstract description 9
- 230000002542 deteriorative effect Effects 0.000 abstract 1
- 239000010408 film Substances 0.000 description 42
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 16
- 229910052814 silicon oxide Inorganic materials 0.000 description 16
- 239000010410 layer Substances 0.000 description 11
- 230000003647 oxidation Effects 0.000 description 10
- 238000007254 oxidation reaction Methods 0.000 description 10
- 239000007789 gas Substances 0.000 description 8
- 239000011229 interlayer Substances 0.000 description 8
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 8
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 7
- 229910052710 silicon Inorganic materials 0.000 description 7
- 239000010703 silicon Substances 0.000 description 7
- 239000010409 thin film Substances 0.000 description 6
- 229910052782 aluminium Inorganic materials 0.000 description 5
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 5
- 230000006866 deterioration Effects 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 238000000206 photolithography Methods 0.000 description 3
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 2
- 230000004888 barrier function Effects 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 239000012141 concentrate Substances 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 229910052760 oxygen Inorganic materials 0.000 description 2
- 239000001301 oxygen Substances 0.000 description 2
- 238000002161 passivation Methods 0.000 description 2
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 1
- 238000004380 ashing Methods 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 230000014759 maintenance of location Effects 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
- H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
- H01L29/4238—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the surface lay-out
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
- H01L29/66734—Vertical DMOS transistors, i.e. VDMOS transistors with a step of recessing the gate electrode, e.g. to form a trench gate electrode
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
- H01L29/7811—Vertical DMOS transistors, i.e. VDMOS transistors with an edge termination structure
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
【課題】微細化に際しても、耐圧劣化を招くことなく信頼性の高い縦型ゲート構造の半導体装置を提供する。
【解決手段】半導体基板表面に、トレンチＴが配列形成され、前記トレンチ内壁に形成されたゲート酸化膜８を介して前記トレンチＴ内にゲート電極９を形成するとともに、前記半導体基板表面にソース領域４、前記半導体基板裏面にドレイン領域２を形成したＭＯＳＦＥＴからなるセルを備え、前記トレンチの終端部が幅広となるように幅広部ＴＷを形成している。
【選択図】図１
【解決手段】半導体基板表面に、トレンチＴが配列形成され、前記トレンチ内壁に形成されたゲート酸化膜８を介して前記トレンチＴ内にゲート電極９を形成するとともに、前記半導体基板表面にソース領域４、前記半導体基板裏面にドレイン領域２を形成したＭＯＳＦＥＴからなるセルを備え、前記トレンチの終端部が幅広となるように幅広部ＴＷを形成している。
【選択図】図１
Description
本発明は、半導体装置およびその製造方法にかかり、特にトレンチ内にゲート電極を形成した縦型ＭＯＳＦＥＴ(電界効果トランジスタ)を有する半導体装置に関するものである。
近年、エレクトロニクス機器における低消費電力化、高機能化及び高速化に伴って、それに搭載される半導体装置も低消費電力化、高速化が要求されてきている。一般的にエレクトロニクス機器のロードスイッチ及びＤＣ−ＤＣコンバータ等に用いられているトランジスタも、それらに対応するためにオン抵抗の小さなものが要求されている。トランジスタのオン抵抗の低減をはかるためには、個々のデバイスを微細化して、単位面積あたりに配置するトランジスタの密度を大きくすることが、一つの方法としてあげられる。具体的には、トレンチにゲート電極を形成した縦型ＭＯＳＦＥＴにおいて、トランジスタを形成しているトレンチをストライプ状に配置して、トレンチの幅を微細化すると共に、隣接するトレンチ間のピッチを小さくすることでトランジスタ密度を大きくすることが出来る。
図１５に、一例のＭＯＳＦＥＴの平面図を示すように、半導体チップ１０１内に多数のトレンチＴを配設し、このトレンチＴ内にＭＯＳＦＥＴを配設したものがある。この構造では、半導体チップ１０１の表面の一部にゲートパッドが形成され、トレンチＴに多結晶シリコンを充填して形成されるゲート電極１０９は、半導体チップ１０１の周縁に沿って形成されるゲート配線１０６ｇによって、このゲートパッドに接続される。
このようなＭＯＳＦＥＴでは、トレンチ内壁にゲート酸化膜として酸化シリコンを形成する際、トレンチ（ライン）終端部Ｔｅで発生する応力に起因する耐圧劣化が問題となっており、この問題を回避すべく、図１６に示すように、隣接するトレンチＴの終端部Ｔｅを延長し、同一幅の結合部１１０を形成することにより、ここで一体的に結合させるようにし、トレンチに不連続な部分をもたないようにした構造が提案されている（例えば、特許文献１参照）。
しかしながら、このように不連続な部分をもたないように形成した構造も、トランジスタの微細化が進むに伴い、耐圧劣化が顕在化してきている。
そこで本発明者らは、種々の実験を行った結果、トレンチ幅の狭小化にともない、トレンチ終端部に、微細なサブトレンチＳＴが形成されており、この部分が耐圧劣化の原因となっていることを究明した。
通常、トレンチＴは、図１４に示すように、シリコン基板表面に形成されたマスクパターンをマスクとして反応性イオンエッチングにより基板表面をエッチングすることによって形成される。このためトレンチ幅の微細化に伴い、エッチングガスが、トレンチ内で、パターンの終端部に集中し、ガスの行き場を失ってしまうことになり、下方に溜まり、エッチャントの供給が局所的に過剰となることによって、本来のトレンチＴの底部から局所的に下方に微細なトレンチ（以下これをサブトレンチＳＴと呼称する）が形成されることがある。またトレンチ開口上縁においてもオーバーハング形状が形成されることがある。
このように、サブトレンチが形成されると、この後にトレンチ内壁に熱酸化による酸化シリコンの形成に際し、酸素がサブトレンチまで供給されにくく、この部分での耐圧劣化が免れ得ないという問題があった。
また、トランジスタの微細化に伴い、前記酸化不良に加えて、チップ周縁部のゲート配線との接続部においてトレンチ内に形成されるゲート電極１０９上層の層間絶縁膜１１１が、トレンチに及ぼす応力の影響も無視できなくなる。これは、トレンチエッチングにおいてトレンチ終端部で特に顕著となる。
本発明は、前記問題に鑑みてなされたもので、微細化に際しても、耐圧劣化を招くことなく信頼性の高い縦型ゲート構造の半導体装置を提供することを目的とする。
前記の目的を達成するため、本発明の半導体装置は、半導体基板表面に、トレンチが配列形成され、前記トレンチ内壁に形成されたゲート酸化膜を介して前記トレンチ内にゲート電極を形成するとともに、前記半導体基板表面にソース領域、前記半導体基板裏面にドレイン領域を形成したＭＯＳＦＥＴからなるセルを備え、前記トレンチの終端部が幅広となるように幅広部を形成している。
かかる構成により、トレンチの終端部が幅広部を構成しているため、トレンチ形成のためのエッチング工程において、エッチングが進行するにつれて、エッチングガスが底部に集中することに起因するサブトレンチの形成を回避することができる。従って、熱酸化工程において、サブトレンチ内への酸素の供給不足を回避することができ、耐圧劣化を防ぐことができる。また層間絶縁膜による応力の問題も回避可能である。
かかる構成により、トレンチの終端部が幅広部を構成しているため、トレンチ形成のためのエッチング工程において、エッチングが進行するにつれて、エッチングガスが底部に集中することに起因するサブトレンチの形成を回避することができる。従って、熱酸化工程において、サブトレンチ内への酸素の供給不足を回避することができ、耐圧劣化を防ぐことができる。また層間絶縁膜による応力の問題も回避可能である。
また本発明は、上記半導体装置において、前記トレンチはストライプ状をなすように形成されたものを含む。
ストライプ状のトレンチを用いた場合、終端部へのエッチングガスの集中を招きやすいが、かかる構成によれば、トレンチ終端部で幅広部を構成しているため、サブトレンチの生成もなく、信頼性の高い半導体装置を提供することが可能となる。
ストライプ状のトレンチを用いた場合、終端部へのエッチングガスの集中を招きやすいが、かかる構成によれば、トレンチ終端部で幅広部を構成しているため、サブトレンチの生成もなく、信頼性の高い半導体装置を提供することが可能となる。
また本発明は、上記半導体装置において、前記トレンチは格子状をなすように形成されたものを含む。
かかる構成により、よりチャネルの合計幅が大きくなり、オン抵抗の低減をはかることができる。
かかる構成により、よりチャネルの合計幅が大きくなり、オン抵抗の低減をはかることができる。
また本発明は、上記半導体装置において、前記幅広部が、八角形状をなすものを含む。
かかる構成により、終端部がすべて鈍角となり、エッチングガスの集中を確実に防ぐことができる。
かかる構成により、終端部がすべて鈍角となり、エッチングガスの集中を確実に防ぐことができる。
また本発明は、上記半導体装置において、前記幅広部が、四角形状をなすものを含む。
かかる構成により、形状加工が容易であり、パターン設計も容易である。
かかる構成により、形状加工が容易であり、パターン設計も容易である。
また本発明は、上記半導体装置において、前記幅広部が、前記トレンチの伸長方向に対して、交互となるように、千鳥状に配置されたものを含む。
かかる構成により、占有面積の増大を招くことなく形成可能である。
かかる構成により、占有面積の増大を招くことなく形成可能である。
また本発明は、上記半導体装置において、前記幅広部が、隣接するトレンチの幅広部と一体的に形成されたものを含む。
かかる構成により、幅広部を構成した分が、隣接するトレンチとのトレンチ間領域に相当するため、トレンチ間隔を変更することなく形成することができるため、占有面積の増大を招くことなく形成可能である。
かかる構成により、幅広部を構成した分が、隣接するトレンチとのトレンチ間領域に相当するため、トレンチ間隔を変更することなく形成することができるため、占有面積の増大を招くことなく形成可能である。
また本発明は、上記半導体装置において、前記幅広部が、帯状となるように一体的に形成されたものを含む。
かかる構成により、幅広部を帯状に形成することにより、エッチングガスの集中は大幅に低減され、信頼性の向上をはかることができる。なおこの帯状の部分の幅はトレンチ幅よりも十分に大きく形成するのが望ましい。
かかる構成により、幅広部を帯状に形成することにより、エッチングガスの集中は大幅に低減され、信頼性の向上をはかることができる。なおこの帯状の部分の幅はトレンチ幅よりも十分に大きく形成するのが望ましい。
また本発明は、上記半導体装置において、半導体基板表面の一部に形成され、前記ゲート電極にゲート配線を介して接続された外部接続端子としてのゲートパッドと、前記ゲートパッドから所定の間隔を隔てて形成されたソースパッドと、前記半導体基板の裏面に形成されたドレインパッドとを備えたものを含む。
また本発明は、上記半導体装置において、前記ゲート配線は、前記ゲートパッドから、前記半導体基板の周縁に沿って配設されているものを含む。
また本発明は、上記半導体装置において、前記トレンチの終端は前記ゲート配線下に位置するように形成されたものを含む。
かかる構成により、ゲート配線との接続が容易となる。
かかる構成により、ゲート配線との接続が容易となる。
すなわち本発明の半導体装置は、請求項１に記載の半導体装置であって、第１導電型を有するドレイン領域と、前記ドレイン領域の上層に設けられ、チャネルを構成する第２導電型のボディ領域と、前記ボディ領域を貫通して形成されたトレンチと、前記トレンチ内壁に形成されたゲート酸化膜を介して前記トレンチに充填されたゲート電極と、このゲート電極及び前記ゲート電極上部を覆うように充填された絶縁膜と、前記ゲート電極上のトレンチ側壁に形成された第１導電型のソース領域とを有することを特徴とする。
かかる構成によれば、ゲート引き出し部において層間絶縁膜がトレンチゲート電極に及ぼす応力を緩和することができる。
かかる構成によれば、ゲート引き出し部において層間絶縁膜がトレンチゲート電極に及ぼす応力を緩和することができる。
また本発明の半導体装置の製造方法は、半導体基板表面に、トレンチの終端部が幅広となるように幅広部を形成したマスクパターンを用いて、反応性イオンエッチングによってトレンチを形成する工程と、前記トレンチ内壁を熱酸化して、ゲート酸化膜を形成する工程と、前記ゲート酸化膜の形成されたトレンチ内に導電性膜を充填しゲート電極を形成する工程とを含むものを含む。
かかる構成により、トレンチ終端部に幅広部を有することからエッチングガスの局所的な滞留により、サブトレンチを生成することもなく、高耐圧で信頼性の高い半導体装置を形成することが可能となる。
かかる構成により、トレンチ終端部に幅広部を有することからエッチングガスの局所的な滞留により、サブトレンチを生成することもなく、高耐圧で信頼性の高い半導体装置を形成することが可能となる。
また本発明は、上記半導体装置の製造方法において、前記幅広部は、反応性イオンエッチングで用いられるエッチングガスの溜まりを生じない程度に幅広とするのが望ましい。
以上詳述したように、本発明はトレンチの終端部が幅広部を構成しているために、ゲート引き出し部においてトレンチゲート電極の上層に堆積した層間絶縁膜がトレンチ内に形成されるゲート電極に及ぼす応力を緩和することができる。またトレンチ終端部においてトレンチ底部に発生するサブトレンチを抑えることができ、耐圧劣化を防止することが可能となる。
以下、本発明の実施の形態１に係る縦型ゲート構造のＭＯＳＦＥＴで構成される半導体装置について、図面を参照しつつ詳細に説明する。図１は、本発明の半導体装置のゲート電極の終端部（ゲート電極とゲート引き出し部の平面図）である。図２（ａ）および（ｂ）に図１のＡ−Ａ’断面、Ｂ−Ｂ’断面を示す。
図３はこの半導体チップの構造図を示したものである。図４は、この半導体装置のチップ外観を示す上視図、図５はこの半導体装置で用いられる各ＭＯＳＦＥＴの等価回路図を示す図である。
図３はこの半導体チップの構造図を示したものである。図４は、この半導体装置のチップ外観を示す上視図、図５はこの半導体装置で用いられる各ＭＯＳＦＥＴの等価回路図を示す図である。
この半導体装置は、図５の等価回路に示すようなＭＯＳＦＥＴがゲート電極の充填されたトレンチ終端部で、ゲート配線を介して多数個並列接続して形成されたもので、図１に示すように、トレンチ端Ｔｅが八角形をなし、幅広部ＴＷを構成すると共に、この幅広部ＴＷが交互に長短をなし、千鳥状に配列されたことを特徴とする。
図１にチップのトレンチ配置を示すように、ゲート電極はトレンチＴに充填された多結晶シリコン膜からなり、チップ周辺を囲むように配置されたアルミニウム薄膜からなるゲート配線６ｇを介してゲートパットＧＰに接続されている。ここでトレンチ端の一部においてゲート電極９は基板表面に引き上げられてゲート配線６ｇに接続される。またチップの最表面にはこのゲート配線６ｇを介してゲート電極９に接続されたゲートパッドＧＰ（図４）が形成される。ここでゲート配線６ｇおよびソース電極６Ｓは同一工程で形成されるアルミニウム薄膜で構成されるが、この上層に形成されるパッシベーション膜（図示せず）を介して、図４に示すように、金薄膜からなるゲートパッドＧＰ，ソースパッドＳＰにそれぞれ接続される。
ソース領域４はトレンチＴに沿って形成されており、ドレイン領域は基板表面全体に形成されたエピタキシャル層２で構成されている。半導体基板１はドレインコンタクトであり、裏面全体がドレインパッドＤＰとなる。
ゲートパット５から周辺に伸びるゲート配線６ｇ出口付近のトレンチＴは、終端部で幅広部を構成しているため、サブトレンチの生成はない。
次に本発明の半導体装置の製造方法について図６乃至図１０を参照しつつ説明する。各図において左側は図２（ａ）と同様に図１のＡ−Ａ’断面を示し、右側は図２（ｂ）と同様に図１のＢ−Ｂ’断面を示すものとする。
ここでドレイン接続用端子はこの半導体基板１の裏面側に形成される。
ここでドレイン接続用端子はこの半導体基板１の裏面側に形成される。
まず、第１導電型のシリコン基板１としてｐ＋型シリコンウェハを用意し、この表面にドレイン領域２となる第１導電型のエピタキシャル成長層としてｐ型シリコン層を形成する。そして、図６（ａ）に示すようにこの上層に反対極性である第２導電型（ｎ型）の不純物をイオン注入してｎウェルを形成し、チャネルを形成するためのボディ領域３を形成した後、熱酸化で５０〜５００ｎｍの酸化シリコン膜１４を形成する。
このように素子形成領域の形成された半導体基板１の表面に、レジストを塗布しこのレジストをパターニングして、レジストパターンＲ１を形成する。
次に、図６（ｂ）に示すように、フォトリソグラフィによって形成したレジストパターンＲ１をマスクとして用いて酸化シリコン膜１４をパターニングする。
そしてレジストパターンをアッシング除去した後、図６（ｃ）に示すように、このパターニングされた酸化シリコン膜１４をマスクとして、ドライエッチングにて第２導電型のボディ領域３を貫通してドレイン領域２に到達するように深さ０．８〜３．０μｍのトレンチＴを形成する。
続いて図７（ａ）に示すように、トレンチＴの内壁のダメージを緩和させるために、熱酸化を行い２０〜１００ｎｍの酸化シリコン膜１７を成長させる。
そして図７（ｂ）に示すように、一旦形成した酸化シリコン膜１７をウエットエッチで除去する。これは、エッチングによりダメージを受けた表面を酸化し、酸化シリコン膜とした後エッチング除去することにより、清浄な表面を得るようにするものである。この後、図７（ｃ）に示すように、再度熱酸化を行い、８〜１００ｎｍのゲート酸化膜８をトレンチＴの内壁に成長させる。
そして図７（ｂ）に示すように、一旦形成した酸化シリコン膜１７をウエットエッチで除去する。これは、エッチングによりダメージを受けた表面を酸化し、酸化シリコン膜とした後エッチング除去することにより、清浄な表面を得るようにするものである。この後、図７（ｃ）に示すように、再度熱酸化を行い、８〜１００ｎｍのゲート酸化膜８をトレンチＴの内壁に成長させる。
続いて図８（ａ）に示すように、ゲート電極９の材料となる２００〜８００ｎｍの多結晶シリコン（ポリシリコン）膜を堆積する。
この後、図８（ｂ）に示すように、フォトリソグラフィにより、レジストパターンＲ２を形成し、これをマスクとして多結晶シリコン膜をパターニングする。このとき、多結晶シリコン膜９の最上面が酸化シリコン膜４表面よりも２０〜８０ｎｍ程度下側に後退するようにオーバーエッチングしてゲート電極９を形成する。このとき、ゲート引き出し部及びセル周辺の配線部は、レジストパターンＲ２で覆うことにより多結晶シリコン膜がエッチングされないようにする。このようにしてゲート電極を形成した後、図８（ｃ）に示すように、４００〜８００ｎｍの酸化シリコン膜１１をＣＶＤ法により成膜する。
この後、図９（ａ）に示されるように、平坦化エッチバックを行い、酸化シリコン膜１１をエッチングして後退させて、ゲート電極が形成されているトレンチＴ内を酸化シリコン膜１１で充填する。この平坦化エッチバックに先立ち、フォトリソグラフィによりこのときゲート引き出し部及びセル周辺の配線部は、レジストパターンＲ３で覆い酸化シリコン膜１１を残すことで層間絶縁膜として用いている。
続いて図９（ｂ）に示すように、層間絶縁膜１１をマスクとして第１導電型の不純物をイオン注入してソース領域４を形成する。この後、図９（ｃ）に示すように、全面ドライエッチングでゲート電極上に充填された酸化シリコン膜１１を表面から１００〜３００ｎｍ後退するようにエッチングしてゲート電極部分のトレンチＴ部分が凹形状となるようにすると同時に、ソース領域４の上端部のシリコン基板表面のエッジに丸みを形成する。
最後に図１０に示すように、配線材料となるバリアメタル５として窒化チタン膜を形成するとともにアルミニウム薄膜６を堆積し、パターニングし、さらにパッシベーション膜を介してこのアルミニウム薄膜６からなるゲート配線、ソース配線にそれぞれコンタクトするゲートパッドＧＰ，ＳＰを形成して半導体装置を形成する。
これらの工程において、酸化シリコン膜１７及びゲート酸化膜８を形成する熱酸化工程においては、酸化起因応力が発生する。また、酸化シリコン膜１１を堆積させる工程においては、堆積膜の応力が発生する。これらの応力は、層間絶縁膜が存在し、かつトレンチが不連続もしくは途切れているゲート引き出し部で特に大きくなる。しかし、ゲート引き出し部のトレンチレイアウトを図１に示すように幅広部をもつようないわゆるハンマーヘッド形状とすることによって、ゲート引き出し部におけるサブトレンチの発生を抑える事ができ、熱酸化時の酸化起因応力を抑える事ができる。そしてその結果として、シリコン内部の転位、欠陥の発生を抑える事が出来る。また、トレンチゲート電極の上層に堆積した層間絶縁膜がトレンチゲート電極に及ぼす応力を緩和することができる。
なお、本実施の形態では、トレンチの終端部を太くした八角形（ハンマーヘッド形）状としたが、以下に示すように変形可能である。
（実施の形態２）
前記実施の形態では、幅広部を八角形状としたが、本実施の形態では図１１に平面図を示すように、単にトレンチ終端部Ｔｅの幅を広くし、四角形の幅広部ＴＷで構成してもよい。本実施の形態ではトレンチ終端部の形状のみ変更したもので、他は実施の形態１と同様である。
前記実施の形態では、幅広部を八角形状としたが、本実施の形態では図１１に平面図を示すように、単にトレンチ終端部Ｔｅの幅を広くし、四角形の幅広部ＴＷで構成してもよい。本実施の形態ではトレンチ終端部の形状のみ変更したもので、他は実施の形態１と同様である。
（実施の形態３）
本実施の形態では、図１２に平面図を示すように、幅広部を帯状に構成し、幅広帯状部Ｔｅｗを構成してもよく、他は実施の形態１と同様に形成すればよい。
本実施の形態では、図１２に平面図を示すように、幅広部を帯状に構成し、幅広帯状部Ｔｅｗを構成してもよく、他は実施の形態１と同様に形成すればよい。
（実施の形態４）
前記実施の形態では、トレンチをストライプ状に配列したが、図１３に平面図を示すように、トレンチＴを格子状に配列したものにも適用可能である。
前記実施の形態では、トレンチをストライプ状に配列したが、図１３に平面図を示すように、トレンチＴを格子状に配列したものにも適用可能である。
本発明の半導体装置は、小信号及び電力等の用途に使用される高耐圧なトレンチＭＩＳゲート構造を有するＭＩＳＦＥＴ，ＩＧＢＴなどの半導体装置として利用することができる。
１ 第１導電型のシリコン基板
２ ドレイン領域（第１導電型のエピタキシャル成長層）
３ チャネル領域（第２導電型のボディ層）
４ ソース領域
５ バリアメタル
６ アルミニウム薄膜
Ｔ トレンチ
８ ゲート酸化膜
９ 多結晶シリコン膜（ゲート電極）
２ ドレイン領域（第１導電型のエピタキシャル成長層）
３ チャネル領域（第２導電型のボディ層）
４ ソース領域
５ バリアメタル
６ アルミニウム薄膜
Ｔ トレンチ
８ ゲート酸化膜
９ 多結晶シリコン膜（ゲート電極）
Claims (14)
- 半導体基板表面に、トレンチが配列形成され、前記トレンチ内壁に形成されたゲート酸化膜を介して前記トレンチ内にゲート電極を形成するとともに、前記半導体基板表面にソース領域、前記半導体基板裏面にドレイン領域を形成したＭＯＳＦＥＴからなるセルを備え、
前記トレンチの終端部が幅広となるように幅広部を形成した半導体装置。 - 請求項１に記載の半導体装置であって、
前記トレンチは所定の間隔を隔ててストライプ状をなす複数のトレンチで構成された半導体装置。 - 請求項１に記載の半導体装置であって、
前記トレンチは格子状をなす複数のトレンチで構成された半導体装置。 - 請求項１乃至３のいずれかに記載の半導体装置であって、
前記幅広部が、八角形状をなす半導体装置。 - 請求項１乃至３のいずれかに記載の半導体装置であって、
前記幅広部が、四角形状をなす半導体装置。 - 請求項１乃至５のいずれかに記載の半導体装置であって、
前記幅広部が、前記トレンチの伸長方向に対して、交互となるように、千鳥状に配置された半導体装置。 - 請求項１乃至３のいずれかに記載の半導体装置であって、
前記幅広部が、隣接するトレンチの幅広部と一体的に形成された半導体装置。 - 請求項１乃至３のいずれかに記載の半導体装置であって、
前記幅広部が、帯状となるように一体的に形成された半導体装置。 - 請求項１乃至８のいずれかに記載の半導体装置であって、
半導体基板表面の一部に形成され、前記ゲート電極にゲート配線を介して接続された外部接続端子としてのゲートパッドと、
前記ゲートパッドから所定の間隔を隔てて形成され、前記ソース領域に接続されたソースパッドと、
前記半導体基板の裏面に形成され前記ドレイン領域に接続されたドレインパッドとを備えた半導体装置。 - 請求項９に記載の半導体装置であって、
前記ゲート配線は、前記ゲートパッドから、前記半導体基板の周縁に沿って配設されている半導体装置。 - 請求項１０に記載の半導体装置であって、
前記トレンチの終端は前記ゲート配線下に位置するように形成された半導体装置。 - 請求項１に記載の半導体装置であって、
第１導電型を有するドレイン領域と、前記ドレイン領域の上層に設けられ、チャネルを構成する第２導電型のボディ領域と、前記ボディ領域を貫通して形成されたトレンチと、前記トレンチ内壁に形成されたゲート酸化膜を介して前記トレンチに充填されたゲート電極と、このゲート電極及び前記ゲート電極上部を覆うように充填された絶縁膜と、前記ゲート電極上のトレンチ側壁に形成された第１導電型のソース領域とを有する半導体装置。 - 請求項１乃至１２のいずれかに記載の半導体装置を製造する方法であって、
半導体基板表面に、トレンチの終端部が幅広となるように幅広部を形成したマスクパターンを用いて、反応性イオンエッチングによってトレンチを形成する工程と、
前記トレンチ内壁を熱酸化して、ゲート酸化膜を形成する工程と、
前記ゲート酸化膜の形成されたトレンチ内に導電性膜を充填しゲート電極を形成する工程とを含む半導体装置の製造方法。 - 請求項１３に記載の半導体装置の製造方法であって、
前記幅広部は、反応性イオンエッチングで用いられるエッチングガスの溜まりを生じない程度に幅広となっている半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2005228405A JP2007048769A (ja) | 2005-08-05 | 2005-08-05 | 半導体装置およびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2005228405A JP2007048769A (ja) | 2005-08-05 | 2005-08-05 | 半導体装置およびその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2007048769A true JP2007048769A (ja) | 2007-02-22 |
Family
ID=37851385
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2005228405A Pending JP2007048769A (ja) | 2005-08-05 | 2005-08-05 | 半導体装置およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2007048769A (ja) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009111081A (ja) * | 2007-10-29 | 2009-05-21 | Panasonic Corp | 半導体装置 |
| JP2012129446A (ja) * | 2010-12-17 | 2012-07-05 | Mitsubishi Electric Corp | 半導体装置 |
| JP2013232533A (ja) * | 2012-04-27 | 2013-11-14 | Rohm Co Ltd | 半導体装置および半導体装置の製造方法 |
| WO2015049925A1 (ja) * | 2013-10-01 | 2015-04-09 | 住友電気工業株式会社 | 炭化珪素半導体装置およびその製造方法 |
| US9478647B2 (en) | 2014-11-13 | 2016-10-25 | Mitsubishi Electric Corporation | Semiconductor device |
| JP2021128948A (ja) * | 2020-02-10 | 2021-09-02 | 株式会社デンソー | 半導体装置 |
| JP2022088500A (ja) * | 2020-04-07 | 2022-06-14 | ローム株式会社 | 半導体装置 |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH10214968A (ja) * | 1997-01-31 | 1998-08-11 | Hitachi Ltd | 半導体装置 |
| JP2000200901A (ja) * | 1999-01-05 | 2000-07-18 | Fuji Electric Co Ltd | トレンチ型ｍｏｓ半導体装置 |
| JP2000216385A (ja) * | 1999-01-26 | 2000-08-04 | Toyota Motor Corp | トレンチゲ―ト型半導体装置 |
| JP2001332727A (ja) * | 2000-05-24 | 2001-11-30 | Fuji Electric Co Ltd | トレンチゲート型半導体装置 |
| JP2003309263A (ja) * | 2002-03-22 | 2003-10-31 | Siliconix Inc | トレンチゲートｍｉｓデバイスの構造及び製造方法 |
| WO2006035877A1 (ja) * | 2004-09-29 | 2006-04-06 | Matsushita Electric Industrial Co., Ltd. | 半導体装置 |
-
2005
- 2005-08-05 JP JP2005228405A patent/JP2007048769A/ja active Pending
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH10214968A (ja) * | 1997-01-31 | 1998-08-11 | Hitachi Ltd | 半導体装置 |
| JP2000200901A (ja) * | 1999-01-05 | 2000-07-18 | Fuji Electric Co Ltd | トレンチ型ｍｏｓ半導体装置 |
| JP2000216385A (ja) * | 1999-01-26 | 2000-08-04 | Toyota Motor Corp | トレンチゲ―ト型半導体装置 |
| JP2001332727A (ja) * | 2000-05-24 | 2001-11-30 | Fuji Electric Co Ltd | トレンチゲート型半導体装置 |
| JP2003309263A (ja) * | 2002-03-22 | 2003-10-31 | Siliconix Inc | トレンチゲートｍｉｓデバイスの構造及び製造方法 |
| WO2006035877A1 (ja) * | 2004-09-29 | 2006-04-06 | Matsushita Electric Industrial Co., Ltd. | 半導体装置 |
Cited By (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009111081A (ja) * | 2007-10-29 | 2009-05-21 | Panasonic Corp | 半導体装置 |
| US7968942B2 (en) | 2007-10-29 | 2011-06-28 | Panasonic Corporation | Semiconductor apparatus |
| JP2012129446A (ja) * | 2010-12-17 | 2012-07-05 | Mitsubishi Electric Corp | 半導体装置 |
| JP2013232533A (ja) * | 2012-04-27 | 2013-11-14 | Rohm Co Ltd | 半導体装置および半導体装置の製造方法 |
| US9536998B2 (en) | 2012-04-27 | 2017-01-03 | Rohm Co., Ltd. | Semiconductor device and semiconductor device manufacturing method |
| WO2015049925A1 (ja) * | 2013-10-01 | 2015-04-09 | 住友電気工業株式会社 | 炭化珪素半導体装置およびその製造方法 |
| US9893177B2 (en) | 2013-10-01 | 2018-02-13 | Sumitomo Electric Industries, Ltd. | Silicon carbide semiconductor device and method of manufacturing the same |
| US9478647B2 (en) | 2014-11-13 | 2016-10-25 | Mitsubishi Electric Corporation | Semiconductor device |
| JP2021128948A (ja) * | 2020-02-10 | 2021-09-02 | 株式会社デンソー | 半導体装置 |
| JP7314827B2 (ja) | 2020-02-10 | 2023-07-26 | 株式会社デンソー | 半導体装置 |
| JP2022088500A (ja) * | 2020-04-07 | 2022-06-14 | ローム株式会社 | 半導体装置 |
| JP7360493B2 (ja) | 2020-04-07 | 2023-10-12 | ローム株式会社 | 半導体装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7709888B2 (en) | Semiconductor device | |
| US7663182B2 (en) | Vertical trench gate transistor semiconductor device and method for fabricating the same | |
| US6455378B1 (en) | Method of manufacturing a trench gate power transistor with a thick bottom insulator | |
| JP5167973B2 (ja) | 半導体装置 | |
| JP4754353B2 (ja) | 縦型トレンチゲート半導体装置およびその製造方法 | |
| US20170110573A1 (en) | Method of Manufacturing a Semiconductor Device with Trench Gate by Using a Screen Oxide Layer | |
| JP2011029503A (ja) | 半導体装置 | |
| JP4241856B2 (ja) | 半導体装置および半導体装置の製造方法 | |
| JP6872951B2 (ja) | 半導体装置及びその製造方法 | |
| JP2007048769A (ja) | 半導体装置およびその製造方法 | |
| JP2007088010A (ja) | 半導体装置およびその製造方法 | |
| JPH01192175A (ja) | 半導体装置 | |
| JP4623656B2 (ja) | 縦型ゲート半導体装置およびその製造方法 | |
| US6706604B2 (en) | Method of manufacturing a trench MOS gate device | |
| JP5269389B2 (ja) | 半導体装置 | |
| JP5065590B2 (ja) | 半導体装置および半導体装置の製造方法 | |
| JP4570370B2 (ja) | 半導体装置 | |
| JP4565847B2 (ja) | 半導体装置およびその製造方法 | |
| US7118971B2 (en) | Method for fabricating trench power device | |
| KR100671603B1 (ko) | 플래시 메모리 소자의 제조 방법 | |
| JP2012119559A (ja) | 半導体装置及びその製造方法 | |
| JP7268514B2 (ja) | 半導体装置 | |
| JP5286318B2 (ja) | 半導体装置 | |
| JP3517523B2 (ja) | 半導体装置及びその製造方法 | |
| JP2007036299A (ja) | 半導体装置及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20071113 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20071120 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100901 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100914 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20101110 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20110726 |