JP7314827B2 - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP7314827B2 JP7314827B2 JP2020020750A JP2020020750A JP7314827B2 JP 7314827 B2 JP7314827 B2 JP 7314827B2 JP 2020020750 A JP2020020750 A JP 2020020750A JP 2020020750 A JP2020020750 A JP 2020020750A JP 7314827 B2 JP7314827 B2 JP 7314827B2
- Authority
- JP
- Japan
- Prior art keywords
- region
- gate
- width
- trench
- insulating film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Electrodes Of Semiconductors (AREA)
Description
第1実施形態について説明する。本実施形態では、ダブルゲートのトレンチゲート構造を有するnチャネルタイプの縦型のパワーMOSFET(以下、単にMOSFETという)が備えられた半導体装置を例に挙げて説明する。以下、図1~図4に基づいて本実施形態にかかる半導体装置の構造について説明する。
本発明は上記した実施形態に限定されるものではなく、特許請求の範囲に記載した範囲内において適宜変更が可能である。
3a p+型コンタクト領域
4 n型不純物領域
4a n+型コンタクト領域
5 ゲートトレンチ
6 絶縁膜
7 シールド電極
8 ゲート電極層
10 上部電極
12 下部電極
Claims (4)
- ダブルゲートのトレンチゲート構造を有する半導体スイッチング素子を備えた半導体装置であって、
前記半導体スイッチング素子は、
第1導電型のドリフト層(2)と、
前記ドリフト層上に形成された第2導電型のボディ領域(3)と、
前記ボディ領域内における該ボディ領域の表層部に形成され、前記ドリフト層より高不純物濃度とされた第1導電型の第1不純物領域(4)と、
一方向を長手方向とすると共に前記第1不純物領域から前記ボディ領域を貫通して前記ドリフト層に達するストライプ状に配置された複数のゲートトレンチ(5)内それぞれに、絶縁膜(6)を介して、シールド電極(7)と中間絶縁膜(9)およびゲート電極層(8)が順に積層されてダブルゲートとされた複数のトレンチゲート構造と、
前記ドリフト層を挟んで前記ボディ領域と反対側に形成され、前記ドリフト層よりも高不純物濃度とされた第1または第2導電型の高濃度層(1)と、
前記トレンチゲート構造と前記ボディ領域および前記第1不純物領域の上に配置され、前記ボディ領域および前記第1不純物領域に繋がるコンタクトホール(11a)が形成された層間絶縁膜(11)と、
前記コンタクトホールを通じて前記第1不純物領域および前記ボディ領域と電気的に接続される上部電極(10)と、
前記高濃度層と電気的に接続された下部電極(15)と、を有し、
前記複数のゲートトレンチそれぞれの両先端位置を外周部、該外周部の内側をセル部として、前記セル部では前記ボディ領域および前記第1不純物領域が形成されることで前記半導体スイッチング素子が構成されており、
前記複数のゲートトレンチそれぞれの幅が前記外周部において前記セル部よりも大きくされることで、前記外周部の耐圧よりも前記セル部の耐圧が低くなっている、半導体装置。 - 真空誘電率をε0、前記絶縁膜のうち前記シールド電極を囲む部分をシールド絶縁膜(6a)として、該シールド絶縁膜の誘電率をεox、該シールド絶縁膜の膜厚をtox、半導体の絶縁破壊電圧をEc、半導体の誘電率をεsi、電気素量をq、隣り合う前記複数のゲートトレンチの間の間隔であるメサ幅をWMとし、耐圧が最も高くなる前記ドリフト層の濃度である極大濃度をNDとして、該極大濃度NDが次式で表される場合において、
- 前記ゲートトレンチのうち前記両先端位置の幅が大きくされる部分よりも内側の部分を第1領域(5a)とし、前記両先端位置の幅が大きくされる部分を第2領域(5b)として、
前記ボディ領域は、前記第1領域の側面に加えて前記第2領域のうちの前記第1領域側の側面にも形成されている、請求項1または2に記載の半導体装置。 - 前記ゲートトレンチは、前記第1領域と前記第2領域との境界位置において、徐々に幅が拡大されている、請求項3に記載の半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2020020750A JP7314827B2 (ja) | 2020-02-10 | 2020-02-10 | 半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2020020750A JP7314827B2 (ja) | 2020-02-10 | 2020-02-10 | 半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2021128948A JP2021128948A (ja) | 2021-09-02 |
JP7314827B2 true JP7314827B2 (ja) | 2023-07-26 |
Family
ID=77488912
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2020020750A Active JP7314827B2 (ja) | 2020-02-10 | 2020-02-10 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP7314827B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2022201893A1 (ja) * | 2021-03-26 | 2022-09-29 | ローム株式会社 | 半導体装置 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000200901A (ja) | 1999-01-05 | 2000-07-18 | Fuji Electric Co Ltd | トレンチ型mos半導体装置 |
JP2002110984A (ja) | 2000-06-08 | 2002-04-12 | Siliconix Inc | 高周波mosfet及びその製造方法 |
JP2007048769A (ja) | 2005-08-05 | 2007-02-22 | Matsushita Electric Ind Co Ltd | 半導体装置およびその製造方法 |
-
2020
- 2020-02-10 JP JP2020020750A patent/JP7314827B2/ja active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000200901A (ja) | 1999-01-05 | 2000-07-18 | Fuji Electric Co Ltd | トレンチ型mos半導体装置 |
JP2002110984A (ja) | 2000-06-08 | 2002-04-12 | Siliconix Inc | 高周波mosfet及びその製造方法 |
JP2007048769A (ja) | 2005-08-05 | 2007-02-22 | Matsushita Electric Ind Co Ltd | 半導体装置およびその製造方法 |
Also Published As
Publication number | Publication date |
---|---|
JP2021128948A (ja) | 2021-09-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9214526B2 (en) | Semiconductor device | |
JP7471267B2 (ja) | 半導体装置 | |
US10818782B2 (en) | Insulated-gate bipolar transistor (IGBT) including a branched gate trench | |
US7973363B2 (en) | IGBT semiconductor device | |
JP5569162B2 (ja) | 半導体装置および半導体装置の製造方法 | |
US7936013B2 (en) | Charge balance techniques for power devices | |
US20150380545A1 (en) | Power semiconductor device | |
KR101864889B1 (ko) | 수평형 디모스 트랜지스터 및 그 제조방법 | |
US9735149B2 (en) | Schottky barrier diode | |
JP6356803B2 (ja) | 絶縁ゲートバイポーラトランジスタ | |
US9112023B2 (en) | Multi-gate VDMOS transistor and method for forming the same | |
JP7353925B2 (ja) | 半導体装置 | |
US20160079350A1 (en) | Semiconductor device and manufacturing method thereof | |
JP7314827B2 (ja) | 半導体装置 | |
JP7106896B2 (ja) | 半導体装置 | |
JP2003518749A (ja) | ゲートのブレークダウン保護機能付きのシリコンカーバイトlmosfet | |
US11316021B2 (en) | High density power device with selectively shielded recessed field plate | |
US20220416028A1 (en) | Vertical field effect transistor and method for the formation thereof | |
US20140291757A1 (en) | Semiconductor device | |
JP7230477B2 (ja) | トレンチゲート型のスイッチング素子の製造方法 | |
US9773902B2 (en) | Trench-gate semiconductor device and method for forming the same | |
US20240170548A1 (en) | Semiconductor device and method of manufacturing the same | |
EP4307381A1 (en) | Field-effect transistor | |
JP7169459B2 (ja) | スイッチング素子 | |
KR20230009264A (ko) | 전력 반도체 소자 및 그 제조 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20220609 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20230606 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20230613 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20230626 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 7314827 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |