DE112016006255T5 - Halbleitervorrichtung - Google Patents

Halbleitervorrichtung Download PDF

Info

Publication number
DE112016006255T5
DE112016006255T5 DE112016006255.9T DE112016006255T DE112016006255T5 DE 112016006255 T5 DE112016006255 T5 DE 112016006255T5 DE 112016006255 T DE112016006255 T DE 112016006255T DE 112016006255 T5 DE112016006255 T5 DE 112016006255T5
Authority
DE
Germany
Prior art keywords
layer
gate
type
trench gate
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE112016006255.9T
Other languages
English (en)
Inventor
Satoshi Okuda
Akihiko Furukawa
Tsuyoshi Kawakami
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of DE112016006255T5 publication Critical patent/DE112016006255T5/de
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0617—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type
    • H01L27/0629—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type in combination with diodes, or resistors, or capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0641—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region without components of the field effect type
    • H01L27/0647—Bipolar transistors in combination with diodes, or capacitors, or resistors, e.g. vertical bipolar transistor and bipolar lateral transistor and resistor
    • H01L27/0652—Vertical bipolar transistor in combination with diodes, or capacitors, or resistors
    • H01L27/0658—Vertical bipolar transistor in combination with resistors or capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0641—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region without components of the field effect type
    • H01L27/0647—Bipolar transistors in combination with diodes, or capacitors, or resistors, e.g. vertical bipolar transistor and bipolar lateral transistor and resistor
    • H01L27/0652—Vertical bipolar transistor in combination with diodes, or capacitors, or resistors
    • H01L27/0664—Vertical bipolar transistor in combination with diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H01L29/4238—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the surface lay-out
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

Eine Halbleitervorrichtung weist Folgendes auf: eine Basis-Schicht (7a, 7b) vom p-Typ, die auf einer oberen Oberflächenseite einer Drift-Schicht (10) vom n-Typ angeordnet ist; eine Emitter-Schicht (6) vom n-Typ, die auf einer oberen Oberflächenseite der Basis-Schicht (7a) vom p-Typ angeordnet ist; eine erste Steuerelektrode (1) mit einer Graben-Gate-Elektrode (15), die so eingebettet ist, dass sie von einer Oberflächenschicht der Emitter-Schicht (6) vom n-Typ bis zu der Drift-Schicht (10) vom n-Typ reicht; eine zweite Steuerelektrode (2) mit einer Graben-Gate-Elektrode (15), die so eingebettet ist, dass sie von der Basis-Schicht (7b) vom p-Typ bis zu der Drift-Schicht (10) vom n-Typ reicht; eine Kollektor-Schicht (12) vom p-Typ, die auf einer unteren Oberflächenseite der Drift-Schicht (10) vom n-Typ angeordnet ist; sowie eine Diode (21), deren Anodenseite und Kathodenseite mit der ersten Steuerelektrode (1) beziehungsweise den zweiten Steuerelektroden (2) verbunden sind. Es ist daher möglich, die Steuerbarkeit von dem Wert dV/dt durch einen Gate-Widerstand zu verbessern.

Description

  • TECHNISCHES GEBIET
  • Die vorliegende Erfindung bezieht sich auf eine Halbleitervorrichtung, die ein Graben-Gate aufweist.
  • STAND DER TECHNIK
  • Wechselrichter für die industrielle Verwendung, Heimelektrogeräte und dergleichen weisen eine Halbleitervorrichtung auf, wie beispielsweise ein Leistungsmodul mit einem in diesem montierten Leistungshalbleiterelement. Insbesondere findet eine Halbleitervorrichtung, die einen in dieser montierten IGBT (Insulated Gate Bipolar Transistor, Bipolartransistor mit einem isolierten Gate) vom Typ mit einem Graben-Gate aufweist, aufgrund dessen ausgezeichneter Steuerbarkeit und Energieeinsparung breite Verwendung.
  • Der IGBT vom Typ mit einem Graben-Gate weist ein Graben-Gate auf, das in Streifen an einer Oberfläche eines Halbleitersubstrats ausgebildet ist, das eine an einem Oberflächenschichtbereich einer Drift-Schicht vom n-Typ ausgebildete Basis-Schicht vom p-Typ aufweist, und das in einer solchen Weise ausgebildet ist, dass es die Basis-Schicht vom p-Typ durchdringt und bis zu der Drift-Schicht vom n-Typ reicht.
  • In Kontakt mit einer seitlichen Oberfläche (seitlichen Oberflächen) von einem oder einigen der Graben-Gates ist eine Emitter-Schicht vom n-Typ so ausgebildet, dass ein Kanal in der Basis-Schicht vom p-Typ an der seitlichen Oberfläche (den seitlichen Oberflächen) des Graben-Gates (der Graben-Gates) gebildet wird, die sich in Kontakt mit der Emitter-Schicht vom n-Typ befindet.
  • An der seitlichen Oberfläche (den seitlichen Oberflächen) des anderen Graben-Gates (der anderen Graben-Gates) ist keine Emitter-Schicht vom n-Typ ausgebildet, um Löcher (positive Löcher) in der Basis-Schicht (den Basis-Schichten) vom p-Typ in Kontakt mit der seitlichen Oberfläche (den seitlichen Oberflächen) zu akkumulieren, wenn der IGBT vom Typ mit einem Graben-Gate eingeschaltet wird. Bei dem sogenannten Dummy-Graben-Gate handelt es sich um ein Graben-Gate an einer seitlichen Oberfläche, an der keine Emitter-Schicht vom n-Typ ausgebildet ist und somit kein Kanal ausgebildet ist.
  • Andererseits handelt es sich bei dem sogenannten aktiven Graben-Gate um ein Graben-Gate, an dessen seitlicher Oberfläche ein Kanal ausgebildet ist und an das eine Gate-Spannung von einer Gate-Treiberschaltung angelegt wird. Ferner handelt es sich bei dem sogenannten aktiven Dummy-Graben-Gate um ein spezielles Dummy-Graben-Gate, an das die Gate-Spannung von der Gate-Treiberschaltung in der gleichen Weise wie bei dem aktiven Graben-Gate angelegt wird.
  • Bei einem IGBT vom Typ mit einem Graben-Gate als einer herkömmlichen Halbleitervorrichtung sind ein oder einige Dummy-Graben-Gates mit einem Gate-Anschluss verbunden, um sie zu aktiven Dummy-Graben-Gates zu machen, und das andere Dummy-Graben-Gate (die anderen Dummy-Graben-Gates) ist (sind) mit einem Emitter-Anschluss verbunden, um es (sie) zu Dummy-Graben-Gates zu machen. Dadurch liegt eine erhöhte parasitäre Kapazität zwischen einem Gate und einem Kollektor im Vergleich zu einem Fall vor, in dem die aktiven Dummy-Graben-Gates nicht mit dem Gate-Anschluss verbunden sind.
  • Daher wird der Gate-Widerstand verringert, so dass sich eine Änderungsrate der Kollektorspannung in Bezug auf die Zeit (dV/dt) zum Zeitpunkt eines Einschaltens des IGBT auf dem gleichen Niveau wie in herkömmlichen Fällen ergibt, so dass eine Änderungsrate des Kollektor-Stroms in Bezug auf die Zeit (dI/dt) verringert wird, so dass Einschaltverluste bei konstantem dV/dt reduziert werden (siehe zum Beispiel das Patentdokument 1).
  • STAND DER TECHNIK
  • Patentdokument
  • Patentdokument 1: WO 2015/162 811 A
  • KURZBESCHREIBUNG
  • Mit der Erfindung zu lösendes Problem
  • Bei einer herkömmlichen Halbleitervorrichtung, die in dem Patentdokument 1 beschrieben ist, sind ein aktives Dummy-Graben-Gate ebenso wie ein aktives Graben-Gate mit einem Kanal, der an einer seitlichen Oberfläche desselben ausgebildet ist, mit einem Gate-Anschluss verbunden, so dass es möglich ist, einen Gate-Widerstand, wenn ein IGBT eingeschaltet wird, bei identischem dV/dt zu verringern. Bei einem Teil der parasitären Kapazität zwischen einem Gate und einem Kollektor handelt es sich jedoch um eine parasitäre Kapazität, die dem aktiven Dummy-Graben-Gate zugeordnet wird, in dem eine elektrische Ladung akkumuliert ist, und ein Strom, der durch die elektrische Ladung erzeugt wird, lädt eine Kapazität zwischen dem Gate und einem Emitter auf, ohne zum Zeitpunkt eines Einschaltens des IGBT durch einen Gate-Widerstand hindurch zu fließen, so dass mitunter der Wert von dV/dt übermäßig erhöht wird, was zu einem Problem in Bezug auf eine Verschlechterung der Steuerbarkeit von dV/dt durch den Gate-Widerstand führt.
  • Die vorliegende Erfindung wurde konzipiert, um das vorstehend beschriebene Problem zu lösen, und die Aufgabe der vorliegenden Erfindung besteht darin, eine Halbleitervorrichtung anzugeben, die den Strom unterdrückt, der die Kapazität zwischen dem Gate und dem Emitter auflädt, ohne durch den Gate-Widerstand hindurch zu fließen, und welche die Steuerbarkeit von dV/dt durch den Gate-Widerstand verbessert.
  • Mittel zum Lösen des Problems
  • Eine Halbleitervorrichtung gemäß der vorliegenden Erfindung weist Folgendes auf:
    • eine Drift-Schicht von einem ersten Leitfähigkeitstyp;
    • eine Basis-Schicht von einem zweiten Leitfähigkeitstyp, die auf einer oberen Oberflächenseite der Driftschicht angeordnet ist;
    • eine Emitter-Schicht vom ersten Leitfähigkeitstyp, die auf einer oberen Oberflächenseite der Basis-Schicht angeordnet ist;
    • ein Graben-Gate, das es ermöglicht, dass sich eine Graben-Gate-Elektrode über eine Gate-Isolierschicht in Kontakt mit der Emitter-Schicht, der Basis-Schicht und der Drift-Schicht befindet, wobei die Graben-Gate-Elektrode so eingebettet ist, dass sie von einer Oberflächenschicht der Emitter-Schicht bis zu der Drift-Schicht reicht;
    • ein Dummy-Graben-Gate, das es ermöglicht, dass sich eine Dummy-Graben-Gate-Elektrode über eine Gate-Isolierschicht in Kontakt mit der Basis-Schicht und der Drift-Schicht befindet, wobei die Dummy-Graben-Gate-Elektrode so eingebettet ist, dass sie von einer Oberflächenschicht der Basis-Schicht bis zu der Drift-Schicht reicht;
    • eine Kollektor-Schicht vom zweiten Leitfähigkeitstyp, die auf einer unteren Oberflächenseite der Drift-Schicht angeordnet ist; sowie
    • eine Diode, deren Anodenseite und Kathodenseite mit der Graben-Gate-Elektrode beziehungsweise der Dummy-Graben-Gate-Elektrode elektrisch verbunden sind.
  • Effekte der Erfindung
  • Die Halbleitervorrichtung gemäß der vorliegenden Erfindung unterdrückt den Strom, der die Kapazität zwischen dem Gate und dem Emitter auflädt, ohne durch den Gate-Widerstand hindurch zu fließen, so dass es möglich ist, die Steuerbarkeit des Wertes von dV/dt durch den Gate-Widerstand zu verbessern.
  • Figurenliste
  • In den Figuren sind:
    • 1 eine schematische Querschnittsansicht, die eine Halbleitervorrichtung gemäß einer ersten Ausführungsform der vorliegenden Erfindung darstellt;
    • 2 eine schematische Querschnittsansicht, die eine weitere Halbleitervorrichtung gemäß der ersten Ausführungsform der vorliegenden Erfindung darstellt;
    • 3 eine vergrößerte Querschnittsstrukturansicht, die ein IGBT-Element darstellt, das die Halbleitervorrichtung gemäß der ersten Ausführungsform der vorliegenden Erfindung bildet;
    • 4 eine vergrößerte Querschnittsstrukturansicht, die ein IGBT-Element darstellt, das eine herkömmliche Halbleitervorrichtung bildet;
    • 5 Schaltbilder, die Ersatzschaltungen der herkömmlichen Halbleitervorrichtung und der Halbleitervorrichtung gemäß der ersten Ausführungsform der vorliegenden Erfindung darstellen;
    • 6 Schaubilder, die eine Relation zwischen dem Gate-Widerstandswert und dV/dt in dem IGBT-Element, das die herkömmliche Halbleitervorrichtung bildet, sowie ein Messergebnis für eine Wellenform einer Spannung zwischen dem Gate und dem Emitter zum Zeitpunkt eines Einschaltens des IGBT-Elements darstellen;
    • 7 eine vergrößerte Querschnittsstrukturansicht, die ein IGBT-Element darstellt, das eine Halbleitervorrichtung mit einer weiteren Konfiguration gemäß der ersten Ausführungsform der vorliegenden Erfindung bildet;
    • 8 ein vergrößerter Strukturquerschnitt, der ein IGBT-Element darstellt, das eine Halbleitervorrichtung gemäß einer zweiten Ausführungsform der vorliegenden Erfindung bildet;
    • 9 ein vergrößerter Strukturquerschnitt, der ein IGBT-Element darstellt, das eine Halbleitervorrichtung mit einer weiteren Konfiguration gemäß der zweiten Ausführungsform der vorliegenden Erfindung bildet;
    • 10 eine vergrößerte Strukturquerschnittsansicht, die ein IGBT-Element darstellt, das eine Halbleitervorrichtung gemäß einer dritten Ausführungsform der vorliegenden Erfindung bildet;
    • 11 eine vergrößerte Strukturquerschnittsansicht, die einen peripheren Elementbereich des IGBT-Elements darstellt, das die Halbleitervorrichtung gemäß der dritten Ausführungsform der vorliegenden Erfindung bildet;
    • 12 eine vergrößerte Strukturquerschnittsansicht, die ein IGBT-Element darstellt, das eine Halbleitervorrichtung gemäß einer vierten Ausführungsform der vorliegenden Erfindung bildet;
    • 13 eine vergrößerte Strukturquerschnittsansicht, die ein IGBT-Element darstellt, das eine Halbleitervorrichtung gemäß einer fünften Ausführungsform der vorliegenden Erfindung bildet;
    • 14 eine vergrößerte Strukturquerschnittsansicht, die einen peripheren Elementbereich eines IGBT-Elements darstellt, das eine Halbleitervorrichtung gemäß einer sechsten Ausführungsform der vorliegenden Erfindung bildet;
    • 15 eine vergrößerte Strukturquerschnittsansicht, die einen peripheren Elementbereich eines IGBT-Elements darstellt, das eine Halbleitervorrichtung mit einer weiteren Konfiguration gemäß der sechsten Ausführungsform der vorliegenden Erfindung bildet.
  • BESCHREIBUNG VON AUSFÜHRUNGSFORMEN
  • Erste Ausführungsform
  • Zunächst wird eine Konfiguration einer Halbleitervorrichtung gemäß einer ersten Ausführungsform der vorliegenden Erfindung beschrieben. 1 ist eine schematische Querschnittsansicht, welche die Halbleitervorrichtung gemäß der ersten Ausführungsform der vorliegenden Erfindung darstellt.
  • Bei der nachstehenden Beschreibung geben n und p den Leitfähigkeitstyp eines Halbleiters wieder, und die vorliegende Erfindung ist so beschrieben, dass ein erster Leitfähigkeitstyp und ein zweiter Leitfähigkeitstyp als ein n-Typ bzw. als ein p-Typ definiert sind. Darüber hinaus gibt n- eine geringere Störstellenkonzentration als n wieder, und n+ gibt eine höhere Störstellenkonzentration als n wieder. In der gleichen Weise gibt p- eine geringere Störstellenkonzentration als p wieder, und p+ gibt eine höhere Störstellenkonzentration als p wieder.
  • Gemäß 1 weist eine Halbleitervorrichtung 100 ein IGBT-Element 20 vom Typ mit einem Graben-Gate, eine Diode 21 sowie einen Gate-Widerstand 22 auf. Das IGBT-Element 20, die Diode 21 und der Gate-Widerstand 22 sind mit der Oberfläche einer Elektrode (nicht gezeigt) verbunden, die an einem Substrat 24 strukturiert und ausgebildet ist. Das Substrat 24 ist an der Oberfläche eines isolierenden Elements 25 befestigt, das aus einer Keramik oder einem Harz gebildet ist, das isolierende Element 25 ist an der Oberfläche einer Metallplatte 26, wie beispielsweise Kupfer oder Aluminium, mit einer hohen thermischen Leitfähigkeit befestigt, ein Gehäuse 28 bedeckt diese Komponenten vollständig, und ein Abdichtungsharz 27 ist in dem Gehäuse 28 eingeschlossen.
  • Ferner ist das Gehäuse 27 mit einem Gate-Anschluss 30, einem Emitter-Anschluss 31 sowie einem Kollektor-Anschluss 32 versehen, die außerhalb des Gehäuses 28 (oder nach außen) freiliegen. Das IGBT-Element 20 ist mittels einer Verdrahtung 23a, wie beispielsweise eines Drahts oder einer Platte, die aus einem Metallmaterial, wie beispielsweise Kupfer oder Aluminium, mit einer hohen elektrischen Leitfähigkeit hergestellt ist, mit der Diode 21 verbunden, und die Diode 21 ist mittels einer Verdrahtung 23b mit dem Gate-Widerstand 22 verbunden.
  • Ferner ist eine Emitter-Elektrode 4 des IGBT-Elements 20 mittels einer Verdrahtung 23d mit dem Emitter-Anschluss 31 verbunden, und eine Kollektor-Elektrode 5 des IGBT-Elements 20 ist mittels einer Verdrahtung 23e mit dem Kollektor-Anschluss 32 verbunden. Ferner ist der Gate-Anschluss 30 mittels einer Verdrahtung 23c mit dem Gate-Widerstand 22 verbunden.
  • Die Verdrahtungen 23a bis 23e sind nicht auf eine Verdrahtung beschränkt, die aus einem Draht oder einer Platte hergestellt ist, wie in FIG: 1 dargestellt, sondern können auch aus einer Verdrahtung bestehen, die durch eine Strukturierung an dem Substrat 24 gebildet wird. Ferner ist eine Konfiguration, bei der das Substrat 24, das isolierende Element 25 und die Metalplatte 26 gestapelt sind, nicht auf dieses Beispiel beschränkt, sondern es kann auch eine andere Konfiguration eingesetzt werden, wie beispielsweise eine Konfiguration, bei der das IGBT-Element 20 direkt mit der Metallplatte 26 verbunden ist, um das IGBT-Element 20 problemlos zu kühlen. Ferner kann die Halbleitervorrichtung 100 eine Konfiguration aufweisen, die keinen Gate-Widerstand 22 aufweist, oder kann eine Konfiguration aufweisen, bei der es einem Nutzer ermöglicht wird, den Gate-Widerstand zum Gebrauch mit dem Gate-Anschluss zu verbinden.
  • Ferner können die Diode 21 und der Gate-Widerstand 22 in dem IGBT-Element 20 ausgebildet sein. Alternativ kann die Diode 21 in dem IGBT-Element 20 ausgebildet sein, und der Gate-Widerstand 22 kann angeordnet werden, indem er mit dem Gate-Anschluss 30 außerhalb der Halbleitervorrichtung 100 (oder nach außen) verbunden wird.
  • 2 ist eine schematische Querschnittsansicht, die eine weitere Halbleitervorrichtung gemäß der ersten Ausführungsform der vorliegenden Erfindung darstellt. In 2 weist eine Komponente, die das gleiche Bezugszeichen wie das Bezugszeichen einer Komponente in 1 aufweist, die identische Konfiguration mit der Konfiguration der Komponente in 1 oder eine Konfiguration auf, die dieser entspricht, und die Beschreibung für die Komponente ist weggelassen. 2 ist eine Querschnittsansicht, die eine Halbleitervorrichtung 100 darstellt, wenn die Diode 21 und der Gate-Widerstand 22 in dem IGBT-Element 20 ausgebildet sind oder wenn die Diode 21 in dem IGBT-Element 20 ausgebildet ist und der Gate-Widerstand 22 außerhalb der Halbleitervorrichtung 100 angeordnet ist.
  • Die Kollektor-Elektrode des IGBT-Elements 20 ist mit der Metallplatte 26 verbunden, und das IGBT-Element 20 ist an der Metallplatte 26 befestigt und in dem Gehäuse 28 angeordnet. Das Abdichtungsharz 27 ist in dem Gehäuse 28 eingeschlossen. In dem IGBT-Element 20 sind die Diode und der Gate-Widerstand oder lediglich die Diode enthalten. Diese Diode und dieser Gate-Widerstand können in einem Halbleiterprozess integral mit dem IGBT-Element 20 gebildet werden.
  • Zum Beispiel ist es möglich, eine Diode zu bilden, indem ein pn-Übergang an einer Gate-Verdrahtungs-Position in dem IGBT-Element 20 gebildet wird, und es ist möglich, einen Gate-Widerstand zu bilden, indem die Störstellenkonzentration des Gate-Verdrahtungs-Bereichs in dem IGBT-Element 20 eingestellt wird.
  • 3 ist eine vergrößerte Querschnittsstrukturansicht, die das IGBT-Element darstellt, das die Halbleitervorrichtung gemäß der ersten Ausführungsform der vorliegenden Erfindung bildet. 3 zeigt vor allem die Struktur des IGBT-Elements 20 der in 1 dargestellten Halbleitervorrichtung 100 im Detail und zeigt die Diode 21 und den Gate-Widerstand 22 durch Schaltsymbole in einer vereinfachten Weise. 3 ist eine Querschnittsansicht des IGBT-Elements 20, insbesondere in einem aktiven Bereich des IGBT-Elements, der orthogonal zu den Längslinien des Graben-Gates ist.
  • Ein Bereich, der in 3 sandwichartig zwischen den gestrichelten Linien A-A und B-B angeordnet ist, gibt einen Einheits-IGBT wieder, und das IGBT-Element 20 ist so konfiguriert, dass es eine Mehrzahl von Einheits-IGBTs aufweist, die horizontal entlang der Papieroberfläche angeordnet und ausgebildet sind.
  • Gemäß 3 weist das IGBT-Element 20 eine Basis-Schicht 7 vom p-Typ und eine Ladungsträger-Akkumulationsschicht 8 vom n-Typ auf, die auf einer oberen Oberflächenseite einer Drift-Schicht 10 vom n--Typ ausgebildet sind, die aus einem Halbleitersubstrat vom n--Typ gebildet ist, und weist eine Mehrzahl von Gräben 16 auf, die durch die Basis-Schicht 7 vom p-Typ und die Ladungsträger-Akkumulationsschicht 8 vom n-Typ hindurch gebildet sind. Die Ladungsträger-Akkumulationsschicht 8 vom n-Typ ist nicht zwangsläufig notwendig, und das IGBT-Element kann auch eine Konfiguration aufweisen, die keine Ladungsträger-Akkumulationsschicht 8 vom n-Typ aufweist.
  • An einer Innenwand von jedem der Gräben 16 ist eine Gate-Isolierschicht 14 ausgebildet, und in jedem der Gräben 16 ist eine Graben-Gate-Elektrode 15 eingebettet, die aus einem Polysilicium hergestellt ist, das Störstellen vom n-Typ oder Störstellen vom p-Typ enthält, wobei die Gate-Isolierschicht 14 zwischen dem Graben und der Graben-Gate-Elektrode eingefügt ist, so dass ein Graben-Gate gebildet wird.
  • Das heißt, das Graben-Gate ist von einer Oberflächenschicht des Halbleitersubstrats vom n--Typ bis hindurch ins Innere des Halbleitersubstrats vom n--Typ angeordnet. Bei der vorliegenden Erfindung bezieht sich die Oberflächenschicht auf einen Bereich, der sich an einer Oberfläche des Halbleitersubstrats vom n--Typ auf einer Seite befindet, an der die Basis-Schicht 7 vom p-Typ ausgebildet ist. Wie in 3 dargestellt, sind die Graben-Gates in eine erste Steuerelektrode 1 als ein aktives Graben-Gate und eine zweite Steuerelektrode 2 als ein aktives Dummy-Graben-Gate unterteilt.
  • Bei der vorliegenden Erfindung bezieht sich ein Dummy-Graben-Gate auf ein Graben-Gate, das nicht als ein Gate fungiert, da an einer seitlichen Oberfläche des Gates kein Kanal ausgebildet ist, und ein spezielles Dummy-Graben-Gate, d.h. das aktive Dummy-Graben-Gate, bezieht sich auf ein Dummy-Graben-Gate, an dem eine Gate-Spannung von einer Gate-Treiberschaltung in der gleichen Weise wie bei dem aktiven Graben-Gate anliegt.
  • Andererseits wird auf ein Graben-Gate, an dessen seitlicher Oberfläche ein Kanal ausgebildet ist und das als ein Gate fungiert, in einigen Fällen einfach als ein Graben-Gate Bezug genommen, es wird jedoch als ein aktives Graben-Gate auf dieses Bezug genommen, wenn es sich klar von dem Dummy-Graben-Gate und dem aktiven Dummy-Graben-Gate unterscheidet, da die Gate-Spannung von der Gate-Treiberschaltung anliegt.
  • Wenn es ferner notwendig ist, bei der Graben-Gate-Elektrode 15 speziell zwischen dem aktiven Graben-Gate und dem Dummy-Graben-Gate zu unterscheiden, wird auf die Graben-Gate-Elektrode 15 des aktiven Graben-Gates als eine aktive Graben-Gate-Elektrode Bezug genommen, und auf die Graben-Gate-Elektrode 15 des Dummy-Graben-Gates wird als eine Dummy-Graben-Gate-Elektrode Bezug genommen. Ferner wird auf die Graben-Gate-Elektrode 15 des aktiven Dummy-Graben-Gates, an der die Gate-Spannung anliegt, als eine aktive Dummy-Graben-Gate-Elektrode Bezug genommen, wenn eine Unterscheidung notwendig ist.
  • In einem Teilbereich eines Oberflächenschichtbereichs der Basis-Schicht 7 vom p-Typ, der sich in Kontakt mit der ersten Steuerelektrode 1 befindet, sind eine Emitter-Schicht 6 vom n+-Typ und eine Kontaktschicht 9 vom p+-Typ ausgebildet, und für das aktive Graben-Gate ist die Emitter-Schicht 6 vom n+-Typ in Kontakt mit einer seitlichen Oberfläche des Grabens 16 ausgebildet. Das heißt, bei einem Graben-Gate, das den Graben 16 aufweist, dessen eine oder beide seitliche Oberflächen sich in Kontakt mit der n+-Emitter-Schicht 6 befinden, handelt es sich um das aktive Graben-Gate, und das aktive Graben-Gate ist die erste Steuerelektrode 1 bei der ersten Ausführungsform.
  • Andererseits ist für das aktive Dummy-Graben-Gate an einer seitlichen Oberfläche des Grabens 16 keine Emitter-Schicht 6 vom n+-Typ ausgebildet. Das heißt, bei einem Graben-Gate, das keinen Graben 16 in Kontakt mit der n+-Emitter-Schicht 6 aufweist, handelt es sich um das aktive Dummy-Graben-Gate, und das aktive Dummy-Graben-Gate ist die zweite Steuerelektrode 2 bei der ersten Ausführungsform.
  • Ferner sind die Basis-Schichten 7 vom p-Typ in eine erste Basis-Schicht 7a vom p-Typ, die sich in Kontakt mit der ersten Steuerelektrode 1 als dem aktiven Graben-Gate befindet, und eine zweite Basis-Schicht 7b vom p-Typ unterteilt, die sich nicht in Kontakt mit der ersten Steuerelektrode 1 befindet und die von den zweiten Steuerelektroden 2 als den aktiven Dummy-Graben-Gates umgeben ist.
  • Die Kontaktschicht 9 vom p+-Typ ist in Kontakt mit der Emitter-Schicht 6 vom n+-Typ angeordnet. Die Emitter-Elektrode 4 ist an Teiloberflächen der Kontaktschicht 9 vom p+-Typ und der Emitter-Schicht vom n+-Typ angeordnet und befindet sich in Kontakt mit der Kontaktschicht 9 vom p+-Typ und der Emitter-Schicht 6 vom n+-Typ.
  • An den anderen Teiloberflächen der Kontaktschicht 9 vom p+-Typ und der Emitter-Schicht 6 vom n+-Typ ist eine isolierende Zwischenschicht 13 ausgebildet, um die Kontaktschicht 9 vom p+-Typ und die Emitter-Schicht 6 vom n+-Typ von der Emitter-Elektrode 4 zu isolieren. Außerdem ist die isolierende Zwischenschicht 13 an den Graben-Gates als der ersten Steuerelektrode 1 und der zweiten Steuerelektrode 2 ebenso wie an der zweiten Basis-Schicht 7b vom p-Typ ausgebildet, um diese von der Emitter-Elektrode 4 zu isolieren.
  • Auf einer unteren Oberflächenseite der Drift-Schicht 10 vom n--Typ, die aus dem Halbleitersubstrat vom n--Typ gebildet ist, sind eine Pufferschicht 11 vom n-Typ und eine Kollektor-Schicht 12 vom p-Typ ausgebildet. Ferner ist an der Kollektor-Schicht 12 vom p-Typ die Kollektor-Elektrode 5 ausgebildet.
  • Die erste Steuerelektrode 1 ist mit einer ersten Gate-Kontaktstelle (nicht gezeigt) verbunden, die an einer Oberfläche des IGBT-Elements 20 angeordnet ist, und die zweite Steuerelektrode 2 ist mit einer zweiten Gate-Kontaktstelle (nicht gezeigt) verbunden, die an einer Oberfläche des IGBT-Elements 20 angeordnet ist, um das IGBT-Element 20 zu bilden.
  • Die Diode 21 ist zwischen die erste Gate-Kontaktstelle und die zweite Gate-Kontaktstelle geschaltet, wobei eine Anode und eine Kathode der Diode der ersten Gate-Kontaktstelle beziehungsweise der zweiten Gate-Kontaktstelle entsprechen. Das heißt, die Anode und die Kathode der Diode 21 sind mit der ersten Steuerelektrode 1 beziehungsweise der zweiten Steuerelektrode 2 verbunden, wie in 3 dargestellt.
  • Ferner ist die erste Gate-Kontaktstelle mit dem einen Ende des Gate-Widerstands 22 verbunden. Das andere Ende des Gate-Widerstands 22 ist mit dem Gate-Anschluss 30 verbunden, der an dem Gehäuse 28 der Halbleitervorrichtung 100 angeordnet ist. Wenn die Halbleitervorrichtung 100 eine Konfiguration aufweist, die keinen Gate-Widerstand 22 aufweist, ist die erste Gate-Kontaktstelle mit dem Gate-Anschluss 30 verbunden.
  • Die Emitter-Elektrode 4 ist mit dem Emitter-Anschluss 31 verbunden, der an dem Gehäuse 28 der Halbleitervorrichtung 100 angeordnet ist, und die Kollektor-Elektrode 5 ist mit dem Kollektor-Anschluss 32 verbunden, der an dem Gehäuse 28 der Halbleitervorrichtung 100 angeordnet ist.
  • Die Halbleitervorrichtung 100 ist so konfiguriert, wie vorstehend beschrieben.
  • Als nächstes wird der Betrieb der Halbleitervorrichtung 100 beschrieben.
  • Eine Hauptspannung Vce wird zwischen dem Emitter-Anschluss 31 und dem Kollektor-Anschluss 32 der Halbleitervorrichtung 100 in einer solchen Weise angelegt, dass der Kollektor-Anschluss 32 eine höhere Spannung aufweist. Wenn von der Gate-Treiberschaltung, die außerhalb der Halbleitervorrichtung 100 angeordnet ist, eine positive Spannung an den Gate-Anschluss 30 der Halbleitervorrichtung 100 angelegt wird, bildet sich in der ersten Basis-Schicht 7a vom p-Typ, die sich in Kontakt mit einer seitlichen Oberfläche des Grabens 16 für die erste Steuerelektrode 1 befindet, eine Inversionsschicht aus, um einen Kanal zu öffnen.
  • Dann werden Elektronen aus der Emitter-Schicht 6 vom n+-Typ in die Drift-Schicht 10 vom n--Typ injiziert, die durch die Pufferschicht 11 vom n-Typ hindurchlaufen und die Kollektor-Schicht 12 vom p-Typ erreichen. Bei diesem Prozess werden Löcher (positive Löcher) von der Kollektor-Schicht 12 vom p-Typ in die Drift-Schicht 10 vom n--Typ injiziert, um Ladungsneutralitätsbedingungen zu erfüllen. Ein Teil der Löcher, die aus der Kollektor-Schicht 12 vom p-Typ injiziert werden, läuft von der ersten Basis-Schicht 7a vom p-Typ durch die Kontaktschicht 9 vom p+-Typ hindurch zu der Emitter-Elektrode 4, aus welcher der Teil der Löcher aus dem IGBT-Element 20 herausfließt.
  • Andererseits erreicht ein anderer Teil der Löcher, der nicht von der Emitter-Elektrode 4 aus dem IGBT-Element 20 herausfließt, die zweite Basis-Schicht 7b vom p-Typ und wird in der zweiten Basis-Schicht 7b vom p-Typ akkumuliert. Ein Teil der Löcher, die in der zweiten Basis-Schicht 7b vom p-Typ akkumulieren, fließt als ein Löcherstrom in die erste Basisschicht 7a vom p-Typ hinein. Dadurch wird die Ladungsträgerdichte in einem Kanalbereich der ersten Basis-Schicht 7a vom p-Typ erhöht und verstärkt einen Leitfähigkeitsmodulationseffekt, so dass Leitungsverluste des IGBT-Elements 20 reduziert werden.
  • Die in der zweiten Basis-Schicht 7b vom p-Typ akkumulierten Löcher erhöhen jedoch zum Zeitpunkt eines Einschaltens des IGBT-Elements 20 vorübergehend ein elektrisches Potential der zweiten Basis-Schicht 7b vom p-Typ. Die zweite Basis-Schicht 7b vom p-Typ und die Graben-Gate-Elektrode 15 der zweiten Steuerelektrode 2 bilden eine elektrostatische Kapazität aus, da der Graben 16 der zweiten Steuerelektrode 2 die Gate-Isolierschicht 14 aufweist, die an der Innenwand desselben ausgebildet ist.
  • Daher ist ein Verschiebungsstrom, der durch den Anstieg des elektrischen Potentials der zweiten Basis-Schicht 7b vom p-Typ verursacht wird, bestrebt, über die zweite Steuerelektrode 2 in die erste Steuerelektrode 1 hinein zu fließen. Die Diode 21 ist jedoch zwischen die zweite Steuerelektrode 2 und die erste Steuerelektrode 1 geschaltet, wobei die Kathode der Diode der zweiten Steuerelektrode 2 entspricht, so dass der Verschiebungsstrom, der bestrebt ist, über die zweite Steuerelektrode 2 in die erste Steuerelektrode 1 hinein zu fließen, durch die Diode 21 verhindert wird und nicht in die erste Steuerelektrode 1 hineinfließen kann.
  • Dies bewirkt, dass der Strom, der in die erste Steuerelektrode 1 hineinfließt, nur ein Strom ist, der von der externen Gate-Treiberschaltung durch den Gate-Anschluss 30 hindurch zugeführt wird, so dass es möglich ist, die Einschaltzeit des IGBT-Elements 20 durch einen Widerstandswert des Gate-Widerstands 22 zu steuern, so dass die Steuerbarkeit erhöht wird. Das heißt, es ist möglich, die Steuerbarkeit der Änderungsrate der Kollektorspannung in Bezug auf die Zeit (dV/dt) in dem IBGT-Element 20 zum Zeitpunkt eines Einschaltens des IGBT-Elements zu erhöhen.
  • Als nächstes wird die Wirkungsweise der Halbleitervorrichtung 100 gemäß der vorliegenden Erfindung im Detail beschrieben, indem die Halbleitervorrichtung gemäß der vorliegenden Erfindung mit einer herkömmlichen Halbleitervorrichtung verglichen wird, die keine Diode 21 aufweist, die zwischen die erste Steuerelektrode 1 und die zweite Steuerelektrode 2 geschaltet ist.
  • 4 ist eine vergrößerte Querschnittsstrukturansicht, die ein IGBT-Element darstellt, das die herkömmliche Halbleitervorrichtung bildet. Eine Halbleitervorrichtung 200 gemäß 4 weist eine Konfiguration auf, bei der die Diode 21 aus der in 3 dargestellten Halbleitervorrichtung entfernt ist, die erste Steuerelektrode 1 mit der zweiten Steuerelektrode 2 verbunden ist und der Gate-Widerstand 22 mit dieser Verbindung zwischen der ersten Steuerelektrode und der zweiten Steuerelektrode verbunden ist. Die Halbleitervorrichtung 200 ist identisch mit der Halbleitervorrichtung 100 in 3, mit Ausnahme der Beseitigung der Diode 21.
  • Bei 5 handelt es sich um Schaltbilder, die Ersatzschaltungen der herkömmlichen Halbleitervorrichtung und der Halbleitervorrichtung gemäß der ersten Ausführungsform der vorliegenden Erfindung darstellen. Die 5(a) bis 5(d) zeigen jeweils einen unteren Zweig in einer Halbbrücken-Schaltung. 5(a) zeigt eine Ersatzschaltung, die so konfiguriert ist, dass sie die herkömmliche Halbleitervorrichtung 200 als den unteren Zweig in der Halbbrücken-Schaltung aufweist, und 5(c) zeigt eine Ersatzschaltung, die so konfiguriert ist, dass sie die Halbleitervorrichtung 100 gemäß der vorliegenden Erfindung als den unteren Zweig in der Halbbrücken-Schaltung aufweist.
  • Ferner ist 5(b) ein Schaltbild, das eine Erzeugung des Anstiegs des elektrischen Potentials in der zweiten Basis-Schicht 7b vom p-Typ zum Zeitpunkt eines Einschaltens der herkömmlichen Halbleitervorrichtung 200 darstellt, und 5(d) ist ein Schaltbild, das eine Erzeugung des Anstiegs des elektrischen Potentials in der zweiten Basis-Schicht 7b vom p-Typ zum Zeitpunkt eines Einschaltens der Halbleitervorrichtung 100 gemäß der vorliegenden Erfindung darstellt.
  • In den 5(a) bis 5(d) ist das IGBT-Element 20 mit einer Freilaufdiode 40 parallelgeschaltet, und eine Anode und eine Kathode der Freilaufdiode 40 sind mit dem Emitter-Anschluss 31 beziehungsweise dem Kollektor-Anschluss 32 verbunden. Die Hauptspannung Vce ist zwischen dem Emitter-Anschluss 31 und dem Kollektor-Anschluss 32 der Halbleitervorrichtung 100 in einer solchen Weise angelegt, dass der Kollektor-Anschluss 32 ein höheres elektrisches Potential aufweist.
  • Zwischen dem Emitter-Anschluss 31 und dem Gate-Anschluss 30 ist eine Gate-Spannung Vge von der Gate-Treiberschaltung außerhalb der Halbleitervorrichtungen 200 und 100 in einer solchen Weise angelegt, dass der Gate-Anschluss 30 ein höheres elektrisches Potential aufweist. Die Gate-Spannung Vge ist über den Gate-Widerstand 22 zwischen dem Emitter und dem Gate des IGBT-Elements 20 angelegt.
  • In den 5(a) bis 5(d) ist eine parasitäre Kapazitäts-Komponente des IGBT-Elements 20 durch eine gestrichelte Linie dargestellt. Cgc1 gibt eine elektrostatische Kapazität zwischen der ersten Steuerelektrode 1 und der Kollektor-Elektrode 5 wieder. Cgc2 gibt eine elektrostatische Kapazität zwischen der zweiten Steuerelektrode 2 und der Kollektor-Elektrode 5 wieder.
  • Cge gibt eine elektrostatische Kapazität zwischen der ersten Steuerelektrode 1 und der Emitter-Elektrode 4 wieder. Ein Symbol ΔVdp, das in den 5(b) und 5(d) dargestellt ist, gibt den Anstieg des elektrischen Potentials wieder, der durch eine Akkumulation von Löchern in der zweiten Basis-Schicht 7b vom p-Typ zum Zeitpunkt eines Einschaltens des IGBT-Elements 20 erzeugt wird.
  • Zunächst wird gemäß 5(a) eine herkömmliche Halbleitervorrichtung 200 beschrieben. Wenn die Gate-Spannung Vge von der Gate-Treiberschaltung außerhalb der Halbleitervorrichtung 200 angelegt wird, werden Löcher von Löchern, die aus der Kollektor-Schicht 12 vom p-Typ in 4 injiziert werden, die von der Emitter-Elektrode 4 nicht aus dem IGBT-Element 20 abgeführt worden sind, in der zweiten Basis-Schicht 7b vom p-Typ akkumuliert und erzeugen den Anstieg des elektrischen Potentials ΔVdp in der gleichen Weise wie bei der Halbleitervorrichtung 100 gemäß der vorliegenden Erfindung, die in 3 dargestellt ist.
  • Wie in 5(b) dargestellt, ist ΔVdp äquivalent zu einer Gleichspannungsquelle, die in einer solchen Weise zwischen die parasitäre Kapazität Cgc2 und die Kollektor-Elektrode 5 des IGBT-Elements 20 geschaltet ist, dass die Kollektor-Elektrode 5 ein niedrigeres elektrisches Potential aufweist.
  • Wie in 5(b) dargestellt, fließt von dem Kollektor des IGBT-Elements 20 aus ein Verschiebungsstrom Id, der die parasitäre Kapazität Cgc2 auflädt, wenn der Anstieg des elektrischen Potentials ΔVdp zum Zeitpunkt eines Einschaltens des IGBT-Elements 20 erzeugt wird. Der Verschiebungsstrom Id fließt durch die parasitäre Kapazität Cgc2 und die Verdrahtung hindurch, lädt die parasitäre Kapazität Cge auf und fließt aus dem Emitter des IGBT-Elements 20 heraus.
  • Eine Erhöhung der Menge an Strom, der aufgrund des Verschiebungsstroms Id in die parasitäre Kapazität Cge hinein fließt, öffnet schnell den Kanal der ersten Basis-Schicht 7a vom p-Typ, die sich in Kontakt mit der ersten Steuerelektrode 1 befindet, um das Einschalten des IGBT-Elements 20 zu beschleunigen. Der Verschiebungsstrom Id fließt in die parasitäre Kapazität Cge hinein, ohne durch den Gate-Widerstand 22 hindurch zu fließen, so dass es schwierig wird, die Einschaltzeit des IGBT-Elements 20 zu steuern, indem der Widerstandswert des Gate-Widerstands 22 eingestellt wird.
  • Das heißt, die in der zweiten Basis-Schicht 7b vom p-Typ akkumulierten Löcher laden die parasitäre Kapazität Cge zwischen dem Gate und dem Emitter des IGBT-Elements 20 auf und lassen den Verschiebungsstrom Id fließen, der das Einschalten beschleunigt, was ein Problem dahingehend verursacht, dass die Steuerbarkeit der Änderungsrate der Kollektor-Spannung in Bezug auf die Zeit (dV/dt) durch den Gate-Widerstand 22 in dem IGBT-Element 20 verringert wird. Ein übermäßig hohes dV/dt verursacht ein Rauschen und eine Überspannung, so dass es notwendig ist, dV/dt mittels des Gate-Widerstands 22 in einer geeigneten Weise zu steuern.
  • Bei 6 handelt es sich um Diagramme, die eine Relation zwischen dem Gate-Widerstandswert und dV/dt in dem IGBT-Element darstellen, das die herkömmliche Halbleitervorrichtung bildet, und ein Messergebnis für eine Wellenform einer Spannung zwischen dem Gate und dem Emitter zum Zeitpunkt eines Einschaltens des IGBT-Elements darstellen. 6(a) zeigt ein Messergebnis von dV/dt, wenn der Gate-Widerstandswert des IGBT-Elements als der herkömmlichen Halbleitervorrichtung von 0 Ω aus erhöht wird, und 6(b) zeigt ein Messergebnis für eine Wellenform einer Spannung zwischen dem Gate und dem Emitter zum Zeitpunkt eines Einschaltens des IGBT-Elements bei einem Gate-Widerstandswert, der größer als ein Gate-Widerstandswert ist, bei dem das in 6(a) dargestellte dV/dt einen minimalen Wert zeigt, das heißt, bei einem Gate-Widerstandswert, bei dem dV/dt beginnt, von dem minimalen Wert aus anzusteigen.
  • Wie in 6(a) dargestellt, nimmt dV/dt ab, wenn der Widerstandswert des Gate-Widerstands 22 von 0 Ω an ansteigt. Für dV/dt ergibt sich jedoch bei einem bestimmten Gate-Widerstandswert ein minimaler Wert, und danach steigt es an, wenn der Gate-Widerstandswert ansteigt. Wie vorstehend beschrieben, hat sich für die herkömmliche Halbleitervorrichtung 200 ein Resultat dahingehend ergeben, dass es unmöglich ist, dV/dt hinreichend zu steuern, auch wenn der Widerstandswert des Gate-Widerstands 22 eingestellt wird. Wie in 6(b) dargestellt, nimmt die Spannung zwischen dem Gate und dem Emitter zusammen mit der Aufladung der parasitären Kapazität zwischen dem Gate und dem Emitter von dem Beginn des Einschaltens an graduell zu.
  • Bei einem Gate-Widerstandswert des Gate-Widerstands 22 jedoch, von dem an dV/dt auch mit einem erhöhten Gate-Widerstandswert nicht abnimmt, wurde bestätigt, dass ein abrupter Anstieg der Spannung zwischen dem Gate und dem Emitter erzeugt wird, wie in 6(b) durch einen Bereich dargestellt, der von einer gestrichelten Linie umgeben ist.
  • Dieses Phänomen wird aufgrund der Aufladung der parasitären Kapazität Cge durch den Verschiebungsstrom Id erzeugt, wie vorstehend beschrieben, und es wird in Betracht gezogen, dass diese plötzliche Änderung der Spannung zwischen dem Gate und dem Emitter ein hohes dV/dt erzeugt. Das heißt, bei der herkömmlichen Halbleitervorrichtung 200 ist es unmöglich, die Aufladung der parasitären Kapazität Cge durch den Verschiebungsstrom Id zu verhindern, so dass das Problem in Bezug auf eine Verringerung der Steuerbarkeit von dV/dt durch den Gate-Widerstand 22 verursacht wird.
  • Ferner fließen bei der herkömmlichen Halbleitervorrichtung 200 Löcher, die in der zweiten Basis-Schicht 7b vom p-Typ verblieben sind, zum Zeitpunkt eines Ausschaltens des IGBT-Elements 20 in der gleichen Weise wie zum Zeitpunkt eines Einschaltens des IGBT-Elements 20 mitunter als der Verschiebungsstrom Id in die parasitäre Kapazität Cge hinein, so dass zum Zeitpunkt eines Ausschaltens des IGBT-Elements 20 möglicherweise ein inkorrektes Einschalten erzeugt wird.
  • Andererseits ist bei der Halbleitervorrichtung 100 gemäß der vorliegenden Erfindung die Diode 21, wie in 3 dargestellt, zwischen die zweite Steuerelektrode 2 und die erste Steuerelektrode 1 geschaltet, wobei die Anode und die Kathode der Diode der ersten Steuerelektrode 1 beziehungsweise der zweiten Steuerelektrode 2 entsprechen, was durch die Ersatzschaltung in 5(c) wiedergegeben ist. Auch wenn zum Zeitpunkt eines Einschaltens des IGBT-Elements 20 Löcher in der zweiten Basis-Schicht 7b vom p-Typ akkumuliert werden und den Anstieg des elektrischen Potentials ΔVdp in der zweiten Basis-Schicht 7b vom p-Typ erzeugen, ermöglicht es eine solche Konfiguration, dass die Diode 21 den Verschiebungsstrom verhindert, der aufgrund von ΔVdp bestrebt ist aufzutreten, so dass der Verschiebungsstrom nicht fließt.
  • Wie in 5(d) dargestellt, fließt somit der Verschiebungsstrom nicht, der die parasitäre Kapazität Cge auflädt, so dass ein Steuern des Aufladungsstroms der parasitären Kapazität Cge mittels des Gate-Widerstands 22 ermöglicht wird. Das heißt, dV/dt zum Zeitpunkt eines Einschaltens des IGBT-Elements 20 kann mittels des Gate-Widerstands 22 gesteuert werden.
  • Dies ermöglicht es einem Hersteller oder einem Nutzer der Halbleitervorrichtung 100, das dV/dt des IGBT-Elements 20 mittels des Gate-Widerstands 22, der in der Halbleitervorrichtung 100 enthalten ist, oder mittels eines externen Gate-Widerstands, der mit dem Gate-Anschluss 30 der Halbleitervorrichtung 100 verbunden ist, auf irgendeinen Wert festzulegen, so dass die Nutzbarkeit der Halbleitervorrichtung 100 verbessert wird.
  • Darüber hinaus wird es unwahrscheinlich, dass die in der zweiten Basis-Schicht 7b vom p-Typ akkumulierten Löcher aus der zweiten Basis-Schicht 7b vom p-Typ abgeführt werden, so dass Löcher vermehrt werden, die als ein Löcherstrom von der zweiten Basis-Schicht 7b vom p-Typ in die erste Basis-Schicht 7a vom p-Typ hinein fließen und den Leitfähigkeitsmodulationseffekt verstärken, so dass die Leitungsverluste des IGBT-Elements 20 verringert werden. Des Weiteren wird ein Verschiebungsstrom zum Zeitpunkt eines Ausschaltens des IGBT-Elements 20 verhindert, so dass die Cge nicht durch den Verschiebungsstrom aufgeladen wird, so dass die Erzeugung eines inkorrekten Einschaltens unterbunden wird.
  • Um genau zu sein, es weist die Diode eine parasitäre Kapazität zwischen der Anodenelektrode und der Kathodenelektrode auf, wenn eine Sperrspannung ΔVdp an der Diode 21 anliegt. Wie aus einem Vergleich zwischen den 5(a) und 5(c) verständlich, ist die elektrostatische Kapazität des IGBT-Elements 20 auf einem Pfad, der die parasitäre Kapazität Cgc2 aufweist, in 5(c) kleiner und verringert den Verschiebungsstrom Id, der aufgrund des Anstiegs des elektrischen Potentials ΔVdp in der zweiten Basis-Schicht 7b vom p-Typ fließt, auch wenn die parasitäre Kapazität der Diode 21 berücksichtigt wird. Insbesondere kann die Verwendung einer kompakten Diode mit einer kleinen parasitären Kapazität als die Diode 21 bewirken, dass die parasitäre Kapazität der Diode 21 im Wesentlichen vernachlässigbar ist.
  • 7 ist eine vergrößerte Querschnittsstrukturansicht, die ein IGBT-Element darstellt, das eine Halbleitervorrichtung mit einer weiteren Konfiguration gemäß der ersten Ausführungsform der vorliegenden Erfindung bildet. Bei der in 3 dargestellten Halbleitervorrichtung ist eine Mehrzahl von zweiten Steuerelektroden 2 angeschlossen, und die Kathode der Diode 21 ist mit dieser Verbindung der zweiten Steuerelektroden verbunden.
  • Bei einer in 7 dargestellten Halbleitervorrichtung 100 sind die zweiten Steuerelektroden 2 jedoch jeweils mit Kathoden der Dioden 21 verbunden, und eine erste Steuerelektrode 1 ist mit der Verbindung verbunden, die durch Verbinden von Anoden der Dioden 21 gebildet wird.
  • Die in 7 dargestellte Halbleitervorrichtung 100 weist ebenfalls die Ersatzschaltungen auf, die in den 5(c) und 5(d) dargestellt sind, so dass sich die gleiche Wirkungsweise wie jene der Halbleitervorrichtung gemäß der vorliegenden Erfindung ergibt, die in 3 dargestellt ist. Wie in 7 dargestellt, ist eine Konfiguration, bei der die Dioden 21 jeweils als die zweiten Steuerelektroden 2 angeordnet sind, zum Beispiel für eine Halbleitervorrichtung 100 mit einer Konfiguration geeignet, bei der die Dioden 21 in dem IGBT-Element 20 mittels eines Halbleiterprozesses gebildet werden.
  • Wie vorstehend beschrieben, ist die Diode 21 bei der Halbleitervorrichtung 100 gemäß der ersten Ausführungsform zwischen der zweiten Steuerelektrode 2 und der ersten Steuerelektrode 1 angeordnet, wobei die Anode und die Kathode der Diode der ersten Steuerelektrode 1 beziehungsweise der zweiten Steuerelektrode 2 entsprechen. Diese Konfiguration verhindert, dass der Verschiebungsstrom Id, der durch den Anstieg des elektrischen Potentials ΔVdp in der zweiten Basis-Schicht 7b vom p-Typ verursacht wird, in die Cge hinein fließt und sich ein Effekt ergibt, durch den die Erzeugung eines inkorrekten Einschaltens zum Zeitpunkt eines Ausschaltens des IGBT-Elements 20 verhindert wird, während die Steuerbarkeit von dV/dt zum Zeitpunkt eines Einschaltens des IGBT-Elements 20 erhöht wird.
  • Ferner ergibt sich durch diese Konfiguration ein Effekt, durch den Löcher vermehrt werden, die in die erste Basis-Schicht 7a vom p-Typ hinein fließen, um die Leitungsverluste des IGBT-Elements 20 zu verringern. Diese Effekte können eine Halbleitervorrichtung liefern, die in Bezug auf eine Energieeinsparung ausgezeichnet ist, eine große Verwendbarkeit und eine hohe Zuverlässigkeit aufweist.
  • Zweite Ausführungsform
  • 8 ist ein vergrößerter Strukturquerschnitt, der ein IGBT-Element darstellt, das eine Halbleitervorrichtung gemäß einer zweiten Ausführungsform der vorliegenden Erfindung bildet. In 8 weist eine Komponente, die das gleiche Bezugszeichen wie das Bezugszeichen einer Komponente in 1 aufweist, die identische Konfiguration mit der Konfiguration der Komponente in 1 auf oder entspricht dieser, und die Beschreibung für die Komponente ist weggelassen.
  • Die zweite Ausführungsform unterscheidet sich von der ersten Ausführungsform gemäß der vorliegenden Erfindung dahingehend, dass die Halbleitervorrichtung eine Konfiguration aufweist, bei der eine Mehrzahl von Dioden in Reihe geschaltet ist. Bei der zweiten Ausführungsform gemäß der vorliegenden Erfindung ist ein Bereich beschrieben, der sich von jenem bei der ersten Ausführungsform gemäß der vorliegenden Erfindung unterscheidet, und eine Beschreibung für die gleichen Komponenten oder eine entsprechende Komponente ist weggelassen.
  • In 8 ist eine Diode 21 so konfiguriert, dass sie eine Mehrzahl von Dioden aufweist, die unidirektional in Reihe geschaltet sind. Das heißt, eine Anode der einen Diode ist mit einer Kathode einer anderen Diode verbunden, deren Anode ferner mit einer Kathode noch einer weiteren Diode verbunden ist. Dementsprechend weist die Diode 21, die so konfiguriert ist, dass sie die Mehrzahl von in Reihe geschalteten Dioden aufweist, an dem einen Ende eine Anode und an dem anderen Ende eine Kathode auf.
  • Eine Mehrzahl von zweiten Steuerelektroden 2 ist angeschlossen, und die Kathode der Diode 21, welche die Mehrzahl von in Reihe geschalteten Dioden aufweist, ist mit dieser Verbindung der zweiten Steuerelektroden verbunden. Ferner ist die Anode der Diode 21, welche die Mehrzahl von in Reihe geschalteten Dioden aufweist, mit einer ersten Steuerelektrode 1 verbunden.
  • Auch bei einer Halbleitervorrichtung 100, die in 8 dargestellt ist, kann die Diode 21, welche die Mehrzahl von in Reihe geschalteten Dioden aufweist, den die parasitäre Kapazität Cge aufladenden Verschiebungsstrom verhindern, um die Steuerbarkeit von dV/dt des IGBT-Elements 20 zu erhöhen, wie bei der ersten Ausführungsform beschrieben, auch wenn durch die in einer zweiten Basis-Schicht 7b vom p-Typ akkumulierten Löcher der Anstieg des elektrischen Potentials ΔVdp erzeugt wird.
  • Ferner kann die Diode 21 so konfiguriert sein, dass sie die Mehrzahl von in Reihe geschalteten Dioden aufweist, um eine integrierte parasitäre Kapazität der gesamten Diode 21 zu verringern, die aus der parasitären Kapazität der Dioden besteht, so dass es möglich ist, den Verschiebungsstrom Id weiter zu unterdrücken, der bestrebt ist zu fließen, wobei die parasitäre Kapazität einer Diode verwendet wird.
  • 9 ist ein vergrößerter Strukturquerschnitt, der ein IGBT-Element darstellt, das eine Halbleitervorrichtung mit einer weiteren Konfiguration gemäß der zweiten Ausführungsform der vorliegenden Erfindung bildet. In 9 weist eine Komponente, die das gleiche Bezugszeichen wie das Bezugszeichen einer Komponente in 8 aufweist, die identische Konfiguration mit der Konfiguration der Komponente in 8 oder eine Konfiguration auf, welche dieser entspricht, und die Beschreibung für die Komponente ist weggelassen.
  • Die Halbleitervorrichtung in 9 unterscheidet sich von der Halbleitervorrichtung in 8 dahingehend, dass sie eine Konfiguration aufweist, bei der eine Diode 21a enthalten ist, die so konfiguriert ist, dass sie eine Mehrzahl von in Reihe geschalteten Dioden aufweist, und bei der außerdem Dioden 21b enthalten sind, die jeweils mit den zweiten Steuerelektroden 2 verbunden sind.
  • In 9 sind die zweiten Steuerelektroden 2 einer Halbleitervorrichtung 100 jeweils mit Kathoden der Dioden 21b verbunden, und eine Kathode der Diode 21a, die so konfiguriert ist, dass sie die Mehrzahl von in Reihe geschalteten Dioden aufweist, ist mit der Verbindung verbunden, die durch Verbinden von Anoden der Mehrzahl von Dioden 21b gebildet wird. Eine erste Steuerelektrode 1 ist mit einer Anode der Diode 21a verbunden, die so konfiguriert ist, dass sie die Mehrzahl von in Reihe geschalteten Dioden aufweist.
  • Auch bei der Halbleitervorrichtung 100, die in 9 dargestellt ist, können die Diode 21a, welche die Mehrzahl von in Reihe geschalteten Dioden aufweist, sowie die Dioden 21b, die jeweils mit den zweiten Steuerelektroden 2 verbunden sind, den Verschiebungsstrom verhindern, der die parasitäre Kapazität Cge auflädt, um die Steuerbarkeit von dV/dt des IGBT-Elements 20 zu erhöhen, wie bei der ersten Ausführungsform beschrieben, auch wenn der Anstieg des elektrischen Potentials ΔVdp durch die in einer zweiten Basis-Schicht 7b vom p-Typ akkumulierten Löcher erzeugt wird.
  • Ferner kann die Diode 21a in der gleichen Weise wie bei der in 8 dargestellten Halbleitervorrichtung so konfiguriert sein, dass sie die Mehrzahl von in Reihe geschalteten Dioden aufweist, um eine integrierte parasitäre Kapazität der Diode 21a zu verringern. Ferner kann die Diode 21a in Reihe mit den Dioden 21b geschaltet sein, die jeweils mit den zweiten Steuerelektroden verbunden sind, um eine integrierte parasitäre Kapazität der Diode 21a und der Dioden 21b weiter zu verringern. Dies kann den Verschiebungsstrom Id weiter unterdrücken, der bestrebt ist zu fließen, wobei die parasitäre Kapazität einer Diode verwendet wird.
  • Bei den Halbleitervorrichtungen 100 gemäß der zweiten Ausführungsform ist eine Weise, in der die Mehrzahl von Dioden zwischen die erste Steuerelektrode 1 und die zweite Steuerelektroden 2 geschaltet wird, nicht auf die Konfigurationen beschränkt, die in den 8 und 9 dargestellt sind. Die Diode 21 ist zum Beispiel so konfiguriert, dass sie vier Dioden aufweist, die in 8 in Reihe geschaltet sind; die Anzahl von Dioden kann jedoch auch größer oder kleiner sein, solange die Diode 21 mindestens zwei Dioden aufweist.
  • In der gleichen Weise ist die Diode 21a so konfiguriert, dass sie zwei Dioden aufweist, die in 9 in Reihe geschaltet sind; die Anzahl von Dioden kann jedoch auch größer sein. Ferner kann es sich bei den Dioden 21b, die in 9 jeweils mit den zweiten Steuerelektroden 2 verbunden sind, auch um eine Diode handeln, die so konfiguriert ist, dass sie eine Mehrzahl von in Reihe geschalteten Dioden aufweist.
  • Wie vorstehend beschrieben, kann die Mehrzahl von Dioden gemäß den Halbleitervorrichtungen gemäß der zweiten Ausführungsform zwischen der ersten Steuerelektrode 1 und den zweiten Steuerelektroden 2 in Reihe geschaltet sein, um die Fähigkeit zu erhöhen, den Verschiebungsstrom zu verhindern, der durch den Anstieg des elektrischen Potentials in der zweiten Basis-Schicht 7b vom p-Typ erzeugt wird, so dass sich ein Effekt ergibt, durch den die Steuerbarkeit des Wertes von dV/dt des IGBT-Elements 20 weiter erhöht wird.
  • Dritte Ausführungsform
  • 10 ist eine vergrößerte Strukturquerschnittsansicht, die ein IGBT-Element darstellt, das eine Halbleitervorrichtung gemäß einer dritten Ausführungsform der vorliegenden Erfindung bildet. 11 ist eine vergrößerte Strukturquerschnittsansicht, die einen peripheren Elementbereich des IGBT-Elements darstellt, das die Halbleitervorrichtung gemäß der dritten Ausführungsform der vorliegenden Erfindung bildet. In den 10 und 11 weist eine Komponente, die das gleiche Bezugszeichen wie das Bezugszeichen einer Komponente in 3 aufweist, die identische Konfiguration mit der Konfiguration der Komponente in 3 oder eine Konfiguration auf, die dieser entspricht, und die Beschreibung für die Komponente ist weggelassen.
  • Die dritte Ausführungsform unterscheidet sich von der ersten Ausführungsform gemäß der vorliegenden Erfindung dahingehend, dass die Halbleitervorrichtung eine Konfiguration aufweist, bei der ein eingebauter Gate-Widerstand 33 zwischen einer ersten Steuerelektrode 1 und einer Anode einer Diode 21 angeordnet ist. 11 ist eine Querschnittsansicht entlang der ersten Steuerelektrode 1.
  • In 10 ist der eingebaute Gate-Widerstand 33 in dem peripheren Elementbereich einer Graben-Gate-Elektrode 15 eines aktiven Graben-Gates ausgebildet, welche die erste Steuerelektrode 1 bildet. Insbesondere ist der eingebaute Gate-Widerstand 33 zwischen der Graben-Gate-Elektrode 15, die in einem aktiven Bereich des IGBT-Elements ausgebildet ist, und einer ersten Gate-Kontaktstelle hergestellt, die mit der ersten Steuerelektrode 1 zu verbinden ist, indem ein Bereich gebildet wird, der eine geringere Störstellenkonzentration der Graben-Gate-Elektrode 15 als jene in dem aktiven Bereich aufweist.
  • Wie in 11 dargestellt, ist die Graben-Gate-Elektrode 15, welche die erste Steuerelektrode 1 des IGBT-Elements 20 bildet, bis zu einem oberen Elementbereich in dem peripheren Elementbereich hochgezogen, um einen Gate-Verdrahtungsbereich zu bilden, und der Gate-Verdrahtungsbereich der Graben-Gate-Elektrode 15 ist mit einer ersten Gate-Kontaktstelle 18 verbunden. In einem Teil des Gate-Verdrahtungsbereichs der Graben-Gate-Elektrode 15 ist ein Bereich ausgebildet, der eine geringere Konzentration von Störstellen des n-Typs oder des p-Typs, die in Polysilicium enthalten sind, als jene in dem aktiven Bereich aufweist, und dieser Bereich mit einer geringeren Störstellenkonzentration bildet den eingebauten Gate-Widerstand 33.
  • In 11 ist unter dem Gate-Verdrahtungsbereich der Graben-Gate-Elektrode 15 und dem eingebauten Gate-Widerstand 33 in dem peripheren Elementbereich eine Muldenschicht 17 vom p-Typ ausgebildet, um eine Begrenzungsfunktion des IGBT-Elements 20 durchzuführen. Somit begrenzt die Muldenschicht 17 vom p-Typ eine Verarmungsschicht, die sich von dem aktiven Bereich zu dem peripheren Elementbereich erstreckt.
  • Der Widerstandswert des eingebauten Gate-Widerstands 33 kann auf irgendeinen Wert festgelegt werden, indem die Konzentration von in Polysilicium enthaltenen Störstellen in der Graben-Gate-Elektrode 15 eingestellt wird. Alternativ kann der Widerstandswert auf irgendeinen Wert festgelegt werden, indem die Länge des Bereichs zum Bilden des eingebauten Gate-Widerstands 33 eingestellt wird. Der Widerstandswert des eingebauten Gate-Widerstands 33 wird so eingestellt, dass er äquivalent zu einer Widerstandskomponente ist, die durch einen Abfall der Durchlassspannung der Diode 21 verursacht wird.
  • Bei der Halbleitervorrichtung gemäß der in 3 dargestellten ersten Ausführungsform ist die zweite Steuerelektrode 2 mit der Kathode der Diode 21 verbunden, die Anode der Diode 21 ist mit der ersten Steuerelektrode 1 verbunden, das eine Ende des Gate-Widerstands 22 ist mit dieser Verbindung zwischen der Diode 21 und der ersten Steuerelektrode 1 verbunden, und das andere Ende des Gate-Widerstands 22 ist mit dem Gate-Anschluss 30 verbunden. Daher liegen die Widerstandskomponenten, die dem Gate-Widerstand 22 zuordnet werden, ebenso wie der Abfall der Durchlassspannung der Diode 21 zwischen dem Gate-Anschluss 30 und den zweiten Steuerelektroden 2 an.
  • Andererseits ist nur der Gate-Widerstand 22 zwischen den Gate-Anschluss 30 und die erste Steuerelektrode 1 geschaltet, so dass die Lade- und Entladegeschwindigkeit der Gate-Spannung, die an dem Gate-Anschluss 30 anliegt, bei der ersten Steuerelektrode 1 und der zweiten Steuerelektrode 2 unterschiedlich ist. Dies verursacht, dass eine Konzentration eines elektrischen Felds in einem oder mehreren der Gräben 16 an einer Unterseite der Gate-Isolierschicht 14, die an der Innenwand des Grabens (der Gräben) ausgebildet ist, die Zuverlässigkeit der Durchschlagfestigkeit der Gate-Isolierschicht 14 möglicherweise verringert.
  • Andererseits ist der eingebaute Gate-Widerstand 33 bei der Halbleitervorrichtung 100 gemäß der dritten Ausführungsform in einer solchen Weise hergestellt, dass der Widerstandswert des eingebauten Gate-Widerstands 33 auf einen Wert eingestellt ist, der äquivalent zu der Widerstandskomponente ist, die durch den Abfall der Durchlassspannung der Diode 21 verursacht wird, um die Lade- und Entladegeschwindigkeit zwischen der ersten Steuerelektrode 1 und der zweiten Steuerelektrode 2 abzugleichen, wenn die Gate-Spannung an den Gate-Anschluss 30 angelegt wird, so dass die Konzentration eines elektrischen Felds in einem oder mehreren der Gräben 16 an einer Unterseite der Gate-Isolierschicht 14 gemindert wird, die an der Innenwand des Grabens (der Gräben) ausgebildet ist. Dadurch kann sich ein Effekt ergeben, durch den die Zuverlässigkeit der Durchschlagsfestigkeit der Gate-Isolierschicht 14 erhöht wird.
  • Vierte Ausführungsform
  • 12 ist eine vergrößerte Strukturquerschnittsansicht, die ein IGBT-Element darstellt, das eine Halbleitervorrichtung gemäß einer vierten Ausführungsform der vorliegenden Erfindung bildet. In 12 weist eine Komponente, die das gleiche Bezugszeichen wie das Bezugszeichen einer Komponente in 3 aufweist, die identische Konfiguration mit der Konfiguration der Komponente in 3 oder eine Konfiguration auf, die dieser entspricht, und die Beschreibung für die Komponente ist weggelassen.
  • Die vierte Ausführungsform unterscheidet sich von der ersten Ausführungsform gemäß der vorliegenden Erfindung dahingehend, dass die Halbleitervorrichtung eine Konfiguration aufweist, bei der ein oder mehrere Dummy-Graben-Gates mit einem Emitter-Anschluss 31 verbunden sind, wobei das Dummy-Graben-Gate (die Dummy-Graben-Gates) nicht zu einem aktiven Dummy-Graben-Gate (zu aktiven Dummy-Graben-Gates) gemacht wird (werden).
  • In 12 ist eine dritte Steuerelektrode 3 als das Dummy-Graben-Gate, das sich am nächsten bei einer ersten Steuerelektrode 1 befindet, mit dem Emitter-Anschluss 31 verbunden. Daher ist die Anzahl von zweiten Steuerelektroden 2 als den aktiven Dummy-Graben-Gates, die mit einer Kathode einer Diode 21 verbunden sind, kleiner als jene bei der Halbleitervorrichtung gemäß der ersten Ausführungsform, die in 3 dargestellt ist.
  • Auf ein Dummy-Graben-Gate, das mit dem Emitter-Anschluss 31 verbunden ist, wird als dritte Steuerelektrode 3 Bezug genommen, und die dritte Steuerelektrode 3 ist nicht auf das Dummy-Graben-Gate beschränkt, das sich am nächsten bei der ersten Steuerelektrode 1 befindet, sondern es kann sich auch um ein beliebiges Dummy-Graben-Gate handeln. Bei der Anzahl der dritten Steuerelektroden 3, die mit dem Emitter-Anschluss 31 verbunden sind, kann es sich um eine beliebige Anzahl handeln, solange mindestens eines der Dummy-Graben-Gates nicht mit dem Emitter-Anschluss 31 verbunden ist und gleich der zweiten Steuerelektrode 2 als dem aktiven Dummy-Graben-Gate ist, an das die Gate-Spannung angelegt wird.
  • Eine Halbleitervorrichtung 100 gemäß der vierten Ausführungsform kann die elektrostatische Kapazität zwischen dem Gate und dem Kollektor und die elektrostatische Kapazität zwischen dem Gate und dem Emitter in dem IGBT-Element 20 reduzieren, indem die dritte Steuerelektrode 3 mit dem Emitter-Anschluss 31 verbunden wird, so dass die Schaltgeschwindigkeit erhöht werden kann, um Schaltverluste zu verringern. Ferner kann die Anzahl von mit dem Gate-Anschluss 30 verbundenen Steuerelektroden verringert werden, um einen Gate-Strom zu reduzieren, der für ein Laden und Entladen der Steuerelektroden notwendig ist.
  • Dadurch kann die Ausgangskapazität einer Gate-Treiberschaltung verringert werden, die außerhalb der Halbleitervorrichtung 100 angeordnet ist, so dass sich ein Effekt ergibt, durch den die Halbleitervorrichtung 100 und Einheiten mit einer peripheren Schaltung, wie beispielsweise einer Gate-Treiberschaltung, die in diesen montiert ist, verkleinert werden.
  • Fünfte Ausführungsform
  • 13 ist eine vergrößerte Strukturquerschnittsansicht, die ein IGBT-Element darstellt, das eine Halbleitervorrichtung gemäß einer fünften Ausführungsform der vorliegenden Erfindung bildet. In 13 weist eine Komponente, die das gleiche Bezugszeichen wie das Bezugszeichen einer Komponente in 3 aufweist, die identische Konfiguration mit der Konfiguration der Komponente in 3 oder eine Konfiguration auf, die dieser entspricht, und die Beschreibung für die Komponente ist weggelassen.
  • Die fünfte Ausführungsform unterscheidet sich von der ersten Ausführungsform gemäß der vorliegenden Erfindung dahingehend, dass die Halbleitervorrichtung eine Konfiguration aufweist, bei der eine zweite Basis-Schicht 7c vom n--Typ anstelle der zweiten Basis-Schicht vom p-Typ angeordnet ist. Ein Graben-Gate, das sich in Kontakt mit der zweiten Basis-Schicht 7c vom n--Typ befindet, ist auch ein Dummy-Graben-Gate, und auf dieses wird als ein aktives Dummy-Graben-Gate Bezug genommen, wenn die Gate-Spannung an das Graben-Gate angelegt wird. Eine Rolle einer zweiten Steuerelektrode 2a als dem aktiven Dummy-Graben-Gate ist die gleiche wie jene der zweiten Steuerelektrode 2, die bei der ersten bis zur fünften Ausführungsform beschrieben ist.
  • Gemäß 13 ist die zweite Basis-Schicht 7c vom n--Typ auf einem Teil einer oberen Oberflächenseite einer Drift-Schicht 10 vom n--Typ angeordnet, die aus einem Halbleitersubstrat vom n--Typ gebildet ist, und die zweite Basis-Schicht 7c vom n--Typ befindet sich in Kontakt mit der zweiten Steuerelektrode 2a als dem aktiven Dummy-Graben-Gate. Das heißt, der Bereich der zweiten Basis-Schicht 7b vom p-Typ, der in 3 der ersten Ausführungsform dargestellt ist, entspricht der zweiten Basis-Schicht 7c vom n--Typ in 12.
  • Die Konzentration von Störstellen des n-Typs der zweiten Basis-Schicht 7c vom n--Typ ist identisch mit jener der Drift-Schicht 10 vom n--Typ. Die zweite Basis-Schicht 7c vom n--Typ kann angeordnet werden, indem eine Photogravur durchgeführt wird und nicht Ionen von Störstellen des p-Typs in den Bereich injiziert werden, in dem die zweite Basis-Schicht 7c vom n--Typ angeordnet wird, wenn eine erste Basis-Schicht 7a vom p-Typ gebildet wird.
  • Bei der fünften Ausführungsform werden sämtliche Basis-Schichten, die sich in Kontakt nur mit der zweiten Steuerelektrode 2a, jedoch nicht in Kontakt mit einer ersten Steuerelektrode 1 als einem aktiven Graben-Gate befinden, zu zweiten Basis-Schichten 7c vom n--Typ gemacht, es kann jedoch auch eine zweite Basis-Schicht 7b vom p-Typ gebildet werden, indem Ionen von Störstellen des p-Typs in eine oder einige der Basis-Schichten injiziert werden, die sich nur mit der zweiten Steuerelektrode 2a in Kontakt befinden. Das heißt, mindestens eine Basis-Schicht der Basis-Schichten, die sich nur mit der zweiten Steuerelektrode 2a in Kontakt befinden, sollte die zweite Basis-Schicht 7c vom n--Typ sein.
  • Bei einer Halbleitervorrichtung 100 gemäß der fünften Ausführungsform wird, wie in 13 dargestellt, die zweite Basis-Schicht 7c vom n--Typ angeordnet, indem nicht Ionen von Störstellen des p-Typs in den Bereich injiziert werden, in dem die zweite Basis-Schicht 7c vom n--Typ angeordnet ist, um es zu erschweren, dass Löcher zum Zeitpunkt eines Einschaltens des IGBT-Elements 20 in die zweite Basis-Schicht 7c vom n--Typ gelangen. Dies bewirkt, dass viele Löcher in die erste Basis-Schicht 7a vom p-Typ hineinfließen und den Leitfähigkeitsmodulationseffekt erhöhen, so dass die Leitungsverluste des IGBT-Elements 20 reduziert werden.
  • Ferner wird die Menge an Löchern reduziert, die in der zweiten Basis-Schicht 7c vom n--Typ akkumulieren, die sich nur mit der zweiten Steuerelektrode 2a in Kontakt befindet, um den Grad des Anstiegs des elektrischen Potentials ΔVdp zu verringern, der zum Zeitpunkt eines Einschaltens des IGBT-Elements 20 erzeugt wird. Dadurch kann die Höhe des Verschiebungsstroms Id reduziert werden, der durch den Anstieg des elektrischen Potentials ΔVdp erzeugt werden kann, so dass die Steuerbarkeit von dV/dt zum Zeitpunkt eines Einschaltens des IGBT-Elements weiter erhöht wird und ein inkorrektes Einschalten zum Zeitpunkt eines Ausschaltens des IGBT-Elements unterbunden wird.
  • In einem Fall, in dem es sich bei einer oder einigen der Basis-Schichten, die sich nur mit der zweiten Steuerelektrode 2a in Kontakt befinden, um die zweiten Basis-Schichten 7b vom p-Typ handelt, kann auch die Menge an Löchern, die in sämtlichen Basis-Schichten akkumuliert sind, die sich nur mit der zweiten Steuerelektrode 2a in Kontakt befinden, in der gleichen Weise reduziert werden, so dass die Steuerbarkeit von dV/dt zum Zeitpunkt eines Einschaltens des IGBT-Elements weiter erhöht wird und das inkorrekte Einschalten zum Zeitpunkt eines Ausschaltens des IGBT-Elements weiter unterbunden wird.
  • Bei der fünften Ausführungsform ist eine Konfiguration beschrieben, die bei der ersten Ausführungsform verwendet wird. Die bei der zweiten bis zur vierten Ausführungsform beschriebenen Konfigurationen können jedoch bei der Halbleitervorrichtung verwendet werden, welche die zweite Basis-Schicht 7c vom n--Typ und das Dummy-Graben-Gate aufweist, die bei der vorliegenden Ausführungsform beschrieben sind, und durch eine derartige Halbleitervorrichtung können sich die gleichen Effekte wie jene der Halbleitervorrichtungen ergeben, die bei der zweiten bis zur vierten Ausführungsform beschrieben sind.
  • Sechste Ausführungsform
  • 14 ist eine vergrößerte Strukturquerschnittsansicht, die einen peripheren Elementbereich eines IGBT-Elements darstellt, das eine Halbleitervorrichtung gemäß einer sechsten Ausführungsform der vorliegenden Erfindung bildet. In 14 weist eine Komponente, die das gleiche Bezugszeichen wie das Bezugszeichen einer Komponente in 3 aufweist, die identische Konfiguration mit der Konfiguration der Komponente in 3 oder eine Konfiguration auf, die dieser entspricht, und die Beschreibung für die Komponente ist weggelassen.
  • Die sechste Ausführungsform unterscheidet sich von der ersten Ausführungsform gemäß der vorliegenden Erfindung dahingehend, dass die Halbleitervorrichtung eine Konfiguration aufweist, bei der eine Diode 21 und ein IGBT-Element 20 integral gebildet sind. 14 ist im Gegensatz zu 11 der dritten Ausführungsform eine Querschnittsansicht entlang einer zweiten Steuerelektrode 2.
  • Wie in 14 dargestellt, sind bei dem IGBT-Element 20 einer Halbleitervorrichtung 100 gemäß der sechsten Ausführungsform Graben-Gates, die aus einer ersten Steuerelektrode 1 und der zweiten Steuerelektrode 2 gebildet sind, so konfiguriert, dass sie eine Graben-Gate-Elektrode 15a aufweisen, die aus einem Polysilicium vom n-Typ hergestellt ist. Andererseits ist ein Verdrahtungsbereich 15b, der aus einem Polysilicium vom p-Typ hergestellt ist, in einem Teil eines Gate-Verdrahtungsbereichs des peripheren Elementbereichs des IGBT-Elements 20 ausgebildet.
  • Dadurch wird in dem Gate-Verdrahtungsbereich ein pn-Übergang in einem Übergangsbereich zwischen der Graben-Gate-Elektrode 15a, die aus einem Polysilicium vom n-Typ hergestellt ist, und dem Verdrahtungsbereich 15b gebildet, der aus einem Polysilicium vom p-Typ hergestellt ist, und dieser pn-Übergang bildet die Diode 21. Ferner ist eine zweite Gate-Kontaktstelle 19 an dem aus einem Polysilicium vom p-Typ hergestellten Verdrahtungsbereich 15b in dem Gate-Verdrahtungsbereich ausgebildet, um den Verdrahtungsbereich 15b mit der zweiten Gate-Kontaktstelle 19 zu verbinden.
  • Andererseits ist das vorstehend beschriebene Polysilicium vom p-Typ nicht in einem Gate-Verdrahtungsbereich der aus einem Polysilicium vom n-Typ hergestellten Graben-Gate-Elektrode 15a der ersten Steuerelektrode 1 ausgebildet, und eine erste Gate-Kontaktstelle ist an dem Verdrahtungsbereich der aus einem Polysilicium vom n-Typ hergestellten Graben-Gate-Elektrode 15a ausgebildet, um den Verdrahtungsbereich der ersten Steuerelektrode mit der ersten Gate-Kontaktstelle zu verbinden. Die erste Gate-Kontaktstelle ist mit der zweiten Gate-Kontaktstelle 19 verbunden, und das eine Ende eines Gate-Widerstands 22 ist mit dieser Verbindung zwischen der ersten Gate-Kontaktstelle und der zweiten Gate-Kontaktstelle verbunden.
  • Dadurch ergibt sich in der gleichen Weise wie bei der Konfiguration, die in 7 der ersten Ausführungsform dargestellt ist, die Halbleitervorrichtung 100 mit einer Konfiguration, bei der Kathoden der Dioden 21 jeweils mit den zweiten Steuerelektroden 2 verbunden sind, Anoden der Dioden 21 mit der ersten Steuerelektrode 1 verbunden sind und das eine Ende eines Gate-Widerstands 22 mit dieser Verbindung zwischen den Dioden 21 und der ersten Steuerelektrode 1 verbunden ist.
  • 15 ist eine vergrößerte Strukturquerschnittsansicht, die einen peripheren Elementbereich eines IGBT-Elements darstellt, das eine Halbleitervorrichtung mit einer weiteren Konfiguration gemäß der sechsten Ausführungsform der vorliegenden Erfindung bildet. Eine Halbleitervorrichtung 100 in 15 unterscheidet sich von der Halbleitervorrichtung in 14 dahingehend, dass sie eine Konfiguration aufweist, bei der eine Mehrzahl von in Reihe geschalteten Dioden in einem aus einem Polysilicium hergestellten Gate-Verdrahtungsbereich einer zweiten Steuerelektrode 2 ausgebildet ist. 15 ist wie 14 eine Querschnittsansicht entlang der zweiten Steuerelektrode 2.
  • Wie in 15 dargestellt, ist bei der Halbleitervorrichtung 100 eine Mehrzahl von (drei) Verdrahtungsbereichen 15b, die aus einem Polysilicium vom p-Typ hergestellt sind, und Verdrahtungsbereichen 15c, die aus einem Polysilicium vom n-Typ hergestellt sind, in einem Gate-Verdrahtungsbereich einer Graben-Gate-Elektrode 15a ausgebildet, welche die zweite Steuerelektrode 2 bildet und aus einem Polysilicium vom n-Typ hergestellt ist. Die Verdrahtungsbereiche 15c werden gleichzeitig mit der aus einem Polysilicium vom n-Typ hergestellten Graben-Gate-Elektrode 15a integral gebildet.
  • Bei Bereichen zwischen den Verdrahtungsbereichen 15b, die aus einem Polysilicium vom p-Typ hergestellt sind, handelt es sich um die Verdrahtungsbereiche 15c, die aus einem Polysilicium vom n-Typ hergestellt sind. Dadurch werden drei pn-Übergänge gebildet, bei denen es sich um Übergangsbereiche zwischen dem Polysilicium vom p-Typ und dem Polysilicium vom n-Typ handelt, um eine Diode 21 zu bilden, die so konfiguriert ist, dass sie drei in Reihe geschaltete Dioden aufweist. An einem Verdrahtungsbereich 15b, der aus einem Polysilicium vom p-Typ hergestellt ist, ist eine zweite Gate-Kontaktstelle 19 ausgebildet, um die zweite Gate-Kontaktstelle 19 mit dem Verdrahtungsbereich 15b zu verbinden.
  • In einem Gate-Verdrahtungsbereich der aus einem Polysilicium vom n-Typ hergestellten Graben-Gate-Elektrode 15a einer ersten Steuerelektrode 1 ist kein Polysilicium vom p-Typ ausgebildet, so dass sich die identische Konfiguration mit jener der Halbleitervorrichtung gemäß 14 ergibt.
  • Dadurch wird in der gleichen Weise wie bei der Halbleitervorrichtung in 8 die Halbleitervorrichtung 100 mit einer Konfiguration geliefert, bei der eine Kathode der Diode 21, welche die Mehrzahl von in Reihe geschalteten Dioden aufweist, mit den zweiten Steuerelektroden 2 verbunden ist, eine Anode der Diode 21, welche die Mehrzahl von in Reihe geschalteten Dioden aufweist, mit der ersten Steuerelektrode 1 verbunden ist und das eine Ende eines Gate-Widerstands 22 mit dieser Verbindung zwischen der Diode 21 und der ersten Steuerelektrode 1 verbunden ist. Eine derartige Konfiguration kann die parasitäre Kapazität der Diode 21 im Vergleich zu jener der Halbleitervorrichtung in 14 verringern, indem die Mehrzahl von Dioden in Reihe geschaltet wird.
  • Die in den 14 und 15 dargestellten Halbleitervorrichtungen können zum Beispiel mittels der folgenden Schritte hergestellt werden. Die Graben-Gate-Elektrode 15a, die aus einem Polysilicium vom n-Typ hergestellt wird, wird an einem Halbleitersubstrat vom n--Typ abgeschieden und einer Photogravur unterworfen, um lediglich einen vorgegebenen Bereich des Gate-Verdrahtungsbereichs der zweiten Steuerelektrode 2 zu öffnen. In diesen Bereich werden Ionen von Störstellen des p-Typs injiziert, wie beispielsweise Bor (B), um den Verdrahtungsbereich 15b zu bilden, der aus einem Polysilicium vom p-Typ hergestellt wird.
  • Wie vorstehend beschrieben, ist es bei den Halbleitervorrichtungen gemäß der sechsten Ausführungsform möglich, die Diode 21, die zwischen der ersten Steuerelektrode 1 und der zweiten Steuerelektrode 2 anzuordnen ist, in dem IGBT-Element 20 einzubauen. Dies ermöglicht eine Erhöhung der Steuerbarkeit von dV/dt zum Zeitpunkt eines Einschaltens des IGBT-Elements 20 und eine Unterbindung des inkorrekten Einschaltens zum Zeitpunkt eines Ausschaltens des IGBT-Elements 20, ohne die Anzahl von Komponenten zu erhöhen. Ferner wird es dadurch ermöglicht, dass die Halbleitervorrichtung verkleinert wird und eine Halbleitervorrichtung mit einer hohen Zuverlässigkeit zur Verfügung gestellt wird, die keine Unterbrechung einer Verdrahtung zwischen dem IGBT-Element 20 und der Diode 21 verursacht.
  • Bei der ersten bis zur sechsten Ausführungsform wurde ein Material für das Halbleitersubstrat als Silicium beschrieben. Das Material für das Halbleitersubstrat ist jedoch nicht auf Silicium beschränkt, sondern es kann sich um Materialien handeln, wie beispielsweise Galliumnitrid, Siliciumcarbid, Aluminiumnitrid, Diamant sowie Galliumoxid.
  • Bezugszeichenliste
    • 1
    erste Steuerelektrode
    2
    zweite Steuerelektrode
    2a
    zweite Steuerelektrode
    3
    dritte Steuerelektrode
    6
    Emitter-Schicht vom n+-Typ
    7
    Basis-Schicht vom p-Typ
    7a
    erste Basis-Schicht vom p-Typ
    7b
    zweite Basis-Schicht vom p-Typ
    7c
    zweite Basis-Schicht vom n--Typ
    9
    Kontaktschicht vom p+-Typ
    10
    Drift-Schicht vom n--Typ
    12
    Kollektor-Schicht vom p-Typ
    14
    Gate-Isolierschicht
    15
    Graben-Gate-Elektrode
    15a
    Graben-Gate-Elektrode
    15b
    Verdrahtungsbereich
    15c
    Verdrahtungsbereich
    16
    Graben
    20
    IGBT-Element
    21
    Diode
    21a
    Diode
    21b
    Diode
    22
    Gate-Widerstand
    100
    Halbleitervorrichtung
  • ZITATE ENTHALTEN IN DER BESCHREIBUNG
  • Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
  • Zitierte Patentliteratur
    • WO 2015/162811 A [0009]

Claims (7)

  1. Halbleitervorrichtung, die Folgendes aufweist: - eine Drift-Schicht von einem ersten Leitfähigkeitstyp; - eine Basis-Schicht von einem zweiten Leitfähigkeitstyp, die auf einer oberen Oberflächenseite der Drift-Schicht angeordnet ist; - eine Emitter-Schicht vom ersten Leitfähigkeitstyp, die selektiv auf einer oberen Oberflächenseite der Basis-Schicht angeordnet ist; - ein Graben-Gate, das es ermöglicht, dass sich eine Graben-Gate-Elektrode über eine Gate-Isolierschicht in Kontakt mit der Emitter-Schicht, der Basis-Schicht und der Drift-Schicht befindet, wobei die Graben-Gate-Elektrode so eingebettet ist, dass sie von einer Oberflächenschicht der Emitter-Schicht bis zu der Drift-Schicht reicht; - ein Dummy-Graben-Gate, das es ermöglicht, dass sich eine Dummy-Graben-Gate-Elektrode über eine Gate-Isolierschicht in Kontakt mit der Basis-Schicht und der Drift-Schicht befindet, wobei die Dummy-Graben-Gate-Elektrode so eingebettet ist, dass sie von einer Oberflächenschicht der Basis-Schicht bis zu der Drift-Schicht reicht; - eine Kollektor-Schicht vom zweiten Leitfähigkeitstyp, die auf einer unteren Oberflächenseite der Drift-Schicht angeordnet ist; und - eine Diode, deren Anodenseite und Kathodenseite mit der Graben-Gate-Elektrode beziehungsweise der Dummy-Graben-Gate-Elektrode elektrisch verbunden sind.
  2. Halbleitervorrichtung, die Folgendes aufweist: - eine Drift-Schicht von einem ersten Leitfähigkeitstyp; - eine Basis-Schicht von einem zweiten Leitfähigkeitstyp, die selektiv auf einer oberen Oberflächenseite der Drift-Schicht angeordnet ist; - eine Emitter-Schicht vom ersten Leitfähigkeitstyp, die auf einer oberen Oberflächenseite der Basis-Schicht angeordnet ist; - ein Graben-Gate, das es ermöglicht, dass sich eine Graben-Gate-Elektrode über eine Gate-Isolierschicht in Kontakt mit der Emitter-Schicht, der Basis-Schicht und der Drift-Schicht befindet, wobei die Graben-Gate-Elektrode so eingebettet ist, dass sie von einer Oberflächenschicht der Emitter-Schicht bis zu der Drift-Schicht reicht; - ein Dummy-Graben-Gate, das es ermöglicht, dass sich eine Dummy-Graben-Gate-Elektrode über eine Gate-Isolierschicht in Kontakt mit der Drift-Schicht befindet, wobei die Dummy-Graben-Gate-Elektrode so eingebettet ist, dass sie von einer Oberflächenschicht der Drift-Schicht bis ins Innere der Drift-Schicht reicht; - eine Kollektor-Schicht vom zweiten Leitfähigkeitstyp, die auf einer unteren Oberflächenseite der Drift-Schicht angeordnet ist; und - eine Diode, deren Anodenseite und Kathodenseite mit der Graben-Gate-Elektrode beziehungsweise der Dummy-Graben-Gate-Elektrode elektrisch verbunden sind.
  3. Halbleitervorrichtung nach Anspruch 1 oder 2, die eine Mehrzahl von Dummy-Graben-Gates aufweist, wobei eine oder einige der Mehrzahl der Dummy-Graben-Gate-Elektroden mit einer Emitter-Elektrode elektrisch verbunden ist oder sind, die an der Emitter-Schicht angeordnet ist, und die andere/die anderen der Dummy-Graben-Gate-Elektroden mit der Kathodenseite der Diode elektrisch verbunden ist/sind.
  4. Halbleitervorrichtung nach einem der Ansprüche 1 bis 3, wobei - die Dummy-Graben-Gate-Elektrode aus einem Halbleiter vom ersten Leitfähigkeitstyp gebildet ist und einen Verdrahtungsbereich aufweist, der mit einer zweiten Gate-Kontaktstelle verbunden ist, die auf der oberen Oberflächenseite der Drift-Schicht angeordnet ist, und - die Diode aus einem pn-Übergang eines Halbleiters vom zweiten Leitfähigkeitstyp und des Halbleiters vom ersten Leitfähigkeitstyp gebildet ist, die in einem Teil des Verdrahtungsbereichs angeordnet sind.
  5. Halbleitervorrichtung nach einem der Ansprüche 1 bis 4, wobei die Diode eine Mehrzahl von in Reihe geschalteten Dioden aufweist.
  6. Halbleitervorrichtung nach einem der Ansprüche 1 bis 5, wobei die Graben-Gate-Elektrode über einen Widerstand mit der Anodenseite der Diode verbunden ist.
  7. Halbleitervorrichtung nach Anspruch 6, wobei - die Graben-Gate-Elektrode aus einem Halbleiter gebildet ist, der Störstellen enthält, und einen Verdrahtungsbereich aufweist, der mit einer ersten Gate-Kontaktstelle verbunden ist, die auf der oberen Oberflächenseite der Drift-Schicht angeordnet ist, und - der Widerstand aus einem Bereich gebildet ist, der in dem Verdrahtungsbereich angeordnet ist und eine geringere Störstellenkonzentration als jene in dem Graben-Gate aufweist.
DE112016006255.9T 2016-01-19 2016-10-06 Halbleitervorrichtung Pending DE112016006255T5 (de)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2016-007858 2016-01-19
JP2016007858 2016-01-19
PCT/JP2016/079734 WO2017126167A1 (ja) 2016-01-19 2016-10-06 半導体装置

Publications (1)

Publication Number Publication Date
DE112016006255T5 true DE112016006255T5 (de) 2018-10-04

Family

ID=59362701

Family Applications (1)

Application Number Title Priority Date Filing Date
DE112016006255.9T Pending DE112016006255T5 (de) 2016-01-19 2016-10-06 Halbleitervorrichtung

Country Status (5)

Country Link
US (1) US10192978B2 (de)
JP (1) JP6407455B2 (de)
CN (1) CN108463888B (de)
DE (1) DE112016006255T5 (de)
WO (1) WO2017126167A1 (de)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105226090B (zh) * 2015-11-10 2018-07-13 株洲中车时代电气股份有限公司 一种绝缘栅双极晶体管及其制作方法
DE102016117264B4 (de) * 2016-09-14 2020-10-08 Infineon Technologies Ag Leistungshalbleiterbauelement mit Steuerbarkeit von dU/dt
JP6589817B2 (ja) * 2016-10-26 2019-10-16 株式会社デンソー 半導体装置
JP6844228B2 (ja) * 2016-12-02 2021-03-17 富士電機株式会社 半導体装置および半導体装置の製造方法
US10256331B2 (en) * 2017-03-03 2019-04-09 Pakal Technologies, Inc. Insulated gate turn-off device having low capacitance and low saturation current
JP6729452B2 (ja) * 2017-03-06 2020-07-22 株式会社デンソー 半導体装置
CN109524396B (zh) * 2017-09-20 2023-05-12 株式会社东芝 半导体装置
JP6946219B2 (ja) * 2018-03-23 2021-10-06 株式会社東芝 半導体装置
US11373998B2 (en) 2018-03-28 2022-06-28 Mitsubishi Electric Corporation Semiconductor device with differences in crystallinity between components
JP7250473B2 (ja) * 2018-10-18 2023-04-03 三菱電機株式会社 半導体装置
JP7222758B2 (ja) * 2019-03-11 2023-02-15 株式会社東芝 半導体装置
JP7184681B2 (ja) * 2019-03-18 2022-12-06 株式会社東芝 半導体装置およびその制御方法
JP7434848B2 (ja) 2019-05-15 2024-02-21 富士電機株式会社 半導体装置
US11276686B2 (en) 2019-05-15 2022-03-15 Fuji Electric Co., Ltd. Semiconductor device
JP7346170B2 (ja) 2019-08-30 2023-09-19 株式会社東芝 半導体装置及び半導体モジュール
JP7331720B2 (ja) * 2020-02-06 2023-08-23 三菱電機株式会社 半導体装置
DE102020120679A1 (de) 2020-08-05 2022-02-10 Infineon Technologies Ag Eine vielzahl von gräben enthaltende halbleitervorrichtung
CN114551570B (zh) * 2022-02-18 2023-05-26 电子科技大学 一种低功耗功率器件

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015162811A1 (ja) 2014-04-21 2015-10-29 三菱電機株式会社 電力用半導体装置

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5285100A (en) * 1988-07-22 1994-02-08 Texas Instruments Incorporated Semiconductor switching device
JP2005327806A (ja) * 2004-05-12 2005-11-24 Fuji Electric Device Technology Co Ltd 絶縁ゲート型バイポーラトランジスタ
JP4867140B2 (ja) * 2004-07-01 2012-02-01 富士電機株式会社 半導体装置
JP5595067B2 (ja) * 2010-02-25 2014-09-24 富士電機株式会社 半導体装置
JP6056202B2 (ja) 2012-06-01 2017-01-11 富士電機株式会社 半導体装置、半導体装置の制御方法および半導体装置の評価方法
JP5989689B2 (ja) * 2014-01-27 2016-09-07 トヨタ自動車株式会社 半導体装置
US10217738B2 (en) * 2015-05-15 2019-02-26 Smk Corporation IGBT semiconductor device

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015162811A1 (ja) 2014-04-21 2015-10-29 三菱電機株式会社 電力用半導体装置

Also Published As

Publication number Publication date
WO2017126167A1 (ja) 2017-07-27
US20180323294A1 (en) 2018-11-08
CN108463888B (zh) 2021-03-26
JPWO2017126167A1 (ja) 2018-06-07
US10192978B2 (en) 2019-01-29
JP6407455B2 (ja) 2018-10-17
CN108463888A (zh) 2018-08-28

Similar Documents

Publication Publication Date Title
DE112016006255T5 (de) Halbleitervorrichtung
DE102015221061B4 (de) Halbleitervorrichtung
DE102009049051B4 (de) Halbleitervorrichtung mit IGBT und FWD auf demselben Substrat
DE102008052422B4 (de) Halbleitervorrichtung mit reduzierter Kapazität
DE102012216648B4 (de) Elektronische Schaltung mit einem Transistor mit einer Verarmungssteuerstruktur und Verfahren zum Betreiben eines Transistors
DE60028850T2 (de) Bipolartransistor mit isoliertem Gate
EP1320133B1 (de) IGBT mit Trench-Gate-Struktur
DE102015104504B4 (de) Grabentransistorbauelement
DE102016109235B4 (de) Elektrische baugruppe, die eine rückwärts leitende schaltvorrichtung und eine gleichrichtende vorrichtung enthält
DE102008011252A1 (de) Halbleitervorrichtung
DE102019214213A1 (de) Halbleitervorrichtung
DE112019000544T5 (de) Halbleitervorrichtung und leistungswandlungsvorrichtung
DE102012207878B4 (de) Halbleiterbauelement mit verbesserter Softness
DE102007030804A1 (de) Halbleitervorrichtung
DE102013100683A1 (de) Integrierte Schaltung einschliesslich Feldeffekttransistorstrukturen mit Gate- und Feldelektroden und Verfahren zum Herstellen und Betreiben einer integrierten Schaltung
DE102014103561A1 (de) Einstellbares transistorbauelement
DE112016004272B4 (de) Leistungswandlungsvorrichtung
DE102019215127A1 (de) Halbleitervorrichtung
DE112013004146T5 (de) Halbleitervorrichtung
DE102019205227A1 (de) Halbleitervorrichtung und Herstellungsverfahren für Halbleitervorrichtung
DE102013219499A1 (de) Halbleitervorrichtung
DE102006062077B4 (de) Halbleitervorrichtung
DE102014105353B4 (de) Halbleiterbauelement mit kompensationsgebieten
DE10127391B4 (de) Halbleiter-Vorrichtung
DE102017129955B4 (de) Halbleitervorrichtung mit einem barrierengebiet sowie elektrische vorrichtung

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R082 Change of representative

Representative=s name: MEISSNER BOLTE PATENTANWAELTE RECHTSANWAELTE P, DE

R084 Declaration of willingness to licence
R016 Response to examination communication