CN108463888A - 半导体装置 - Google Patents

半导体装置 Download PDF

Info

Publication number
CN108463888A
CN108463888A CN201680078695.2A CN201680078695A CN108463888A CN 108463888 A CN108463888 A CN 108463888A CN 201680078695 A CN201680078695 A CN 201680078695A CN 108463888 A CN108463888 A CN 108463888A
Authority
CN
China
Prior art keywords
layer
gate
diode
trench
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201680078695.2A
Other languages
English (en)
Other versions
CN108463888B (zh
Inventor
奥田聪志
古川彰彦
川上刚史
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of CN108463888A publication Critical patent/CN108463888A/zh
Application granted granted Critical
Publication of CN108463888B publication Critical patent/CN108463888B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0617—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type
    • H01L27/0629—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type in combination with diodes, or resistors, or capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0641—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region without components of the field effect type
    • H01L27/0647—Bipolar transistors in combination with diodes, or capacitors, or resistors, e.g. vertical bipolar transistor and bipolar lateral transistor and resistor
    • H01L27/0652—Vertical bipolar transistor in combination with diodes, or capacitors, or resistors
    • H01L27/0658—Vertical bipolar transistor in combination with resistors or capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0641—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region without components of the field effect type
    • H01L27/0647—Bipolar transistors in combination with diodes, or capacitors, or resistors, e.g. vertical bipolar transistor and bipolar lateral transistor and resistor
    • H01L27/0652—Vertical bipolar transistor in combination with diodes, or capacitors, or resistors
    • H01L27/0664—Vertical bipolar transistor in combination with diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H01L29/4238—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the surface lay-out
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

半导体装置具备：p型基极层(7a、7b)，设置于n型漂移层(10)的表面侧；n型发射极层(6)，设置于p型基极层(7a)的表面侧；第1控制电极(1)，具有以从n型发射极层(6)的表层到达n型漂移层(10)的方式埋设的沟槽栅电极(15)；第2控制电极(2)，具有以从p型基极层(7b)到达n型漂移层(10)的方式埋设的沟槽栅电极(15)；p型集电极层(12)，设置于n型漂移层(10)的背面侧；以及二极管(21)，对第1控制电极(1)连接阳极侧，对第2控制电极(2)连接阴极侧。能够提高利用栅极电阻的dV/dt的控制性。

Description

半导体装置
技术领域
本发明涉及具有沟槽栅极的半导体装置。
背景技术
在工业用逆变器、家用电气设备等中，使用搭载有功率半导体元件的功率模块等半导体装置。特别，搭载有沟槽栅型IGBT(Insulated Gate Bipolar Transistor：绝缘栅极双极性晶体管)的半导体装置由于具有优良的控制性、节能性而被广泛使用。
沟槽栅型IGBT在具有形成于n型漂移层的表层部的p型基极层的半导体基板的表面上按照条纹状形成，具有以贯通p型基极层而到达n型漂移层的方式形成的沟槽栅极。与一部分的沟槽栅极的侧面相接地形成n型发射极层，在与n型发射极层相接的沟槽栅极的侧面的p型基极层中形成沟道。在剩余的沟槽栅极的侧面，不形成n型发射极层，在与侧面相接的p型基极层中，在沟槽栅型IGBT成为接通状态时，积蓄空穴(hole)。由于在侧面未形成n型发射极层而在侧面未形成沟道的沟槽栅极被称为虚设沟槽栅极。另外，在侧面形成沟道的沟槽栅极由于通过栅极驱动电路被施加栅极电压而被称为有效(active)沟槽栅极。进而，将虚设沟槽栅极中的、与有效沟槽栅极同样地通过栅极驱动电路被施加栅极电压的虚设沟槽栅极称为有效虚设沟槽栅极。
在作为以往的半导体装置的沟槽栅型IGBT中，将虚设沟槽栅极的一部分与栅极端子连接而作为有效虚设沟槽栅极，将剩余部分与发射极端子连接而作为虚设沟槽栅极。由此，相比于未将有效虚设沟槽栅极与栅极端子连接的情况，增大栅极-集电极之间的寄生电容。其结果，以使作为IGBT的导通时的集电极电压的时间变化的dV/dt与以往等同的方式，减小栅极电阻，来减小作为集电极电流的时间变化的dI/dt，而降低恒定dV/dt下的导通损失(参照例如专利文献1)。
现有技术文献
专利文献
专利文献1：国际公开第2015/162811号
发明内容
在专利文献1记载的以往的半导体装置中，将有效虚设沟槽栅极与在侧面形成有沟道的有效沟槽栅极一起连接到栅极端子，所以在以同一dV/dt导通的情况下，能够减小栅极电阻。然而，栅极-集电极之间的寄生电容中的、有效虚设沟槽栅极所引起的寄生电容中积蓄的电荷所致的电流在IGBT导通时不经由栅极电阻而对栅极-发射极间电容进行充电，所以有dV/dt变得过大的情况，存在利用栅极电阻的dV/dt的控制性变差这样的问题。
本发明是为了解决如上述的问题而完成的，其目的在于提供一种抑制不经由栅极电阻而对栅极-发射极间电容进行充电的电流并提高利用栅极电阻的dV/dt的控制性的半导体装置。
本发明的半导体装置具备：第1导电类型的漂移层；第2导电类型的基极层，设置于所述漂移层的表面侧；第1导电类型的发射极层，选择性地设置于所述基极层的表面侧；沟槽栅极，以从所述发射极层的表层到达所述漂移层的方式埋设的沟槽栅电极隔着栅极绝缘膜与所述发射极层、所述基极层及所述漂移层相接；虚设沟槽栅极，以从所述基极层的表层到达所述漂移层的方式埋设的虚设沟槽栅电极隔着栅极绝缘膜与所述基极层及所述漂移层相接；第2导电类型的集电极层，设置于所述漂移层的背面侧；以及二极管，对所述沟槽栅电极电连接阳极侧，对所述虚设沟槽栅电极电连接阴极侧。
根据本发明所涉及的半导体装置，抑制不经由栅极电阻而对栅极-发射极间电容进行充电的电流，所以能够提高利用栅极电阻的dV/dt的控制性。
附图说明
图1是示出本发明的实施方式1中的半导体装置的示意剖面图。
图2是示出本发明的实施方式1中的其他半导体装置的示意剖面图。
图3是示出构成本发明的实施方式1中的半导体装置的IGBT元件的放大剖面构造图。
图4是示出构成以往的半导体装置的IGBT元件的放大剖面构造图。
图5是示出以往的半导体装置和本发明的实施方式1中的半导体装置的等价电路的电路图。
图6是示出构成以往的半导体装置的IGBT元件的栅极电阻和dV/dt的关系以及导通时的栅极-发射极间电压波形的测定结果的图。
图7是示出构成本发明的实施方式1中的其他结构的半导体装置的IGBT元件的放大剖面构造图。
图8是示出构成本发明的实施方式2中的半导体装置的IGBT元件的放大构造剖面。
图9是示出构成本发明的实施方式2中的其他结构的半导体装置的IGBT元件的放大构造剖面。
图10是示出构成本发明的实施方式3中的半导体装置的IGBT元件的放大构造剖面图。
图11是示出构成本发明的实施方式3中的半导体装置的IGBT元件的元件周边部的放大构造剖面图。
图12是示出构成本发明的实施方式4中的半导体装置的IGBT元件的放大构造剖面图。
图13是示出构成本发明的实施方式5中的半导体装置的IGBT元件的放大构造剖面图。
图14是示出构成本发明的实施方式6中的半导体装置的IGBT元件的元件周边部的放大构造剖面图。
图15是示出构成本发明的实施方式6中的其他结构的半导体装置的IGBT元件的元件周边部的放大构造剖面图。
(附图标记说明)
1：第1控制电极；2、2a：第2控制电极；3：第3控制电极；6：n+型发射极层；7：p型基极层；7a：第1p型基极层、7b；第2p型基极层、7c：第2n-型基极层；9：p+型接触层；10：n-型漂移层；12：p型集电极层；14：栅极绝缘膜；15、15a：沟槽栅电极；15b、15c：布线部；16：沟槽；20：IGBT元件；21、21a、21b：二极管；22：栅极电阻；100：半导体装置。
具体实施方式
实施方式1.
首先，说明本发明的实施方式1中的半导体装置的结构。图1是示出本发明的实施方式1中的半导体装置的示意剖面图。
在以下的说明中，n以及p表示半导体的导电类型，在本发明中，将第1导电类型设为n型、将第2导电类型设为p型而进行说明。另外，n-表示杂质浓度比n低，n+表示杂质浓度比n高。同样地，p-表示杂质浓度比p低，p+表示杂质浓度比p高。
在图1中，半导体装置100具备沟槽栅型的IGBT元件20、二极管21、以及栅极电阻22。IGBT元件20、二极管21、以及栅极电阻22被接合到在基板24上形成图案的电极(未图示)上。基板24固定于由陶瓷、树脂形成的绝缘件25上，绝缘件25固定于铜、铝等热传导率高的金属板26上，将这些整体用壳体28覆盖，在壳体28的内部，封入密封树脂27。进而，在壳体28，设置有向壳体28的外部露出的栅极端子30、发射极端子31、集电极端子32。IGBT元件20和二极管21通过由铜、铝等高导电率的金属材料构成的导线、板等布线23a连接，二极管21和栅极电阻22通过布线23b连接。另外，IGBT元件20的发射极电极4和发射极端子31通过布线23d连接，IGBT元件20的集电极电极5和集电极端子32通过布线23e连接。进而，栅极端子30和栅极电阻22通过布线23c连接。
此外，如图1所示，布线23a～布线23e不限于由导线、板等构成的布线，也可以是构图于基板24的布线。另外，层叠基板24、绝缘件25、金属板26的结构不限于此，例如，也可以是将IGBT元件20直接接合到金属板26而易于使IGBT元件20冷却的结构等其他结构。进而，既可以是无栅极电阻22的结构的半导体装置100，也可以是使用者将栅极电阻连接到栅极端子而使用的结构的半导体装置100。
另外，二极管21和栅极电阻22也可以形成于IGBT元件20内。或者，也可以将二极管21形成于IGBT元件20内，在半导体装置100的外部，与栅极端子30连接地设置栅极电阻22。
图2是示出本发明的实施方式1中的其他半导体装置的示意剖面图。在图2中，附加有与图1相同的符号的部分表示同一或者对应的结构，省略其说明。图2是示出将二极管21和栅极电阻22形成于IGBT元件20内的情况、将二极管21形成于IGBT元件20内而将栅极电阻22设置于半导体装置100的外部的情况的半导体装置100的剖面图。
IGBT元件20的集电极电极被接合到金属板26，IGBT元件20被固定于金属板26，而设置于壳体28内。在壳体28内，封入有密封树脂27。在IGBT元件20内，内置有二极管以及栅极电阻、或者仅内置有二极管。这些二极管、栅极电阻能够通过半导体工艺与IGBT元件20一体地形成。例如，能够通过在IGBT元件20内的栅极布线部中形成pn结来形成二极管，能够通过调整IGBT元件20内的栅极布线部的杂质浓度来形成栅极电阻。
图3是示出构成本发明的实施方式1中的半导体装置的IGBT元件的放大剖面构造图。在图3中，以IGBT元件20的构造为中心，详细示出图1所示的半导体装置100，二极管21以及栅极电阻22用电路记号简化表示。图3所示的IGBT元件20是IGBT元件的活性区域中的、相对沟槽栅极的长度方向垂直的方向的剖面图。另外，图3的被虚线A-A和虚线B-B夹住的范围是单位IGBT，IGBT元件20是通过在纸面左右方向上排列形成多个单位IGBT而构成的。
在图3中，在IGBT元件20中，在由n-型半导体基板构成的n-型漂移层10的表面侧，形成有p型基极层7和n型载流子积蓄层8，且贯通p型基极层7以及n型载流子积蓄层8而形成有多个沟槽16。此外，n型载流子积蓄层8并非一定需要，而也可以是无n型载流子积蓄层8的结构。在各沟槽16的内壁形成栅极绝缘膜14，在各沟槽16的内部隔着栅极绝缘膜14埋设由包含n型杂质或者p型杂质的多晶硅构成的沟槽栅电极15，而构成沟槽栅极。即，各沟槽栅极是从n-型半导体基板的表层贯通到n-型半导体基板的内部而设置的。此外，在本发明中，表层是指，位于n-型半导体基板的形成有p型基极层7的一侧的面的表面的区域。如图3所示，沟槽栅极被区分为作为有效沟槽栅极的第1控制电极1、和作为有效虚设沟槽栅极的第2控制电极2。
在本发明中，将由于在侧面未形成沟道而不作为栅极发挥功能的沟槽栅极称为虚设沟槽栅极，将虚设沟槽栅极中的、与有效沟槽栅极同样地从栅极驱动电路被施加栅极电压的虚设沟槽栅极称为有效虚设沟槽栅极。另一方面，在侧面形成沟道而作为栅极发挥功能的沟槽栅极还有被简称为沟槽栅极的情况，但由于从栅极驱动电路被施加栅极电压，所以在明确与虚设沟槽栅极、有效虚设沟槽栅极的区分的情况下，称为有效沟槽栅极。
另外，在有效沟槽栅极和虚设沟槽栅极中需要特别区分沟槽栅电极15的情况下，将有效沟槽栅极的沟槽栅电极15称为有效沟槽栅电极，将虚设沟槽栅极的沟槽栅电极15称为虚设沟槽栅电极。进而，在需要区分被施加栅极电压的有效虚设沟槽栅极的沟槽栅电极15的情况下，称为有效虚设沟槽栅电极。
在p型基极层7的与第1控制电极1相接的表层部的一部分的区域，形成有n+型发射极层6和p+型接触层9，n+型发射极层6与有效沟槽栅极的沟槽16的侧面相接地形成。即，具有单侧或者两侧的侧面与n+型发射极层6相接的沟槽16的沟槽栅极是有效沟槽栅极，在本实施方式1中，有效沟槽栅极是第1控制电极1。另一方面，在有效虚设沟槽栅极的沟槽16的侧面，未形成n+型发射极层6。即，不具有与n+型发射极层6相接的沟槽16的沟槽栅极是有效虚设沟槽栅极，在本实施方式1中，有效虚设沟槽栅极是第2控制电极2。另外，p型基极层7被区分为与作为有效沟槽栅极的第1控制电极1相接的第1p型基极层7a、和未与第1控制电极1相接且被作为有效虚设沟槽栅极的第2控制电极2包围的第2p型基极层7b。
p+型接触层9与n+型发射极层6相接地设置。在p+型接触层9以及n+型发射极层6的一部分的表面上设置有发射极电极4，p+型接触层9和n+型发射极层6与发射极电极4接触。在p+型接触层9以及n+型发射极层6的剩余的表面上，形成有与发射极电极4绝缘的层间绝缘膜13。层间绝缘膜13还形成于包括第1控制电极1和第2控制电极2的各沟槽栅极上、以及第2p型基极层7b上，使他们与发射极电极4绝缘。
在由n-型半导体基板构成的n-型漂移层10的背面侧，形成n型缓冲层11以及p型集电极层12。进而，在p型集电极层12上，形成集电极电极5。
第1控制电极1与设置于IGBT元件20的表面的第1栅极焊盘(未图示)连接，第2控制电极2与设置于IGBT元件20的表面的第2栅极焊盘(未图示)连接，构成IGBT元件20。
在第1栅极焊盘与第2栅极焊盘之间，以使第1栅极焊盘侧成为阳极、使第2栅极焊盘侧成为阴极的方式，连接二极管21。即，如图3所示，对第1控制电极1侧连接二极管21的阳极，对第2控制电极2侧连接二极管21的阴极。另外，第1栅极焊盘与栅极电阻22的一端连接。栅极电阻22的另一端与设置于半导体装置100的壳体28的栅极端子30连接。此外，在半导体装置100不具有栅极电阻22的结构的情况下，第1栅极焊盘与栅极端子30连接。
另外，发射极电极4与设置于半导体装置100的壳体28的发射极端子31连接，集电极电极5与设置于半导体装置100的壳体28的集电极端子32连接。
如以上所述，构成半导体装置100。
接下来，说明半导体装置100的动作。
在半导体装置100的发射极端子31与集电极端子32之间，以使集电极端子32侧成为高电压的方式，施加主电压Vce。在从设置于半导体装置100的外部的栅极驱动电路对半导体装置100的栅极端子30施加正电压时，在与第1控制电极1的沟槽16的侧面相接的第1p型基极层7a中形成反型层，沟道打开。之后，电子从n+型发射极层6被注入到n-型漂移层10，通过n型缓冲层11，到达p型集电极层12。此时，为了满足电荷中性条件，空穴(hole)从p型集电极层12被注入到n-型漂移层10。从p型集电极层12注入的空穴的一部分从第1p型基极层7a通过p+型接触层9，从发射极电极4流出到IGBT元件20的外部。
另一方面，未从发射极电极4流出到IGBT元件20的外部的一部分的空穴到达第2p型基极层7b，积蓄于第2p型基极层7b内。在第2p型基极层7b内积蓄的空穴的一部分作为空穴电流流入到第1p型基极层7a。其结果，第1p型基极层7a的沟道部分的载流子密度增加，传导率调制效果增强，所以IGBT元件20的导通损失降低。
然而，在第2p型基极层7b内积蓄的空穴在IGBT元件20导通时使第2p型基极层7b的电位过渡地上升。在第2控制电极2的沟槽16的内壁形成有栅极绝缘膜14，所以第2p型基极层7b和第2控制电极2的沟槽栅电极15形成静电电容。因此，与第2p型基极层7b的电位上升相伴的变位电流要经由第2控制电极2流入到第1控制电极1。但是，由于在第2控制电极2与第1控制电极1之间，以使第2控制电极2侧成为阴极的方式连接有二极管21，所以要经由第2控制电极2流入到第1控制电极1的变位电流被二极管21阻止而无法流入到第1控制电极1。其结果，流入到第1控制电极1的电流仅成为通过栅极端子30从外部的栅极驱动电路供给的电流，所以能够用栅极电阻22的电阻值控制IGBT元件20的导通时间，能够提高控制性。即，能够提高作为IGBT元件20的集电极电压的时间变化率的dV/dt的导通时的控制性。
接下来，关于本发明的半导体装置100的作用效果，与在第1控制电极1与第2控制电极2之间未连接二极管21的以往的半导体装置进行比较，更详细地说明。
图4是示出构成以往的半导体装置的IGBT元件的放大剖面构造图。图4的半导体装置200成为从图3所示的半导体装置100去除二极管21，连接第1控制电极1和第2控制电极2，并对该连接部位连接栅极电阻22的结构。除了去除二极管21以外，与图3的半导体装置100相同。
图5是示出以往的半导体装置和本发明的实施方式1中的半导体装置的等价电路的电路图。图5(a)～(d)分别示出半桥电路的下侧支路。图5(a)是用以往的半导体装置200构成半桥电路的下侧支路的等价电路，图5(c)是用本发明的半导体装置100构成半桥电路的下侧支路的等价电路。另外，图5(b)是示出以往的半导体装置200导通时的第2p型基极层7b发生电位上升的情形的电路图，图5(d)是示出本发明的半导体装置100导通时的第2p型基极层7b发生电位上升的情形的电路图。
在图5(a)～(d)的各个中，与IGBT元件20并联地连接续流二极管40，续流二极管40的阳极与发射极端子31连接，续流二极管40的阴极与集电极端子32连接。在IGBT元件20的发射极端子31与集电极端子32之间，以使集电极端子32侧成为高电位的方式，施加主电压Vce。从半导体装置200以及半导体装置100的外部的栅极驱动电路，对发射极端子31与栅极端子30之间，以使栅极端子30侧成为高电位的方式，施加栅极电压Vge。栅极电压Vge经由栅极电阻22被施加到IGBT元件20的发射极-栅极之间。
在图5(a)～(d)的各个中，用虚线的布线示出IGBT元件20的寄生电容分量。Cgc1是第1控制电极1与集电极电极5之间的静电电容。另外，Cgc2是第2控制电极2与集电极电极5之间的静电电容。进而，Cge是第1控制电极1与发射极电极4之间的静电电容。另外，图5(b)以及图5(d)所示的ΔVdp是在IGBT元件20导通时，在第2p型基极层7b中积蓄空穴而发生的电位上升。
首先，说明图5(a)的以往的半导体装置200。在从半导体装置200的外部的栅极驱动电路被施加栅极电压Vge时，与图3所示的本发明的半导体装置100同样地，从图4的p型集电极层12注入的空穴中的、未从发射极电极4排出到IGBT元件20的外部的空穴在第2p型基极层7b内积蓄，发生电位上升ΔVdp。如图5(b)所示，ΔVdp与在寄生电容Cgc2与IGBT元件20的集电极电极5之间以使集电极电极5侧成为低电位的方式连接的直流电源等价。
如图5(b)所示，如果在IGBT元件20导通时发生电位上升ΔVdp，则从IGBT元件20的集电极流过对寄生电容Cgc2进行充电的变位电流Id。变位电流Id通过寄生电容Cgc2和栅极布线，对寄生电容Cge进行充电，而从IGBT元件20的发射极流出。
在由于变位电流Id而流入到寄生电容Cge的电流量增加时，与第1控制电极1相接的第1p型基极层7a的沟道快速打开，所以IGBT元件20的导通被高速化。变位电流Id不通过栅极电阻22而流入到寄生电容Cge，所以难以通过调整栅极电阻22的电阻值来控制IGBT元件20的导通时间。即，积蓄于第2p型基极层7b的空穴使得流过对IGBT元件20的栅极-发射极之间的寄生电容Cge进行充电而使导通变快的变位电流Id，所以产生利用栅极电阻22的作为IGBT元件20的集电极电压的时间变化率的dV/dt的控制性降低这样的问题。在dV/dt过大时，成为噪声、浪涌的原因，所以需要通过栅极电阻22适当地控制dV/dt。
图6是示出构成以往的半导体装置的IGBT元件的栅极电阻和dV/dt的关系以及导通时的栅极-发射极间电压波形的测定结果的图。图6(a)是示出使作为以往的半导体装置的IGBT元件的栅极电阻值从0Ω增加的情况的dV/dt的测定结果的图，图6(b)是示出比图6(a)所示的dV/dt表示极小值的栅极电阻值大的栅极电阻值、即dV/dt从极小值开始增大的栅极电阻值下的导通时的栅极-发射极间电压波形的测定结果的图。
如图6(a)所示，随着使栅极电阻22的电阻值从0Ω变大，dV/dt变小，但dV/dt在某个栅极电阻值下成为极小值，之后，随着使栅极电阻值变大，dV/dt变大。这样在以往的半导体装置200中，得到即使调整栅极电阻22的电阻值也无法充分地控制dV/dt这样的结果。如图6(b)所示，伴随从导通开始起的栅极-发射极间寄生电容的充电，栅极-发射极间电压逐渐增加，但在即使增大栅极电阻22的电阻值dV/dt也不变小的栅极电阻值下，如图6(b)中的由波线包围的区域所示，确认发生栅极-发射极间电压的急剧的电压上升。该现象是如上所述由于通过变位电流Id对寄生电容Cge进行充电而发生的，认为该急剧的栅极-发射极间电压的变化引起大的dV/dt。即，在以往的半导体装置200中，无法阻止通过变位电流Id对寄生电容Cge进行充电，所以产生利用栅极电阻22的dV/dt的控制性降低这样的问题。
另外，在以往的半导体装置200中，有在IGBT元件20截止时残留于第2p型基极层7b的空穴与导通时同样地作为变位电流Id流入到寄生电容Cge的情况，有可能在IGBT元件20截止时发生误触发。
另一方面，如图3所示，在本发明的半导体装置100中，在第2控制电极2与第1控制电极1之间，以使第1控制电极1侧成为阳极、使第2控制电极2侧成为阴极的方式，连接二极管21，所以等价电路如图5(c)所示。通过成为这样的结构，即使在IGBT元件20导通时空穴积蓄到第2p型基极层7b而发生第2p型基极层7b的电位上升ΔVdp，由于ΔVdp而要发生的变位电流被二极管21阻止从而不会流过。其结果，如图5(d)所示，不会流过对寄生电容Cge进行充电的变位电流，能够用栅极电阻22控制寄生电容Cge的充电电流。即，能够通过栅极电阻22，控制IGBT元件20的导通时的dV/dt。其结果，半导体装置100的制造者、使用者能够通过内置于半导体装置100的栅极电阻22、或者与半导体装置100的栅极端子30连接的外部的栅极电阻，任意地设定IGBT元件20的dV/dt，半导体装置100的使用方便性提高。
另外，积蓄于第2p型基极层7b的空穴难以从第2p型基极层7b被排出，所以作为空穴电流从第2p型基极层7b流入到第1p型基极层7a的空穴增加，传导率调制效果被增强而IGBT元件20的导通损失降低。进而，IGBT元件20的截止时的变位电流也被阻止，所以Cge不会被变位电流充电，能够抑制发生误触发。
此外，严密而言，在对二极管21施加成为逆电压的ΔVdp的情况下，在阳电极与阴电极之间有寄生电容。但是，如比较图5(a)和图5(c)可知，即使考虑二极管21的寄生电容，由于在图5(c)中，通过IGBT元件20的寄生电容Cgc2的路径的静电电容更小，所以能够减小由于第2p型基极层7b的电位上升ΔVdp而流过的变位电流Id。特别，通过作为二极管21使用寄生电容小的小型的二极管，能够事实上忽略二极管21的寄生电容。
图7是示出构成本发明的实施方式1中的其他结构的半导体装置的IGBT元件的放大剖面构造图。在图3所示的半导体装置中，连接多个第2控制电极2，并对该连接部位连接二极管21的阴极，但在图7所示的半导体装置100中，对各个第2控制电极2分别连接二极管21的阴极，对连接各二极管21的阳极的连接部位连接第1控制电极1。
图7所示的半导体装置100的等价电路也如图5(c)以及图5(d)所示，得到与图3所示的本发明的半导体装置同样的作用效果。如图7所示在各第2控制电极2中分别设置二极管21的结构例如适合于通过半导体工艺在IGBT元件20内形成二极管21的结构的半导体装置100。
如以上所述，根据本实施方式1的半导体装置100，在第2控制电极2与第1控制电极1之间，以使第1控制电极1侧成为阳极、使第2控制电极2侧成为阴极的方式，设置有二极管21。通过该结构，阻止第2p型基极层7b的电位上升ΔVdp所致的变位电流Id向Cge流入，所以得到能够在提高IGBT元件20导通时的dV/dt的控制性的同时防止在IGBT元件20截止时发生误触发这样的效果。另外，得到流入到第1p型基极层7a的空穴增加而IGBT元件20的导通损失变少这样的效果。其结果，能够得到节能性优良、并且使用方便性高且可靠性高的半导体装置。
实施方式2.
图8是示出构成本发明的实施方式2中的半导体装置的IGBT元件的放大构造剖面。在图8中，附加有与图1相同的符号的部分表示同一或者对应的结构，省略其说明。相比于本发明的实施方式1，串联地连接多个二极管的结构相异。在本发明的实施方式2中，说明与本发明的实施方式1相异的部分，省略关于同一或者对应的部分的说明。
在图8中，二极管21是在同一方向上串联地连接多个二极管而构成的。即，二极管的阳极与其他二极管的阴极连接，其他二极管的阳极与另外的其他二极管的阴极连接。因此，串联地连接多个二极管而构成的二极管21在一端具有阳极，在另一端具有阴极。
连接多个第2控制电极2，并对其连接部位连接将多个二极管串联连接而成的二极管21的阴极。另外，对将多个二极管串联连接而成的二极管21的阳极，连接第1控制电极1。
在图8所示的半导体装置100中，也如在实施方式1中的说明，即使由于积蓄于第2p型基极层7b的空穴而发生电位上升ΔVdp，由于能够通过将多个二极管串联连接而成的二极管21，阻止对寄生电容Cge进行充电的变位电流，所以能够提高IGBT元件20的dV/dt的控制性。
进而，串联地连接多个二极管而构成二极管21，所以能够减小各二极管的寄生电容所致的二极管21整体的合成寄生电容，能够更大幅地抑制要利用二极管的寄生电容流过的变位电流Id。
图9是示出构成本发明的实施方式2中的其他结构的半导体装置的IGBT元件的放大构造剖面。在图9中，附加有与图8相同的符号的部分表示同一或者对应的结构，省略其说明。图9的半导体装置相比于图8的半导体装置，与将多个二极管21a串联连接而构成的二极管独立地对各第2控制电极2的各个连接二极管21b的结构相异。
在图9中，对半导体装置100的各第2控制电极2分别连接二极管21b的阴极，对连接多个二极管21b的阳极的连接部位，连接将多个二极管串联连接而构成的二极管21a的阴极。另外，第1控制电极1与将多个二极管串联连接而构成的二极管21a的阳极连接。
在图9所示的半导体装置100中，也如在实施方式1中的说明，即使由于积蓄于第2p型基极层7b的空穴发生电位上升ΔVdp，也能够通过将多个二极管串联连接而成的二极管21a、以及与各第2控制电极2连接的二极管21b，阻止对寄生电容Cge进行充电的变位电流，所以能够提高IGBT元件20的dV/dt的控制性。
另外，与图8所示的半导体装置同样地，将多个二极管串联连接而构成二极管21a，所以能够减小二极管21a的合成寄生电容。进而，二极管21a与和各第2控制电极2连接的二极管21b串联地连接，所以能够进一步减小二极管21a和二极管21b的合成寄生电容。其结果，能够更大幅地抑制要利用二极管的寄生电容流过的变位电流Id。
在本实施方式2所涉及的半导体装置100中，在第1控制电极1与第2控制电极2之间连接的多个二极管的连接方式不限于图8以及图9所示的结构。例如，在图8中，二极管21是将4个二极管直接连接而构成的，但二极管的数量只要是2个以上，则既可以更多也可以更少。同样地，在图9中，二极管21a是将2个二极管串联连接而构成的，但二极管的数量也可以更多。另外，在图9中，与各第2控制电极2连接的二极管21b也可以是将多个二极管串联连接而构成的二极管。
如以上所述，根据本实施方式2所涉及的半导体装置，将多个二极管串联连接而连接于第1控制电极1与第2控制电极2之间，所以能够提高由于第2p型基极层7b的电位上升而发生的变位电流的阻止能力，得到能够进一步提高IGBT元件20的dV/dt的控制性这样的效果。
实施方式3.
图10是示出构成本发明的实施方式3中的半导体装置的IGBT元件的放大构造剖面图。另外，图11是示出构成本发明的实施方式3中的半导体装置的IGBT元件的元件周边部的放大构造剖面图。在图10以及图11中，附加有与图3相同的符号的部分表示同一或者对应的结构，省略其说明。相比于本发明的实施方式1，在第1控制电极1与二极管21的阳极之间设置有内置栅极电阻33的结构相异。此外，
图11是第1控制电极1中的剖面图。
在图10中，内置栅极电阻33形成于构成第1控制电极1的有效沟槽栅极的沟槽栅电极15的元件周边部。具体而言，在形成于IGBT元件的活性区域的沟槽栅电极15与连接第1控制电极1的第1栅极焊盘之间，形成使沟槽栅电极15的杂质浓度比活性区域降低的区域，由此制作内置栅极电阻33。
如图11所示，构成IGBT元件20的第1控制电极1的沟槽栅电极15在元件周边部被抬到元件上部而形成栅极布线部，沟槽栅电极15的栅极布线部与第1栅极焊盘18连接。在沟槽栅电极15的栅极布线部的一部分，形成使多晶硅包含的n型或者p型的杂质浓度比活性区域中的杂质浓度降低的区域，该区域构成内置栅极电阻33。此外，在图11中，在元件周边部的沟槽栅电极15的栅极布线部以及内置栅极电阻33的下侧，为了起到IGBT元件20的终端功能，形成p型阱层17，使从活性区域延伸到元件周边部的耗尽层终止。
内置栅极电阻33的电阻值能够通过调整沟槽栅电极15内的多晶硅包含的杂质浓度而任意地设定。或者，能够通过调整形成内置栅极电阻33的区域的长度而任意地设定。内置栅极电阻33的电阻值被调整为与二极管21的正向电压下降所致的电阻分量等同。
在实施方式1的图3所示的半导体装置中，对第2控制电极2连接二极管21的阴极，连接二极管21的阳极和第1控制电极1，对该连接部位连接栅极电阻22的一端，使栅极电阻22的另一端与栅极端子30连接。因此，在栅极端子30与第2控制电极2之间，除了栅极电阻22以外，还加上二极管21的正向电压下降量的电阻分量。另一方面，在栅极端子30与第1控制电极1之间，仅连接栅极电阻22，所以在第1控制电极1和第2控制电极2中，施加到栅极端子30的栅极电压所致的充放电速度不同。其结果，电场集中到形成于一部分的沟槽16的内壁的栅极绝缘膜14的底部，所以有栅极绝缘膜14的绝缘耐压的可靠性降低的可能性。
另一方面，在本实施方式3所涉及的半导体装置100中，由于将内置栅极电阻33的电阻值调整为与二极管21的正向电压下降所致的电阻分量等同而制作，所以对栅极端子30施加栅极电压时的、第1控制电极1和第2控制电极2的充放电速度成为等同，向形成于一部分的沟槽16的内壁的栅极绝缘膜14的底部的电场集中被缓和。因此，得到能够提高栅极绝缘膜14的绝缘耐压的可靠性这样的效果。
实施方式4.
图12是示出构成本发明的实施方式4中的半导体装置的IGBT元件的放大构造剖面图。在图12中，附加有与图3相同的符号的部分表示同一或者对应的结构，省略其说明。相比于本发明的实施方式1，虚设沟槽栅极的一部分与发射极端子31连接而未作为有效虚设沟槽栅极的结构相异。
在图12中，作为第1控制电极1的相邻的虚设沟槽栅极的第3控制电极3与发射极端子31连接。因此，相比于实施方式1的图3所示的半导体装置，作为与二极管21的阴极连接的有效虚设沟槽栅极的第2控制电极2的数量减少。
此外，将与发射极端子31连接的虚设沟槽栅极称为第3控制电极3，第3控制电极3不限于与第1控制电极1相邻的虚设沟槽栅极，可以是任意的虚设沟槽栅极。另外，与发射极端子31连接的第3控制电极3的数量也可以是任意个，只要虚设沟槽栅极中的至少1个是不与发射极端子31连接而作为被施加栅极电压的有效虚设沟槽栅极的第2控制电极2即可。
本实施方式4的半导体装置100通过使第3控制电极3与发射极端子31连接，能够降低IGBT元件20的栅极-集电极之间的静电电容和栅极-发射极之间的静电电容，所以能够增加开关速度，降低开关损失。另外，与栅极端子30连接的控制电极的数量减少，所以能够降低为了对各控制电极进行充放电而所需的栅极电流量。其结果，能够减小设置于半导体装置100的外部的栅极驱动电路的输出容量(output capacity)，得到能够使搭载有半导体装置100以及栅极驱动电路等周边电路的设备小型化这样的效果。
实施方式5.
图13是示出构成本发明的实施方式5中的半导体装置的IGBT元件的放大构造剖面图。在图13中，附加有与图3相同的符号的部分表示同一或者对应的结构，省略其说明。相比于本发明的实施方式1，代替第2p型基极层而设置有第2n-型基极层7c的结构相异。此外，与第2n-型基极层7c相接的沟槽栅极也是虚设沟槽栅极，在被施加栅极电压的情况下，称为有效虚设栅极。作为有效虚设沟槽栅极的第2控制电极2a的作用与在上述实施方式1～5中说明的第2控制电极2相同。
在图13中，第2n-型基极层7c设置于由n-型半导体基板构成的n-型漂移层10的表面侧的一部分，第2n-型基极层7c与作为有效虚设沟槽栅极的第2控制电极2a相接。即，实施方式1的图3所示的第2p型基极层7b的区域在图12中成为第2n-型基极层7c。第2n-型基极层7c的n型杂质浓度与n-型漂移层10相同。第2n-型基极层7c能够通过如下方式设置：在形成第1p型基极层7a时，进行照相制版处理，对设置第2n-型基极层7c的区域不进行p型杂质的离子注入。
此外，在本实施方式5中，将仅与第2控制电极2a相接且未与作为有效沟槽栅极的第1控制电极1相接的基极层全部作为第2n-型基极层7c，但也可以对仅与第2控制电极2a相接的基极层的一部分进行p型杂质的离子注入，形成第2p型基极层7b。即，仅与第2控制电极2a相接的基极层中的至少1个基极层是第2n-型基极层7c即可。
本实施方式5所涉及的半导体装置100如图13所示，对设置有第2n-型基极层7c的区域不进行p型杂质的离子注入而作为第2n-型基极层7c，所以在IGBT20导通时，空穴不易进入到第2n-型基极层7c。其结果，空穴更多地流入第1p型基极层7a，传导率调制效果被增大，IGBT元件20的导通损失降低。
进而，在仅与第2控制电极2a相接的第2n-型基极层7c中积蓄的空穴的量减少，所以在IGBT元件20导通时发生的电位上升ΔVdp的大小也降低。其结果，通过电位上升ΔVdp可能发生的变位电流Id的大小也降低，所以能够进一步提高导通时的dV/dt的控制性，能够进一步抑制截止时的误触发。此外，在仅与第2控制电极2a相接的基极层的一部分是第2p型基极层7b的情况下也同样地，在仅与第2控制电极2a相接的基极层整体中积蓄的空穴的量减少，所以能够进一步提高导通时的dV/dt的控制性，能够进一步抑制截止时的误触发。
此外，在本实施方式5中，说明了与实施方式1对应的结构，但也可以将在上述实施方式2～5中说明的结构应用于具备在本发明中说明的第2n-型基极层7c以及虚设沟槽栅极的半导体装置，得到与在上述实施方式2～5中说明的半导体装置同样的效果。
实施方式6.
图14是示出构成本发明的实施方式6中的半导体装置的IGBT元件的元件周边部的放大构造剖面图。在图14中，附加有与图3相同的符号的部分表示同一或者对应的结构，省略其说明。相比于本发明的实施方式1，与IGBT元件20一体地形成二极管21的结构相异。此外，图14与实施方式3的图11不同，是第2控制电极2中的剖面图。
如图14所示，在本实施方式6所涉及的半导体装置100的IGBT元件20中，包括第1控制电极1以及第2控制电极2的沟槽栅极用由n型多晶硅构成的沟槽栅电极15a构成。另一方面，在IGBT元件20的元件周边部的栅极布线部的一部分，形成有由p型多晶硅构成的布线部15b。其结果，在栅极布线部中，在由n型多晶硅构成的沟槽栅电极15a和由p型多晶硅构成的布线部15b的接合部，形成pn结，该pn结构成二极管21。然后，在栅极布线部的由p型多晶硅构成的布线部15b上，形成第2栅极焊盘19，布线部15b和第2栅极焊盘19被连接。
另一方面，在第1控制电极1的由n型多晶硅构成的沟槽栅电极15a的栅极布线部，不形成如上述的p型多晶硅，在由n型多晶硅构成的沟槽栅电极15a的布线部上，形成第1栅极焊盘，第1控制电极的布线部和第1栅极焊盘被连接。第1栅极焊盘和第2栅极焊盘19被连接，对该连接部位连接栅极电阻22的一端。其结果，与实施方式1的图7所示的结构同样地，得到对各第2控制电极2连接二极管21的阴极，二极管21的阳极与第1控制电极1连接，对该连接部位连接栅极电阻22的一端的结构的半导体装置100。
图15是示出构成本发明的实施方式6中的其他结构的半导体装置的IGBT元件的元件周边部的放大构造剖面图。图15的半导体装置100相比于图14的半导体装置，在第2控制电极2的多晶硅的栅极布线部形成有串联连接的多个二极管的结构相异。图15与图14同样地，是第2控制电极2中的剖面图。
如图15所示，在半导体装置100中，在构成第2控制电极2的由n型多晶硅构成的沟槽栅电极15a的栅极布线部，形成有多个(3个部位)由p型多晶硅构成的布线部15b和由n型多晶硅构成的布线部15c。布线部15c是与由n型多晶硅构成的沟槽栅电极15a同时一体地形成的。各个由p型多晶硅构成的布线部15b之间的区域成为由n型多晶硅构成的布线部15c。其结果，在3个部位形成作为p型多晶硅和n型多晶硅的接合部的pn结，构成将3个二极管串联连接的结构的二极管21。第2栅极焊盘19形成于由p型多晶硅构成的布线部15b上，第2栅极焊盘19和布线部15b被连接。
在第1控制电极1的由n型多晶硅构成的沟槽栅电极15a的栅极布线部，未形成p型多晶硅，成为与图14的半导体装置相同的结构。其结果，与图14的半导体装置同样地，得到将多个二极管串联连接而成的二极管21的阴极与各第2控制电极2连接，将多个二极管串联连接而成的二极管21的阳极与第1控制电极1连接，对该连接部位连接栅极电阻22的一端的结构的半导体装置100。通过这样的结构，相比于图14的半导体装置，通过串联连接多个二极管，能够减小二极管21的寄生电容。
图14以及图15所示的半导体装置例如能够通过以下的工序制造。通过在向n-型半导体基板堆积由n型多晶硅构成的沟槽栅电极15a之后，进行照相制版处理，仅使第2控制电极2的栅极布线部的预定区域开口，在该区域将硼(B)等p型杂质进行离子注入，从而能够形成由p型多晶硅构成的布线部15b。
如以上所述，根据本实施方式6所涉及的半导体装置，能够将设置于第1控制电极1与第2控制电极2之间的二极管21内置于IGBT元件20。其结果，无需增加零件数，而能够提高IGBT元件20的导通时的dV/dt的控制性，能够抑制截止时的误触发。进而，能够使半导体装置小型化，能够得到不会引起IGBT元件20和二极管21的布线的断线的可靠性高的半导体装置。
此外，在上述实施方式1～6中，说明为半导体基板的材料是硅，但半导体基板的材料不限于此，例如，也可以是氮化镓、碳化硅、氮化铝、金刚石、氧化镓等材料。

Claims (7)

1.一种半导体装置，具备：
第1导电类型的漂移层；
第2导电类型的基极层，设置于所述漂移层的表面侧；
第1导电类型的发射极层，选择性地设置于所述基极层的表面侧；
沟槽栅极，以从所述发射极层的表层到达所述漂移层的方式埋设的沟槽栅电极隔着栅极绝缘膜与所述发射极层、所述基极层及所述漂移层相接；
虚设沟槽栅极，以从所述基极层的表层到达所述漂移层的方式埋设的虚设沟槽栅电极隔着栅极绝缘膜与所述基极层及所述漂移层相接；
第2导电类型的集电极层，设置于所述漂移层的背面侧；以及
二极管，对所述沟槽栅电极电连接该二极管的阳极侧，对所述虚设沟槽栅电极电连接该二极管的阴极侧。
2.一种半导体装置，具备：
第1导电类型的漂移层；
第2导电类型的基极层，选择性地设置于所述漂移层的表面侧；
第1导电类型的发射极层，设置于所述基极层的表面侧；
沟槽栅极，以从所述发射极层的表层到达所述漂移层的方式埋设的沟槽栅电极隔着栅极绝缘膜与所述发射极层、所述基极层及所述漂移层相接；
虚设沟槽栅极，从所述漂移层的表层埋设到所述漂移层的内部的虚设沟槽栅电极隔着栅极绝缘膜与所述漂移层相接；
第2导电类型的集电极层，设置于所述漂移层的背面侧；以及
二极管，对所述沟槽栅电极电连接该二极管的阳极侧，对所述虚设沟槽栅电极电连接该二极管的阴极侧。
3.根据权利要求1或者2所述的半导体装置，其中，
具有多个所述虚设沟槽栅极，多个所述虚设沟槽栅电极中的一部分与设置于所述发射极层上的发射极电极电连接，剩余部分与所述二极管的阴极侧电连接。
4.根据权利要求1至3中的任意一项所述的半导体装置，其中，
所述虚设沟槽栅电极由第1导电类型的半导体构成，且具有与设置于所述漂移层的表面侧的第2栅极焊盘连接的布线部，
所述二极管由设置于所述布线部的一部分的第2导电类型的半导体和所述第1导电类型的半导体的pn结构成。
5.根据权利要求1至4中的任意一项所述的半导体装置，其中，
所述二极管是串联连接的多个二极管。
6.根据权利要求1至5中的任意一项所述的半导体装置，其中，
所述沟槽栅电极经由电阻与所述二极管的阳极侧连接。
7.根据权利要求6所述的半导体装置，其中，
所述沟槽栅电极由含有杂质的半导体构成，且具有与设置于所述漂移层的表面侧的第1栅极焊盘连接的布线部，
所述电阻由设置于所述布线部的与所述沟槽栅极内相比杂质浓度更低的区域构成。
CN201680078695.2A 2016-01-19 2016-10-06 半导体装置 Active CN108463888B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2016007858 2016-01-19
JP2016-007858 2016-01-19
PCT/JP2016/079734 WO2017126167A1 (ja) 2016-01-19 2016-10-06 半導体装置

Publications (2)

Publication Number Publication Date
CN108463888A true CN108463888A (zh) 2018-08-28
CN108463888B CN108463888B (zh) 2021-03-26

Family

ID=59362701

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201680078695.2A Active CN108463888B (zh) 2016-01-19 2016-10-06 半导体装置

Country Status (5)

Country Link
US (1) US10192978B2 (zh)
JP (1) JP6407455B2 (zh)
CN (1) CN108463888B (zh)
DE (1) DE112016006255T5 (zh)
WO (1) WO2017126167A1 (zh)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105226090B (zh) * 2015-11-10 2018-07-13 株洲中车时代电气股份有限公司 一种绝缘栅双极晶体管及其制作方法
DE102016117264B4 (de) * 2016-09-14 2020-10-08 Infineon Technologies Ag Leistungshalbleiterbauelement mit Steuerbarkeit von dU/dt
JP6589817B2 (ja) * 2016-10-26 2019-10-16 株式会社デンソー 半導体装置
JP6844228B2 (ja) * 2016-12-02 2021-03-17 富士電機株式会社 半導体装置および半導体装置の製造方法
US10256331B2 (en) * 2017-03-03 2019-04-09 Pakal Technologies, Inc. Insulated gate turn-off device having low capacitance and low saturation current
JP6729452B2 (ja) * 2017-03-06 2020-07-22 株式会社デンソー 半導体装置
CN109524396B (zh) * 2017-09-20 2023-05-12 株式会社东芝 半导体装置
JP6946219B2 (ja) * 2018-03-23 2021-10-06 株式会社東芝 半導体装置
WO2019187509A1 (ja) * 2018-03-28 2019-10-03 三菱電機株式会社 半導体装置
JP7250473B2 (ja) * 2018-10-18 2023-04-03 三菱電機株式会社 半導体装置
JP7222758B2 (ja) * 2019-03-11 2023-02-15 株式会社東芝 半導体装置
JP7184681B2 (ja) * 2019-03-18 2022-12-06 株式会社東芝 半導体装置およびその制御方法
US11276686B2 (en) 2019-05-15 2022-03-15 Fuji Electric Co., Ltd. Semiconductor device
JP7434848B2 (ja) 2019-05-15 2024-02-21 富士電機株式会社 半導体装置
JP7346170B2 (ja) 2019-08-30 2023-09-19 株式会社東芝 半導体装置及び半導体モジュール
JP7331720B2 (ja) * 2020-02-06 2023-08-23 三菱電機株式会社 半導体装置
DE102020120679A1 (de) 2020-08-05 2022-02-10 Infineon Technologies Ag Eine vielzahl von gräben enthaltende halbleitervorrichtung
CN114551570B (zh) * 2022-02-18 2023-05-26 电子科技大学 一种低功耗功率器件

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5285100A (en) * 1988-07-22 1994-02-08 Texas Instruments Incorporated Semiconductor switching device
JP2005327806A (ja) * 2004-05-12 2005-11-24 Fuji Electric Device Technology Co Ltd 絶縁ゲート型バイポーラトランジスタ
US20060006459A1 (en) * 2004-07-01 2006-01-12 Koh Yoshikawa Semiconductor system functioning as thyristor in on-state, and as bipolar transistor in transient state or with overcurrent
JP2011176244A (ja) * 2010-02-25 2011-09-08 Fuji Electric Co Ltd 半導体装置
US20150214217A1 (en) * 2014-01-27 2015-07-30 Toyota Jidosha Kabushiki Kaisha Semiconductor device

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6056202B2 (ja) * 2012-06-01 2017-01-11 富士電機株式会社 半導体装置、半導体装置の制御方法および半導体装置の評価方法
CN110364435B (zh) 2014-04-21 2023-06-09 三菱电机株式会社 半导体装置的制造方法
US10217738B2 (en) * 2015-05-15 2019-02-26 Smk Corporation IGBT semiconductor device

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5285100A (en) * 1988-07-22 1994-02-08 Texas Instruments Incorporated Semiconductor switching device
JP2005327806A (ja) * 2004-05-12 2005-11-24 Fuji Electric Device Technology Co Ltd 絶縁ゲート型バイポーラトランジスタ
US20060006459A1 (en) * 2004-07-01 2006-01-12 Koh Yoshikawa Semiconductor system functioning as thyristor in on-state, and as bipolar transistor in transient state or with overcurrent
JP2011176244A (ja) * 2010-02-25 2011-09-08 Fuji Electric Co Ltd 半導体装置
US20150214217A1 (en) * 2014-01-27 2015-07-30 Toyota Jidosha Kabushiki Kaisha Semiconductor device

Also Published As

Publication number Publication date
JPWO2017126167A1 (ja) 2018-06-07
US20180323294A1 (en) 2018-11-08
DE112016006255T5 (de) 2018-10-04
US10192978B2 (en) 2019-01-29
CN108463888B (zh) 2021-03-26
WO2017126167A1 (ja) 2017-07-27
JP6407455B2 (ja) 2018-10-17

Similar Documents

Publication Publication Date Title
CN108463888A (zh) 半导体装置
CN106537598B (zh) 半导体装置
CN102522427B (zh) 半导体装置
CN104916670B (zh) 半导体装置
CN103890955B (zh) 半导体器件
KR101808411B1 (ko) 반도체 장치
CN101233615B (zh) 半导体元件和电气设备
CN102104039B (zh) 高耐压半导体装置
CN103794647B (zh) 一种双向igbt器件及其制作方法
CN110491937B (zh) 一种具有自偏置分离栅结构igbt
CN109962111A (zh) 半导体器件及其制造方法
CN110462838A (zh) 半导体装置
JP6072445B2 (ja) 半導体装置およびそれを用いた電力変換装置
CN109755293A (zh) 半导体装置
CN109509789A (zh) 半导体装置
CN106531800A (zh) 半导体装置及其驱动方法
CN108110001A (zh) 半导体器件
US10553710B2 (en) Semiconductor device
CN114093934B (zh) 一种igbt器件及其制造方法
CN109103240A (zh) 一种低导通功耗绝缘体上硅横向绝缘栅双极型晶体管
CN101752371A (zh) 内置绝缘栅双极晶体管的半导体装置
JP5672821B2 (ja) 絶縁ゲート型半導体装置
CN106663658A (zh) 半导体集成电路
CN103872052B (zh) 半导体器件
US20150187918A1 (en) Power semiconductor device

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant