JP7434848B2 - 半導体装置 - Google Patents

Description

本発明は、半導体装置に関する。

従来、トレンチゲート型のＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ Ｇａｔｅ Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓｔｏｒ、絶縁ゲートバイポーラトランジスタ）または縦型ＭＯＳＦＥＴ（ｍｅｔａｌ－ｏｘｉｄｅ－ｓｅｍｉｃｏｎｄｕｃｔｏｒ ｆｉｅｌｄ ｅｆｆｅｃｔ ｔｒａｎｓｉｓｔｏｒ、金属－酸化物－半導体電界効果トランジスタ）においては過電流密度を防ぐためダミートレンチを設けていた（例えば、特許文献１および特許文献２参照）。
［先行技術文献］
［特許文献］
［特許文献１］ 国際公開第２０１５／１６２８１１号パンフレット
［特許文献２］ 国際公開第２０１７／１２６１６７号パンフレット

過電流密度を防ぎつつ、ターンオン損失を低減するトレンチ部を構成する。

上記課題を解決するために、本発明の第１の態様においては、半導体基板のおもて面側に設けられた第１導電型のエミッタ領域と、半導体基板のおもて面側に設けられた第２導電型のコンタクト領域と、ゲート電極と電気的に接続され、エミッタ領域と接する少なくとも１つの第１トレンチ部と、少なくとも１つの第１トレンチ部のうちの１つと隣り合い、ゲート電極と電気的に接続され、第２導電型のコンタクト領域と接し、エミッタ領域と接していない第２トレンチ部と、少なくとも１つの第１トレンチ部のうちの１つと隣り合い、エミッタ電極と電気的に接続されたダミートレンチ部と、を備える半導体装置を提供する。第２トレンチ部と接するコンタクト領域は、エミッタ電極に接している。

ダミートレンチ部は、エミッタ領域に接していてよい。

ダミートレンチ部は、エミッタ領域に接していなくてよい。

複数のダミートレンチ部を備え、複数のダミートレンチ部は、エミッタ領域に接するダミートレンチ部と、エミッタ領域に接していないダミートレンチ部との両方を有していてよい。

第１トレンチ部が隣り合う２つのトレンチ部のうち一方は、第２トレンチ部であり、他方は、別の第１トレンチ部であってよい。

第１トレンチ部が隣り合う２つのトレンチ部の両方が、第２トレンチ部であってよい。

第１トレンチ部のうち少なくとも１つが隣り合う２つのトレンチ部のうち一方は、第２トレンチ部であり、隣り合う２つのトレンチ部のうち他方は、ダミートレンチ部であってよい。

半導体基板は、エミッタ領域およびコンタクト領域の下方に接して設けられる第２導電型のベース領域と、ベース領域の下方に接して設けられる、第１導電型の蓄積領域と、を有してよい。

第１トレンチ部から延伸するエミッタ領域は、第１トレンチ部および第２トレンチ部の間で終端してよい。

本発明の第２の態様においては、半導体基板のおもて面側に設けられた第１導電型のエミッタ領域と、半導体基板のおもて面側に設けられた第２導電型のコンタクト領域と、ゲート電極と電気的に接続され、エミッタ領域と接する少なくとも１つの第１トレンチ部と、少なくとも１つの第１トレンチ部のうちの１つと隣り合い、ゲート電極と電気的に接続され、エミッタ領域と接する第２トレンチ部と、少なくとも１つの第１トレンチ部のうちの１つと隣り合い、エミッタ電極と電気的に接続されたダミートレンチ部と、を備える、半導体装置を提供する。第２トレンチ部がエミッタ領域と接する領域は、第１トレンチ部がエミッタ領域と接する領域より狭い。

エミッタ領域は、第２トレンチ部から第１トレンチ部まで延伸してよい。

エミッタ領域は、第２トレンチ部から延伸し、第１トレンチ部および第２トレンチ部の間で終端してよい。

ダミートレンチ部は、エミッタ領域に接していてよい。

ダミートレンチ部は、エミッタ領域に接していなくてよい。

なお、上記の発明の概要は、本発明の必要な特徴の全てを列挙したものではない。また、これらの特徴群のサブコンビネーションもまた、発明となりうる。

半導体装置１００の斜視図の一例である。 半導体装置１００の断面図の一例である。 半導体装置１００の斜視図の別例である。 半導体装置１００の断面図の別例である。 半導体装置１００に設けられたエミッタ非接触トレンチ部１３０およびエミッタ接触トレンチ部４０の２つのトレンチ部に係る断面図の一例を示す。 半導体装置１００に設けられたエミッタ非接触トレンチ部１３０およびエミッタ接触トレンチ部４０の２つのトレンチ部に係る上面図の一例を示す。 半導体装置１００に設けられたダミートレンチ部３０およびエミッタ接触トレンチ部４０の２つのトレンチ部に係る断面図の一例を示す。 半導体装置１００に設けられたダミートレンチ部３０と、エミッタ接触トレンチ部４０との２つのトレンチ部に係る上面図の一例を示す。 半導体装置１００に設けられたダミートレンチ部３０と、エミッタ接触トレンチ部４０との２つのトレンチ部に係る断面図の別例を示す。 半導体装置１００に設けられたダミートレンチ部３０と、エミッタ接触トレンチ部４０との２つのトレンチ部に係る上面図の別例を示す。 半導体装置１００に設けられたエミッタ接触トレンチ部４０と、狭小エミッタ接触トレンチ部１４０との２つのトレンチ部に係る断面図の一例を示す。 半導体装置１００に設けられたエミッタ接触トレンチ部４０と、狭小エミッタ接触トレンチ部１４０との２つのトレンチ部に係る上面図の一例を示す。 半導体装置１００に設けられたエミッタ接触トレンチ部４０と、狭小エミッタ接触トレンチ部１４０との２つのトレンチ部に係る断面図の別例を示す。 半導体装置１００が有する２つのトレンチ部上面図の一例を示す。 半導体装置１００が有する３つのトレンチ部の断面図の一例を示す。 半導体装置１００が有する３つのトレンチ部上面図の一例を示す。 半導体装置１００が有する３つのトレンチ部の断面図の別例を示す。 半導体装置１００が有する３つのトレンチ部の上面図の別例を示す。 半導体装置１００が有する５つのトレンチ部の断面図の一例を示す。 半導体装置１００が有する５つのトレンチ部の上面図の一例を示す。 半導体装置１００が有する６つのトレンチ部の断面図の一例を示す。 半導体装置１００が有する６つのトレンチ部の上面図の一例を示す。 半導体装置１００が有する６つのトレンチ部の断面図の別例を示す。 半導体装置１００が有する６つのトレンチ部の上面図の別例を示す。 比較例１に係る半導体装置２００が有する３つのトレンチ部の断面図の一例を示す。 比較例１に係る半導体装置２００の等価回路の回路図である。 比較例２に係る半導体装置３００が有する３つのトレンチ部の断面図の一例を示す。 比較例２に係る半導体装置３００の等価回路の回路図を示す。 比較例に係るトレンチ部のターンオン時の電流および電圧の時間変化を示す。 半導体装置２００のターンオン時の電圧および電流の時間変化を示す。 半導体装置３００のターンオン時の電圧および電流の時間変化を示す。 半導体装置１００のターンオン時の電圧および電流の時間変化を示す。 半導体装置２００のターンオン時の電圧および電流の時間変化と、ターンオン損失を示す。 半導体装置３００のターンオン時の電圧および電流の時間変化と、ターンオン損失を示す。 半導体装置１００のターンオン時の電圧および電流の時間変化と、ターンオン損失を示す。 半導体装置１００、半導体装置２００、および半導体装置３００に対するターンオン時のｄＶ／ｄｔとスイッチング損失Ｅｏｎとの関係を示す。 半導体装置３００が有する蓄積領域１６および３つのトレンチ部断面図の一例を示す。 半導体装置１００が有する蓄積領域１６および３つのトレンチ部断面図の一例を示す。 蓄積領域１６を有しない半導体基板について、半導体装置１００および半導体装置３００のターンオン時の電流および電圧の関係を示す。 蓄積領域１６を有する半導体基板について、半導体装置１００および半導体装置３００のターンオン時の電流および電圧の関係を示す。

以下、発明の実施の形態を通じて本発明を説明するが、以下の実施形態は特許請求の範囲にかかる発明を限定するものではない。また、実施形態の中で説明されている特徴の組み合わせの全てが発明の解決手段に必須であるとは限らない。

本明細書においては、半導体基板の深さ方向と平行な方向における一方の側を「上」または「おもて」、他方の側を「下」または「裏」と称する。基板、層またはその他の部材の２つの主面のうち、一方の面を上面、他方の面を下面と称する。「上」、「下」、「おもて」、および「裏」の方向は、重力方向または半導体装置の実装時における基板等への取り付け方向に限定されない。

本明細書では、Ｘ軸、Ｙ軸およびＺ軸の直交座標軸を用いて技術的事項を説明する場合がある。本明細書では、半導体基板の上面と平行な面をＸＹ面とし、半導体基板の深さ方向をＺ軸とする。また、ＸＹＺ系は右手系をなす。なお、本明細書において、Ｚ軸方向に半導体基板を視た場合について平面視と称する。

各実施例においては、第１導電型をＮ型、第２導電型をＰ型とした例を示しているが、第１導電型をＰ型、第２導電型をＮ型としてもよい。この場合、各実施例における基板、層、領域等の導電型は、それぞれ逆の極性となる。

本明細書においてドーピング濃度とは、ドナー化またはアクセプタ化した不純物の濃度を指す。本明細書においてドナーおよびアクセプタの濃度差をドーピング濃度とする場合がある。また、ドーピング領域におけるドーピング濃度分布のピーク値を、当該ドーピング領域におけるドーピング濃度とする場合がある。

本明細書では、ＮまたはＰを冠記した層や領域においては、それぞれ電子または正孔が多数キャリアであることを意味する。また、ＮやＰに付す＋および－は、それぞれ、それが付されていない層や領域よりも高ドーピング濃度および低ドーピング濃度であることを意味する。また、ＮやＰに付す－ －は－が付された層や領域よりもさらに低ドーピング濃度であることを意味する。

図１Ａは、半導体装置１００の斜視図の一例である。ただし、半導体装置１００は、縦型ＭＯＳＦＥＴであってもよく、トレンチ構造によるトランジスタを有する他の半導体装置であってもよい。

本例の半導体装置１００は、半導体基板１０のおもて面側において、エミッタ接触トレンチ部４０、ダミートレンチ部３０、エミッタ非接触トレンチ部１３０、エミッタ領域１２、ベース領域１４、およびコンタクト領域１５を備える。さらに、本例の半導体装置１００は、半導体基板１０の深さ方向において、おもて面に現れるエミッタ領域１２およびコンタクト領域１５の下方に接して設けられるベース領域１４を備える。また、本例の半導体装置１００は、ベース領域１４の下方に接して設けられる蓄積領域１６と、蓄積領域１６の下方に接して設けられるドリフト領域１８とを備える。

半導体基板１０は、エミッタ接触トレンチ部４０近傍においてエミッタ領域１２、ベース領域１４、およびドリフト領域１８を有する。半導体基板１０は、ダミートレンチ部３０またはエミッタ非接触トレンチ部１３０近傍において、コンタクト領域１５、ベース領域１４、およびドリフト領域１８を有する。なお、本例の半導体基板１０は、ベース領域１４およびドリフト領域１８の間に蓄積領域１６を有するが、蓄積領域１６は有しなくてもよい。

本例の半導体基板１０は、拡散領域として、ダミートレンチ部３０およびエミッタ接触トレンチ部４０の間のメサ部６０と、エミッタ接触トレンチ部４０およびエミッタ非接触トレンチ部１３０の間のメサ部６２とを有する。また、本例の半導体基板１０は、半導体基板１０の裏面側に第１導電型のコレクタ領域を有するが、図１Ａにおいては、半導体基板のおもて面側近傍についてのみ図示されている。

エミッタ接触トレンチ部４０は、半導体基板１０の上面に複数設けられる。エミッタ接触トレンチ部４０は、第１トレンチ部の一例である。エミッタ接触トレンチ部４０は、予め定められた配列方向（本例ではＸ軸方向）に沿って予め定められた間隔で配列される。エミッタ接触トレンチ部４０は、半導体基板１０の上面に平行であって配列方向と垂直な延伸方向（本例ではＹ軸方向）に沿って延伸する。

エミッタ接触トレンチ部４０は、ゲート導電部４４およびゲート絶縁膜４２を有する。ゲート導電部４４は、ゲート電位に設定され、ゲート絶縁膜４２を挟んで、ゲート導電部４４および半導体基板１０の拡散領域の間にゲート容量が生じる。

エミッタ接触トレンチ部４０は、エミッタ領域１２、ベース領域１４、コンタクト領域１５および蓄積領域１６の少なくともいずれかが設けられる領域においては、これらの領域を貫通して設けられる。エミッタ接触トレンチ部４０がドーピング領域を貫通するとは、ドーピング領域を形成してからエミッタ接触トレンチ部４０を形成する順序で製造したものに限定されない。エミッタ接触トレンチ部４０を形成した後に、エミッタ接触トレンチ部４０の間にドーピング領域を形成したものも、エミッタ接触トレンチ部４０がドーピング領域を貫通しているものに含まれる。

半導体基板１０は、シリコン基板であってよく、炭化シリコン基板であってよく、窒化ガリウム等の窒化物半導体基板であってもよい。本例の半導体基板１０は、シリコン基板である。

エミッタ領域１２は、半導体基板１０のおもて面側に設けられた第１導電型の領域である。一例として、エミッタ領域１２は、Ｎ＋型の極性を有する。エミッタ領域１２は、エミッタ接触トレンチ部４０と接して設けられる。エミッタ領域１２は、隣り合うエミッタ接触トレンチ部４０の間に延伸する。

ベース領域１４は、エミッタ領域１２およびコンタクト領域の下方に接して設けられた第２導電型の領域である。一例として、ベース領域１４は、Ｐ－型の極性を有する。ベース領域１４は、エミッタ接触トレンチ部４０に接して設けられ、エミッタ接触トレンチ部４０にゲート電圧を印加した場合、エミッタ接触トレンチ部４０に接するベース領域１４に、Ｎ型のチャネルが生成される。ベース領域は、半導体基板１０のおもて面に露出していてもよい。また、ベース領域１４は、蓄積領域１６の上方に接して設けられる。

コンタクト領域１５は、半導体基板１０のおもて面に設けられた第２導電型の領域である。一例として、コンタクト領域１５は、Ｐ＋型の極性を有する。コンタクト領域１５は、半導体基板１０のおもて面においてエミッタ領域１２に接して配列される。コンタクト領域１５は、エミッタ接触トレンチ部４０およびエミッタ非接触トレンチ部１３０に接して設けられる。

Ｐ＋型のコンタクト領域１５を予め定められた深さに設けることで、正孔電流がエミッタ領域１２側へ流れて寄生サイリスタが導通し、ＩＧＢＴのラッチアップが生じることを防ぐことができる。ＩＧＢＴにおいては、ターンオフ期間にはエミッタ領域１２からベース領域１４へと注入される電子の注入量が減少し、正孔電流が支配的となる。ターンオフ期間において、正孔電流はドリフト領域１８からベース領域１４、コンタクト領域１５を介して、エミッタ電極へと流れる。

蓄積領域１６は、ドリフト領域１８の上方に接して設けられた第１導電型の領域である。本例の蓄積領域１６は、Ｎ－型である。蓄積領域１６は、半導体基板１０の下面側からドリフト領域１８に注入された正孔が、半導体基板１０のおもて面側に抜けることを抑制する。蓄積領域１６は、ドリフト領域１８のおもて面側におけるキャリア密度を高める。蓄積領域１６は、キャリア注入促進効果（ＩＥ効果）により、半導体装置１００を伝導度変調させる。これにより、半導体装置１００のチャネル抵抗を低減し、ターンオン損失を低減できる。

ドリフト領域１８は、半導体基板１０に設けられた第１導電型の領域である。本例のドリフト領域１８は、Ｎ－－型である。ドリフト領域１８は、半導体基板１０において他のドーピング領域が形成されずに残存した領域であってよい。即ち、ドリフト領域１８のドーピング濃度は半導体基板１０のドーピング濃度であってよい。

ダミートレンチ部３０は、半導体基板１０のおもて面に複数設けられる。ダミートレンチ部３０は、エミッタ接触トレンチ部４０と同様、予め定められた配列方向（本例ではＸ軸方向）に沿って予め定められた間隔で配列される。ダミートレンチ部３０は、エミッタ接触トレンチ部４０と同様、配列方向と垂直な延伸方向（本例ではＹ軸方向）に沿って延伸する。ダミートレンチ部３０は、半導体基板１０のおもて面において、メサ部６０を介して少なくとも１つのエミッタ接触トレンチ部４０と隣り合う。

ダミートレンチ部３０は、ダミー絶縁膜３２およびダミー導電部３４を有する。ダミー導電部３４は、エミッタ電位に設定される。一例として、ダミートレンチ部３０は、接地電位を有するが、エミッタ電位は異なる電位であってもよい。ダミー絶縁膜３２を挟んで、ダミー導電部３４および半導体基板１０の拡散領域の間にゲート容量が生じる。

本例のダミートレンチ部３０は、半導体基板１０のおもて面において、エミッタ領域１２と接して設けられるが、ダミートレンチ部３０はエミッタ領域１２と接して設けられなくてもよい。ダミートレンチ部３０には、ゲート電圧が印加されないので、ダミートレンチ部３０が接するベース領域１４には、Ｎ型のチャネルが生成されない。したがって、ダミートレンチ部３０に接するメサ部６０において、コレクタ－エミッタ間の電流密度が低減する。

エミッタ非接触トレンチ部１３０は、半導体基板１０のおもて面に複数設けられる。エミッタ非接触トレンチ部１３０は、第２トレンチ部の一例である。半導体基板１０のおもて面において、エミッタ非接触トレンチ部１３０は、エミッタ領域１２と接していない。半導体基板１０のおもて面において、エミッタ非接触トレンチ部１３０は、ベース領域１４またはコンタクト領域１５と接する。エミッタ非接触トレンチ部１３０は、半導体基板１０のおもて面において、メサ部６２を介して少なくとも１つのエミッタ接触トレンチ部４０と隣り合う。

エミッタ非接触トレンチ部１３０は、ゲート導電部１３４およびゲート絶縁膜１３２を有する。ゲート導電部１３４はゲート電位に設定され、ゲート絶縁膜１３２を挟んで、ゲート導電部１３４および半導体基板１０の拡散領域の間にゲート容量が生じる。

エミッタ非接触トレンチ部１３０は、エミッタ領域１２と接していないため、エミッタ非接触トレンチ部１３０に接する拡散領域の深さ方向において、ＮＰＮ型のトランジスタとしては動作しない。一方で、エミッタ非接触トレンチ部１３０には、ゲート電圧が印加されるので、エミッタ非接触トレンチ部１３０に接するベース領域１４の中の電子は、エミッタ非接触トレンチ部１３０近傍に引き寄せられる。半導体基板１０のエミッタ非接触トレンチ部１３０に接する領域がＮＰＮトランジスタとして動作しないので、エミッタ非接触トレンチ部１３０が設けられたメサ部６２では、エミッタ接触トレンチ部４０同士に挟まれたメサ部より電流密度が低減する。

エミッタ接触トレンチ部４０およびエミッタ非接触トレンチ部１３０の間のメサ部６２においては、ターンオン時に、ベース領域１４内の電子がエミッタ接触トレンチ部４０およびエミッタ非接触トレンチ部１３０のそれぞれに引き寄せられる。従って、メサ部６２全体として電子が多い状態となり、メサ部６２に流れる電流は電子をキャリアとする電流中心となる。

他方、エミッタ接触トレンチ部４０およびダミートレンチ部３０の間の領域においては、ターンオン時にエミッタ接触トレンチ部４０近傍のベース領域１４にのみ電子が引き寄せられる。即ち、エミッタ接触トレンチ部４０およびダミートレンチ部３０の間のメサ部６０に存在する電子の量が、エミッタ接触トレンチ部４０およびエミッタ非接触トレンチ部１３０の間のメサ部６２より少なくなる。

メサ部６０は、ゲート電位であるゲート導電部４４およびエミッタ電位であるダミー導電部３４に挟まれている。また、メサ部６２は、ゲート電位であるゲート導電部４４およびゲート電位であるゲート導電部１３４に挟まれている。

スイッチング時において、メサ部６０はメサ部６２より、ゲート導電部４４からダミー導電部３４に向かってゲート導電部４４側の電位から徐々に低くなる電位分布を有する。よって、メサ部６０全体では、電位が上昇しにくくなり、スイッチング時間が長くなる。

エミッタ接触トレンチ部４０およびエミッタ非接触トレンチ部１３０をゲート電圧に設定すべく、これらのトレンチ部にはターンオン時にゲート電圧が印加される。エミッタ接触トレンチ部４０のゲート導電部４４と、エミッタ接触トレンチ部４０に接するメサ部と、それらの間のゲート絶縁膜４２とは、エミッタ接触トレンチ部４０にゲート電圧を印加する際に電荷を蓄積するゲート容量として作用する。同様に、エミッタ非接触トレンチ部１３０のゲート導電部１３４と、エミッタ非接触トレンチ部１３０に接するメサ部６２と、それらの間のゲート絶縁膜１３２も、エミッタ非接触トレンチ部１３０にゲート電圧を印加する際に電荷を蓄積するゲート容量として作用する。エミッタ接触トレンチ部４０およびエミッタ非接触トレンチ部１３０のスイッチング動作時には、ゲート容量の蓄電が行われる。

スイッチング時において、他方、メサ部６２は、ゲート電位であるゲート導電部４４およびゲート電位であるゲート導電部１３４に挟まれているため、メサ部６０よりゲート電圧の上昇とともに電位が均一に上昇しやすい。よって、スイッチング時間が短くなる。

本例の半導体装置１００では、エミッタ接触トレンチ部４０に隣り合うダミートレンチ部３０と、エミッタ接触トレンチ部４０に隣り合うエミッタ非接触トレンチ部１３０とを設けることで、スイッチング時間の長さが異なる二種類のメサ部を利用する。半導体装置１００のターンオン動作では、スイッチング時間の長さが異なるメサ部６０およびメサ部６２が段階的に駆動し、半導体装置１００が段階的に駆動する。これは、２つの異なる特性を有する並列なＩＧＢＴの駆動に相当する。

上述のメサ部のスイッチング時間の長さのずれを利用して半導体装置１００を段階的に駆動する場合、高いゲート抵抗を使わなくても電圧の時間変化を小さくできる。即ち、高いゲート抵抗を使用する場合に比較して、半導体装置１００ではターンオン損失が低減される。

半導体装置１００では、スイッチング時間の短いゲート電圧に設定されるエミッタ接触トレンチ部４０およびエミッタ非接触トレンチ部１３０を利用し、スイッチング時間の長さの異なるメサ部の利用を組み合わせることにより、半導体装置１００のターンオン損失を低減する。これにより、エミッタ接触トレンチ部４０の周囲のメサ部に電界集中が生じ、急激な電流の流れが生じることを防ぎ、許容電流密度での半導体装置１００の動作を保証し、半導体装置１００の保護を与える。

またスイッチング時間の長さの異なるメサ部の利用は、段階的に２つの異なるＩＧＢＴを駆動することに対応する。これにより、一度にＩＧＢＴを駆動する場合と比較して、外部環境からの影響に対し、半導体装置１００の動作が安定する。半導体装置１００の安定動作によってもエネルギー損失は低減する。

図１Ｂは、半導体装置１００の断面図の一例である。一例として、図１Ｂの断面図は、図１ＡのＡ－Ａ'断面に対応する。

エミッタ非接触トレンチ部１３０に接するコンタクト領域１５は、エミッタ領域１２の下に入り込む構造をしている。コンタクト領域１５は、ベース領域１４およびエミッタ接触トレンチ部４０の界面におけるＮ型チャネルの生成を阻害しない距離で入り込む。

図２Ａは、半導体装置１００の斜視図の別例である。本例の半導体装置１００は、図１Ａと同様に、半導体基板１０を備える。以下では主に図１Ａとの相違点について述べる。

本例では、エミッタ領域１２は、エミッタ接触トレンチ部４０からＸ軸方向負側へ延伸し、ダミートレンチ部３０に至る前に終端している。従って、本例のダミートレンチ部３０は、コンタクト領域１５と接しているが、エミッタ領域１２とは接していない。ダミートレンチ部３０は、半導体装置１００に複数設けられてよく、エミッタ領域１２に接するダミートレンチ部３０と、エミッタ領域１２に接していないダミートレンチ部３０との両方が設けられてよい。

ダミートレンチ部３０はエミッタ電位に設定され、ゲート電圧が印加されない。従って、本例でも、ダミートレンチ部３０は、ターンオン時にダミー導電部３４と、ダミー絶縁膜３２と、半導体基板１０の拡散領域におけるゲート容量の蓄電を要しない。

本例においても、エミッタ接触トレンチ部４０およびダミートレンチ部３０の間のメサ部６０は、エミッタ接触トレンチ部４０およびエミッタ非接触トレンチ部１３０の間のメサ部６２より、スイッチング時間が長くなる。当該スイッチング時間の長さのずれを利用して、段階的なターンオン動作が可能となる。

また、上述のように、ダミートレンチ部３０がエミッタ領域１２に接しているかいないかに関わらず、ベース領域１４およびダミートレンチ部３０の界面にはＮ型のチャネルは生成されない。従って、ダミートレンチ部３０を有するメサ部６０では、電界集中が緩和される。

以上の通り、エミッタ接触トレンチ部４０の周囲のメサ部に電界集中が生じ、急激な電流の流れが生じることが防がれる。これは、許容電流密度での半導体装置１００の動作を保証する。

図２Ｂは、半導体装置１００の断面図の別例である。一例として、図２Ｂの断面図は、図２ＡのＢ－Ｂ'断面に対応する。以下では、図１Ｂとの相違点について述べる。

本例のダミートレンチ部３０に接するコンタクト領域１５は、ダミートレンチ部３０側においても、エミッタ領域１２の下部に入り込んでいる。コンタクト領域１５は、ベース領域１４のエミッタ接触トレンチ部４０との界面におけるＮ型チャネルの生成を阻害しない距離で入り込む。コンタクト領域１５は、エミッタ非接触トレンチ部１３０とエミッタ接触トレンチ部４０との間でエミッタ領域１２の下部に入り込む程度と、同じ程度にエミッタ領域１２の下部に入り込んでよく、異なる程度に入り込んでもよい。

図３Ａは、半導体装置１００に設けられたエミッタ非接触トレンチ部１３０およびエミッタ接触トレンチ部４０の２つのトレンチ部に係る断面図の一例を示す。エミッタ非接触トレンチ部１３０およびエミッタ接触トレンチ部４０は、ゲート端子Ｇに接続されたゲート電極５０と電気的に接続されて、ともにゲート電位に設定される。

半導体基板１０のおもて面の上方には、層間絶縁膜５６およびエミッタ電極５２が設けられている。エミッタ電極５２は、エミッタ端子Ｅに接続されて、エミッタ電位に設定される。エミッタ電極５２は、層間絶縁膜５６に隔てられた導電体５４を有し、導電体５４はコンタクト領域１５に接して設けられる。

Ｎ＋型のエミッタ領域１２およびＰ＋型のコンタクト領域１５の下方には、Ｐ－型のベース領域１４が設けられている。Ｐ－型のベース領域１４の下方にはＮ－－型のドリフト領域１８が設けられている。

図１Ａの例と異なり、本例においては、蓄積領域１６は省略されている。蓄積領域１６がない場合であっても、エミッタ接触トレンチ部４０と、エミッタ非接触トレンチ部１３０と、ダミートレンチ部３０とを組み合わせることで、スイッチング時間の長さを調整できる。ただし、本例は、蓄積領域１６を設けないよう限定するものではない。

Ｎ－－型のドリフト領域１８の下方には、Ｐ＋型のコレクタ領域が設けられる。コレクタ領域は、コレクタ端子Ｃに接続されて、コレクタ電位に設定される。

図３Ｂは、半導体装置１００に設けられたエミッタ非接触トレンチ部１３０およびエミッタ接触トレンチ部４０の２つのトレンチ部に係る上面図の一例を示す。一例として、図３Ａは、図３ＢのＣ－Ｃ'断面に対応する。

半導体基板１０のおもて面において、エミッタ非接触トレンチ部１３０は、Ｐ＋型のコンタクト領域１５に接する。エミッタ非接触トレンチ部１３０の下方のベース領域では、チャネルが形成されないので、メサ部には過度な電流が流れることが防止される。

一方、半導体装置１００のおもて面において、エミッタ接触トレンチ部４０に接する拡散領域では、エミッタ接触トレンチ部４０の延伸方向において、Ｎ＋型のエミッタ領域１２と、Ｐ＋型のコンタクト領域１５とが予め定められた間隔で交互に配置されている。本例のエミッタ領域１２およびコンタクト領域１５は等しい間隔で配列されているが、配列間隔は異なっていてもよい。

一例として、半導体基板１０のおもて面において、本例のエミッタ領域１２およびコンタクト領域１５は、長方形の形状を有するが、正方形、円形等の形状であってもよい。ただし、エミッタ領域１２の下方のベース領域１４において、エミッタ接触トレンチ部４０との界面にターンオン時に大きなチャネルが形成され、閾値電圧を小さくするように、エミッタ領域１２とエミッタ接触トレンチ部４０との接触部分は、長い接線を有する形状であることが好ましい。

図４Ａは、半導体装置１００に設けられたダミートレンチ部３０およびエミッタ接触トレンチ部４０の２つのトレンチ部に係る断面図の一例を示す。ダミートレンチ部３０はエミッタ電極５２に接続され、エミッタ電極５２はエミッタ端子Ｅに接続され、エミッタ電位に設定される。ダミートレンチ部３０のエミッタ電位は、ゲート電位に対してより負の値を有する。

本例のダミートレンチ部３０は、半導体基板１０のおもて面においてＰ＋型のコンタクト領域１５に接する。ダミートレンチ部３０の近傍のベース領域１４の界面には、エミッタ電位を有するダミートレンチ部３０からの電場が適用される。エミッタ電位はゲート電位より負の値に設定されるのでそれぞれゲート電位を有するエミッタ接触トレンチ部４０またはエミッタ非接触トレンチ部１３０の間のメサ部６２に比べ、エミッタ接触トレンチ部４０およびダミートレンチ部３０の間のメサ部６０では、電子の量がより少なく、正孔がより多い状態となる。

正孔は電子より質量が大きいので、正孔電流においては、電子電流よりキャリア移動度が低い。また、正孔が多い状態では、キャリアの再結合も起こりやすくなり、電子電流の流れが阻害される。従って、エミッタ接触トレンチ部４０およびダミートレンチ部３０の間のメサ部６０においては、スイッチング時間が長くなる。

メサ部６０は、ゲート電位であるゲート導電部４４およびエミッタ電位であるダミー導電部３４に挟まれている。また、メサ部６２は、ゲート電位であるゲート導電部４４およびゲート電位であるゲート導電部１３４に挟まれている。

スイッチング時において、メサ部６０はメサ部６２より、ゲート導電部４４からダミー導電部３４に向かってゲート導電部４４側の電位が徐々に低くなる電位分布を有する。よって、メサ部６０全体では、電位が上昇しにくくなり、スイッチング時間が長くなる。

図４Ｂは、半導体装置１００に設けられたダミートレンチ部３０と、エミッタ接触トレンチ部４０との２つのトレンチ部に係る上面図の一例を示す。一例として、図４Ａは、図４ＢのＤ－Ｄ'断面に対応する。

図４Ｂにおけるエミッタ領域１２およびコンタクト領域１５の分布は、エミッタ非接触トレンチ部１３０と、ダミートレンチ部３０とが入れ替わる点を除き、図３Ｂと同様であってよい。ただし、図４Ｂの拡散領域の分布は、図３Ｂとは異なる形状の分布であってよい。

図５Ａは、半導体装置１００に設けられたダミートレンチ部３０と、エミッタ接触トレンチ部４０との２つのトレンチ部に係る断面図の別例を示す。本例の半導体基板１０のおもて面において、エミッタ接触トレンチ部４０から延伸するエミッタ領域１２は、ダミートレンチ部３０に接する位置まで延伸している。

本例のダミートレンチ部３０は、半導体基板１０のおもて面において、エミッタ領域１２と接する。ダミートレンチ部３０は、エミッタ電位に設定されているため、エミッタ電極５２と接している場合であっても、その下方に設けられたベース領域１４にチャネルを生成しないか、または、少なくともゲート電位に設定される場合よりも電子を引き寄せない。

従って、ダミートレンチ部３０およびエミッタ接触トレンチ部４０の間のキャリアは、図４Ａと同様に、正孔と電子が混在した状態となる。正孔は、電子より質量が大きく、電子電流よりキャリア移動度が低い。また、正孔が多い状態では、キャリアの再結合も起こりやすくなり、電子電流の流れが阻害される。従って、エミッタ接触トレンチ部４０およびダミートレンチ部３０の間のメサ部６０においては、スイッチング時間が、エミッタ接触トレンチ部４０およびエミッタ非接触トレンチ部１３０の間のメサ部６２におけるスイッチング時間より長くなる。

スイッチング時において、他方、メサ部６２は、ゲート電位であるゲート導電部４４およびゲート電位であるゲート導電部１３４に挟まれているため、メサ部６０よりゲート電圧の上昇とともに電位が均一に上昇しやすい。よって、スイッチング時間が短くなる。

本例のダミートレンチ部３０においては、半導体基板１０のおもて面において、エミッタ領域１２と接している。半導体基板１０のおもて面において、本例のダミートレンチ部３０は、エミッタ接触トレンチ部４０と隣り合う側と逆側でも、エミッタ領域１２と接する。ただし、ダミートレンチ部３０は、エミッタ接触トレンチ部４０と隣り合う側と逆側において、コンタクト領域１５と接していてもよい。

図５Ｂは、半導体装置１００に設けられたダミートレンチ部３０と、エミッタ接触トレンチ部４０との２つのトレンチ部に係る上面図の別例を示す。一例として、図５Ａは、図５ＢのＥ－Ｅ'断面に対応する。

本例においては、ダミートレンチ部３０に接するメサ部６０と、エミッタ接触トレンチ部４０に接するメサ部６０とが、同一のパターンで、交互にドーピングされている。本例のエミッタ領域１２およびコンタクト領域１５は、長方形の形状を有しているが、エミッタ領域１２の下方にチャネル領域が十分な大きさで形成され、コンタクト領域１５がラッチアップを抑制する限り、異なる形状であってよい。

ダミートレンチ部３０に接する導電型は、このパターンに限定されない。ただし、トレンチ部を設ける前に本例のパターンのようにメサ部を設ける場合、一括でメサ部を設けることができる。即ち、拡散領域を設けるための工数を低減できる。

半導体装置１００のトレンチ部は、図３Ａのトレンチ部に、図４Ａまたは図５Ａのトレンチ部のいずれかを組み合わせた構成を最小の構成として有する。さらに、半導体装置１００は、複数のエミッタ接触トレンチ部４０と、複数のダミートレンチ部３０と、複数のエミッタ非接触トレンチ部１３０とを有してよい。所望の電流密度、ターンオン時の電圧特性に応じて、用いるトレンチ部の種類と数の比が調整されてよい。

図６Ａは、半導体装置１００に設けられたエミッタ接触トレンチ部４０と、狭小エミッタ接触トレンチ部１４０との２つのトレンチ部に係る断面図の一例を示す。狭小エミッタ接触トレンチ部１４０は、エミッタ非接触トレンチ部１３０と同様、少なくとも１つのエミッタ接触トレンチ部４０のうちの１つと隣り合うトレンチ部である。以下では、狭小エミッタ接触トレンチ部１４０と、エミッタ非接触トレンチ部１３０との相違点を中心に説明する。

狭小エミッタ接触トレンチ部１４０は、ゲート絶縁膜１４２およびゲート導電部１４４とを有する。ゲート絶縁膜１４２およびゲート導電部１４４の材料は、ゲート絶縁膜４２およびゲート導電部４４と同様であってよい。狭小エミッタ接触トレンチ部１４０は、第２トレンチ部の別例である。

狭小エミッタ接触トレンチ部１４０は、エミッタ非接触トレンチ部１３０と同様、少なくとも１つのエミッタ接触トレンチ部４０のうちの１つと隣り合い、コンタクト領域１５に接する。さらに、狭小エミッタ接触トレンチ部１４０のゲート導電部１４４は、ゲート電極と電気的に接続されている。

狭小エミッタ接触トレンチ部１４０は、エミッタ領域１２と接する点でエミッタ非接触トレンチ部１３０と相違する。ただし、狭小エミッタ接触トレンチ部１４０がエミッタ領域１２と接する領域は、エミッタ接触トレンチ部４０がエミッタ領域１２と接する領域より狭い。

狭小エミッタ接触トレンチ部１４０のゲート導電部１４４は、半導体基板１０のおもて面における各トレンチ部の延伸方向（Ｙ方向）について、ゲート導電部４４がエミッタ領域１２と接する部分より短い部分を介して、エミッタ領域１２と接する。従って、狭小エミッタ接触トレンチ部１４０は、ターンオン時において、エミッタ接触トレンチ部４０と同様、エミッタ領域１２の下方のベース領域１４にチャネルが形成され、トランジスタとして駆動し得る。一方で、狭小エミッタ接触トレンチ部１４０に形成されるチャネルは小さく、エミッタ接触トレンチ部４０より引き寄せる電子は少ない。

狭小エミッタ接触トレンチ部１４０およびエミッタ接触トレンチ部４０の間のメサ部６４におけるキャリアの量は、エミッタ接触トレンチ部４０およびエミッタ非接触トレンチ部１３０の間のメサ部６２に対してわずかに多い電子量を有することとなる。従って、メサ部６４は、メサ部６２と同様、メサ部６０より短いスイッチング時間を有する。

図６Ｂは、半導体装置１００が有する２つのトレンチ部に係る上面図の一例を示す。一例として、図６Ａは、図６ＢのＦ－Ｆ'断面に対応する。

本例のエミッタ領域１２は、エミッタ接触トレンチ部４０と接するコンタクト領域１５に囲まれるように設けられている。即ち、本例のエミッタ領域１２は、狭小エミッタ接触トレンチ部１４０から延伸し、狭小エミッタ接触トレンチ部１４０およびエミッタ接触トレンチ部４０の間で終端している。

本例におけるエミッタ領域１２は、Ｙ座標において、エミッタ接触トレンチ部４０がコンタクト領域１５と接する位置で狭小エミッタ接触トレンチ部１４０と接している。ただし、Ｙ座標において、エミッタ領域１２が狭小エミッタ接触トレンチ部１４０と接する位置は、エミッタ接触トレンチ部４０がエミッタ領域に接する位置であってもよい。

図７Ａは、半導体装置１００に設けられたエミッタ接触トレンチ部４０と、狭小エミッタ接触トレンチ部１４０との２つのトレンチ部に係る断面図の別例を示す。本例においては、エミッタ領域１２が、狭小エミッタ接触トレンチ部１４０からエミッタ接触トレンチ部４０まで延伸している。

図７Ｂは、半導体装置１００が有する２つのトレンチ部の上面図の一例を示す。一例として、図７Ａは、図７ＢのＧ－Ｇ'断面に対応する。

本例では、狭小エミッタ接触トレンチ部１４０と接するエミッタ領域１２は、エミッタ接触トレンチ部４０と接するエミッタ領域１２と接続されるように拡がっている。即ち本例のエミッタ領域１２は、狭小エミッタ接触トレンチ部１４０から、エミッタ接触トレンチ部４０まで延伸している。

図８Ａは、半導体装置１００が有する３つのトレンチ部の断面図の一例を示す。本例では、エミッタ非接触トレンチ部１３０、エミッタ接触トレンチ部４０、およびダミートレンチ部３０が設けられている。

本例の半導体装置１００においては、ダミートレンチ部３０およびエミッタ接触トレンチ部４０はエミッタ領域１２に接している。エミッタ非接触トレンチ部１３０はコンタクト領域１５に接している。即ち、本例のトレンチ部は、図５Ａのようなエミッタ領域１２に接するダミートレンチ部３０をエミッタ接触トレンチ部４０のＸ軸方向負側に配置して、図３Ａのようなエミッタ非接触トレンチ部１３０をエミッタ接触トレンチ部４０のＸ軸方向正側に配置した例に対応する。

本例は、ダミートレンチ部３０、エミッタ接触トレンチ部４０、およびエミッタ非接触トレンチ部１３０をそれぞれ一つずつ含む構成である。スイッチング時間の長さのずれを用いて、ターンオン損失を低減する効果を実現すべく、異なる三種のトレンチを含む最小構成の一例である。本例のトレンチ部の構成は、図１Ａおよび図１Ｂのトレンチ部に対応する構成であり、図３Ａおよび図５Ａのトレンチ部の組み合わせから得られる構成である。

なお、本例のエミッタ非接触トレンチ部１３０は、狭小エミッタ接触トレンチ部１４０に置き換えてもよい。メサ部６４は、メサ部６２と同様、メサ部６０より短いスイッチング時間を有するので、当該置き換えを行った半導体装置１００も同様の効果を奏することができる。

エミッタ領域１２およびコンタクト領域１５の下方に接して、Ｐ－型のベース領域１４が設けられる。ベース領域１４の下方には、Ｎ－－型のドリフト領域１８が設けられる。さらに、ドリフト領域１８の下方には、コレクタ領域２２が設けられる。コレクタ領域２２は、コレクタ端子Ｃに接続され、コレクタ電位に設定される。

図８Ｂは、半導体装置１００が有する３つのトレンチ部上面図の一例を示す。一例として、図８Ａは、図８ＢのＨ－Ｈ'断面に対応する。

本例においては、エミッタ非接触トレンチ部１３０は、コンタクト領域１５に接して設けられる。エミッタ接触トレンチ部４０およびダミートレンチ部３０は、エミッタ領域１２およびコンタクト領域１５と交互に接して設けられる。

即ち、本例のメサ部では、エミッタ接触トレンチ部４０のＸ軸方向負側にダミートレンチ部３０を配置した上で、図５Ｂのようにエミッタ領域１２およびコンタクト領域１５を設けている。一方で、エミッタ接触トレンチ部４０のＸ軸方向正側にはエミッタ非接触トレンチ部１３０が配置され、図３Ｂのようにエミッタ領域１２およびコンタクト領域１５を設けている。

図９Ａは、半導体装置１００が有する３つのトレンチ部の断面図の別例を示す。本例では、エミッタ非接触トレンチ部１３０、エミッタ接触トレンチ部４０、およびダミートレンチ部３０が設けられている。

本例の半導体基板１０においては、エミッタ接触トレンチ部４０の両側がエミッタ領域１２に接しており、ダミートレンチ部３０およびエミッタ非接触トレンチ部１３０の両側は、コンタクト領域１５に接している。即ち、本例のトレンチ部は、図３Ａのようなエミッタ非接触トレンチ部１３０をエミッタ接触トレンチ部４０のＸ軸方向正側に配置して、図４Ａのようなコンタクト領域１５に接するダミートレンチ部３０をエミッタ接触トレンチ部４０のＸ軸方向負側に配置した例に対応する。

本例は、エミッタ非接触トレンチ部１３０、エミッタ接触トレンチ部４０、およびダミートレンチ部３０をそれぞれ一つずつ含む構成である。スイッチング時間の長さのずれを用いて、ターンオン損失を低減する効果を実現すべく、異なる三種のトレンチを含む最小構成のうちの一つである。本例のトレンチ部の構成は、図２Ａおよび図２Ｂのトレンチ部に対応する構成であり、図３Ａおよび図４Ａのトレンチ部の組み合わせから得られる構成である。

なお、本例のエミッタ非接触トレンチ部１３０も、狭小エミッタ接触トレンチ部１４０に置き換えてもよい。メサ部６４は、メサ部６２と同様、メサ部６０より短いスイッチング時間を有するので、当該置き換えを行った半導体装置１００も同様の効果を奏することができる。

図９Ｂは、半導体装置１００が有する３つのトレンチ部の上面図の別例を示す。一例として、図９Ａは、図９ＢのＩ－Ｉ'断面に対応する。

本例においては、エミッタ非接触トレンチ部１３０およびダミートレンチ部３０は、コンタクト領域１５に接して設けられる。エミッタ接触トレンチ部４０は、エミッタ領域１２およびコンタクト領域１５に交互に接して設けられる。

即ち、本例のメサ部では、エミッタ接触トレンチ部４０のＸ軸方向負側にダミートレンチ部３０を配置した上で、図４Ｂのようにエミッタ領域１２とコンタクト領域１５とを設けている。一方で、エミッタ接触トレンチ部４０のＸ軸方向正側にはエミッタ非接触トレンチ部１３０が配置され、図３Ｂのようにエミッタ領域１２およびコンタクト領域１５を設けている。

図１０Ａは、半導体装置１００が有する５つのトレンチ部の断面図の一例を示す。本例では、Ｘ方向負側からＸ方向正側へと順に、エミッタ非接触トレンチ部１３０、エミッタ接触トレンチ部４０、ダミートレンチ部３０、エミッタ接触トレンチ部４０、およびエミッタ非接触トレンチ部１３０が配列されている。

図１０Ｂは、半導体装置１００が有する５つのトレンチ部の上面図の一例を示す。一例として、図１０Ａは、図１０ＢのＪ－Ｊ'断面に対応する。

エミッタ領域１２は、Ｘ軸方向負側に配置されたエミッタ接触トレンチ部４０からＸ軸の負方向に延伸し、エミッタ接触トレンチ部４０およびエミッタ非接触トレンチ部１３０の間で終端する。エミッタ領域１２は、Ｘ軸方向負側にエミッタ接触トレンチ部４０からダミートレンチ部３０へと延伸し、ダミートレンチ部３０からＸ軸方向正側に配置されたエミッタ接触トレンチ部４０へと延伸している。さらに、エミッタ領域１２は、Ｘ軸方向正側に配置されたエミッタ接触トレンチ部４０からＸ軸の正方向に延伸し、エミッタ接触トレンチ部４０およびエミッタ非接触トレンチ部１３０の間で終端する。

従って、エミッタ非接触トレンチ部１３０を設ける位置を半導体基板１０の端部にすると、エミッタ領域１２は、Ｘ軸方向に延伸できる。エミッタ領域１２を設けた後に各トレンチ部を設ける場合には、エミッタ領域１２を連続的に設けることができ、エミッタ領域１２を設けるプロセスが簡易化できる。

図１１Ａは、半導体装置１００が有する６つのトレンチ部の断面図の一例を示す。６つのトレンチ部は、Ｘ軸方向負側から、順にエミッタ非接触トレンチ部１３０、エミッタ接触トレンチ部４０、ダミートレンチ部３０、ダミートレンチ部３０、エミッタ接触トレンチ部４０、およびエミッタ非接触トレンチ部１３０である。

図１１Ｂは、半導体装置１００が有する６つのトレンチ部の上面図の一例を示す。一例として、図１１Ａは、図１１ＢのＫ－Ｋ'断面に対応する。図１１Ｂの例においても、エミッタ領域１２はＸ軸方向負側のエミッタ非接触トレンチ部１３０およびエミッタ接触トレンチ部４０の間から、Ｘ軸方向正側のエミッタ接触トレンチ部４０およびエミッタ非接触トレンチ部１３０の間まで延伸する。

図１２Ａは、半導体装置１００が有する６つのトレンチ部の断面図の別例を示す。６つのトレンチ部は、Ｘ軸方向負側から、順にエミッタ非接触トレンチ部１３０、エミッタ接触トレンチ部４０、ダミートレンチ部３０、エミッタ接触トレンチ部４０、エミッタ接触トレンチ部４０、およびエミッタ非接触トレンチ部１３０である。本例のように、半導体装置１００に設けられるトレンチ部は、Ｘ軸方向の負方向およびＸ軸方向の正方向において、非対称な配列をしていてもよい。

本例では、Ｘ方向負側から数えて２番目のトレンチ部においてエミッタ接触トレンチ部４０の隣り合う２つのトレンチ部の一方は、ダミートレンチ部３０で、他方はエミッタ非接触トレンチ部１３０となっている。半導体装置１００は、エミッタ接触トレンチ部４０およびエミッタ非接触トレンチ部１３０の間のメサ部６２と、エミッタ接触トレンチ部４０およびダミートレンチ部３０との間のメサ部６０とをそれぞれ少なくとも１つ有していればよい。他のトレンチ部の数については、所望の電流密度、コレクタ電流値、およびコレクタ電圧値などの半導体装置１００の所望のターンオン波形によって決まる。

例えば、半導体装置１００は、エミッタ接触トレンチ部４０の隣り合うトレンチ部として、Ｘ方向負側から数えて４番目のトレンチ部のように一方がエミッタ領域１２に接するダミートレンチ部３０であり、もう一方が別のエミッタ接触トレンチ部４０であるものを含んでもよい。あるいは、半導体装置１００は、エミッタ接触トレンチ部４０の隣り合うトレンチ部として、Ｘ方向負側から数えて５番目のトレンチ部のように一方がエミッタ非接触トレンチ部１３０であり、もう一方が別のエミッタ接触トレンチ部４０であるものを含んでもよい。あるいは、半導体装置１００は、エミッタ接触トレンチ部４０の隣り合うトレンチ部として、両方がエミッタ非接触トレンチ部１３０であるものを含んでもよい。

図１２Ｂは、半導体装置１００が有する６つのトレンチ部の上面図の別例を示す。一例として、図１２Ａは、図１２ＢのＬ－Ｌ'断面に対応する。本例のメサ部における拡散領域の配置は、図９Ｂの配置と同一である。ただし、半導体基板１０のおもて面における拡散領域の配置は、エミッタ接触トレンチ部４０がエミッタ領域に接し、エミッタ非接触トレンチ部１３０がエミッタ領域１２に接しない限り、異なる配置であってもよい。

図１３Ａは、比較例１に係る半導体装置２００が有する３つのトレンチ部の断面図の一例を示す。比較例１に係るトレンチ部は、２つのエミッタ非接触トレンチ部１３０と、それらに挟まれたエミッタ接触トレンチ部４０とを有する。

半導体装置１００と異なり、半導体装置２００においては、ダミートレンチ部３０を有していない。即ち、半導体装置２００においては、エミッタ接触トレンチ部４０に接するメサ部は、エミッタ非接触トレンチ部１３０およびエミッタ接触トレンチ部４０の間に設けられるメサ部６２のみである。半導体装置２００におけるこれらのメサ部６２同士には、スイッチング時間の長さおよびターンオンタイミングにずれはない。

図１３Ｂは、比較例１に係る半導体装置２００の等価回路の回路図を示す。エミッタ接触トレンチ部４０およびエミッタ非接触トレンチ部１３０は、ゲート電位に設定される。

半導体装置２００のターンオン時にエミッタ接触トレンチ部４０およびエミッタ非接触トレンチ部１３０をゲート電位へ設定する際、これらのトレンチ部は寄生容量として作用する。半導体装置２００の駆動時には、等価回路においてゲート端子に接続された３つの寄生容量がゲート電位に蓄電される。

半導体装置２００のターンオンタイミングは、寄生容量の蓄電後となる。従って、半導体装置２００のターンオンタイミングは、ダミートレンチ部３０を有する半導体装置より遅くなる。

エミッタ接触トレンチ部４０と接するベース領域１４の界面には、Ｎ型チャネルが生成され、エミッタ非接触トレンチ部１３０と接するベース領域１４の界面には、チャネルは生成されないものの、電子は引き寄せられる。従って、半導体装置２００のメサ部６２のキャリアは電子が中心となり、半導体装置２００は、電子電流を中心とした電流により駆動する。電子は、正孔より質量が小さいために、スイッチング時間は短くなる。

図１４Ａは、比較例２に係る半導体装置３００が有する３つのトレンチ部の断面図の一例を示す。比較例２に係るトレンチ部は、２つのダミートレンチ部３０と、それらに挟まれたエミッタ接触トレンチ部４０とを有する。

半導体装置１００と異なり、半導体装置３００においては、エミッタ非接触トレンチ部１３０を有していない。即ち、半導体装置３００においては、エミッタ接触トレンチ部４０に接するメサ部は、ダミートレンチ部３０およびエミッタ接触トレンチ部４０の間に設けられるメサ部６０のみである。半導体装置３００におけるこれらのメサ部６０同士には、スイッチング時間の長さおよびターンオンタイミングにずれはない。

比較例２の半導体装置３００の半導体基板のおもて面側において、３つのトレンチ部は、いずれもエミッタ領域１２に接している。エミッタ接触トレンチ部４０のみが、ゲート端子Ｇに接続され、ゲート電位に設定される。

ダミートレンチ部３０は、エミッタ電極５２に接続される。エミッタ電極５２は、エミッタ端子Ｅに接続され、エミッタ電位に設定される。エミッタ電位は、接地電位であってもよい。

ダミートレンチ部３０にはゲート電圧が印加されないので、ダミートレンチ部３０およびエミッタ接触トレンチ部４０の間のメサ部６０には、エミッタ接触トレンチ部４０およびエミッタ非接触トレンチ部１３０の間のメサ部６２ほど、電子が集まらない。従って、ダミートレンチ部３０およびエミッタ接触トレンチ部４０の間のメサ部６０は、電子電流を中心として駆動するエミッタ非接触トレンチ部１３０およびエミッタ接触トレンチ部４０の間のメサ部６２よりスイッチング時間が長くかかる。

図１４Ｂは、比較例２に係る半導体装置３００の等価回路の回路図を示す。回路図に示されるように、ダミートレンチ部３０に対応する寄生容量は、ベース・エミッタ電位に設定されており、ゲート端子に接続されていない。

等価回路における２つのトランジスタのゲートにゲート電圧を印加して、２つのトランジスタを駆動する際には、ゲートに接続された１つの寄生容量を蓄電すればよい。２つのダイオードに並列接続されたダミートレンチ部３０の寄生容量を蓄電しなくても、２つのトランジスタはエミッタ－コレクタ間に電流を流すことができる。半導体装置３００においては、１つの寄生容量の蓄電のみでトランジスタを駆動できるので、ターンオンタイミングが早くなる。

図１５は、比較例に係るトレンチ部のターンオン時の電流および電圧の時間変化を示す。グラフの横軸は時間、縦軸は電圧値（Ｖ）および電流値（Ａ）を示す。

（ａ）のグラフは半導体装置２００についての電圧および電流の時間変化を示し、（ｂ）のグラフは半導体装置３００についての電圧および電流の時間変化を示す。ゲート電圧Ｖｇ、コレクタ電圧Ｖｃ、およびコレクタ電流Ｉｃの時間変化が示されている。半導体装置２００および半導体装置３００の間には、ターンオンタイミングにずれがあり、動作タイミングギャップが存在する。

図１６Ａは、半導体装置２００のターンオン時の電圧および電流の時間変化を示す。本例のゲート抵抗は、７Ωに設定されている。半導体装置２００では、３つの寄生容量を蓄電してからターンオンするので、ターンオンタイミングが遅くなる。他方、寄生容量の蓄電後のスイッチング時間は、ダミートレンチ部３０を有する半導体装置より短い。

図１６Ｂは、半導体装置３００のターンオン時の電圧および電流の時間変化を示す。本例のゲート抵抗は、２０Ωに設定されている。半導体装置３００では、半導体装置２００と異なり、１つの寄生容量の蓄電のみでスイッチング動作に移行できる。従って、半導体装置３００のターンオンタイミングは早い。他方、半導体装置２００より正孔電流の流量が多いので、寄生容量蓄電後のスイッチング時間は長い。

図１６Ｃは、半導体装置１００のターンオン時の電圧および電流の時間変化を示す。本例のゲート抵抗は、５.５Ωに設定されている。

半導体装置１００では、スイッチング時間の長いダミートレンチ部３０およびエミッタ接触トレンチ部４０の間のメサ部６０と、スイッチング時間の短いエミッタ非接触トレンチ部１３０およびエミッタ接触トレンチ部４０の間のメサ部６２とが組み合わされて、段階的なスイッチング動作が行われる。半導体装置１００のスイッチング動作開始タイミングは、半導体装置２００より早い。

さらに、半導体装置１００では、電子電流が中心となってスイッチング動作を行うメサ部６２と、メサ部６２と比較して正孔電流の流量が多いメサ部６０とが組み合わされてスイッチング動作を行う。これにより、半導体装置１００では、半導体装置３００に比べて短いスイッチング時間を実現する。

半導体装置１００では、ターンオンタイミングが早く、スイッチング時間が短いという性質により、コレクタ電圧Ｖｃにおける電圧値の時間変化ｄＶ／ｄｔの傾きが小さくなる。同一のゲート抵抗を有する半導体装置において、ｄＶ／ｄｔの傾きが小さいほど、半導体装置のターンオン損失も低減される。

図１７Ａは、半導体装置２００のターンオン時の電圧および電流の時間変化と、ターンオン損失を示す。ゲート抵抗を調整することにより、後述の図１７Ｂおよび図１７Ｃと、スイッチング時間におけるコレクタ電圧Ｖｃにおける電圧の時間変化の傾きｄＶ／ｄｔが等しく調整されている。本例のゲート抵抗は２０Ωに設定されている。

Ｐはコレクタ電圧Ｖｃとコレクタ電流Ｉｃの積で表される量である。Ｐの占める面積がターンオン損失に対応する。

図１７Ｂは、半導体装置３００のターンオン時の電圧および電流の時間変化と、ターンオン損失を示す。ゲート抵抗を調整することにより、図１７Ａおよび後述の図１７Ｃと、スイッチング時間におけるコレクタ電圧Ｖｃにおける電圧の時間変化の傾きｄＶ／ｄｔが等しく調整されている。本例のゲート抵抗は、３０Ωに設定されている。

半導体装置３００においては、Ｐの占める面積は、半導体装置２００に対するＰの占める面積より大きい。ダミートレンチ部３０を有する半導体装置３００では、エミッタ非接触トレンチ部１３０を有する半導体装置２００よりもターンオン損失が大きい。ダミートレンチ部３０のスイッチング時間は、エミッタ非接触トレンチ部１３０のスイッチング時間より長いことによる。

図１７Ｃは、半導体装置１００のターンオン時の電圧および電流の時間変化と、ターンオン損失を示す。ゲート抵抗を調整することにより、図１７Ａおよび図１７Ｂと、スイッチング時間におけるコレクタ電圧Ｖｃにおける電圧の時間変化の傾きｄＶ／ｄｔが等しく調整されている。本例のゲート抵抗は、１０Ωに設定されている。

半導体装置１００においては、Ｐの占める面積は、半導体装置２００および半導体装置３００に対するいずれよりも小さい。半導体装置１００では、エミッタ接触トレンチ部４０と隣り合うエミッタ非接触トレンチ部１３０、エミッタ接触トレンチ部４０、およびエミッタ接触トレンチ部４０と隣り合うダミートレンチ部３０を用いることにより、ターンオン損失を有効に低減できる。

図１８は、半導体装置１００、半導体装置２００、および半導体装置３００に対するターンオン時のｄＶ／ｄｔとスイッチング損失Ｅｏｎとの関係を示す。ゲート抵抗を変化させて、ｄＶ／ｄｔを変化させたときのそれぞれの半導体装置におけるターンオン損失Ｅｏｎを示している。

半導体装置１００においては、エミッタ接触トレンチ部４０およびダミートレンチ部３０の間のメサ部６０と、エミッタ接触トレンチ部４０およびエミッタ非接触トレンチ部１３０の間のメサ部６２とのターンオンタイミングのずれを利用して、段階的なターンオンを行う。また、エミッタ非接触トレンチ部１３０のスイッチング時間は短いので、半導体装置１００は、ダミートレンチ部３０のみを用いる半導体装置３００より小さなｄＶ／ｄｔの傾きを有する。

従って、半導体装置１００のスイッチング損失Ｅｏｎは低減される。ゲート抵抗の値を変更し、ｄＶ／ｄｔの値を変化させたときでも、半導体装置１００は、同一のｄＶ／ｄｔにおいて、半導体装置２００および半導体装置３００と比較して最小のターンオン損失を有する。

図１９Ａは、半導体装置３００が有する蓄積領域１６および３つのトレンチ部断面図の一例を示す。本例の半導体装置３００は、半導体基板のおもて面において、２つのエミッタ非接触トレンチ部１３０、および２つのエミッタ非接触トレンチ部１３０の間に挟まれて配置された、２つのエミッタ非接触トレンチ部１３０に隣り合うエミッタ接触トレンチ部４０を有する。

半導体装置３００の半導体基板は、おもて面において、Ｎ＋型のエミッタ領域１２およびＰ＋型のコンタクト領域１５を有する。本例では、エミッタ非接触トレンチ部１３０およびエミッタ接触トレンチ部４０の間で、エミッタ領域１２は、コンタクト領域１５により分断されている。エミッタ非接触トレンチ部１３０およびエミッタ接触トレンチ部４０は、ともにエミッタ領域１２に接している。

半導体装置３００の半導体基板は、エミッタ領域１２およびコンタクト領域１５の下方に接して、Ｐ－型のベース領域１４を有する。さらに半導体基板は、ベース領域１４の下方に接してＮ－型の蓄積領域１６を有し、蓄積領域１６の下方に接してＮ－－型のドリフト領域１８を有し、ドリフト領域１８の下方に接してＰ＋型のコレクタ領域２２を有する。

本例では、半導体基板のおもて面側において、エミッタ非接触トレンチ部１３０およびエミッタ接触トレンチ部４０の間のエミッタ領域１２およびコンタクト領域１５とは接地電位に設定されている。エミッタ接触トレンチ部４０とエミッタ非接触トレンチ部１３０のゲート導電部１３４は、ゲート端子に接続され、ゲート電位に設定されている。他方、半導体基板の裏面側において、コレクタ領域２２は、コレクタ端子Ｃに接続され、コレクタ電位に設定されている。

ターンオン動作時に、エミッタ接触トレンチ部４０と接するベース領域１４の界面にはＮ型のチャネルが生成される。エミッタ接触トレンチ部４０とエミッタ接触トレンチ部４０側の拡散領域は、ＮＰＮ型トランジスタとして動作する。

動作中コレクタ電位Ｖｃが高くなると、ダミートレンチ部３０における接地電位は相対的に低い電圧となる。接地電位が低電位とみなせる場合、Ｎ－型の蓄積領域１６は、半導体基板のおもて面側において、Ｐ－型のベース領域１４、半導体基板の裏面側においてＰ＋型のコレクタ領域２２を有する。従って、ダミートレンチ部３０に接する拡散領域の近傍にＰＮＰ型の寄生トランジスタが形成される。

以上のように、蓄積領域１６が存在する場合には、半導体装置３００は、ＮＰＮ型のトランジスタおよび閾値の高いＰＮＰ型の寄生トランジスタに関する２つのトランジスタを駆動する動作が行われる。これにより、半導体装置３００がスイッチング動作において二段階で段階的に駆動する。

図１９Ｂは、蓄積領域１６と、３つのトレンチ部とを有する半導体装置１００の構成を示す断面図の一例である。Ｘ軸方向正側から、ダミートレンチ部３０、エミッタ接触トレンチ部４０、およびＸ軸方向正側がエミッタ非接触トレンチ部１３０として動作するトレンチ部が配置されている。本例の半導体装置１００も、エミッタ非接触トレンチ部１３０およびエミッタ接触トレンチ部４０の間のメサ部６２、およびエミッタ接触トレンチ部４０およびダミートレンチ部３０の間のメサ部６０を有する。

Ｘ軸方向負側に配置されるトレンチ部は、Ｘ軸方向の負側においてエミッタ領域１２に接し、Ｘ軸方向の正側においてコンタクト領域１５に接する。すなわち、Ｘ軸方向負側においてはエミッタ非接触トレンチ部１３０として動作し、Ｘ軸方向正側においては、エミッタ接触トレンチ部４０として動作するトレンチ部である。

本例の半導体装置１００は、ベース領域１４の下方に接して、かつドリフト領域の上方に接してＮ－型の蓄積領域１６を有する。エミッタ非接触トレンチ部１３０およびエミッタ接触トレンチ部４０の間のメサ部６２と、ダミートレンチ部３０およびエミッタ接触トレンチ部４０の間のメサ部６０とのスイッチング時間の長さおよびターンオンタイミングの差により、蓄積領域１６の有無で半導体装置１００は、動作波形が異なる。

エミッタ接触トレンチ部４０の負側のメサ部において、エミッタ接触トレンチ部４０に接するベース領域１４には、ゲート電圧Ｖｇを駆動電圧とするＮＰＮ型のトランジスタが形成される。同様にエミッタ接触トレンチ部４０の正側のメサ部においても、エミッタ接触トレンチ部４０に接するベース領域１４にゲート電圧Ｖｇを駆動電圧とするＮＰＮ型のトランジスタが形成される。

エミッタ接触トレンチ部４０の負側のメサ部において、エミッタ非接触トレンチ部１３０に接する蓄積領域１６には、（ゲート電圧Ｖｇ）－（コレクタ電圧Ｖｃ）を駆動電圧とするＰＮＰ型の寄生トランジスタが形成される。この場合、メサ部６２はゲート電位に接続されたゲート導電部４４およびゲート導電部１３４間に挟まれているので電位上昇がしやすく、ＰＮＰ型の寄生トランジスタがオンしにくい。

他方、エミッタ接触トレンチ部４０の正側のメサ部においては、ダミートレンチ部３０に接する蓄積領域１６に、－（コレクタ電圧Ｖｃ）を駆動電圧とするＰＮＰ型の寄生トランジスタが形成される。この場合、メサ部６０はゲート電位に接続されたゲート導電部４４とエミッタ電位に接続されたダミー導電部３４間に挟まれているので電位上昇がしにくく、ＰＮＰ型の寄生トランジスタがオンしやすい。

蓄積領域１６を有する半導体装置１００は、ＮＰＮ型トランジスタおよび閾値電圧が高いＰＮＰ型の寄生トランジスタを有する。これにより、ダミートレンチ部３０およびエミッタ接触トレンチ部４０の間のメサ部６０を二段階で動作する。また、蓄積領域１６におけるＰＮＰ型の寄生トランジスタは、正孔電流で駆動する。これにより半導体装置１００全体として、段階動作の二段階目の駆動電圧Ｖｃが上昇する。

図２０Ａは、蓄積領域１６を有しない半導体基板について、半導体装置１００および半導体装置３００のターンオン時の電流および電圧の関係を示す。エミッタ－コレクタ間電流Ｉｃを縦軸にして、コレクタ電圧Ｖｃを横軸として、ターンオン時の電流および電圧の関係を示している。なお、ゲート端子に印加されたゲート電圧Ｖｇは、共通して６．１Ｖである。

半導体装置１００および半導体装置３００のいずれにおいても、ベース領域１４のエミッタ接触トレンチ部４０の近傍の界面においてチャネルが生成される。これにより、ＮＰＮ型のトランジスタが動作する。

他方、本例の半導体装置１００および半導体装置３００は、蓄積領域１６を有しない。従って、ＰＮＰ型の寄生トランジスタの閾値電圧が低くなり、低いコレクタ電圧ＶｃからＰＮＰ型の寄生トランジスタが駆動する。

半導体装置３００ついてのＶ－Ｉ図では、エミッタ接触トレンチ部４０およびエミッタ非接触トレンチ部１３０の間のメサ部６２のみで構成されている。よって、ＰＮＰ型の寄生トランジスタがオンしないと電流量が制限されるので、二段階の段階動作による立ち上がりを示す。

他方、半導体装置１００についてのＶ－Ｉ図では、ダミートレンチ部３０およびエミッタ接触トレンチ部４０の間のメサ部６０を有しているので、ＰＮＰ型の寄生トランジスタがオンしやすく、ＮＰＮ型トランジスタと略同時に駆動する。従って、段階的な立ち上がりが見られない。

図２０Ｂは、蓄積領域１６を有する半導体基板について、半導体装置１００および半導体装置３００のターンオン時の電流および電圧の関係を示す。即ち、半導体装置３００の動作は、図１９Ａの半導体装置の動作に対応し、半導体装置１００の動作は、図１９Ｂの半導体装置の動作に対応する。

再び、エミッタ－コレクタ間電流Ｉｃを縦軸にして、コレクタ電圧Ｖｃを横軸として、ターンオン時の電流および電圧の関係を示している。ゲート端子に印加されたゲート電圧Ｖｇは、共通して６．１Ｖである。

蓄積領域１６がある場合には、ダミートレンチ部３０の近傍の拡散領域に、閾値電圧の高いＰＮＰ型のトランジスタが形成される。これにより、半導体装置１００についてのＩ－Ｖ図でも、駆動動作において二段階の段階的な立ち上がりを行う。

半導体装置３００についてのＶ－Ｉ図では、エミッタ接触トレンチ部４０およびエミッタ非接触トレンチ部１３０の間のメサ部６２のみで構成されている。よって、ＰＮＰ型の寄生トランジスタの閾値がさらに高くなっているため、オンするコレクタ電圧Ｖｃが高くなる。このため、二段階の段階動作による立ち上がりが高コレクタ電圧（コレクタ電圧Ｖｃが高い）側にシフトする。

他方で、半導体装置１００についてのＶ－Ｉ図では、半導体装置１００がダミートレンチ部３０およびエミッタ接触トレンチ部４０の間のメサ部６０を有しているので、ＰＮＰ型の寄生トランジスタはオンしやすくなる。一方で、半導体装置１００が蓄積領域１６を有するので、ＰＮＰ型の寄生トランジスタがオンしにくくなる影響も受ける。このため、二段階の段階動作による立ち上がりを示すようになる。

以上、本発明を実施の形態を用いて説明したが、本発明の技術的範囲は上記実施の形態に記載の範囲には限定されない。上記実施の形態に、多様な変更または改良を加えることが可能であることが当業者に明らかである。その様な変更または改良を加えた形態も本発明の技術的範囲に含まれ得ることが、特許請求の範囲の記載から明らかである。

特許請求の範囲、明細書、および図面中において示した装置、システム、プログラム、および方法における動作、手順、ステップ、および段階等の各処理の実行順序は、特段「より前に」、「先立って」等と明示しておらず、また、前の処理の出力を後の処理で用いるのでない限り、任意の順序で実現しうることに留意すべきである。特許請求の範囲、明細書、および図面中の動作フローに関して、便宜上「まず、」、「次に、」等を用いて説明したとしても、この順で実施することが必須であることを意味するものではない。

１０・・・半導体基板、１２・・・エミッタ領域、１４・・・ベース領域、１５・・・コンタクト領域、１６・・・蓄積領域、１８・・・ドリフト領域、２２・・・コレクタ領域、３０・・・ダミートレンチ部、３２・・・ダミー絶縁膜、３４・・・ダミー導電部、４０・・・エミッタ接触トレンチ部、４２・・・ゲート絶縁膜、４４・・・ゲート導電部、５０・・・ゲート電極、５２・・・エミッタ電極、５４・・・導電体、５６・・・層間絶縁膜、６０・・・メサ部、６２・・・メサ部、６４・・・メサ部、１００・・・半導体装置、１３０・・・エミッタ非接触トレンチ部、１３２・・・ゲート絶縁膜、１３４・・・ゲート導電部、１４０・・・狭小エミッタ接触トレンチ部、１４２・・ゲート絶縁膜、１４４・・・ゲート導電部、２００・・・半導体装置、３００・・・半導体装置

Claims (12)

1. 半導体基板のおもて面側に設けられた第１導電型のエミッタ領域と、
   前記半導体基板のおもて面側に設けられた第２導電型のコンタクト領域と、
   ゲート電極と電気的に接続され、前記エミッタ領域と接する少なくとも１つの第１トレンチ部と、
   前記少なくとも１つの第１トレンチ部のうちの１つと隣り合い、前記ゲート電極と電気的に接続され、前記コンタクト領域と接し、前記エミッタ領域と接していない第２トレンチ部と、
   前記少なくとも１つの第１トレンチ部のうちの１つと隣り合い、エミッタ電極と電気的に接続されたダミートレンチ部と、
   を備え、
   前記第２トレンチ部と接する前記コンタクト領域は、前記エミッタ電極に接し、
   前記ダミートレンチ部は、前記エミッタ領域に接している、半導体装置。
2. 半導体基板のおもて面側に設けられた第１導電型のエミッタ領域と、
   前記半導体基板のおもて面側に設けられた第２導電型のコンタクト領域と、
   ゲート電極と電気的に接続され、前記エミッタ領域と接する少なくとも１つの第１トレンチ部と、
   前記少なくとも１つの第１トレンチ部のうちの１つと隣り合い、前記ゲート電極と電気的に接続され、前記コンタクト領域と接し、前記エミッタ領域と接していない第２トレンチ部と、
   前記少なくとも１つの第１トレンチ部のうちの１つと隣り合い、エミッタ電極と電気的に接続されたダミートレンチ部と、
   を備え、
   前記第２トレンチ部と接する前記コンタクト領域は、前記エミッタ電極に接し、
   複数の前記ダミートレンチ部を備え、
   複数の前記ダミートレンチ部は、前記エミッタ領域に接する前記ダミートレンチ部と、前記エミッタ領域に接していない前記ダミートレンチ部との両方を有する、半導体装置。
3. 前記第１トレンチ部が隣り合う２つのトレンチ部のうち一方は、前記第２トレンチ部であり、他方は、別の前記第１トレンチ部である、
   請求項１または２のいずれか一項に記載の半導体装置。
4. 前記第１トレンチ部が隣り合う２つのトレンチ部の両方が、前記第２トレンチ部である、
   請求項１から３のいずれか一項に記載の半導体装置。
5. 前記第１トレンチ部のうち少なくとも１つが隣り合う２つのトレンチ部のうち一方は、前記第２トレンチ部であり、他方は、前記ダミートレンチ部である、
   請求項１から３のいずれか一項に記載の半導体装置。
6. 前記半導体基板は、
   前記エミッタ領域および前記コンタクト領域の下方に接して設けられる第２導電型のベース領域と、
   前記ベース領域の下方に接して設けられる、第１導電型の蓄積領域と、を有する、
   請求項１から４のいずれか一項に記載の半導体装置。
7. 前記エミッタ領域は、前記第１トレンチ部から延伸し、前記第１トレンチ部および前記第２トレンチ部の間で終端する、請求項１から５のいずれか一項に記載の半導体装置。
8. 半導体基板のおもて面側に設けられた第１導電型のエミッタ領域と、
   前記半導体基板のおもて面側に設けられた第２導電型のコンタクト領域と、
   ゲート電極と電気的に接続され、前記エミッタ領域と接する少なくとも１つの第１トレンチ部と、
   前記少なくとも１つの第１トレンチ部のうちの１つと隣り合い、前記ゲート電極と電気的に接続され、前記エミッタ領域と接する第２トレンチ部と、
   前記少なくとも１つの第１トレンチ部のうちの１つと隣り合い、エミッタ電極と電気的に接続されたダミートレンチ部と、
   を備え、
   前記第２トレンチ部が前記エミッタ領域と接する領域は、前記第１トレンチ部が前記エミッタ領域と接する領域より狭い、
   半導体装置。
9. 前記エミッタ領域は、前記第２トレンチ部から前記第１トレンチ部まで延伸する、請求項８に記載の半導体装置。
10. 前記エミッタ領域は、前記第２トレンチ部から延伸し、前記第１トレンチ部および前記第２トレンチ部の間で終端する、請求項８に記載の半導体装置。
11. 前記ダミートレンチ部は、前記エミッタ領域に接している、請求項８から１０のいずれか一項に記載の半導体装置。
12. 前記ダミートレンチ部は、前記エミッタ領域に接していない、請求項８から１０のいずれか一項に記載の半導体装置。

Images