JP2003520430A - 改善された安全動作領域を有するトレンチ絶縁ゲート・バイポーラ・トランジスタ - Google Patents

改善された安全動作領域を有するトレンチ絶縁ゲート・バイポーラ・トランジスタ

Info

Publication number
JP2003520430A
JP2003520430A JP2001552429A JP2001552429A JP2003520430A JP 2003520430 A JP2003520430 A JP 2003520430A JP 2001552429 A JP2001552429 A JP 2001552429A JP 2001552429 A JP2001552429 A JP 2001552429A JP 2003520430 A JP2003520430 A JP 2003520430A
Authority
JP
Japan
Prior art keywords
region
igbt
bjt
trench
gate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2001552429A
Other languages
English (en)
Inventor
チャン，スー−ロン
Original Assignee
イノベイティブ・テクノロジー・ライセンシング・エルエルシー
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by イノベイティブ・テクノロジー・ライセンシング・エルエルシー filed Critical イノベイティブ・テクノロジー・ライセンシング・エルエルシー
Publication of JP2003520430A publication Critical patent/JP2003520430A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H01L29/0623—Buried supplementary region, e.g. buried guard ring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Thyristors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Bipolar Transistors (AREA)

Abstract

(57)【要約】 改善された安全動作領域（ＳＯＡ）を有するトレンチ絶縁ゲート・バイポーラ・トランジスタ（ＩＧＢＴ）は、ドリフト層（２５４）においてバイポーラ・トランジスタ（ＢＪＴ）構造（２５２）と相互に組み合わされた多数のトレンチＩＧＢＴ構造（２５０）を含み、トレンチ・ゲート（２５８）がこれらの構造を分離している。浅いＰ領域（２６４）がそれぞれのトレンチ・ゲートの底部コーナーをスパンし、デバイスが逆バイアスされたときに生じる高ピーク電場からトレンチ酸化物を保護する。ゲート電圧に応答してＢＪＴメサにおいて反転チャネルが形成されることがないので、ベース駆動が、従って、デバイスの飽和電流レベルが減少し、その短絡ＳＯＡが改善される。ＢＪＴ構造に対するＩＧＢＴ構造の比率は所望の飽和電流レベルと短絡ＳＯＡとを得る必要に応じて調整される。ＢＪＴ構造を導入することに起因して生じるより大きな順方向の電圧降下は、トレンチ・ゲートの深さを増加させ、デバイスの注入効率を向上させ順方向の電圧降下を縮小させるより長い累積チャネルがゲートの側壁に沿って形成させることによって、抑制される。浅いＰ領域の上下に伸長するＮ型層（２３０、２３２、２４２）が、ＩＧＢＴ及びＢＪＴのメサの中への浸食によって生じるオン抵抗の増加を抑制する。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、半導体スイッチング・デバイスの分野に関し、更に詳しくは、ハイ
パワー・スイッチング回路において用いられるスイッチング・デバイスに関する
。
【０００２】
【従来の技術】
半導体デバイスは、故障することなく大電流及び／又は高電圧に対応すること
がますます求められている。パルス幅変調モータ制御回路などの多くの応用例に
おいて、ハイパワー・スイッチング・デバイスが求められている。ハイパワー・
スイッチで必要とされる大電流及び逆阻止（ブロッキング）特性を提供する多く
のデバイスが開発されている。これらの入手可能なデバイスは、順方向の電圧降
下ＶFDや安全動作領域（ＳＯＡ）など、関心対象である一次パラメータに対する
様々なレベルのパフォーマンスを与える。ＳＯＡは、パワー・スイッチング・デ
バイスを破壊的な故障なく動作させることができる電流・電圧境界と定義され、
典型的には、短絡及び逆バイアス動作条件の両方について特定される。
【０００３】 このようなデバイスの１つとして、絶縁ゲート・バイポーラ・トランジスタ（
ＩＧＢＴ）がある。トレンチ・ゲート構造を備えたＩＧＢＴは、プレーナ構造を
有する標準的なＩＧＢＴよりも優れたパフォーマンスを提供することが示されて
いるが、そのようなトレンチＩＧＢＴ構造が、図１に示されている。Ｐ層１０と
Ｎ−ドリフト層１２とが、コレクタ端子Ｃの上に積み重ねられている。それぞれ
のＩＧＢＴは、Ｐベース領域１４をＮ−ドリフト層１２の上に、そして、Ｎ＋領
域１６をＰベース領域の内部に追加することによって、これらの共通層の上に構
築される。薄いＰ＋層１８は、Ｐベース領域へのオーミック接点を与える。エミ
ッタ端子Ｅは、オーミック接点１８とＮ＋領域１６との両方に接触する。類似す
る構造がデバイスの全体にわたって周期的に離間し、それぞれの構造のエミッタ
端子は相互に接続されて共通のエミッタ接続を提供する。それぞれの構造は、Ｎ
−ドリフト層の中へ凹状になっているトレンチ・ゲート２０によって分離されて
いる。それぞれのゲートは、隣接するＩＧＢＴ構造のＮ＋及びＰベース領域と、
それらの間のＮ−ドリフト層と、トレンチを充填している導電材料２４と、この
導電材料と接触する電極（図示せず）とに接触している。それぞれのゲート電極
は、相互に接続してゲート接続Ｇを提供する。このデバイスに関しては、H. G.
Chang and B. Baliga, "500-V n-Channel Insulated-Gate Bipolar Transistor
with a Trench Gate Structure", IEEE Transactions on Electron Devices, Vo
l. 36, No. 9, September 1989, pp. 1824-1828に詳細な記載がある。
【０００４】 動作においては、正の電圧がゲート端子Ｇに与えられる。これによって、Ｐベ
ース領域にわたる反転チャネルと、Ｎ−ドリフト層におけるトレンチの側壁及び
底部に沿った累積チャネルとが形成され、それにより、電子がこれらのチャネル
を通過してＮ＋領域からＮ−ドリフト層に流れることが可能となる。これらの電
子は、コレクタＣとエミッタＥとの間に形成されるＰＮＰトランジスタをオンさ
せるのに必要なベース駆動を提供する。Ｐ層は、正孔をＮ−ドリフト層の中に注
入することによって応答して、電流がコレクタＣからエミッタＥの中へ流れるこ
とを可能にする。ＩＧＢＴは、単にゲート電圧をゼロ又は負にすることによって
オフになり、これにより、反転チャネルが、従って、トランジスタのベース駆動
が除去される。
【０００５】 トレンチ・ゲート構造を用いることにより、図１のＩＧＢＴは、非常に高いチ
ャネル密度を有することが可能になる。すなわち、多くのこのような構造を与え
られたダイ面積に並んで製造することができる。この結果として、飽和電流レベ
ルが非常に高いデバイスが得られる。しかし、不運なことに、そのようなデバイ
スが短絡されると、飽和電流レベルが高いことの結果として、デバイスの破壊が
生じる。従って、デバイスの短絡ＳＯＡは、劣ったものとなる傾向がある。この
問題に対する１つの可能性のある解決策は、短絡保護のための外部回路を用いる
ことであるが、そのような回路を設けることは、このデバイスに望ましくないコ
スト及び複雑さを追加することになる。
【０００６】 問題のある短絡ＳＯＡに対して可能性のあるもう１つの解決策は、デバイスの
メサ領域、すなわち、トレンチ・ゲートの間に位置する領域の幅を拡げて、チャ
ネル密度を低下させ、従って、飽和電流レベルを低下させることである。しかし
、メサの幅が広くなると、側壁酸化物によってメサの全体に誘導される電磁場が
劣化する。これによって、デバイスの逆阻止能力が悪影響を受け、その逆バイア
スＳＯＡを減少させる。
【０００７】
【発明の概要】
上述した問題点を克服するような、ＳＯＡが改善されているトレンチＩＧＢＴ
が提供される。この新たなＩＧＢＴは、ハイパワー・スイッチングへの応用に特
に適しており、スイッチングに関する単純なゲート電圧制御と、低いＶFDと、確
実な短絡ＳＯＡと、逆バイアスされたＳＯＡとが得られる。
【０００８】 新規な構造は、多数のトレンチＩＧＢＴ構造を含むが、多数のバイポーラ・ト
ランジスタ（ＢＪＴ）構造をこれらのＩＧＢＴ構造と相互に組み合わせることに
よって、従来型のトレンチＩＧＢＴデバイスのチャネル濃度を減少させる。正の
ゲート電圧が印加されるときにＢＪＴメサには反転チャネルが形成されないため
に、ベース駆動が、従ってデバイスの飽和電流レベルが低下し（すべてがＩＧＢ
Ｔによる実現例の場合と比較して）、その短絡ＳＯＡが改善される。更に、この
新規な構造は幅がより大きなメサを必要としないから、逆バイアスされたＳＯＡ
は影響されない。ＩＧＢＴ構造に対するＢＪＴの比率は、所望の飽和電流レベル
と短絡ＳＯＡとを得る必要に応じて調整が可能である。
【０００９】 この新規なデバイスは、それぞれのトレンチ・ゲートの底部コーナーの周囲に
浅いＰ領域を有し、デバイスが逆バイアスされるときに生じる高ピーク電場から
トレンチ酸化物を保護している。これらの浅いＰ領域がメサ領域の中へ浸食する
ことによって生じうるオン抵抗値の増大を抑制するため、Ｎ型層を追加し、メサ
領域をスパンし、浅いＰ領域の上下に伸長するようにする。このＮ型層は、Ｎ−
ドリフト層よりも抵抗値が低く、従って、浸食領域における抵抗値を減少させる
。浅いＰ領域は、ＢＪＴ構造のメサ領域をスパンするように伸長させ、その順方
向の電圧降下を低下させることができる。
【００１０】 ここで説明しているＢＪＴ構造を導入することで、図１のように構成されたデ
バイスと比較して、デバイスのオン抵抗値とＶFDとを若干増大させることができ
る。上述したようにＮ型層を用いることに加えて、オン抵抗値の増大は、トレン
チ・ゲートの深さを増加させることによって抑制することができ、それによって
、正のゲート電圧の印加によってトレンチ側壁に沿って形成される累積チャネル
の長さが増大する。これは、デバイスの電子注入効率を向上させ、Ｎ−ドリフト
領域における導電性の変化を増加させ、デバイスの順方向の電圧降下を縮小させ
る。
【００１１】 本発明のこれ以外の特徴及び効果は、以下の詳細な説明を添付の図面を参照し
て読むことによって、当業者には明らかになるはずである。
【００１２】
【発明の実施の態様】
ＳＯＡが改善されたトレンチＩＧＢＴの例示的な実施例が、図２に示されてい
る。このデバイスの基礎は、Ｐ層１０２の上で、Ｎ−ドリフト層１００から形成
されている。電極１０４は、Ｐ層１０２に接触し、このデバイスのコレクタ端子
Ｃとして機能する。この基礎の上に、２つのタイプの構造が構築される。すなわ
ち、絶縁ゲート・バイポーラ・トランジスタ（ＩＧＢＴ）と、バイポーラ・トラ
ンジスタ（ＢＪＴ）とである。ＩＧＢＴ構造は、Ｎ−ドリフト層１００の上にＰ
ベース領域１０６を追加し、Ｎ＋領域１０８がこのＰベース領域の上側のコーナ
ーを占めることによって、形成される。Ｐベース領域１０６の上の浅いＰ＋領域
１１０が、Ｐベースへのオーミック接点を提供する。電極１１２は、ＩＧＢＴの
Ｐ＋オーミック接点とＮ＋領域との両方に接触する。ここで用いている「＋」（
すなわち、Ｐ＋又はＮ＋）は、少なくとも１Ｘ１０18／ｃｍ3のキャリア濃度を
示し、「−」は、５Ｘ１０16ｃｍ3未満のキャリア濃度を示す。
【００１３】 ＢＪＴ構造（この図解では、ＰＮＰトランジスタ）は、Ｐベース領域１１４を
Ｎ−ドリフト層１００に積層（スタック）することによって、Ｐ／Ｎ−ドリフト
の基礎の上に形成される。Ｐベース領域１１４の上のＰ＋領域１１６はＰベース
へのオーミック接点を提供し、電極１１８はＰ＋領域に接触する。ＢＪＴ電極１
１８とＩＧＢＴ電極１１２とは相互に接続され、このデバイスのエミッタ端子Ｅ
を提供する。
【００１４】 トレンチ・ゲート構造は、ＩＧＢＴ及びＢＪＴ構造の間でＮ−ドリフト層１０
０の中に凹部を有し、ＩＧＢＴのＰベースとＮ＋領域とをＢＪＴのＰベース領域
から分離している。このトレンチ・ゲート構造は、１対の酸化物側壁１２０と１
つの酸化物底部１２２とを含むが、側壁１２０はほぼ垂直、底部１２２はほぼ水
平であるのが好ましい。トレンチは、導電材料１２４で充填され、平坦なデバイ
ス表面が得られている。電極１２６は、導電材料と接触して、ゲート端子Ｇを提
供している。導電材料１２４は、容易にトレンチを充填するから、ドナーが多く
ドープされたポリシリコンであることが好ましい（ｎチャネルのＩＧＢＴの場合
）。しかし、これ以外の材料を用いてトレンチを充填し、よい導電率を得ること
も可能である。
【００１５】 このデバイスの逆ブレークダウン特性の確実性は、トレンチの底部１２２に隣
接するＮ−ドリフト層に、浅く僅かにドープされたＰ領域１３０を用いることに
よって向上する。このＰ領域は、トレンチのコーナー（ここで、トレンチの酸化
物側壁がその酸化物底部と合致する）をスパン（結合する）するのに十分に幅広
く、しかし、メサ領域をピンチオフすることによってオン抵抗値を増加させるこ
とになる横方向の拡散を回避するのに十分な程度に浅く（好ましくは、深さが０
．５μｍ未満）形成されている。Ｐ領域の中に注入される電荷は、ピーク電場が
、トレンチ酸化物にではなく、Ｐ領域１３０に存在することを可能にするのに十
分なものでなければならない。典型的には、少なくとも３Ｘ１０12／ｃｍ2の電
荷が、１２００ボルトのデバイスでは適切である。このようにしてＰ領域を用い
ると、このデバイスが逆バイアスされたときに生じる高ピーク電場からトレンチ
酸化物が保護される。このような電場は、デバイスを早期にブレークダウンさせ
る原因となりうるからである。酸化物コーナーは、特に早期のブレークダウンを
受けやすく、従って、適切な保護を得るためには、Ｐ領域１３０はトレンチ・コ
ーナーの両方をスパンしていなければならない。
【００１６】 このデバイスがオンに切り換えられる機構が、図３に図解されている。正の電
圧がゲート端子Ｇに加えられる。これにより、Ｎ型の反転チャネル１５０がＩＧ
ＢＴのＰベース領域１０６を横断して形成され、累積チャネル１５１がトレンチ
・ゲート側壁に隣接して形成される（ただし、浅いＰ領域１３０が存在するため
に、トレンチ底部に沿った場所には累積チャネルは形成されない）。反転チャネ
ル１５０と累積チャネル１５１とによって、ＩＧＢＴのＮ＋領域１０８からＮ−
ドリフト層１００に向かって（矢印１５３で示されている）、電流が流れること
が可能になり、ＩＧＢＴ構造とＢＪＴ構造との両方へのベース駆動が提供される
。これに応答して、コレクタからＮ−ドリフト層１００の中へ正孔が注入される
（矢印１５４）。矢印１５６によって示されているように、電流は、ＩＧＢＴ及
びＢＪＴ構造の両方を介してこのデバイスを流れるが、これは、注入された正孔
がＮ−ドリフト層を横断してエミッタに集積されるからである。
【００１７】 後で更に詳述するが、実際的なハイパワー・スイッチング・デバイスは、１つ
のダイの全体に相互に組み合わされた数百のＩＧＢＴ及びＢＪＴ構造を含むのが
通常である。上述したように、これらの構造のすべてがトレンチＩＧＢＴである
場合には、結果として得られるデバイスは、非常に高いチャネル濃度を有し、従
って、飽和電流レベルが高くなり、その結果として、短絡ＳＯＡが劣化する。本
発明は、多数のＢＪＴ構造をＩＧＢＴ構造と相互に組み合わせることによって、
この問題を解決している（図２に図解されている）。正のゲート電圧に応答して
ＢＪＴメサを横断して反転チャネルが形成されることがないために、ベース駆動
は、前部がトレンチＩＧＢＴである実現例と比較して、小さくなる。飽和電流レ
ベルはベース駆動の大きさによって決まるから、ＢＪＴ構造を用いることによっ
て得られるベース駆動の低下が、デバイスの飽和電流レベルを低下させる。この
ようにして、メサの幅を拡張することに頼らずに、短絡ＳＯＡが改善され、従っ
て、逆バイアスされたＳＯＡは劣化しない。ＢＪＴ構造に対するＩＧＢＴの比率
は、所望の飽和電流レベルが得られるように選択され、比率が大きければ飽和電
流レベルが高くなり、小さければ低くなる。
【００１８】 ここで述べたようにＢＪＴ構造を相互に組み合わせることの短所として、その
順方向の電圧降下がＩＧＢＴ構造の場合よりも高くなる傾向があり、それによっ
て、デバイスの全体としての順方向の電圧降下が増大することがある。本発明は
、トレンチ・ゲートの深さを約１０μｍという通常の深さまで増加させることに
よって、この点を補償している。これと比較すると、従来型のトレンチＩＧＢＴ
では、トレンチの深さは３−４μｍである。そのような従来型のデバイスでは、
正のゲート電圧が、トレンチ・ゲート側壁に沿って短い累積チャネル（１−２μ
ｍ）を生じさせ、それによって、電子注入効率が僅かに改善される。ここで述べ
たようにトレンチの深さを増加させると、トレンチ・ゲート側壁に沿って、相当
に長い（７μｍ程度まで）累積チャネル１５１が形成される。累積チャネルが長
ければ長いほど、Ｎ−ドリフト層における電子注入効率、従って導電率の変化が
推進され、デバイスの順方向の電圧降下が縮小され、それによって、ＢＪＴ構造
によって生じる順方向の効果が増大する。
【００１９】 ＢＪＴ構造によって生じる順方向の電圧降下の増加をオフセットするためには
トレンチの深さを大きくすることが好ましいのであるが、これは、本発明にとっ
て必須ではないことを注意すべきである。ＢＪＴ構造を造語に組み合わせること
によって提供される飽和電流レベルの制御とＳＯＡの改善とは、デバイスにおい
て従来の深さを有するトレンチ・ゲートを用いた場合でも、依然として実現され
る。
【００２０】 図２及び３に示されているＳＯＡが改善されたトレンチＩＧＢＴはＰＮＰＮ型
のＩＧＢＴ構造とＰＮＰトランジスタ構造とを含むように図解されているが、こ
のデバイスは、逆の極性を有する構造でも容易に用いることができる。そのよう
なデバイスが図４に示されている。この場合には、デバイスの基礎は、Ｎ層２０
２の上のＰ−ドリフト層２００を含み、これへの接点がデバイスのエミッタＥを
形成する。ＩＧＢＴ構造は、Ｎベース領域２０４をＰ−ドリフト層の上に追加す
ることによって形成され、Ｐ＋領域２０６がＮベースの中に存在する。Ｎベース
領域２０４の上の浅いＮ＋領域２０８は、Ｎベースへのオーミック接点を提供す
る。Ｎ＋オーミック接点とＰ＋領域とには、電極２１０が接触している。ＢＪＴ
構造は、Ｎベース領域２１２をＰ−ドリフト層の上に追加することによって形成
され、Ｎベース領域２１２の上のＮ＋領域２１４が、Ｎベースへのオーミック接
点を提供する。電極２１６は、Ｎ＋領域に接触している。電極２１０及び２１６
は、相互に接続されて、デバイスのコレクタ接続Ｃを提供する。トレンチ・ゲー
トとゲート接続Ｇとは従前のままであるが、トレンチを充填している導電材料は
好ましくはアクセプタを用いて十分にドープされたポリシリコンであることだけ
が異なる。浅いＮ領域２１８が、ゲートの底部コーナーを保護する。このデバイ
スは、図２のデバイスとほぼ同じように機能するが、デバイスをオンさせるのに
必要なチャネルを作成するのに負のゲート電圧（コレクタに対して）が必要であ
る点が異なっている。
【００２１】 トレンチ・ゲートのコーナーを保護するのに用いられる浅いＰ領域（図２の領
域１３０）の一部は、隣接するゲートの間のメサ領域の中に浸食する可能性があ
る。これは、メサ領域を通過する導電経路の幅を狭くし、それによって、デバイ
スのオン抵抗値を増加させることがありうる。図５ａには、デバイスの好適実施
例が図解されているのであるが、この悪影響は、Ｎ−ドリフト層１００の内部で
Ｎ型の層２３０を用い、これが、メサ領域をスパンし浅いＰ領域１３０のメサ領
域の中に浸食している部分の上下に伸長することによって、生じる。ドーピング
の程度がより大きなＮ型層２３０の抵抗値は、それ以外の場合に浅いＰ領域の周
囲に存在しうるＮ−ドリフト層の抵抗値よりも小さい。従って、Ｎ型層２３０は
、浅いＰ領域の浸食によって生じる抵抗値の増加を押しとどめる傾向を有する。
また、ドーピングの程度がより大きなＮ型層２３０が存在すると、浅いＰ領域１
３０の横方向の拡散を縮小するのに役立ち、これは、浸食の程度を縮小させるよ
うに機能する。
【００２２】 図５ａに示されているように、改善されたＳＯＡを有するトレンチＩＧＢＴの
好適実施例では、より深いトレンチ・ゲートとＮ型層２３０との両方が用いられ
る。これらの特徴は、共に、デバイスのオン抵抗値を縮小するように作用する。
Ｎ型層２３０は、従来型の深さのトレンチ・ゲートを有するデバイスの場合にも
用いられるべきである。そのようなＮ型層を欠いていると、メサ領域の中に浸食
している浅いＰ領域１３０の部分は、トレンチ・ゲートに沿って形成された反転
及び累積チャネルによって提供される導電経路の底部に隘路（ボトルネック）を
生じさせることによって、Ｎ＋領域１０８からＮ−ドリフト領域１００への電子
の注入に悪影響を与える。Ｎ型層２３０を用いると、浅いＰ領域１３０の横方向
の拡散を減少させ、従って、導電経路の底部における隘路を減少させる。この理
由により、Ｎ型層２３０の使用は、従来型の深さのトレンチ・ゲートを用いるデ
バイスに、特に推奨される。
【００２３】 図４に示されているようなデバイスの逆極性バージョンでは、その浅いＮ領域
の上下に伸長するＰ型層を用いることができ、それによって、Ｎ型層２３０と同
じ効果が得られることに注意すべきである。
【００２４】 ドーピングの程度がより大きなＮ型層の別の利用が、図５ｂに示されている。
この場合には、Ｎ型層２３２は、Ｐベース領域１０６及び１１４の底部から、メ
サ領域の中に浸食している浅いＰ領域１３０の部分の下まで伸長している。この
アプローチもまた、浅いＰ領域のメサ領域の中への浸食によって生じる抵抗値の
増加を抑制し、浅いＰ領域１３０の横方向の拡散を減少させるように機能する。
【００２５】 図２のデバイスの別のエンハンスメント（強化）が、図６に図解されているが
、この場合もまた、ＢＪＴを抵抗値がより低いＩＧＢＴ構造と相互に組み合わせ
ることによって生じるデバイスのオン抵抗値の増加を抑制するように機能する。
この場合には、ＢＪＴの上側のＰ領域の深さが、少なくともトレンチ・ゲートの
底部まで伸長される。これを達成する方法の１つとしては、浅いＰ領域（図２−
５におけるトレンチ・コーナーの周囲にだけスパンされている）をＢＪＴのメサ
領域を横断するように伸長させて拡張された浅いＰ領域２４０を形成するという
方法がある。あるいは、Ｐベース領域１１４をより深く拡散させて、この領域の
深さを増加させることもできる。Ｐ領域がより深ければ、ＢＪＴの導通が強化さ
れ、従って、その両端での電圧降下は減少する。図６にはデバイスにおいて用い
られトレンチの深さがより大きなより深いＰ領域が示されているが、これは、従
来型のトレンチ深度を有するデバイスでも効果的に用いることができる。
【００２６】 図５ａ及び５ｂに示されているドーピングの程度がより大きなＮ型層エンハン
スメントは、図６に示されているデバイスでも用いることができる。メサ領域の
中に浸食している浅いＰ領域の部分の上下に伸長しているＮ型層２４２は、Ｎ−
ドリフト層１００の内部（この図と図５ａとに示されているように）、又は、Ｐ
ベース領域１０６の底部からメサ領域の中に浸食している浅いＰ領域の部分の下
まで伸長することができる（この図には示されていないが、図５ｂに示されてい
るように）。従前の例と同じく、Ｎ型層２４２の使用により、ＩＧＢＴのメサ領
域の両端の抵抗値が減少し、浅いＰ領域の横方向の拡散が減少する。
【００２７】 既に述べたように、大電流を運ぶことができる実際のデバイスを作成するには
、上述したような多数のＩＧＢＴ、ＢＪＴ及び絶縁ゲート構造がＰ／Ｎ−ドリフ
ト基礎にわたって相互に組み合わされるが、そのようなマルチセル型のデバイス
の１つの実施例が、図７に示されている。この場合には、図１に示されているよ
うなトレンチ状のＩＧＢＴ（２５０）及びＢＪＴ（２５２）構造が、Ｐ層２５６
の上のＮ−ドリフト層２５４から作られた基礎の中で周期的に離間され、Ｐ層の
上の電極２５７がデバイスのコレクタＣとして機能する。絶縁トレンチ・ゲート
構造２５８は、ＩＧＢＴ及び／又はＢＪＴ構造で構成されるすべての対の間に配
置されている。ＩＧＢＴ及びＢＪＴ構造のそれぞれと接触する電極２６０は相互
に接続されてデバイスのエミッタＥを形成し、ゲート構造のそれぞれと接触する
電極２６２は相互に接続されてデバイスのゲート接続Ｇを形成する。浅いＰ領域
２６４は、好ましくは、それぞれのトレンチ・ゲートのコーナーの周囲からＮ−
ドリフト層２５４の中に伸長する。
【００２８】 ＩＧＢＴ及びバイポーラ・トランジスタ構造は、任意の所望の態様で相互に組
み合わされ、デバイスのパフォーマンスを特定の応用例のために個別に調整する
ことができる。デバイスの飽和電流レベルは、バイポーラ・トランジスタ構造に
対するＩＧＢＴ構造の比率を操作することによって調整することができ、この比
率を増大又は縮小することによって、飽和電流レベルを増加又は減少させること
ができる。例えば、それぞれのＩＧＢＴ構造の間に２つのＢＪＴ構造を製造する
ことが可能であるが、こうすると、これら２つの構造が同数であるようなデバイ
スの場合よりも、飽和電流レベルが低くなる。しかし、順方向の電圧降下は相対
的に増大する。
【００２９】 相互に組み合わされる構造の形状は、図７に示されているようなトレンチ状の
ストライプには限定されない。可能性のある別の実施例が、図８の平面図に示さ
れている（エミッタ、コレクタ及びゲート電極は、明瞭にするために、示されて
いない）。ここでは、円筒型のＩＧＢＴ構造３００が円筒型のＢＪＴ構造３０２
と相互に組み合わされている。それぞれのＩＧＢＴ構造は上述したものと同じで
あり、浅いＰ＋領域３０４が、その下のＰベース領域（図示せず）へのオーミッ
ク接点を提供し、Ｎ＋領域３０６によって包囲し、Ｐ層３１２の上のＮ−ドリフ
ト層３１０から作られた基礎の上に構築されている。それぞれのＢＪＴ構造もま
た、上述したものと同じであり、Ｐ＋オーミック接点３１４が、Ｐ／Ｎ−ドリフ
ト基礎３１０、３１２の上のＰベース領域（図示せず）の上に存在している。絶
縁トレンチ・ゲート構造は、それぞれの円筒型ＩＧＢＴ及びＢＪＴ構造を酸化物
壁部３１６によって包囲することによって形成され、水平の酸化物底部（図示せ
ず）が酸化物壁部の間の領域を横断している。上述したように、浅いＰ領域（図
示せず）を用いて、トレンチ・ゲートの酸化物コーナーをピーク電場から保護す
ることが好ましい。
【００３０】 別の可能なマルチセル型の実施例が、図９の平面図に示されている（エミッタ
、コレクタ及びゲート電極は、明瞭にするために、示されていない）。この場合
には、図７に示されている連続的なストライプ・トレンチ構造が、より小さなＩ
ＧＢＴ構造３２０とＢＪＴ構造３２２とに分解されている。それぞれのＩＧＢＴ
構造は、その下のＰベース領域（図示せず）へのオーミック接点を提供する浅い
Ｐ＋領域３２４を有し、Ｎ＋領域３２６によって包囲し、Ｐ層３３０の上のＮ−
ドリフト層３２８から作られた基礎の上に構築されている。それぞれのＢＪＴ構
造は、Ｐ／Ｎ−ドリフト基礎３２８、３３０の上のＰベース領域（図示せず）の
上に存在するＰ＋オーミック接点３３２を有している。絶縁トレンチ・ゲート構
造は、それぞれのＩＧＢＴ及びＢＪＴ構造を酸化物壁部３３４によって包囲する
ことによって形成され、水平方向の酸化物底部（図示せず）が酸化物壁部の間の
領域を横断している。上述したように、浅いＰ領域（図示せず）を用いて、トレ
ンチ・ゲートの酸化物コーナーをピーク電場から保護することが好ましい。この
ように構造を分解することの結果として、デバイスのターンオン特性がより一様
になる。
【００３１】 図７、８及び９に示されている構成は、単なる例示であり、これ以外の多くの
構造の形状（例えば、矩形、角が丸められた矩形、６角形などを含む）や、構造
の比率（ＢＪＴ構造の数に対するＩＧＢＴ構造の数）を用いて、機能的なデバイ
スを得ることができる。図７のトレンチ状のストライプ構造が好ましいのは、製
造が容易であると同時によいパフォーマンスを得ることができるからである。示
されてはいないが、極性が逆である構造を用いて（図４のように）マルチセル型
のデバイスを実現することも可能であり、その場合は、トレンチ底部の浅いＮ領
域がトレンチ酸化物の信頼性を強化することになる。
【００３２】 ここで説明されたデバイスは、パンチスルー・ウエハ（ＥＰＩ）の上に製造す
ることができる。その場合には、ドリフト層は、所望の厚さまで成長し適切なド
ーピング・レベルを有するエピタキシャル層をバルク基板材料の上に備えている
。このデバイスは、ノンパンチスルー（ＮＰＴ）ウエハの上に製造することもで
きる。この場合には、ドリフト領域はバルク基板材料であり、Ｐ層（図２の層１
０２のような）は、背面から注入又は拡散されたホウ素がドープされた材料の薄
い層である。どのようなタイプのウエハを用いるのかを決定するには、いくつか
の要素を考察すべきである。ＥＰＩウエハは、ＮＰＴウエハよりも効果であるが
、エピタキシャル層はその厚さとドーピング濃度を制御できるので、順方向の電
圧降下がより小さくなる。ＮＰＴベースのデバイスは、正孔注入効率（図２又は
７のように構成された場合）、又は、電子注入効率（図４のように構成された場
合）が、ＥＰＩベースのデバイスよりも低い。そして、この性質は、蓄積されて
いる電荷を操作してよりよいスイッチング特性を提供するのに用いることができ
る。対照的に、寿命制御が、ＥＰＩベースのデバイスにおいて蓄積されている電
荷を調節するのに用いられる。デバイスの阻止（ブロッキング）電圧は、ドリフ
ト層のドーピング・レベルと厚さとに影響される。少なくとも６００ボルトの阻
止電圧を提供するのに十分なドーピング・レベルと厚さとが好ましい。
【００３３】 ＩＧＢＴのパフォーマンスは、トレンチ・ゲートの幅及び深さと、ＩＧＢＴ及
びＢＪＴ構造のメサ幅とによって、影響される。約２−３μｍのトレンチ幅、約
３−６μｍのメサ幅及び約１０μｍのトレンチ深さが好ましい。というのは、こ
れらの値は、製造に関して現実的であって、よいパフォーマンスを与えるからで
ある。
【００３４】 以上では、本発明の特定の実施例を示し説明したが、当業者であれば、多くの
変形及び別の実施例を相当することができるであろう。従って、本発明は、冒頭
の特許請求の範囲によってのみ、限定される。
【図面の簡単な説明】
【図１】 従来技術において知られていたトレンチＩＧＢＴ構造の断面図である。
【図２】 本発明による改善されたＳＯＡを有するトレンチＩＧＢＴの断面図である。
【図３】 図２のデバイスの断面図であり、このデバイスがオンにスイッチングされる機
構が図解されている。
【図４】 図２のデバイスの逆極性バージョンの断面図である。
【図５】 図５ａ及び図５ｂで構成される。図５ａは、図２のデバイスの断面図であり、
このデバイスのオン抵抗値を低下させるエンハンスメントが図解されている。図
５ｂは、図２のデバイスの断面図であるが、図５ａに示されているエンハンスメ
ントの別の実施例が図解されている。
【図６】 図２のデバイスの断面図であり、このデバイスのオン抵抗値を低下させる別の
エンハンスメントが図解されている。
【図７】 本発明による改善されたＳＯＡを有するトレンチＩＧＢＴのマルチセル型の実
現例の実施例の透視図である。
【図８】 本発明による改善されたＳＯＡを有するトレンチＩＧＢＴのマルチセル型の実
現例の実施例の平面図である。
【図９】 本発明による改善されたＳＯＡを有するトレンチＩＧＢＴのマルチセル型の実
現例の別の可能な実施例の平面図である。
───────────────────────────────────────────────────── 【要約の続き】 れる。浅いＰ領域の上下に伸長するＮ型層（２３０、２ ３２、２４２）が、ＩＧＢＴ及びＢＪＴのメサの中への 浸食によって生じるオン抵抗の増加を抑制する。

Claims (10)

    【特許請求の範囲】
  1. 【請求項１】 改善された安全動作領域（ＳＯＡ）を有するトレンチ絶縁ゲ
    ート・バイポーラ・トランジスタ（ＩＧＢＴ）デバイスであって、 ＩＧＢＴ構造であって、 Ｐ層（１０２）と、 前記Ｐ層に接触しこのデバイスにコレクタ接続を提供する第１の電極（１０
    ４）と、 前記Ｐ層上の前記コレクタとは反対側に位置するＮ−ドリフト層（１００）
    と、 前記Ｎ−ドリフト層の上の第１のＰベース領域（１０６）と、 前記第１のＰベース領域の上のＮ＋領域（１０８）と、 前記第１のＰベース領域と前記Ｎ＋領域との両方に接触する第２の電極（１
    １０）と、 を備えたＩＧＢＴ構造と、 前記ＩＧＢＴ構造に隣接するバイポーラ・トランジスタ（ＢＪＴ）構造であっ
    て、 前記Ｐ層と、 前記Ｎ−ドリフト層と、 前記Ｎ−ドリフト層の上の第２のＰベース領域（１１４）と、 前記第２のＰベース領域に接触している第３の電極であって、前記第２の電
    極とこの第３の電極とは相互に接続されこのデバイスにエミッタ接続を提供する
    、第３の電極（１１８）と、 を備えたバイポーラ・トランジスタ構造と、 前記ＩＧＢＴ構造のＮ＋及びＰベース領域と前記ＢＪＴ構造のＰベース領域と
    の間の前記Ｎ−ドリフト層の中に凹部を有するトレンチ構造として構成された絶
    縁ゲートであって、 前記Ｎ＋領域、前記第１のＰベース領域、前記Ｎ−ドリフト層及び前記第２
    のＰベース領域と接触する酸化物層であって、前記トレンチ・ゲートの側壁と底
    部とを形成する酸化物層（１２０、１２２）と、 前記トレンチの中にあり、前記トレンチの頂部に加えられた電圧を前記酸化
    物層に接続する導電材料（１２４）と、 前記Ｎ−ドリフト層の中にあり、前記導電材料とは反対側で前記トレンチ・
    ゲートの底部と直接的に隣接する浅いＰ領域であって、前記側壁と前記底部との
    接合部に形成されたコーナーをスパンして、このデバイスが逆バイアスされると
    きに前記コーナーを高ピーク電場から保護する、浅いＰ領域（１３０）と、 前記導電材料と接触し、このデバイスにゲート接続を提供する第４の電極（
    １２６）と、 を備えた絶縁ゲートと、 を備えており、前記ゲート接続に加えられる正の電圧が、前記第１のＰベース
    領域を横断する反転チャネル（１５０）と前記ゲート側壁に沿い前記第１のＰベ
    ース領域の下にある累積チャネルとを形成し、前記Ｎ＋領域と前記Ｎ−ドリフト
    層との間にあって前記Ｎ＋領域から前記Ｎ−ドリフト層の中へ電子が注入される
    ことを可能にする導電経路が提供され、前記電子の注入は、前記コレクタと前記
    エミッタとの間の電圧が十分に高いときには前記ＩＧＢＴ構造と前記ＢＪＴ構造
    とがオンになることを可能にし、それによって、前記コレクタ及び前記エミッタ
    接続の間をＩＧＢＴ及びＢＪＴ構造の両方を介して電流が流れることが可能にな
    り、ゼロ又は負のゲート電圧が、前記反転チャネルを除去しこのデバイスを通る
    導通を終了させ、前記絶縁ゲートは、前記Ｎ＋領域から前記Ｎ−ドリフト層への
    前記電子の注入を前記累積チャネルが強化するのに十分な深さまで前記Ｎ−ドリ
    フト層の中に凹部を有し、それによって、絶縁ゲートの深さは実質的により浅い
    がそれ以外は同一であるデバイスと比較すると、このＩＧＢＴデバイスの前記コ
    レクタと前記エミッタとの間の順方向の電圧降下が縮小されることを特徴とする
    トレンチ絶縁ゲート・バイポーラ・トランジスタ（ＩＧＢＴ）デバイス。
  2. 【請求項２】 請求項１記載のＩＧＢＴデバイスにおいて、前記第１のＰベ
    ース領域の深さは約３μｍであり、前記絶縁ゲートの深さは約１０μｍであるこ
    とを特徴とするＩＧＢＴデバイス。
  3. 【請求項３】 請求項１記載のＩＧＢＴデバイスにおいて、前記浅いＰ領域
    の深さは０．５μｍ未満であることを特徴とするＩＧＢＴデバイス。
  4. 【請求項４】 請求項１記載のＩＧＢＴデバイスにおいて、複数の前記ＩＧ
    ＢＴ構造（２５０）と、複数の前記ＢＪＴ構造（２５２）と、前記構造のそれぞ
    れに隣接して位置する複数の前記絶縁ゲート（２５８）とを備えており、その隣
    接する絶縁ゲートの間に位置するそれぞれの構造の部分は当該構造のメサ領域を
    定義し、更に、前記Ｎ−ドリフト層の内部にあり前記メサ領域の中に浸食する前
    記浅いＰ領域の部分の上下に伸長するＮ型層（２３０）を備えており、前記Ｎ型
    層は、前記浸食によって増加する前記メサ領域の両端の抵抗値を低下させること
    を特徴とするＩＧＢＴデバイス。
  5. 【請求項５】 請求項１記載のＩＧＢＴデバイスにおいて、複数の前記ＩＧ
    ＢＴ構造（２５０）と、複数の前記ＢＪＴ構造（２５２）と、前記構造のそれぞ
    れに隣接して位置する複数の前記絶縁ゲート（２５８）とを備えており、その隣
    接する絶縁ゲートの間に位置するそれぞれの構造の部分は当該構造のメサ領域を
    定義し、更に、前記第１及び第２のＰベース領域の底部から前記メサ領域の中に
    浸食する前記浅いＰ領域の部分の下に伸長するＮ−型層（２３２）を備えており
    、前記Ｎ−型層は、前記浸食によって増加する前記メサ領域の両端の抵抗値を低
    下させることを特徴とするＩＧＢＴデバイス。
  6. 【請求項６】 請求項１記載のＩＧＢＴデバイスにおいて、前記第２のＰベ
    ース領域は少なくとも前記トレンチ・ゲートの底部まで拡散され、前記ＢＪＴ構
    造の両端の順方向電圧降下を縮小することを特徴とするＩＧＢＴデバイス。
  7. 【請求項７】 請求項１記載のＩＧＢＴデバイスにおいて、複数の前記ＩＧ
    ＢＴ構造（２５０）と、複数の前記ＢＪＴ構造（２５２）と、前記構造のそれぞ
    れに隣接して位置する複数の前記絶縁ゲート（２５８）とを備えており、その隣
    接する絶縁ゲートの間に位置するそれぞれのＢＪＴ構造の部分は当該ＢＪＴ構造
    のメサ領域を定義し、前記浅いＰ領域（２４０）は、前記側壁と前記底部との接
    合部に形成されたコーナーをスパンし、前記ＢＪＴ構造のメサ領域の全体を横断
    して伸長しており、前記ＢＪＴ構造のメサ領域のメサ領域を横断する前記浅いＰ
    領域の前記伸長は前記ＢＪＴ構造の両端の順方向電圧降下を縮小することを特徴
    とするＩＧＢＴデバイス。
  8. 【請求項８】 請求項７記載のＩＧＢＴデバイスにおいて、その隣接する絶
    縁ゲートの間に位置するそれぞれのＩＧＢＴ構造の部分は当該ＩＧＢＴ構造のメ
    サ領域を定義し、更に、前記ＩＧＢＴ構造のメサ領域の中に浸食する前記浅いＰ
    領域の部分の上下に伸長するＮ−型層（２４２）を備えており、前記Ｎ−型層は
    、前記浸食によって増加する前記ＩＧＢＴ構造のメサ領域の両端の抵抗値を低下
    させることを特徴とするＩＧＢＴデバイス。
  9. 【請求項９】 改善された安全動作領域（ＳＯＡ）を有するトレンチ絶縁ゲ
    ート・バイポーラ・トランジスタ（ＩＧＢＴ）デバイスであって、 このデバイスにコレクタ接続を提供する第１の電極（２５７）と、 前記第１の電極の上のＰ層（２５６）と、 前記Ｐ層の上の前記第１の電極とは反対側に位置するＮ−ドリフト層（２５４
    ）と、 複数のＩＧＢＴ構造であって、それぞれが、 前記Ｐ層と、 前記Ｎ−ドリフト層と、 前記Ｎ−ドリフト層の上の第１のＰベース領域と、 前記第１のＰベース領域の上のＮ＋領域と、 前記第１のＰベース領域と前記Ｎ＋層との両方に接触する第２の電極（２６
    ０）と、 を備えた複数のＩＧＢＴ構造（２５０）と、 複数のバイポーラ・トランジスタ（ＢＪＴ）構造であって、それぞれが、 前記Ｐ層と、 前記Ｎ−ドリフト層と、 前記Ｎ−ドリフト層の上の第２のＰベース領域と、 前記第２のＰベース領域に接触している第３の電極であって、前記第２の電
    極とこの第３の電極とはそれぞれが相互に接続されこのデバイスにエミッタ接続
    を提供する、第３の電極（２６０）と、 を備えた複数のバイポーラ・トランジスタ構造（２５２）と、 複数の絶縁ゲートであって、それぞれが、トレンチ構造として構成され、前記
    Ｎ−ドリフト層の中に凹部を有し、前記ＩＧＢＴ構造のＮ＋及びＰベース領域と
    前記ＢＪＴ構造のＰベース領域とを前記ＩＧＢＴ構造のＮ＋及びＰベースと前記
    ＢＪＴ構造のＰベース領域との他のものと分離し、 前記ゲートが前記ＩＧＢＴ構造の１つと接触するときにＩＧＢＴ構造のＮ＋
    及びＰベース領域と、前記ゲートが前記ＢＪＴ構造の１つと接触するときにＢＪ
    Ｔ構造のＰベース領域と、そしてＮ−ドリフト層と接触して、前記トレンチ・ゲ
    ートの側壁と底部とを形成する酸化物層と、 前記トレンチの中にあり、前記トレンチの頂部に加えられた電圧を前記酸化
    物層に接続する導電材料と、 前記Ｎ−ドリフト層の中にあり、前記導電材料とは反対側で前記トレンチ・
    ゲートの底部と直接的に隣接する浅いＰ領域であって、前記側壁と前記底部との
    接合部に形成されたコーナーをスパンして、このデバイスが逆バイアスされると
    きに前記コーナーを高ピーク電場から保護する、浅いＰ領域（２６４）と、 前記導電材料と接触する第４の電極であって、これらの第４の電極のそれぞ
    れは相互に接続されてこのデバイスにゲート接続を提供する第４の電極（２６２
    ）と、 を備えた複数の絶縁ゲート（２５８）と、 を備えており、前記ゲート接続に加えられる正の電圧が、前記第１のＰベース
    領域のそれぞれを横断する反転チャネルと前記ゲート側壁に沿い前記第１のＰベ
    ース領域の下にある累積チャネルとを形成し、前記Ｎ＋領域のそれぞれと前記Ｎ
    −ドリフト層との間にあって前記Ｎ＋領域から前記Ｎ−ドリフト層の中へ電子が
    注入されることを可能にする導電経路が提供され、前記電子の注入は、前記コレ
    クタと前記エミッタとの間の電圧が十分に高いときには前記ＩＧＢＴ構造と前記
    ＢＪＴ構造とがオンになることを可能にし、それによって、前記コレクタ及び前
    記エミッタ接続の間をＩＧＢＴ及びＢＪＴ構造の両方を介して電流が流れること
    が可能になり、ゼロ又は負のゲート電圧が、前記反転チャネルを除去しこのデバ
    イスを通る導通を終了させ、前記絶縁ゲートは、前記Ｎ＋領域から前記Ｎ−ドリ
    フト層への前記電子の注入を前記累積チャネルが強化するのに十分な深さまで前
    記Ｎ−ドリフト層の中に凹部を有し、それによって、絶縁ゲートの深さは実質的
    により浅いがそれ以外は同一であるデバイスと比較すると、このＩＧＢＴデバイ
    スの順方向の電圧降下が縮小され、 前記ＢＪＴ構造に対する前記ＩＧＢＴ構造の比率はこのデバイスの飽和電流レ
    ベルを決定し、前記比率は所望の飽和電流レベルと短絡ＳＯＡとを提供するよう
    に選択されることを特徴とするトレンチ絶縁ゲート・バイポーラ・トランジスタ
    （ＩＧＢＴ）デバイス。
  10. 【請求項１０】 請求項９記載のＩＧＢＴデバイスにおいて、前記ＩＧＢＴ
    構造と前記ＢＪＴ構造と前記絶縁ゲートとは前記Ｎ−ドリフト層において相互に
    組み合わされており、前記絶縁ゲートのそれぞれは、１対の前記ＩＧＢＴ構造、
    １対の前記ＢＪＴ構造、又は、前記ＩＧＢＴ構造の１つと前記ＢＪＴ構造の１つ
    とから構成される対の間に配置されていることを特徴とするＩＧＢＴデバイス。
JP2001552429A 2000-01-14 2000-12-21 改善された安全動作領域を有するトレンチ絶縁ゲート・バイポーラ・トランジスタ Pending JP2003520430A (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US09/483,605 US6392273B1 (en) 2000-01-14 2000-01-14 Trench insulated-gate bipolar transistor with improved safe-operating-area
US09/483,605 2000-01-14
PCT/US2000/035112 WO2001052306A2 (en) 2000-01-14 2000-12-21 Trench insulated-gate bipolar transistor with improved safe-operating-area

Publications (1)

Publication Number Publication Date
JP2003520430A true JP2003520430A (ja) 2003-07-02

Family

ID=23920754

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001552429A Pending JP2003520430A (ja) 2000-01-14 2000-12-21 改善された安全動作領域を有するトレンチ絶縁ゲート・バイポーラ・トランジスタ

Country Status (4)

Country Link
US (1) US6392273B1 (ja)
EP (1) EP1252661A2 (ja)
JP (1) JP2003520430A (ja)
WO (1) WO2001052306A2 (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101441234B1 (ko) 2012-12-21 2014-09-17 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 메모리 디바이스 및 그 제조방법
JP2017028250A (ja) * 2015-07-16 2017-02-02 富士電機株式会社 半導体装置及びその製造方法
JP2017098403A (ja) * 2015-11-24 2017-06-01 株式会社豊田自動織機 半導体装置
US9847410B2 (en) 2015-06-03 2017-12-19 Renesas Electronics Corporation Semiconductor device and method of manufacturing the same
US10468487B2 (en) 2015-10-16 2019-11-05 Mitsubishi Electric Corporation Semiconductor device
JP2019212718A (ja) * 2018-06-01 2019-12-12 富士電機株式会社 絶縁ゲート型半導体装置及び絶縁ゲート型半導体装置の製造方法

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3927111B2 (ja) * 2002-10-31 2007-06-06 株式会社東芝 電力用半導体装置
US6965131B2 (en) 2003-03-07 2005-11-15 Rockwell Scientific Licensing, Llc Thyristor switch with turn-off current shunt, and operating method
US7173290B2 (en) * 2003-03-07 2007-02-06 Teledyne Licensing, Llc Thyristor switch with turn-off current shunt, and operating method
JP4417962B2 (ja) * 2003-12-19 2010-02-17 サード ディメンジョン （スリーディ） セミコンダクタ インコーポレイテッド 超接合デバイスの製造での平坦化方法
JP2005340626A (ja) * 2004-05-28 2005-12-08 Toshiba Corp 半導体装置
WO2006085267A2 (en) * 2005-02-08 2006-08-17 Nxp B.V. Semiconductor device with trench field plate
DE102006037045B4 (de) * 2006-08-08 2011-05-05 Infineon Technologies Austria Ag Herstellungsverfahren zum Erzeugen einer Halbleitervorrichtung
US7476932B2 (en) * 2006-09-29 2009-01-13 The Boeing Company U-shape metal-oxide-semiconductor (UMOS) gate structure for high power MOS-based semiconductor devices
DE102007029121B3 (de) * 2007-06-25 2008-11-20 Infineon Technologies Austria Ag Verfahren zur Herstellung eines Halbleiterbauelements, sowie Halbleiterbauelement
US8344480B2 (en) * 2008-09-30 2013-01-01 Ixys Corporation Insulated gate bipolar transistor
US7989885B2 (en) * 2009-02-26 2011-08-02 Infineon Technologies Austria Ag Semiconductor device having means for diverting short circuit current arranged in trench and method for producing same
US8232579B2 (en) * 2009-03-11 2012-07-31 Infineon Technologies Austria Ag Semiconductor device and method for producing a semiconductor device
TWI402985B (zh) * 2009-06-02 2013-07-21 Anpec Electronics Corp 絕緣閘雙極電晶體與二極體之整合結構及其製作方法
DE102009028248A1 (de) 2009-08-05 2011-02-10 Robert Bosch Gmbh Halbleiteranordnung
KR101376892B1 (ko) * 2012-10-29 2014-03-20 삼성전기주식회사 반도체 소자
KR101745776B1 (ko) * 2015-05-12 2017-06-28 매그나칩 반도체 유한회사 전력용 반도체 소자
DE102016112016A1 (de) * 2016-06-30 2018-01-04 Infineon Technologies Ag Leistungshalbleiter mit vollständig verarmten Kanalregionen
DE102016112017B4 (de) 2016-06-30 2020-03-12 Infineon Technologies Ag Leistungshalbleitervorrichtung mit vollständig verarmten Kanalregionen und Verfahren zum Betreiben einer Leistungshalbleitervorrichtung
DE102016112020B4 (de) 2016-06-30 2021-04-22 Infineon Technologies Ag Leistungshalbleitervorrichtung mit vollständig verarmten Kanalregionen
DE102017130092A1 (de) 2017-12-15 2019-06-19 Infineon Technologies Dresden Gmbh IGBT mit vollständig verarmbaren n- und p-Kanalgebieten
CN109192775A (zh) * 2018-10-19 2019-01-11 珠海格力电器股份有限公司 一种igbt及其生长方法
CN113690302A (zh) * 2020-05-18 2021-11-23 华润微电子（重庆）有限公司 半导体器件及其制备方法
CN113690294A (zh) * 2020-05-18 2021-11-23 华润微电子（重庆）有限公司 Igbt器件及其制备方法
DE102022210835A1 (de) 2022-10-14 2024-04-25 Robert Bosch Gesellschaft mit beschränkter Haftung Verfahren zum Herstellen einer vertikalen Feldeffekttransistorstruktur und entsprechende vertikale Feldeffekttransistorstruktur

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2504862B2 (ja) * 1990-10-08 1996-06-05 三菱電機株式会社 半導体装置及びその製造方法
US5471075A (en) * 1994-05-26 1995-11-28 North Carolina State University Dual-channel emitter switched thyristor with trench gate
US5488236A (en) * 1994-05-26 1996-01-30 North Carolina State University Latch-up resistant bipolar transistor with trench IGFET and buried collector
DE19500588A1 (de) * 1995-01-11 1996-07-18 Abb Management Ag Bipolartransistor mit isolierter Steuerelektrode (IGBT) und dreidimensionaler MOS Struktur
US5751024A (en) * 1995-03-14 1998-05-12 Mitsubishi Denki Kabushiki Kaisha Insulated gate semiconductor device
JP3384198B2 (ja) * 1995-07-21 2003-03-10 三菱電機株式会社 絶縁ゲート型半導体装置およびその製造方法
KR100223198B1 (ko) * 1996-04-11 1999-10-15 다니구찌 이찌로오, 기타오카 다카시 높은 강복 전압을 갖는 반도체 장치 및 그 제조 방법
GB2314206A (en) * 1996-06-13 1997-12-17 Plessey Semiconductors Ltd Preventing voltage breakdown in semiconductor devices
EP0893830A1 (en) * 1996-12-11 1999-01-27 The Kansai Electric Power Co., Inc. Insulated gate semiconductor device
AU6272798A (en) * 1997-02-07 1998-08-26 James Albert Cooper Jr. Structure for increasing the maximum voltage of silicon carbide power transistors
US6110799A (en) * 1997-06-30 2000-08-29 Intersil Corporation Trench contact process
DE19727676A1 (de) * 1997-06-30 1999-01-07 Asea Brown Boveri MOS gesteuertes Leistungshalbleiterbauelement
US6342709B1 (en) * 1997-12-10 2002-01-29 The Kansai Electric Power Co., Inc. Insulated gate semiconductor device
EP1050908B1 (en) * 1998-01-22 2016-01-20 Mitsubishi Denki Kabushiki Kaisha Insulating gate type bipolar semiconductor device

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101441234B1 (ko) 2012-12-21 2014-09-17 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 메모리 디바이스 및 그 제조방법
US9847410B2 (en) 2015-06-03 2017-12-19 Renesas Electronics Corporation Semiconductor device and method of manufacturing the same
US10269946B2 (en) 2015-06-03 2019-04-23 Renesas Electronics Corporation Semiconductor device and method of manufacturing the same
JP2017028250A (ja) * 2015-07-16 2017-02-02 富士電機株式会社 半導体装置及びその製造方法
US10468487B2 (en) 2015-10-16 2019-11-05 Mitsubishi Electric Corporation Semiconductor device
JP2017098403A (ja) * 2015-11-24 2017-06-01 株式会社豊田自動織機 半導体装置
JP2019212718A (ja) * 2018-06-01 2019-12-12 富士電機株式会社 絶縁ゲート型半導体装置及び絶縁ゲート型半導体装置の製造方法
JP7259215B2 (ja) 2018-06-01 2023-04-18 富士電機株式会社 絶縁ゲート型半導体装置及び絶縁ゲート型半導体装置の製造方法

Also Published As

Publication number Publication date
WO2001052306A3 (en) 2002-01-03
WO2001052306A2 (en) 2001-07-19
EP1252661A2 (en) 2002-10-30
US6392273B1 (en) 2002-05-21

Similar Documents

Publication Publication Date Title
US6392273B1 (en) Trench insulated-gate bipolar transistor with improved safe-operating-area
US6252288B1 (en) High power trench-based rectifier with improved reverse breakdown characteristic
US11081481B2 (en) Semiconductor device with an IGBT region and a non-switchable diode region
US6091107A (en) Semiconductor devices
JP2950688B2 (ja) 電力用半導体素子
JP5357370B2 (ja) 半導体デバイス
US6399998B1 (en) High voltage insulated-gate bipolar switch
US20070170514A1 (en) IGBT device and related device having robustness under extreme conditions
US6133607A (en) Semiconductor device
CN104952925B (zh) 沟槽晶体管器件
JP2004022941A (ja) 半導体装置
US6650001B2 (en) Lateral semiconductor device and vertical semiconductor device
US8067797B2 (en) Variable threshold trench IGBT with offset emitter contacts
KR100194668B1 (ko) 전력용 절연 게이트 바이폴라 트랜지스터
US5387805A (en) Field controlled thyristor
JPH10173170A (ja) 半導体装置
EP2761661B1 (en) Mct device with base-width-determined latching and non-latching states
JP2000243756A (ja) 水平バイポーラ型電界効果トランジスタ及びその製造方法
US6906356B1 (en) High voltage switch
JP2000311998A (ja) 絶縁ゲートターンオフサイリスタ
WO2022252654A1 (zh) 逆导型横向绝缘栅双极型晶体管
JP3222692B2 (ja) 電力用半導体素子
CN113675265A (zh) 竖向功率半导体器件和制造方法
KR0163928B1 (ko) 이미터 스위치 사이리스터
JP3277701B2 (ja) 横型絶縁ゲートバイポーラトランジスタ

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20041102

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20061227

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070105

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20070109

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20070116

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20070906