JP3927111B2 - 電力用半導体装置 - Google Patents
電力用半導体装置 Download PDFInfo
- Publication number
- JP3927111B2 JP3927111B2 JP2002318059A JP2002318059A JP3927111B2 JP 3927111 B2 JP3927111 B2 JP 3927111B2 JP 2002318059 A JP2002318059 A JP 2002318059A JP 2002318059 A JP2002318059 A JP 2002318059A JP 3927111 B2 JP3927111 B2 JP 3927111B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- base layer
- type
- emitter
- disposed
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000004065 semiconductor Substances 0.000 title claims description 96
- 239000012535 impurity Substances 0.000 claims description 30
- 239000000969 carrier Substances 0.000 claims description 19
- 238000002347 injection Methods 0.000 claims description 18
- 239000007924 injection Substances 0.000 claims description 18
- 238000005192 partition Methods 0.000 claims description 13
- 230000003247 decreasing effect Effects 0.000 claims 1
- 238000000034 method Methods 0.000 description 33
- 230000004888 barrier function Effects 0.000 description 26
- 108010075750 P-Type Calcium Channels Proteins 0.000 description 25
- 230000000052 comparative effect Effects 0.000 description 22
- 230000008569 process Effects 0.000 description 19
- 108091006146 Channels Proteins 0.000 description 18
- 238000010586 diagram Methods 0.000 description 15
- 238000004519 manufacturing process Methods 0.000 description 12
- 238000004088 simulation Methods 0.000 description 12
- 239000000758 substrate Substances 0.000 description 11
- 238000002474 experimental method Methods 0.000 description 7
- 108090000699 N-Type Calcium Channels Proteins 0.000 description 6
- 102000004129 N-Type Calcium Channels Human genes 0.000 description 6
- 230000008859 change Effects 0.000 description 6
- 230000007423 decrease Effects 0.000 description 6
- 238000009792 diffusion process Methods 0.000 description 6
- 238000000605 extraction Methods 0.000 description 6
- 230000001629 suppression Effects 0.000 description 6
- 230000000694 effects Effects 0.000 description 5
- 238000009751 slip forming Methods 0.000 description 5
- 238000004364 calculation method Methods 0.000 description 4
- 230000004048 modification Effects 0.000 description 4
- 238000012986 modification Methods 0.000 description 4
- 230000015556 catabolic process Effects 0.000 description 3
- 239000000470 constituent Substances 0.000 description 3
- 230000003068 static effect Effects 0.000 description 3
- 101000589301 Homo sapiens Natural cytotoxicity triggering receptor 1 Proteins 0.000 description 2
- 102100032870 Natural cytotoxicity triggering receptor 1 Human genes 0.000 description 2
- 230000008901 benefit Effects 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- 101000589305 Homo sapiens Natural cytotoxicity triggering receptor 2 Proteins 0.000 description 1
- 101000589307 Homo sapiens Natural cytotoxicity triggering receptor 3 Proteins 0.000 description 1
- 102100032851 Natural cytotoxicity triggering receptor 2 Human genes 0.000 description 1
- 102100032852 Natural cytotoxicity triggering receptor 3 Human genes 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 238000009825 accumulation Methods 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000003111 delayed effect Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000007599 discharging Methods 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 230000001747 exhibiting effect Effects 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 230000010355 oscillation Effects 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 230000009291 secondary effect Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
- H01L29/0692—Surface layout
- H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
- H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
- H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
- H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/083—Anode or cathode regions of thyristors or gated bipolar-mode devices
- H01L29/0839—Cathode regions of thyristors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/402—Field plates
- H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42356—Disposition, e.g. buried gate electrode
- H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66234—Bipolar junction transistors [BJT]
- H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
- H01L29/66333—Vertical insulated gate bipolar transistors
- H01L29/66348—Vertical insulated gate bipolar transistors with a recessed gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
- H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
- H01L29/7394—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET on an insulating layer or substrate, e.g. thin film device or device isolated from the bulk substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
- H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
- H01L29/7395—Vertical transistors, e.g. vertical IGBT
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
- H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
- H01L29/7395—Vertical transistors, e.g. vertical IGBT
- H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
- H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
Description
【０００１】
【発明の属する技術分野】
本発明は電力用半導体装置に関し、特に電力用スイッチング素子として好適な絶縁ゲート型半導体装置に関する。
【０００２】
【従来の技術】
近年、パワーエレクトロニクス分野においては、電源機器の小型化・高性能化が強く要求されている。この要求を受けて、電力用半導体装置では、高耐圧・大電流化と共に、低損失化や低ノイズ化に対する性能改善が行われている。このような状況下で、低オン電圧特性を有し、同時にターンオフ損失の低減が可能な素子として、ＩＧＢＴ（Insulated Gate Bipolar Transistor）を改良したＩＥＧＴ（Injection Enhanced Gate Transistor）が注目されている（例えば、特許文献１、非特許文献１、及び特許文献３参照）。
【０００３】
図２５は、従来のトレンチ構造を有するＩＥＧＴを示す断面図である。図２５図示の如く、ｎ型ベース層１０１の一方側には、ｎ型バッファ層１０２が配設され、更のその上にｐ型コレクタ層１０３が配設される。ｎ型ベース層１０１の他方側には、ｎ型ベース層１０１内に、メインセルＭＲとダミーセルＤＲとを交互に区画するように間隔をおいて複数のトレンチ１０４が形成される。
【０００４】
メインセルＭＲ内でｎ型ベース層１０１上にはｐ型ベース層１０７が配設される。ｐ型ベース層１０７の表面内にはｎ型エミッタ層１０８が形成される。ダミーセルＤＲ内でｎ型ベース層１０１上にはｐ型バッファ層１０９が配設される。ｐ型ベース層１０７とｐ型バッファ層１０９とは共通のｐ型層がトレンチ１０４により分割されることにより形成される。
【０００５】
ｐ型コレクタ層１０３上にコレクタ電極１１１が配設される。ｐ型ベース層１０７及びｎ型エミッタ層１０８上にエミッタ電極１１２が配設される。各トレンチ１０４内に、ゲート絶縁膜１０５で包まれた状態でゲート電極１０６が埋め込まれる。従って、メインセルＭＲ内には、ｐ型ベース層１０７をチャネル領域としてｎ型エミッタ層１０８をｎ型ベース層１０１に選択的に接続する電子注入用のｎ型チャネルＭＯＳＦＥＴが形成される。
【０００６】
図２５図示の断面において、ダミーセルＤＲ内のｐ型バッファ層１０９の表面は絶縁膜１１０によって被覆される。しかし、ｐ型バッファ層１０９の電位を固定する目的から、図２５に示されない位置で、ｐ型バッファ層１０９上にもエミッタ電極１１２が配設される。但し、ｐ型バッファ層１０９上に配設されるエミッタ電極１１２の密度は十分小さく設定され、ｐ型バッファ層１０９とエミッタ電極１１２との間の抵抗は等価的に十分大きくなっている。
【０００７】
このようなＩＥＧＴでは、メインセルＭＲが、ｎ型ベース層１０１とエミッタ電極１１２とをつなぐ十分に狭い電流通路を形成する。このため、ＩＥＧＴのオン状態において、ｎ型ベース層１０１からメインセルＭＲのｐ型ベース層１０７を介してエミッタ電極１１２へ向かう正孔の流れに対して抵抗が増加し、エミッタ電極１１２への正孔の排出が制限される。これにより、ｎ型エミッタ層１０８からｎ型ベース層１０１への電子の注入効率が向上し、ｎ型ベース層１０１の伝導度変調が促進され、低オン電圧がもたらされる。
【０００８】
ＩＥＧＴと同様にオン抵抗を低減可能な電力用半導体装置として、ＣＳＴＢＴ（Carrier Stored Trench-Gate Bipolar Transistor）も提案されている（例えば、特許文献４参照）。図２６は従来のＣＳＴＢＴを示す断面図である。
【０００９】
図２６図示の如く、ｎ型ベース層１３１の一方側にはｐ型コレクタ層１３３が配設される。ｎ型ベース層１３１の他方側には、ｎ型ベース層１３１よりも不純物濃度の高いｎ型バリア層１３２が配設される。バリア層１３２上にはｐ型ベース層１３７が配設される。ｐ型ベース層１３７の表面内にはｎ型エミッタ層１３８が形成される。基板表面からｎ型ベース層１３１内に至るように間隔をおいて複数のトレンチ１３４が形成される。
【００１０】
ｐ型コレクタ層１３３上にコレクタ電極１４１が配設される。ｐ型ベース層１３７及びｎ型エミッタ層１３８上にエミッタ電極１４２が配設される。各トレンチ１３４内に、ゲート絶縁膜１３５で包まれた状態でゲート電極１３６が埋め込まれる。従って、ｐ型ベース層１３７をチャネル領域としてｎ型エミッタ層１３８をｎ型ベース層１３１に選択的に接続する電子注入用のｎ型チャネルＭＯＳＦＥＴが形成される。
【００１１】
このようなＣＳＴＢＴでは、不純物濃度の高いｎ型バリア層１３２が正孔の流れに対する大きな抵抗となる。このため、ＣＳＴＢＴのオン状態において、ｎ型ベース層１３１からｐ型ベース層１３７を介してエミッタ電極１４２へ向かう正孔の流れに対して抵抗が増加し、エミッタ電極１４２への正孔の排出が制限される。これにより、ｎ型エミッタ層１３８からｎ型ベース層１３１への電子の注入効率が向上し、ｎ型ベース層１３１の伝導度変調が促進され、低オン電圧がもたらされる。
【００１２】
【特許文献１】
特開平５−２４３５６号公報
【００１３】
【特許文献２】
特開２０００−４０９５１号公報
【００１４】
【非特許文献１】
Jpn. J. Appl. Phys. Vol. 36 (1997) pp. 3433−3437, ISSCC 2000 Digest Paper TA7.2
【００１５】
【非特許文献２】
IEEE ELECTRON DEVICE LETTERS, VOL. 18, pp. 121−123
【００１６】
【非特許文献３】
M. Kitagawa et al., “A 4500V Injection Enhanced Insulated Gate Bipolar Transistor (IEGT) in a Mode Similar to a Thyristor”, IEDM ‘93, pp. 679-682, 1993
【００１７】
【非特許文献４】
H. Takahashi et al., “Carrier Stored Trench-Gate Bipolar Transistor (CSTBT) - A Novel Power Device for High Voltage Application” ISPSD‘96, pp. 349-352, 1996
【００１８】
【非特許文献５】
R. Constapel, J. Korec and B. J. Baliga, “ Trench-IGBTs with Integrated Diverter Structures ”, ISPSD ‘95, pp.201-206, 1995
【００１９】
【発明が解決しようとする課題】
従来のＩＥＧＴやＣＳＴＢＴ等の電力用半導体装置は低オン電圧が得られるという利点を有する。しかし、一方、従来の電力用半導体装置は、後述するように、スイッチングの際、特にターンオンの際、大きなノイズが生じる等の問題がある。また、正孔の排出抵抗が高いため、ターンオフ時に電圧上昇が始まり空乏層が伸びるまでの時間（ストレージ期間）が長くなるという問題もある。そのためターンオフ時間が長くなり、ターンオフ損失も増大してしまう。
【００２０】
本発明は、かかる従来技術の問題点に鑑みてなされたものであり、低オン電圧を維持し且つスイッチング特性の良好な電力用半導体装置を提供することを目的とする。
【００２１】
【課題を解決するための手段】
本発明の第１の視点は、
第１導電型の第１ベース層と、
前記第１ベース層上に配設された第２導電型のコレクタ層と、
前記コレクタ層から離間した位置で、メインセルとダミーセルとを区画するように間隔をおいて前記第１ベース層内に配設された複数のトレンチと、
前記メインセル内で前記第１ベース層上に配設された第２導電型の第２ベース層と、
前記第２ベース層上に配設された第１導電型のエミッタ層と、
前記ダミーセル内で前記第１ベース層上に配設された完全なフローティング状態にある第２導電型のバッファ層と、
前記複数のトレンチのうちで前記メインセルに隣接するトレンチ内に配設され、前記第１ベース層と前記エミッタ層とにより挟まれた前記第２ベース層の部分にゲート絶縁膜を介して対向するゲート電極と、
前記コレクタ層とコンタクトするようにこの上に配設されたコレクタ電極と、
前記第２ベース層及び前記エミッタ層とコンタクトするようにこれらの上に配設されたエミッタ電極と、
を具備する電力用半導体装置であって、
前記メインセルは、前記装置のオン状態において前記第１ベース層から前記第２ベース層を介して前記エミッタ電極へ向かう第２導電型のキャリアの流れに対して抵抗を増加させるのに十分に狭い電流通路を形成し、これにより、前記エミッタ層から前記第１ベース層への第１導電型のキャリアの注入効率を向上させるように設定され、
前記第２ベース層よりも前記バッファ層のほうが深く且つ前記第１ベース層と前記バッファ層との間のｐｎ接合が前記トレンチよりも深くなるように、前記バッファ層の深さが設定され、これにより、前記装置のターンオンの際に、ゲート・エミッタ間印加電圧によりゲート・エミッタ間を充電する期間において、前記コレクタ層から前記バッファ層への前記第２導電型のキャリアの流入が抑制され、前記装置のターンオンの際にスイッチングノイズの原因となる前記バッファ層に蓄積される前記第２導電型のキャリアの量が減少されることを特徴とする。
【００２２】
本発明の第２の視点は、
第１導電型の第１ベース層と、
前記第１ベース層上に配設された第２導電型のコレクタ層と、
前記コレクタ層から離間した位置で、メインセルとダミーセルとを区画するように間隔をおいて前記第１ベース層内に配設された複数のトレンチと、
前記メインセル内で前記第１ベース層上に配設された第２導電型の第２ベース層と、
前記第２ベース層上に配設された第１導電型のエミッタ層と、
前記ダミーセル内で前記第１ベース層上に配設された完全なフローティング状態にある第２導電型のバッファ層と、
前記複数のトレンチのうちで前記メインセルに隣接するトレンチ内に配設され、前記第１ベース層と前記エミッタ層とにより挟まれた前記第２ベース層の部分にゲート絶縁膜を介して対向するゲート電極と、
前記コレクタ層とコンタクトするようにこの上に配設されたコレクタ電極と、
前記第２ベース層及び前記エミッタ層とコンタクトするようにこれらの上に配設されたエミッタ電極と、
を具備する電力用半導体装置であって、
前記メインセルは、前記装置のオン状態において前記第１ベース層から前記第２ベース層を介して前記エミッタ電極へ向かう第２導電型のキャリアの流れに対して抵抗を増加させるのに十分に狭い電流通路を形成し、これにより、前記エミッタ層から前記第１ベース層への第１導電型のキャリアの注入効率を向上させるように設定され、
前記メインセルに隣接する前記ダミーセルを挟む一対のトレンチ間の第２間隔は、前記メインセルを挟む一対のトレンチ間の第１間隔よりも狭くなるように設定され、これにより、前記装置のターンオンの際に、ゲート・エミッタ間印加電圧によりゲート・エミッタ間を充電する期間において、前記コレクタ層から前記バッファ層への前記第２導電型のキャリアの流入が抑制され、前記装置のターンオンの際にスイッチングノイズの原因となる前記バッファ層に蓄積される前記第２導電型のキャリアの量が減少されることを特徴とする電力用半導体装置。
【００２３】
本発明の第３の視点は、
第１導電型の第１ベース層と、
前記第１ベース層上に配設された第２導電型のコレクタ層と、
前記コレクタ層から離間した位置で、メインセルとダミーセルとを区画するように間隔をおいて前記第１ベース層内に配設された複数のトレンチと、
前記メインセル内で前記第１ベース層上に配設された第２導電型の第２ベース層と、
前記第２ベース層上に配設された第１導電型のエミッタ層と、
前記ダミーセル内で前記第１ベース層上に配設された完全なフローティング状態にある第２導電型のバッファ層と、
前記複数のトレンチのうちで前記メインセルに隣接するトレンチ内に配設され、前記第１ベース層と前記エミッタ層とにより挟まれた前記第２ベース層の部分にゲート絶縁膜を介して対向するゲート電極と、
前記コレクタ層とコンタクトするようにこの上に配設されたコレクタ電極と、
前記第２ベース層及び前記エミッタ層とコンタクトするようにこれらの上に配設されたエミッタ電極と、
を具備する電力用半導体装置であって、
前記メインセルは、前記装置のオン状態において前記第１ベース層から前記第２ベース層を介して前記エミッタ電極へ向かう第２導電型のキャリアの流れに対して抵抗を増加させるのに十分に狭い電流通路を形成し、これにより、前記エミッタ層から前記第１ベース層への第１導電型のキャリアの注入効率を向上させるように設定され、
前記ダミーセルに隣接し且つ前記メインセルに隣接しないダミー用のトレンチの底部に接して、前記第１ベース層内に第２導電型の張出し層が配設され、これにより、前記装置のターンオンの際に、ゲート・エミッタ間印加電圧によりゲート・エミッタ間を充電する期間において、前記コレクタ層から前記バッファ層への前記第２導電型のキャリアの流入が抑制され、前記装置のターンオンの際にスイッチングノイズの原因となる前記バッファ層に蓄積される前記第２導電型のキャリアの量が減少されることを特徴とする電力用半導体装置。
【００２６】
更に、本発明に係る実施の形態には種々の段階の発明が含まれており、開示される複数の構成要件における適宜な組み合わせにより種々の発明が抽出され得る。例えば、実施の形態に示される全構成要件から幾つかの構成要件が省略されることで発明が抽出された場合、その抽出された発明を実施する場合には省略部分が周知慣用技術で適宜補われるものである。
【００２７】
【発明の実施の形態】
本発明者等は、本発明の開発の過程において、図２５図示の従来のＩＥＧＴ等について研究を行った。その結果、以下に述べるような知見を得た。
【００２８】
図２５図示のＩＥＧＴでは、ｐ型バッファ層１０９上に配設されるエミッタ電極１１２の密度は、正孔がエミッタ電極１１２に漏れないよう十分小さく設定される。即ち、ｐ型バッファ層１０９とエミッタ電極１１２との間の抵抗は非常に大きい。このため、このＩＥＧＴは低オン電圧が得られるという利点を有する一方、以下に述べるような問題を伴う。
【００２９】
即ち、ＩＥＧＴのスイッチングの際、特にターンオンの際、コレクタ・エミッタ間の電圧変化率（ｄＶ／ｄｔ）が大きく、過大なスイッチングノイズを発生する。また、一般に、ＭＯＳＦＥＴやＩＧＢＴ等の絶縁ゲート型半導体装置では、ゲート抵抗によりゲート容量の充放電時間を調整することにより、ｄＶ／ｄｔを低減し、スイッチングノイズの低減を図ることができる。しかし、図２５図示のＩＥＧＴではゲート抵抗を用いてもｄＶ／ｄｔが調整されず、ｄＶ／ｄｔが高い状態のままになる。
【００３０】
これ等の問題は、ＩＥＧＴのターンオンの過程における、ゲート・エミッタ間印加電圧（換言すると、ゲート電極に印加する電圧）と、ダミーセルのトレンチより浅い表面領域、特にｐ型バッファ層１０９内に蓄積される正孔との関係によるものと考えられる。即ち、ＩＥＧＴのターンオンの過程において、ゲート・エミッタ間印加電圧を上昇していくと、ＩＥＧＴは次の２つの期間を経てターンオン状態に至る。最初の期間は、ゲート・エミッタ間印加電圧によりゲート・エミッタ間を充電する期間である。次の期間は、ゲート・エミッタ間印加電圧によりゲート・コレクタ間容量を充電する期間（ミラー期間）である。
【００３１】
最初の期間では、ゲート・エミッタ間電圧は負の初期電圧から正の所定電圧に向かって上昇する。この期間では、主に、ゲート電極１０６に面するｐ型ベース層１０７及びｐ型バッファ層１０９の表面部に反転層が形成され、電子が蓄積されて電子の注入が開始される。次のミラー期間では、理想的にはゲート・エミッタ間電圧は正の所定電圧を維持する（但し、理想状態から外れてノイズが発生する）。この期間では、主に、ゲート電極１０６に面するｎ型ベース層１０１の部分において正の空間電荷が除去される。
【００３２】
従来のＩＥＧＴでは、ｐ型バッファ層１０９とエミッタ電極１１２との間の抵抗は非常に大きい。このため、ＩＥＧＴのターンオンの過程の最初の期間に特に電子注入開始後の期間おいて、トレンチ１０４に隣接するダミーセルの表面部（トレンチ１０４で挟まれたｐ型バッファ層１０９及びｎ型ベース層１０１）に蓄積される正孔の量が大きくなる。ｐ型バッファ層１０９に蓄積された正孔は、ＩＥＧＴのターンオンの際に、過大なスイッチングノイズを発生させる原因となっている。このような現象が生じる原理に関する詳細は、後述する実施の形態の説明に関連して更に述べる。
【００３３】
一方、電力用半導体装置のターンオフ特性に関連し、ＩＧＢＴのターンオフ損失を低減するための構造として、ダイバータ構造が提案されている（例えば、非特許文献５参照）。この構造は、ターンオフ時にｎ型ベース層内の正孔を排出することができるように、ＩＧＢＴのｎ型ベース層内に第２導電型のダイバータ層を形成したものである。この構造は、オン状態ではキャリアの蓄積が少なくオン抵抗が高くなる点と、構造的に製造が困難である点が問題である。
【００３４】
以下に、このような知見に基づいて構成された本発明の実施の形態について図面を参照して説明する。なお、以下の説明において、略同一の機能及び構成を有する構成要素については、同一符号を付し、重複説明は必要な場合にのみ行う。また、以下の全ての実施の形態において、第１導電型としてｎ型、第２導電型としてｐ型が使用される。
【００３５】
（第１の実施の形態）
図１は、本発明の第１の実施の形態に係る電力用半導体装置（ＩＥＧＴ）を示す断面図である。図１図示の如く、高抵抗のｎ型ベース層１の一方側には、高不純物濃度のｎ型バッファ層２が配設され、更のその上に高不純物濃度のｐ型コレクタ層３が配設される。なお、ｎ型バッファ層２なしでｎ型ベース層１上にｐ型コレクタ層３が直接接していてもよい。ｎ型ベース層１の他方側には、ｎ型ベース層１内に、メインセルＭＲとダミーセルＤＲとを区画するように間隔をおいて複数のトレンチ４が形成される。
【００３６】
メインセルＭＲ内でｎ型ベース層１上にはｐ型ベース層７が配設される。ｐ型ベース層７の表面内にはｎ型エミッタ層８が形成される。ダミーセルＤＲ内でｎ型ベース層１上にはｐ型バッファ層９が配設される。ｐ型ベース層７とｐ型バッファ層９とは別々の層として形成することもできるし、共通のｐ型層をトレンチ４により分割することにより形成することもできる。
【００３７】
ｐ型コレクタ層３とコンタクトするようにこの上にコレクタ電極１１が配設される。ｐ型ベース層７及びｎ型エミッタ層８とコンタクトするようにこれ等の上にエミッタ電極１２が配設される。なお、エミッタ電極１２とコンタクトするため、ｐ型ベース層７内に高不純物濃度のｐ型コンタクト層を形成してもよい。
【００３８】
複数のトレンチ４のうちで、メインセルＭＲに隣接するトレンチ４内に、ゲート絶縁膜５で包まれた状態でゲート電極６が埋め込まれる。メインセルＭＲとダミーセルＤＲとが交互に配置される場合は、全てのトレンチ４の夫々内にゲート電極６が配設される。ゲート電極６は、ｎ型ベース層１とｎ型エミッタ層８とにより挟まれたｐ型ベース層７の部分に、ゲート絶縁膜５を介して対向する。
【００３９】
従って、メインセルＭＲ内には、ｐ型ベース層７をチャネル領域としてｎ型エミッタ層８をｎ型ベース層１に選択的に接続する電子注入用のｎ型チャネルＭＯＳＦＥＴが形成される。一方、ダミーセルＤＲ内には、このようなｎ型チャネルＭＯＳＦＥＴは形成されない。
【００４０】
図１図示のＩＥＧＴでは、トレンチ４の深さや幅、間隔等を最適設計することにより、サイリスタ並みの低オン電圧を得ることができる。これは、ダミーセルＤＲを設けることにより、ｐ型コレクタ層３から注入される正孔電流に対し、ｎ型ベース層１の横方向抵抗が発生することと、メインセルＭＲが、ｎ型ベース層１とエミッタ電極１２とをつなぐ十分に狭い電流通路を形成し、抵抗を発生することによる。
【００４１】
即ち、ＩＥＧＴのオン状態において、ｐ型コレクタ層３からｎ型ベース層１及びメインセルＭＲのｐ型ベース層７を介してエミッタ電極１２へ向かう正孔の流れに対して抵抗が増加し、エミッタ電極１２への正孔の排出が制限される。これにより、ｎ型エミッタ層８からｎ型ベース層１への電子の注入効率が向上し、ｎ型ベース層１の伝導度変調が促進され、低オン電圧がもたらされる。
【００４２】
ダミーセルＤＲ内のｐ型バッファ層９上にバッファ電極１３が配設される。バッファ電極１３はバッファ抵抗１４を介してエミッタ電極１２に電気的に接続される。本実施の形態において、バッファ抵抗１４は、バッファ電極１３とエミッタ電極１２とを電気的に接続するようにｐ型バッファ層９外に配設された抵抗体を含む配線の抵抗を使用する。
【００４３】
図２（ａ）、（ｂ）は、実験により得られた、比較例１のＩＥＧＴ及び本実施の形態に係る実施例１のＩＥＧＴのターンオン時の電圧及び電流波形を夫々示すグラフである。図において、Ｖgeはゲート・エミッタ間電圧、Ｖceはコレクタ・エミッタ間電圧、Ｉc はコレクタ電流を夫々示す。
【００４４】
この実験において、比較例１のＩＥＧＴ及び実施例１のＩＥＧＴは共に、ＩＥＧＴの耐圧は１２００Ｖ、コレクタ・エミッタ間の印加電圧は６００Ｖ、ゲート抵抗Ｒgは５１Ωとした。また、比較例１のＩＥＧＴのｐ型バッファ層１０９とエミッタ電極１１２との間の抵抗は１０Ω、実施例１のＩＥＧＴのｐ型バッファ層９とエミッタ電極１２との間の抵抗は１Ωとした。
【００４５】
図２（ａ）図示の如く、比較例１のＩＥＧＴでは、ミラー期間ｔ１〜ｔ２（ゲート・エミッタ間印加電圧によりゲート・コレクタ間を充電する期間）の初期におけるコレクタ・エミッタ間の電圧変化率（ｄＶ／ｄｔ）が約２０ｋＶ／μｓ以上あり、激しく波形が振動した。これに対して、図２（ｂ）図示の如く、実施例１のＩＥＧＴでは、ミラー期間ｔ１〜ｔ２の初期におけるｄＶ／ｄｔが約５ｋＶ／μｓ以下に低減され、波形振動も抑えられた。
【００４６】
また、比較例１のＩＥＧＴ及び実施例１のＩＥＧＴに対してゲート抵抗Ｒgを変化させる実験を行った。その結果、比較例１のＩＥＧＴでは、ゲート抵抗Ｒgを変化させてもｄＶ／ｄｔがほとんど変化しなかった。これに対して、実施例１のＩＥＧＴでは、ゲート抵抗Ｒgを変化させることにより、ｄＶ／ｄｔを例えば２〜１０ｋＶ／μｓのように調整することができた。
【００４７】
図３（ａ）、（ｂ）は、シミュレーションにより得られた、比較例１のＩＥＧＴ及び実施例１のＩＥＧＴのターンオン時のゲート電荷特性を夫々示すグラフである。図において、Ｖgeはゲート・エミッタ間電圧、Ｖceはコレクタ・エミッタ間電圧、Ｑg はゲート電荷を夫々示す。また、実線はダイナミック計算により得られた特性、破線はスタティック計算（Ｖce＝０Ｖ及びＶce＝６００Ｖ）により得られた特性を夫々示す。シミュレーションにおけるＩＥＧＴの条件は、本シミュレーションのパラメータを除いて、図２（ａ）、（ｂ）に関して説明したものと同じである。
【００４８】
比較例１のＩＥＧＴでは、ミラー期間（図２（ａ）の期間ｔ１〜ｔ２）のゲート・エミッタ間電圧Ｖge（以降Ｖge(on)と表記）が、Ｖce＝６００Ｖのスタティック特性でＶgeを上げていくとＱｇが減少するＶge領域（負性容量を示すＶge領域）内に入っている。この場合、ダイナミック特性において、Ｑg の波形が激しく振動している。これに対して、実施例１のＩＥＧＴでは、負性容量を示すＶge領域は高電圧側にシフトし、この領域内にＶge(on)が入っていない。この場合、ダイナミック特性において、Ｑg の波形の振動は殆ど見られない。
【００４９】
Ｖgeを上げていくとＱｇが減少する現象はＣg ＝ｄＱg ／ｄＶgeが負になることから負性容量（ゲートの負性容量）と呼ばれる。負性容量は、半導体装置の並列駆動に際し、電流アンバランスが生じる原因として知られている（例えば、特許文献２及び非特許文献２参照）。更に、本発明者等の研究によれば、ＩＥＧＴにおける負性容量とスイッチングノイズとの関係に関して次のようなことが判明した。
【００５０】
即ち、ミラー期間のＶge(on)が負性容量を示すＶge領域内に入ると、比較例１のＩＥＧＴのダイナミック特性に見られるようにＶgeが振動する。Ｖgeが振動し、短時間でＶgeが上昇してしまう結果、コレクタ電流が急激に通電して大きなｄＶ／ｄｔが発生する。
【００５１】
ＩＥＧＴにおける負性容量は、ダミーセルＤＲのｐ型バッファ層及びｎ型ベース層のトレンチより浅い領域（即ちダミーセルのトレンチ間領域）に蓄積される正孔による、ｐ型バッファ層の電位の上昇によりもたらされる。ｐ型バッファ層の電位の上昇は、ｐ型バッファ層とエミッタ電極との間を電気的に接続する抵抗の抵抗値により制御可能である。
【００５２】
本実施の形態に係るＩＥＧＴのように、所定のバッファ抵抗１４を介してｐ型バッファ層９とエミッタ電極１２を電気的に接続すると、負性容量が現れるＶge範囲を調整することができる。即ち、所定のバッファ抵抗１４を使用することにより、Ｖge(on)が負性容量を示すＶge領域内に入らないようにし、Ｖgeの振動とそれに起因する高ｄＶ／ｄｔを防止することができる。
【００５３】
図４（ａ）、（ｂ）は、シミュレーションにより得られた、バッファ抵抗１４の抵抗値Ｒbuffに対するｄＶ／ｄｔ及びオン電圧の関係、並びにＲbuffに対する負性容量を示すＶgeの範囲ＮＣＲ及びオン電圧との関係を夫々示すグラフである。図において、Ｖce(sat) はオン状態におけるコレクタ・エミッタ間電圧（飽和電圧）、Ｖge(on)はミラー期間中の非振動時のゲート・エミッタ間電圧、Ｖthはゲートしきい値電圧を夫々示す。シミュレーションにおけるＩＥＧＴの条件は、本シミュレーションのパラメータを除いて、図２（ａ）、（ｂ）に関して説明したものと同じである。
【００５４】
本実施の形態に係るＩＥＧＴは、低オン電圧特性を維持したまま、スイッチングノイズの低減が可能な特性を得ることを意図している。即ち、図４（ａ）において、Ｖce(sat) が低く且つｄＶ／ｄｔが小さい範囲が、バッファ抵抗１４の抵抗値Ｒbuffの望ましい範囲となる。この実験条件では、Ｒbuffの望ましい範囲は約０．３〜３Ωとなる。
【００５５】
図４（ｂ）図示の如く、バッファ抵抗１４の抵抗値Ｒbuffが高くなるほど、負性容量を示すＶgeの範囲ＮＣＲ１〜ＮＣＲ６の値は低くなる。Ｒbuffが３Ω以下のＮＣＲ１、ＮＣＲ２では、それ等の範囲がＶge(on)よりも上に位置する。この場合、Ｖgeは負性容量の影響を受ける前にターンオン状態に至るため、スイッチングノイズの発生が防止される。
【００５６】
一方、Ｒbuffが５Ω以上のＮＣＲ３〜ＮＣＲ６では、それ等の範囲がＶge(on)と重なるか或いは下に位置する。これは、ミラー期間のＶge(on)が負性容量を示すＶge領域内に入ることを意味する。従って、従来のＩＥＧＴにおけるスイッチングノイズの原因である、Ｖgeが振動し、短時間でＶgeが上昇してしまう結果、コレクタ電流が急激に通電して大きなｄＶ／ｄｔが発生するという問題が生じる。
【００５７】
このように、本実施の形態に係るＩＥＧＴによれば、低オン電圧特性は維持したまま、スイッチングノイズの低減が可能になる。ここで、ＩＥＧＴのターンオンにおけるコレクタ・エミッタ間の電圧変化率（ｄＶ／ｄｔ）は緩やかで、且つこのｄＶ／ｄｔはゲート抵抗により調整可能となる。また、本実施の形態に係るＩＥＧＴでは、メインセルＭＲの幅Ｗａを縮小したり、ダミーセルＤＲの幅Ｗｂを広げたり、トレンチ４の幅Ｗｃを広げることにより、オン電圧をいっそう低減することができる。
【００５８】
（第２の実施の形態）
図５は、本発明の第２の実施の形態に係る電力用半導体装置（ＩＥＧＴ）の平面レイアウトを示す図である。図６は図５のVI−VI線に沿った断面図である。本実施の形態においては、バッファ抵抗１４が、ｐ型バッファ層９の横方向抵抗を主に使用する。換言すれば、バッファ抵抗１４が平面的に構成される。
【００５９】
具体的には、ダミーセルＤＲ内のｐ型バッファ層９の表面は絶縁膜１０によって被覆される。しかし、チャネル幅方向におけるｎ型エミッタ層８の終端を越えた位置に対応して、ｐ型バッファ層９上にエミッタ電極１２に電気的に接続されたバッファ電極１３が配設される。従って、バッファ抵抗１４は、ｐ型バッファ層９のｎ型エミッタ層８と対向する位置からバッファ電極１３に至る径路において、ｐ型バッファ層９の横方向抵抗を主要素として含むこととなる。
【００６０】
なお、バッファ電極１３は、例えば、接合終端領域やセル周辺領域、或いはチップ内で所定間隔ごとに設けるゲート引出し電極１５の近傍等に形成することができる。バッファ抵抗１４の抵抗値は、ｐ型バッファ層９の不純物濃度を調整すること（所定値以下にする等）により容易に設定可能である。
【００６１】
（第３の実施の形態）
図７は、本発明の第３の実施の形態に係る電力用半導体装置（ＩＥＧＴ）の平面レイアウトを示す図である。図７のVI−VI線に沿った断面図は図６図示のものとなる。本実施の形態においても、バッファ抵抗１４が、ｐ型バッファ層９の横方向抵抗を主に使用する。
【００６２】
具体的には、ゲート電極６を含むトレンチ４が所定間隔ごとに分断される一方、エミッタ電極１２はトレンチ４の分断箇所を含めたメインセルＭＲ上に連続的に形成される。ｐ型バッファ層９は、トレンチ４の分断箇所に位置するｐ型接続層１６を介してエミッタ電極１２に電気的に接続される。従って、バッファ抵抗１４は、ｐ型バッファ層９のｎ型エミッタ層８と対向する位置からｐ型接続層１６を経てエミッタ電極１２に至る径路において、ｐ型バッファ層９の横方向抵抗を主要素として含むこととなる。
【００６３】
なお、本実施の形態においては、ｐ型接続層１６はｐ型ベース層７及びｐ型バッファ層９と共通の層の一部からなる。しかし、ｐ型接続層１６は、その形成の態様にかかわらず、チャネル幅方向におけるゲート電極６の終端を越えた位置において、ｐ型ベース層７とｐ型バッファ層９とを電気的に接続するものであればよい。
【００６４】
（第４の実施の形態）
図８は、本発明の第４の実施の形態に係る電力用半導体装置（ＩＥＧＴ）の平面レイアウトを示す図である。図９は図８のIX−IX線に沿った断面図である。図８のVI−VI線に沿った断面図は図６図示のものとなる。本実施の形態においても、バッファ抵抗１４が、ｐ型バッファ層９の横方向抵抗を主に使用する。
【００６５】
具体的には、ゲート電極６を含むトレンチ４及びエミッタ電極１２が所定間隔ごとに分断される。トレンチ４の分断箇所に帯状で高不純物濃度のｐ型接続層１６Ｈが形成され、ｐ型ベース層７とｐ型バッファ層９とがｐ型接続層１６Ｈを介して電気的に接続される。従って、バッファ抵抗１４は、ｐ型バッファ層９のｎ型エミッタ層８と対向する位置からｐ型接続層１６Ｈ及びｐ型ベース層７を経てエミッタ電極１２に至る径路において、ｐ型バッファ層９及びｐ型ベース層７の横方向抵抗を主要素として含むこととなる。
【００６６】
なお、ｐ型接続層１６Ｈは、例えば、チップ内で所定間隔ごとに設けるゲート引出し電極１５の下側に絶縁膜１７を介して配置することができる。
【００６７】
（第５の実施の形態）
図１０は、本発明の第５の実施の形態に係る電力用半導体装置（ＩＥＧＴ）の平面レイアウトを示す図である。図１１は図１０のXI−XI線に沿った断面図である。図１０のVI−VI線に沿った断面図は図６図示のものとなる。本実施の形態においては、バッファ抵抗１４が、ｐ型バッファ層９及び低不純物濃度のｐ型接続層１６Ｌの横方向抵抗を主に使用する。
【００６８】
具体的には、ゲート電極６を含むトレンチ４及びエミッタ電極１２が所定間隔ごとに分断される。トレンチ４の分断箇所に低不純物濃度のｐ型接続層１６Ｌが形成され、ｐ型ベース層７とｐ型バッファ層９とがｐ型接続層１６Ｌを介して電気的に接続される。従って、バッファ抵抗１４は、ｐ型バッファ層９のｎ型エミッタ層８と対向する位置からｐ型接続層１６Ｌ及びｐ型ベース層７を経てエミッタ電極１２に至る径路において、ｐ型接続層１６Ｌの横方向抵抗を主要素として含むこととなる。
【００６９】
なお、ｐ型接続層１６Ｌは、例えば、チップ内で所定間隔ごとに設けるゲート引出し電極１５の下側に絶縁膜１７を介して配置することができる。バッファ抵抗１４の抵抗値は、ｐ型接続層１６Ｌの不純物濃度を調整することにより容易に設定可能である。
【００７０】
（第６の実施の形態）
図１２は、本発明の第６の実施の形態に係る電力用半導体装置（ＩＥＧＴ）の平面レイアウトを示す図である。図１３は図１２のXIII−XIII線に沿った断面図である。図１２のVI−VI線に沿った断面図は図６図示のものとなる。本実施の形態においては、バッファ抵抗１４が、ｐ型バッファ層９及びｐ型延長層１９の横方向抵抗を主に使用する。
【００７１】
具体的には、チャネル幅方向におけるゲート電極６の終端を越えた位置に、高不純物濃度のｐ型層１８が形成され、ｐ型層１８上に、エミッタ電極１２に電気的に接続された追加電極１２ａが配設される。ｐ型バッファ層９は、所定パターンで形成されたｐ型延長層１９を介して、ｐ型層１８に電気的に接続される。従って、バッファ抵抗１４は、ｐ型バッファ層９のｎ型エミッタ層８と対向する位置からｐ型延長層１９及びｐ型層１８を経て追加電極１２ａに至る径路において、ｐ型バッファ層９及びｐ型延長層１９の横方向抵抗を主要素として含むこととなる。
【００７２】
なお、ｐ型層１８及び追加電極１２ａは、例えば、接合終端領域に配設されたｐ型ガードリング層及びリング電極とすることができる。バッファ抵抗１４の抵抗値は、ｐ型延長層１９の不純物濃度を調整することにより容易に設定可能である。
【００７３】
（第７の実施の形態）
図１４は、本発明の第７の実施の形態に係る電力用半導体装置（ＩＥＧＴ）を示す断面図である。本実施の形態においては、バッファ抵抗１４が、無限大の抵抗値を有する。また、ダミーセルＤＲには、ｐ型ベース層７とｐ型バッファ層９とが同じ不純物濃度及び深さで形成される場合と比較して、ダミーセルのトレンチ間領域、特にｐ型バッファ層９内に流入して蓄積される正孔の量を減少させる抑制構造が付加される。この抑制構造は、ＩＥＧＴのターンオンの過程における最初の期間、即ち、ゲート・エミッタ間印加電圧によりゲート・エミッタ間を充電する期間において、ｐ型コレクタ層３からダミーセルのトレンチ間領域へ正孔が流入するのを抑制するために配設される。
【００７４】
具体的には、ダミーセルＤＲ内のｐ型バッファ層９の表面は絶縁膜１０によって被覆される。ｐ型バッファ層９は、ＩＥＧＴのいかなる領域においてもｐ型ベース層７及びエミッタ電極１２に電気的に接続されず、完全なフローティング状態にある。また、上記抑制構造を構成するため、ｐ型バッファ層９は追加された深さ部分９ａを有し、ｎ型ベース層１とｐ型バッファ層９との間のｐｎ接合が、ゲート電極６を含むトレンチ４よりも深くなるように設定される。ここで、ｐ型バッファ層９の不純物濃度はトレンチ４の下端部近傍で１×１０14ｃｍ-3以上で、例えば、約１×１０15ｃｍ-3に設定される。トレンチ４の底部とｎ型ベース層１とｐ型バッファ層９との間のｐｎ接合の最も深い箇所との間の深さの差は０．５μｍ以上、望ましく１μｍ以上に設定される。
【００７５】
図１５（ａ）、（ｂ）は、実験により得られた、比較例２のＩＥＧＴ及び本実施の形態に係る実施例２のＩＥＧＴのターンオン時の電圧及び電流波形を夫々示すグラフである。図において、Ｖgeはゲート・エミッタ間電圧、Ｖceはコレクタ・エミッタ間電圧、Ｉc はコレクタ電流を夫々示す。
【００７６】
この実験において、比較例２のＩＥＧＴ及び実施例２のＩＥＧＴ共に、ＩＥＧＴの耐圧は１２００Ｖ、コレクタ・エミッタ間の印加電圧は６００Ｖ、ゲート抵抗Ｒgは５１Ω、ｐ型バッファ層９とエミッタ電極１２との間の抵抗は無限大、ｐ型バッファ層９の不純物濃度はトレンチ４の下端部近傍で約１×１０15ｃｍ-3とした。ＩＥＧＴのトレンチ４の底部とｎ型ベース層１とｐ型バッファ層９との間のｐｎ接合の最も深い箇所との間の深さの差は、比較例２が０μｍ、実施例２が１．５μｍとした。
【００７７】
図１５（ａ）図示の如く、比較例２のＩＥＧＴでは、ミラー期間ｔ１〜ｔ２におけるｄＶ／ｄｔが約１ｋＶ／μｓと小さ過ぎるため、ミラー期間が２．５μｓ以上となり、ターンオンが遅くなった。これに対して、図１５（ｂ）図示の如く、実施例２のＩＥＧＴでは、ミラー期間ｔ１〜ｔ２におけるｄＶ／ｄｔが約３．５ｋＶ／μｓと適度であるため、ミラー期間ｔ１〜ｔ２が１．５μｓとなり、ターンオンが速くなった。
【００７８】
図１６は、シミュレーションにより得られた、比較例２のＩＥＧＴ及び実施例２のＩＥＧＴのターンオン時のゲート電荷特性を夫々示すグラフである。図において、Ｖgeはゲート・エミッタ間電圧、Ｖceはコレクタ・エミッタ間電圧、Ｑg はゲート電荷を夫々示す。また、実線はダイナミック計算により得られた特性、破線はスタティック計算（Ｖce＝０Ｖ及びＶce＝６００Ｖ）により得られた特性を夫々示す。シミュレーションにおけるＩＥＧＴの条件は、本シミュレーションのパラメータを除いて、図１５（ａ）、（ｂ）に関して説明したものと同じである。
【００７９】
比較例２のＩＥＧＴでは、Ｖce＝６００Ｖ時の曲線と０Ｖ時の曲線とはＶgeが約−２０Ｖで分岐する。これに対して、実施例２のＩＥＧＴは、両曲線はＶgeが約−７．５Ｖになるまで分岐しない。このため、比較例２のＩＥＧＴの曲線は実施例２のＩＥＧＴの曲線よりもゲート電荷（Ｑg）の小さい側にシフトし、ミラー期間が長くなる。これは、比較例２のＩＥＧＴの方がミラー期間に放電しなければならない正の電荷量が多いことを意味する。本発明者等の研究によれば、ＩＥＧＴにおけるミラー期間の長さとダミーセルＤＲとの関係に関して次のようなことが判明した。
【００８０】
比較例２のＩＥＧＴでは、ターンオンの過程の最初の期間、即ち、ゲート・エミッタ間印加電圧（この期間では主に負の電圧）によりゲート・エミッタ間を充電する期間において、ｐ型コレクタ層３からｎ型ベース層１を通ってｐ型バッファ層９に正孔が多量に流入し、ｐ型バッファ層９の電位が徐々に上昇する。ｐ型バッファ層９の電位の上昇は、ｐ型バッファ層９、ｎ型ベース層１、ｐ型ベース層７、絶縁ゲート電極６より構成されるｐ型チャネルＭＯＳＦＥＴに悪影響を及ぼす。即ち、ｐ型バッファ層９の電位の上昇により、ターンオンの過程の最初の期間の早い時機に、ｐ型チャネルＭＯＳＦＥＴのｐ型チャネルが、トレンチ４の先端部（図１４の点Ａに相当する位置）でピンチオフする。その結果、ｐ型バッファ層９から正孔が排出されなくなり、ｐ型バッファ層９とトレンチ４との界面に１０18のオーダーの正孔が残される。
【００８１】
これに対して、実施例２のＩＥＧＴでは、ｐ型バッファ層９がトレンチ４より深く形成されるので、ターンオンの過程の最初の期間において、ｐ型コレクタ層３からｎ型ベース層１を通ってｐ型バッファ層９に流入して蓄積される正孔の量が減少する。これは、ｐ型バッファ層９の電位上昇とこれに伴うトレンチ先端部（図１４の点Ａに相当する位置）の電位上昇が抑制されるためである。その結果、上記ｐ型チャネルＭＯＳＦＥＴが、ターンオンの過程の最初の期間の遅い時機まで機能し、ｐ型バッファ層９内に蓄積されるの正孔の量が更に低減される。
【００８２】
このように、本実施の形態に係るＩＥＧＴによれば、低オン電圧特性は維持したまま、高速なスイッチング特性を得ることが可能になる。ここで、ＩＥＧＴのターンオンにおけるコレクタ・エミッタ間の電圧変化率（ｄＶ／ｄｔ）は最適化され、且つこのｄＶ／ｄｔはゲート抵抗により調整可能となる。
【００８３】
（第８の実施の形態）
図１７は、本発明の第８の実施の形態に係る電力用半導体装置（ＩＥＧＴ）を示す断面図である。本実施の形態においても、ｐ型バッファ層９が完全なフローティング状態（バッファ抵抗１４が無限大の抵抗値を有する）にある。また、ｎ型ベース層１からｐ型バッファ層９への正孔の流入を抑制する抑制構造として、ダミーセルＤＲの間隔は、メインセルＭＲの間隔よりも狭くなるように設定される。
【００８４】
具体的には、メインセルＭＲとダミーセルＤＲとは交互に形成されておらず、１つのメインセルＭＲに対して複数の間隔の狭いダミーセルＤＲが連続的に形成される。メインセルＭＲ及びダミーセルＤＲを区画するトレンチ４、４ａは同じ深さを有するが、配置間隔が異なる。メインセルＭＲを挟む一対のトレンチ４間の間隔（中心から中心）をＷ１、ダミーセルＤＲを挟む一対のトレンチ４、４ａ間の間隔（中心から中心）をＷ２すると、Ｗ２／Ｗ１は２／３以下、望ましくは１／２以下に設定される。
【００８５】
メインセルＭＲに隣接するトレンチ４内には、ゲート絶縁膜５に包まれた状態でゲート電極６が埋め込まれる。一方、ダミーセルＤＲのみに隣接するトレンチ４ａには、絶縁膜５ａに包まれた状態でダミー電極２０が埋め込まれる。ダミー電極２０はエミッタ電極１２に電気的に接続される。しかし、ダミー電極２０はエミッタ電極１２ではなく、ゲート電極６に電気的に接続してもよい。
【００８６】
ダミーセルＤＲの幅を狭くすることにより、ターンオンの過程の最初の期間において、ｎ型ベース層１からｐ型バッファ層９に流入する正孔の量が減少する。従って、ＩＥＧＴのターンオンの過程で、ｐ型バッファ層９の電位上昇を防ぐことができ、低オン電圧特性は維持したまま、高速なスイッチング特性を得ることが可能になる。
【００８７】
（第９の実施の形態）
図１８は、本発明の第９の実施の形態に係る電力用半導体装置（ＩＥＧＴ）を示す断面図である。本実施の形態においても、ｐ型バッファ層９が完全なフローティング状態（バッファ抵抗１４が無限大の抵抗値を有する）にある。また、ｎ型ベース層１からｐ型バッファ層９への正孔の流入を抑制する抑制構造として、ダミーセルＤＲのトレンチの深さが、メインセルＭＲのトレンチの深さよりも大きくなるように設定される。
【００８８】
具体的には、メインセルＭＲとダミーセルＤＲとは交互に形成されておらず、１つのメインセルＭＲに対して深いトレンチ４ｂを有する複数のダミーセルＤＲが連続的に形成される。メインセルＭＲ及びダミーセルＤＲを区画するトレンチ４、４ｂは等間隔で配置されるが、異なる深さを有する。メインセルＭＲに隣接する深さをＤ１、ダミーセルＤＲのみに隣接するトレンチ４ｂの深さをＤ２すると、Ｄ２−Ｄ１は１μｍ以上、望ましくは１．５μｍ以上に設定される。
【００８９】
メインセルＭＲに隣接するトレンチ４内には、ゲート絶縁膜５に包まれた状態でゲート電極６が埋め込まれる。一方、ダミーセルＤＲのみに隣接するトレンチ４ｂには、絶縁膜５ｂに包まれた状態でダミー電極２０が埋め込まれる。ダミー電極２０はエミッタ電極１２に電気的に接続される。しかし、ダミー電極２０はエミッタ電極１２ではなく、ゲート電極６に電気的に接続してもよい。
【００９０】
ダミーセルＤＲのトレンチ４ｂの深さを大きくすることにより、ターンオンの過程の最初の期間において、ｎ型ベース層１からｐ型バッファ層９に流入する正孔の量が減少する。従って、ＩＥＧＴのターンオンの過程で、ｐ型バッファ層９の電位上昇を防ぐことができ、低オン電圧特性は維持したまま、高速なスイッチング特性を得ることが可能になる。
【００９１】
（第１０の実施の形態）
図１９は、本発明の第１０の実施の形態に係る電力用半導体装置（ＩＥＧＴ）を示す断面図である。本実施の形態においても、ｐ型バッファ層９が完全なフローティング状態（バッファ抵抗１４が無限大の抵抗値を有する）にある。また、ｎ型ベース層１からｐ型バッファ層９への正孔の流入を抑制する抑制構造として、ダミーセルＤＲのトレンチの底部に接して、ｎ型ベース層１内にｐ型張出し層が配設される。
【００９２】
具体的には、メインセルＭＲとダミーセルＤＲとは交互に形成されておらず、１つのメインセルＭＲに対して複数のダミーセルＤＲが連続的に形成される。メインセルＭＲ及びダミーセルＤＲを区画するトレンチ４、４ｃは等間隔で配置され且つ同じ深さを有する。しかし、ダミーセルＤＲのみに隣接するトレンチ４ｃの底部に接して、ｎ型ベース層１内に、ダミーセルＤＲ内に張出すようにｐ型張出し層２１が配設される。ｐ型張出し層２１は、トレンチ４ｃの底部から１μｍ以上、望ましくは１．５μｍ以上の深さにまで至るように形成される。ｐ型張出し層２１は、例えば、トレンチ４ｃを形成した後、このトレンチ４ｃの底部にｐ型不純物をイオン注入し、熱拡散する方法等により形成することができる。
【００９３】
メインセルＭＲに隣接するトレンチ４内には、ゲート絶縁膜５に包まれた状態でゲート電極６が埋め込まれる。一方、ダミーセルＤＲのみに隣接するトレンチ４ｃには、絶縁膜５ｃに包まれた状態でダミー電極２０が埋め込まれる。ダミー電極２０はエミッタ電極１２に電気的に接続される。しかし、ダミー電極２０はエミッタ電極１２ではなく、ゲート電極６に電気的に接続してもよい。
【００９４】
ダミーセルＤＲのトレンチ４ｂの底部にｐ型張出し層２１を配設することにより、ターンオンの過程の最初の期間において、ｎ型ベース層１からｐ型バッファ層９に流入する正孔の量が減少する。従って、ＩＥＧＴのターンオンの過程で、ｐ型バッファ層９の電位上昇を防ぐことができ、低オン電圧特性は維持したまま、高速なスイッチング特性を得ることが可能になる。
【００９５】
（第１１の実施の形態）
図２０は、本発明の第１１の実施の形態に係る電力用半導体装置（ＩＥＧＴ）の平面レイアウトを示す図である。図２１は図２０のXXI −XXI 線に沿った断面図である。図２０のVI−VI線に沿った断面図は図６図示のものとなる。本実施の形態においては、バッファ抵抗１４が無限大の抵抗値を有する。また、チャネル幅方向におけるゲート電極６の終端を越えた位置に、ｐ型ベース層７とｐ型バッファ層９とを選択的に接続するスイッチ素子が形成される。このスイッチ素子は、ＩＥＧＴのターンオンの過程における最初の期間、即ち、ゲート・エミッタ間印加電圧によりゲート・エミッタ間を充電する期間において、ｐ型バッファ層９からｐ型ベース層７へ正孔を排出するために配設される。
【００９６】
具体的には、ダミーセルＤＲ内のｐ型バッファ層９の表面は絶縁膜１０によって被覆される。ｐ型バッファ層９は、ＩＥＧＴのいかなる領域においてもｐ型ベース層７及びエミッタ電極１２に電気的に接続されず、完全なフローティング状態にある。また、ゲート電極６を含むトレンチ４及びエミッタ電極１２が所定間隔ごとに分断され、ここに帯状のｎ型介在層２３が配設される。ｎ型介在層２３上には、チップ内で所定間隔ごとに設けるゲート引出し電極１５が絶縁膜１７を介して配設される。
【００９７】
ゲート電極６の端部及びゲート引出し電極１５に対向するｎ型介在層２３の部分には、これ等の電極に負の電圧が印加される間、ｐ型の反転層が誘起される。即ち、ｐ型ベース層７とｐ型バッファ層９との間には、ｎ型介在層２３をチャネル領域とし且つゲート電極６の端部及びゲート引出し電極１５を駆動電極とするｐ型チャネルＭＯＳＦＥＴ（上述のスイッチ素子）が形成される。
【００９８】
なお、本実施の形態においては、ｎ型介在層２３は低不純物濃度のｎ型ベース層１の一部からなる。しかし、ｎ型介在層２３は、ｎ型ベース層１の一部でなくとも、チャネル幅方向におけるゲート電極６の端部に対向する位置において、ｐ型ベース層７とｐ型バッファ層９と間に介在するｎ型層であればよい。また、上記ｐ型チャネルＭＯＳＦＥＴは、ゲート電極６の端部のみを駆動電極として駆動可能であるため、ｎ型介在層２３は、ゲート引出し電極１５に対応して配設する必要はない。
【００９９】
本実施の形態に係るＩＥＧＴによれば、ターンオンの過程の最初の期間、即ち、ゲート・エミッタ間印加電圧（この期間では主に負の電圧）によりゲート・エミッタ間を充電する期間において、ｐ型チャネルＭＯＳＦＥＴを通してｐ型バッファ層９からｐ型ベース層７に正孔が排出される。このため、ターンオンの過程の最初の期間において、ｐ型バッファ層９内に蓄積されるの正孔の量が低減される。その結果、図１５（ｂ）を参照して述べたように、ミラー期間におけるｄＶ／ｄｔが適度となり、ミラー期間が短縮され、ターンオンが速くなる。
【０１００】
従って、本実施の形態に係るＩＥＧＴによれば、低オン電圧特性は維持したまま、高速なスイッチング特性を得ることが可能になる。ここで、ＩＥＧＴのターンオンにおけるコレクタ・エミッタ間の電圧変化率（ｄＶ／ｄｔ）は最適化され、且つこのｄＶ／ｄｔはゲート抵抗により調整可能となる。
【０１０１】
（第１２の実施の形態）
図２２は、本発明の第１２の実施の形態に係る電力用半導体装置（ＩＥＧＴ）の平面レイアウトを示す図である。図２３は図２２のXXIII −XXIII 線に沿った断面図である。図２２のVI−VI線に沿った断面図は図６図示のものとなる。本実施の形態においても、バッファ抵抗１４が無限大の抵抗値を有する。また、ｐ型ベース層７とｐ型バッファ層９とを選択的に接続するスイッチ素子が、プレーナ型のゲート電極を有するｐ型チャネルＭＯＳＦＥＴからなる。
【０１０２】
具体的には、ゲート電極６を含むトレンチ４及びエミッタ電極１２が所定間隔ごとに分断され、トレンチ４の分断箇所にトレンチ４の幅でｎ型介在層２４が配設される。また、ｎ型介在層２４の上には、帯状のゲート電極２７が絶縁膜２６を介して配設される。これにより、ｐ型ベース層７とｐ型バッファ層９との間に、ｎ型介在層２４をチャネル領域とし且つゲート電極２７を駆動電極とするｐ型チャネルＭＯＳＦＥＴ（上述のスイッチ素子）が形成される。
【０１０３】
本実施の形態に係るＩＥＧＴにおいても、ターンオンの過程の最初の期間において、ｐ型チャネルＭＯＳＦＥＴを通してｐ型バッファ層９からｐ型ベース層７に正孔が排出される。従って、低オン電圧特性は維持したまま、高速なスイッチング特性を得ることが可能になる。
【０１０４】
（第１３の実施の形態）
図２４は、本発明の第１３の実施の形態に係る電力用半導体装置（ＩＥＧＴ）を示す断面図である。本実施の形態は、第１乃至第１２の実施の形態の変更例に関するもので、図２４は図６図示の断面に対応する断面を示す。
【０１０５】
具体的には、ダミーセルＤＲのｐ型バッファ層９表面にｎ型層２８が形成される。ｎ型層２８は、メインセルＭＲのｐ型ベース層７表面に形成されたｎ型エミッタ層８と同じ工程で形成され、ｎ型エミッタ層８と実質的に同じ層からなる。この構成により、ＩＥＧＴの製造プロセスが容易になる。また、ｐ型バッファ層９の横方向抵抗を使用してバッファ抵抗１４を形成する場合には、ｎ型層２８をバッファ抵抗１４の値を調整するために利用することができる。
【０１０６】
（第１４の実施の形態）
図２７は、本発明の第１４の実施の形態に係る電力用半導体装置を示す断面図である。図２７図示の如く、高抵抗のｎ型ベース層３１の一方側には、高不純物濃度のｐ型コレクタ層３３が配設される。なお、ｎ型ベース層３１とｐ型コレクタ層３３との間に高不純物濃度のｎ型バッファ層を配設することもできる。ｎ型ベース層３１の他方側には、ｎ型ベース層３１内に、メインセルＭＲとダミーセルＤＲとを区画するように間隔をおいて複数のトレンチ３４が形成される。
【０１０７】
メインセルＭＲ内でｎ型ベース層３１の表面内に、ｎ型ベース層３１よりも不純物濃度の高いｎ型バリア層３２が形成される。ｎ型バリア層３２上にはｐ型ベース層３７が配設される。ｐ型ベース層３７の表面内にはｎ型エミッタ層３８が形成される。ダミーセルＤＲ内でｎ型ベース層３１上にはｐ型ダイバータ層３９が配設される。ｐ型ベース層３７とｐ型ダイバータ層３９とは別々の層として形成することもできるし、共通のｐ型層をトレンチ３４により分割することにより形成することもできる。
【０１０８】
ｐ型コレクタ層３３とコンタクトするようにこの上にコレクタ電極４１が配設される。ｐ型ベース層３７及びｎ型エミッタ層３８とコンタクトするようにこれ等の上にエミッタ電極４２が配設される。なお、エミッタ電極４２とコンタクトするため、ｐ型ベース層３７内に高不純物濃度のｐ型コンタクト層を形成してもよい。
【０１０９】
複数のトレンチ３４のうちで、メインセルＭＲに隣接するトレンチ３４内に、ゲート絶縁膜３５で包まれた状態でゲート電極３６が埋め込まれる。メインセルＭＲとダミーセルＤＲとが交互に配置される場合は、全てのトレンチ３４の夫々内にゲート電極３６が配設される。ゲート電極３６は、ｎ型ベース層３１とｎ型エミッタ層３８とにより挟まれたｐ型ベース層３７の部分に、ゲート絶縁膜３５を介して対向する。
【０１１０】
従って、メインセルＭＲ内には、ｐ型ベース層３７をチャネル領域としてｎ型エミッタ層３８をｎ型ベース層３１に選択的に接続する電子注入用のｎ型チャネルＭＯＳＦＥＴが形成される。一方、ダミーセルＤＲ内には、このようなｎ型チャネルＭＯＳＦＥＴは形成されない。
【０１１１】
図２７図示の電力用半導体装置では、ｎ型バリア層３２の不純物濃度や、トレンチ３４の深さや幅、間隔等を最適設計することにより、サイリスタ並みの低オン電圧を得ることができる。これは、ｎ型バリア層３２のバリア効果やメインセルＭＲが形成する狭い電流通路により、エミッタ電極４２への正孔の排出が制限され、これにより、ｎ型エミッタ層３８からｎ型ベース層３１への電子の注入効率が向上するからである。
【０１１２】
ダミーセルＤＲ内のｐ型ダイバータ層３９上にダイバータ電極４３が配設される。ダイバータ電極４３は整流素子４４を介してエミッタ電極４２に電気的に接続される。整流素子４４のカソード側はエミッタ電極４２に電気的に接続され、アノード側はダイバータ電極４３に接続される。
【０１１３】
図２８（ａ）、（ｂ）は、図２７図示の電力用半導体装置の動作を示す図である。なお、整流素子４４は、ビルトイン電圧（およそ０．７Ｖ）以上の電位がｐ型ダイバータ層３９に掛ると導通状態なるように設定される。ターンオフ時に整流素子４４が導通状態となると、整流素子４４を通してエミッタ電極４２へ正孔が排出される。
【０１１４】
図２８（ａ）図示の如く、オン状態では、ｎ型バリア層３２によりｐ型ベース層３７への正孔の排出抵抗は高くなる。この際、ｐ型ダイバータ層の電位は低いため、整流素子４４は導通状態とならず、正孔は排出されない。即ち、ｐ型ダイバータ層３９が形成されたダミーセルは、ＩＥＧＴのダミーセルと同じ効果をもたらす。このため、ｎ型バリア層のバリア効果と併せて、装置のオン抵抗が大幅に低減される。
【０１１５】
一方、図２８（ｂ）図示の如く、ターンオフ時にはｐ型ダイバータ層３９の電位が上昇し、整流素子４４が導通状態となる。このため、ｎ型ベース層３１からｐ型ダイバータ層３９を経由してエミッタ電極４２へ正孔が排出される。この際、ｎ型バリア層３２の正孔に対する高い抵抗により、ｎ型エミッタ層３８を含むメインセルに流れる正孔の量は、ｐ型ダイバータ層３９を含むダミーセルのそれよりも少ない。即ち、ターンオフ時には、主にｐ型ダイバータ層３９から正孔が排出されるため、ターンオフ時間が短くなり、ターンオフ損失が低減される。
【０１１６】
またｎ型バリア層３２による副次的な効果として、ｎ型エミッタ層３８の直下を流れる正孔電流がＩＥＧＴ、ＣＳＴＢＴ、ダイバータ構造のすべてと比較して低減される。これにより、電力用半導体装置のラッチアップ耐量が増加し、遮断耐量、負荷短絡耐量が向上する。
【０１１７】
（第１５の実施の形態）
図２９は、本発明の第１５の実施の形態に係る電力用半導体装置を示す断面図である。本実施の形態においては、図２７図示の整流素子４４がその一例であるダイオード４５からなる。
【０１１８】
具体的には、ｎ型エミッタ層３８、トレンチ３４内の絶縁膜３５、及びｐ型ダイバータ層３９上に、ｐ型アノード層４６及びｎ型カソード層４７を有する半導体層が配設される。ｐ型アノード層４６はダイバータ電極４３にコンタクトし、ｎ型カソード層４７はエミッタ電極４２にコンタクトする。この装置は、次のような方法で形成することができる。
【０１１９】
先ず、ｎ型（或いはｐ型）の不純物をドープされた多結晶シリコンを基板の表面にＣＶＤなどの方法で堆積する。導電型を変える部分には、ｐ型（或いはｎ型）の不純物をイオン注入後、熱拡散を行う。次に、ダイバータ電極４３及びエミッタ電極４２を、夫々ｐ型アノード層４６及びｎ型カソード層４７にコンタクトするように形成する。
【０１２０】
（第１６の実施の形態）
図３０は、本発明の第１６の実施の形態に係る電力用半導体装置を示す断面図である。本実施の形態においては、図２７図示の整流素子４４として機能するダイオード４５が、基板の表面上に絶縁膜を介して配設される。
【０１２１】
具体的には、ｎ型エミッタ層３８、トレンチ３４内の絶縁膜３５、及びｐ型ダイバータ層３９上に絶縁膜４８が配設される。絶縁膜４８上に、ｐ型アノード層４６及びｎ型カソード層４７を有する半導体層が配設される。ｐ型アノード層４６はダイバータ電極４３にコンタクトし、ｎ型カソード層４７はエミッタ電極４２にコンタクトする。この装置によれば、ゲート電極３６の上部の絶縁性を高め、装置の信頼性を向上することができる。
【０１２２】
（第１７の実施の形態）
図３１は、本発明の第１７の実施の形態に係る電力用半導体装置を示す断面図である。本実施の形態においては、図２７図示の整流素子４４として機能するダイオード４５が、基板の表面上に直接配設される。
【０１２３】
具体的には、ｎ型エミッタ層３８、トレンチ３４内の絶縁膜３５、及びｐ型ダイバータ層３９上に、ｐ型アノード層４６及びｎ型カソード層４７を有する半導体層が配設される。ダイバータ電極４３は省略され、従って、ｐ型アノード層４６はｐ型ダイバータ層３９にコンタクトし、ｎ型カソード層４７はエミッタ電極４２にコンタクトする。この装置によれば、エミッタ側の配線構造を簡略化することができる。
【０１２４】
（第１８の実施の形態）
図３２は、本発明の第１８の実施の形態に係る電力用半導体装置を示す断面図である。本実施の形態においては、ダイバータ電極４３とエミッタ電極４２とが、これ等を選択的に接続するｐ型チャネルＭＯＳＦＥＴ５０を介して接続される。ｐ型チャネルＭＯＳＦＥＴ５０は、ゲート電極３６に電気的に接続された駆動電極により駆動される。
【０１２５】
図３２図示の電力用半導体装置においては、ターンオフ時にゲート・エミッタ間印加電圧が正から負に低下し（ゲート電極３６の電位の変化）、所定の負の値になると、ｐ型チャネルＭＯＳＦＥＴ５０が導通状態となる。このため、正孔がｎ型ベース層３１からｐ型ダイバータ層３９を経由してエミッタ電極４２へ排出される。
【０１２６】
ｐ型チャネルＭＯＳＦＥＴ５０の駆動電極を、主構造のゲート電極３６と連動させることにより、図２７の装置と異なり、オン状態でｐ型ダイバータ層３９の電位が上昇しても正孔の排出を防止することができる。また、ＭＯＳＦＥＴはビルトイン電圧がないため、ターンオフ時の正孔の排出抵抗を下げることができる。
【０１２７】
（第１９の実施の形態）
図３３は、本発明の第１９の実施の形態に係る電力用半導体装置を示す断面図である。本実施の形態においては、図３２図示のｐ型チャネルＭＯＳＦＥＴ５０として機能するＭＯＳＦＥＴ５１が基板のバルク内に形成される。
【０１２８】
具体的には、ｐ型ダイバータ層３９の表面内に、トレンチ３４に接してｎ型介在層５２が形成される。更に、ｎ型介在層５２の表面内にｐ型対向層５３が形成される。ｎ型介在層５２及びｐ型対向層５３は、エミッタ電極４２の一体的な延長部分である追加電極５４にコンタクトする。ｐ型チャネルＭＯＳＦＥＴ５１は、ｎ型介在層５２をチャネル領域として使用し、ｐ型対向層５３及びｐ型ダイバータ層３９の一部を一対のソース／ドレインとして使用し、ゲート絶縁膜３５を介して介在層５２に対向するゲート電極３６の部分を駆動電極として使用する。この装置によれば、エミッタ側の配線構造を簡略化することができる。
【０１２９】
（第２０の実施の形態）
図３４は、本発明の第２０の実施の形態に係る電力用半導体装置を示す断面図である。本実施の形態においては、図３２図示のｐ型チャネルＭＯＳＦＥＴ５０として機能するＭＯＳＦＥＴ５５が基板の表面上に形成される。
【０１３０】
具体的には、ｐ型チャネルＭＯＳＦＥＴ５５の駆動電極５６が、ｎ型エミッタ層３８、トレンチ３４、及びｐ型ダイバータ層３９上に絶縁膜５７を介して配設される。駆動電極５６はゲート電極３６と一体的に形成され、ゲート電極３６駆動電極５６とは断面Ｔ字形の形状を構成する。駆動電極５６上には、ｐ型チャネルＭＯＳＦＥＴ５５の一対のｐ型ソース／ドレイン層６１、６２、及びチャネル領域となるｎ型ベース層６３を有する半導体層が、絶縁膜５８を介して配設される。一対のｐ型ソース／ドレイン層６１、６２は、ダイバータ電極４３及びエミッタ電極４２に夫々コンタクトする。
【０１３１】
図３４図示の装置によれば、三重拡散プロセスが必要となる図３２図示の装置と比較して、ｐ型チャネルＭＯＳＦＥＴのしきい値電圧の設計が容易となる。しかし、この装置では、図３２図示の装置と比較して、配線構造は複雑となる。
【０１３２】
（第２１の実施の形態）
図３５（ａ）〜（ｃ）は、本発明の第２１の実施の形態に係る電力用半導体装の製造方法を順に示す断面図である。この製造方法は、図２７乃至図３４図示の装置（第１４乃至第２０の実施の形態）のいずれにも適用することができる。
【０１３３】
先ず、ｎ型ベース層３１の表面内に、ｎ型エミッタ層３８に対応する領域に重ならないように、複数のｐ型ダイバータ層３９を拡散により形成する（図３５（ａ））。本実施の形態においては、各ｐ型ダイバータ層３９は、トレンチ３４よりも深くなるように形成している。しかし、図２７図示のｐ型ダイバータ層３９のような浅い層とすることもできる。
【０１３４】
次に、複数のｐ型ダイバータ層３９間で、ｎ型バリア層３２、ｐ型ベース層３７、ｎ型エミッタ層３８に対応して不純物のイオン注入を行う。次に、熱処理を行い、イオン注入された不純物の拡散及び活性化を行い、ｎ型バリア層３２、ｐ型ベース層３７、ｎ型エミッタ層３８を形成する（図３５（ｂ））。次に、ｐ型ダイバータ層３９とｐ型ベース層３７とを分けるように、複数のトレンチ３４を形成する。次に、各トレンチ３４内にゲート絶縁膜３５及びゲート電極３６を順次形成する（図３５（ｃ））。
【０１３５】
この方法によれば、ｐ型ベース層３７とｐ型ダイバータ層３９とが別に形成され、最後にトレンチ３４により分割される。この場合、ｐ型ベース層３７の不純物濃度を独立して制御することができるため、ＭＯＳチャネル領域の信頼性が高くなる。
【０１３６】
（第２２の実施の形態）
図３６（ａ）〜（ｄ）は、本発明の第２２の実施の形態に係る電力用半導体装の製造方法を順に示す断面図である。この製造方法は、図２７乃至図３４図示の装置（第１４乃至第２０の実施の形態）のいずれにも適用することができる。
【０１３７】
先ず、ｎ型ベース層３１の表面内に、間隔をおいて複数のトレンチ３４を形成する。次に、各トレンチ３４内にゲート絶縁膜３５及びゲート電極３６を順次形成する（図３６（ａ））。次に、複数のトレンチ３４間の、例えば１つおきの領域で、ｎ型ベース層３１の表面内にｎ型バリア層３２を拡散により形成する（図３６（ｂ））。
【０１３８】
次に、複数のトレンチ３４間の全ての領域で、ｎ型ベース層３１及びｎ型バリア層３２の表面内に、ｐ型の不純物を拡散させる。これにより、ｐ型ベース層３７とｐ型ダイバータ層３９とを同時に形成する（図３６（ｃ））。次に、ｐ型ベース層３７の表面内に、ｎ型エミッタ層３８を拡散により形成する（図３６（ｄ））。
【０１３９】
この方法によれば、トレンチ３４に対して自己整合的にｐ型ベース層３７及びｐ型ダイバータ層３９が形成される。この場合、ｐ型ダイバータ層３９のマスク合わせずれの心配がない。
【０１４０】
（第２３の実施の形態）
図３７は、本発明の第２３の実施の形態に係る電力用半導体装置を示す断面図である。本実施の形態に係る装置は、図２７図示の装置と同様、ｐ型ダイバータ層３９をエミッタ電極４２に電気的に接続する整流素子４４を有する。しかし、本実施の形態においては、ｐ型ダイバータ層３９の存在する領域が広く形成される。
【０１４１】
具体的には、メインセルＭＲとダミーセルＤＲとは交互に形成されておらず、１つのメインセルＭＲに対して複数のダミーセルＤＲが連続的に形成される。換言すると、メインセルＭＲの両側の幅広いｐ型ダイバータ層３９内に、複数のダミーセルＤＲを区画するようにダミー用のトレンチ３４ａが形成される。ダミー用のトレンチ３４ａは、メイン用のトレンチ３４と実質的に同寸法及び同間隔で形成される。ダミー用のトレンチ３４ａには、絶縁膜３５ａに包まれた状態でダミー電極６５が埋め込まれる。ダミー電極６５はエミッタ電極４２に電気的に接続される。
【０１４２】
ｐ型ダイバータ層３９の幅が広くなると、ＩＥＧＴ構造における狭い電流通路を形成して電子の注入効率を向上させるという効果は高くなる。反面、トレンチ３４の間隔が広すぎるとトレンチ３４の下端部で電界集中が起こり、耐圧低下を招く。その対策としてダミー用のトレンチ３４ａが形成される。この場合、ダミー電極６５がゲート電極３６に電気的に接続されていると、ゲート容量が大きくなり装置のスイッチング速度が遅くなる。このため、ダミー電極６５がエミッタ電極４２に電気的に接続される。従って、この装置によれば、オン抵抗を低減する一方、ゲート容量の増加によるスイッチング速度の低下を防止することができる。
【０１４３】
（第２４の実施の形態）
図３８は、本発明の第２４の実施の形態に係る電力用半導体装置を示す断面斜視図である。図３９は、図３８のXXXIX −XXXIX 線に沿った断面図である。本実施の形態に係る装置は、図３２図示の装置と同様、ｐ型ダイバータ層３９をエミッタ電極４２に選択的に接続するｐ型チャネルＭＯＳＦＥＴ７０を有する。しかし、本実施の形態においては、ｐ型ベース層３７とｐ型ダイバータ層３９とは、チャネル幅方向でトレンチ３４に沿って同じ側に並べて配置される。
【０１４４】
具体的には、ｎ型ベース層３１の表面内に、ｎ型ベース層３１よりも不純物濃度の高いｎ型バリア層３２が形成される。ｎ型バリア層３２の表面内にはｐ型ベース層３７が配設される。ｐ型ベース層３７の表面内にはｎ型エミッタ層３８が形成される。また、ｎ型バリア層３２から離間して、ｎ型ベース層３１の表面内にｐ型ダイバータ層３９が配設される。トレンチ３４は、ｎ型エミッタ層３８、ｐ型ベース層３７、ｎ型バリア層３２、ｐ型ベース層３７の夫々を２つの部分に分割するように形成される。
【０１４５】
ｐ型ベース層３７とｐ型ダイバータ層３９とに挟まれたｎ型ベース層３１及びｎ型バリア層３２の表面部分上には、ゲート絶縁膜７１を介してゲート電極７２が配設される。従って、ｎ型ベース層３１及びｎ型バリア層３２をチャネル領域として、ｐ型ダイバータ層３９をｐ型ベース層３７に選択的に接続する正孔排出用のｐ型チャネルＭＯＳＦＥＴ７０が形成される。ｐ型チャネルＭＯＳＦＥＴ７０の駆動電極であるゲート電極７２は、トレンチ３４内のゲート電極３６に電気的に接続される。従って、ターンオフ時に、ｐ型チャネルＭＯＳＦＥＴ７０を通して、ｐ型ダイバータ層３９からｐ型ベース層３７を経由してエミッタ電極４２へ正孔を排出することができる。
【０１４６】
この装置構造は、第２１及び第２２の実施の形態で述べた製造方法よりも簡単な方法で製造することができる。図４０（ａ）〜（ｄ）は、本発明の第２４の実施の形態に係る電力用半導体装の製造方法を順に示す断面図である。
【０１４７】
先ず、ｎ型ベース層３１の表面内に、ｎ型バリア層３２、ｐ型ベース層３７、ｎ型エミッタ層３８、ｐ型ダイバータ層３９を拡散により夫々形成する（図４０（ａ））。次に、これ等の層３２、３７、３８、３９の夫々を２つの部分に分割するように、基板の表面からｎ型ベース層３１内に至るトレンチ３４を形成する。次に、トレンチ３４内からこれ等の層３２、３７、３８、３９の表面に亘って、絶縁膜７６及び導電膜７７を順次形成する（図４０（ｂ））。
【０１４８】
次に、トレンチ３４内及びｎ型ベース層３１及びｎ型バリア層３２の表面表面領域上の部分を残して、絶縁膜７６及び導電膜７７を除去する。これにより、トレンチ３４内のゲート絶縁膜３５及びゲート電極３６と、ｐ型チャネルＭＯＳＦＥＴ７０のゲート絶縁膜７１及びゲート電極７２を形成する（図４０（ｃ））。次に、ゲート電極７２を絶縁酸化膜で被覆し、更に、エミッタ電極４２を形成する（図４０（ｄ））。
【０１４９】
この方法によれば、難度の低い製造方法で図３２図示の装置と等価な機能を有する装置を実現することができる。また、ｐ型ベース層３７の不純物濃度をｐ型ダイバータ層３９から独立して制御することができるため、ＭＯＳチャネル領域の信頼性が高くなる。
【０１５０】
（第２５の実施の形態）
図４１（ａ）、（ｂ）は、本発明の第２５の実施の形態に係る電力用半導体装置及びその変更例を示す断面斜視図である。本実施の形態は、ｎ型エミッタ層３８の構造に関する。図４１（ａ）、（ｂ）図示のｎ型エミッタ層３８の構造は、図２７乃至図３７図示の装置（第１４乃至第２３の実施の形態）のいずれにも適用することができる。
【０１５１】
図４１（ａ）において、ｎ型エミッタ層３８が、トレンチ３４に沿って延びる帯状の層として、ｐ型ベース層３７の表面内に形成される。この場合、ｎ型エミッタ層３８及びｐ型ベース層３７は、トレンチ３４と平行に並んだ夫々の表面部分においてエミッタ電極４２とコンタクトする。
【０１５２】
図４１（ｂ）において、ｎ型エミッタ層３８が、トレンチ３４に沿って分割された複数の層部分として、ｐ型ベース層３７の表面内に形成される。この場合、ｎ型エミッタ層３８及びｐ型ベース層３７は、トレンチ３４に沿って交互にエミッタ電極４２とコンタクトする。
【０１５３】
図４１（ｂ）図示の構造によれば、装置の性能向上のために構造を微細化しても、エミッタ電極４２に対するｎ型エミッタ層３８のコンタクトが、マスク合わせなしでも可能となる。この構造によりトレンチ３４の間隔を狭くすることができ、従って、正孔の排出抵抗を更に高めてオン抵抗を低減することができる。
【０１５４】
（第２６の実施の形態）
図４２は、本発明の第２６の実施の形態に係る電力用半導体装置を示す断面図である。本実施の形態においては、横型の電力用半導体装置の一例として、図２７図示の装置と等価の機能を有する装置を示す。
【０１５５】
図４２図示の如く、この装置は、半導体支持層８１、絶縁層８２、及び半導体活性層８３を有するＳＯＩ（Silicon On Insulator）基板上に形成される。活性層８３が高抵抗のｎ型ベース層３１として使用される。図４２中の右側に、ｐ型コレクタ層３３及びコレクタ電極４１が配設される。図４２中の左側の、ｐ型コレクタ層３３から離間した位置で、ｎ型ベース層３１内にトレンチ３４が形成される。トレンチ３４の周囲には、図２７図示の装置の上側部分と同じ構造が形成される。
【０１５６】
図２７図示の装置では、コレクタ電極とエミッタ電極とが基板を挟んで配設された縦型の構造であるため、主電流がｎ型ベース層３１を縦に流れる。これに対して、図４２図示の装置では、コレクタ電極とエミッタ電極とが基板の同じ側に配設された横型の構造であるため、主電流がｎ型ベース層３１を横に流れる。しかし、この点を除けば、両装置の動作原理は全く同じである。このように、第１乃至第２５の実施の形態においては、縦型の電力用半導体装置が例示されるが、これ等の実施の形態の特徴は、図４２に図示の如く、横型の電力用半導体装置にそのまま適用することができる。
【０１５７】
なお、本発明の思想の範疇において、当業者であれば、各種の変更例及び修正例に想到し得るものであり、それら変更例及び修正例についても本発明の範囲に属するものと了解される。
【０１５８】
【発明の効果】
本発明によれば、低オン電圧を維持し且つスイッチング特性の良好な電力用半導体装置を提供することができる。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態に係る電力用半導体装置（ＩＥＧＴ）を示す断面図。
【図２】（ａ）、（ｂ）は、実験により得られた、比較例１のＩＥＧＴ及び第１の実施の形態に係る実施例１のＩＥＧＴのターンオン時の電圧及び電流波形を夫々示すグラフ。
【図３】（ａ）、（ｂ）は、シミュレーションにより得られた、比較例１のＩＥＧＴ及び実施例１のＩＥＧＴのターンオン時のゲート電荷特性を夫々示すグラフ。
【図４】（ａ）、（ｂ）は、シミュレーションにより得られた、バッファ抵抗の抵抗値Ｒbuffに対するｄＶ／ｄｔ及びオン電圧の関係、並びにＲbuffに対する負性容量を示すＶgeの範囲ＮＣＲ及びオン電圧との関係を夫々示すグラフ。
【図５】本発明の第２の実施の形態に係る電力用半導体装置（ＩＥＧＴ）の平面レイアウトを示す図。
【図６】図５、図７、図８、図１０、図１２、図２０、図２２のVI−VI線に沿った断面図。
【図７】本発明の第３の実施の形態に係る電力用半導体装置（ＩＥＧＴ）の平面レイアウトを示す図。
【図８】本発明の第４の実施の形態に係る電力用半導体装置（ＩＥＧＴ）の平面レイアウトを示す図。
【図９】図８のIX−IX線に沿った断面図。
【図１０】本発明の第５の実施の形態に係る電力用半導体装置（ＩＥＧＴ）の平面レイアウトを示す図。
【図１１】図１０のXI−XI線に沿った断面図。
【図１２】本発明の第６の実施の形態に係る電力用半導体装置（ＩＥＧＴ）の平面レイアウトを示す図。
【図１３】図１２のXIII−XIII線に沿った断面図。
【図１４】本発明の第７の実施の形態に係る電力用半導体装置（ＩＥＧＴ）を示す断面図。
【図１５】（ａ）、（ｂ）は、実験により得られた、比較例２のＩＥＧＴ及び第７の実施の形態に係る実施例２のＩＥＧＴのターンオン時の電圧及び電流波形を夫々示すグラフ。
【図１６】シミュレーションにより得られた、比較例２のＩＥＧＴ及び実施例２のＩＥＧＴのターンオン時のゲート電荷特性を夫々示すグラフ。
【図１７】本発明の第８の実施の形態に係る電力用半導体装置（ＩＥＧＴ）を示す断面図。
【図１８】本発明の第９の実施の形態に係る電力用半導体装置（ＩＥＧＴ）を示す断面図。
【図１９】本発明の第１０の実施の形態に係る電力用半導体装置（ＩＥＧＴ）を示す断面図。
【図２０】本発明の第１１の実施の形態に係る電力用半導体装置（ＩＥＧＴ）の平面レイアウトを示す図。
【図２１】図２０のXXI −XXI 線に沿った断面図。
【図２２】本発明の第１２の実施の形態に係る電力用半導体装置（ＩＥＧＴ）の平面レイアウトを示す図。
【図２３】図２２のXXIII −XXIII 線に沿った断面図。
【図２４】本発明の第１３の実施の形態に係る電力用半導体装置（ＩＥＧＴ）を示す断面図。
【図２５】従来のトレンチ構造を有するＩＥＧＴを示す断面図。
【図２６】従来のＣＳＴＢＴを示す断面図。
【図２７】本発明の第１４の実施の形態に係る電力用半導体装置を示す断面図。
【図２８】（ａ）、（ｂ）は、図２７図示の電力用半導体装置の動作を示す図。
【図２９】本発明の第１５の実施の形態に係る電力用半導体装置を示す断面図。
【図３０】本発明の第１６の実施の形態に係る電力用半導体装置を示す断面図。
【図３１】本発明の第１７の実施の形態に係る電力用半導体装置を示す断面図。
【図３２】本発明の第１８の実施の形態に係る電力用半導体装置を示す断面図。
【図３３】本発明の第１９の実施の形態に係る電力用半導体装置を示す断面図。
【図３４】本発明の第２０の実施の形態に係る電力用半導体装置を示す断面図。
【図３５】（ａ）〜（ｃ）は、本発明の第２１の実施の形態に係る電力用半導体装の製造方法を順に示す断面図。
【図３６】（ａ）〜（ｄ）は、本発明の第２２の実施の形態に係る電力用半導体装の製造方法を順に示す断面図。
【図３７】本発明の第２３の実施の形態に係る電力用半導体装置を示す断面図。
【図３８】本発明の第２４の実施の形態に係る電力用半導体装置を示す断面斜視図。
【図３９】図３８のXXXIX −XXXIX 線に沿った断面図。
【図４０】（ａ）〜（ｄ）は、本発明の第２４の実施の形態に係る電力用半導体装の製造方法を順に示す断面図。
【図４１】（ａ）、（ｂ）は、本発明の第２５の実施の形態に係る電力用半導体装置及びその変更例を示す断面斜視図。
【図４２】本発明の第２６の実施の形態に係る電力用半導体装置を示す断面図。
【符号の説明】
１…ｎ型ベース層
２…ｎ型バッファ層
３…ｐ型コレクタ層
４、４ａ、４ｂ、４ｃ…トレンチ
５…ゲート絶縁膜
５ａ、５ｂ、５ｃ…絶縁膜
６…ゲート電極
７…ｐ型ベース層
８…ｎ型エミッタ層
９…ｐ型バッファ層
９ａ…追加された深さ部分
１０…絶縁膜
１１…コレクタ電極
１２…エミッタ電極
１２ａ…追加電極
１３…バッファ電極
１４…バッファ抵抗
１５…ゲート引出電極
１６、１６Ｈ、１６Ｌ…ｐ型接続層
１７…絶縁膜
１８…ｐ型層
１９…ｐ型延長層
２０…ダミー電極
２１…ｐ型張出し層
２３、２４…ｎ型介在層
２６…絶縁膜
２７…ゲート電極
２８…ｎ型層
３１…ｎ型ベース層
３２…ｎ型バリア層
３３…ｐ型コレクタ層
３４、３４ａ…トレンチ
３５…ゲート絶縁膜
３５ａ…絶縁膜
３６…ゲート電極
３７…ｐ型ベース層
３８…ｎ型エミッタ層
３９…ｐ型ダイバータ層
４１…コレクタ電極
４２…エミッタ電極
４３…ダイバータ電極
４４…整流素子
４５…ダイオード
５０、５１、５５、７０…ｐ型チャネルＭＯＳＦＥＴ
８１…半導体支持層
８２…絶縁層
８３…半導体活性層
【発明の属する技術分野】
本発明は電力用半導体装置に関し、特に電力用スイッチング素子として好適な絶縁ゲート型半導体装置に関する。
【０００２】
【従来の技術】
近年、パワーエレクトロニクス分野においては、電源機器の小型化・高性能化が強く要求されている。この要求を受けて、電力用半導体装置では、高耐圧・大電流化と共に、低損失化や低ノイズ化に対する性能改善が行われている。このような状況下で、低オン電圧特性を有し、同時にターンオフ損失の低減が可能な素子として、ＩＧＢＴ（Insulated Gate Bipolar Transistor）を改良したＩＥＧＴ（Injection Enhanced Gate Transistor）が注目されている（例えば、特許文献１、非特許文献１、及び特許文献３参照）。
【０００３】
図２５は、従来のトレンチ構造を有するＩＥＧＴを示す断面図である。図２５図示の如く、ｎ型ベース層１０１の一方側には、ｎ型バッファ層１０２が配設され、更のその上にｐ型コレクタ層１０３が配設される。ｎ型ベース層１０１の他方側には、ｎ型ベース層１０１内に、メインセルＭＲとダミーセルＤＲとを交互に区画するように間隔をおいて複数のトレンチ１０４が形成される。
【０００４】
メインセルＭＲ内でｎ型ベース層１０１上にはｐ型ベース層１０７が配設される。ｐ型ベース層１０７の表面内にはｎ型エミッタ層１０８が形成される。ダミーセルＤＲ内でｎ型ベース層１０１上にはｐ型バッファ層１０９が配設される。ｐ型ベース層１０７とｐ型バッファ層１０９とは共通のｐ型層がトレンチ１０４により分割されることにより形成される。
【０００５】
ｐ型コレクタ層１０３上にコレクタ電極１１１が配設される。ｐ型ベース層１０７及びｎ型エミッタ層１０８上にエミッタ電極１１２が配設される。各トレンチ１０４内に、ゲート絶縁膜１０５で包まれた状態でゲート電極１０６が埋め込まれる。従って、メインセルＭＲ内には、ｐ型ベース層１０７をチャネル領域としてｎ型エミッタ層１０８をｎ型ベース層１０１に選択的に接続する電子注入用のｎ型チャネルＭＯＳＦＥＴが形成される。
【０００６】
図２５図示の断面において、ダミーセルＤＲ内のｐ型バッファ層１０９の表面は絶縁膜１１０によって被覆される。しかし、ｐ型バッファ層１０９の電位を固定する目的から、図２５に示されない位置で、ｐ型バッファ層１０９上にもエミッタ電極１１２が配設される。但し、ｐ型バッファ層１０９上に配設されるエミッタ電極１１２の密度は十分小さく設定され、ｐ型バッファ層１０９とエミッタ電極１１２との間の抵抗は等価的に十分大きくなっている。
【０００７】
このようなＩＥＧＴでは、メインセルＭＲが、ｎ型ベース層１０１とエミッタ電極１１２とをつなぐ十分に狭い電流通路を形成する。このため、ＩＥＧＴのオン状態において、ｎ型ベース層１０１からメインセルＭＲのｐ型ベース層１０７を介してエミッタ電極１１２へ向かう正孔の流れに対して抵抗が増加し、エミッタ電極１１２への正孔の排出が制限される。これにより、ｎ型エミッタ層１０８からｎ型ベース層１０１への電子の注入効率が向上し、ｎ型ベース層１０１の伝導度変調が促進され、低オン電圧がもたらされる。
【０００８】
ＩＥＧＴと同様にオン抵抗を低減可能な電力用半導体装置として、ＣＳＴＢＴ（Carrier Stored Trench-Gate Bipolar Transistor）も提案されている（例えば、特許文献４参照）。図２６は従来のＣＳＴＢＴを示す断面図である。
【０００９】
図２６図示の如く、ｎ型ベース層１３１の一方側にはｐ型コレクタ層１３３が配設される。ｎ型ベース層１３１の他方側には、ｎ型ベース層１３１よりも不純物濃度の高いｎ型バリア層１３２が配設される。バリア層１３２上にはｐ型ベース層１３７が配設される。ｐ型ベース層１３７の表面内にはｎ型エミッタ層１３８が形成される。基板表面からｎ型ベース層１３１内に至るように間隔をおいて複数のトレンチ１３４が形成される。
【００１０】
ｐ型コレクタ層１３３上にコレクタ電極１４１が配設される。ｐ型ベース層１３７及びｎ型エミッタ層１３８上にエミッタ電極１４２が配設される。各トレンチ１３４内に、ゲート絶縁膜１３５で包まれた状態でゲート電極１３６が埋め込まれる。従って、ｐ型ベース層１３７をチャネル領域としてｎ型エミッタ層１３８をｎ型ベース層１３１に選択的に接続する電子注入用のｎ型チャネルＭＯＳＦＥＴが形成される。
【００１１】
このようなＣＳＴＢＴでは、不純物濃度の高いｎ型バリア層１３２が正孔の流れに対する大きな抵抗となる。このため、ＣＳＴＢＴのオン状態において、ｎ型ベース層１３１からｐ型ベース層１３７を介してエミッタ電極１４２へ向かう正孔の流れに対して抵抗が増加し、エミッタ電極１４２への正孔の排出が制限される。これにより、ｎ型エミッタ層１３８からｎ型ベース層１３１への電子の注入効率が向上し、ｎ型ベース層１３１の伝導度変調が促進され、低オン電圧がもたらされる。
【００１２】
【特許文献１】
特開平５−２４３５６号公報
【００１３】
【特許文献２】
特開２０００−４０９５１号公報
【００１４】
【非特許文献１】
Jpn. J. Appl. Phys. Vol. 36 (1997) pp. 3433−3437, ISSCC 2000 Digest Paper TA7.2
【００１５】
【非特許文献２】
IEEE ELECTRON DEVICE LETTERS, VOL. 18, pp. 121−123
【００１６】
【非特許文献３】
M. Kitagawa et al., “A 4500V Injection Enhanced Insulated Gate Bipolar Transistor (IEGT) in a Mode Similar to a Thyristor”, IEDM ‘93, pp. 679-682, 1993
【００１７】
【非特許文献４】
H. Takahashi et al., “Carrier Stored Trench-Gate Bipolar Transistor (CSTBT) - A Novel Power Device for High Voltage Application” ISPSD‘96, pp. 349-352, 1996
【００１８】
【非特許文献５】
R. Constapel, J. Korec and B. J. Baliga, “ Trench-IGBTs with Integrated Diverter Structures ”, ISPSD ‘95, pp.201-206, 1995
【００１９】
【発明が解決しようとする課題】
従来のＩＥＧＴやＣＳＴＢＴ等の電力用半導体装置は低オン電圧が得られるという利点を有する。しかし、一方、従来の電力用半導体装置は、後述するように、スイッチングの際、特にターンオンの際、大きなノイズが生じる等の問題がある。また、正孔の排出抵抗が高いため、ターンオフ時に電圧上昇が始まり空乏層が伸びるまでの時間（ストレージ期間）が長くなるという問題もある。そのためターンオフ時間が長くなり、ターンオフ損失も増大してしまう。
【００２０】
本発明は、かかる従来技術の問題点に鑑みてなされたものであり、低オン電圧を維持し且つスイッチング特性の良好な電力用半導体装置を提供することを目的とする。
【００２１】
【課題を解決するための手段】
本発明の第１の視点は、
第１導電型の第１ベース層と、
前記第１ベース層上に配設された第２導電型のコレクタ層と、
前記コレクタ層から離間した位置で、メインセルとダミーセルとを区画するように間隔をおいて前記第１ベース層内に配設された複数のトレンチと、
前記メインセル内で前記第１ベース層上に配設された第２導電型の第２ベース層と、
前記第２ベース層上に配設された第１導電型のエミッタ層と、
前記ダミーセル内で前記第１ベース層上に配設された完全なフローティング状態にある第２導電型のバッファ層と、
前記複数のトレンチのうちで前記メインセルに隣接するトレンチ内に配設され、前記第１ベース層と前記エミッタ層とにより挟まれた前記第２ベース層の部分にゲート絶縁膜を介して対向するゲート電極と、
前記コレクタ層とコンタクトするようにこの上に配設されたコレクタ電極と、
前記第２ベース層及び前記エミッタ層とコンタクトするようにこれらの上に配設されたエミッタ電極と、
を具備する電力用半導体装置であって、
前記メインセルは、前記装置のオン状態において前記第１ベース層から前記第２ベース層を介して前記エミッタ電極へ向かう第２導電型のキャリアの流れに対して抵抗を増加させるのに十分に狭い電流通路を形成し、これにより、前記エミッタ層から前記第１ベース層への第１導電型のキャリアの注入効率を向上させるように設定され、
前記第２ベース層よりも前記バッファ層のほうが深く且つ前記第１ベース層と前記バッファ層との間のｐｎ接合が前記トレンチよりも深くなるように、前記バッファ層の深さが設定され、これにより、前記装置のターンオンの際に、ゲート・エミッタ間印加電圧によりゲート・エミッタ間を充電する期間において、前記コレクタ層から前記バッファ層への前記第２導電型のキャリアの流入が抑制され、前記装置のターンオンの際にスイッチングノイズの原因となる前記バッファ層に蓄積される前記第２導電型のキャリアの量が減少されることを特徴とする。
【００２２】
本発明の第２の視点は、
第１導電型の第１ベース層と、
前記第１ベース層上に配設された第２導電型のコレクタ層と、
前記コレクタ層から離間した位置で、メインセルとダミーセルとを区画するように間隔をおいて前記第１ベース層内に配設された複数のトレンチと、
前記メインセル内で前記第１ベース層上に配設された第２導電型の第２ベース層と、
前記第２ベース層上に配設された第１導電型のエミッタ層と、
前記ダミーセル内で前記第１ベース層上に配設された完全なフローティング状態にある第２導電型のバッファ層と、
前記複数のトレンチのうちで前記メインセルに隣接するトレンチ内に配設され、前記第１ベース層と前記エミッタ層とにより挟まれた前記第２ベース層の部分にゲート絶縁膜を介して対向するゲート電極と、
前記コレクタ層とコンタクトするようにこの上に配設されたコレクタ電極と、
前記第２ベース層及び前記エミッタ層とコンタクトするようにこれらの上に配設されたエミッタ電極と、
を具備する電力用半導体装置であって、
前記メインセルは、前記装置のオン状態において前記第１ベース層から前記第２ベース層を介して前記エミッタ電極へ向かう第２導電型のキャリアの流れに対して抵抗を増加させるのに十分に狭い電流通路を形成し、これにより、前記エミッタ層から前記第１ベース層への第１導電型のキャリアの注入効率を向上させるように設定され、
前記メインセルに隣接する前記ダミーセルを挟む一対のトレンチ間の第２間隔は、前記メインセルを挟む一対のトレンチ間の第１間隔よりも狭くなるように設定され、これにより、前記装置のターンオンの際に、ゲート・エミッタ間印加電圧によりゲート・エミッタ間を充電する期間において、前記コレクタ層から前記バッファ層への前記第２導電型のキャリアの流入が抑制され、前記装置のターンオンの際にスイッチングノイズの原因となる前記バッファ層に蓄積される前記第２導電型のキャリアの量が減少されることを特徴とする電力用半導体装置。
【００２３】
本発明の第３の視点は、
第１導電型の第１ベース層と、
前記第１ベース層上に配設された第２導電型のコレクタ層と、
前記コレクタ層から離間した位置で、メインセルとダミーセルとを区画するように間隔をおいて前記第１ベース層内に配設された複数のトレンチと、
前記メインセル内で前記第１ベース層上に配設された第２導電型の第２ベース層と、
前記第２ベース層上に配設された第１導電型のエミッタ層と、
前記ダミーセル内で前記第１ベース層上に配設された完全なフローティング状態にある第２導電型のバッファ層と、
前記複数のトレンチのうちで前記メインセルに隣接するトレンチ内に配設され、前記第１ベース層と前記エミッタ層とにより挟まれた前記第２ベース層の部分にゲート絶縁膜を介して対向するゲート電極と、
前記コレクタ層とコンタクトするようにこの上に配設されたコレクタ電極と、
前記第２ベース層及び前記エミッタ層とコンタクトするようにこれらの上に配設されたエミッタ電極と、
を具備する電力用半導体装置であって、
前記メインセルは、前記装置のオン状態において前記第１ベース層から前記第２ベース層を介して前記エミッタ電極へ向かう第２導電型のキャリアの流れに対して抵抗を増加させるのに十分に狭い電流通路を形成し、これにより、前記エミッタ層から前記第１ベース層への第１導電型のキャリアの注入効率を向上させるように設定され、
前記ダミーセルに隣接し且つ前記メインセルに隣接しないダミー用のトレンチの底部に接して、前記第１ベース層内に第２導電型の張出し層が配設され、これにより、前記装置のターンオンの際に、ゲート・エミッタ間印加電圧によりゲート・エミッタ間を充電する期間において、前記コレクタ層から前記バッファ層への前記第２導電型のキャリアの流入が抑制され、前記装置のターンオンの際にスイッチングノイズの原因となる前記バッファ層に蓄積される前記第２導電型のキャリアの量が減少されることを特徴とする電力用半導体装置。
【００２６】
更に、本発明に係る実施の形態には種々の段階の発明が含まれており、開示される複数の構成要件における適宜な組み合わせにより種々の発明が抽出され得る。例えば、実施の形態に示される全構成要件から幾つかの構成要件が省略されることで発明が抽出された場合、その抽出された発明を実施する場合には省略部分が周知慣用技術で適宜補われるものである。
【００２７】
【発明の実施の形態】
本発明者等は、本発明の開発の過程において、図２５図示の従来のＩＥＧＴ等について研究を行った。その結果、以下に述べるような知見を得た。
【００２８】
図２５図示のＩＥＧＴでは、ｐ型バッファ層１０９上に配設されるエミッタ電極１１２の密度は、正孔がエミッタ電極１１２に漏れないよう十分小さく設定される。即ち、ｐ型バッファ層１０９とエミッタ電極１１２との間の抵抗は非常に大きい。このため、このＩＥＧＴは低オン電圧が得られるという利点を有する一方、以下に述べるような問題を伴う。
【００２９】
即ち、ＩＥＧＴのスイッチングの際、特にターンオンの際、コレクタ・エミッタ間の電圧変化率（ｄＶ／ｄｔ）が大きく、過大なスイッチングノイズを発生する。また、一般に、ＭＯＳＦＥＴやＩＧＢＴ等の絶縁ゲート型半導体装置では、ゲート抵抗によりゲート容量の充放電時間を調整することにより、ｄＶ／ｄｔを低減し、スイッチングノイズの低減を図ることができる。しかし、図２５図示のＩＥＧＴではゲート抵抗を用いてもｄＶ／ｄｔが調整されず、ｄＶ／ｄｔが高い状態のままになる。
【００３０】
これ等の問題は、ＩＥＧＴのターンオンの過程における、ゲート・エミッタ間印加電圧（換言すると、ゲート電極に印加する電圧）と、ダミーセルのトレンチより浅い表面領域、特にｐ型バッファ層１０９内に蓄積される正孔との関係によるものと考えられる。即ち、ＩＥＧＴのターンオンの過程において、ゲート・エミッタ間印加電圧を上昇していくと、ＩＥＧＴは次の２つの期間を経てターンオン状態に至る。最初の期間は、ゲート・エミッタ間印加電圧によりゲート・エミッタ間を充電する期間である。次の期間は、ゲート・エミッタ間印加電圧によりゲート・コレクタ間容量を充電する期間（ミラー期間）である。
【００３１】
最初の期間では、ゲート・エミッタ間電圧は負の初期電圧から正の所定電圧に向かって上昇する。この期間では、主に、ゲート電極１０６に面するｐ型ベース層１０７及びｐ型バッファ層１０９の表面部に反転層が形成され、電子が蓄積されて電子の注入が開始される。次のミラー期間では、理想的にはゲート・エミッタ間電圧は正の所定電圧を維持する（但し、理想状態から外れてノイズが発生する）。この期間では、主に、ゲート電極１０６に面するｎ型ベース層１０１の部分において正の空間電荷が除去される。
【００３２】
従来のＩＥＧＴでは、ｐ型バッファ層１０９とエミッタ電極１１２との間の抵抗は非常に大きい。このため、ＩＥＧＴのターンオンの過程の最初の期間に特に電子注入開始後の期間おいて、トレンチ１０４に隣接するダミーセルの表面部（トレンチ１０４で挟まれたｐ型バッファ層１０９及びｎ型ベース層１０１）に蓄積される正孔の量が大きくなる。ｐ型バッファ層１０９に蓄積された正孔は、ＩＥＧＴのターンオンの際に、過大なスイッチングノイズを発生させる原因となっている。このような現象が生じる原理に関する詳細は、後述する実施の形態の説明に関連して更に述べる。
【００３３】
一方、電力用半導体装置のターンオフ特性に関連し、ＩＧＢＴのターンオフ損失を低減するための構造として、ダイバータ構造が提案されている（例えば、非特許文献５参照）。この構造は、ターンオフ時にｎ型ベース層内の正孔を排出することができるように、ＩＧＢＴのｎ型ベース層内に第２導電型のダイバータ層を形成したものである。この構造は、オン状態ではキャリアの蓄積が少なくオン抵抗が高くなる点と、構造的に製造が困難である点が問題である。
【００３４】
以下に、このような知見に基づいて構成された本発明の実施の形態について図面を参照して説明する。なお、以下の説明において、略同一の機能及び構成を有する構成要素については、同一符号を付し、重複説明は必要な場合にのみ行う。また、以下の全ての実施の形態において、第１導電型としてｎ型、第２導電型としてｐ型が使用される。
【００３５】
（第１の実施の形態）
図１は、本発明の第１の実施の形態に係る電力用半導体装置（ＩＥＧＴ）を示す断面図である。図１図示の如く、高抵抗のｎ型ベース層１の一方側には、高不純物濃度のｎ型バッファ層２が配設され、更のその上に高不純物濃度のｐ型コレクタ層３が配設される。なお、ｎ型バッファ層２なしでｎ型ベース層１上にｐ型コレクタ層３が直接接していてもよい。ｎ型ベース層１の他方側には、ｎ型ベース層１内に、メインセルＭＲとダミーセルＤＲとを区画するように間隔をおいて複数のトレンチ４が形成される。
【００３６】
メインセルＭＲ内でｎ型ベース層１上にはｐ型ベース層７が配設される。ｐ型ベース層７の表面内にはｎ型エミッタ層８が形成される。ダミーセルＤＲ内でｎ型ベース層１上にはｐ型バッファ層９が配設される。ｐ型ベース層７とｐ型バッファ層９とは別々の層として形成することもできるし、共通のｐ型層をトレンチ４により分割することにより形成することもできる。
【００３７】
ｐ型コレクタ層３とコンタクトするようにこの上にコレクタ電極１１が配設される。ｐ型ベース層７及びｎ型エミッタ層８とコンタクトするようにこれ等の上にエミッタ電極１２が配設される。なお、エミッタ電極１２とコンタクトするため、ｐ型ベース層７内に高不純物濃度のｐ型コンタクト層を形成してもよい。
【００３８】
複数のトレンチ４のうちで、メインセルＭＲに隣接するトレンチ４内に、ゲート絶縁膜５で包まれた状態でゲート電極６が埋め込まれる。メインセルＭＲとダミーセルＤＲとが交互に配置される場合は、全てのトレンチ４の夫々内にゲート電極６が配設される。ゲート電極６は、ｎ型ベース層１とｎ型エミッタ層８とにより挟まれたｐ型ベース層７の部分に、ゲート絶縁膜５を介して対向する。
【００３９】
従って、メインセルＭＲ内には、ｐ型ベース層７をチャネル領域としてｎ型エミッタ層８をｎ型ベース層１に選択的に接続する電子注入用のｎ型チャネルＭＯＳＦＥＴが形成される。一方、ダミーセルＤＲ内には、このようなｎ型チャネルＭＯＳＦＥＴは形成されない。
【００４０】
図１図示のＩＥＧＴでは、トレンチ４の深さや幅、間隔等を最適設計することにより、サイリスタ並みの低オン電圧を得ることができる。これは、ダミーセルＤＲを設けることにより、ｐ型コレクタ層３から注入される正孔電流に対し、ｎ型ベース層１の横方向抵抗が発生することと、メインセルＭＲが、ｎ型ベース層１とエミッタ電極１２とをつなぐ十分に狭い電流通路を形成し、抵抗を発生することによる。
【００４１】
即ち、ＩＥＧＴのオン状態において、ｐ型コレクタ層３からｎ型ベース層１及びメインセルＭＲのｐ型ベース層７を介してエミッタ電極１２へ向かう正孔の流れに対して抵抗が増加し、エミッタ電極１２への正孔の排出が制限される。これにより、ｎ型エミッタ層８からｎ型ベース層１への電子の注入効率が向上し、ｎ型ベース層１の伝導度変調が促進され、低オン電圧がもたらされる。
【００４２】
ダミーセルＤＲ内のｐ型バッファ層９上にバッファ電極１３が配設される。バッファ電極１３はバッファ抵抗１４を介してエミッタ電極１２に電気的に接続される。本実施の形態において、バッファ抵抗１４は、バッファ電極１３とエミッタ電極１２とを電気的に接続するようにｐ型バッファ層９外に配設された抵抗体を含む配線の抵抗を使用する。
【００４３】
図２（ａ）、（ｂ）は、実験により得られた、比較例１のＩＥＧＴ及び本実施の形態に係る実施例１のＩＥＧＴのターンオン時の電圧及び電流波形を夫々示すグラフである。図において、Ｖgeはゲート・エミッタ間電圧、Ｖceはコレクタ・エミッタ間電圧、Ｉc はコレクタ電流を夫々示す。
【００４４】
この実験において、比較例１のＩＥＧＴ及び実施例１のＩＥＧＴは共に、ＩＥＧＴの耐圧は１２００Ｖ、コレクタ・エミッタ間の印加電圧は６００Ｖ、ゲート抵抗Ｒgは５１Ωとした。また、比較例１のＩＥＧＴのｐ型バッファ層１０９とエミッタ電極１１２との間の抵抗は１０Ω、実施例１のＩＥＧＴのｐ型バッファ層９とエミッタ電極１２との間の抵抗は１Ωとした。
【００４５】
図２（ａ）図示の如く、比較例１のＩＥＧＴでは、ミラー期間ｔ１〜ｔ２（ゲート・エミッタ間印加電圧によりゲート・コレクタ間を充電する期間）の初期におけるコレクタ・エミッタ間の電圧変化率（ｄＶ／ｄｔ）が約２０ｋＶ／μｓ以上あり、激しく波形が振動した。これに対して、図２（ｂ）図示の如く、実施例１のＩＥＧＴでは、ミラー期間ｔ１〜ｔ２の初期におけるｄＶ／ｄｔが約５ｋＶ／μｓ以下に低減され、波形振動も抑えられた。
【００４６】
また、比較例１のＩＥＧＴ及び実施例１のＩＥＧＴに対してゲート抵抗Ｒgを変化させる実験を行った。その結果、比較例１のＩＥＧＴでは、ゲート抵抗Ｒgを変化させてもｄＶ／ｄｔがほとんど変化しなかった。これに対して、実施例１のＩＥＧＴでは、ゲート抵抗Ｒgを変化させることにより、ｄＶ／ｄｔを例えば２〜１０ｋＶ／μｓのように調整することができた。
【００４７】
図３（ａ）、（ｂ）は、シミュレーションにより得られた、比較例１のＩＥＧＴ及び実施例１のＩＥＧＴのターンオン時のゲート電荷特性を夫々示すグラフである。図において、Ｖgeはゲート・エミッタ間電圧、Ｖceはコレクタ・エミッタ間電圧、Ｑg はゲート電荷を夫々示す。また、実線はダイナミック計算により得られた特性、破線はスタティック計算（Ｖce＝０Ｖ及びＶce＝６００Ｖ）により得られた特性を夫々示す。シミュレーションにおけるＩＥＧＴの条件は、本シミュレーションのパラメータを除いて、図２（ａ）、（ｂ）に関して説明したものと同じである。
【００４８】
比較例１のＩＥＧＴでは、ミラー期間（図２（ａ）の期間ｔ１〜ｔ２）のゲート・エミッタ間電圧Ｖge（以降Ｖge(on)と表記）が、Ｖce＝６００Ｖのスタティック特性でＶgeを上げていくとＱｇが減少するＶge領域（負性容量を示すＶge領域）内に入っている。この場合、ダイナミック特性において、Ｑg の波形が激しく振動している。これに対して、実施例１のＩＥＧＴでは、負性容量を示すＶge領域は高電圧側にシフトし、この領域内にＶge(on)が入っていない。この場合、ダイナミック特性において、Ｑg の波形の振動は殆ど見られない。
【００４９】
Ｖgeを上げていくとＱｇが減少する現象はＣg ＝ｄＱg ／ｄＶgeが負になることから負性容量（ゲートの負性容量）と呼ばれる。負性容量は、半導体装置の並列駆動に際し、電流アンバランスが生じる原因として知られている（例えば、特許文献２及び非特許文献２参照）。更に、本発明者等の研究によれば、ＩＥＧＴにおける負性容量とスイッチングノイズとの関係に関して次のようなことが判明した。
【００５０】
即ち、ミラー期間のＶge(on)が負性容量を示すＶge領域内に入ると、比較例１のＩＥＧＴのダイナミック特性に見られるようにＶgeが振動する。Ｖgeが振動し、短時間でＶgeが上昇してしまう結果、コレクタ電流が急激に通電して大きなｄＶ／ｄｔが発生する。
【００５１】
ＩＥＧＴにおける負性容量は、ダミーセルＤＲのｐ型バッファ層及びｎ型ベース層のトレンチより浅い領域（即ちダミーセルのトレンチ間領域）に蓄積される正孔による、ｐ型バッファ層の電位の上昇によりもたらされる。ｐ型バッファ層の電位の上昇は、ｐ型バッファ層とエミッタ電極との間を電気的に接続する抵抗の抵抗値により制御可能である。
【００５２】
本実施の形態に係るＩＥＧＴのように、所定のバッファ抵抗１４を介してｐ型バッファ層９とエミッタ電極１２を電気的に接続すると、負性容量が現れるＶge範囲を調整することができる。即ち、所定のバッファ抵抗１４を使用することにより、Ｖge(on)が負性容量を示すＶge領域内に入らないようにし、Ｖgeの振動とそれに起因する高ｄＶ／ｄｔを防止することができる。
【００５３】
図４（ａ）、（ｂ）は、シミュレーションにより得られた、バッファ抵抗１４の抵抗値Ｒbuffに対するｄＶ／ｄｔ及びオン電圧の関係、並びにＲbuffに対する負性容量を示すＶgeの範囲ＮＣＲ及びオン電圧との関係を夫々示すグラフである。図において、Ｖce(sat) はオン状態におけるコレクタ・エミッタ間電圧（飽和電圧）、Ｖge(on)はミラー期間中の非振動時のゲート・エミッタ間電圧、Ｖthはゲートしきい値電圧を夫々示す。シミュレーションにおけるＩＥＧＴの条件は、本シミュレーションのパラメータを除いて、図２（ａ）、（ｂ）に関して説明したものと同じである。
【００５４】
本実施の形態に係るＩＥＧＴは、低オン電圧特性を維持したまま、スイッチングノイズの低減が可能な特性を得ることを意図している。即ち、図４（ａ）において、Ｖce(sat) が低く且つｄＶ／ｄｔが小さい範囲が、バッファ抵抗１４の抵抗値Ｒbuffの望ましい範囲となる。この実験条件では、Ｒbuffの望ましい範囲は約０．３〜３Ωとなる。
【００５５】
図４（ｂ）図示の如く、バッファ抵抗１４の抵抗値Ｒbuffが高くなるほど、負性容量を示すＶgeの範囲ＮＣＲ１〜ＮＣＲ６の値は低くなる。Ｒbuffが３Ω以下のＮＣＲ１、ＮＣＲ２では、それ等の範囲がＶge(on)よりも上に位置する。この場合、Ｖgeは負性容量の影響を受ける前にターンオン状態に至るため、スイッチングノイズの発生が防止される。
【００５６】
一方、Ｒbuffが５Ω以上のＮＣＲ３〜ＮＣＲ６では、それ等の範囲がＶge(on)と重なるか或いは下に位置する。これは、ミラー期間のＶge(on)が負性容量を示すＶge領域内に入ることを意味する。従って、従来のＩＥＧＴにおけるスイッチングノイズの原因である、Ｖgeが振動し、短時間でＶgeが上昇してしまう結果、コレクタ電流が急激に通電して大きなｄＶ／ｄｔが発生するという問題が生じる。
【００５７】
このように、本実施の形態に係るＩＥＧＴによれば、低オン電圧特性は維持したまま、スイッチングノイズの低減が可能になる。ここで、ＩＥＧＴのターンオンにおけるコレクタ・エミッタ間の電圧変化率（ｄＶ／ｄｔ）は緩やかで、且つこのｄＶ／ｄｔはゲート抵抗により調整可能となる。また、本実施の形態に係るＩＥＧＴでは、メインセルＭＲの幅Ｗａを縮小したり、ダミーセルＤＲの幅Ｗｂを広げたり、トレンチ４の幅Ｗｃを広げることにより、オン電圧をいっそう低減することができる。
【００５８】
（第２の実施の形態）
図５は、本発明の第２の実施の形態に係る電力用半導体装置（ＩＥＧＴ）の平面レイアウトを示す図である。図６は図５のVI−VI線に沿った断面図である。本実施の形態においては、バッファ抵抗１４が、ｐ型バッファ層９の横方向抵抗を主に使用する。換言すれば、バッファ抵抗１４が平面的に構成される。
【００５９】
具体的には、ダミーセルＤＲ内のｐ型バッファ層９の表面は絶縁膜１０によって被覆される。しかし、チャネル幅方向におけるｎ型エミッタ層８の終端を越えた位置に対応して、ｐ型バッファ層９上にエミッタ電極１２に電気的に接続されたバッファ電極１３が配設される。従って、バッファ抵抗１４は、ｐ型バッファ層９のｎ型エミッタ層８と対向する位置からバッファ電極１３に至る径路において、ｐ型バッファ層９の横方向抵抗を主要素として含むこととなる。
【００６０】
なお、バッファ電極１３は、例えば、接合終端領域やセル周辺領域、或いはチップ内で所定間隔ごとに設けるゲート引出し電極１５の近傍等に形成することができる。バッファ抵抗１４の抵抗値は、ｐ型バッファ層９の不純物濃度を調整すること（所定値以下にする等）により容易に設定可能である。
【００６１】
（第３の実施の形態）
図７は、本発明の第３の実施の形態に係る電力用半導体装置（ＩＥＧＴ）の平面レイアウトを示す図である。図７のVI−VI線に沿った断面図は図６図示のものとなる。本実施の形態においても、バッファ抵抗１４が、ｐ型バッファ層９の横方向抵抗を主に使用する。
【００６２】
具体的には、ゲート電極６を含むトレンチ４が所定間隔ごとに分断される一方、エミッタ電極１２はトレンチ４の分断箇所を含めたメインセルＭＲ上に連続的に形成される。ｐ型バッファ層９は、トレンチ４の分断箇所に位置するｐ型接続層１６を介してエミッタ電極１２に電気的に接続される。従って、バッファ抵抗１４は、ｐ型バッファ層９のｎ型エミッタ層８と対向する位置からｐ型接続層１６を経てエミッタ電極１２に至る径路において、ｐ型バッファ層９の横方向抵抗を主要素として含むこととなる。
【００６３】
なお、本実施の形態においては、ｐ型接続層１６はｐ型ベース層７及びｐ型バッファ層９と共通の層の一部からなる。しかし、ｐ型接続層１６は、その形成の態様にかかわらず、チャネル幅方向におけるゲート電極６の終端を越えた位置において、ｐ型ベース層７とｐ型バッファ層９とを電気的に接続するものであればよい。
【００６４】
（第４の実施の形態）
図８は、本発明の第４の実施の形態に係る電力用半導体装置（ＩＥＧＴ）の平面レイアウトを示す図である。図９は図８のIX−IX線に沿った断面図である。図８のVI−VI線に沿った断面図は図６図示のものとなる。本実施の形態においても、バッファ抵抗１４が、ｐ型バッファ層９の横方向抵抗を主に使用する。
【００６５】
具体的には、ゲート電極６を含むトレンチ４及びエミッタ電極１２が所定間隔ごとに分断される。トレンチ４の分断箇所に帯状で高不純物濃度のｐ型接続層１６Ｈが形成され、ｐ型ベース層７とｐ型バッファ層９とがｐ型接続層１６Ｈを介して電気的に接続される。従って、バッファ抵抗１４は、ｐ型バッファ層９のｎ型エミッタ層８と対向する位置からｐ型接続層１６Ｈ及びｐ型ベース層７を経てエミッタ電極１２に至る径路において、ｐ型バッファ層９及びｐ型ベース層７の横方向抵抗を主要素として含むこととなる。
【００６６】
なお、ｐ型接続層１６Ｈは、例えば、チップ内で所定間隔ごとに設けるゲート引出し電極１５の下側に絶縁膜１７を介して配置することができる。
【００６７】
（第５の実施の形態）
図１０は、本発明の第５の実施の形態に係る電力用半導体装置（ＩＥＧＴ）の平面レイアウトを示す図である。図１１は図１０のXI−XI線に沿った断面図である。図１０のVI−VI線に沿った断面図は図６図示のものとなる。本実施の形態においては、バッファ抵抗１４が、ｐ型バッファ層９及び低不純物濃度のｐ型接続層１６Ｌの横方向抵抗を主に使用する。
【００６８】
具体的には、ゲート電極６を含むトレンチ４及びエミッタ電極１２が所定間隔ごとに分断される。トレンチ４の分断箇所に低不純物濃度のｐ型接続層１６Ｌが形成され、ｐ型ベース層７とｐ型バッファ層９とがｐ型接続層１６Ｌを介して電気的に接続される。従って、バッファ抵抗１４は、ｐ型バッファ層９のｎ型エミッタ層８と対向する位置からｐ型接続層１６Ｌ及びｐ型ベース層７を経てエミッタ電極１２に至る径路において、ｐ型接続層１６Ｌの横方向抵抗を主要素として含むこととなる。
【００６９】
なお、ｐ型接続層１６Ｌは、例えば、チップ内で所定間隔ごとに設けるゲート引出し電極１５の下側に絶縁膜１７を介して配置することができる。バッファ抵抗１４の抵抗値は、ｐ型接続層１６Ｌの不純物濃度を調整することにより容易に設定可能である。
【００７０】
（第６の実施の形態）
図１２は、本発明の第６の実施の形態に係る電力用半導体装置（ＩＥＧＴ）の平面レイアウトを示す図である。図１３は図１２のXIII−XIII線に沿った断面図である。図１２のVI−VI線に沿った断面図は図６図示のものとなる。本実施の形態においては、バッファ抵抗１４が、ｐ型バッファ層９及びｐ型延長層１９の横方向抵抗を主に使用する。
【００７１】
具体的には、チャネル幅方向におけるゲート電極６の終端を越えた位置に、高不純物濃度のｐ型層１８が形成され、ｐ型層１８上に、エミッタ電極１２に電気的に接続された追加電極１２ａが配設される。ｐ型バッファ層９は、所定パターンで形成されたｐ型延長層１９を介して、ｐ型層１８に電気的に接続される。従って、バッファ抵抗１４は、ｐ型バッファ層９のｎ型エミッタ層８と対向する位置からｐ型延長層１９及びｐ型層１８を経て追加電極１２ａに至る径路において、ｐ型バッファ層９及びｐ型延長層１９の横方向抵抗を主要素として含むこととなる。
【００７２】
なお、ｐ型層１８及び追加電極１２ａは、例えば、接合終端領域に配設されたｐ型ガードリング層及びリング電極とすることができる。バッファ抵抗１４の抵抗値は、ｐ型延長層１９の不純物濃度を調整することにより容易に設定可能である。
【００７３】
（第７の実施の形態）
図１４は、本発明の第７の実施の形態に係る電力用半導体装置（ＩＥＧＴ）を示す断面図である。本実施の形態においては、バッファ抵抗１４が、無限大の抵抗値を有する。また、ダミーセルＤＲには、ｐ型ベース層７とｐ型バッファ層９とが同じ不純物濃度及び深さで形成される場合と比較して、ダミーセルのトレンチ間領域、特にｐ型バッファ層９内に流入して蓄積される正孔の量を減少させる抑制構造が付加される。この抑制構造は、ＩＥＧＴのターンオンの過程における最初の期間、即ち、ゲート・エミッタ間印加電圧によりゲート・エミッタ間を充電する期間において、ｐ型コレクタ層３からダミーセルのトレンチ間領域へ正孔が流入するのを抑制するために配設される。
【００７４】
具体的には、ダミーセルＤＲ内のｐ型バッファ層９の表面は絶縁膜１０によって被覆される。ｐ型バッファ層９は、ＩＥＧＴのいかなる領域においてもｐ型ベース層７及びエミッタ電極１２に電気的に接続されず、完全なフローティング状態にある。また、上記抑制構造を構成するため、ｐ型バッファ層９は追加された深さ部分９ａを有し、ｎ型ベース層１とｐ型バッファ層９との間のｐｎ接合が、ゲート電極６を含むトレンチ４よりも深くなるように設定される。ここで、ｐ型バッファ層９の不純物濃度はトレンチ４の下端部近傍で１×１０14ｃｍ-3以上で、例えば、約１×１０15ｃｍ-3に設定される。トレンチ４の底部とｎ型ベース層１とｐ型バッファ層９との間のｐｎ接合の最も深い箇所との間の深さの差は０．５μｍ以上、望ましく１μｍ以上に設定される。
【００７５】
図１５（ａ）、（ｂ）は、実験により得られた、比較例２のＩＥＧＴ及び本実施の形態に係る実施例２のＩＥＧＴのターンオン時の電圧及び電流波形を夫々示すグラフである。図において、Ｖgeはゲート・エミッタ間電圧、Ｖceはコレクタ・エミッタ間電圧、Ｉc はコレクタ電流を夫々示す。
【００７６】
この実験において、比較例２のＩＥＧＴ及び実施例２のＩＥＧＴ共に、ＩＥＧＴの耐圧は１２００Ｖ、コレクタ・エミッタ間の印加電圧は６００Ｖ、ゲート抵抗Ｒgは５１Ω、ｐ型バッファ層９とエミッタ電極１２との間の抵抗は無限大、ｐ型バッファ層９の不純物濃度はトレンチ４の下端部近傍で約１×１０15ｃｍ-3とした。ＩＥＧＴのトレンチ４の底部とｎ型ベース層１とｐ型バッファ層９との間のｐｎ接合の最も深い箇所との間の深さの差は、比較例２が０μｍ、実施例２が１．５μｍとした。
【００７７】
図１５（ａ）図示の如く、比較例２のＩＥＧＴでは、ミラー期間ｔ１〜ｔ２におけるｄＶ／ｄｔが約１ｋＶ／μｓと小さ過ぎるため、ミラー期間が２．５μｓ以上となり、ターンオンが遅くなった。これに対して、図１５（ｂ）図示の如く、実施例２のＩＥＧＴでは、ミラー期間ｔ１〜ｔ２におけるｄＶ／ｄｔが約３．５ｋＶ／μｓと適度であるため、ミラー期間ｔ１〜ｔ２が１．５μｓとなり、ターンオンが速くなった。
【００７８】
図１６は、シミュレーションにより得られた、比較例２のＩＥＧＴ及び実施例２のＩＥＧＴのターンオン時のゲート電荷特性を夫々示すグラフである。図において、Ｖgeはゲート・エミッタ間電圧、Ｖceはコレクタ・エミッタ間電圧、Ｑg はゲート電荷を夫々示す。また、実線はダイナミック計算により得られた特性、破線はスタティック計算（Ｖce＝０Ｖ及びＶce＝６００Ｖ）により得られた特性を夫々示す。シミュレーションにおけるＩＥＧＴの条件は、本シミュレーションのパラメータを除いて、図１５（ａ）、（ｂ）に関して説明したものと同じである。
【００７９】
比較例２のＩＥＧＴでは、Ｖce＝６００Ｖ時の曲線と０Ｖ時の曲線とはＶgeが約−２０Ｖで分岐する。これに対して、実施例２のＩＥＧＴは、両曲線はＶgeが約−７．５Ｖになるまで分岐しない。このため、比較例２のＩＥＧＴの曲線は実施例２のＩＥＧＴの曲線よりもゲート電荷（Ｑg）の小さい側にシフトし、ミラー期間が長くなる。これは、比較例２のＩＥＧＴの方がミラー期間に放電しなければならない正の電荷量が多いことを意味する。本発明者等の研究によれば、ＩＥＧＴにおけるミラー期間の長さとダミーセルＤＲとの関係に関して次のようなことが判明した。
【００８０】
比較例２のＩＥＧＴでは、ターンオンの過程の最初の期間、即ち、ゲート・エミッタ間印加電圧（この期間では主に負の電圧）によりゲート・エミッタ間を充電する期間において、ｐ型コレクタ層３からｎ型ベース層１を通ってｐ型バッファ層９に正孔が多量に流入し、ｐ型バッファ層９の電位が徐々に上昇する。ｐ型バッファ層９の電位の上昇は、ｐ型バッファ層９、ｎ型ベース層１、ｐ型ベース層７、絶縁ゲート電極６より構成されるｐ型チャネルＭＯＳＦＥＴに悪影響を及ぼす。即ち、ｐ型バッファ層９の電位の上昇により、ターンオンの過程の最初の期間の早い時機に、ｐ型チャネルＭＯＳＦＥＴのｐ型チャネルが、トレンチ４の先端部（図１４の点Ａに相当する位置）でピンチオフする。その結果、ｐ型バッファ層９から正孔が排出されなくなり、ｐ型バッファ層９とトレンチ４との界面に１０18のオーダーの正孔が残される。
【００８１】
これに対して、実施例２のＩＥＧＴでは、ｐ型バッファ層９がトレンチ４より深く形成されるので、ターンオンの過程の最初の期間において、ｐ型コレクタ層３からｎ型ベース層１を通ってｐ型バッファ層９に流入して蓄積される正孔の量が減少する。これは、ｐ型バッファ層９の電位上昇とこれに伴うトレンチ先端部（図１４の点Ａに相当する位置）の電位上昇が抑制されるためである。その結果、上記ｐ型チャネルＭＯＳＦＥＴが、ターンオンの過程の最初の期間の遅い時機まで機能し、ｐ型バッファ層９内に蓄積されるの正孔の量が更に低減される。
【００８２】
このように、本実施の形態に係るＩＥＧＴによれば、低オン電圧特性は維持したまま、高速なスイッチング特性を得ることが可能になる。ここで、ＩＥＧＴのターンオンにおけるコレクタ・エミッタ間の電圧変化率（ｄＶ／ｄｔ）は最適化され、且つこのｄＶ／ｄｔはゲート抵抗により調整可能となる。
【００８３】
（第８の実施の形態）
図１７は、本発明の第８の実施の形態に係る電力用半導体装置（ＩＥＧＴ）を示す断面図である。本実施の形態においても、ｐ型バッファ層９が完全なフローティング状態（バッファ抵抗１４が無限大の抵抗値を有する）にある。また、ｎ型ベース層１からｐ型バッファ層９への正孔の流入を抑制する抑制構造として、ダミーセルＤＲの間隔は、メインセルＭＲの間隔よりも狭くなるように設定される。
【００８４】
具体的には、メインセルＭＲとダミーセルＤＲとは交互に形成されておらず、１つのメインセルＭＲに対して複数の間隔の狭いダミーセルＤＲが連続的に形成される。メインセルＭＲ及びダミーセルＤＲを区画するトレンチ４、４ａは同じ深さを有するが、配置間隔が異なる。メインセルＭＲを挟む一対のトレンチ４間の間隔（中心から中心）をＷ１、ダミーセルＤＲを挟む一対のトレンチ４、４ａ間の間隔（中心から中心）をＷ２すると、Ｗ２／Ｗ１は２／３以下、望ましくは１／２以下に設定される。
【００８５】
メインセルＭＲに隣接するトレンチ４内には、ゲート絶縁膜５に包まれた状態でゲート電極６が埋め込まれる。一方、ダミーセルＤＲのみに隣接するトレンチ４ａには、絶縁膜５ａに包まれた状態でダミー電極２０が埋め込まれる。ダミー電極２０はエミッタ電極１２に電気的に接続される。しかし、ダミー電極２０はエミッタ電極１２ではなく、ゲート電極６に電気的に接続してもよい。
【００８６】
ダミーセルＤＲの幅を狭くすることにより、ターンオンの過程の最初の期間において、ｎ型ベース層１からｐ型バッファ層９に流入する正孔の量が減少する。従って、ＩＥＧＴのターンオンの過程で、ｐ型バッファ層９の電位上昇を防ぐことができ、低オン電圧特性は維持したまま、高速なスイッチング特性を得ることが可能になる。
【００８７】
（第９の実施の形態）
図１８は、本発明の第９の実施の形態に係る電力用半導体装置（ＩＥＧＴ）を示す断面図である。本実施の形態においても、ｐ型バッファ層９が完全なフローティング状態（バッファ抵抗１４が無限大の抵抗値を有する）にある。また、ｎ型ベース層１からｐ型バッファ層９への正孔の流入を抑制する抑制構造として、ダミーセルＤＲのトレンチの深さが、メインセルＭＲのトレンチの深さよりも大きくなるように設定される。
【００８８】
具体的には、メインセルＭＲとダミーセルＤＲとは交互に形成されておらず、１つのメインセルＭＲに対して深いトレンチ４ｂを有する複数のダミーセルＤＲが連続的に形成される。メインセルＭＲ及びダミーセルＤＲを区画するトレンチ４、４ｂは等間隔で配置されるが、異なる深さを有する。メインセルＭＲに隣接する深さをＤ１、ダミーセルＤＲのみに隣接するトレンチ４ｂの深さをＤ２すると、Ｄ２−Ｄ１は１μｍ以上、望ましくは１．５μｍ以上に設定される。
【００８９】
メインセルＭＲに隣接するトレンチ４内には、ゲート絶縁膜５に包まれた状態でゲート電極６が埋め込まれる。一方、ダミーセルＤＲのみに隣接するトレンチ４ｂには、絶縁膜５ｂに包まれた状態でダミー電極２０が埋め込まれる。ダミー電極２０はエミッタ電極１２に電気的に接続される。しかし、ダミー電極２０はエミッタ電極１２ではなく、ゲート電極６に電気的に接続してもよい。
【００９０】
ダミーセルＤＲのトレンチ４ｂの深さを大きくすることにより、ターンオンの過程の最初の期間において、ｎ型ベース層１からｐ型バッファ層９に流入する正孔の量が減少する。従って、ＩＥＧＴのターンオンの過程で、ｐ型バッファ層９の電位上昇を防ぐことができ、低オン電圧特性は維持したまま、高速なスイッチング特性を得ることが可能になる。
【００９１】
（第１０の実施の形態）
図１９は、本発明の第１０の実施の形態に係る電力用半導体装置（ＩＥＧＴ）を示す断面図である。本実施の形態においても、ｐ型バッファ層９が完全なフローティング状態（バッファ抵抗１４が無限大の抵抗値を有する）にある。また、ｎ型ベース層１からｐ型バッファ層９への正孔の流入を抑制する抑制構造として、ダミーセルＤＲのトレンチの底部に接して、ｎ型ベース層１内にｐ型張出し層が配設される。
【００９２】
具体的には、メインセルＭＲとダミーセルＤＲとは交互に形成されておらず、１つのメインセルＭＲに対して複数のダミーセルＤＲが連続的に形成される。メインセルＭＲ及びダミーセルＤＲを区画するトレンチ４、４ｃは等間隔で配置され且つ同じ深さを有する。しかし、ダミーセルＤＲのみに隣接するトレンチ４ｃの底部に接して、ｎ型ベース層１内に、ダミーセルＤＲ内に張出すようにｐ型張出し層２１が配設される。ｐ型張出し層２１は、トレンチ４ｃの底部から１μｍ以上、望ましくは１．５μｍ以上の深さにまで至るように形成される。ｐ型張出し層２１は、例えば、トレンチ４ｃを形成した後、このトレンチ４ｃの底部にｐ型不純物をイオン注入し、熱拡散する方法等により形成することができる。
【００９３】
メインセルＭＲに隣接するトレンチ４内には、ゲート絶縁膜５に包まれた状態でゲート電極６が埋め込まれる。一方、ダミーセルＤＲのみに隣接するトレンチ４ｃには、絶縁膜５ｃに包まれた状態でダミー電極２０が埋め込まれる。ダミー電極２０はエミッタ電極１２に電気的に接続される。しかし、ダミー電極２０はエミッタ電極１２ではなく、ゲート電極６に電気的に接続してもよい。
【００９４】
ダミーセルＤＲのトレンチ４ｂの底部にｐ型張出し層２１を配設することにより、ターンオンの過程の最初の期間において、ｎ型ベース層１からｐ型バッファ層９に流入する正孔の量が減少する。従って、ＩＥＧＴのターンオンの過程で、ｐ型バッファ層９の電位上昇を防ぐことができ、低オン電圧特性は維持したまま、高速なスイッチング特性を得ることが可能になる。
【００９５】
（第１１の実施の形態）
図２０は、本発明の第１１の実施の形態に係る電力用半導体装置（ＩＥＧＴ）の平面レイアウトを示す図である。図２１は図２０のXXI −XXI 線に沿った断面図である。図２０のVI−VI線に沿った断面図は図６図示のものとなる。本実施の形態においては、バッファ抵抗１４が無限大の抵抗値を有する。また、チャネル幅方向におけるゲート電極６の終端を越えた位置に、ｐ型ベース層７とｐ型バッファ層９とを選択的に接続するスイッチ素子が形成される。このスイッチ素子は、ＩＥＧＴのターンオンの過程における最初の期間、即ち、ゲート・エミッタ間印加電圧によりゲート・エミッタ間を充電する期間において、ｐ型バッファ層９からｐ型ベース層７へ正孔を排出するために配設される。
【００９６】
具体的には、ダミーセルＤＲ内のｐ型バッファ層９の表面は絶縁膜１０によって被覆される。ｐ型バッファ層９は、ＩＥＧＴのいかなる領域においてもｐ型ベース層７及びエミッタ電極１２に電気的に接続されず、完全なフローティング状態にある。また、ゲート電極６を含むトレンチ４及びエミッタ電極１２が所定間隔ごとに分断され、ここに帯状のｎ型介在層２３が配設される。ｎ型介在層２３上には、チップ内で所定間隔ごとに設けるゲート引出し電極１５が絶縁膜１７を介して配設される。
【００９７】
ゲート電極６の端部及びゲート引出し電極１５に対向するｎ型介在層２３の部分には、これ等の電極に負の電圧が印加される間、ｐ型の反転層が誘起される。即ち、ｐ型ベース層７とｐ型バッファ層９との間には、ｎ型介在層２３をチャネル領域とし且つゲート電極６の端部及びゲート引出し電極１５を駆動電極とするｐ型チャネルＭＯＳＦＥＴ（上述のスイッチ素子）が形成される。
【００９８】
なお、本実施の形態においては、ｎ型介在層２３は低不純物濃度のｎ型ベース層１の一部からなる。しかし、ｎ型介在層２３は、ｎ型ベース層１の一部でなくとも、チャネル幅方向におけるゲート電極６の端部に対向する位置において、ｐ型ベース層７とｐ型バッファ層９と間に介在するｎ型層であればよい。また、上記ｐ型チャネルＭＯＳＦＥＴは、ゲート電極６の端部のみを駆動電極として駆動可能であるため、ｎ型介在層２３は、ゲート引出し電極１５に対応して配設する必要はない。
【００９９】
本実施の形態に係るＩＥＧＴによれば、ターンオンの過程の最初の期間、即ち、ゲート・エミッタ間印加電圧（この期間では主に負の電圧）によりゲート・エミッタ間を充電する期間において、ｐ型チャネルＭＯＳＦＥＴを通してｐ型バッファ層９からｐ型ベース層７に正孔が排出される。このため、ターンオンの過程の最初の期間において、ｐ型バッファ層９内に蓄積されるの正孔の量が低減される。その結果、図１５（ｂ）を参照して述べたように、ミラー期間におけるｄＶ／ｄｔが適度となり、ミラー期間が短縮され、ターンオンが速くなる。
【０１００】
従って、本実施の形態に係るＩＥＧＴによれば、低オン電圧特性は維持したまま、高速なスイッチング特性を得ることが可能になる。ここで、ＩＥＧＴのターンオンにおけるコレクタ・エミッタ間の電圧変化率（ｄＶ／ｄｔ）は最適化され、且つこのｄＶ／ｄｔはゲート抵抗により調整可能となる。
【０１０１】
（第１２の実施の形態）
図２２は、本発明の第１２の実施の形態に係る電力用半導体装置（ＩＥＧＴ）の平面レイアウトを示す図である。図２３は図２２のXXIII −XXIII 線に沿った断面図である。図２２のVI−VI線に沿った断面図は図６図示のものとなる。本実施の形態においても、バッファ抵抗１４が無限大の抵抗値を有する。また、ｐ型ベース層７とｐ型バッファ層９とを選択的に接続するスイッチ素子が、プレーナ型のゲート電極を有するｐ型チャネルＭＯＳＦＥＴからなる。
【０１０２】
具体的には、ゲート電極６を含むトレンチ４及びエミッタ電極１２が所定間隔ごとに分断され、トレンチ４の分断箇所にトレンチ４の幅でｎ型介在層２４が配設される。また、ｎ型介在層２４の上には、帯状のゲート電極２７が絶縁膜２６を介して配設される。これにより、ｐ型ベース層７とｐ型バッファ層９との間に、ｎ型介在層２４をチャネル領域とし且つゲート電極２７を駆動電極とするｐ型チャネルＭＯＳＦＥＴ（上述のスイッチ素子）が形成される。
【０１０３】
本実施の形態に係るＩＥＧＴにおいても、ターンオンの過程の最初の期間において、ｐ型チャネルＭＯＳＦＥＴを通してｐ型バッファ層９からｐ型ベース層７に正孔が排出される。従って、低オン電圧特性は維持したまま、高速なスイッチング特性を得ることが可能になる。
【０１０４】
（第１３の実施の形態）
図２４は、本発明の第１３の実施の形態に係る電力用半導体装置（ＩＥＧＴ）を示す断面図である。本実施の形態は、第１乃至第１２の実施の形態の変更例に関するもので、図２４は図６図示の断面に対応する断面を示す。
【０１０５】
具体的には、ダミーセルＤＲのｐ型バッファ層９表面にｎ型層２８が形成される。ｎ型層２８は、メインセルＭＲのｐ型ベース層７表面に形成されたｎ型エミッタ層８と同じ工程で形成され、ｎ型エミッタ層８と実質的に同じ層からなる。この構成により、ＩＥＧＴの製造プロセスが容易になる。また、ｐ型バッファ層９の横方向抵抗を使用してバッファ抵抗１４を形成する場合には、ｎ型層２８をバッファ抵抗１４の値を調整するために利用することができる。
【０１０６】
（第１４の実施の形態）
図２７は、本発明の第１４の実施の形態に係る電力用半導体装置を示す断面図である。図２７図示の如く、高抵抗のｎ型ベース層３１の一方側には、高不純物濃度のｐ型コレクタ層３３が配設される。なお、ｎ型ベース層３１とｐ型コレクタ層３３との間に高不純物濃度のｎ型バッファ層を配設することもできる。ｎ型ベース層３１の他方側には、ｎ型ベース層３１内に、メインセルＭＲとダミーセルＤＲとを区画するように間隔をおいて複数のトレンチ３４が形成される。
【０１０７】
メインセルＭＲ内でｎ型ベース層３１の表面内に、ｎ型ベース層３１よりも不純物濃度の高いｎ型バリア層３２が形成される。ｎ型バリア層３２上にはｐ型ベース層３７が配設される。ｐ型ベース層３７の表面内にはｎ型エミッタ層３８が形成される。ダミーセルＤＲ内でｎ型ベース層３１上にはｐ型ダイバータ層３９が配設される。ｐ型ベース層３７とｐ型ダイバータ層３９とは別々の層として形成することもできるし、共通のｐ型層をトレンチ３４により分割することにより形成することもできる。
【０１０８】
ｐ型コレクタ層３３とコンタクトするようにこの上にコレクタ電極４１が配設される。ｐ型ベース層３７及びｎ型エミッタ層３８とコンタクトするようにこれ等の上にエミッタ電極４２が配設される。なお、エミッタ電極４２とコンタクトするため、ｐ型ベース層３７内に高不純物濃度のｐ型コンタクト層を形成してもよい。
【０１０９】
複数のトレンチ３４のうちで、メインセルＭＲに隣接するトレンチ３４内に、ゲート絶縁膜３５で包まれた状態でゲート電極３６が埋め込まれる。メインセルＭＲとダミーセルＤＲとが交互に配置される場合は、全てのトレンチ３４の夫々内にゲート電極３６が配設される。ゲート電極３６は、ｎ型ベース層３１とｎ型エミッタ層３８とにより挟まれたｐ型ベース層３７の部分に、ゲート絶縁膜３５を介して対向する。
【０１１０】
従って、メインセルＭＲ内には、ｐ型ベース層３７をチャネル領域としてｎ型エミッタ層３８をｎ型ベース層３１に選択的に接続する電子注入用のｎ型チャネルＭＯＳＦＥＴが形成される。一方、ダミーセルＤＲ内には、このようなｎ型チャネルＭＯＳＦＥＴは形成されない。
【０１１１】
図２７図示の電力用半導体装置では、ｎ型バリア層３２の不純物濃度や、トレンチ３４の深さや幅、間隔等を最適設計することにより、サイリスタ並みの低オン電圧を得ることができる。これは、ｎ型バリア層３２のバリア効果やメインセルＭＲが形成する狭い電流通路により、エミッタ電極４２への正孔の排出が制限され、これにより、ｎ型エミッタ層３８からｎ型ベース層３１への電子の注入効率が向上するからである。
【０１１２】
ダミーセルＤＲ内のｐ型ダイバータ層３９上にダイバータ電極４３が配設される。ダイバータ電極４３は整流素子４４を介してエミッタ電極４２に電気的に接続される。整流素子４４のカソード側はエミッタ電極４２に電気的に接続され、アノード側はダイバータ電極４３に接続される。
【０１１３】
図２８（ａ）、（ｂ）は、図２７図示の電力用半導体装置の動作を示す図である。なお、整流素子４４は、ビルトイン電圧（およそ０．７Ｖ）以上の電位がｐ型ダイバータ層３９に掛ると導通状態なるように設定される。ターンオフ時に整流素子４４が導通状態となると、整流素子４４を通してエミッタ電極４２へ正孔が排出される。
【０１１４】
図２８（ａ）図示の如く、オン状態では、ｎ型バリア層３２によりｐ型ベース層３７への正孔の排出抵抗は高くなる。この際、ｐ型ダイバータ層の電位は低いため、整流素子４４は導通状態とならず、正孔は排出されない。即ち、ｐ型ダイバータ層３９が形成されたダミーセルは、ＩＥＧＴのダミーセルと同じ効果をもたらす。このため、ｎ型バリア層のバリア効果と併せて、装置のオン抵抗が大幅に低減される。
【０１１５】
一方、図２８（ｂ）図示の如く、ターンオフ時にはｐ型ダイバータ層３９の電位が上昇し、整流素子４４が導通状態となる。このため、ｎ型ベース層３１からｐ型ダイバータ層３９を経由してエミッタ電極４２へ正孔が排出される。この際、ｎ型バリア層３２の正孔に対する高い抵抗により、ｎ型エミッタ層３８を含むメインセルに流れる正孔の量は、ｐ型ダイバータ層３９を含むダミーセルのそれよりも少ない。即ち、ターンオフ時には、主にｐ型ダイバータ層３９から正孔が排出されるため、ターンオフ時間が短くなり、ターンオフ損失が低減される。
【０１１６】
またｎ型バリア層３２による副次的な効果として、ｎ型エミッタ層３８の直下を流れる正孔電流がＩＥＧＴ、ＣＳＴＢＴ、ダイバータ構造のすべてと比較して低減される。これにより、電力用半導体装置のラッチアップ耐量が増加し、遮断耐量、負荷短絡耐量が向上する。
【０１１７】
（第１５の実施の形態）
図２９は、本発明の第１５の実施の形態に係る電力用半導体装置を示す断面図である。本実施の形態においては、図２７図示の整流素子４４がその一例であるダイオード４５からなる。
【０１１８】
具体的には、ｎ型エミッタ層３８、トレンチ３４内の絶縁膜３５、及びｐ型ダイバータ層３９上に、ｐ型アノード層４６及びｎ型カソード層４７を有する半導体層が配設される。ｐ型アノード層４６はダイバータ電極４３にコンタクトし、ｎ型カソード層４７はエミッタ電極４２にコンタクトする。この装置は、次のような方法で形成することができる。
【０１１９】
先ず、ｎ型（或いはｐ型）の不純物をドープされた多結晶シリコンを基板の表面にＣＶＤなどの方法で堆積する。導電型を変える部分には、ｐ型（或いはｎ型）の不純物をイオン注入後、熱拡散を行う。次に、ダイバータ電極４３及びエミッタ電極４２を、夫々ｐ型アノード層４６及びｎ型カソード層４７にコンタクトするように形成する。
【０１２０】
（第１６の実施の形態）
図３０は、本発明の第１６の実施の形態に係る電力用半導体装置を示す断面図である。本実施の形態においては、図２７図示の整流素子４４として機能するダイオード４５が、基板の表面上に絶縁膜を介して配設される。
【０１２１】
具体的には、ｎ型エミッタ層３８、トレンチ３４内の絶縁膜３５、及びｐ型ダイバータ層３９上に絶縁膜４８が配設される。絶縁膜４８上に、ｐ型アノード層４６及びｎ型カソード層４７を有する半導体層が配設される。ｐ型アノード層４６はダイバータ電極４３にコンタクトし、ｎ型カソード層４７はエミッタ電極４２にコンタクトする。この装置によれば、ゲート電極３６の上部の絶縁性を高め、装置の信頼性を向上することができる。
【０１２２】
（第１７の実施の形態）
図３１は、本発明の第１７の実施の形態に係る電力用半導体装置を示す断面図である。本実施の形態においては、図２７図示の整流素子４４として機能するダイオード４５が、基板の表面上に直接配設される。
【０１２３】
具体的には、ｎ型エミッタ層３８、トレンチ３４内の絶縁膜３５、及びｐ型ダイバータ層３９上に、ｐ型アノード層４６及びｎ型カソード層４７を有する半導体層が配設される。ダイバータ電極４３は省略され、従って、ｐ型アノード層４６はｐ型ダイバータ層３９にコンタクトし、ｎ型カソード層４７はエミッタ電極４２にコンタクトする。この装置によれば、エミッタ側の配線構造を簡略化することができる。
【０１２４】
（第１８の実施の形態）
図３２は、本発明の第１８の実施の形態に係る電力用半導体装置を示す断面図である。本実施の形態においては、ダイバータ電極４３とエミッタ電極４２とが、これ等を選択的に接続するｐ型チャネルＭＯＳＦＥＴ５０を介して接続される。ｐ型チャネルＭＯＳＦＥＴ５０は、ゲート電極３６に電気的に接続された駆動電極により駆動される。
【０１２５】
図３２図示の電力用半導体装置においては、ターンオフ時にゲート・エミッタ間印加電圧が正から負に低下し（ゲート電極３６の電位の変化）、所定の負の値になると、ｐ型チャネルＭＯＳＦＥＴ５０が導通状態となる。このため、正孔がｎ型ベース層３１からｐ型ダイバータ層３９を経由してエミッタ電極４２へ排出される。
【０１２６】
ｐ型チャネルＭＯＳＦＥＴ５０の駆動電極を、主構造のゲート電極３６と連動させることにより、図２７の装置と異なり、オン状態でｐ型ダイバータ層３９の電位が上昇しても正孔の排出を防止することができる。また、ＭＯＳＦＥＴはビルトイン電圧がないため、ターンオフ時の正孔の排出抵抗を下げることができる。
【０１２７】
（第１９の実施の形態）
図３３は、本発明の第１９の実施の形態に係る電力用半導体装置を示す断面図である。本実施の形態においては、図３２図示のｐ型チャネルＭＯＳＦＥＴ５０として機能するＭＯＳＦＥＴ５１が基板のバルク内に形成される。
【０１２８】
具体的には、ｐ型ダイバータ層３９の表面内に、トレンチ３４に接してｎ型介在層５２が形成される。更に、ｎ型介在層５２の表面内にｐ型対向層５３が形成される。ｎ型介在層５２及びｐ型対向層５３は、エミッタ電極４２の一体的な延長部分である追加電極５４にコンタクトする。ｐ型チャネルＭＯＳＦＥＴ５１は、ｎ型介在層５２をチャネル領域として使用し、ｐ型対向層５３及びｐ型ダイバータ層３９の一部を一対のソース／ドレインとして使用し、ゲート絶縁膜３５を介して介在層５２に対向するゲート電極３６の部分を駆動電極として使用する。この装置によれば、エミッタ側の配線構造を簡略化することができる。
【０１２９】
（第２０の実施の形態）
図３４は、本発明の第２０の実施の形態に係る電力用半導体装置を示す断面図である。本実施の形態においては、図３２図示のｐ型チャネルＭＯＳＦＥＴ５０として機能するＭＯＳＦＥＴ５５が基板の表面上に形成される。
【０１３０】
具体的には、ｐ型チャネルＭＯＳＦＥＴ５５の駆動電極５６が、ｎ型エミッタ層３８、トレンチ３４、及びｐ型ダイバータ層３９上に絶縁膜５７を介して配設される。駆動電極５６はゲート電極３６と一体的に形成され、ゲート電極３６駆動電極５６とは断面Ｔ字形の形状を構成する。駆動電極５６上には、ｐ型チャネルＭＯＳＦＥＴ５５の一対のｐ型ソース／ドレイン層６１、６２、及びチャネル領域となるｎ型ベース層６３を有する半導体層が、絶縁膜５８を介して配設される。一対のｐ型ソース／ドレイン層６１、６２は、ダイバータ電極４３及びエミッタ電極４２に夫々コンタクトする。
【０１３１】
図３４図示の装置によれば、三重拡散プロセスが必要となる図３２図示の装置と比較して、ｐ型チャネルＭＯＳＦＥＴのしきい値電圧の設計が容易となる。しかし、この装置では、図３２図示の装置と比較して、配線構造は複雑となる。
【０１３２】
（第２１の実施の形態）
図３５（ａ）〜（ｃ）は、本発明の第２１の実施の形態に係る電力用半導体装の製造方法を順に示す断面図である。この製造方法は、図２７乃至図３４図示の装置（第１４乃至第２０の実施の形態）のいずれにも適用することができる。
【０１３３】
先ず、ｎ型ベース層３１の表面内に、ｎ型エミッタ層３８に対応する領域に重ならないように、複数のｐ型ダイバータ層３９を拡散により形成する（図３５（ａ））。本実施の形態においては、各ｐ型ダイバータ層３９は、トレンチ３４よりも深くなるように形成している。しかし、図２７図示のｐ型ダイバータ層３９のような浅い層とすることもできる。
【０１３４】
次に、複数のｐ型ダイバータ層３９間で、ｎ型バリア層３２、ｐ型ベース層３７、ｎ型エミッタ層３８に対応して不純物のイオン注入を行う。次に、熱処理を行い、イオン注入された不純物の拡散及び活性化を行い、ｎ型バリア層３２、ｐ型ベース層３７、ｎ型エミッタ層３８を形成する（図３５（ｂ））。次に、ｐ型ダイバータ層３９とｐ型ベース層３７とを分けるように、複数のトレンチ３４を形成する。次に、各トレンチ３４内にゲート絶縁膜３５及びゲート電極３６を順次形成する（図３５（ｃ））。
【０１３５】
この方法によれば、ｐ型ベース層３７とｐ型ダイバータ層３９とが別に形成され、最後にトレンチ３４により分割される。この場合、ｐ型ベース層３７の不純物濃度を独立して制御することができるため、ＭＯＳチャネル領域の信頼性が高くなる。
【０１３６】
（第２２の実施の形態）
図３６（ａ）〜（ｄ）は、本発明の第２２の実施の形態に係る電力用半導体装の製造方法を順に示す断面図である。この製造方法は、図２７乃至図３４図示の装置（第１４乃至第２０の実施の形態）のいずれにも適用することができる。
【０１３７】
先ず、ｎ型ベース層３１の表面内に、間隔をおいて複数のトレンチ３４を形成する。次に、各トレンチ３４内にゲート絶縁膜３５及びゲート電極３６を順次形成する（図３６（ａ））。次に、複数のトレンチ３４間の、例えば１つおきの領域で、ｎ型ベース層３１の表面内にｎ型バリア層３２を拡散により形成する（図３６（ｂ））。
【０１３８】
次に、複数のトレンチ３４間の全ての領域で、ｎ型ベース層３１及びｎ型バリア層３２の表面内に、ｐ型の不純物を拡散させる。これにより、ｐ型ベース層３７とｐ型ダイバータ層３９とを同時に形成する（図３６（ｃ））。次に、ｐ型ベース層３７の表面内に、ｎ型エミッタ層３８を拡散により形成する（図３６（ｄ））。
【０１３９】
この方法によれば、トレンチ３４に対して自己整合的にｐ型ベース層３７及びｐ型ダイバータ層３９が形成される。この場合、ｐ型ダイバータ層３９のマスク合わせずれの心配がない。
【０１４０】
（第２３の実施の形態）
図３７は、本発明の第２３の実施の形態に係る電力用半導体装置を示す断面図である。本実施の形態に係る装置は、図２７図示の装置と同様、ｐ型ダイバータ層３９をエミッタ電極４２に電気的に接続する整流素子４４を有する。しかし、本実施の形態においては、ｐ型ダイバータ層３９の存在する領域が広く形成される。
【０１４１】
具体的には、メインセルＭＲとダミーセルＤＲとは交互に形成されておらず、１つのメインセルＭＲに対して複数のダミーセルＤＲが連続的に形成される。換言すると、メインセルＭＲの両側の幅広いｐ型ダイバータ層３９内に、複数のダミーセルＤＲを区画するようにダミー用のトレンチ３４ａが形成される。ダミー用のトレンチ３４ａは、メイン用のトレンチ３４と実質的に同寸法及び同間隔で形成される。ダミー用のトレンチ３４ａには、絶縁膜３５ａに包まれた状態でダミー電極６５が埋め込まれる。ダミー電極６５はエミッタ電極４２に電気的に接続される。
【０１４２】
ｐ型ダイバータ層３９の幅が広くなると、ＩＥＧＴ構造における狭い電流通路を形成して電子の注入効率を向上させるという効果は高くなる。反面、トレンチ３４の間隔が広すぎるとトレンチ３４の下端部で電界集中が起こり、耐圧低下を招く。その対策としてダミー用のトレンチ３４ａが形成される。この場合、ダミー電極６５がゲート電極３６に電気的に接続されていると、ゲート容量が大きくなり装置のスイッチング速度が遅くなる。このため、ダミー電極６５がエミッタ電極４２に電気的に接続される。従って、この装置によれば、オン抵抗を低減する一方、ゲート容量の増加によるスイッチング速度の低下を防止することができる。
【０１４３】
（第２４の実施の形態）
図３８は、本発明の第２４の実施の形態に係る電力用半導体装置を示す断面斜視図である。図３９は、図３８のXXXIX −XXXIX 線に沿った断面図である。本実施の形態に係る装置は、図３２図示の装置と同様、ｐ型ダイバータ層３９をエミッタ電極４２に選択的に接続するｐ型チャネルＭＯＳＦＥＴ７０を有する。しかし、本実施の形態においては、ｐ型ベース層３７とｐ型ダイバータ層３９とは、チャネル幅方向でトレンチ３４に沿って同じ側に並べて配置される。
【０１４４】
具体的には、ｎ型ベース層３１の表面内に、ｎ型ベース層３１よりも不純物濃度の高いｎ型バリア層３２が形成される。ｎ型バリア層３２の表面内にはｐ型ベース層３７が配設される。ｐ型ベース層３７の表面内にはｎ型エミッタ層３８が形成される。また、ｎ型バリア層３２から離間して、ｎ型ベース層３１の表面内にｐ型ダイバータ層３９が配設される。トレンチ３４は、ｎ型エミッタ層３８、ｐ型ベース層３７、ｎ型バリア層３２、ｐ型ベース層３７の夫々を２つの部分に分割するように形成される。
【０１４５】
ｐ型ベース層３７とｐ型ダイバータ層３９とに挟まれたｎ型ベース層３１及びｎ型バリア層３２の表面部分上には、ゲート絶縁膜７１を介してゲート電極７２が配設される。従って、ｎ型ベース層３１及びｎ型バリア層３２をチャネル領域として、ｐ型ダイバータ層３９をｐ型ベース層３７に選択的に接続する正孔排出用のｐ型チャネルＭＯＳＦＥＴ７０が形成される。ｐ型チャネルＭＯＳＦＥＴ７０の駆動電極であるゲート電極７２は、トレンチ３４内のゲート電極３６に電気的に接続される。従って、ターンオフ時に、ｐ型チャネルＭＯＳＦＥＴ７０を通して、ｐ型ダイバータ層３９からｐ型ベース層３７を経由してエミッタ電極４２へ正孔を排出することができる。
【０１４６】
この装置構造は、第２１及び第２２の実施の形態で述べた製造方法よりも簡単な方法で製造することができる。図４０（ａ）〜（ｄ）は、本発明の第２４の実施の形態に係る電力用半導体装の製造方法を順に示す断面図である。
【０１４７】
先ず、ｎ型ベース層３１の表面内に、ｎ型バリア層３２、ｐ型ベース層３７、ｎ型エミッタ層３８、ｐ型ダイバータ層３９を拡散により夫々形成する（図４０（ａ））。次に、これ等の層３２、３７、３８、３９の夫々を２つの部分に分割するように、基板の表面からｎ型ベース層３１内に至るトレンチ３４を形成する。次に、トレンチ３４内からこれ等の層３２、３７、３８、３９の表面に亘って、絶縁膜７６及び導電膜７７を順次形成する（図４０（ｂ））。
【０１４８】
次に、トレンチ３４内及びｎ型ベース層３１及びｎ型バリア層３２の表面表面領域上の部分を残して、絶縁膜７６及び導電膜７７を除去する。これにより、トレンチ３４内のゲート絶縁膜３５及びゲート電極３６と、ｐ型チャネルＭＯＳＦＥＴ７０のゲート絶縁膜７１及びゲート電極７２を形成する（図４０（ｃ））。次に、ゲート電極７２を絶縁酸化膜で被覆し、更に、エミッタ電極４２を形成する（図４０（ｄ））。
【０１４９】
この方法によれば、難度の低い製造方法で図３２図示の装置と等価な機能を有する装置を実現することができる。また、ｐ型ベース層３７の不純物濃度をｐ型ダイバータ層３９から独立して制御することができるため、ＭＯＳチャネル領域の信頼性が高くなる。
【０１５０】
（第２５の実施の形態）
図４１（ａ）、（ｂ）は、本発明の第２５の実施の形態に係る電力用半導体装置及びその変更例を示す断面斜視図である。本実施の形態は、ｎ型エミッタ層３８の構造に関する。図４１（ａ）、（ｂ）図示のｎ型エミッタ層３８の構造は、図２７乃至図３７図示の装置（第１４乃至第２３の実施の形態）のいずれにも適用することができる。
【０１５１】
図４１（ａ）において、ｎ型エミッタ層３８が、トレンチ３４に沿って延びる帯状の層として、ｐ型ベース層３７の表面内に形成される。この場合、ｎ型エミッタ層３８及びｐ型ベース層３７は、トレンチ３４と平行に並んだ夫々の表面部分においてエミッタ電極４２とコンタクトする。
【０１５２】
図４１（ｂ）において、ｎ型エミッタ層３８が、トレンチ３４に沿って分割された複数の層部分として、ｐ型ベース層３７の表面内に形成される。この場合、ｎ型エミッタ層３８及びｐ型ベース層３７は、トレンチ３４に沿って交互にエミッタ電極４２とコンタクトする。
【０１５３】
図４１（ｂ）図示の構造によれば、装置の性能向上のために構造を微細化しても、エミッタ電極４２に対するｎ型エミッタ層３８のコンタクトが、マスク合わせなしでも可能となる。この構造によりトレンチ３４の間隔を狭くすることができ、従って、正孔の排出抵抗を更に高めてオン抵抗を低減することができる。
【０１５４】
（第２６の実施の形態）
図４２は、本発明の第２６の実施の形態に係る電力用半導体装置を示す断面図である。本実施の形態においては、横型の電力用半導体装置の一例として、図２７図示の装置と等価の機能を有する装置を示す。
【０１５５】
図４２図示の如く、この装置は、半導体支持層８１、絶縁層８２、及び半導体活性層８３を有するＳＯＩ（Silicon On Insulator）基板上に形成される。活性層８３が高抵抗のｎ型ベース層３１として使用される。図４２中の右側に、ｐ型コレクタ層３３及びコレクタ電極４１が配設される。図４２中の左側の、ｐ型コレクタ層３３から離間した位置で、ｎ型ベース層３１内にトレンチ３４が形成される。トレンチ３４の周囲には、図２７図示の装置の上側部分と同じ構造が形成される。
【０１５６】
図２７図示の装置では、コレクタ電極とエミッタ電極とが基板を挟んで配設された縦型の構造であるため、主電流がｎ型ベース層３１を縦に流れる。これに対して、図４２図示の装置では、コレクタ電極とエミッタ電極とが基板の同じ側に配設された横型の構造であるため、主電流がｎ型ベース層３１を横に流れる。しかし、この点を除けば、両装置の動作原理は全く同じである。このように、第１乃至第２５の実施の形態においては、縦型の電力用半導体装置が例示されるが、これ等の実施の形態の特徴は、図４２に図示の如く、横型の電力用半導体装置にそのまま適用することができる。
【０１５７】
なお、本発明の思想の範疇において、当業者であれば、各種の変更例及び修正例に想到し得るものであり、それら変更例及び修正例についても本発明の範囲に属するものと了解される。
【０１５８】
【発明の効果】
本発明によれば、低オン電圧を維持し且つスイッチング特性の良好な電力用半導体装置を提供することができる。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態に係る電力用半導体装置（ＩＥＧＴ）を示す断面図。
【図２】（ａ）、（ｂ）は、実験により得られた、比較例１のＩＥＧＴ及び第１の実施の形態に係る実施例１のＩＥＧＴのターンオン時の電圧及び電流波形を夫々示すグラフ。
【図３】（ａ）、（ｂ）は、シミュレーションにより得られた、比較例１のＩＥＧＴ及び実施例１のＩＥＧＴのターンオン時のゲート電荷特性を夫々示すグラフ。
【図４】（ａ）、（ｂ）は、シミュレーションにより得られた、バッファ抵抗の抵抗値Ｒbuffに対するｄＶ／ｄｔ及びオン電圧の関係、並びにＲbuffに対する負性容量を示すＶgeの範囲ＮＣＲ及びオン電圧との関係を夫々示すグラフ。
【図５】本発明の第２の実施の形態に係る電力用半導体装置（ＩＥＧＴ）の平面レイアウトを示す図。
【図６】図５、図７、図８、図１０、図１２、図２０、図２２のVI−VI線に沿った断面図。
【図７】本発明の第３の実施の形態に係る電力用半導体装置（ＩＥＧＴ）の平面レイアウトを示す図。
【図８】本発明の第４の実施の形態に係る電力用半導体装置（ＩＥＧＴ）の平面レイアウトを示す図。
【図９】図８のIX−IX線に沿った断面図。
【図１０】本発明の第５の実施の形態に係る電力用半導体装置（ＩＥＧＴ）の平面レイアウトを示す図。
【図１１】図１０のXI−XI線に沿った断面図。
【図１２】本発明の第６の実施の形態に係る電力用半導体装置（ＩＥＧＴ）の平面レイアウトを示す図。
【図１３】図１２のXIII−XIII線に沿った断面図。
【図１４】本発明の第７の実施の形態に係る電力用半導体装置（ＩＥＧＴ）を示す断面図。
【図１５】（ａ）、（ｂ）は、実験により得られた、比較例２のＩＥＧＴ及び第７の実施の形態に係る実施例２のＩＥＧＴのターンオン時の電圧及び電流波形を夫々示すグラフ。
【図１６】シミュレーションにより得られた、比較例２のＩＥＧＴ及び実施例２のＩＥＧＴのターンオン時のゲート電荷特性を夫々示すグラフ。
【図１７】本発明の第８の実施の形態に係る電力用半導体装置（ＩＥＧＴ）を示す断面図。
【図１８】本発明の第９の実施の形態に係る電力用半導体装置（ＩＥＧＴ）を示す断面図。
【図１９】本発明の第１０の実施の形態に係る電力用半導体装置（ＩＥＧＴ）を示す断面図。
【図２０】本発明の第１１の実施の形態に係る電力用半導体装置（ＩＥＧＴ）の平面レイアウトを示す図。
【図２１】図２０のXXI −XXI 線に沿った断面図。
【図２２】本発明の第１２の実施の形態に係る電力用半導体装置（ＩＥＧＴ）の平面レイアウトを示す図。
【図２３】図２２のXXIII −XXIII 線に沿った断面図。
【図２４】本発明の第１３の実施の形態に係る電力用半導体装置（ＩＥＧＴ）を示す断面図。
【図２５】従来のトレンチ構造を有するＩＥＧＴを示す断面図。
【図２６】従来のＣＳＴＢＴを示す断面図。
【図２７】本発明の第１４の実施の形態に係る電力用半導体装置を示す断面図。
【図２８】（ａ）、（ｂ）は、図２７図示の電力用半導体装置の動作を示す図。
【図２９】本発明の第１５の実施の形態に係る電力用半導体装置を示す断面図。
【図３０】本発明の第１６の実施の形態に係る電力用半導体装置を示す断面図。
【図３１】本発明の第１７の実施の形態に係る電力用半導体装置を示す断面図。
【図３２】本発明の第１８の実施の形態に係る電力用半導体装置を示す断面図。
【図３３】本発明の第１９の実施の形態に係る電力用半導体装置を示す断面図。
【図３４】本発明の第２０の実施の形態に係る電力用半導体装置を示す断面図。
【図３５】（ａ）〜（ｃ）は、本発明の第２１の実施の形態に係る電力用半導体装の製造方法を順に示す断面図。
【図３６】（ａ）〜（ｄ）は、本発明の第２２の実施の形態に係る電力用半導体装の製造方法を順に示す断面図。
【図３７】本発明の第２３の実施の形態に係る電力用半導体装置を示す断面図。
【図３８】本発明の第２４の実施の形態に係る電力用半導体装置を示す断面斜視図。
【図３９】図３８のXXXIX −XXXIX 線に沿った断面図。
【図４０】（ａ）〜（ｄ）は、本発明の第２４の実施の形態に係る電力用半導体装の製造方法を順に示す断面図。
【図４１】（ａ）、（ｂ）は、本発明の第２５の実施の形態に係る電力用半導体装置及びその変更例を示す断面斜視図。
【図４２】本発明の第２６の実施の形態に係る電力用半導体装置を示す断面図。
【符号の説明】
１…ｎ型ベース層
２…ｎ型バッファ層
３…ｐ型コレクタ層
４、４ａ、４ｂ、４ｃ…トレンチ
５…ゲート絶縁膜
５ａ、５ｂ、５ｃ…絶縁膜
６…ゲート電極
７…ｐ型ベース層
８…ｎ型エミッタ層
９…ｐ型バッファ層
９ａ…追加された深さ部分
１０…絶縁膜
１１…コレクタ電極
１２…エミッタ電極
１２ａ…追加電極
１３…バッファ電極
１４…バッファ抵抗
１５…ゲート引出電極
１６、１６Ｈ、１６Ｌ…ｐ型接続層
１７…絶縁膜
１８…ｐ型層
１９…ｐ型延長層
２０…ダミー電極
２１…ｐ型張出し層
２３、２４…ｎ型介在層
２６…絶縁膜
２７…ゲート電極
２８…ｎ型層
３１…ｎ型ベース層
３２…ｎ型バリア層
３３…ｐ型コレクタ層
３４、３４ａ…トレンチ
３５…ゲート絶縁膜
３５ａ…絶縁膜
３６…ゲート電極
３７…ｐ型ベース層
３８…ｎ型エミッタ層
３９…ｐ型ダイバータ層
４１…コレクタ電極
４２…エミッタ電極
４３…ダイバータ電極
４４…整流素子
４５…ダイオード
５０、５１、５５、７０…ｐ型チャネルＭＯＳＦＥＴ
８１…半導体支持層
８２…絶縁層
８３…半導体活性層
Claims (5)
- 第１導電型の第１ベース層と、
前記第１ベース層上に配設された第２導電型のコレクタ層と、
前記コレクタ層から離間した位置で、メインセルとダミーセルとを区画するように間隔をおいて前記第１ベース層内に配設された複数のトレンチと、
前記メインセル内で前記第１ベース層上に配設された第２導電型の第２ベース層と、
前記第２ベース層上に配設された第１導電型のエミッタ層と、
前記ダミーセル内で前記第１ベース層上に配設された完全なフローティング状態にある第２導電型のバッファ層と、
前記複数のトレンチのうちで前記メインセルに隣接するトレンチ内に配設され、前記第１ベース層と前記エミッタ層とにより挟まれた前記第２ベース層の部分にゲート絶縁膜を介して対向するゲート電極と、
前記コレクタ層とコンタクトするようにこの上に配設されたコレクタ電極と、
前記第２ベース層及び前記エミッタ層とコンタクトするようにこれらの上に配設されたエミッタ電極と、
を具備する電力用半導体装置であって、
前記メインセルは、前記装置のオン状態において前記第１ベース層から前記第２ベース層を介して前記エミッタ電極へ向かう第２導電型のキャリアの流れに対して抵抗を増加させるのに十分に狭い電流通路を形成し、これにより、前記エミッタ層から前記第１ベース層への第１導電型のキャリアの注入効率を向上させるように設定され、
前記第２ベース層よりも前記バッファ層のほうが深く且つ前記第１ベース層と前記バッファ層との間のｐｎ接合が前記トレンチよりも深くなるように、前記バッファ層の深さが設定され、これにより、前記装置のターンオンの際に、ゲート・エミッタ間印加電圧によりゲート・エミッタ間を充電する期間において、前記コレクタ層から前記バッファ層への前記第２導電型のキャリアの流入が抑制され、前記装置のターンオンの際にスイッチングノイズの原因となる前記バッファ層に蓄積される前記第２導電型のキャリアの量が減少されることを特徴とする電力用半導体装置。 - 前記バッファ層の不純物濃度は前記トレンチの下端部近傍で１×１０１４ｃｍ−３以上で、前記トレンチの底部と前記ｐｎ接合の最も深い箇所との間の深さの差は０．５μｍ以上であることを特徴とする請求項１に記載の電力用半導体装置。
- 第１導電型の第１ベース層と、
前記第１ベース層上に配設された第２導電型のコレクタ層と、
前記コレクタ層から離間した位置で、メインセルとダミーセルとを区画するように間隔をおいて前記第１ベース層内に配設された複数のトレンチと、
前記メインセル内で前記第１ベース層上に配設された第２導電型の第２ベース層と、
前記第２ベース層上に配設された第１導電型のエミッタ層と、
前記ダミーセル内で前記第１ベース層上に配設された完全なフローティング状態にある第２導電型のバッファ層と、
前記複数のトレンチのうちで前記メインセルに隣接するトレンチ内に配設され、前記第１ベース層と前記エミッタ層とにより挟まれた前記第２ベース層の部分にゲート絶縁膜を介して対向するゲート電極と、
前記コレクタ層とコンタクトするようにこの上に配設されたコレクタ電極と、
前記第２ベース層及び前記エミッタ層とコンタクトするようにこれらの上に配設されたエミッタ電極と、
を具備する電力用半導体装置であって、
前記メインセルは、前記装置のオン状態において前記第１ベース層から前記第２ベース層を介して前記エミッタ電極へ向かう第２導電型のキャリアの流れに対して抵抗を増加させるのに十分に狭い電流通路を形成し、これにより、前記エミッタ層から前記第１ベース層への第１導電型のキャリアの注入効率を向上させるように設定され、
前記メインセルに隣接する前記ダミーセルを挟む一対のトレンチ間の第２間隔は、前記メインセルを挟む一対のトレンチ間の第１間隔よりも狭くなるように設定され、これにより、前記装置のターンオンの際に、ゲート・エミッタ間印加電圧によりゲート・エミッタ間を充電する期間において、前記コレクタ層から前記バッファ層への前記第２導電型のキャリアの流入が抑制され、前記装置のターンオンの際にスイッチングノイズの原因となる前記バッファ層に蓄積される前記第２導電型のキャリアの量が減少されることを特徴とする電力用半導体装置。 - 第１導電型の第１ベース層と、
前記第１ベース層上に配設された第２導電型のコレクタ層と、
前記コレクタ層から離間した位置で、メインセルとダミーセルとを区画するように間隔をおいて前記第１ベース層内に配設された複数のトレンチと、
前記メインセル内で前記第１ベース層上に配設された第２導電型の第２ベース層と、
前記第２ベース層上に配設された第１導電型のエミッタ層と、
前記ダミーセル内で前記第１ベース層上に配設された完全なフローティング状態にある第２導電型のバッファ層と、
前記複数のトレンチのうちで前記メインセルに隣接するトレンチ内に配設され、前記第１ベース層と前記エミッタ層とにより挟まれた前記第２ベース層の部分にゲート絶縁膜を介して対向するゲート電極と、
前記コレクタ層とコンタクトするようにこの上に配設されたコレクタ電極と、
前記第２ベース層及び前記エミッタ層とコンタクトするようにこれらの上に配設されたエミッタ電極と、
を具備する電力用半導体装置であって、
前記メインセルは、前記装置のオン状態において前記第１ベース層から前記第２ベース層を介して前記エミッタ電極へ向かう第２導電型のキャリアの流れに対して抵抗を増加させるのに十分に狭い電流通路を形成し、これにより、前記エミッタ層から前記第１ベース層への第１導電型のキャリアの注入効率を向上させるように設定され、
前記ダミーセルに隣接し且つ前記メインセルに隣接しないダミー用のトレンチの底部に接して、前記第１ベース層内に第２導電型の張出し層が配設され、これにより、前記装置のターンオンの際に、ゲート・エミッタ間印加電圧によりゲート・エミッタ間を充電する期間において、前記コレクタ層から前記バッファ層への前記第２導電型のキャリアの流入が抑制され、前記装置のターンオンの際にスイッチングノイズの原因となる前記バッファ層に蓄積される前記第２導電型のキャリアの量が減少されることを特徴とする電力用半導体装置。 - 前記ダミーセルに隣接し且つ前記メインセルに隣接しないトレンチ内に、絶縁膜に被覆されたダミー電極が配設され、前記ダミー電極は前記エミッタ電極に電気的に接続されることを特徴とする請求項３または４に記載の電力用半導体装置。
Priority Applications (9)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002318059A JP3927111B2 (ja) | 2002-10-31 | 2002-10-31 | 電力用半導体装置 |
| US10/354,048 US6809349B2 (en) | 2002-10-31 | 2003-01-30 | Power semiconductor device |
| KR1020030076348A KR100579775B1 (ko) | 2002-10-31 | 2003-10-30 | 전력용 반도체장치 |
| CNB2006100051916A CN100527417C (zh) | 2002-10-31 | 2003-10-31 | 电力半导体器件 |
| CNB2003101209069A CN1274027C (zh) | 2002-10-31 | 2003-10-31 | 电力半导体器件 |
| US10/843,571 US7078740B2 (en) | 2002-10-31 | 2004-05-12 | Power semiconductor device |
| US11/221,702 US7170106B2 (en) | 2002-10-31 | 2005-09-09 | Power semiconductor device |
| US11/626,141 US7319257B2 (en) | 2002-10-31 | 2007-01-23 | Power semiconductor device |
| US14/967,127 USRE47198E1 (en) | 2002-10-31 | 2015-12-11 | Power semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002318059A JP3927111B2 (ja) | 2002-10-31 | 2002-10-31 | 電力用半導体装置 |
Related Child Applications (2)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2006286998A Division JP4864637B2 (ja) | 2006-10-20 | 2006-10-20 | 電力用半導体装置 |
| JP2006286999A Division JP4920367B2 (ja) | 2006-10-20 | 2006-10-20 | 電力用半導体装置 |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2004153112A JP2004153112A (ja) | 2004-05-27 |
| JP2004153112A5 JP2004153112A5 (ja) | 2006-04-20 |
| JP3927111B2 true JP3927111B2 (ja) | 2007-06-06 |
Family
ID=32171253
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002318059A Expired - Lifetime JP3927111B2 (ja) | 2002-10-31 | 2002-10-31 | 電力用半導体装置 |
Country Status (4)
| Country | Link |
|---|---|
| US (5) | US6809349B2 (ja) |
| JP (1) | JP3927111B2 (ja) |
| KR (1) | KR100579775B1 (ja) |
| CN (2) | CN1274027C (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US11349018B2 (en) | 2019-03-20 | 2022-05-31 | Kabushiki Kaisha Toshiba | Semiconductor device and semiconductor circuit |
Families Citing this family (111)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100507344B1 (ko) | 2003-04-17 | 2005-08-08 | 삼성에스디아이 주식회사 | 박막 트랜지스터 및 그의 제조 방법 |
| US7015104B1 (en) * | 2003-05-29 | 2006-03-21 | Third Dimension Semiconductor, Inc. | Technique for forming the deep doped columns in superjunction |
| JP4398719B2 (ja) * | 2003-12-25 | 2010-01-13 | 株式会社東芝 | 半導体装置 |
| JP2005340626A (ja) | 2004-05-28 | 2005-12-08 | Toshiba Corp | 半導体装置 |
| JP4703138B2 (ja) | 2004-06-18 | 2011-06-15 | 株式会社東芝 | 絶縁ゲート型半導体装置 |
| JP5110776B2 (ja) * | 2004-07-01 | 2012-12-26 | セイコーインスツル株式会社 | 半導体装置の製造方法 |
| JP4731848B2 (ja) * | 2004-07-16 | 2011-07-27 | 株式会社豊田中央研究所 | 半導体装置 |
| DE102005040624A1 (de) * | 2004-09-02 | 2006-03-09 | Fuji Electric Holdings Co., Ltd., Kawasaki | Halbleiterbauteil und Verfahren zu seiner Herstellung |
| JP4857566B2 (ja) * | 2005-01-27 | 2012-01-18 | 富士電機株式会社 | 絶縁ゲート型半導体装置とその製造方法 |
| JP2006310606A (ja) * | 2005-04-28 | 2006-11-09 | Denso Corp | 絶縁ゲート型バイポーラトランジスタ |
| JP4955222B2 (ja) | 2005-05-20 | 2012-06-20 | ルネサスエレクトロニクス株式会社 | 半導体装置の製造方法 |
| JP2007134625A (ja) * | 2005-11-14 | 2007-05-31 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
| JP5047805B2 (ja) * | 2005-11-22 | 2012-10-10 | 新電元工業株式会社 | トレンチゲートパワー半導体装置 |
| JP5044950B2 (ja) * | 2006-03-14 | 2012-10-10 | 株式会社デンソー | 半導体装置 |
| JP5135719B2 (ja) * | 2006-06-05 | 2013-02-06 | 富士電機株式会社 | トレンチ型絶縁ゲート半導体装置 |
| JP5261893B2 (ja) * | 2006-07-18 | 2013-08-14 | 富士電機株式会社 | トレンチ型絶縁ゲートバイポーラトランジスタ |
| JP5128100B2 (ja) * | 2006-09-29 | 2013-01-23 | 三菱電機株式会社 | 電力用半導体装置 |
| US9202938B2 (en) * | 2006-11-30 | 2015-12-01 | Alpha And Omega Semiconductor Incorporated | Latch-up free vertical TVS diode array structure using trench isolation |
| JP2008244466A (ja) * | 2007-02-27 | 2008-10-09 | Matsushita Electric Ind Co Ltd | 半導体装置 |
| US7638839B2 (en) * | 2007-03-09 | 2009-12-29 | Hitachi, Ltd. | Power semiconductor device and power conversion device using the same |
| JP2008227251A (ja) * | 2007-03-14 | 2008-09-25 | Mitsubishi Electric Corp | 絶縁ゲート型トランジスタ |
| JP2008277352A (ja) * | 2007-04-25 | 2008-11-13 | Matsushita Electric Ind Co Ltd | 半導体装置 |
| EP2003694B1 (en) * | 2007-06-14 | 2011-11-23 | Denso Corporation | Semiconductor device |
| US7968940B2 (en) * | 2007-07-05 | 2011-06-28 | Anpec Electronics Corporation | Insulated gate bipolar transistor device comprising a depletion-mode MOSFET |
| JP5596278B2 (ja) | 2007-07-10 | 2014-09-24 | 富士電機株式会社 | トレンチ型絶縁ゲートｍｏｓ半導体装置 |
| JP2009038318A (ja) * | 2007-08-03 | 2009-02-19 | Toshiba Corp | 半導体装置 |
| JP5412717B2 (ja) * | 2007-08-29 | 2014-02-12 | 富士電機株式会社 | トレンチ型絶縁ゲート半導体装置 |
| JP2009164558A (ja) * | 2007-12-10 | 2009-07-23 | Toyota Central R&D Labs Inc | 半導体装置とその製造方法、並びにトレンチゲートの製造方法 |
| JP4688901B2 (ja) | 2008-05-13 | 2011-05-25 | 三菱電機株式会社 | 半導体装置 |
| EP2294621B1 (en) * | 2008-06-30 | 2017-11-15 | NXP USA, Inc. | Method of forming a power semiconductor device and power semiconductor device |
| WO2010044135A1 (ja) | 2008-10-14 | 2010-04-22 | 三菱電機株式会社 | パワーデバイス |
| TWI387105B (zh) * | 2008-11-10 | 2013-02-21 | Anpec Electronics Corp | 降低切換轉換器中電壓耦合效應之功率元件 |
| WO2010067430A1 (ja) * | 2008-12-10 | 2010-06-17 | トヨタ自動車株式会社 | 半導体装置 |
| US7989885B2 (en) * | 2009-02-26 | 2011-08-02 | Infineon Technologies Austria Ag | Semiconductor device having means for diverting short circuit current arranged in trench and method for producing same |
| US8232579B2 (en) * | 2009-03-11 | 2012-07-31 | Infineon Technologies Austria Ag | Semiconductor device and method for producing a semiconductor device |
| JP5472862B2 (ja) | 2009-03-17 | 2014-04-16 | 三菱電機株式会社 | 電力用半導体装置の製造方法 |
| JP5410133B2 (ja) * | 2009-03-30 | 2014-02-05 | 富士電機株式会社 | 半導体装置およびその制御方法 |
| JP2011044508A (ja) * | 2009-08-19 | 2011-03-03 | Toshiba Corp | 電力用半導体装置 |
| JP5452195B2 (ja) | 2009-12-03 | 2014-03-26 | 株式会社 日立パワーデバイス | 半導体装置及びそれを用いた電力変換装置 |
| JP5516600B2 (ja) * | 2009-12-18 | 2014-06-11 | 富士電機株式会社 | 半導体装置 |
| JP5647420B2 (ja) * | 2010-02-10 | 2014-12-24 | 株式会社豊田中央研究所 | 半導体装置 |
| JP2011187693A (ja) * | 2010-03-09 | 2011-09-22 | Toshiba Corp | 半導体装置 |
| JP5216801B2 (ja) | 2010-03-24 | 2013-06-19 | 株式会社東芝 | 半導体装置 |
| JP5672821B2 (ja) * | 2010-07-28 | 2015-02-18 | 株式会社デンソー | 絶縁ゲート型半導体装置 |
| DE102010039258B4 (de) | 2010-08-12 | 2018-03-15 | Infineon Technologies Austria Ag | Transistorbauelement mit reduziertem Kurzschlussstrom |
| JP5687582B2 (ja) | 2010-09-21 | 2015-03-18 | 株式会社東芝 | 半導体素子およびその製造方法 |
| US9048282B2 (en) * | 2013-03-14 | 2015-06-02 | Alpha And Omega Semiconductor Incorporated | Dual-gate trench IGBT with buried floating P-type shield |
| JP5594276B2 (ja) * | 2010-12-08 | 2014-09-24 | 株式会社デンソー | 絶縁ゲート型半導体装置 |
| JP5631752B2 (ja) | 2011-01-12 | 2014-11-26 | 株式会社 日立パワーデバイス | 半導体装置および電力変換装置 |
| JP5621703B2 (ja) * | 2011-04-26 | 2014-11-12 | 三菱電機株式会社 | 半導体装置 |
| US8610235B2 (en) * | 2011-09-22 | 2013-12-17 | Alpha And Omega Semiconductor Incorporated | Trench MOSFET with integrated Schottky barrier diode |
| CN103875076B (zh) | 2011-11-28 | 2017-09-01 | 富士电机株式会社 | 绝缘栅型半导体装置及其制造方法 |
| JP5891023B2 (ja) | 2011-12-07 | 2016-03-22 | 株式会社 日立パワーデバイス | 半導体装置及びそれを用いた電力変換装置 |
| JP2013135092A (ja) * | 2011-12-27 | 2013-07-08 | Hitachi Ltd | トレンチゲート型半導体装置 |
| JP5973730B2 (ja) | 2012-01-05 | 2016-08-23 | ルネサスエレクトロニクス株式会社 | Ｉｅ型トレンチゲートｉｇｂｔ |
| US9245985B2 (en) * | 2012-03-28 | 2016-01-26 | Infineon Technologies Americas Corp. | IGBT with buried emitter electrode |
| JP6064371B2 (ja) * | 2012-05-30 | 2017-01-25 | 株式会社デンソー | 半導体装置 |
| KR101397784B1 (ko) * | 2012-11-21 | 2014-05-20 | 삼성전기주식회사 | 절연 게이트형 바이폴라 트랜지스터 |
| US10249721B2 (en) | 2013-04-04 | 2019-04-02 | Infineon Technologies Austria Ag | Semiconductor device including a gate trench and a source trench |
| US9666663B2 (en) | 2013-08-09 | 2017-05-30 | Infineon Technologies Ag | Semiconductor device with cell trench structures and contacts and method of manufacturing a semiconductor device |
| JP5987990B2 (ja) * | 2013-08-15 | 2016-09-07 | 富士電機株式会社 | 半導体装置 |
| JP5941447B2 (ja) | 2013-09-06 | 2016-06-29 | 株式会社東芝 | 半導体装置 |
| US9076838B2 (en) | 2013-09-13 | 2015-07-07 | Infineon Technologies Ag | Insulated gate bipolar transistor with mesa sections between cell trench structures and method of manufacturing |
| KR101589904B1 (ko) * | 2013-09-20 | 2016-01-29 | 산켄덴키 가부시키가이샤 | 반도체장치 |
| CN104517961B (zh) * | 2013-09-29 | 2020-06-05 | 无锡华润上华科技有限公司 | 整流器及其制造方法 |
| US9385228B2 (en) | 2013-11-27 | 2016-07-05 | Infineon Technologies Ag | Semiconductor device with cell trench structures and contacts and method of manufacturing a semiconductor device |
| US9105679B2 (en) | 2013-11-27 | 2015-08-11 | Infineon Technologies Ag | Semiconductor device and insulated gate bipolar transistor with barrier regions |
| US9553179B2 (en) | 2014-01-31 | 2017-01-24 | Infineon Technologies Ag | Semiconductor device and insulated gate bipolar transistor with barrier structure |
| JP2015170654A (ja) * | 2014-03-05 | 2015-09-28 | 株式会社東芝 | 半導体装置 |
| DE112014006692B4 (de) * | 2014-05-22 | 2023-09-14 | Mitsubishi Electric Corporation | Halbleiteranordnung |
| JP6187697B2 (ja) * | 2014-07-10 | 2017-08-30 | 富士電機株式会社 | 半導体装置 |
| JP6515484B2 (ja) * | 2014-10-21 | 2019-05-22 | 株式会社デンソー | 半導体装置 |
| KR101955055B1 (ko) | 2014-11-28 | 2019-03-07 | 매그나칩 반도체 유한회사 | 전력용 반도체 소자 및 그 소자의 제조 방법 |
| CN107534053A (zh) * | 2015-01-14 | 2018-01-02 | 三菱电机株式会社 | 半导体装置及其制造方法 |
| US9583605B2 (en) * | 2015-02-05 | 2017-02-28 | Changzhou ZhongMin Semi-Tech Co. Ltd | Method of forming a trench in a semiconductor device |
| JP6720569B2 (ja) * | 2015-02-25 | 2020-07-08 | 株式会社デンソー | 半導体装置 |
| KR101745776B1 (ko) | 2015-05-12 | 2017-06-28 | 매그나칩 반도체 유한회사 | 전력용 반도체 소자 |
| US10529839B2 (en) * | 2015-05-15 | 2020-01-07 | Fuji Electric Co., Ltd. | Semiconductor device |
| US9716036B2 (en) * | 2015-06-08 | 2017-07-25 | Globalfoundries Inc. | Electronic device including moat power metallization in trench |
| CN107949916B (zh) * | 2015-08-26 | 2021-07-16 | 三菱电机株式会社 | 半导体元件 |
| JP2017045874A (ja) | 2015-08-27 | 2017-03-02 | 株式会社東芝 | 半導体装置 |
| CN105047706B (zh) * | 2015-08-28 | 2019-02-05 | 国网智能电网研究院 | 一种低通态损耗igbt及其制造方法 |
| JP6584893B2 (ja) * | 2015-09-25 | 2019-10-02 | ルネサスエレクトロニクス株式会社 | 半導体装置の製造方法 |
| CN105226090B (zh) * | 2015-11-10 | 2018-07-13 | 株洲中车时代电气股份有限公司 | 一种绝缘栅双极晶体管及其制作方法 |
| JP6634860B2 (ja) | 2016-02-10 | 2020-01-22 | 株式会社デンソー | 半導体装置 |
| US20170265904A1 (en) * | 2016-03-16 | 2017-09-21 | Globus Medical, Inc. | Transverse connectors for spinal systems |
| JP6507112B2 (ja) * | 2016-03-16 | 2019-04-24 | 株式会社東芝 | 半導体装置 |
| JP2016181728A (ja) * | 2016-07-15 | 2016-10-13 | ルネサスエレクトロニクス株式会社 | トレンチゲートｉｇｂｔ |
| JP6565814B2 (ja) | 2016-07-21 | 2019-08-28 | 株式会社デンソー | 半導体装置 |
| JP6835568B2 (ja) * | 2016-12-22 | 2021-02-24 | ルネサスエレクトロニクス株式会社 | トレンチゲートｉｇｂｔ |
| JP6953734B2 (ja) * | 2017-02-06 | 2021-10-27 | 富士電機株式会社 | 半導体装置 |
| KR20180104236A (ko) | 2017-03-10 | 2018-09-20 | 매그나칩 반도체 유한회사 | 전력 반도체 소자의 제조 방법 |
| CN108962748B (zh) * | 2017-05-24 | 2021-10-19 | 中芯国际集成电路制造(上海)有限公司 | Igbt器件的形成方法及其结构 |
| JP6820811B2 (ja) * | 2017-08-08 | 2021-01-27 | 三菱電機株式会社 | 半導体装置および電力変換装置 |
| CN109524396B (zh) * | 2017-09-20 | 2023-05-12 | 株式会社东芝 | 半导体装置 |
| EP3471147B1 (en) * | 2017-10-10 | 2020-08-05 | ABB Power Grids Switzerland AG | Insulated gate bipolar transistor |
| WO2019116696A1 (ja) * | 2017-12-14 | 2019-06-20 | 富士電機株式会社 | 半導体装置 |
| GB2572442A (en) * | 2018-03-29 | 2019-10-02 | Cambridge Entpr Ltd | Power semiconductor device with a double gate structure |
| JP6584592B2 (ja) * | 2018-06-15 | 2019-10-02 | ルネサスエレクトロニクス株式会社 | トレンチゲートｉｇｂｔ |
| US11282948B2 (en) | 2018-08-02 | 2022-03-22 | Mitsubishi Electric Corporation | Wide band gap semiconductor device and power conversion apparatus |
| KR102608092B1 (ko) * | 2019-01-28 | 2023-11-29 | 주식회사 디비하이텍 | 절연게이트 양극성 트랜지스터 및 제조방법 |
| CN110047751A (zh) * | 2019-05-08 | 2019-07-23 | 龙腾半导体有限公司 | Trench-fs型IEGT结构及制造方法 |
| CN110265300B (zh) * | 2019-06-18 | 2022-11-08 | 龙腾半导体股份有限公司 | 增强微元胞结构igbt短路能力的方法 |
| US10971632B2 (en) * | 2019-06-24 | 2021-04-06 | Semiconductor Components Industries, Llc | High voltage diode on SOI substrate with trench-modified current path |
| JP7346170B2 (ja) * | 2019-08-30 | 2023-09-19 | 株式会社東芝 | 半導体装置及び半導体モジュール |
| US11245016B2 (en) | 2020-01-31 | 2022-02-08 | Alpha And Omega Semiconductor (Cayman) Ltd. | Silicon carbide trench semiconductor device |
| JP7331720B2 (ja) * | 2020-02-06 | 2023-08-23 | 三菱電機株式会社 | 半導体装置 |
| JP7459703B2 (ja) * | 2020-07-15 | 2024-04-02 | 富士電機株式会社 | 半導体装置 |
| WO2022034828A1 (ja) * | 2020-08-11 | 2022-02-17 | ローム株式会社 | 半導体装置 |
| US11776994B2 (en) | 2021-02-16 | 2023-10-03 | Alpha And Omega Semiconductor International Lp | SiC MOSFET with reduced channel length and high Vth |
| CN114050184A (zh) * | 2021-11-10 | 2022-02-15 | 安徽瑞迪微电子有限公司 | 低米勒电容功率器件及其制造方法 |
Family Cites Families (23)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57100755A (en) * | 1980-12-15 | 1982-06-23 | Fujitsu Ltd | Semiconductor device |
| US4689871A (en) * | 1985-09-24 | 1987-09-01 | Texas Instruments Incorporated | Method of forming vertically integrated current source |
| US5381026A (en) | 1990-09-17 | 1995-01-10 | Kabushiki Kaisha Toshiba | Insulated-gate thyristor |
| US5448083A (en) * | 1991-08-08 | 1995-09-05 | Kabushiki Kaisha Toshiba | Insulated-gate semiconductor device |
| US5554862A (en) * | 1992-03-31 | 1996-09-10 | Kabushiki Kaisha Toshiba | Power semiconductor device |
| JP3168147B2 (ja) * | 1995-09-14 | 2001-05-21 | 株式会社日立製作所 | 半導体装置とそれを用いた３相インバータ |
| JP3410913B2 (ja) | 1996-11-29 | 2003-05-26 | 株式会社東芝 | 電力用半導体装置 |
| JP3710900B2 (ja) | 1996-11-29 | 2005-10-26 | 三洋電機株式会社 | 半導体装置 |
| JP3545590B2 (ja) | 1997-03-14 | 2004-07-21 | 株式会社東芝 | 半導体装置 |
| JP2000040951A (ja) | 1998-05-18 | 2000-02-08 | Toshiba Corp | 半導体素子、その駆動方法及び駆動装置 |
| JP3400348B2 (ja) | 1998-05-19 | 2003-04-28 | 株式会社東芝 | 絶縁ゲート型半導体装置 |
| JPH11345969A (ja) | 1998-06-01 | 1999-12-14 | Toshiba Corp | 電力用半導体装置 |
| JP2000101076A (ja) | 1998-09-25 | 2000-04-07 | Toshiba Corp | 絶縁ゲート型半導体素子とその駆動方法 |
| WO2000041246A1 (de) | 1999-01-07 | 2000-07-13 | Infineon Technologies Ag | Halbleiteranordnung mit gräben zur trennung von dotierten gebieten |
| JP4310017B2 (ja) | 1999-02-17 | 2009-08-05 | 株式会社日立製作所 | 半導体装置及び電力変換装置 |
| US7084456B2 (en) * | 1999-05-25 | 2006-08-01 | Advanced Analogic Technologies, Inc. | Trench MOSFET with recessed clamping diode using graded doping |
| EP1089343A3 (en) * | 1999-09-30 | 2003-12-17 | Kabushiki Kaisha Toshiba | Semiconductor device with trench gate |
| JP2001102579A (ja) | 1999-09-30 | 2001-04-13 | Toshiba Corp | トレンチゲート付き半導体装置 |
| US6392273B1 (en) * | 2000-01-14 | 2002-05-21 | Rockwell Science Center, Llc | Trench insulated-gate bipolar transistor with improved safe-operating-area |
| JP2002016252A (ja) | 2000-06-27 | 2002-01-18 | Toshiba Corp | 絶縁ゲート型半導体素子 |
| JP2002100770A (ja) | 2000-09-22 | 2002-04-05 | Toshiba Corp | 絶縁ゲート型半導体装置 |
| JP5070668B2 (ja) | 2001-09-20 | 2012-11-14 | 富士電機株式会社 | 半導体装置 |
| JP3906181B2 (ja) | 2003-05-26 | 2007-04-18 | 株式会社東芝 | 電力用半導体装置 |
-
2002
- 2002-10-31 JP JP2002318059A patent/JP3927111B2/ja not_active Expired - Lifetime
-
2003
- 2003-01-30 US US10/354,048 patent/US6809349B2/en not_active Ceased
- 2003-10-30 KR KR1020030076348A patent/KR100579775B1/ko not_active IP Right Cessation
- 2003-10-31 CN CNB2003101209069A patent/CN1274027C/zh not_active Expired - Lifetime
- 2003-10-31 CN CNB2006100051916A patent/CN100527417C/zh not_active Expired - Lifetime
-
2004
- 2004-05-12 US US10/843,571 patent/US7078740B2/en not_active Expired - Lifetime
-
2005
- 2005-09-09 US US11/221,702 patent/US7170106B2/en not_active Expired - Lifetime
-
2007
- 2007-01-23 US US11/626,141 patent/US7319257B2/en not_active Expired - Lifetime
-
2015
- 2015-12-11 US US14/967,127 patent/USRE47198E1/en not_active Expired - Lifetime
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US11349018B2 (en) | 2019-03-20 | 2022-05-31 | Kabushiki Kaisha Toshiba | Semiconductor device and semiconductor circuit |
Also Published As
| Publication number | Publication date |
|---|---|
| US7170106B2 (en) | 2007-01-30 |
| CN1274027C (zh) | 2006-09-06 |
| JP2004153112A (ja) | 2004-05-27 |
| KR20040038846A (ko) | 2004-05-08 |
| CN1832172A (zh) | 2006-09-13 |
| US7078740B2 (en) | 2006-07-18 |
| KR100579775B1 (ko) | 2006-05-16 |
| US20060006409A1 (en) | 2006-01-12 |
| US7319257B2 (en) | 2008-01-15 |
| US6809349B2 (en) | 2004-10-26 |
| USRE47198E1 (en) | 2019-01-08 |
| CN1499644A (zh) | 2004-05-26 |
| US20070114570A1 (en) | 2007-05-24 |
| US20040207009A1 (en) | 2004-10-21 |
| CN100527417C (zh) | 2009-08-12 |
| US20040084722A1 (en) | 2004-05-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3927111B2 (ja) | 電力用半導体装置 | |
| EP2550677B1 (en) | Power semiconductor device | |
| JPH11345969A (ja) | 電力用半導体装置 | |
| JP2004022941A (ja) | 半導体装置 | |
| JP2002222952A (ja) | 高耐圧半導体装置 | |
| JP2000228519A (ja) | トレンチ型絶縁ゲートバイポーラトランジスタ | |
| JP2023087117A (ja) | 半導体装置 | |
| US20150187877A1 (en) | Power semiconductor device | |
| US8067797B2 (en) | Variable threshold trench IGBT with offset emitter contacts | |
| JPH10178174A (ja) | 半導体装置及びそれを使った電力変換装置 | |
| KR20150051067A (ko) | 전력 반도체 소자 및 그의 제조 방법 | |
| JP4864637B2 (ja) | 電力用半導体装置 | |
| KR20100085508A (ko) | 전계 분산 효과를 갖는 수직 게이트형 바이폴라 트렌지스터 | |
| JP2005203550A (ja) | 半導体装置 | |
| JP4920367B2 (ja) | 電力用半導体装置 | |
| JP2000183340A (ja) | 半導体装置およびその駆動方法 | |
| JP3222692B2 (ja) | 電力用半導体素子 | |
| KR20150076716A (ko) | 전력 반도체 소자 | |
| JP2000311998A (ja) | 絶縁ゲートターンオフサイリスタ | |
| EP1276156A1 (en) | High power bipolar transistor | |
| JP4136503B2 (ja) | 絶縁ゲートバイポーラトランジスタ | |
| KR20150061972A (ko) | 전력 반도체 소자 | |
| JP2000353806A (ja) | 電力用半導体素子 | |
| JP4407172B2 (ja) | 横型絶縁ゲートバイポーラトランジスタ | |
| JP7119378B2 (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060302 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060822 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061020 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20061205 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070124 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070227 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070301 |
|
| R151 | Written notification of patent or utility model registration |
Ref document number: 3927111 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100309 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110309 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120309 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130309 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130309 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140309 Year of fee payment: 7 |
|
| EXPY | Cancellation because of completion of term |