CN104517961B - 整流器及其制造方法 - Google Patents
整流器及其制造方法 Download PDFInfo
- Publication number
- CN104517961B CN104517961B CN201310456990.5A CN201310456990A CN104517961B CN 104517961 B CN104517961 B CN 104517961B CN 201310456990 A CN201310456990 A CN 201310456990A CN 104517961 B CN104517961 B CN 104517961B
- Authority
- CN
- China
- Prior art keywords
- rectifier
- layer
- ion implantation
- substrate
- photoresist
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Electrodes Of Semiconductors (AREA)
Abstract
本发明提供一种整流器及其制造方法,该整流器包括元胞区域和保护环区域,元胞区域包括多个整流二极管,整流二极管包括衬底、位于衬底上的外延层、位于外延层上的P型区、贯穿P型区的沟槽、设于沟槽内的沟道多晶硅、位于沟槽的槽壁与沟道多晶硅之间的氧化层、位于P型区内且位于沟槽两侧的N+区、位于P型区、N+区和沟道多晶硅上的正面金属层以及位于衬底背面的背面金属层。该整流器采用沟道型MOS结构,消除了寄生JFET电阻,可以进一步降低整流器的正向导通压降。同时降低了芯片的面积,降低了器件的成本。该整流器制造方法采用了保护环光刻板、沟槽光刻板、源区光刻板和金属光刻板共四块光刻板,具有工艺简单、制造成本低的优点。
Description
技术领域
本发明涉及半导体器件领域,特别是涉及一种整流器及其制造方法。
背景技术
传统的整流器主要有PN结二极管和肖特基二极管两类。PN结二极管正向压降较大,反向恢复时间较长。但是PN结二极管的稳定性较好,能工作于高电压。肖特基二极管是以贵金属(如金、银、钛等)与半导体接触,以形成异质结势垒而制成的半导体器件。其在低电压时具有绝对优势,例如其正向压降小,反向恢复时间短,在高速领域具有广泛的应用。但是肖特基二极管存在反向泄漏电流大且制造成本高的问题。
为了提高二极管性能,国内外已经提出了结势垒控制整流器(JBS,JunctionBarrier Controlled Schottky Rectifier),混合PiN/肖特基整流器(MPS,Merged P-i-N/Schottky Rectifier),MOS控制二极管(MCD,MOS Controlled Diode)等器件。ChannelDiode(沟道二极管)是一种发展迅速、应用广泛的整流器,它是利用MOSFET(Metal-Oxide-Semiconductor Field-Effect Transistor,金氧半场效晶体管)开关速度快、电流密度大的优点优化的新器件,具有低正向压降、短反向恢复时间和低漏电流等特点。广泛应用于DC-DC(直流-直流)转换器、UPS(Uninterruptible Power System/Uninterruptible PowerSupply,不间断电源)、汽车电子、便携电子、马达传动系统及其它能量转换装置。
常用的Channel Diode作为一种整流器是利用MOS(Metal-Oxide-SemiconductorField-Effect Transistor)沟道作为正向开启通道的,其是一种垂直半导体整流器件。如申请号为01143693.X的中国专利所揭露的。该Channel Diode的有效整流单元包括并联的PN结结构和MOS结构。以第一导电类型为N型时为例,Channel Diode的MOS结构等效为N型沟道的势垒MOS管,Channel Diode在正向偏压状态时,N型沟道势垒MOS管的漏极与栅极短接成等电位,MOS管的栅极与源极之间的电压等于MOS管的漏极与源极之间的电压,此时由于MOS管的衬偏效应,势垒MOS管在较低正向偏压时开启,Channel Diode工作在导通状态下。Channel Diode在反向偏压状态时,N型沟道势垒MOS管的源极与栅极短接成零电位,势垒MOS管处于截止状态,而PN结区的PN结快速耗尽,承受反偏电压,Channel Diode的反向漏电流大小由PN结决定。
由于Channel Diode的MOS管与二极管采用平面结构,其必然存在以下问题。首先,两个沟道之间存在一个寄生JFET(junction gate field-effect transistor,结型场效应管)电阻,这限制了器件正向导通压降进一步降低。另外,平面结构大大限制了ChannelDiode在单位面积内的沟道密度,从而限制了器件成本降低的空间。
发明内容
基于此,有必要提供一种整流器及其制造方法,该整流器具有消除寄生JFET
电阻,进一步降低正向导通压降和降低成本的优点。该整流器制造方法具有工艺简单、制造成本低的优点。
一种整流器,包括元胞区域和位于元胞区域周围的保护环区域,所述元胞区域包括多个整流二极管,所述整流二极管包括衬底、位于衬底上的外延层、位于外延层上的P型区、贯穿所述P型区的沟槽、设于所述沟槽内的沟道多晶硅、位于所述沟槽的槽壁与所述沟道多晶硅之间的氧化层、位于所述P型区内且位于所述沟槽两侧的N+区、位于所述P型区、N+区和沟道多晶硅上的正面金属层以及位于所述衬底背面的背面金属层。
在其中一个实施例中,所述外延层的厚度为2~20微米,所述外延层的电阻率为0.5~5Ω·cm。
一种整流器制造方法,包括以下步骤:提供衬底并在所述衬底上外延生长一层外延层;采用保护环光刻板进行光刻工艺,以光刻胶作为掩蔽层进行离子注入形成保护环;去除光刻胶,淀积一层氧化层,并对保护环进行高温推结;采用沟槽光刻板进行光刻工艺,以光刻胶作为掩蔽层进行离子注入形成N+区;利用光刻胶作为掩蔽层进行刻蚀形成沟槽;去除光刻胶生长一层氧化层,并淀积一层多晶硅;刻蚀掉多余的多晶硅形成沟道多晶硅;采用源区光刻板刻蚀掉部分氧化层,进行离子注入形成P型区,所述P型区的厚度小于所述沟槽的深度;对P型区进行快速热处理,激活P型区内注入的离子;进行正面金属溅射并采用金属光刻板进行刻蚀形成正面金属层;对衬底背面进行减薄处理并溅射金属形成背面金属层。
在其中一个实施例中,所述采用源区光刻板刻蚀掉部分氧化层,进行离子注入形成P型区,所述P型区的厚度小于所述沟槽的深度的步骤中,所注入的离子为硼离子,所述硼离子是分两步进行注入的。
在其中一个实施例中,所述第一次硼离子注入时的注入能量为60~120KeV,注入剂量为1e11~1e14/cm2;第二次硼离子注入时的注入能量20~40KeV,注入剂量为1e14~1e15/cm2。
在其中一个实施例中,所述采用源区光刻板刻蚀掉部分氧化层,进行离子注入形成P型区,所述P型区的厚度小于所述沟槽的深度的步骤中,进行离子注入时以氧化层或者光刻胶作为掩蔽层。
在其中一个实施例中,所述提供衬底并在所述衬底上外延生长一层外延层的步骤中,所述衬底为N型衬底,晶向为<100>,所述外延层为N型外延层。
在其中一个实施例中,所述提供衬底并在所述衬底上外延生长一层外延层的步骤中,所述外延层的厚度为2~20微米,所述外延层的电阻率为0.5~5Ω·cm。
在其中一个实施例中,所述采用沟槽光刻板进行光刻工艺,以光刻胶作为掩蔽层进行离子注入形成N+区的步骤中,离子注入时注入的离子为磷。
上述整流器采用沟道型MOS结构,MOS结构与P型区和N+区形成的PN结相并联,避免了JEFT效应,消除了寄生JFET电阻,可以进一步降低整流器的正向导通压降。该整流器采用沟道型MOS结构可以使单位面积内的沟道密度大大增加,从而降低了芯片的面积,降低了器件的成本。上述整流器制造方法采用了保护环光刻板、沟槽光刻板、源区光刻板和金属光刻板共四块光刻板,工艺过程中只用了一次高温推结过程,因此该整流器制造方法具有工艺简单、制造成本低的优点。
附图说明
图1为一个实施方式的整流器示意图;
图2为图1所示的整流器的其中一个整流二极管剖面示意图;
图3为一个实施方式的整流器制造流程图;
图4~12为图1所示的整流器制造方法流程中对应的整流器的结构示意图。
具体实施方式
实施例1
请参考图1和图2,一个实施方式提供一种整流器100。该整流器100包括元胞区域130和位于元胞区域130周围的保护环区域120。元胞区域130包括多个整流二极管110。保护环区域120包括多个保护环,保护环能够起到提高该整流器100耐压的作用。其中,参考图2,整流二极管110包括衬底111、位于衬底111上的外延层112、位于外延层112上的P型区113、贯穿所述P型区113的沟槽115、设于沟槽115内的沟道多晶硅115b、位于沟槽115的槽壁与沟道多晶硅115b之间的氧化层115a、位于P型区113内且位于沟槽115两侧的N+区114、位于P型区113、N+区114和沟道多晶硅115b上的正面金属层116以及位于衬底111背面的背面金属层117。外延层112的厚度为2~20微米,外延层112的电阻率为0.5~5Ω·cm。
使用时该整流器100的正面金属层116作为阳极,背面金属层117作为阴极。该整流器100采用沟道型MOS结构,MOS结构与P型区113和N+区114形成的PN结相并联。这样该整流器100可以避免常用的整流器采用平面型MOS结构而产生的JEFT效应,从而消除了寄生JFET电阻,进一步降低该整流器100的正向导通压降。该整流器100结合了MOS器件及PN型二极管的优势,具有低正向导通压降以及高阻断电压的特点。解决了PN型二极管高开启电压以及肖特基二极管低反向耐压的电流泄漏问题。另外,由于采用沟道型MOS结构,该整流器100单位面积内的沟道密度大大增加,从而降低了芯片的面积,降低了器件的成本。
实施例2
请参考图3,另一个实施方式提供一种整流器100制造方法。该整流器100制造方法包括以下步骤。
步骤S110,提供衬底111并在所述衬底111上外延生长一层外延层112。请参考图4,该整流器100所使用的衬底111为N型衬底111,晶向为<100>,外延层112为N型外延层112。外延层112的厚度为2~20微米,外延层112的电阻率为0.5~5Ω·cm。此处外延层112的厚度和电阻率是根据实际的耐压需要进行设计的。另外,外延层112的上方还具有一层氧化层115a,该层氧化层115a可以起到防止离子注入时对外延层112造成损失的作用。
步骤S120,采用保护环光刻板进行光刻工艺,以光刻胶118作为掩蔽层进行离子注入形成保护环121。此处的保护环121的数量可以根据实际的耐压需要进行设计,并不以图中的数量为限。离子注入时所注入的离子为硼。
步骤S140,采用沟槽光刻板进行光刻工艺,以光刻胶118作为掩蔽层进行离子注入形成N+区114。请参考图6,光刻工艺需要先后进行涂胶、曝光显影、刻蚀氧化层115a等步骤从而暴露出需要进行沟槽115刻蚀的区域,然后利用光刻胶118作为掩膜或掩蔽层进行离子注入,形成N+区114。在该步骤S140中,离子注入时注入的离子为磷。所形成的N+区114将作为MOS结构的源极和漏极。
步骤S150,利用光刻胶118作为掩蔽层进行刻蚀形成沟槽115。请参考图7,此处的沟槽115深度较深,其深度大于N+区114的厚度。
步骤S160,去除光刻胶118生长一层氧化层115a,并淀积一层多晶硅119。请参考图8,此处的氧化层115a覆盖沟槽115的槽壁并覆盖外延层112。氧化层115a上将再覆盖一次多晶硅119。此处的多晶硅119为掺杂多晶硅。从图8中可以看到沟槽115内的氧化层115a位于沟道多晶硅115b和沟槽115的槽壁之间。沟槽115内的氧化层115a和沟道多晶硅115b将作为MOS结构的栅极的一部分。
步骤S170,刻蚀掉多余的多晶硅形成沟道多晶硅115b。如图9所示,主要是蚀刻掉沟槽115外面的多晶硅119。
步骤S180,采用源区光刻板刻蚀掉部分氧化层115a,进行离子注入形成P型区113,P型区113的厚度小于沟槽115的深度。请参考图10和图11,该步骤S180中所注入的离子为硼离子,且硼离子是分两步进行注入的。第一次硼离子注入时的注入能量为60~120KeV,注入剂量为1e11~1e14/cm2。此处硼离子注入主要是为了形成P型区113。第二次硼离子注入时的注入能量20~40KeV,注入剂量为1e14~1e15/cm2。此处硼离子注入主要是为了后续工艺能够形成良好的欧姆接触。该步骤S180中,在进行离子注入时可以以氧化层115a或者光刻胶118作为掩蔽层。
步骤S190,对P型区113进行快速热处理,激活P型区113内注入的离子。该步骤S190为快速热退火步骤。
步骤S210,进行正面金属溅射并采用金属光刻板进行刻蚀形成正面金属层116。如图12所示。
步骤S220,对衬底111背面进行减薄处理并溅射金属形成背面金属层117。如图12所示。
经过上述步骤就完成了整流器100的制造。该整流器100在制造过程中一共采用了四张光刻版,按照工艺流程的顺序依次为保护环光刻板、沟槽光刻板、源区光刻板和金属光刻板。该整流器100在制造过程中进行的主要离子注入过程有形成保护环121时的硼注入,形成N+区114时的磷注入,形成P型区113时的硼注入。该整流器100在制造过程中进行了一次高温推结的热过程,高温推结热过程是在形成保护环121时采用的。因此,该整流器100制造方法具有工艺简单、制造成本低的优点。
以上所述实施例仅表达了本发明的几种实施方式,其描述较为具体和详细,但并不能因此而理解为对本发明专利范围的限制。应当指出的是,对于本领域的普通技术人员来说,在不脱离本发明构思的前提下,还可以做出若干变形和改进,这些都属于本发明的保护范围。因此,本发明专利的保护范围应以所附权利要求为准。
Claims (7)
1.一种整流器制造方法,其特征在于,包括以下步骤:
提供衬底并在所述衬底上外延生长一层外延层;所述外延层的厚度为2~20微米,所述外延层的电阻率为0.5~5Ω·cm;
采用保护环光刻板进行光刻工艺,以光刻胶作为掩蔽层进行离子注入形成保护环;
去除光刻胶,淀积一层氧化层,并对保护环进行高温推结;
采用沟槽光刻板进行光刻工艺,以光刻胶作为掩蔽层进行离子注入形成N+区;
利用光刻胶作为掩蔽层进行刻蚀形成沟槽;
去除光刻胶生长一层氧化层,并淀积一层多晶硅;
刻蚀掉多余的多晶硅形成沟道多晶硅;
采用源区光刻板刻蚀掉部分氧化层,进行离子注入形成P型区,所述P型区的厚度小于所述沟槽的深度;
对P型区进行快速热处理,激活P型区内注入的离子;
进行正面金属溅射并采用金属光刻板进行刻蚀形成正面金属层作为阳极;
对衬底背面进行减薄处理并溅射金属形成背面金属层作为阴极。
2.根据权利要求1所述的整流器制造方法,其特征在于,所述采用源区光刻板刻蚀掉部分氧化层,进行离子注入形成P型区,所述P型区的厚度小于所述沟槽的深度的步骤中,所注入的离子为硼离子,所述硼离子是分两步进行注入的。
3.根据权利要求2所述的整流器制造方法,其特征在于,第一次硼离子注入时的注入能量为60~120KeV,注入剂量为1e11~1e14/cm2;第二次硼离子注入时的注入能量20~40KeV,注入剂量为1e14~1e15/cm2。
4.根据权利要求3所述的整流器制造方法,其特征在于,所述采用源区光刻板刻蚀掉部分氧化层,进行离子注入形成P型区,所述P型区的厚度小于所述沟槽的深度的步骤中,进行离子注入时以氧化层或者光刻胶作为掩蔽层。
5.根据权利要求4所述的整流器制造方法,其特征在于,所述提供衬底并在所述衬底上外延生长一层外延层的步骤中,所述衬底为N型衬底,晶向为<100>,所述外延层为N型外延层。
7.根据权利要求6所述的整流器制造方法,其特征在于,所述采用沟槽光刻板进行光刻工艺,以光刻胶作为掩蔽层进行离子注入形成N+区的步骤中,离子注入时注入的离子为磷。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201310456990.5A CN104517961B (zh) | 2013-09-29 | 2013-09-29 | 整流器及其制造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201310456990.5A CN104517961B (zh) | 2013-09-29 | 2013-09-29 | 整流器及其制造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN104517961A CN104517961A (zh) | 2015-04-15 |
CN104517961B true CN104517961B (zh) | 2020-06-05 |
Family
ID=52793027
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201310456990.5A Active CN104517961B (zh) | 2013-09-29 | 2013-09-29 | 整流器及其制造方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN104517961B (zh) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN106711141A (zh) * | 2015-11-13 | 2017-05-24 | 无锡华润华晶微电子有限公司 | 整流器及其制造方法 |
CN113193042A (zh) * | 2021-04-28 | 2021-07-30 | 北京工业大学 | 具有内嵌沟道二极管的分离栅mos结构 |
CN116598343A (zh) * | 2023-07-18 | 2023-08-15 | 深圳平创半导体有限公司 | 沟槽型碳化硅二极管器件结构及其制作方法 |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103117308A (zh) * | 2013-02-07 | 2013-05-22 | 上海新进半导体制造有限公司 | 一种沟槽mosfet功率整流器件及其制造方法 |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6593620B1 (en) * | 2000-10-06 | 2003-07-15 | General Semiconductor, Inc. | Trench DMOS transistor with embedded trench schottky rectifier |
GB0118000D0 (en) * | 2001-07-24 | 2001-09-19 | Koninkl Philips Electronics Nv | Manufacture of semiconductor devices with schottky barriers |
US6621107B2 (en) * | 2001-08-23 | 2003-09-16 | General Semiconductor, Inc. | Trench DMOS transistor with embedded trench schottky rectifier |
JP3927111B2 (ja) * | 2002-10-31 | 2007-06-06 | 株式会社東芝 | 電力用半導体装置 |
US7750412B2 (en) * | 2008-08-06 | 2010-07-06 | Fairchild Semiconductor Corporation | Rectifier with PN clamp regions under trenches |
US20100264488A1 (en) * | 2009-04-15 | 2010-10-21 | Force Mos Technology Co. Ltd. | Low Qgd trench MOSFET integrated with schottky rectifier |
CN101853850B (zh) * | 2010-03-17 | 2011-10-26 | 无锡新洁能功率半导体有限公司 | 一种超势垒半导体整流器件及其制造方法 |
CN102254944A (zh) * | 2010-05-21 | 2011-11-23 | 上海新进半导体制造有限公司 | 一种沟槽mosfet功率整流器件及制造方法 |
CN102315220A (zh) * | 2010-07-01 | 2012-01-11 | 力士科技股份有限公司 | 一种半导体集成电路及其制造方法 |
US20120175700A1 (en) * | 2011-01-06 | 2012-07-12 | Force Mos Technology Co., Ltd. | Trench mos rectifier |
CN102751314A (zh) * | 2011-04-19 | 2012-10-24 | 朱江 | 一种沟槽mos结构半导体装置及其制备方法 |
-
2013
- 2013-09-29 CN CN201310456990.5A patent/CN104517961B/zh active Active
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103117308A (zh) * | 2013-02-07 | 2013-05-22 | 上海新进半导体制造有限公司 | 一种沟槽mosfet功率整流器件及其制造方法 |
Also Published As
Publication number | Publication date |
---|---|
CN104517961A (zh) | 2015-04-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6662429B2 (ja) | 逆導通型絶縁ゲートバイポーラトランジスタの製造方法および逆導通型絶縁ゲートバイポーラトランジスタ | |
US9252211B2 (en) | Semiconductor device and manufacturing method thereof | |
KR101638754B1 (ko) | 반도체 장치 | |
EP2701201B1 (en) | Semiconductor device | |
EP2630663B1 (en) | Improved Schottky rectifier and method of fabricating thereof | |
US9825164B2 (en) | Silicon carbide semiconductor device and manufacturing method for same | |
US20150357405A1 (en) | Semiconductor device | |
EP2242107A1 (en) | Semiconductor device | |
CN111164762B (zh) | 肖特基二极管与mosfet的集成 | |
US20150279983A1 (en) | Semiconductor device | |
CN104576361B (zh) | 功率二极管的制备方法 | |
US8835935B2 (en) | Trench MOS transistor having a trench doped region formed deeper than the trench gate | |
CN206697484U (zh) | Igbt半导体器件以及半导体器件 | |
US20170352722A1 (en) | Semiconductor rectifier and manufacturing method thereof | |
CN104517961B (zh) | 整流器及其制造方法 | |
JP2019216223A (ja) | 半導体装置 | |
CN111211168A (zh) | 一种rc-igbt芯片及其制造方法 | |
KR101360070B1 (ko) | 반도체 소자 및 그 제조 방법 | |
KR20180104236A (ko) | 전력 반도체 소자의 제조 방법 | |
US9502534B2 (en) | Preparation method for power diode | |
CN106409827A (zh) | 一种整流器件及其制备方法 | |
US20090057770A1 (en) | Semiconductor device and method of fabricating the same | |
CN108598153B (zh) | 软恢复功率半导体二极管及其制备方法 | |
JP2006190730A (ja) | 逆阻止型絶縁ゲート形バイポーラトランジスタの製造方法 | |
CN107579120B (zh) | 功率二极管的制备方法和功率二极管 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
TA01 | Transfer of patent application right | ||
TA01 | Transfer of patent application right |
Effective date of registration: 20170926 Address after: 214028 Xinzhou Road, Wuxi national hi tech Industrial Development Zone, Jiangsu, China, No. 8 Applicant after: Wuxi Huarun Shanghua Technology Co., Ltd. Address before: 214028 Xinzhou Road, Wuxi national hi tech Industrial Development Zone, Jiangsu, China, No. 8 Applicant before: Wuxi CSMC Semiconductor Co., Ltd. |
|
GR01 | Patent grant | ||
GR01 | Patent grant |