CN103117308A

CN103117308A - 一种沟槽mosfet功率整流器件及其制造方法

Info

Publication number: CN103117308A
Application number: CN2013100493095A
Authority: CN
Inventors: 龙涛; 王乙明; 金钟元
Original assignee: BCD Semiconductor Manufacturing Ltd
Current assignee: BCD Semiconductor Manufacturing Ltd
Priority date: 2013-02-07
Filing date: 2013-02-07
Publication date: 2013-05-22

Abstract

本发明提供了一种沟槽MOSFET功率整流器件及其制作方法。该器件的衬底之上的外延层包括第一区域和围绕第一区域的第二区域，通过在第一区域形成若干个第一沟槽，在第二区域形成至少一个包围第一沟槽的第二导电类型的终端保护环，该终端保护环的底部在外延层内的位置低于第一沟槽的底部在外延层内的位置。由于外延层的第二区域围绕外延层的第一区域，所以该终端保护环能够将第一沟槽底部角落包围。当第一沟槽周围存在高反向电压下的高电场强度时，第二导电类型的终端保护环将第一沟槽底部角落包围，提高了第一沟槽底部角落承受高反向电压下的高电场强度的能力。

Description

一种沟槽MOSFET功率整流器件及其制造方法

技术领域

本发明涉及半导体领域，特别是涉及一种沟槽MOSFET功率整流器件及其制造方法。

背景技术

目前，常用的沟槽MOSFET功率整流器件大多采用美国专利5818084公开的一种沟槽MOSFET结构整流器。如图1，MOSFET结构10中源区13和栅区12连接在一起，寄生二极管连接源区12和漏区14。这种结构器件主要用于传统二极管或MOSFET分流以防止由于PN结正偏时的少子存储导致突发击穿和闩锁效应。因而，这种结构的沟槽侧壁和底部有相同的均匀薄氧化层。为形成低的阈值电压V_th,沟槽的侧壁需要具有薄的氧化层。由于沟槽的侧壁氧化层和底部氧化层具有相同的厚度，所以沟槽底部氧化层的厚度也很薄，但是薄的底部氧化层不能承受高的反向电压下的高电场强度。如果将这种结构器件应用于功率整流，沟槽底部角落将承受高反向电压下的高电场强度，造成漏电流增大。

因此，如何提供一种沟槽MOSFET功率整流器件及制造方法，实现沟槽底部角落能够承受高反向电压下高的电场强度，是本领域技术人员需要解决的技术问题。

发明内容

有鉴于此，本发明提供了一种沟槽MOSFET功率整流器件及其制造方法，实现沟槽MOSFET功率整流器件的沟槽底部角落能够承受高反向电压下高的电场强度。

为了解决上述技术问题，本发明采用的技术方案如下：

一种沟槽MOSFET功率整流器件，其特征在于，包括，

第一导电类型的衬底；

位于所述衬底第一表面之上的外延层，所述外延层包括第一区域和围绕所述第一区域的第二区域；

位于所述外延层的第一区域的若干个第一沟槽，所述第一沟槽从所述外延层的表面延伸至所述外延层内部；其中，所述第一沟槽之间通过台面区域隔开，所述第一沟槽内填充有掺杂多晶硅，形成栅多晶硅；

位于所述台面区域表面的第一导电类型的源区；

位于所述源区下方的第二导电类型的体区；

至少一个位于所述第二区域的包围所述第一沟槽的第二导电类型的终端保护环，所述终端保护环从所述外延层的表面延伸至所述外延层内部，且所述终端保护环的底部的位置低于所述第一沟槽底部的位置；

位于所述外延层的表面上方且与所述源区、所述体区、所述栅多晶硅形成欧姆接触的第一电极；

位于所述衬底的第二表面下方的第二电极，所述第二表面与所述第一表面相对；

其中，所述第一导电类型和所述第二导电类型相反。

进一步地，所述终端保护环的底部位置比所述第一沟槽的底部位置低0.3~3μm。

进一步地，所述第一导电类型为N型，所述第二导电类型为P型。

一种沟槽MOSFET功率整流器件的制造方法，其特征在于，包括：

提供第一导电类型的衬底；

在所述衬底的第一表面之上生长一外延层，所述外延层包括第一区域和围绕所述第一区域的第二区域；

在所述外延层的表面之上形成场氧化层；

确定第一沟槽区域并在所述外延层的第一区域形成若干个所述第一沟槽，所述第一沟槽从所述外延层的表面延伸至所述外延层的内部，所述第一沟槽之间由台面区域隔开；

在所述第一沟槽内填充多晶硅，形成多晶硅栅；

在所述外延层的第二区域形成至少一个包围所述第一沟槽的第二导电类型的终端保护环，所述终端保护环从所述外延层的表面延伸至所述外延层内，且所述终端保护环的底部的位置低于所述第一沟槽底部的位置；

在所述台面区域下方区域形成第二导电类型的体区；

在所述台面区域表面形成第一导电类型的源区；

在所述源区和所述多晶硅栅上方形成通孔；

在所述外延层的表面之上形成第一电极，所述第一电极通过所述通孔与所述源区、所述体区、所述栅多晶硅形成欧姆接触；

在所述衬底的第二表面下方形成第二电极，所述衬底的第二表面与所述外延层的第一表面相对；

其中，所述第一导电类型和所述第二导电类型相反。

进一步地，所述终端保护环的底部位置比所述第一沟槽底部位置低0.3~3μm。

进一步地，形成所述第二导电类型的终端保护环时，采用的能量为20~300KeV。

进一步地，形成所述第二导电类型的终端保护环时，激活温度为1000~1200°C。

进一步地，形成所述第二导电类型的终端保护环时，激活时间为1~2小时。

进一步地，所述通孔延伸至所述源区和第一沟槽内部，所述通孔延伸至所述源区和第一沟槽的内部深度为0.1~0.6μm。

本发明衬底之上的外延层包括第一区域和围绕第一区域的第二区域，通过在第一区域形成若干个第一沟槽，在第二区域形成至少一个包围第一沟槽的第二导电类型的终端保护环，该终端保护环的底部在外延层内的位置低于第一沟槽的底部在外延层内的位置。由于外延层的第二区域围绕外延层的第一区域，所以该终端保护环能够将第一沟槽底部角落包围。当第一沟槽周围存在高反向电压下的高电场强度时，第二导电类型的终端保护环将第一沟槽底部角落包围，提高了第一沟槽底部角落承受高反向电压下的高电场强度的能力。

附图说明

为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。

图1是现有技术中应用功率整流器件的电路图；

图2是本发明实施例所述沟槽MOSFET功率整流器件的平面图；

图3是本发明实施例所述沟槽MOSFET功率整流器件制造方法流程图；

图4-图22是本发明实施例所述沟槽MOSFET功率整流器件制造方法对应的示意性剖面图。

为了便于理解本发明，下面对附图标记做一说明：

20：衬底，21：外延层，22：场氧化层，23：外延层的表面，30：第一沟槽，31：栅氧化层，33：台面区域，42：多晶硅栅，51：终端保护环，52：光刻胶，53：体区，54：源区，55：二氧化硅氧化层，60：通孔，61：钨，70：第一电极，71：第二电极。

具体实施方式

为了便于本领域技术人员的理解，下面结合附图具体说明所述沟槽MOSFET功率整流器件制造方法及沟槽MOSFET功率整流器件的具体结构。

在下面的描述中阐述了很多具体细节以便于充分理解本发明，但是本发明还可以采用其他不同于在此描述的其它方式来实施，本领域技术人员可以在不违背本发明内涵的情况下做类似推广，因此本发明不受下面公开的具体实施例的限制。

其次，本发明结合示意图进行详细描述，在详述本发明实施例时，为便于说明，表示器件结构的剖面图会不依一般比例作局部放大，而且所述示意图只是示例，其在此不应限制本发明保护的范围。此外，在实际制作中应包含长度、宽度及深度的三维空间尺寸。

本发明实施例中制作沟槽MOSFET功率整流器件的衬底上的外延层包括两个区域：第一区域和围绕第一区域的第二区域。其中，第一区域为器件区域，第二区域为终端保护环区域。参见图2，图2是本发明实施例所述的沟槽MOSFET功率整流器件的平面图。从该图中看出，第二导电类型的终端保护环51位于外延层的外围区域，其器件如器件部件体区53位于该外延层的中间区域。

请参阅图3-图22。图3是本发明实施例所述沟槽MOSFET功率整流器件制造方法流程图，图4-图22是本发明实施例所述沟槽MOSFET功率整流器件制造方法对应的示意性剖面图。结合图3至图22对本发明实施例进行描述。

本发明实施例所述的沟槽MOSFET功率整流器件的制造方法，包括以下步骤，

S101、提供N型掺杂的衬底：

提供一N型掺杂的衬底，如图4中所示的衬底20，该衬底20为N型重掺杂衬底。

S102、在衬底的第一表面之上生长一层轻掺杂N型外延层：

采用本领域常规技术手段在衬底20的第一表面之上生长一轻掺杂的N型外延层21，如图5所示。该外延层21包括第一区域和围绕第一区域的第二区域。

S103、在外延层的表面上形成场氧化层：

采用本领域熟知的方法在外延层21的表面23上生长或淀积一层厚度可以为100-1000nm的场氧化层22，该步骤执行后对应的结构示意图请参阅图6。

S104、确定第一沟槽区域并在外延层的第一区域形成若干个第一沟槽：

确定第一沟槽区域并在外延层21的第一区域形成若干个第一沟槽30，该步骤执行后对应的结构示意图请参阅图7。实际上可以这么理解，外延层21的第一区域的大小是由MOSFET功率整流器件的器件来确定的。在外延层的第一区域上制作器件。

第一沟槽30的形成过程可以为：首先通过光刻掩膜在场氧化层22上形成一层带图形光刻胶（图7未示出），并通过腐蚀工艺去除图形中的场氧化层22。然后去除光刻胶层，通过反应离子刻蚀法在外延层21内部蚀刻出若干个第一沟槽30并形成台面区域33，第一沟槽30之间通过台面区域33隔开。

参阅图8，该图示出采用干法或湿法工艺在第一沟槽30的侧壁和底部生长一层均匀的栅氧化层31，该栅氧化层31的厚度可以为50-

需要说明的是，本实施例中，第一沟槽30的侧壁和底部的栅氧化层的厚度可以相等，也可以不相等。为了使第一沟槽30形成较低的阈值电压V_th，且为了实现第一沟槽底部角落能够承受高电场强度，优选，底部的栅氧化层31的厚度大于侧壁的栅氧化层31的厚度。

S105、向第一沟槽内填充多晶硅，形成多晶硅栅：

参见图9，采用N型掺杂的多晶硅淀积填充到第一沟槽30内，该N型掺杂多晶硅覆盖整个场氧化层22的表面。填充到第一沟槽30内的N型掺杂多晶硅的厚度可以为10-80nm。然后，参见图10，通过等离子体刻蚀去除覆盖在场氧化层22的N型掺杂多晶硅，在第一沟槽30内部形成多晶硅栅42。

S106、在外延层的第二区域形成至少一个P型终端保护环：

参见图11，采用光刻胶52将外延层21第一区域之上的场氧化层22覆盖，以光刻胶为掩膜，去除外延层21第二区域之上的场氧化层22。

参见图12，将P型杂质硼从外延层21的表面23注入到外延层21的第二区域，采用的能量为20-300KeV，剂量为E13-16/cm²。然后激活并推进该P型硼杂质以形成P型终端保护环51，参见图13。需要说明的是，为了使P型终端保护环51能够到达比第一沟槽30的底部位置还要低的位置，需要采用较高的激活温度和较长的时间，本实施例中采用的激活温度为1000~1200°C，时间为1~2小时。

最终，该P型终端保护环51能够包围第一沟槽30，且该P型终端保护环51从该外延层的表面23延伸至所述外延层21内部，且所述终端保护环51的底部的位置比所述第一沟槽30底部的位置更深，较优地，深0.3~3μm。由于，P型终端保护环51位于第一沟槽30的周围，且P型终端保护环51的底部位置比第一沟槽30的底部位置低，所以，P型终端保护环51能够将第一沟槽30底部角落包围，形成一个对第一沟槽30底部角落的保护环。这样，在高反向电压下的高电场强度下，由于终端保护环51的存在，第一沟槽30底部角落不会直接接触高电场强度，第一沟槽30底部角落能够承受高的电场强度。所以即使在高反向电压下的高电场强度的情况下，制造的该沟槽MOSFET功率整流器件也不会漏电，所以该实施例提供的P型终端保护环提高了第一沟槽底部角落承受高反向电压下的高电场强度的能力，减少了器件漏电的可能，提高了器件的性能。

需要说明的是，该终端保护环51不限于本实施示例的一个的情形，该终端保护环51可以为一个也可以为多个，例如2个、3个、5个等等。终端保护环越多，对第一沟槽的保护作用越强。

此外，还可以在第一区域形成该终端保护环51，且该终端保护环51包围第一区域的一个或若干个第一沟槽30，从而形成对尽可能多的甚至每个沟槽均进行保护，从而进一步提高沟槽底部承受高反向电压下的高电场强度的能力，减少漏电流。

S107、在台面区域下方区域形成P型体区：

参见图14，以光刻胶图形52为掩膜，向外延层21的第一区域注入硼杂质，注入能量为20-300KeV，剂量比形成终端保护环时的剂量要低，一般为E12~15/cm²，以在台面区域33的下方区域形成P型体区53。

S108、在台面区域的表面形成N型源区：

步骤S107完成后，继续在外延层21的第一区域注入砷或磷杂质以在台面区域33的表面区域形成源区54，参阅图15。该过程中注入计量为E13-16/cm²，注入能量为10-60KeV。

然后，去除光刻胶，采用加热的方法，激活S106步骤注入的硼杂质和S107步骤注入的砷或磷杂质，以最终分别形成P型体区53和N型源区54，参见图16。

S109、在外延层的表面上形成二氧化硅层：

参阅图17，采用化学气相沉积或本领域常规的其它方法在外延层21的第一表面23上淀积一层二氧化硅层55。

S110、在二氧化硅层内形成通孔：

在二氧化硅层55的表面上涂覆光刻胶（图18中未示出），采用光刻胶图形为掩膜，在二氧化硅层55上确定并形成通孔60，如图18所示。所述通孔60从二氧化硅层55的表面延伸到源区54与体区53形成欧姆接触，但是通孔60深入到源区54的内部很少一部分，通孔60深入源区54的长度在0.1~0.6μm。

然后参阅图19，通过BF₂离子注入实现通孔60与P形体区53形成良好的欧姆接触。BF₂需要快速热退火工艺进行激活。

S111、淀积金属钨，填充通孔：

具体地，参见图20，采用本领域常规的技术手段在通孔60内和二氧化硅氧化层55表面上淀积金属钨61。该金属钨61在二氧化硅氧化层55表面上的厚度大约为1000~随后，参见图21，刻蚀掉淀积在二氧化硅氧化层55表面上的金属钨61，仅在通孔60的内部留下金属钨。

S112、在通孔和二氧化硅氧化层之上形成第一电极，在衬底的第二表面上形成第二电极：

参见图22，采用Ti、TiN、Al、Ni、Ag等金属或金属化合物或其复合物在通孔60和二氧化硅氧化层55之上形成第一电极70，该第一电极70与N型源区54、P型体区53以及栅多晶硅42形成良好的欧姆接触。同样，采用Ti、TiN、Al、Ni、Ag等金属或金属化合物或其复合物在衬底20的第二表面形成第二电极71。本实施例形成电极的方法可以采用本领域常规技术手段，本领域技术人员很容易地获知，在此不再赘述。

需要说明的是，上述实施例示例出先在外延层21的第二区域形成至少一个P型终端保护环51，然后再在外延层21的第一区域形成体区53和源区54。实际上，也可以先在外延层21的第一区域形成体区53和源区54，然后再在外延层21的第二区域形成至少一个P型终端保护环51，即现行的步骤S106可以放在步骤S108之后。

上述实施例以衬底的导电类型为N型为例进行说明，实际上，当衬底的导电类型为P型时，同样适用于本发明的构思。当衬底的导电类型为P型时，此时，源区54的导电类型相应地变为P型，而位于源区54下方的体区53和终端保护环51的导电类型也相应地变为N型。

以上对本发明所提供的沟槽MOSFET功率整流器件及其制造方法，进行了详细介绍，本文中应用了具体个例对本发明的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本发明的方法及其核心思想；同时，对于本领域的一般技术人员，依据本发明的思想，在具体实施方式及应用范围上均会有改变之处，综上所述，本说明书内容不应理解为对本发明的限制。

Claims

1.一种沟槽MOSFET功率整流器件，其特征在于，包括，

第一导电类型的衬底；

位于所述台面区域表面的第一导电类型的源区；

位于所述源区下方的第二导电类型的体区；

其中，所述第一导电类型和所述第二导电类型相反。

2.根据权利要求1所述的沟槽MOSFET功率整流器件，其特征在于，所述终端保护环的底部位置比所述第一沟槽的底部位置低0.3~3μm。

3.根据权利要求1所述的沟槽MOSFET功率整流器件，其特征在于，所述第一导电类型为N型，所述第二导电类型为P型。

4.一种沟槽MOSFET功率整流器件的制造方法，其特征在于，包括：

提供第一导电类型的衬底；

在所述外延层的表面之上形成场氧化层；

在所述第一沟槽内填充多晶硅，形成多晶硅栅；

在所述台面区域下方区域形成第二导电类型的体区；

在所述台面区域表面形成第一导电类型的源区；

在所述源区和所述多晶硅栅上方形成通孔；

其中，所述第一导电类型和所述第二导电类型相反。

5.根据权利要求4所述的制造方法，其特征在于，所述终端保护环的底部位置比所述第一沟槽底部位置低0.3~3μm。

6.根据权利要求4所述的制造方法，其特征在于，形成所述第二导电类型的终端保护环时，采用的能量为20~300KeV。

7.根据权利要求4所述的制造方法，其特征在于，形成所述第二导电类型的终端保护环时，激活温度为1000~1200°C。

8.根据权利要求4所述的制造方法，其特征在于，形成所述第二导电类型的终端保护环时，激活时间为1~2小时。

9.根据权利要求4所述的制造方法，其特征在于，所述第一导电类型为N型，所述第二导电类型为P型。

10.根据权利要求4所述的制造方法，其特征在于，所述通孔延伸至所述源区和第一沟槽内部，所述通孔延伸至所述源区和第一沟槽的内部深度为0.1~0.6μm。