CN108962748B - Igbt器件的形成方法及其结构 - Google Patents
Igbt器件的形成方法及其结构 Download PDFInfo
- Publication number
- CN108962748B CN108962748B CN201710375319.6A CN201710375319A CN108962748B CN 108962748 B CN108962748 B CN 108962748B CN 201710375319 A CN201710375319 A CN 201710375319A CN 108962748 B CN108962748 B CN 108962748B
- Authority
- CN
- China
- Prior art keywords
- semiconductor substrate
- dielectric layer
- forming
- ion implantation
- igbt device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims abstract description 119
- 239000000758 substrate Substances 0.000 claims abstract description 78
- 239000004065 semiconductor Substances 0.000 claims abstract description 77
- 238000005468 ion implantation Methods 0.000 claims abstract description 69
- 230000003647 oxidation Effects 0.000 claims abstract description 55
- 238000007254 oxidation reaction Methods 0.000 claims abstract description 55
- -1 argon ions Chemical class 0.000 claims description 16
- 150000002500 ions Chemical class 0.000 claims description 10
- 238000005530 etching Methods 0.000 claims description 9
- XKRFYHLGVUSROY-UHFFFAOYSA-N argon Substances [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 claims description 7
- 229910052786 argon Inorganic materials 0.000 claims description 7
- 239000001301 oxygen Substances 0.000 claims description 7
- 229910052760 oxygen Inorganic materials 0.000 claims description 7
- 229910052710 silicon Inorganic materials 0.000 claims description 5
- 239000010703 silicon Substances 0.000 claims description 5
- 230000007547 defect Effects 0.000 claims description 4
- 238000005280 amorphization Methods 0.000 claims description 3
- 229910052732 germanium Inorganic materials 0.000 claims description 3
- 239000000463 material Substances 0.000 claims description 3
- 230000001590 oxidative effect Effects 0.000 claims description 3
- 238000010586 diagram Methods 0.000 description 8
- 241000293849 Cordylanthus Species 0.000 description 6
- 238000002513 implantation Methods 0.000 description 5
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 4
- 229910021419 crystalline silicon Inorganic materials 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 3
- 229920002120 photoresistant polymer Polymers 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 229910021417 amorphous silicon Inorganic materials 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000005669 field effect Effects 0.000 description 2
- 238000002955 isolation Methods 0.000 description 2
- 230000010355 oscillation Effects 0.000 description 2
- 230000003071 parasitic effect Effects 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 1
- 230000005288 electromagnetic effect Effects 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 230000000750 progressive effect Effects 0.000 description 1
- 229920006395 saturated elastomer Polymers 0.000 description 1
- 230000003746 surface roughness Effects 0.000 description 1
- 230000003313 weakening effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66234—Bipolar junction transistors [BJT]
- H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
- H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
Abstract
本发明提供了一种IGBT器件的形成方法及其结构，所述IGBT器件中具有多个功能元胞以及位于多个功能元胞之间的冗余元胞，其形成方法包括：对用于形成冗余元胞的第一区域的半导体衬底上执行离子注入工艺；以及，执行第一氧化工艺，以在所述第一区域的半导体衬底上形成介质层。即，通过执行离子注入工艺后，可有效提高第一区域的半导体衬底的氧化速率，进而可形成一厚度较厚以及厚度更为均匀的介质层，从而可有效改善IGBT器件中栅极和集电极之间的电容Cgc。并且，通过离子注入和第一氧化工艺相结合所形成的介质层还具有更小的尺寸，减小了所述冗余元胞所占用的面积，大大改善了IGBT器件的导通压降。
Description
技术领域
本发明涉及半导体制造技术领域，特别涉及一种IGBT器件的形成方法及其结构。
背景技术
绝缘栅双极晶体管(IGBT，Insulated Gate Bipolar Transistor)是新型的大功率器件，它集MOSFET栅极电压控制特性和双极型晶体管低导通电阻特性于一身，改善了器件耐压和导通电阻相互牵制的情况。其中，IGBT器件通常包括平面型IGBT器件和沟槽型IGBT器件。对于平面型IGBT器件而言，每个元胞之间存在有寄生的结型场效应晶体管(Junction Field Effect Transistor，JFET)区，JFET电阻是器件电阻的重要组成部分，也是削弱IGBT器件电导调制效果的重要因素。因此，为了降低器件中体的饱和导通压降，可采用沟槽式结构消除寄生JFET区，以有效地降低器件整体的导通压降。
传统沟槽型IGBT器件的电流密度大，存在抗短路能力差的缺点。因此需要通过降低沟道密度来减小饱和电流密度，以提高其抗短路能力。通常采用增加功能元胞的间距的方法，即，在多个功能元胞之间形成一冗余元胞(dummy cell)，所述冗余元胞与所述功能元胞之间通过栅电极连接，以有效地降低沟道密度。然而，这种方式却极易使栅极和集电极之间的电容Cgc增加，从而导致Cge：Cgc的比例变小，而Cge：Cgc比例的失调，会进一步加剧器件在开启和关断过程中的震荡强度，引起整个线路的振荡和电磁效应剧增，最终导致器件和电路系统失效。
因此，在保证IGBT器件的抗短路能力的基础上，如何对器件的Cgc性能进一步优化至关重要。
发明内容
本发明的目的在于提供一种IGBT器件的形成方法，以解决现有的IGBT器件中在改善器件的抗短路能力时，极易导致IGBT器件中栅极与集电极之间的电容增大的问题。
为解决上述技术问题，本发明提供一种IGBT器件的形成方法，所述IGBT器件中具有多个功能元胞以及位于多个功能元胞之间的冗余元胞，其形成方法包括：
提供一半导体衬底，所述半导体衬底上定义有用于形成所述冗余元胞的第一区域以及用于形成所述功能元胞的第二区域；
对所述第一区域的半导体衬底执行离子注入工艺，在所述半导体衬底中形成离子注入区；
执行第一氧化工艺，以使所述离子注入区被氧化形成介质层。
可选的，所述离子注入工艺为非晶化离子注入，使所述离子注入区的半导体衬底非晶化。
可选的，所述离子注入工艺中的注入离子为氩离子、硅离子或锗离子。
可选的，所述离子注入工艺中的注入离子为氧离子。
可选的，所述IGBT器件的形成方法还包括：
对所述第二区域的半导体衬底进行刻蚀，以在所述第二区域的半导体衬底中形成沟槽；
在所述沟槽的侧壁和底部形成栅氧化层。
可选的，在形成所述沟槽之后以及形成所述栅氧化层之前，还包括：
执行第二氧化工艺，以使所述沟槽的侧壁和底部上的半导体衬底材料被氧化而形成一牺牲氧化层；
去除所述牺牲氧化层，以去除所述沟槽中由于刻蚀而形成的表面缺陷。
可选的，执行所述第一氧化工艺的同时，在所述沟槽的侧壁和底部形成栅氧化层。
可选的，在形成所述介质层以及栅氧化层之后，还包括：
于所述第一区域的介质层上以及所述第二区域的沟槽中形成一栅电极；
于所述栅电极上形成一绝缘层；
于所述绝缘层上形成一发射极电极；
于所述半导体衬底相对于发射极电极的另一表面上形成一集电极。
基于以上所述的IGBT器件的形成方法，本发明还提供了一种IGBT器件结构，包括多个功能元胞以及位于多个功能元胞之间的冗余元胞，其特征在于，所述冗余元胞包括一半导体衬底以及一形成于所述半导体衬底上的介质层，所述介质层由一离子注入区经氧化后而形成。
可选的，所述介质层的特征尺寸为0.8μm～3μm。
可选的，所述功能元胞包括一沟槽以及形成于所述沟槽的侧壁和底部的一栅氧化层。
可选的，所述冗余元胞的介质层上以及所述功能元胞的栅氧化层上均形成有一栅电极，于所述栅电极上依次形成有一绝缘层以及一发射极电极，以及于所述半导体衬底相对于所述发射极电极的另一表面上形成有集电极。
本发明提供的IGBT器件的形成方法中，通过在第一区域的半导体衬底中形成一离子注入区，使离子注入区的半导体衬底在第一氧化工艺中具有更高的氧化速率，进而可形成一厚度较厚以及厚度更为均匀的介质层，从而可有效改善IGBT器件中栅极和集电极之间的电容Cgc。并且，本发明中实现了自对准第一氧化工艺，在形成所述介质层时不需额外预留一定的空间，一方面可有效提高器件的工艺窗口；另一方面，通过离子注入和第一氧化工艺相结合的方式所形成的介质层具有更小的尺寸，进而可使所述冗余元胞所占用的面积更小，有效提高了功能元胞的密集度，大大改善了IGBT器件的导通压降。
进一步的，由于本发明中通过对半导体衬底的选择性离子注入，可实现自对准氧化，从而在执行第一氧化工艺的以形成介质层的同时，还可在该氧化步骤中同时形成栅氧化层，进一步简化工艺，节省成本。
附图说明
图1为现有的一种IGBT器件的结构示意图；
图2为现有的一种IGBT器件中通过LOCOS工艺形成冗余元胞的介质层时的结构示意图；
图3为本发明一实施例中IGBT器件的形成方法的流程示意图；
图4a-4f为本发明一实施例中IGBT器件的形成方法在制备过程中的结构示意图；
图5为本发明一实施例中的IGBT器件结构的示意图。
具体实施方式
如背景技术所述，在沟槽型IGBT器件中，通过在多个功能元胞之间形成一冗余元胞(dummy cell)，以降低沟道密度，进而可改善IGBT器件抗短路能力差的问题。然而，这种方法却也相应的会引起栅极和集电极间的电容Cgc增大，进而影响器件的整体性能。
为能够改善栅极和集电极间的电容Cgc，通常需在冗余元胞中的栅电极和集电极之间形成一厚度较厚介质层。图1为一种IGBT器件的结构示意图，如图1所示，所述IGBT器件具有多个功能元胞10B以及位于多个功能元胞10B之间的冗余元胞10A，所述冗余元胞10A包括一集电极11、一介质层12以及一栅电极13。其中，所述介质层12可采用硅局部氧化隔离工艺(Local Oxidation of Silicon，LOCOS)形成，从而可使冗余元胞中的栅电极13和集电极11之间形成一较厚的介质层12，以降低栅极13和集电极11之间的电容Cgc。
然而，通过LOCOS工艺形成的介质层12中存在有一鸟嘴区，如图2所示，在形成所述介质层12时，从硬掩膜层21的开口暴露出的半导体衬底上会形成一预定厚度的氧化层，同时由于氧的横向扩散，位于硬掩膜层21下方的半导体衬底中也会形成一定厚度的氧化层，即形成所述鸟嘴区(图2中虚线框所示的区域)。由于所述鸟嘴区的存在，在形成所述介质层12的工艺过程中，还需预留一相应的空间以容置所形成的鸟嘴区，从而会使所形成的介质层12需占用较大的面积。即，如图2所示，所述介质层12的尺寸包括鸟嘴区的氧化层的尺寸L1和L3，以及从硬掩膜层21的开口中暴露出的氧化层尺寸L2，即所述介质层的总尺寸为L1+L2+L3。而正是由于所述介质层12需占用的尺寸较大，进而导致IGBT器件中功能元胞的数量下降，引起器件导通压降增加。除此之外，为使所形成的介质层12可达到预定厚度，需在硬掩膜层21中开设一较大的开口尺寸，可见，并不能够通过缩减硬掩膜层21的开口尺寸以减小所形成的介质层12的尺寸。
有鉴于此，本发明提供了一种IGBT的形成方法，其不但是可使所形成的介质层能够达到预定的厚度，并且还可有效减小介质层的尺寸，克服了LOCOS工艺中，由于受到介质层的最小尺寸的限制，而不能够对冗余元胞的面积进行缩减，进而影响IGBT器件的导通压降的问题。
本发明提供的IGBT器件的形成方法，包括：
提供一半导体衬底，所述半导体衬底上定义有用于形成所述冗余元胞的第一区域以及用于形成所述功能元胞的第二区域；
对所述第一区域的半导体衬底执行离子注入工艺，在所述半导体衬底中形成离子注入区；
执行第一氧化工艺，所述离子注入区氧化形成介质层。
本发明通过对第一区域的半导体衬底进行离子注入以形成一离子注入区，从而在第一氧化工艺中有效提高了离子注入区的半导体衬底的氧化速率，进而可形成一较厚的介质层。即，本发明实现了自对准第一氧化工艺，不仅可在保证介质层厚度的基础上，进一步缩减所述介质层的尺寸，并且还可有效增加器件的工艺窗口。
以下结合附图和具体实施例对本发明提出的IGBT器件的形成方法作进一步详细说明。根据下面说明和权利要求书，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。
图3为本发明一实施例中IGBT器件的形成方法的流程示意图，图4a-4f为本发明一实施例中IGBT器件的形成方法在制备过程中的结构示意图。
首先，执行步骤S10，具体参考图4a所示，提供一半导体衬底100，所述半导体衬底100上定义有用于形成冗余元胞的第一区域100A，以及用于形成功能元胞的第二区域100B。本实施例中，所述半导体衬底100为硅衬底。
接着，执行步骤S20，具体参考图4b-4c所示，于所述第二区域100B的半导体衬底中形成沟槽110，以及对所述第一区域100A的半导体衬底执行离子注入工艺。
本实施例中，优先于第二区域100B中形成沟槽110。具体的，形成所述沟槽110可参考如下步骤：首先，于所述半导体衬底100上形成一图形化的掩膜层210；接着，执行蚀刻工艺以形成沟槽110，去除所述掩膜层210，所述蚀刻工艺可采用等离子体蚀刻工艺。优选的方案中，在执行蚀刻工艺之后，接着执行第二氧化工艺，以使所述沟槽110的底部和侧壁上的衬底材料被进一步氧化形成牺牲氧化层，接着，可通过去除所述牺牲氧化层以及掩膜层210，使沟槽110中由于刻蚀而形成的表面缺陷被去除，以形成表面无缺陷的沟槽110。由于在等离子体的作用下，通常会对沟槽的侧壁表面和底部表面造成损伤，因此可通过所述牺牲氧化层，以有效修复蚀刻所造成的损伤。
在形成所述沟槽110之后，再对所述第一区域100A的半导体衬底执行离子注入工艺。具体参考图4c所示：首先，于所述半导体衬底上形成一图形化的光刻胶220，所述图形化的光刻胶220覆盖第二区域100B的半导体衬底100并暴露出第一区域100A的半导体衬底100；接着，执行离子注入工艺,以在所述半导体衬底中形成离子注入区121，去除所述光刻胶220。在后续的第一氧化工艺中，通过对半导体衬底进行离子注入而形成的离子注入区121具有较高的氧化速率，进而可形成厚度较大的介质层。
本实施例中，采用非晶化离子注入，使离子注入区121的半导体衬底非晶化。具体的，所述半导体衬底为晶体硅，执行非晶化离子注入后，第一区域100A的半导体衬底由晶体硅转变为离子注入区121中的非晶硅。如此一来，在后续的氧化步骤中，由于非晶硅的氧化速率大于晶体硅的氧化速率，进而可在第一区域100A的半导体衬底上形成一厚度较厚的介质层。此外，在执行离子注入的过程中，由于受到离子的轰击，增加了半导体衬底的表面粗糙度，因此可进一步提高所述半导体衬底的氧化速率。进一步的，在离子注入工艺中，可通过控制所述离子注入区121的注入浓度，以调整其半导体衬底的氧化速率，例如，通过增加离子注入区121的注入浓度，以提高离子注入区121的半导体衬底的氧化速率。其中，所述非晶化离子注入中所采用的注入离子可以为氩离子(Ar)、硅离子(Si)或锗离子(Ge)。本实施例中，所述离子注入工艺优选采用氩离子，其原因在于，通过将氩离子注入于半导体衬底中，一方面可使半导体衬底的晶体硅非晶化；另一方面，由于氩离子的存在可进一步促进所述半导体衬底的氧化；此外，所述氩离子也不会对器件的性能造成影响。
当然，在其他实施例中，所述离子注入工艺中所采用的注入离子还可以是含氧离子，例如为氧离子(O)。即，将含氧离子注入第一区域100A的半导体衬底中，从而在后续的第一氧化工艺中，可有效提高第一区域100A中离子注入区121的半导体衬底的氧化速率。类似的，在离子注入工艺中，也可通过控制含氧杂质的注入浓度，以对所述半导体衬底的氧化速率进行调整。
接着，执行步骤S30，具体参考图4d所示，执行第一氧化工艺，使所述离子注入区121氧化形成介质层120。由于所述离子注入区121的半导体衬底为执行离子注入后的半导体衬底，因此在相同的氧化条件下，可相应的在离子注入区121的半导体衬底上形成厚度更厚的介质层，从而可有效降低IGBT器件中栅极和集电极之间的电容Cgc。并且，通过对局部区域进行离子注入工艺，实现了自对准氧化，使所形成的介质层120仅在离子注入区121中形成厚度均匀的氧化层，而不会往其他区域延伸，因此，在形成所述介质层120时不需要再额外的预留一定的空间，大大增加了器件的工艺窗口，从而在相同的空间区域内，可形成厚度更为均匀的介质层120，以进一步降低栅极和集电极之间的电容Cgc。即，与采用LOCOS工艺形成的介质层相比，通过离子注入与第一氧化工艺相结合所形成的介质层，其有效隔离区域更大，具有更好的隔离效果，进而可使栅极和集电极之间的电容Cgc更低。
显然，采用自对准第一氧化工艺，还可在保证IGBT器件的Cgc性能的基础上，有效缩减冗余元胞的面积。如上所述，所述介质层120的厚度还可通过调节离子注入的浓度进行控制，因此，通过对介质层120的厚度进行控制以缩减所述介质层120的尺寸，从而可进一步的对冗余元胞的面积进行缩减。即，与采用LOCOS工艺形成介质层相比，通过离子注入工艺和第一氧化工艺相结合所形成的介质层，不仅可满足介质层的厚度需求，同时在进一步缩减所述介质层的尺寸时，也不会导致器件中栅极和集电极之间的电容Cgc增加。也就是说，通过离子注入和第一氧化工艺相结合所形成的介质层可达到更小的工艺尺寸，进而在IGBT器件的整体面积不变的情况下，对所述冗余元胞的面积进行缩减，进而可相应的增加功能元胞的数量，有利于改善IGBT器件的导通压降，提升IGBT器件的性能。
本实施例中，通过步骤S30的第一氧化工艺，同时还在第二区域100B的沟槽110侧壁和底部110形成栅氧化层130。即，将形成介质层120的氧化工艺和形成栅氧化层130的氧化工艺在同一步骤中执行，从而可通过执行一次氧化工艺步骤，以分别形成所述介质层120和所述栅氧化层130，进而可有效简化工艺，节省成本。如上所述，由于第一区域100A的离子注入区121在氧化过程中具有较快的氧化速率，因此可实现自对准第一氧化工艺，以相应的在沟槽110的侧壁和底部上形成厚度较薄的栅氧化层130，以及在第二区域中形成厚度较厚的介质层120。由此可见，与LOCOS工艺相比，自对准第一氧化工艺不需要额外形成一硬掩膜层，使得工艺更为简单。
接着，执行步骤S40，具体参考图4e所示，于所述第一区域100A的介质层120上以及所述第二区域100B的沟槽110中形成栅电极140。所述栅电极140的材质可以为多晶硅。
接着，执行步骤S50，具体参见图4f所示，于所述栅电极140上依次形成一绝缘层170和一发射极电极160，以及于所述半导体衬底相对于发射极电极160的另一表面上形成一集电极150，以形成例如图4f所示的IGBT器件。即，当所述发射极电极160形成于半导体衬底的上表面时，所述集电极150形成于所述半导体衬底的下表面。其中，所述集电极150以及发射电极160的形成方法可参考现有的工艺形成，此处不做赘述。
至此，即于第一区域100A中形成冗余元胞，以及于第二区域100B中形成功能元胞。
基于以上所述的IGBT器件的形成方法，本发明还提供了一种IGBT器件。图5为本发明一实施例中的IGBT器件结构的示意图，如图5所示，所述IGBT器件结构包括多个功能元胞300B以及位于多个功能元胞300A之间的冗余元胞300B，其中，所述冗余元胞300B包括一半导体衬底以及一形成于所述半导体衬底上的介质层320，所述介质层320通过离子注入工艺以及第一氧化工艺形成。
由于本发明中的介质层时通过离子注入工艺和第一氧化工艺相结合形成的，所形成的介质层的厚度更为均匀，不会存在例如采用LOCOS工艺中所形成的鸟嘴区，因此本发明中的介质层的尺寸L更小。从而，在改善栅极和集电极之间的电容Cgc的同时，由于所述介质层具有更小的尺寸L，有利于对所述冗余元胞300A的面积进行缩减，进而可相应的增加功能元胞300B的数量，有效改善了IGBT器件的导通压降，提升IGBT器件的性能。具体的，所述介质层320的特征尺寸优选为0.8μm～3μm，所述介质层的特征尺寸为所述介质层在平行于衬底表面方向上的最小尺寸。
继续参考图5所示，所述功能元胞300B包括一沟槽以及一形成于所述沟槽中的栅氧化层330。进一步的，在所述冗余元胞300A的介质层320上以及所述功能元胞300B的栅氧化层330上均形成有一栅电极340，在所述栅电极340上依次形成有一绝缘层370和一发射极电极360，以及于所述半导体衬底相对于所述发射极电极360的另一表面上还形成有一集电极350。
综上所述，本发明提供的IGBT器件的形成方法中，利用对形成冗余元胞的半导体衬底进行离子注入工艺形成一离子注入区，进而在相同的第一氧化工艺条件下，可使所述离子注入区的半导体衬底具有更大的氧化速率，从而可形成厚度较厚的介质层，有效改善IGBT器件中栅极和集电极之间的电容Cgc。并且，本发明中实现了自对准第一氧化工艺，确保仅在离子注入区的半导体衬底上可形成厚度均匀的介质层而不会对其他区域造成影响，因此，在形成所述介质层时不需额外预留一定的空间，与LOCOS工艺相比具有更大的工艺窗口。并且，通过离子注入和第一氧化工艺相结合的方式所形成的介质层具有更小的尺寸，进而使所述冗余元胞所占用的面积更小，有效提高了功能元胞的密集度，大大改善了IGBT器件的导通压降，提升IGBT器件的性能。
本说明书中各个实施例采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似部分互相参见即可。
上述描述仅是对本发明较佳实施例的描述，并非对本发明范围的任何限定，本发明领域的普通技术人员根据上述揭示内容做的任何变更、修饰，均属于权利要求书的保护范围。
Claims (9)
1.一种IGBT器件的形成方法，所述IGBT器件中具有多个功能元胞以及位于多个功能元胞之间的冗余元胞，其特征在于，所述IGBT器件的形成方法包括：
提供一半导体衬底，所述半导体衬底上定义有用于形成所述冗余元胞的第一区域以及用于形成所述功能元胞的第二区域；
对所述第一区域的半导体衬底执行离子注入工艺，在所述半导体衬底中形成离子注入区，以及对所述第二区域的半导体衬底进行刻蚀，以在所述第二区域的半导体衬底中形成沟槽；
执行第一氧化工艺，以使所述离子注入区被氧化形成介质层，以及使所述沟槽的侧壁和底部被氧化而形成栅氧化层，并且所述第一氧化工艺中所述离子注入区的氧化速率高于所述沟槽的侧壁和底部的氧化速率，以使氧化形成的介质层的厚度大于栅氧化层的厚度；
在所述第一区域的介质层上以及所述第二区域的沟槽中形成栅电极，以及在所述半导体衬底相对于所述介质层的另一表面上形成集电极。
2.如权利要求1所述的IGBT器件的形成方法，其特征在于，所述离子注入工艺为非晶化离子注入，使所述离子注入区的半导体衬底非晶化。
3.如权利要求2所述的IGBT器件的形成方法，其特征在于，所述离子注入工艺中的注入离子为氩离子、硅离子或锗离子。
4.如权利要求1所述的IGBT器件的形成方法，其特征在于，所述离子注入工艺中的注入离子为氧离子。
5.如权利要求1所述的IGBT器件的形成方法，其特征在于，在形成所述沟槽之后以及形成所述栅氧化层之前，还包括：
执行第二氧化工艺，以使所述沟槽的侧壁和底部上的半导体衬底材料被氧化而形成一牺牲氧化层；
去除所述牺牲氧化层，以去除所述沟槽中由于刻蚀而形成的表面缺陷。
6.如权利要求1所述的IGBT器件的形成方法，其特征在于，在形成所述介质层以及栅氧化层之后，还包括：
于所述栅电极上形成一绝缘层；
于所述绝缘层上形成一发射极电极。
7.一种IGBT器件结构，采用如权利要求1-6任一项所述的形成方法制备而成，包括多个功能元胞以及位于多个功能元胞之间的冗余元胞，所述冗余元胞包括一半导体衬底以及一形成于所述半导体衬底上的介质层，所述介质层由一离子注入区经氧化后而形成；所述功能元胞包括一沟槽以及形成于所述沟槽的侧壁和底部的一栅氧化层，以及所述冗余元胞的介质层上和所述功能元胞的栅氧化层上均形成有一栅电极；所述半导体衬底相对于所述介质层的另一表面上形成有集电极。
8.如权利要求7所述的IGBT器件结构，其特征在于，所述介质层的特征尺寸为0.8μm～3μm。
9.如权利要求7所述的IGBT器件结构，其特征在于，所述栅电极上依次形成有一绝缘层以及一发射极电极。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710375319.6A CN108962748B (zh) | 2017-05-24 | 2017-05-24 | Igbt器件的形成方法及其结构 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710375319.6A CN108962748B (zh) | 2017-05-24 | 2017-05-24 | Igbt器件的形成方法及其结构 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN108962748A CN108962748A (zh) | 2018-12-07 |
| CN108962748B true CN108962748B (zh) | 2021-10-19 |
Family
ID=64494325
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201710375319.6A Active CN108962748B (zh) | 2017-05-24 | 2017-05-24 | Igbt器件的形成方法及其结构 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN108962748B (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112687524B (zh) * | 2020-12-25 | 2022-05-24 | 长江存储科技有限责任公司 | 一种晶圆弯曲度调整方法 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1499644A (zh) * | 2002-10-31 | 2004-05-26 | ��ʽ���綫֥ | 电力半导体器件 |
| CN102201438A (zh) * | 2010-03-24 | 2011-09-28 | 株式会社东芝 | 半导体装置及其制造方法 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3906181B2 (ja) * | 2003-05-26 | 2007-04-18 | 株式会社東芝 | 電力用半導体装置 |
-
2017
- 2017-05-24 CN CN201710375319.6A patent/CN108962748B/zh active Active
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1499644A (zh) * | 2002-10-31 | 2004-05-26 | ��ʽ���綫֥ | 电力半导体器件 |
| CN102201438A (zh) * | 2010-03-24 | 2011-09-28 | 株式会社东芝 | 半导体装置及其制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN108962748A (zh) | 2018-12-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6498071B2 (en) | Manufacture of trench-gate semiconductor devices | |
| US20190386129A1 (en) | Power device having super junction and schottky diode | |
| US7446387B2 (en) | High voltage transistor and methods of manufacturing the same | |
| EP1145299A3 (en) | Manufacture of trench-gate semiconductor devices | |
| US9953971B2 (en) | Insulated gate bipolar transistor (IGBT) and related methods | |
| CN101442074A (zh) | 沟槽金属氧化物场效应晶体管及其制造方法 | |
| CN114496783B (zh) | 一种基于缓冲层制备的沟槽型碳化硅mosfet及其制备方法 | |
| US6087224A (en) | Manufacture of trench-gate semiconductor devices | |
| CN108962748B (zh) | Igbt器件的形成方法及其结构 | |
| CN116387358B (zh) | 门极换流晶闸管及其制备方法 | |
| TW200952176A (en) | Semiconductor devices and methods for fabricating the same | |
| KR100650900B1 (ko) | 반도체 소자 제조 방법 | |
| WO2023193339A1 (zh) | Igbt器件的制造方法 | |
| CN115101476B (zh) | 一种提高电流能力的对称碳化硅mosfet的制造方法 | |
| CN113284953B (zh) | 一种屏蔽栅沟槽型mosfet结构及其制造方法 | |
| CN111403478A (zh) | 一种igbt芯片及其制造方法 | |
| CN108807398B (zh) | 半导体器件及其制造方法 | |
| KR100873816B1 (ko) | 트랜지스터 제조 방법 | |
| JP4572367B2 (ja) | 半導体装置およびその製造方法 | |
| KR20010066328A (ko) | 반도체소자의 트랜지스터 제조방법 | |
| KR100244789B1 (ko) | 반도체소자제조방법 | |
| KR100304975B1 (ko) | 반도체소자제조방법 | |
| KR0146276B1 (ko) | 모스펫 제조방법 | |
| CN117198999A (zh) | 半导体结构及其形成方法 | |
| JPH0346371A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |