CN117198999A - 半导体结构及其形成方法 - Google Patents
半导体结构及其形成方法 Download PDFInfo
- Publication number
- CN117198999A CN117198999A CN202210609458.1A CN202210609458A CN117198999A CN 117198999 A CN117198999 A CN 117198999A CN 202210609458 A CN202210609458 A CN 202210609458A CN 117198999 A CN117198999 A CN 117198999A
- Authority
- CN
- China
- Prior art keywords
- layer
- resistance
- forming
- region
- semiconductor structure
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 102
- 238000000034 method Methods 0.000 title claims abstract description 47
- 239000000463 material Substances 0.000 claims abstract description 65
- 239000000758 substrate Substances 0.000 claims abstract description 40
- 238000011282 treatment Methods 0.000 claims abstract description 21
- 238000005530 etching Methods 0.000 claims abstract description 14
- 230000001590 oxidative effect Effects 0.000 claims abstract description 4
- 150000002500 ions Chemical class 0.000 claims description 34
- -1 boron ions Chemical class 0.000 claims description 12
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 7
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 7
- 229910052796 boron Inorganic materials 0.000 claims description 6
- 239000004020 conductor Substances 0.000 claims description 6
- 229910052698 phosphorus Inorganic materials 0.000 claims description 6
- 239000011574 phosphorus Substances 0.000 claims description 6
- 229910021417 amorphous silicon Inorganic materials 0.000 claims description 3
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 3
- 229910052760 oxygen Inorganic materials 0.000 claims description 3
- 239000001301 oxygen Substances 0.000 claims description 3
- 230000003647 oxidation Effects 0.000 abstract description 6
- 238000007254 oxidation reaction Methods 0.000 abstract description 6
- 238000004519 manufacturing process Methods 0.000 description 8
- 238000009413 insulation Methods 0.000 description 7
- 238000002955 isolation Methods 0.000 description 5
- 230000015572 biosynthetic process Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000005669 field effect Effects 0.000 description 2
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 1
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 229910052733 gallium Inorganic materials 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- 229910052738 indium Inorganic materials 0.000 description 1
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 1
- 229910010271 silicon carbide Inorganic materials 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 230000003746 surface roughness Effects 0.000 description 1
Landscapes
- Semiconductor Integrated Circuits (AREA)
Abstract
一种半导体结构及其形成方法，其中方法包括：提供衬底，衬底包括第一区和第二区；在衬底上形成第一介质层；在第一介质层上形成半导体材料层；对位于第一区上的半导体材料层进行氧化处理，形成绝缘层；对位于第二区上的半导体材料层阻值调节处理，形成高阻层。通过先形成半导体材料层，分别对半导体材料层进行氧化处理和阻值调节处理，形成绝缘层和高阻层。由于绝缘层和高阻层通过半导体材料层进行分别处理形成，因此绝缘层和高阻层的顶部表面齐平，进而使得后续形成的刻蚀停止层和初始第二介质层的顶部表面也是平坦的，进而保证后续对初始第二介质层进行平坦化处理后，形成的第二介质层的顶部表面粗糙度较小，以此提升半导体结构的性能。
Description
技术领域
本发明涉及半导体制造技术领域，尤其涉及一种半导体结构及其形成方法。
背景技术
随着半导体制造技术的飞速发展，半导体器件朝着更高的元件密度，以及更高的集成度的方向发展。晶体管作为最基本的半导体器件，目前正被广泛应用，传统的平面晶体管对沟道电流的控制能力变弱，产生短沟道效应而导致漏电流，最终影响半导体器件的电学性能。
为了克服晶体管的短沟道效应，抑制漏电流，现有技术提出了鳍式场效应晶体管(Fin FET)，鳍式场效应晶体管是一种常见的多栅器件，鳍式场效应晶体管的结构包括：位于半导体衬底表面的鳍部和隔离层，所述隔离层覆盖部分所述鳍部的侧壁，且隔离层表面低于鳍部顶部；位于隔离层表面，以及鳍部的顶部和侧壁表面的栅极结构；位于所述栅极结构两侧的鳍部内的源区和漏区。
由于不同的晶体管在具体工作时所需的电压是不同的，通过采用高阻层进行分压，以此满足各个晶体管的电压需求。
然而，现有技术在高阻层的形成过程中仍存在诸多问题。
发明内容
本发明解决的技术问题是提供一种半导体结构及其形成方法，以提升半导体结构的性能。
为解决上述问题，本发明提供一种半导体结构的形成方法，包括：提供衬底，所述衬底包括相互邻接的第一区和第二区；在所述衬底上形成第一介质层；在所述第一介质层上形成半导体材料层；对位于所述第一区上的所述半导体材料层进行氧化处理，形成绝缘层；在形成所述绝缘层之后，对位于所述第二区上的所述半导体材料层进行阻值调节处理，形成高阻层，所述高阻层的阻值为预设阻值。
可选的，对位于所述第一区上的所述半导体材料层进行氧化处理，形成绝缘层的方法包括：在所述半导体材料层上形成掩膜层，所述掩膜层暴露出位于所述第一区上的所述半导体材料层；以所述掩膜层为掩膜，向位于所述第一区上的所述半导体材料层通入氧气，形成所述绝缘层。
可选的，所述半导体材料包括：无定型硅。
可选的，所述绝缘层的材料包括：氧化硅。
可选的，对位于所述第二区上的所述半导体材料层进行阻值调节处理，形成高阻层的方法包括：对位于所述第二区上的所述半导体材料层注入阻值调节离子，形成所述高阻层。
可选的，所述阻值调节离子包括：硼离子或磷离子。
可选的，对位于所述第二区上的所述半导体材料层注入阻值调节离子的过程中，还包括：对所述绝缘层内注入所述阻值调节离子。
可选的，在形成所述高阻层之后，还包括：在所述高阻层和所述绝缘层上形成刻蚀停止层；在所述刻蚀停止层上形成初始第二介质层；对所述初始第二介质层进行平坦化处理，形成第二介质层，所述第二介质层的高度为预设高度；在所述第二介质层和所述刻蚀停止层内形成导电开口；在所述导电开口内形成导电插塞。
可选的，在所述导电开口内形成导电插塞的方法包括：在所述导电开口内和所述第二介质层的顶部表面形成导电材料层，对所述导电材料层进行平坦化处理，直至暴露出所述第二介质层的顶部表面为止，形成所述导电插塞。
可选的，所述衬底包括：基底以及位于所述基底上的器件层，所述器件层内具有器件结构。
可选的，所述器件结构包括：若干晶体管结构。
相应的，本发明的技术方案中还提供了一种半导体结构，包括：衬底，所述衬底包括相互邻接的第一区和第二区；位于所述衬底上的第一介质层；位于所述第一介质层上的绝缘层，所述绝缘层位于所述第一区上；位于所述第一介质层上的高阻层，所述高阻层位于所述第二区上，所述高阻层的顶部表面与所述绝缘层的顶部表面齐平，所述高阻层的阻值为预设阻值。
可选的，所述绝缘层的材料包括：氧化硅。
可选的，所述高阻层内具有阻值调节离子。
可选的，所述阻值调节离子包括：硼离子或磷离子。
可选的，所述绝缘层内具有所述阻值调节离子。
可选的，还包括：位于所述高阻层和所述绝缘层上的刻蚀停止层；位于所述刻蚀停止层上的第二介质层；位于所述第二介质层和所述刻蚀停止层内的导电开口；位于所述导电开口内的导电插塞。
可选的，所述衬底包括：基底以及位于所述基底上的器件层，所述器件层内具有器件结构。
可选的，所述器件结构包括：若干晶体管结构。
与现有技术相比，本发明的技术方案具有以下优点：
本发明技术方案的半导体结构的形成方法中，通过先形成所述半导体材料层，分别对所述半导体材料层进行氧化处理以及阻值调节处理，形成所述绝缘层和所述高阻层。由于所述绝缘层和所述高阻层通过所述半导体材料层进行分别处理形成，因此所述绝缘层和所述高阻层的顶部表面齐平，进而使得后续形成的刻蚀停止层和初始第二介质层的顶部表面也是平坦的，进而保证后续对初始第二介质层进行平坦化处理后，形成的第二介质层的顶部表面粗糙度较小，以此提升最终形成的半导体结构的性能。
进一步，对位于所述第二区上的所述半导体材料层注入阻值调节离子的过程中，还包括：对所述绝缘层内注入所述阻值调节离子。由于所述阻值调节离子不会影响所述绝缘层的绝缘性。因此，在对位于所述第二区上的所述半导体材料层注入阻值调节离子的过程中，不需要额外形成光罩将所述绝缘层进行覆盖，进而有效减少制程，提高生产效率。
本发明技术方案的半导体结构中，包括：位于所述第一介质层上的绝缘层，所述绝缘层位于所述第一区上；位于所述第一介质层上的高阻层，所述高阻层位于所述第二区上，所述高阻层的顶部表面与所述绝缘层的顶部表面齐平，进而使得后续形成在所述绝缘层和所述高阻层上的第二介质层的顶部表面粗糙度较小，以此提升最终形成的半导体结构的性能。
进一步，所述绝缘层内具有所述阻值调节离子。由于所述阻值调节离子不会影响所述绝缘层的绝缘性。因此，在对位于所述第二区上的所述半导体材料层注入阻值调节离子的过程中，不需要额外形成光罩将所述绝缘层进行覆盖，进而有效减少制程，提高生产效率。
附图说明
图1至图2是一种半导体结构的形成方法各步骤的结构示意图；
图3至图8是本发明半导体结构形成方法实施例各步骤结构示意图。
具体实施方式
正如背景技术，现有技术在高阻层的形成过程中仍存在诸多问题。以下将结合附图进行具体说明。
图1至图2是一种半导体结构的形成方法各步骤的结构示意图。
请参考图1，提供衬底，所述衬底包括相互邻接的第一区I和第二区II，所述衬底包括基底100以及位于所述基底100上的器件层101，所述器件层101内具有若干器件结构(未图示)；在所述衬底上形成第一介质层102；在所述第一介质层102上形成高阻材料层103。
请参考图2，对所述高阻材料层103进行图形化处理，形成高阻层104，所述高阻层104位于所述第一区I上；形成刻蚀停止层105，所述刻蚀停止层105覆盖位于所述第二区II上的第一介质层102和所述高阻层104；在所述刻蚀停止层105上形成第二介质层106。
在本实施例中，所述器件结构包括若干晶体管结构，由于不同的所述晶体管结构需要的电压不同。因此，通过形成所述高阻层104进行分压，以满足对应晶体管结构的高压需求。
在本实施例中，由于所述高阻层104仅在所述第一区I上形成，使得所述高阻层104的顶部表面与位于所述第二区II上的第一介质层102的顶部表面之间存在高度差。由于所述高度差的存在，使得后续形成的所述刻蚀停止层105和所述第二介质层106均会出现台阶状，导致所述第二介质层106的顶部表面出现凹凸不平的形貌，即使后续对所述第二介质层106进行平坦化处理后，所述第二介质层106的顶部表面的粗糙度依然较高，进而影响最终形成的半导体结构的性能，
在此基础上，本发明提供一种半导体结构及其形成方法，通过先形成所述半导体材料层，分别对所述半导体材料层进行氧化处理以及阻值调节处理，形成所述绝缘层和所述高阻层。由于所述绝缘层和所述高阻层通过所述半导体材料层进行分别处理形成，因此所述绝缘层和所述高阻层的顶部表面齐平，进而使得后续形成的刻蚀停止层和初始第二介质层的顶部表面也是平坦的，进而保证后续对初始第二介质层进行平坦化处理后，形成的第二介质层的顶部表面粗糙度较小，以此提升最终形成的半导体结构的性能。
为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细地说明。
图3至图8是本发明实施例的一种半导体结构的形成过程的结构示意图。
请参考图3，提供衬底，所述衬底包括相互邻接的第一区I和第二区II。
在本实施例中，所述衬底包括：基底200以及位于所述基底200上的器件层201，所述器件层内具有器件结构(未图示)。
在本实施例中，所述器件结构包括：若干晶体管结构。
在本实施例中，所述基底200的材料为硅；在其他实施例中，所述基底的材料还可以为锗、锗化硅、碳化硅、砷化镓或镓化铟。
请参考图4，在所述衬底上形成第一介质层202。
在本实施例中，所述第一介质层202的材料采用氮化硅；在其他实施例中，所述第一介质层的材料还可以采用氧化硅。
请参考图5，在所述第一介质层202上形成半导体材料层203。
在本实施例中，所述半导体材料层203的材料采用无定型硅。
请参考图6，对位于所述第一区I上的所述半导体材料层203进行氧化处理，形成绝缘层204。
在本实施例中，对位于所述第一区I上的所述半导体材料层203进行氧化处理，形成绝缘层204的方法包括：在所述半导体材料层203上形成掩膜层(未图示)，所述掩膜层暴露出位于所述第一区I上的所述半导体材料层203；以所述掩膜层为掩膜，向位于所述第一区I上的所述半导体材料层203通入氧气，形成所述绝缘层204。
在本实施例中，所述绝缘层204的材料为氧化硅。
请参考图7，在形成所述绝缘层204之后，对位于所述第二区II上的所述半导体材料层203进行阻值调节处理，形成高阻层205，所述高阻层205的阻值为预设阻值。
在本实施例中，通过先形成所述半导体材料层203，分别对所述半导体材料层203进行氧化处理以及阻值调节处理，形成所述绝缘层204和所述高阻层205。由于所述绝缘层204和所述高阻层205通过所述半导体材料层203进行分别处理形成，因此所述绝缘层204和所述高阻层205的顶部表面齐平，进而使得后续形成的刻蚀停止层和初始第二介质层的顶部表面也是平坦的，进而保证后续对初始第二介质层进行平坦化处理后，形成的第二介质层的顶部表面粗糙度较小，以此提升最终形成的半导体结构的性能。
在本实施例中，对位于所述第二区II上的所述半导体材料层203进行阻值调节处理，形成高阻层205的方法包括：对位于所述第二区II上的所述半导体材料层203注入阻值调节离子，形成所述高阻层205。
在本实施例中，所述阻值调节离子采用硼离子；在其他实施例中，所述阻值调节离子还可以采用磷离子。
在本实施例中，对位于所述第二区II上的所述半导体材料层203注入阻值调节离子的过程中，还包括：对所述绝缘层204内注入所述阻值调节离子。由于所述阻值调节离子不会影响所述绝缘层204的绝缘性。因此，在对位于所述第二区II上的所述半导体材料层203注入阻值调节离子的过程中，不需要额外形成光罩将所述绝缘层204进行覆盖，进而有效减少制程，提高生产效率。
请参考图8，在形成所述高阻层205之后，在所述高阻层205和所述绝缘层204上形成刻蚀停止层206；在所述刻蚀停止层206上形成初始第二介质层(未图示)；对所述初始第二介质层进行平坦化处理，形成第二介质层207，所述第二介质层207的高度为预设高度；在所述第二介质层207和所述刻蚀停止层206内形成导电开口(未标示)；在所述导电开口内形成导电插塞208。
在本实施例中，在所述导电开口内形成导电插塞208的方法包括：在所述导电开口内和所述第二介质层207的顶部表面形成导电材料层(未图示)，对所述导电材料层进行平坦化处理，直至暴露出所述第二介质层207的顶部表面为止，形成所述导电插塞208。
相应的，本发明的实施例中还提供了一种半导体结构，请继续参考图8，包括：衬底，所述衬底包括相互邻接的第一区I和第二区II；位于所述衬底上的第一介质层202；位于所述第一介质层202上的绝缘层204，所述绝缘层204位于所述第一区I上；位于所述第一介质层202上的高阻层205，所述高阻层205位于所述第二区II上，所述高阻层205的顶部表面与所述绝缘层204的顶部表面齐平，所述高阻层205的阻值为预设阻值。
在本实施例中，由于所述高阻层205的顶部表面与所述绝缘层204的顶部表面齐平，进而使得后续形成在所述绝缘层204和所述高阻层205上的第二介质层207的顶部表面粗糙度较小，以此提升最终形成的半导体结构的性能。
在本实施例中，所述绝缘层204的材料采用氧化硅。
在本实施例中，所述高阻层205内具有阻值调节离子。
在本实施例中，所述阻值调节离子采用硼离子；在其他实施例中，所述阻值调节离子还可以采用磷离子。
在本实施例中，所述绝缘层204内具有所述阻值调节离子。由于所述阻值调节离子不会影响所述绝缘层204的绝缘性。因此，在对位于所述第二区II上的所述半导体材料层203注入阻值调节离子的过程中，不需要额外形成光罩将所述绝缘层204进行覆盖，进而有效减少制程，提高生产效率。
在本实施例中，还包括：位于所述高阻层205和所述绝缘层204上的刻蚀停止层206；位于所述刻蚀停止层206上的第二介质层207；位于所述第二介质层207和所述刻蚀停止层206内的导电开口；位于所述导电开口内的导电插塞208。
在本实施例中，所述衬底包括：基底200以及位于所述基底200上的器件层201，所述器件层201内具有器件结构。
在本实施例中，所述器件结构包括：若干晶体管结构。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。
Claims (19)
1.一种半导体结构的形成方法，其特征在于，包括：
提供衬底，所述衬底包括相互邻接的第一区和第二区；
在所述衬底上形成第一介质层；
在所述第一介质层上形成半导体材料层；
对位于所述第一区上的所述半导体材料层进行氧化处理，形成绝缘层；
在形成所述绝缘层之后，对位于所述第二区上的所述半导体材料层进行阻值调节处理，形成高阻层，所述高阻层的阻值为预设阻值。
2.如权利要求1所述半导体结构的形成方法，其特征在于，对位于所述第一区上的所述半导体材料层进行氧化处理，形成绝缘层的方法包括：在所述半导体材料层上形成掩膜层，所述掩膜层暴露出位于所述第一区上的所述半导体材料层；以所述掩膜层为掩膜，向位于所述第一区上的所述半导体材料层通入氧气，形成所述绝缘层。
3.如权利要求1所述半导体结构的形成方法，其特征在于，所述半导体材料包括：无定型硅。
4.如权利要求1所述半导体结构的形成方法，其特征在于，所述绝缘层的材料包括：氧化硅。
5.如权利要求1所述半导体结构的形成方法，其特征在于，对位于所述第二区上的所述半导体材料层进行阻值调节处理，形成高阻层的方法包括：对位于所述第二区上的所述半导体材料层注入阻值调节离子，形成所述高阻层。
6.如权利要求5所述半导体结构的形成方法，其特征在于，所述阻值调节离子包括：硼离子或磷离子。
7.如权利要求5所述半导体结构的形成方法，其特征在于，对位于所述第二区上的所述半导体材料层注入阻值调节离子的过程中，还包括：对所述绝缘层内注入所述阻值调节离子。
8.如权利要求1所述半导体结构的形成方法，其特征在于，在形成所述高阻层之后，还包括：在所述高阻层和所述绝缘层上形成刻蚀停止层；在所述刻蚀停止层上形成初始第二介质层；对所述初始第二介质层进行平坦化处理，形成第二介质层，所述第二介质层的高度为预设高度；在所述第二介质层和所述刻蚀停止层内形成导电开口；在所述导电开口内形成导电插塞。
9.如权利要求8所述半导体结构的形成方法，其特征在于，在所述导电开口内形成导电插塞的方法包括：在所述导电开口内和所述第二介质层的顶部表面形成导电材料层，对所述导电材料层进行平坦化处理，直至暴露出所述第二介质层的顶部表面为止，形成所述导电插塞。
10.如权利要求1所述半导体结构的形成方法，其特征在于，所述衬底包括：基底以及位于所述基底上的器件层，所述器件层内具有器件结构。
11.如权利要求10所述半导体结构的形成方法，其特征在于，所述器件结构包括：若干晶体管结构。
12.一种半导体结构，其特征在于，包括：
衬底，所述衬底包括相互邻接的第一区和第二区；
位于所述衬底上的第一介质层；
位于所述第一介质层
位于所述第一介质层上的绝缘层，所述绝缘层位于所述第一区上；
位于所述第一介质层上的高阻层，所述高阻层位于所述第二区上，所述高阻层的顶部表面与所述绝缘层的顶部表面齐平，所述高阻层的阻值为预设阻值。
13.如权利要求12所述半导体结构，其特征在于，所述绝缘层的材料包括：氧化硅。
14.如权利要求12所述半导体结构，其特征在于，所述高阻层内具有阻值调节离子。
15.如权利要求14所述半导体结构，其特征在于，所述阻值调节离子包括：硼离子或磷离子。
16.如权利要求14所述半导体结构，其特征在于，所述绝缘层内具有所述阻值调节离子。
17.如权利要求12所述半导体结构，其特征在于，还包括：位于所述高阻层和所述绝缘层上的刻蚀停止层；位于所述刻蚀停止层上的第二介质层；位于所述第二介质层和所述刻蚀停止层内的导电开口；位于所述导电开口内的导电插塞。
18.如权利要求12所述半导体结构，其特征在于，所述衬底包括：基底以及位于所述基底上的器件层，所述器件层内具有器件结构。
19.如权利要求18所述半导体结构，其特征在于，所述器件结构包括：若干晶体管结构。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210609458.1A CN117198999A (zh) | 2022-05-31 | 2022-05-31 | 半导体结构及其形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210609458.1A CN117198999A (zh) | 2022-05-31 | 2022-05-31 | 半导体结构及其形成方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN117198999A true CN117198999A (zh) | 2023-12-08 |
Family
ID=88985584
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202210609458.1A Pending CN117198999A (zh) | 2022-05-31 | 2022-05-31 | 半导体结构及其形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN117198999A (zh) |
-
2022
- 2022-05-31 CN CN202210609458.1A patent/CN117198999A/zh active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TW201501243A (zh) | 薄膜電晶體和主動矩陣有機發光二極體組件及製造方法 | |
| KR100729122B1 (ko) | 반도체 소자의 트랜지스터 및 그 제조방법 | |
| US11038063B2 (en) | Semiconductor structure and fabrication method thereof | |
| KR100232197B1 (ko) | 반도체 소자의 제조 방법 | |
| CN107275400B (zh) | 半导体结构及其形成方法 | |
| CN117198999A (zh) | 半导体结构及其形成方法 | |
| US10727130B2 (en) | Semiconductor device and fabrication method thereof | |
| KR100480453B1 (ko) | 반도체 소자의 제조 방법 | |
| KR100873356B1 (ko) | 고전압 트랜지스터의 제조방법 | |
| JP2557206B2 (ja) | 半導体素子の製造方法 | |
| KR100386610B1 (ko) | 반도체 소자 및 그 제조방법 | |
| US6680231B1 (en) | High-voltage device process compatible with low-voltage device process | |
| CN113284953B (zh) | 一种屏蔽栅沟槽型mosfet结构及其制造方法 | |
| CN111200011B (zh) | 半导体器件及其形成方法 | |
| KR100835471B1 (ko) | 반도체소자의 제조방법 | |
| KR100516153B1 (ko) | 리플로우 공정을 이용하여 형성된 엘리베이티드소스/드레인(ｅｌｅｖａｔｅｄ ｓｏｕｒｃｅ/ｄｒａｉｎ)을 갖는 ＳＯＩ 모스펫 소자의 제조 방법 | |
| CN117594629A (zh) | 半导体结构及其形成方法 | |
| KR0144172B1 (ko) | 마스크롬 제조방법 | |
| KR100469149B1 (ko) | 반도체소자의제조방법 | |
| CN115565860A (zh) | 半导体结构及其形成方法 | |
| CN117672955A (zh) | 半导体结构及其形成方法 | |
| CN117476463A (zh) | 半导体结构及其形成方法 | |
| CN118263296A (zh) | 晶体管及其形成方法 | |
| CN117525068A (zh) | 半导体结构及其形成方法 | |
| CN117476765A (zh) | 半导体结构及其形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |