JP6953734B2 - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP6953734B2 JP6953734B2 JP2017019434A JP2017019434A JP6953734B2 JP 6953734 B2 JP6953734 B2 JP 6953734B2 JP 2017019434 A JP2017019434 A JP 2017019434A JP 2017019434 A JP2017019434 A JP 2017019434A JP 6953734 B2 JP6953734 B2 JP 6953734B2
- Authority
- JP
- Japan
- Prior art keywords
- trench portion
- semiconductor device
- trench
- conductive type
- gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Electrodes Of Semiconductors (AREA)
Description
特許文献1 特開平10−163483号公報
図1Aは、実施例1に係る半導体装置100の断面図の一例を示す。図1Bは、実施例1に係る半導体装置100の斜視図の一例を示す。本例の半導体装置100は、半導体基板10と、半導体基板10のおもて面に設けられたエミッタ電極52と、半導体基板10の裏面に設けられたコレクタ電極24とを備える。なお、図1Bでは、簡潔化のために半導体基板10の一部のみを図示している。
図3Aは、比較例1に係る半導体装置500の断面図の一例を示す。図3Bは、比較例1に係る半導体装置500の斜視図の一例を示す。半導体装置500は、ゲートトレンチ部40およびキャリア排出部19を有さない点で実施例1に係る半導体装置100と異なる。なお、図3Bでは、簡潔化のために半導体基板10の一部のみを図示している。
図4Aは、実施例2に係る半導体装置100の断面図の一例を示す。図4Bは、実施例2に係る半導体装置100の斜視図の一例を示す。本例の半導体装置100は、フローティング層17を有さない点で実施例1に係る半導体装置100と異なる。なお、図4Bでは、簡潔化のために半導体基板10の一部のみを図示している。
図5Aは、実施例3に係る半導体装置100の断面図の一例を示す。図5Bは、実施例3に係る半導体装置100の斜視図の一例を示す。本例の半導体装置100は、ゲートトレンチ部40の延伸方向が、実施例1に係る半導体装置100と異なる。なお、図5Bでは、簡潔化のために半導体基板10の一部のみを図示している。
図6Aは、実施例4に係る半導体装置100の断面図の一例を示す。図6Bは、実施例4に係る半導体装置100の斜視図の一例を示す。なお、図6Bでは、簡潔化のために半導体基板10の一部のみを図示している。
図7Aは、実施例5に係る半導体装置100の断面図の一例を示す。図7Bは、実施例5に係る半導体装置100の斜視図の一例を示す。本例の半導体装置100は、ゲートトレンチ部40にゲートトレンチ部30の機能を兼ねさせることにより構造を簡潔化している。
Claims (15)
- 第1導電型の半導体基板のおもて面側に、第2導電型の第2導電型層を少なくとも形成した半導体装置であって、
前記半導体基板は、
前記半導体基板のおもて面側に設けられた第1導電型のエミッタ領域と、
前記半導体基板のおもて面に設けられ、ゲート電位に応じた電位に設定され、前記第1導電型のエミッタ領域と接していない複数の第1トレンチ部と、
前記第1トレンチ部の間に設けられた前記第2導電型層であって、エミッタ電位に設定されたキャリア排出部と
を備え、
前記キャリア排出部は、前記第1トレンチ部に接して設けられ、前記キャリア排出部の不純物濃度は、前記第2導電型層のベース領域の不純物濃度より高く設定され、前記第1トレンチ部の設定された電位に応じて、キャリアを排出し、
前記ベース領域は、前記キャリア排出部の底面を覆うように設けられている
半導体装置。 - 前記第1トレンチ部は、前記半導体装置のゲート電位に設定されている
請求項1に記載の半導体装置。 - 第1導電型の半導体基板のおもて面側に、第2導電型の第2導電型層を少なくとも形成した半導体装置であって、
前記半導体基板は、
前記半導体基板のおもて面側に設けられた第1導電型のエミッタ領域と、
前記半導体基板のおもて面に設けられ、ゲート電位に応じた電位に設定され、前記第1導電型のエミッタ領域と接していない複数の第1トレンチ部と、
前記第1トレンチ部の間に設けられた前記第2導電型層であって、エミッタ電位に設定されたキャリア排出部と
を備え、
前記キャリア排出部は、前記第1トレンチ部に接して設けられ、前記キャリア排出部の不純物濃度は、前記第2導電型層のベース領域の不純物濃度より高く設定され、前記第1トレンチ部の設定された電位に応じて、キャリアを排出し、
前記第1トレンチ部は、該第1トレンチ部の延伸方向において前記キャリア排出部よりも延伸している
半導体装置。 - 前記半導体基板は、
前記半導体基板のおもて面側に、前記エミッタ領域に接して設けられた複数の第2トレンチ部と、
をさらに備え、
前記第2トレンチ部と該第2トレンチ部に隣接する他の第2トレンチ部との間に前記第2導電型層が設けられている
請求項1から3のいずれか一項に記載の半導体装置。 - 前記エミッタ領域の間に、前記キャリア排出部と不純物濃度が同じ前記第2導電型層が設けられている
請求項4に記載の半導体装置。 - 前記第1トレンチ部と該第1トレンチ部に隣接する他の第1トレンチ部との間に前記キャリア排出部が設けられている
請求項4又は5に記載の半導体装置。 - 前記第2トレンチ部と該第2トレンチ部に隣接する前記第1トレンチ部との間にフローティング層としての前記第2導電型層が設けられている
請求項4から6のいずれか一項に記載の半導体装置。 - 前記第2トレンチ部と該第2トレンチ部に隣接する前記第1トレンチ部との間に前記キャリア排出部が設けられている
請求項4から7のいずれか一項に記載の半導体装置。 - 前記第1トレンチ部の延伸方向は、前記第2トレンチ部の延伸方向と平行である
請求項4から8のいずれか一項に記載の半導体装置。 - 前記第1トレンチ部の延伸方向は、前記第2トレンチ部の延伸方向と直交する
請求項4から9のいずれか一項に記載の半導体装置。 - 前記第1トレンチ部または前記第2トレンチ部の少なくとも一方は、前記第2導電型層を貫通している
請求項4から10のいずれか一項に記載の半導体装置。 - 前記第1トレンチ部は、前記第2トレンチ部と同一のトレンチ深さを有する
請求項4から11のいずれか一項に記載の半導体装置。 - 前記第1トレンチ部と該第1トレンチ部に隣接する他の第1トレンチ部との間隔は、前記第2トレンチ部と該第2トレンチ部に隣接する他の第2トレンチ部との間隔よりも狭い
請求項4から12のいずれか一項に記載の半導体装置。 - 第1導電型の半導体基板のおもて面側に、第2導電型の第2導電型層を少なくとも形成した半導体装置であって、
前記半導体基板は、
前記半導体基板のおもて面側に設けられた第1導電型のエミッタ領域と、
前記半導体基板のおもて面に設けられ、ゲート電位に応じた電位に設定され、前記第1導電型のエミッタ領域と接していない複数の第1トレンチ部と、
前記第1トレンチ部の間に設けられた前記第2導電型層であって、エミッタ電位に設定されたキャリア排出部と
を備え、
前記キャリア排出部は、前記第1トレンチ部に接して設けられ、前記キャリア排出部の不純物濃度は、前記第2導電型層のベース領域の不純物濃度より高く設定され、前記第1トレンチ部の設定された電位に応じて、キャリアを排出し、
前記第1トレンチ部の間に設けられ、前記第1トレンチ部の延伸方向において前記キャリア排出部と接する前記第1導電型のエミッタ領域をさらに備える
半導体装置。 - 前記キャリア排出部が介在しない前記第1トレンチ部の間に、フローティング層としての前記第2導電型層が設けられていて、
前記キャリア排出部が介在する第1トレンチ部の間隔が、前記キャリア排出部が介在しない前記第1トレンチ部の間隔よりも狭い
請求項14に記載の半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017019434A JP6953734B2 (ja) | 2017-02-06 | 2017-02-06 | 半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017019434A JP6953734B2 (ja) | 2017-02-06 | 2017-02-06 | 半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2018129326A JP2018129326A (ja) | 2018-08-16 |
JP6953734B2 true JP6953734B2 (ja) | 2021-10-27 |
Family
ID=63174423
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2017019434A Active JP6953734B2 (ja) | 2017-02-06 | 2017-02-06 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6953734B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP7390868B2 (ja) * | 2019-11-18 | 2023-12-04 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4471922B2 (ja) * | 1995-07-19 | 2010-06-02 | 三菱電機株式会社 | 半導体装置 |
JPH09107091A (ja) * | 1995-10-12 | 1997-04-22 | Hitachi Ltd | Mosゲートサイリスタ及びその制御方法 |
JP2004022941A (ja) * | 2002-06-19 | 2004-01-22 | Toshiba Corp | 半導体装置 |
JP3927111B2 (ja) * | 2002-10-31 | 2007-06-06 | 株式会社東芝 | 電力用半導体装置 |
JP4703138B2 (ja) * | 2004-06-18 | 2011-06-15 | 株式会社東芝 | 絶縁ゲート型半導体装置 |
JP4950934B2 (ja) * | 2008-04-14 | 2012-06-13 | 株式会社東芝 | 絶縁ゲート型半導体装置 |
JP2014011418A (ja) * | 2012-07-03 | 2014-01-20 | Hitachi Ltd | 半導体装置およびその製造方法 |
CN104995738B (zh) * | 2013-08-15 | 2018-01-23 | 富士电机株式会社 | 半导体装置 |
JP2015162610A (ja) * | 2014-02-27 | 2015-09-07 | 株式会社東芝 | 半導体装置 |
-
2017
- 2017-02-06 JP JP2017019434A patent/JP6953734B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2018129326A (ja) | 2018-08-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5987990B2 (ja) | 半導体装置 | |
JP6844147B2 (ja) | 半導体装置 | |
US9853024B2 (en) | Semiconductor device | |
US9362393B2 (en) | Vertical semiconductor device including element active portion and voltage withstanding structure portion, and method of manufacturing the vertical semiconductor device | |
JP6135636B2 (ja) | 半導体装置 | |
JP5604892B2 (ja) | 絶縁ゲートバイポーラトランジスタ | |
JP5867617B2 (ja) | 半導体装置 | |
JP2012064641A (ja) | 半導体装置 | |
JP5480084B2 (ja) | 半導体装置 | |
JP7279356B2 (ja) | 半導体装置 | |
JP6673502B2 (ja) | 半導体装置 | |
JP6673501B2 (ja) | 半導体装置 | |
JP6471508B2 (ja) | 半導体装置 | |
JP2015138789A (ja) | 半導体装置 | |
JP6287407B2 (ja) | 半導体装置 | |
JP2018156996A (ja) | 半導体装置 | |
JP6164372B2 (ja) | 半導体装置および半導体装置の製造方法 | |
JP7435645B2 (ja) | 半導体装置 | |
JP5838176B2 (ja) | 半導体装置 | |
JP2016058428A (ja) | 半導体装置 | |
JP6869791B2 (ja) | 半導体スイッチング素子及びその製造方法 | |
JP6953734B2 (ja) | 半導体装置 | |
JP5672821B2 (ja) | 絶縁ゲート型半導体装置 | |
CN108305893B (zh) | 半导体装置 | |
JP2014063931A (ja) | 電力用半導体素子 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20200114 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20201214 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20201222 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20210217 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20210330 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20210528 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20210831 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20210913 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6953734 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |