JP4136503B2 - 絶縁ゲートバイポーラトランジスタ - Google Patents
絶縁ゲートバイポーラトランジスタ Download PDFInfo
- Publication number
- JP4136503B2 JP4136503B2 JP2002200869A JP2002200869A JP4136503B2 JP 4136503 B2 JP4136503 B2 JP 4136503B2 JP 2002200869 A JP2002200869 A JP 2002200869A JP 2002200869 A JP2002200869 A JP 2002200869A JP 4136503 B2 JP4136503 B2 JP 4136503B2
- Authority
- JP
- Japan
- Prior art keywords
- region
- buffer layer
- igbt
- impurity concentration
- bipolar transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Insulated Gate Type Field-Effect Transistor (AREA)
- Thyristors (AREA)
Description
【発明の属する技術分野】
本発明は、絶縁ゲートバイポーラトランジスタ(以下、IGBTとする)に関し、特に逆バイアス安全動作領域(以下、RBSOAとする)と飽和電圧−ターンオフ損失のトレードオフ特性とを向上させ、さらにはターンオフ時の発振を抑制したソフトスイッチング用途のIGBTに関する。
【0002】
【従来の技術】
IGBTは、バイポーラトランジスタの高耐圧大電流特性およびMOSFETの高周波特性の両方の特性を兼ね具えており、近年、耐圧クラスが2500〜4500V程度で、電流容量が数百〜1800A程度のものが報告されている。また、近時、IGBTを用いたデバイスとして、耐圧クラスが4500V以上で、電流容量が数百〜数千A程度のものが報告されている。このようなデバイスは、モジュール型パッケージや平型パッケージ内に、複数個のIGBTチップが並列に収納された構成となっている。
【0003】
IGBTは、ゲート電圧を制御することによって、ドリフト層に存在するキャリア数を増減させ、順方向導電モードと順方向ブロッキングモードとの切り替えをおこない、スイッチとして使用される。このため、IGBTを用いたデバイスでは、オン時の電圧低下がない、オンあるいはオフのスイッチング時の損失がない、オフ時の漏れ電流がない、という理想スイッチとしての特性が要求される。
【0004】
実際のデバイスにおいては、各モードにおいて損失が発生する。この損失を表す指標として、一般に、順方向導電時の電圧低下(以下、飽和電圧とする)と、オンからオフへのスイッチング時に発生する損失(以下、ターンオフ損失とする)が採用されている。導電時のドリフト層中のキャリア数が多いと、飽和電圧が小さくなるが、ターンオフ損失は大きくなる。逆に、導電時のドリフト層中のキャリア数が少ないと、ターンオフ損失は小さいが、飽和電圧が高くなる。
【0005】
このように、飽和電圧とターンオフ損失はトレードオフ特性を示し、一般に、飽和電圧−ターンオフ損失のトレードオフ特性と呼ばれている。IGBTの飽和電圧−ターンオフ損失のトレードオフ特性については、ベース層とコレクタ層との間にバッファ層を介在させたり、ベース層のライフタイム制御をおこなったり、トレンチ構造のゲートを採用したりすることによって、改善が図られている。
【0006】
また、RBSOAの向上を目的として、寄生サイリスタの動作抑制の観点から、ソース領域を梯子状に形成したり、ソース領域下にあるウェル領域の不純物濃度を増加させたり、ターンオフ時にホールを引き抜く効果があるソール領域のないウエル領域によるダイバータを形成するなどの報告がなされている。このように、飽和電圧−ターンオフ損失のトレードオフ特性およびRBSOAが向上することによって、素子の電流密度を高くすることができる。
【0007】
バッファ層を有し、かつ、コレクタ層の不純物濃度が低いパンチスルー型IGBTの従来構成を図22に示す。順方向ブロッキングモードにおいては、P型ベース領域となるウェル領域12と、N型ベース領域となる半導体基板11とにより構成されるpn接合から広がる空間電荷領域が、高不純物濃度のN型バッファ層13で止まる。そのため、短いドリフト層厚さで高い耐圧を得ることができるので、オン状態での電圧低下が小さい。一方、P型コレクタ層14の不純物濃度が低いため、順方向導電時の少数キャリアの注入量が少なく、ターンオフ損失が小さい。
【0008】
ターンオフ動作時には、ドリフト層中の蓄積キャリアは、ウェル領域12と半導体基板11とにより構成されるpn接合から広がる空間電荷領域によって、掃き出され、順方向ブロッキングモードへ移行する。図23に、図22に示す従来のIGBTの順方向ブロッキングモードにおける電界分布と不純物プロファイルを示す。IGBTの耐圧は、pn接合における最大電界強度が臨界電界強度に達したときの電界分布の積分値、すなわち電界分布の面積で表され、この面積が大きいほど耐圧特性が高くなる。したがって、ドリフト層中での電界分布の傾きが小さいほど、またドリフト層が厚いほど、高耐圧が得られる。しかし、IGBTの損失を低減するためには、ドリフト層を薄くするのが望ましいため、ドリフト層の不純物濃度を低くして、電界の傾きを小さくする必要がある。
【0009】
【発明が解決しようとする課題】
しかしながら、一般に、IGBTでは、高電流密度のターンオフ時にアバランシェ現象が発生しやすいということが周知であり、ソフトスイッチング時にアバランシェ現象が発生すると、コレクタ電流が増加してターンオフ損失が増加するだけでなく、素子破壊が起こるという問題点がある。したがって、ソフトスイッチング用途のIGBTにおいてRBSOAを向上させるにあたっては、寄生サイリスタの動作抑制だけでなく、アバランシェ現象を抑制することが重要な課題となる。
【0010】
また、図22に示すようにバッファ層を有するIGBTでは、ターンオフ動作中に空間電荷領域がバッファ層に到達すると、過剰キャリアが存在しなくなる。そのため、IGBTは、容量C(=ε/W、ε:半導体基板の誘電率、W:ドリフト層の厚さ)のコンデンサとなる。その場合、IGBTの容量Cと配線インダクタンスLによるLC回路が構成されることになり、非常に高いサージ電圧をともなう高周波振動が発生する。これを回避するためには、空間電荷領域がバッファ層に到達しないようにドリフト層の不純物濃度を高くする必要があるが、そうすると、ドリフト層中での電界分布の傾きが大きくなり、高耐圧を得にくくなってしまう。
【0011】
本発明は、上記問題点に鑑みてなされたものであって、ターンオフ時のアバランシェ現象を抑制し、飽和電圧−ターンオフ損失のトレードオフ特性およびRBSOAを改善してなるIGBT、さらにはターンオフ時の発振をも抑制したIGBTを提供することを目的とする。
【0012】
【課題を解決するための手段】
上記目的を達成するため、本発明者は以下のような考察をおこなった。その内容について説明する。図1は、従来のソフトスイッチング用IGBTの、充放電型RCDスナバ回路付きのターンオフ試験回路におけるターンオフ波形を示す波形図である。図1に示す波形より明らかなように、ソフトスイッチング時にアバランシェ現象が発生しやすい高電圧、大電流領域は、第2スパイク電圧近傍領域である。
【0013】
ターンオフ時のアバランシェ現象を抑制し、飽和電圧−ターンオフ損失のトレードオフ特性およびRBSOAを改善するためには、この第2スパイク電圧近傍領域でのテール電流をゼロにするのが望ましい。そのためには、IGBTの基板濃度を低くし、すなわち基板比抵抗を高くし、かつ低いコレクタ電圧で空乏層がバッファ層にパンチスルーしてコレクタ電流がゼロとなり、またアバランシェ現象が発生し難く、さらには基板厚さが薄くても耐圧を確保できる構造とするのが有効である。
【0014】
ここで、動的アバランシェ発生電圧をBVDA[V]、基板不純物濃度をND[/cm3]、電流密度をJ[A/cm2]、電荷素量をq[C]、およびホールの飽和速度をvpsat[cm/s]とすると、ターンオフ動作中にアバランシェ現象が発生する条件は、つぎの(1)式で表される。この(1)式より、基板不純物濃度NDが低い、つまり基板比抵抗が高いほどアバランシェ電圧が高くなることがわかる。
【0015】
BVDA≒5.34×1013×(ND+J/(q×vpsat))-3/4 ・・・(1)
(Power Semiconductor Devices 第73ページ
(1996年発行 著者 B.J.Baliga))
【0016】
また、パンチスルー電圧をVPT、基板の誘電率をεとし、基板の厚さをXとすると、つぎの(2)式が成り立つ。この(2)式より、基板不純物濃度NDが低い、すなわち基板比抵抗が高いほど低い電圧でパンチスルーが起こることがわかる。したがって、基板不純物濃度NDが低いほど第2スパイク電圧よりも低い電圧で過剰キャリアの排出が終了し、コレクタ電流がゼロになりやすいことになる。
【0017】
VPT≒q×X2×(ND+J/(q×vpast))/2ε ・・・(2)
【0018】
つぎに、基板厚さを変えたときの基板比抵抗と静的ブレークダウン電圧との関係を調べた結果を図2に示す。図2においては、ND=4.60×1015/ρ、Emax=4010×ND 1/8(Power Semiconductor Devices 第74ページ (1996年発行 著者 B.J.Baliga))およびBV=Emax・tw[qNDtw 2/(2εSiε0)]1/2(Power Semiconductor Devices 第76ページ (1996年発行 著者 B.J.Baliga))とした。ρは基板比抵抗[Ωcm]であり、Emaxは最大電界強度であり、(α)は比例定数であり、BVはブレークダウン電圧[V]であり、twは空乏層幅であり、εSiはシリコンの比誘電率であり、ε0は真空の誘電率である。図2より、基板比抵抗と静的ブレークダウン電圧との関係にはピーク値が存在しており、概ねつぎの(3)式で表されることがわかる。
【0019】
BV≒30×ρ3/4 ・・・(3)
【0020】
上述したようにパンチスルー電圧を低くするためには基板比抵抗が高いほうが望ましく、また飽和電圧−ターンオフ損失のトレードオフの改善に対しては基板の厚さが薄いほうが望ましい。このため、基板比抵抗値は上記(3)式から算出されるρの値を含むある程度の範囲を有する値となる。なお、上記(3)式より得られる基板比抵抗の値は、従来のソフトスイッチング用IGBTの基板比抵抗の約2倍程度となる。
【0021】
本発明は、以上の考察に基づいて成し得たものであり、本発明にかかるIGBTは、ρ>(BV/30)4/3×0.75、好ましくは(BV/30)4/3×0.80<ρ<(BV/30)4/3×1.25なる基板比抵抗を有することを特徴とする。具体的には、基板比抵抗は750Ωcm以上、好ましくは750Ωcm以上1250Ωcm以下であることを特徴とする。この発明によれば、基板中の過剰キャリアを低い電圧で排出することが可能となる。
【0022】
また、本発明は、バッファ層を備えたIGBTにおいて、ターンオフ時の発振を防ぐため、以下の特徴を有す。すなわち、バッファ層の不純物濃度を従来よりも低濃度化したり、バッファ層に、不純物濃度(プロファイル)が高い部分と低い部分を設けたり、あるいは、バッファ層に、ウェル領域に近い部分と遠い部分とを交互に設ける。バッファ層を低濃度化した場合、バッファ層に不純物濃度が高い部分と低い部分を設けた場合、バッファ層に、ウェル領域に近い部分と遠い部分を設けた場合のそれぞれについて、順方向ブロッキングモードにおける電界分布と不純物プロファイルを図9〜図11に示す。いずれの場合も、空間電荷領域の広がりはバッファ層によって阻止されるが、空間電荷領域の到達しない領域の不純物濃度が低いため、ターンオフ中において、この領域に過剰キャリアが残存する。
【0023】
【発明の実施の形態】
以下に、本発明の実施の形態について説明する。
実施の形態1.
本発明の実施の形態1にかかるソフトスイッチング用IGBTは、(BV/30)4/3×0.75よりも大きい、好ましくは(BV/30)4/3×0.80よりも大きくかつ(BV/30)4/3×1.25よりも小さい基板比抵抗を有するものである。具体的には、基板比抵抗は750Ωcm以上、好ましくは750Ωcm以上1250Ωcm以下である。実施の形態1のIGBTの断面方向および平面方向の構造、並びに製造プロセス等は従来のソフトスイッチング用IGBTと同じである。したがって、断面構造および平面構造の図示、並びにその説明を省略する。
【0024】
図3は、本発明の実施の形態1の4.5kVクラスソフトスイッチング用IGBTについてソフトスイッチング時のターンオフ波形を測定した結果を示す波形図である。このIGBTは、基板比抵抗1000Ωcm、基板厚さ450μm、耐圧5800V、飽和電圧約5.5Vである。比較のため、図4に、基板比抵抗330Ωcm、基板厚さ550μm、耐圧5800V、飽和電圧約5.5Vの従来のソフトスイッチング用IGBTのソフトスイッチング時のターンオフ波形を示す。図3から明らかなように、実施の形態1のIGBTでは第2スパイク電圧が出現する前にコレクタ電流ICがゼロになっている。それに対して、図4に示す従来例では第2スパイク電圧後のコレクタ電流ICはゼロよりも大きい。
【0025】
図5は、本発明の実施の形態1の4.5kVクラスソフトスイッチング用IGBTの別のタイプについてソフトスイッチング時のターンオフ波形を測定した結果を示す波形図である。このIGBTは、基板比抵抗750Ωcm、基板厚さ450μm、耐圧5800V、飽和電圧約5.5Vである。比較のため、図6に、基板比抵抗330Ωcm、基板厚さ550μm、耐圧5800V、飽和電圧約5.5Vの従来のソフトスイッチング用IGBTのソフトスイッチング時のターンオフ波形を示す。図5から明らかなように、実施の形態1のIGBTでは第2スパイク電圧が出現する前にコレクタ電流ICがゼロになっている。
【0026】
図7は、本発明の実施の形態1と従来例について飽和電圧−ターンオフ損失のトレードオフ特性を示す特性図である。実施の形態1のIGBTは、基板比抵抗750Ωcm、基板厚さ450μmである。従来例のIGBTは、基板比抵抗330Ωcm、基板厚さ550μmである。図7より、実施の形態1と従来例とについて同一飽和電圧でのターンオフ損失を比較した場合、実施の形態1のIGBTのターンオフ損失は、従来例のIGBTのターンオフ損失と比較して50%以上改善していることがわかる。
【0027】
図8は、本発明の実施の形態1と従来例についてDCリンク電圧2600Vでコレクタ電流を増加させたときにアバランシェが開始するコレクタ電流値を示す図である。実施の形態1のIGBTは、基板比抵抗1000Ωcm、基板厚さ450μmである。従来例のIGBTは、基板比抵抗330Ωcm、基板厚さ550μmである。図8より、実施の形態1と従来例とについて同一飽和電圧で比較した場合の値は、2倍程度に上昇していることがわかる。
【0028】
上述した実施の形態1によれば、基板比抵抗ρがブレークダウン電圧BVに対して、ρ>(BV/30)×0.75であるため、基板中の過剰キャリアを低い電圧で排出することが可能となる。したがって、ターンオフ時のアバランシェを抑制し、ソフトスイッチングでの飽和電圧−ターンオフ損失のトレードオフ特性を改善することができるとともに、RBSOAを改善することができる。図9は、バッファ層を低濃度化したIGBTの順方向ブロッキングモードにおける電界分布と不純物プロファイルを示す図である。図10は、バッファ層に不純物濃度が高い部分と低い部分を設けたIGBTの順方向ブロッキングモードにおける電界分布と不純物プロファイルを示す図である。図10は、後述する図15の構成に相当する。図11は、バッファ層に、ウェル領域に近い部分と遠い部分を設けたIGBTの順方向ブロッキングモードにおける電界分布と不純物プロファイルを示す図である。図11は後述する図17の構成に相当する。これら図9〜11では、Nバッファ層の領域内に変調レベルよりも低い不純物濃度の領域を備えている。
【0029】
実施の形態2.
本発明の実施の形態2にかかるIGBTは、ターンオフ時の発振を抑制するため、半導体基板のコレクタ層近傍に、空間電荷領域が広がらず、かつ過剰キャリアが存在する領域を設けたものである。また、基板比抵抗ρを、ブレークダウン電圧BVに対して、ρ>(BV/30)4/3×0.8となるように選択し、半導体基板を薄くすることによって、飽和電圧−ターンオフ損失のトレードオフ特性を改善するとともに、RBSOAを改善したものである。また、半導体基板におけるキャリアのライフタイムは1μs以上である。
【0030】
図12は、実施の形態2にかかるIGBTの構成の一例を示す縦断面図である。図12に示すように、N型ベース領域となる半導体基板21の一方の主面の表面層に、P型ベース領域となるウェル領域22が選択的に形成されている。そのウェル領域22内の表面層には、N型ソース領域25が選択的に形成されている。ウェル領域22の、チャネルが形成される領域の表面上には、ゲート絶縁膜26を介してゲート電極27が形成されている。
【0031】
ゲート電極27の上には、層間絶縁膜28によりゲート電極27およびN型ベース領域(半導体基板21)から絶縁され、かつソース領域25およびP型ベース領域(ウェル領域22)に接触するエミッタ電極29が形成されている。半導体基板21の他方の主面の表面層には、N型バッファ層23が形成されている。N型バッファ層23の表面層には、P型コレクタ層24が形成されており、さらにその表面にはコレクタ電極30が形成されている。
【0032】
図12に示す構成で、たとえば耐圧クラス4.5kVのIGBTは、たとえば次のようにして作製される。たとえば、厚さ450μmで、基板比抵抗1000ΩcmのFZウェハ(半導体基板21)を用意し、その裏面に、イオン注入法により2.2×1012cm-2のリンイオンを注入した後、1150℃で30時間の熱処理をおこない、表面濃度が約5.0×1015cm-3で、拡散深さが約11μmのバッファ層23を形成する。
【0033】
その後、ウェハの表面側にIGBTのセル構造および耐圧構造を形成し、アルミニウムを蒸着してエミッタ電極29を形成する。ついで、ウェハの裏面にボロンイオンを照射し、熱処理をおこなってコレクタ層24を形成する。そしてコレクタ電極30を形成する。このようにして作製したIGBTのバッファ層の不純物プロファイルを図13に示す。
【0034】
なお、バッファ層23は、表面濃度が約8.0×1015cm-3で、拡散深さが約7μmであってもよいし、表面濃度が約4.0×1015cm-3で、拡散深さが約20μmであってもよいし、表面濃度が約2.0×1015cm-3で、拡散深さが約30μmであってもよい。また、耐圧クラス4.5kVのIGBTでは、基板比抵抗ρは750〜1250Ωcmであればよい。
【0035】
上述したイオン注入法に代えて、バッファ層23をエピタキシャル成長させてもよい。この場合には、たとえば、厚さ450μmで、基板比抵抗1000ΩcmのFZウェハ(半導体基板21)に、不純物濃度が1×1015cm-3で、厚さが30μmのバッファ層23をエピタキシャル成長させたシリコン基板を用いる。そして、このシリコン基板にIGBTのセル構造および耐圧構造を形成し、上述したようにしてエミッタ電極29、コレクタ層24およびコレクタ電極30を形成する。このようにして作製したIGBTのバッファ層の不純物プロファイルを図14に示す。
【0036】
なお、エピタキシャル成長させたバッファ層23の不純物濃度は、1×1014cm-3、5×1014cm-3または3×1015cm-3であってもよい。また、このときのバッファ層23の厚さは10μmであってもよい。
【0037】
ここで、順方向導電時のバッファ層23中の小数キャリア濃度をNminority[cm-3]とすると、バッファ層23の平均ドーピング濃度がNminority以下の場合に高注入状態となり、過剰キャリアが存在する。したがって、バッファ層23の厚さをx[cm]とし、バッファ層23の不純物量をNbuffer[cm-3]とすると、バッファ層23中の総不純物濃度、すなわちx・Nbufferはx・Nminority以下である必要がある。一方、バッファ層23において空乏層を阻止するためには、バッファ層23内で臨界電界、たとえば2×105V/cmをゼロにする必要がある。したがって、シリコン中の誘電率をEps、素電荷をqとすると、2×105<q・x・Nbuffer/Epsという式が成り立つ必要がある。この式について定数を計算すると、次の関係式が得られる。
x・Nminority>x・Nbuffer>1.3×1012
【0038】
図15は、実施の形態2にかかるIGBTの構成の他の例を示す縦断面図である。図15に示すIGBTは、図12に示すIGBTのバッファ層23に代えて、不純物濃度が深さ方向に均一であるが、相対的に不純物濃度が低いバッファ領域33aと、相対的に不純物濃度が高いバッファ領域33bを備えている。このような構成のIGBTにおいて、たとえば耐圧クラスが4.5kVの場合には、たとえば、低不純物濃度のバッファ領域33aの不純物濃度は1.0×1014cm-3であり、高不純物濃度のバッファ領域33bの不純物濃度は1.0×1016cm-3である。また、それらバッファ領域33a,33bの厚さはいずれもたとえば30μmである。その他の構成、特性値および寸法等は、図12に示す例と同じであるため、図12と同一の符号を付して説明を省略する。図15に示すIGBTのバッファ層の不純物プロファイルの一例を図16に示す。なお、バッファ領域33a,33bの不純物プロファイルが深さ方向に減少するプロファイルでもよい。
【0039】
図17は、実施の形態2にかかるIGBTの構成のさらに他の例を示す縦断面図である。図17に示すIGBTは、図12に示すIGBTのバッファ層23に代えて、ウェル領域22に近いバッファ領域43aと、ウェル領域22から遠いバッファ領域43bを備えている。このような構成のIGBTにおいて、たとえば耐圧クラスが4.5kVの場合には、たとえば、ウェル領域22に近いバッファ領域43aの厚さは30μmであり、ウェル領域22から遠いバッファ領域43bの厚さは5μmである。また、それらバッファ領域43a,43bの不純物濃度は深さ方向に均一であり、いずれもたとえば1.0×1016cm-3である。その他の構成、特性値および寸法等は、図12に示す例と同じであるため、図12と同一の符号を付して説明を省略する。なお、バッファ領域43a,43bの不純物プロファイルが深さ方向に減少するプロファイルでもよい。
【0040】
図18は、実施の形態2にかかるIGBTの構成のさらに他の例を示す縦断面図である。図18に示すIGBTは、図12に示すIGBTのバッファ層23に代えて、図15に示すIGBTのバッファ領域33a,33bと、図17に示すIGBTのバッファ領域43a,43bとを組み合わせたものである。すなわち、ウェル領域22に近いバッファ領域43aと、ウェル領域22から遠いバッファ領域43bを備えており、ウェル領域22から遠いバッファ領域43bの上に、低濃度バッファ領域33aが設けられている。
【0041】
たとえば耐圧クラスが4.5kVの場合には、たとえば、ウェル領域22に近いバッファ領域43a(高不純物濃度のバッファ領域33bに相当)の不純物濃度は深さ方向に均一で1.0×1016cm-3であり、その厚さは30μmである。また、ウェル領域22から遠いバッファ領域43bの不純物濃度は深さ方向に均一で1.0×1016cm-3であり、その厚さは5μmである。また、低濃度バッファ領域33aの不純物濃度は深さ方向に均一で1.0×1014cm-3であり、その厚さは30μmである。その他の構成、特性値および寸法等は、図12に示す例と同じであるため、図12と同一の符号を付して説明を省略する。なお、バッファ領域33a,43a,43bの不純物プロファイルが深さ方向に減少するプロファイルでもよい。
【0042】
上述した実施の形態2によれば、半導体基板21のコレクタ層24の近傍に、空間電荷領域が広がらず、かつ過剰キャリアが存在する領域があるため、ターンオフ時の発振を抑制することができる。また、基板比抵抗ρがブレークダウン電圧BVに対して、ρ>(BV/30)4/3×0.8であるため、基板中の過剰キャリアを低い電圧で排出することが可能となる。したがって、ターンオフ時のアバランシェを抑制し、飽和電圧−ターンオフ損失のトレードオフ特性を改善することができるとともに、RBSOAを改善することができる。
【0043】
図19に、低不純物濃度のバッファ層を有し、かつドリフト層の不純物濃度が低いIGBT(実施の形態2)のターンオフ波形を示す。比較として、図20に、高不純物濃度のバッファ層を有し、かつドリフト層の不純物濃度が低いIGBTを従来例とし、そのターンオフ波形を示す。図19および図20から明らかなように、従来例のIGBTではターンオフ時の1.75×10-6s位からVCEが約500Vの範囲で振動し、ICが2000Aから下降して同じく1.75×10-6s位から約±250Aの範囲で振動し、発振している(図20)。一方、実施の形態2のIGBTでは、発振していない(図19)ことがわかる。ドリフト層の不純物濃度が低いIGBTでは、薄いドリフト層厚さで高耐圧を得ることが可能である。特に、ドリフト層をI層化すれば、最小のドリフト層厚さで最高の耐圧を得ることができる。
【0044】
また、図21に、耐圧4.5kVクラスのIGBTを電源電圧2600Vでターンオフした際に発振しない条件で、飽和電圧−ターンオフ損失のトレードオフ特性を比較した結果を示す。この結果より、同一飽和電圧で比較した場合、基板比抵抗が330ΩcmのIGBTに対して、基板比抵抗が1000ΩcmのIGBTでは、ターンオフ損失が約30%低下していることがわかる。
【0045】
なお、上述した各実施の形態において記載した数値等は一例であり、本発明はそれらの数値に限定されるものではない。また、本発明はソフトスイッチング用のIGBTに限らず、他の用途のIGBTにも適用することができる。また、実施の形態2において、第1導電型をN型とし、第2導電型をP型としたが、その逆でも同様である。
【0046】
【発明の効果】
本発明によれば、基板比抵抗ρおよびブレークダウン電圧BVについてρ>(BV/30)4/3×0.75を満たすことによって、基板中の過剰キャリアを低い電圧で排出することが可能となるため、ターンオフ時のアバランシェを抑制し、ソフトスイッチングでの飽和電圧−ターンオフ損失のトレードオフの改善とRBSOAの改善を同時に達成することができる。また、本発明によれば、半導体基板のコレクタ層の近傍に、空間電荷領域が広がらず、かつ過剰キャリアが存在する領域があるため、ターンオフ時の発振を抑制することができる。
【図面の簡単な説明】
【図1】従来のソフトスイッチング用IGBTのターンオフ波形を示す波形図である。
【図2】基板厚さを変えたときの基板比抵抗と静的ブレークダウン電圧との関係を示す特性図である。
【図3】実施の形態1のソフトスイッチング用IGBT(基板比抵抗1000Ωcm、基板厚さ450μm)のターンオフ波形を示す波形図である。
【図4】従来のソフトスイッチング用IGBT(基板比抵抗330Ωcm、基板厚さ550μm)のターンオフ波形を示す波形図である。
【図5】実施の形態1のソフトスイッチング用IGBT(基板比抵抗750Ωcm、基板厚さ450μm)のターンオフ波形を示す波形図である。
【図6】従来のソフトスイッチング用IGBT(基板比抵抗330Ωcm、基板厚さ550μm)のターンオフ波形を示す波形図である。
【図7】実施の形態1と従来例について飽和電圧−ターンオフ損失のトレードオフ特性を示す特性図である。
【図8】実施の形態1と従来例についてアバランシェが開始するコレクタ電流値を示す図である。
【図9】バッファ層を低濃度化したIGBTの順方向ブロッキングモードにおける電界分布と不純物プロファイルを示す図である。
【図10】バッファ層に不純物濃度が高い部分と低い部分を設けたIGBTの順方向ブロッキングモードにおける電界分布と不純物プロファイルを示す図である。
【図11】バッファ層に、ウェル領域に近い部分と遠い部分を設けたIGBTの順方向ブロッキングモードにおける電界分布と不純物プロファイルを示す図である。
【図12】実施の形態2のIGBTの構成の一例を示す縦断面図である。
【図13】図12に示すIGBTにおいてイオン注入法により作製されたバッファ層の不純物プロファイルを示す図である。
【図14】図12に示すIGBTにおいてエピタキシャル成長法により作製されたバッファ層の不純物プロファイルを示す図である。
【図15】実施の形態2のIGBTの構成の他の例を示す縦断面図である。
【図16】図15に示すIGBTにおいてエピタキシャル成長法により作製されたバッファ層の不純物プロファイルを示す図である。
【図17】実施の形態2のIGBTの構成のさらに他の例を示す縦断面図である。
【図18】実施の形態2のIGBTの構成において、図15に示す構成と図17に示す構成とを組み合わせた例を示す縦断面図である。
【図19】実施の形態2のIGBTのターンオフ波形を示す特性図である。
【図20】従来例のIGBTのターンオフ波形を示す特性図である。
【図21】耐圧4.5kVクラスのIGBTを電源電圧2600Vでターンオフした際に発振しない条件で、飽和電圧−ターンオフ損失のトレードオフ特性を比較した結果を示す特性図である。
【図22】従来のパンチスルー型IGBTの構成を示す縦断面図である。
【図23】従来のパンチスルー型IGBTの順方向ブロッキングモードにおける電界分布と不純物プロファイルを示す図である。
【符号の説明】
21 半導体基板
22 ウェル領域
23 バッファ層
24 コレクタ層
25 ソース領域
26 ゲート絶縁膜
27 ゲート電極
28 層間絶縁膜
29 エミッタ電極
30 コレクタ電極
33a 低濃度バッファ領域
33b 高濃度バッファ領域
43a ウェル領域に近いバッファ領域
43b ウェル領域から遠いバッファ領域
Claims (8)
- 第1導電型の半導体基板の一方の主面の表面層に形成された第2導電型のウェル領域と、前記ウェル領域内の表面層に形成された第1導電型のソース領域と、前記ウェル領域の、チャネルが形成される領域上に形成されたゲート絶縁膜と、前記ゲート絶縁膜上に形成されたゲート電極と、前記ソース領域と前記ウェル領域の両方に電気的に接続されたエミッタ電極と、前記半導体基板の他方の主面の表面層に形成された第1導電型のバッファ層と、前記バッファ層の表面層に形成された第2導電型のコレクタ層と、前記コレクタ層に電気的に接続されたコレクタ電極とを具備するソフトスイッチングに用いられる絶縁ゲートバイポーラトランジスタにおいて、
順方向にブレークダウン電圧が印加されたときに電界がかからない領域であるバッファ層では、バッファ層の不純物濃度が、順方向導電時の少数キャリア濃度よりも低いことを特徴とする絶縁ゲートバイポーラトランジスタ。 - 前記バッファ層には、前記ウェル領域に近い領域と、前記ウェル領域から遠い領域とが存在することを特徴とする請求項1に記載の絶縁ゲートバイポーラトランジスタ。
- 前記バッファ層には、不純物濃度が深さ方向に減少するプロファイルで、かつ、相対的に表面不純物濃度が高い領域と、相対的に表面不純物濃度が低い領域とが存在することを特徴とする請求項1に記載の絶縁ゲートバイポーラトランジスタ。
- 前記バッファ層には、不純物濃度が深さ方向に均一なプロフェイルで、かつ相対的に不純物濃度が高い領域と、相対的に不純物濃度が低い領域とが存在することを特徴とする請求項1に記載の絶縁ゲートバイポーラトランジスタ。
- 前記半導体基板の比抵抗は750Ωcm以上1250Ωcm以下であることを特徴とする請求項1〜4のいずれか一つに記載の絶縁ゲートバイポーラトランジスタ。
- 前記バッファ層の厚さをx[cm]とし、前記バッファ層の不純物量をNbuffer[cm]、順方向導電時の少数キャリア濃度をNminority[cm]とすると、
x・Nminority>x・Nbuffer>1.3×10
であることを特徴とする請求項1に記載の絶縁ゲートバイポーラトランジスタ。 - 前記バッファ層は、FZ基板上にエピタキシャル成長された半導体層であることを特徴とする請求項1または6に記載の絶縁ゲートバイポーラトランジスタ。
- 前記半導体基板におけるキャリアのライフタイムは1μs以上であることを特徴とする請求項1,6または7のいずれか一つに記載の絶縁ゲートバイポーラトランジスタ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002200869A JP4136503B2 (ja) | 2002-03-12 | 2002-07-10 | 絶縁ゲートバイポーラトランジスタ |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002-67355 | 2002-03-12 | ||
JP2002067355 | 2002-03-12 | ||
JP2002200869A JP4136503B2 (ja) | 2002-03-12 | 2002-07-10 | 絶縁ゲートバイポーラトランジスタ |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2003338626A JP2003338626A (ja) | 2003-11-28 |
JP4136503B2 true JP4136503B2 (ja) | 2008-08-20 |
Family
ID=29714041
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002200869A Expired - Fee Related JP4136503B2 (ja) | 2002-03-12 | 2002-07-10 | 絶縁ゲートバイポーラトランジスタ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4136503B2 (ja) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5301091B2 (ja) * | 2006-08-28 | 2013-09-25 | 富士電機株式会社 | 半導体装置の製造方法 |
JP5596278B2 (ja) * | 2007-07-10 | 2014-09-24 | 富士電機株式会社 | トレンチ型絶縁ゲートmos半導体装置 |
JP2010056134A (ja) | 2008-08-26 | 2010-03-11 | Mitsubishi Electric Corp | 半導体装置 |
JP2016195271A (ja) * | 2016-07-04 | 2016-11-17 | 三菱電機株式会社 | 半導体装置 |
-
2002
- 2002-07-10 JP JP2002200869A patent/JP4136503B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2003338626A (ja) | 2003-11-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
USRE47198E1 (en) | Power semiconductor device | |
US6051850A (en) | Insulated gate bipolar junction transistors having built-in freewheeling diodes therein | |
JP4093042B2 (ja) | 半導体装置 | |
JP4895918B2 (ja) | ロバスト性が高く、スイッチング損失の少ない、ソフトスイッチング半導体素子 | |
JP2004311716A (ja) | 絶縁ゲート型半導体装置 | |
JP4109009B2 (ja) | 半導体素子及びその製造方法 | |
US8067797B2 (en) | Variable threshold trench IGBT with offset emitter contacts | |
US9263560B2 (en) | Power semiconductor device having reduced gate-collector capacitance | |
JP2021052078A (ja) | 半導体装置及びその製造方法 | |
JP2024015431A (ja) | 半導体装置 | |
US20150144990A1 (en) | Power semiconductor device and method of manufacturing the same | |
US6469344B2 (en) | Semiconductor device having low on resistance high speed turn off and short switching turn off storage time | |
JP4136503B2 (ja) | 絶縁ゲートバイポーラトランジスタ | |
CN113054012B (zh) | 绝缘栅双极晶体管及其制造方法 | |
JP3622405B2 (ja) | 半導体スイッチング素子及びigbtモジュール | |
KR20150076716A (ko) | 전력 반도체 소자 | |
EP1276156A1 (en) | High power bipolar transistor | |
CN216054718U (zh) | 半导体结构及绝缘栅双极型晶体管 | |
CN113838915B (zh) | 一种沟槽栅电荷存储型igbt及其制作方法 | |
JP7476129B2 (ja) | 半導体装置及び半導体回路 | |
JP2002353454A (ja) | 半導体装置およびその製造方法 | |
US11374125B2 (en) | Vertical transistor device having a discharge region comprising at least one lower dose section and located at least partially below a gate electrode pad | |
JPH1140818A (ja) | 半導体装置 | |
CN115911083A (zh) | 半导体结构及绝缘栅双极型晶体管 | |
CN117393594A (zh) | 一种低导通损耗和低关断损耗的可变电导igbt |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20041213 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070306 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20071002 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071203 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080304 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080411 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080520 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080603 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110613 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110613 Year of fee payment: 3 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110613 Year of fee payment: 3 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110613 Year of fee payment: 3 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120613 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130613 Year of fee payment: 5 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |