JP2003338626A - 絶縁ゲートバイポーラトランジスタ - Google Patents
絶縁ゲートバイポーラトランジスタInfo
- Publication number
- JP2003338626A JP2003338626A JP2002200869A JP2002200869A JP2003338626A JP 2003338626 A JP2003338626 A JP 2003338626A JP 2002200869 A JP2002200869 A JP 2002200869A JP 2002200869 A JP2002200869 A JP 2002200869A JP 2003338626 A JP2003338626 A JP 2003338626A
- Authority
- JP
- Japan
- Prior art keywords
- region
- bipolar transistor
- gate bipolar
- insulated gate
- buffer layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Abstract
(57)【要約】
【課題】 ＩＧＢＴにおいて、ターンオフ時のアバラン
シェ現象を抑制し、飽和電圧−ターンオフ損失のトレー
ドオフ特性およびＲＢＳＯＡを改善し、さらにはターン
オフ時の発振を抑制すること。 【解決手段】 基板比抵抗をρ、ブレークダウン電圧を
ＢＶとすると、ρ＞（ＢＶ／３０）4/3×０．７５と
し、基板比抵抗を７５０Ωｃｍ以上、好ましくは７５０
Ωｃｍ以上１２５０Ωｃｍ以下とする。また、バッファ
層を有するＩＧＢＴにおいて、順方向にブレークダウン
電圧が印加されたときに電界がかからない領域では、順
方向導電時の少数キャリア濃度が当該領域の不純物濃度
よりも高くなる構成とする。また、順方向導電時の少数
キャリア濃度が、ウェル領域からコレクタ層にわたっ
て、少なくとも一部の半導体基板またはバッファ層の不
純物濃度よりも高い構成とする。
シェ現象を抑制し、飽和電圧−ターンオフ損失のトレー
ドオフ特性およびＲＢＳＯＡを改善し、さらにはターン
オフ時の発振を抑制すること。 【解決手段】 基板比抵抗をρ、ブレークダウン電圧を
ＢＶとすると、ρ＞（ＢＶ／３０）4/3×０．７５と
し、基板比抵抗を７５０Ωｃｍ以上、好ましくは７５０
Ωｃｍ以上１２５０Ωｃｍ以下とする。また、バッファ
層を有するＩＧＢＴにおいて、順方向にブレークダウン
電圧が印加されたときに電界がかからない領域では、順
方向導電時の少数キャリア濃度が当該領域の不純物濃度
よりも高くなる構成とする。また、順方向導電時の少数
キャリア濃度が、ウェル領域からコレクタ層にわたっ
て、少なくとも一部の半導体基板またはバッファ層の不
純物濃度よりも高い構成とする。
Description
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、絶縁ゲートバイポ
ーラトランジスタ（以下、ＩＧＢＴとする）に関し、特
に逆バイアス安全動作領域（以下、ＲＢＳＯＡとする）
と飽和電圧−ターンオフ損失のトレードオフ特性とを向
上させ、さらにはターンオフ時の発振を抑制したソフト
スイッチング用途のＩＧＢＴに関する。
ーラトランジスタ（以下、ＩＧＢＴとする）に関し、特
に逆バイアス安全動作領域（以下、ＲＢＳＯＡとする）
と飽和電圧−ターンオフ損失のトレードオフ特性とを向
上させ、さらにはターンオフ時の発振を抑制したソフト
スイッチング用途のＩＧＢＴに関する。
【０００２】
【従来の技術】ＩＧＢＴは、バイポーラトランジスタの
高耐圧大電流特性およびＭＯＳＦＥＴの高周波特性の両
方の特性を兼ね具えており、近年、耐圧クラスが２５０
０〜４５００Ｖ程度で、電流容量が数百〜１８００Ａ程
度のものが報告されている。また、近時、ＩＧＢＴを用
いたデバイスとして、耐圧クラスが４５００Ｖ以上で、
電流容量が数百〜数千Ａ程度のものが報告されている。
このようなデバイスは、モジュール型パッケージや平型
パッケージ内に、複数個のＩＧＢＴチップが並列に収納
された構成となっている。
高耐圧大電流特性およびＭＯＳＦＥＴの高周波特性の両
方の特性を兼ね具えており、近年、耐圧クラスが２５０
０〜４５００Ｖ程度で、電流容量が数百〜１８００Ａ程
度のものが報告されている。また、近時、ＩＧＢＴを用
いたデバイスとして、耐圧クラスが４５００Ｖ以上で、
電流容量が数百〜数千Ａ程度のものが報告されている。
このようなデバイスは、モジュール型パッケージや平型
パッケージ内に、複数個のＩＧＢＴチップが並列に収納
された構成となっている。
【０００３】ＩＧＢＴは、ゲート電圧を制御することに
よって、ドリフト層に存在するキャリア数を増減させ、
順方向導電モードと順方向ブロッキングモードとの切り
替えをおこない、スイッチとして使用される。このた
め、ＩＧＢＴを用いたデバイスでは、オン時の電圧低下
がない、オンあるいはオフのスイッチング時の損失がな
い、オフ時の漏れ電流がない、という理想スイッチとし
ての特性が要求される。
よって、ドリフト層に存在するキャリア数を増減させ、
順方向導電モードと順方向ブロッキングモードとの切り
替えをおこない、スイッチとして使用される。このた
め、ＩＧＢＴを用いたデバイスでは、オン時の電圧低下
がない、オンあるいはオフのスイッチング時の損失がな
い、オフ時の漏れ電流がない、という理想スイッチとし
ての特性が要求される。
【０００４】実際のデバイスにおいては、各モードにお
いて損失が発生する。この損失を表す指標として、一般
に、順方向導電時の電圧低下（以下、飽和電圧とする）
と、オンからオフへのスイッチング時に発生する損失
（以下、ターンオフ損失とする）が採用されている。導
電時のドリフト層中のキャリア数が多いと、飽和電圧が
小さくなるが、ターンオフ損失は大きくなる。逆に、導
電時のドリフト層中のキャリア数が少ないと、ターンオ
フ損失は小さいが、飽和電圧が高くなる。
いて損失が発生する。この損失を表す指標として、一般
に、順方向導電時の電圧低下（以下、飽和電圧とする）
と、オンからオフへのスイッチング時に発生する損失
（以下、ターンオフ損失とする）が採用されている。導
電時のドリフト層中のキャリア数が多いと、飽和電圧が
小さくなるが、ターンオフ損失は大きくなる。逆に、導
電時のドリフト層中のキャリア数が少ないと、ターンオ
フ損失は小さいが、飽和電圧が高くなる。
【０００５】このように、飽和電圧とターンオフ損失は
トレードオフ特性を示し、一般に、飽和電圧−ターンオ
フ損失のトレードオフ特性と呼ばれている。ＩＧＢＴの
飽和電圧−ターンオフ損失のトレードオフ特性について
は、ベース層とコレクタ層との間にバッファ層を介在さ
せたり、ベース層のライフタイム制御をおこなったり、
トレンチ構造のゲートを採用したりすることによって、
改善が図られている。
トレードオフ特性を示し、一般に、飽和電圧−ターンオ
フ損失のトレードオフ特性と呼ばれている。ＩＧＢＴの
飽和電圧−ターンオフ損失のトレードオフ特性について
は、ベース層とコレクタ層との間にバッファ層を介在さ
せたり、ベース層のライフタイム制御をおこなったり、
トレンチ構造のゲートを採用したりすることによって、
改善が図られている。
【０００６】また、ＲＢＳＯＡの向上を目的として、寄
生サイリスタの動作抑制の観点から、ソース領域を梯子
状に形成したり、ソース領域下にあるウェル領域の不純
物濃度を増加させたり、ターンオフ時にホールを引き抜
く効果があるソール領域のないウエル領域によるダイバ
ータを形成するなどの報告がなされている。このよう
に、飽和電圧−ターンオフ損失のトレードオフ特性およ
びＲＢＳＯＡが向上することによって、素子の電流密度
を高くすることができる。
生サイリスタの動作抑制の観点から、ソース領域を梯子
状に形成したり、ソース領域下にあるウェル領域の不純
物濃度を増加させたり、ターンオフ時にホールを引き抜
く効果があるソール領域のないウエル領域によるダイバ
ータを形成するなどの報告がなされている。このよう
に、飽和電圧−ターンオフ損失のトレードオフ特性およ
びＲＢＳＯＡが向上することによって、素子の電流密度
を高くすることができる。
【０００７】バッファ層を有し、かつ、コレクタ層の不
純物濃度が低いパンチスルー型ＩＧＢＴの従来構成を図
２２に示す。順方向ブロッキングモードにおいては、Ｐ
型ベース領域となるウェル領域１２と、Ｎ型ベース領域
となる半導体基板１１とにより構成されるｐｎ接合から
広がる空間電荷領域が、高不純物濃度のＮ型バッファ層
１３で止まる。そのため、短いドリフト層厚さで高い耐
圧を得ることができるので、オン状態での電圧低下が小
さい。一方、Ｐ型コレクタ層１４の不純物濃度が低いた
め、順方向導電時の少数キャリアの注入量が少なく、タ
ーンオフ損失が小さい。
純物濃度が低いパンチスルー型ＩＧＢＴの従来構成を図
２２に示す。順方向ブロッキングモードにおいては、Ｐ
型ベース領域となるウェル領域１２と、Ｎ型ベース領域
となる半導体基板１１とにより構成されるｐｎ接合から
広がる空間電荷領域が、高不純物濃度のＮ型バッファ層
１３で止まる。そのため、短いドリフト層厚さで高い耐
圧を得ることができるので、オン状態での電圧低下が小
さい。一方、Ｐ型コレクタ層１４の不純物濃度が低いた
め、順方向導電時の少数キャリアの注入量が少なく、タ
ーンオフ損失が小さい。
【０００８】ターンオフ動作時には、ドリフト層中の蓄
積キャリアは、ウェル領域１２と半導体基板１１とによ
り構成されるｐｎ接合から広がる空間電荷領域によっ
て、掃き出され、順方向ブロッキングモードへ移行す
る。図２３に、図２２に示す従来のＩＧＢＴの順方向ブ
ロッキングモードにおける電界分布と不純物プロファイ
ルを示す。ＩＧＢＴの耐圧は、ｐｎ接合における最大電
界強度が臨界電界強度に達したときの電界分布の積分
値、すなわち電界分布の面積で表され、この面積が大き
いほど耐圧特性が高くなる。したがって、ドリフト層中
での電界分布の傾きが小さいほど、またドリフト層が厚
いほど、高耐圧が得られる。しかし、ＩＧＢＴの損失を
低減するためには、ドリフト層を薄くするのが望ましい
ため、ドリフト層の不純物濃度を低くして、電界の傾き
を小さくする必要がある。
積キャリアは、ウェル領域１２と半導体基板１１とによ
り構成されるｐｎ接合から広がる空間電荷領域によっ
て、掃き出され、順方向ブロッキングモードへ移行す
る。図２３に、図２２に示す従来のＩＧＢＴの順方向ブ
ロッキングモードにおける電界分布と不純物プロファイ
ルを示す。ＩＧＢＴの耐圧は、ｐｎ接合における最大電
界強度が臨界電界強度に達したときの電界分布の積分
値、すなわち電界分布の面積で表され、この面積が大き
いほど耐圧特性が高くなる。したがって、ドリフト層中
での電界分布の傾きが小さいほど、またドリフト層が厚
いほど、高耐圧が得られる。しかし、ＩＧＢＴの損失を
低減するためには、ドリフト層を薄くするのが望ましい
ため、ドリフト層の不純物濃度を低くして、電界の傾き
を小さくする必要がある。
【０００９】
【発明が解決しようとする課題】しかしながら、一般
に、ＩＧＢＴでは、高電流密度のターンオフ時にアバラ
ンシェ現象が発生しやすいということが周知であり、ソ
フトスイッチング時にアバランシェ現象が発生すると、
コレクタ電流が増加してターンオフ損失が増加するだけ
でなく、素子破壊が起こるという問題点がある。したが
って、ソフトスイッチング用途のＩＧＢＴにおいてＲＢ
ＳＯＡを向上させるにあたっては、寄生サイリスタの動
作抑制だけでなく、アバランシェ現象を抑制することが
重要な課題となる。
に、ＩＧＢＴでは、高電流密度のターンオフ時にアバラ
ンシェ現象が発生しやすいということが周知であり、ソ
フトスイッチング時にアバランシェ現象が発生すると、
コレクタ電流が増加してターンオフ損失が増加するだけ
でなく、素子破壊が起こるという問題点がある。したが
って、ソフトスイッチング用途のＩＧＢＴにおいてＲＢ
ＳＯＡを向上させるにあたっては、寄生サイリスタの動
作抑制だけでなく、アバランシェ現象を抑制することが
重要な課題となる。
【００１０】また、図２２に示すようにバッファ層を有
するＩＧＢＴでは、ターンオフ動作中に空間電荷領域が
バッファ層に到達すると、過剰キャリアが存在しなくな
る。そのため、ＩＧＢＴは、容量Ｃ（＝ε／Ｗ、ε：半
導体基板の誘電率、Ｗ：ドリフト層の厚さ）のコンデン
サとなる。その場合、ＩＧＢＴの容量Ｃと配線インダク
タンスＬによるＬＣ回路が構成されることになり、非常
に高いサージ電圧をともなう高周波振動が発生する。こ
れを回避するためには、空間電荷領域がバッファ層に到
達しないようにドリフト層の不純物濃度を高くする必要
があるが、そうすると、ドリフト層中での電界分布の傾
きが大きくなり、高耐圧を得にくくなってしまう。
するＩＧＢＴでは、ターンオフ動作中に空間電荷領域が
バッファ層に到達すると、過剰キャリアが存在しなくな
る。そのため、ＩＧＢＴは、容量Ｃ（＝ε／Ｗ、ε：半
導体基板の誘電率、Ｗ：ドリフト層の厚さ）のコンデン
サとなる。その場合、ＩＧＢＴの容量Ｃと配線インダク
タンスＬによるＬＣ回路が構成されることになり、非常
に高いサージ電圧をともなう高周波振動が発生する。こ
れを回避するためには、空間電荷領域がバッファ層に到
達しないようにドリフト層の不純物濃度を高くする必要
があるが、そうすると、ドリフト層中での電界分布の傾
きが大きくなり、高耐圧を得にくくなってしまう。
【００１１】本発明は、上記問題点に鑑みてなされたも
のであって、ターンオフ時のアバランシェ現象を抑制
し、飽和電圧−ターンオフ損失のトレードオフ特性およ
びＲＢＳＯＡを改善してなるＩＧＢＴ、さらにはターン
オフ時の発振をも抑制したＩＧＢＴを提供することを目
的とする。
のであって、ターンオフ時のアバランシェ現象を抑制
し、飽和電圧−ターンオフ損失のトレードオフ特性およ
びＲＢＳＯＡを改善してなるＩＧＢＴ、さらにはターン
オフ時の発振をも抑制したＩＧＢＴを提供することを目
的とする。
【００１２】
【課題を解決するための手段】上記目的を達成するた
め、本発明者は以下のような考察をおこなった。その内
容について説明する。図１は、従来のソフトスイッチン
グ用ＩＧＢＴの、充放電型ＲＣＤスナバ回路付きのター
ンオフ試験回路におけるターンオフ波形を示す波形図で
ある。図１に示す波形より明らかなように、ソフトスイ
ッチング時にアバランシェ現象が発生しやすい高電圧、
大電流領域は、第２スパイク電圧近傍領域である。
め、本発明者は以下のような考察をおこなった。その内
容について説明する。図１は、従来のソフトスイッチン
グ用ＩＧＢＴの、充放電型ＲＣＤスナバ回路付きのター
ンオフ試験回路におけるターンオフ波形を示す波形図で
ある。図１に示す波形より明らかなように、ソフトスイ
ッチング時にアバランシェ現象が発生しやすい高電圧、
大電流領域は、第２スパイク電圧近傍領域である。
【００１３】ターンオフ時のアバランシェ現象を抑制
し、飽和電圧−ターンオフ損失のトレードオフ特性およ
びＲＢＳＯＡを改善するためには、この第２スパイク電
圧近傍領域でのテール電流をゼロにするのが望ましい。
そのためには、ＩＧＢＴの基板濃度を低くし、すなわち
基板比抵抗を高くし、かつ低いコレクタ電圧で空乏層が
バッファ層にパンチスルーしてコレクタ電流がゼロとな
り、またアバランシェ現象が発生し難く、さらには基板
厚さが薄くても耐圧を確保できる構造とするのが有効で
ある。
し、飽和電圧−ターンオフ損失のトレードオフ特性およ
びＲＢＳＯＡを改善するためには、この第２スパイク電
圧近傍領域でのテール電流をゼロにするのが望ましい。
そのためには、ＩＧＢＴの基板濃度を低くし、すなわち
基板比抵抗を高くし、かつ低いコレクタ電圧で空乏層が
バッファ層にパンチスルーしてコレクタ電流がゼロとな
り、またアバランシェ現象が発生し難く、さらには基板
厚さが薄くても耐圧を確保できる構造とするのが有効で
ある。
【００１４】ここで、動的アバランシェ発生電圧をＢＶ
DA［Ｖ］、基板不純物濃度をＮD［／ｃｍ3］、電流密度
をＪ［Ａ／ｃｍ2］、電荷素量をｑ［Ｃ］、およびホー
ルの飽和速度をｖpsat［ｃｍ／ｓ］とすると、ターンオ
フ動作中にアバランシェ現象が発生する条件は、つぎの
（１）式で表される。この（１）式より、基板不純物濃
度ＮDが低い、つまり基板比抵抗が高いほどアバランシ
ェ電圧が高くなることがわかる。
DA［Ｖ］、基板不純物濃度をＮD［／ｃｍ3］、電流密度
をＪ［Ａ／ｃｍ2］、電荷素量をｑ［Ｃ］、およびホー
ルの飽和速度をｖpsat［ｃｍ／ｓ］とすると、ターンオ
フ動作中にアバランシェ現象が発生する条件は、つぎの
（１）式で表される。この（１）式より、基板不純物濃
度ＮDが低い、つまり基板比抵抗が高いほどアバランシ
ェ電圧が高くなることがわかる。
【００１５】
ＢＶDA≒５．３４×１０13×（ＮD＋Ｊ／（ｑ×ｖpsat））-3/4 ・・・（１
）
（Ｐｏｗｅｒ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｄｅｖｉ
ｃｅｓ 第７３ページ（１９９６年発行 著者 Ｂ．
Ｊ．Ｂａｌｉｇａ））
ｃｅｓ 第７３ページ（１９９６年発行 著者 Ｂ．
Ｊ．Ｂａｌｉｇａ））
【００１６】また、パンチスルー電圧をＶPT、基板の誘
電率をεとし、基板の厚さをＸとすると、つぎの（２）
式が成り立つ。この（２）式より、基板不純物濃度ＮD
が低い、すなわち基板比抵抗が高いほど低い電圧でパン
チスルーが起こることがわかる。したがって、基板不純
物濃度ＮDが低いほど第２スパイク電圧よりも低い電圧
で過剰キャリアの排出が終了し、コレクタ電流がゼロに
なりやすいことになる。
電率をεとし、基板の厚さをＸとすると、つぎの（２）
式が成り立つ。この（２）式より、基板不純物濃度ＮD
が低い、すなわち基板比抵抗が高いほど低い電圧でパン
チスルーが起こることがわかる。したがって、基板不純
物濃度ＮDが低いほど第２スパイク電圧よりも低い電圧
で過剰キャリアの排出が終了し、コレクタ電流がゼロに
なりやすいことになる。
【００１７】
ＶPT≒ｑ×Ｘ2×（ＮD＋Ｊ／（ｑ×ｖpast））／２ε ・・・（２）
【００１８】つぎに、基板厚さを変えたときの基板比抵
抗と静的ブレークダウン電圧との関係を調べた結果を図
２に示す。図２においては、ＮD＝４．６０×１０15／
ρ、Ｅmax＝４０１０×ＮD 1/8（Ｐｏｗｅｒ Ｓｅｍｉ
ｃｏｎｄｕｃｔｏｒ Ｄｅｖｉｃｅｓ 第７４ページ
（１９９６年発行 著者 Ｂ．Ｊ．Ｂａｌｉｇａ））お
よびＢＶ＝Ｅmax・ｔw［ｑＮDｔw 2／（２εSiε0）］
1/2（Ｐｏｗｅｒ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｄｅ
ｖｉｃｅｓ 第７６ページ （１９９６年発行著者
Ｂ．Ｊ．Ｂａｌｉｇａ））とした。ρは基板比抵抗［Ω
ｃｍ］であり、Ｅ maxは最大電界強度であり、（α）は
比例定数であり、ＢＶはブレークダウン電圧［Ｖ］であ
り、ｔwは空乏層幅であり、εSiはシリコンの比誘電率
であり、ε0は真空の誘電率である。図２より、基板比
抵抗と静的ブレークダウン電圧との関係にはピーク値が
存在しており、概ねつぎの（３）式で表されることがわ
かる。
抗と静的ブレークダウン電圧との関係を調べた結果を図
２に示す。図２においては、ＮD＝４．６０×１０15／
ρ、Ｅmax＝４０１０×ＮD 1/8（Ｐｏｗｅｒ Ｓｅｍｉ
ｃｏｎｄｕｃｔｏｒ Ｄｅｖｉｃｅｓ 第７４ページ
（１９９６年発行 著者 Ｂ．Ｊ．Ｂａｌｉｇａ））お
よびＢＶ＝Ｅmax・ｔw［ｑＮDｔw 2／（２εSiε0）］
1/2（Ｐｏｗｅｒ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｄｅ
ｖｉｃｅｓ 第７６ページ （１９９６年発行著者
Ｂ．Ｊ．Ｂａｌｉｇａ））とした。ρは基板比抵抗［Ω
ｃｍ］であり、Ｅ maxは最大電界強度であり、（α）は
比例定数であり、ＢＶはブレークダウン電圧［Ｖ］であ
り、ｔwは空乏層幅であり、εSiはシリコンの比誘電率
であり、ε0は真空の誘電率である。図２より、基板比
抵抗と静的ブレークダウン電圧との関係にはピーク値が
存在しており、概ねつぎの（３）式で表されることがわ
かる。
【００１９】ＢＶ≒３０×ρ3/4 ・・・（３）
【００２０】上述したようにパンチスルー電圧を低くす
るためには基板比抵抗が高いほうが望ましく、また飽和
電圧−ターンオフ損失のトレードオフの改善に対しては
基板の厚さが薄いほうが望ましい。このため、基板比抵
抗値は上記（３）式から算出されるρの値を含むある程
度の範囲を有する値となる。なお、上記（３）式より得
られる基板比抵抗の値は、従来のソフトスイッチング用
ＩＧＢＴの基板比抵抗の約２倍程度となる。
るためには基板比抵抗が高いほうが望ましく、また飽和
電圧−ターンオフ損失のトレードオフの改善に対しては
基板の厚さが薄いほうが望ましい。このため、基板比抵
抗値は上記（３）式から算出されるρの値を含むある程
度の範囲を有する値となる。なお、上記（３）式より得
られる基板比抵抗の値は、従来のソフトスイッチング用
ＩＧＢＴの基板比抵抗の約２倍程度となる。
【００２１】本発明は、以上の考察に基づいて成し得た
ものであり、本発明にかかるＩＧＢＴは、ρ＞（ＢＶ／
３０）4/3×０．７５、好ましくは（ＢＶ／３０）4/3×
０．８０＜ρ＜（ＢＶ／３０）4/3×１．２５なる基板
比抵抗を有することを特徴とする。具体的には、基板比
抵抗は７５０Ωｃｍ以上、好ましくは７５０Ωｃｍ以上
１２５０Ωｃｍ以下であることを特徴とする。この発明
によれば、基板中の過剰キャリアを低い電圧で排出する
ことが可能となる。
ものであり、本発明にかかるＩＧＢＴは、ρ＞（ＢＶ／
３０）4/3×０．７５、好ましくは（ＢＶ／３０）4/3×
０．８０＜ρ＜（ＢＶ／３０）4/3×１．２５なる基板
比抵抗を有することを特徴とする。具体的には、基板比
抵抗は７５０Ωｃｍ以上、好ましくは７５０Ωｃｍ以上
１２５０Ωｃｍ以下であることを特徴とする。この発明
によれば、基板中の過剰キャリアを低い電圧で排出する
ことが可能となる。
【００２２】また、本発明は、バッファ層を備えたＩＧ
ＢＴにおいて、ターンオフ時の発振を防ぐため、以下の
特徴を有す。すなわち、バッファ層の不純物濃度を従来
よりも低濃度化したり、バッファ層に、不純物濃度（プ
ロファイル）が高い部分と低い部分を設けたり、あるい
は、バッファ層に、ウェル領域に近い部分と遠い部分と
を交互に設ける。バッファ層を低濃度化した場合、バッ
ファ層に不純物濃度が高い部分と低い部分を設けた場
合、バッファ層に、ウェル領域に近い部分と遠い部分を
設けた場合のそれぞれについて、順方向ブロッキングモ
ードにおける電界分布と不純物プロファイルを図９〜図
１１に示す。いずれの場合も、空間電荷領域の広がりは
バッファ層によって阻止されるが、空間電荷領域の到達
しない領域の不純物濃度が低いため、ターンオフ中にお
いて、この領域に過剰キャリアが残存する。
ＢＴにおいて、ターンオフ時の発振を防ぐため、以下の
特徴を有す。すなわち、バッファ層の不純物濃度を従来
よりも低濃度化したり、バッファ層に、不純物濃度（プ
ロファイル）が高い部分と低い部分を設けたり、あるい
は、バッファ層に、ウェル領域に近い部分と遠い部分と
を交互に設ける。バッファ層を低濃度化した場合、バッ
ファ層に不純物濃度が高い部分と低い部分を設けた場
合、バッファ層に、ウェル領域に近い部分と遠い部分を
設けた場合のそれぞれについて、順方向ブロッキングモ
ードにおける電界分布と不純物プロファイルを図９〜図
１１に示す。いずれの場合も、空間電荷領域の広がりは
バッファ層によって阻止されるが、空間電荷領域の到達
しない領域の不純物濃度が低いため、ターンオフ中にお
いて、この領域に過剰キャリアが残存する。
【００２３】
【発明の実施の形態】以下に、本発明の実施の形態につ
いて説明する。 実施の形態１．本発明の実施の形態１にかかるソフトス
イッチング用ＩＧＢＴは、（ＢＶ／３０）4/3×０．７
５よりも大きい、好ましくは（ＢＶ／３０）4/3×０．
８０よりも大きくかつ（ＢＶ／３０）4/3×１．２５よ
りも小さい基板比抵抗を有するものである。具体的に
は、基板比抵抗は７５０Ωｃｍ以上、好ましくは７５０
Ωｃｍ以上１２５０Ωｃｍ以下である。実施の形態１の
ＩＧＢＴの断面方向および平面方向の構造、並びに製造
プロセス等は従来のソフトスイッチング用ＩＧＢＴと同
じである。したがって、断面構造および平面構造の図
示、並びにその説明を省略する。
いて説明する。 実施の形態１．本発明の実施の形態１にかかるソフトス
イッチング用ＩＧＢＴは、（ＢＶ／３０）4/3×０．７
５よりも大きい、好ましくは（ＢＶ／３０）4/3×０．
８０よりも大きくかつ（ＢＶ／３０）4/3×１．２５よ
りも小さい基板比抵抗を有するものである。具体的に
は、基板比抵抗は７５０Ωｃｍ以上、好ましくは７５０
Ωｃｍ以上１２５０Ωｃｍ以下である。実施の形態１の
ＩＧＢＴの断面方向および平面方向の構造、並びに製造
プロセス等は従来のソフトスイッチング用ＩＧＢＴと同
じである。したがって、断面構造および平面構造の図
示、並びにその説明を省略する。
【００２４】図３は、本発明の実施の形態１の４．５ｋ
Ｖクラスソフトスイッチング用ＩＧＢＴについてソフト
スイッチング時のターンオフ波形を測定した結果を示す
波形図である。このＩＧＢＴは、基板比抵抗１０００Ω
ｃｍ、基板厚さ４５０μｍ、耐圧５８００Ｖ、飽和電圧
約５．５Ｖである。比較のため、図４に、基板比抵抗３
３０Ωｃｍ、基板厚さ５５０μｍ、耐圧５８００Ｖ、飽
和電圧約５．５Ｖの従来のソフトスイッチング用ＩＧＢ
Ｔのソフトスイッチング時のターンオフ波形を示す。図
３から明らかなように、実施の形態１のＩＧＢＴでは第
２スパイク電圧が出現する前にコレクタ電流ＩCがゼロ
になっている。それに対して、図４に示す従来例では第
２スパイク電圧後のコレクタ電流ＩCはゼロよりも大き
い。
Ｖクラスソフトスイッチング用ＩＧＢＴについてソフト
スイッチング時のターンオフ波形を測定した結果を示す
波形図である。このＩＧＢＴは、基板比抵抗１０００Ω
ｃｍ、基板厚さ４５０μｍ、耐圧５８００Ｖ、飽和電圧
約５．５Ｖである。比較のため、図４に、基板比抵抗３
３０Ωｃｍ、基板厚さ５５０μｍ、耐圧５８００Ｖ、飽
和電圧約５．５Ｖの従来のソフトスイッチング用ＩＧＢ
Ｔのソフトスイッチング時のターンオフ波形を示す。図
３から明らかなように、実施の形態１のＩＧＢＴでは第
２スパイク電圧が出現する前にコレクタ電流ＩCがゼロ
になっている。それに対して、図４に示す従来例では第
２スパイク電圧後のコレクタ電流ＩCはゼロよりも大き
い。
【００２５】図５は、本発明の実施の形態１の４．５ｋ
Ｖクラスソフトスイッチング用ＩＧＢＴの別のタイプに
ついてソフトスイッチング時のターンオフ波形を測定し
た結果を示す波形図である。このＩＧＢＴは、基板比抵
抗７５０Ωｃｍ、基板厚さ４５０μｍ、耐圧５８００
Ｖ、飽和電圧約５．５Ｖである。比較のため、図６に、
基板比抵抗３３０Ωｃｍ、基板厚さ５５０μｍ、耐圧５
８００Ｖ、飽和電圧約５．５Ｖの従来のソフトスイッチ
ング用ＩＧＢＴのソフトスイッチング時のターンオフ波
形を示す。図５から明らかなように、実施の形態１のＩ
ＧＢＴでは第２スパイク電圧が出現する前にコレクタ電
流ＩCがゼロになっている。
Ｖクラスソフトスイッチング用ＩＧＢＴの別のタイプに
ついてソフトスイッチング時のターンオフ波形を測定し
た結果を示す波形図である。このＩＧＢＴは、基板比抵
抗７５０Ωｃｍ、基板厚さ４５０μｍ、耐圧５８００
Ｖ、飽和電圧約５．５Ｖである。比較のため、図６に、
基板比抵抗３３０Ωｃｍ、基板厚さ５５０μｍ、耐圧５
８００Ｖ、飽和電圧約５．５Ｖの従来のソフトスイッチ
ング用ＩＧＢＴのソフトスイッチング時のターンオフ波
形を示す。図５から明らかなように、実施の形態１のＩ
ＧＢＴでは第２スパイク電圧が出現する前にコレクタ電
流ＩCがゼロになっている。
【００２６】図７は、本発明の実施の形態１と従来例に
ついて飽和電圧−ターンオフ損失のトレードオフ特性を
示す特性図である。実施の形態１のＩＧＢＴは、基板比
抵抗７５０Ωｃｍ、基板厚さ４５０μｍである。従来例
のＩＧＢＴは、基板比抵抗３３０Ωｃｍ、基板厚さ５５
０μｍである。図７より、実施の形態１と従来例とにつ
いて同一飽和電圧でのターンオフ損失を比較した場合、
実施の形態１のＩＧＢＴのターンオフ損失は、従来例の
ＩＧＢＴのターンオフ損失と比較して５０％以上改善し
ていることがわかる。
ついて飽和電圧−ターンオフ損失のトレードオフ特性を
示す特性図である。実施の形態１のＩＧＢＴは、基板比
抵抗７５０Ωｃｍ、基板厚さ４５０μｍである。従来例
のＩＧＢＴは、基板比抵抗３３０Ωｃｍ、基板厚さ５５
０μｍである。図７より、実施の形態１と従来例とにつ
いて同一飽和電圧でのターンオフ損失を比較した場合、
実施の形態１のＩＧＢＴのターンオフ損失は、従来例の
ＩＧＢＴのターンオフ損失と比較して５０％以上改善し
ていることがわかる。
【００２７】図８は、本発明の実施の形態１と従来例に
ついてＤＣリンク電圧２６００Ｖでコレクタ電流を増加
させたときにアバランシェが開始するコレクタ電流値を
示す図である。実施の形態１のＩＧＢＴは、基板比抵抗
１０００Ωｃｍ、基板厚さ４５０μｍである。従来例の
ＩＧＢＴは、基板比抵抗３３０Ωｃｍ、基板厚さ５５０
μｍである。図８より、実施の形態１と従来例とについ
て同一飽和電圧で比較した場合の値は、２倍程度に上昇
していることがわかる。
ついてＤＣリンク電圧２６００Ｖでコレクタ電流を増加
させたときにアバランシェが開始するコレクタ電流値を
示す図である。実施の形態１のＩＧＢＴは、基板比抵抗
１０００Ωｃｍ、基板厚さ４５０μｍである。従来例の
ＩＧＢＴは、基板比抵抗３３０Ωｃｍ、基板厚さ５５０
μｍである。図８より、実施の形態１と従来例とについ
て同一飽和電圧で比較した場合の値は、２倍程度に上昇
していることがわかる。
【００２８】上述した実施の形態１によれば、基板比抵
抗ρがブレークダウン電圧ＢＶに対して、ρ＞（ＢＶ／
３０）4/3×０．７５であるため、基板中の過剰キャリ
アを低い電圧で排出することが可能となる。したがっ
て、ターンオフ時のアバランシェを抑制し、ソフトスイ
ッチングでの飽和電圧−ターンオフ損失のトレードオフ
特性を改善することができるとともに、ＲＢＳＯＡを改
善することができる。
抗ρがブレークダウン電圧ＢＶに対して、ρ＞（ＢＶ／
３０）4/3×０．７５であるため、基板中の過剰キャリ
アを低い電圧で排出することが可能となる。したがっ
て、ターンオフ時のアバランシェを抑制し、ソフトスイ
ッチングでの飽和電圧−ターンオフ損失のトレードオフ
特性を改善することができるとともに、ＲＢＳＯＡを改
善することができる。
【００２９】実施の形態２．本発明の実施の形態２にか
かるＩＧＢＴは、ターンオフ時の発振を抑制するため、
半導体基板のコレクタ層近傍に、空間電荷領域が広がら
ず、かつ過剰キャリアが存在する領域を設けたものであ
る。また、基板比抵抗ρを、ブレークダウン電圧ＢＶに
対して、ρ＞（ＢＶ／３０）4/3×０．８となるように
選択し、半導体基板を薄くすることによって、飽和電圧
−ターンオフ損失のトレードオフ特性を改善するととも
に、ＲＢＳＯＡを改善したものである。また、半導体基
板におけるキャリアのライフタイムは１μｓ以上であ
る。
かるＩＧＢＴは、ターンオフ時の発振を抑制するため、
半導体基板のコレクタ層近傍に、空間電荷領域が広がら
ず、かつ過剰キャリアが存在する領域を設けたものであ
る。また、基板比抵抗ρを、ブレークダウン電圧ＢＶに
対して、ρ＞（ＢＶ／３０）4/3×０．８となるように
選択し、半導体基板を薄くすることによって、飽和電圧
−ターンオフ損失のトレードオフ特性を改善するととも
に、ＲＢＳＯＡを改善したものである。また、半導体基
板におけるキャリアのライフタイムは１μｓ以上であ
る。
【００３０】図１２は、実施の形態２にかかるＩＧＢＴ
の構成の一例を示す縦断面図である。図１２に示すよう
に、Ｎ型ベース領域となる半導体基板２１の一方の主面
の表面層に、Ｐ型ベース領域となるウェル領域２２が選
択的に形成されている。そのウェル領域２２内の表面層
には、Ｎ型ソース領域２５が選択的に形成されている。
ウェル領域２２の、チャネルが形成される領域の表面上
には、ゲート絶縁膜２６を介してゲート電極２７が形成
されている。
の構成の一例を示す縦断面図である。図１２に示すよう
に、Ｎ型ベース領域となる半導体基板２１の一方の主面
の表面層に、Ｐ型ベース領域となるウェル領域２２が選
択的に形成されている。そのウェル領域２２内の表面層
には、Ｎ型ソース領域２５が選択的に形成されている。
ウェル領域２２の、チャネルが形成される領域の表面上
には、ゲート絶縁膜２６を介してゲート電極２７が形成
されている。
【００３１】ゲート電極２７の上には、層間絶縁膜２８
によりゲート電極２７およびＮ型ベース領域（半導体基
板２１）から絶縁され、かつソース領域２５およびＰ型
ベース領域（ウェル領域２２）に接触するエミッタ電極
２９が形成されている。半導体基板２１の他方の主面の
表面層には、Ｎ型バッファ層２３が形成されている。Ｎ
型バッファ層２３の表面層には、Ｐ型コレクタ層２４が
形成されており、さらにその表面にはコレクタ電極３０
が形成されている。
によりゲート電極２７およびＮ型ベース領域（半導体基
板２１）から絶縁され、かつソース領域２５およびＰ型
ベース領域（ウェル領域２２）に接触するエミッタ電極
２９が形成されている。半導体基板２１の他方の主面の
表面層には、Ｎ型バッファ層２３が形成されている。Ｎ
型バッファ層２３の表面層には、Ｐ型コレクタ層２４が
形成されており、さらにその表面にはコレクタ電極３０
が形成されている。
【００３２】図１２に示す構成で、たとえば耐圧クラス
４．５ｋＶのＩＧＢＴは、たとえば次のようにして作製
される。たとえば、厚さ４５０μｍで、基板比抵抗１０
００ΩｃｍのＦＺウェハ（半導体基板２１）を用意し、
その裏面に、イオン注入法により２．２×１０12ｃｍ-2
のリンイオンを注入した後、１１５０℃で３０時間の熱
処理をおこない、表面濃度が約５．０×１０15ｃｍ
-3で、拡散深さが約１１μｍのバッファ層２３を形成す
る。
４．５ｋＶのＩＧＢＴは、たとえば次のようにして作製
される。たとえば、厚さ４５０μｍで、基板比抵抗１０
００ΩｃｍのＦＺウェハ（半導体基板２１）を用意し、
その裏面に、イオン注入法により２．２×１０12ｃｍ-2
のリンイオンを注入した後、１１５０℃で３０時間の熱
処理をおこない、表面濃度が約５．０×１０15ｃｍ
-3で、拡散深さが約１１μｍのバッファ層２３を形成す
る。
【００３３】その後、ウェハの表面側にＩＧＢＴのセル
構造および耐圧構造を形成し、アルミニウムを蒸着して
エミッタ電極２９を形成する。ついで、ウェハの裏面に
ボロンイオンを照射し、熱処理をおこなってコレクタ層
２４を形成する。そしてコレクタ電極３０を形成する。
このようにして作製したＩＧＢＴのバッファ層の不純物
プロファイルを図１３に示す。
構造および耐圧構造を形成し、アルミニウムを蒸着して
エミッタ電極２９を形成する。ついで、ウェハの裏面に
ボロンイオンを照射し、熱処理をおこなってコレクタ層
２４を形成する。そしてコレクタ電極３０を形成する。
このようにして作製したＩＧＢＴのバッファ層の不純物
プロファイルを図１３に示す。
【００３４】なお、バッファ層２３は、表面濃度が約
８．０×１０15ｃｍ-3で、拡散深さが約７μｍであって
もよいし、表面濃度が約４．０×１０15ｃｍ-3で、拡散
深さが約２０μｍであってもよいし、表面濃度が約２．
０×１０15ｃｍ-3で、拡散深さが約３０μｍであっても
よい。また、耐圧クラス４．５ｋＶのＩＧＢＴでは、基
板比抵抗ρは７５０〜１２５０Ωｃｍであればよい。
８．０×１０15ｃｍ-3で、拡散深さが約７μｍであって
もよいし、表面濃度が約４．０×１０15ｃｍ-3で、拡散
深さが約２０μｍであってもよいし、表面濃度が約２．
０×１０15ｃｍ-3で、拡散深さが約３０μｍであっても
よい。また、耐圧クラス４．５ｋＶのＩＧＢＴでは、基
板比抵抗ρは７５０〜１２５０Ωｃｍであればよい。
【００３５】上述したイオン注入法に代えて、バッファ
層２３をエピタキシャル成長させてもよい。この場合に
は、たとえば、厚さ４５０μｍで、基板比抵抗１０００
ΩｃｍのＦＺウェハ（半導体基板２１）に、不純物濃度
が１×１０15ｃｍ-3で、厚さが３０μｍのバッファ層２
３をエピタキシャル成長させたシリコン基板を用いる。
そして、このシリコン基板にＩＧＢＴのセル構造および
耐圧構造を形成し、上述したようにしてエミッタ電極２
９、コレクタ層２４およびコレクタ電極３０を形成す
る。このようにして作製したＩＧＢＴのバッファ層の不
純物プロファイルを図１４に示す。
層２３をエピタキシャル成長させてもよい。この場合に
は、たとえば、厚さ４５０μｍで、基板比抵抗１０００
ΩｃｍのＦＺウェハ（半導体基板２１）に、不純物濃度
が１×１０15ｃｍ-3で、厚さが３０μｍのバッファ層２
３をエピタキシャル成長させたシリコン基板を用いる。
そして、このシリコン基板にＩＧＢＴのセル構造および
耐圧構造を形成し、上述したようにしてエミッタ電極２
９、コレクタ層２４およびコレクタ電極３０を形成す
る。このようにして作製したＩＧＢＴのバッファ層の不
純物プロファイルを図１４に示す。
【００３６】なお、エピタキシャル成長させたバッファ
層２３の不純物濃度は、１×１０14ｃｍ-3、５×１０14
ｃｍ-3または３×１０15ｃｍ-3であってもよい。また、
このときのバッファ層２３の厚さは１０μｍであっても
よい。
層２３の不純物濃度は、１×１０14ｃｍ-3、５×１０14
ｃｍ-3または３×１０15ｃｍ-3であってもよい。また、
このときのバッファ層２３の厚さは１０μｍであっても
よい。
【００３７】ここで、順方向導電時のバッファ層２３中
の小数キャリア濃度をＮｍｉｎｏｒｉｔｙ［ｃｍ-3］と
すると、バッファ層２３の平均ドーピング濃度がＮｍｉ
ｎｏｒｉｔｙ以下の場合に高注入状態となり、過剰キャ
リアが存在する。したがって、バッファ層２３の厚さを
ｘ［ｃｍ］とし、バッファ層２３の不純物量をＮｂｕｆ
ｆｅｒ［ｃｍ-3］とすると、バッファ層２３中の総不純
物濃度、すなわちｘ・Ｎｂｕｆｆｅｒはｘ・Ｎｍｉｎｏ
ｒｉｔｙ以下である必要がある。一方、バッファ層２３
において空乏層を阻止するためには、バッファ層２３内
で臨界電界、たとえば２×１０5Ｖ／ｃｍをゼロにする
必要がある。したがって、シリコン中の誘電率をＥｐ
ｓ、素電荷をｑとすると、２×１０5＜ｑ・ｘ・Ｎｂｕ
ｆｆｅｒ／Ｅｐｓという式が成り立つ必要がある。この
式について定数を計算すると、次の関係式が得られる。 ｘ・Ｎｍｉｎｏｒｉｔｙ＞ｘ・Ｎｂｕｆｆｅｒ＞１．３
×１０12
の小数キャリア濃度をＮｍｉｎｏｒｉｔｙ［ｃｍ-3］と
すると、バッファ層２３の平均ドーピング濃度がＮｍｉ
ｎｏｒｉｔｙ以下の場合に高注入状態となり、過剰キャ
リアが存在する。したがって、バッファ層２３の厚さを
ｘ［ｃｍ］とし、バッファ層２３の不純物量をＮｂｕｆ
ｆｅｒ［ｃｍ-3］とすると、バッファ層２３中の総不純
物濃度、すなわちｘ・Ｎｂｕｆｆｅｒはｘ・Ｎｍｉｎｏ
ｒｉｔｙ以下である必要がある。一方、バッファ層２３
において空乏層を阻止するためには、バッファ層２３内
で臨界電界、たとえば２×１０5Ｖ／ｃｍをゼロにする
必要がある。したがって、シリコン中の誘電率をＥｐ
ｓ、素電荷をｑとすると、２×１０5＜ｑ・ｘ・Ｎｂｕ
ｆｆｅｒ／Ｅｐｓという式が成り立つ必要がある。この
式について定数を計算すると、次の関係式が得られる。 ｘ・Ｎｍｉｎｏｒｉｔｙ＞ｘ・Ｎｂｕｆｆｅｒ＞１．３
×１０12
【００３８】図１５は、実施の形態２にかかるＩＧＢＴ
の構成の他の例を示す縦断面図である。図１５に示すＩ
ＧＢＴは、図１２に示すＩＧＢＴのバッファ層２３に代
えて、不純物濃度が深さ方向に均一であるが、相対的に
不純物濃度が低いバッファ領域３３ａと、相対的に不純
物濃度が高いバッファ領域３３ｂを備えている。このよ
うな構成のＩＧＢＴにおいて、たとえば耐圧クラスが
４．５ｋＶの場合には、たとえば、低不純物濃度のバッ
ファ領域３３ａの不純物濃度は１．０×１０14ｃｍ-3で
あり、高不純物濃度のバッファ領域３３ｂの不純物濃度
は１．０×１０16ｃｍ-3である。また、それらバッファ
領域３３ａ，３３ｂの厚さはいずれもたとえば３０μｍ
である。その他の構成、特性値および寸法等は、図１２
に示す例と同じであるため、図１２と同一の符号を付し
て説明を省略する。図１５に示すＩＧＢＴのバッファ層
の不純物プロファイルの一例を図１６に示す。なお、バ
ッファ領域３３ａ，３３ｂの不純物プロファイルが深さ
方向に減少するプロファイルでもよい。
の構成の他の例を示す縦断面図である。図１５に示すＩ
ＧＢＴは、図１２に示すＩＧＢＴのバッファ層２３に代
えて、不純物濃度が深さ方向に均一であるが、相対的に
不純物濃度が低いバッファ領域３３ａと、相対的に不純
物濃度が高いバッファ領域３３ｂを備えている。このよ
うな構成のＩＧＢＴにおいて、たとえば耐圧クラスが
４．５ｋＶの場合には、たとえば、低不純物濃度のバッ
ファ領域３３ａの不純物濃度は１．０×１０14ｃｍ-3で
あり、高不純物濃度のバッファ領域３３ｂの不純物濃度
は１．０×１０16ｃｍ-3である。また、それらバッファ
領域３３ａ，３３ｂの厚さはいずれもたとえば３０μｍ
である。その他の構成、特性値および寸法等は、図１２
に示す例と同じであるため、図１２と同一の符号を付し
て説明を省略する。図１５に示すＩＧＢＴのバッファ層
の不純物プロファイルの一例を図１６に示す。なお、バ
ッファ領域３３ａ，３３ｂの不純物プロファイルが深さ
方向に減少するプロファイルでもよい。
【００３９】図１７は、実施の形態２にかかるＩＧＢＴ
の構成のさらに他の例を示す縦断面図である。図１７に
示すＩＧＢＴは、図１２に示すＩＧＢＴのバッファ層２
３に代えて、ウェル領域２２に近いバッファ領域４３ａ
と、ウェル領域２２から遠いバッファ領域４３ｂを備え
ている。このような構成のＩＧＢＴにおいて、たとえば
耐圧クラスが４．５ｋＶの場合には、たとえば、ウェル
領域２２に近いバッファ領域４３ａの厚さは３０μｍで
あり、ウェル領域２２から遠いバッファ領域４３ｂの厚
さは５μｍである。また、それらバッファ領域４３ａ，
４３ｂの不純物濃度は深さ方向に均一であり、いずれも
たとえば１．０×１０16ｃｍ-3である。その他の構成、
特性値および寸法等は、図１２に示す例と同じであるた
め、図１２と同一の符号を付して説明を省略する。な
お、バッファ領域４３ａ，４３ｂの不純物プロファイル
が深さ方向に減少するプロファイルでもよい。
の構成のさらに他の例を示す縦断面図である。図１７に
示すＩＧＢＴは、図１２に示すＩＧＢＴのバッファ層２
３に代えて、ウェル領域２２に近いバッファ領域４３ａ
と、ウェル領域２２から遠いバッファ領域４３ｂを備え
ている。このような構成のＩＧＢＴにおいて、たとえば
耐圧クラスが４．５ｋＶの場合には、たとえば、ウェル
領域２２に近いバッファ領域４３ａの厚さは３０μｍで
あり、ウェル領域２２から遠いバッファ領域４３ｂの厚
さは５μｍである。また、それらバッファ領域４３ａ，
４３ｂの不純物濃度は深さ方向に均一であり、いずれも
たとえば１．０×１０16ｃｍ-3である。その他の構成、
特性値および寸法等は、図１２に示す例と同じであるた
め、図１２と同一の符号を付して説明を省略する。な
お、バッファ領域４３ａ，４３ｂの不純物プロファイル
が深さ方向に減少するプロファイルでもよい。
【００４０】図１８は、実施の形態２にかかるＩＧＢＴ
の構成のさらに他の例を示す縦断面図である。図１８に
示すＩＧＢＴは、図１２に示すＩＧＢＴのバッファ層２
３に代えて、図１５に示すＩＧＢＴのバッファ領域３３
ａ，３３ｂと、図１７に示すＩＧＢＴのバッファ領域４
３ａ，４３ｂとを組み合わせたものである。すなわち、
ウェル領域２２に近いバッファ領域４３ａと、ウェル領
域２２から遠いバッファ領域４３ｂを備えており、ウェ
ル領域２２から遠いバッファ領域４３ｂの上に、低濃度
バッファ領域３３ａが設けられている。
の構成のさらに他の例を示す縦断面図である。図１８に
示すＩＧＢＴは、図１２に示すＩＧＢＴのバッファ層２
３に代えて、図１５に示すＩＧＢＴのバッファ領域３３
ａ，３３ｂと、図１７に示すＩＧＢＴのバッファ領域４
３ａ，４３ｂとを組み合わせたものである。すなわち、
ウェル領域２２に近いバッファ領域４３ａと、ウェル領
域２２から遠いバッファ領域４３ｂを備えており、ウェ
ル領域２２から遠いバッファ領域４３ｂの上に、低濃度
バッファ領域３３ａが設けられている。
【００４１】たとえば耐圧クラスが４．５ｋＶの場合に
は、たとえば、ウェル領域２２に近いバッファ領域４３
ａ（高不純物濃度のバッファ領域３３ｂに相当）の不純
物濃度は深さ方向に均一で１．０×１０16ｃｍ-3であ
り、その厚さは３０μｍである。また、ウェル領域２２
から遠いバッファ領域４３ｂの不純物濃度は深さ方向に
均一で１．０×１０16ｃｍ-3であり、その厚さは５μｍ
である。また、低濃度バッファ領域３３ａの不純物濃度
は深さ方向に均一で１．０×１０14ｃｍ-3であり、その
厚さは３０μｍである。その他の構成、特性値および寸
法等は、図１２に示す例と同じであるため、図１２と同
一の符号を付して説明を省略する。なお、バッファ領域
３３ａ，４３ａ，４３ｂの不純物プロファイルが深さ方
向に減少するプロファイルでもよい。
は、たとえば、ウェル領域２２に近いバッファ領域４３
ａ（高不純物濃度のバッファ領域３３ｂに相当）の不純
物濃度は深さ方向に均一で１．０×１０16ｃｍ-3であ
り、その厚さは３０μｍである。また、ウェル領域２２
から遠いバッファ領域４３ｂの不純物濃度は深さ方向に
均一で１．０×１０16ｃｍ-3であり、その厚さは５μｍ
である。また、低濃度バッファ領域３３ａの不純物濃度
は深さ方向に均一で１．０×１０14ｃｍ-3であり、その
厚さは３０μｍである。その他の構成、特性値および寸
法等は、図１２に示す例と同じであるため、図１２と同
一の符号を付して説明を省略する。なお、バッファ領域
３３ａ，４３ａ，４３ｂの不純物プロファイルが深さ方
向に減少するプロファイルでもよい。
【００４２】上述した実施の形態２によれば、半導体基
板２１のコレクタ層２４の近傍に、空間電荷領域が広が
らず、かつ過剰キャリアが存在する領域があるため、タ
ーンオフ時の発振を抑制することができる。また、基板
比抵抗ρがブレークダウン電圧ＢＶに対して、ρ＞（Ｂ
Ｖ／３０）4/3×０．８であるため、基板中の過剰キャ
リアを低い電圧で排出することが可能となる。したがっ
て、ターンオフ時のアバランシェを抑制し、飽和電圧−
ターンオフ損失のトレードオフ特性を改善することがで
きるとともに、ＲＢＳＯＡを改善することができる。
板２１のコレクタ層２４の近傍に、空間電荷領域が広が
らず、かつ過剰キャリアが存在する領域があるため、タ
ーンオフ時の発振を抑制することができる。また、基板
比抵抗ρがブレークダウン電圧ＢＶに対して、ρ＞（Ｂ
Ｖ／３０）4/3×０．８であるため、基板中の過剰キャ
リアを低い電圧で排出することが可能となる。したがっ
て、ターンオフ時のアバランシェを抑制し、飽和電圧−
ターンオフ損失のトレードオフ特性を改善することがで
きるとともに、ＲＢＳＯＡを改善することができる。
【００４３】図１９に、低不純物濃度のバッファ層を有
し、かつドリフト層の不純物濃度が低いＩＧＢＴ（実施
の形態２）のターンオフ波形を示す。比較として、図２
０に、高不純物濃度のバッファ層を有し、かつドリフト
層の不純物濃度が低いＩＧＢＴを従来例とし、そのター
ンオフ波形を示す。図１９および図２０から明らかなよ
うに、従来例のＩＧＢＴではターンオフ時の１．７５×
１０-6ｓ位からＶCEが約５００Ｖの範囲で振動し、ＩC
が２０００Ａから下降して同じく１．７５×１０-6ｓ位
から約±２５０Ａの範囲で振動し、発振している（図２
０）。一方、実施の形態２のＩＧＢＴでは、発振してい
ない（図１９）ことがわかる。ドリフト層の不純物濃度
が低いＩＧＢＴでは、薄いドリフト層厚さで高耐圧を得
ることが可能である。特に、ドリフト層をＩ層化すれ
ば、最小のドリフト層厚さで最高の耐圧を得ることがで
きる。
し、かつドリフト層の不純物濃度が低いＩＧＢＴ（実施
の形態２）のターンオフ波形を示す。比較として、図２
０に、高不純物濃度のバッファ層を有し、かつドリフト
層の不純物濃度が低いＩＧＢＴを従来例とし、そのター
ンオフ波形を示す。図１９および図２０から明らかなよ
うに、従来例のＩＧＢＴではターンオフ時の１．７５×
１０-6ｓ位からＶCEが約５００Ｖの範囲で振動し、ＩC
が２０００Ａから下降して同じく１．７５×１０-6ｓ位
から約±２５０Ａの範囲で振動し、発振している（図２
０）。一方、実施の形態２のＩＧＢＴでは、発振してい
ない（図１９）ことがわかる。ドリフト層の不純物濃度
が低いＩＧＢＴでは、薄いドリフト層厚さで高耐圧を得
ることが可能である。特に、ドリフト層をＩ層化すれ
ば、最小のドリフト層厚さで最高の耐圧を得ることがで
きる。
【００４４】また、図２１に、耐圧４．５ｋＶクラスの
ＩＧＢＴを電源電圧２６００Ｖでターンオフした際に発
振しない条件で、飽和電圧−ターンオフ損失のトレード
オフ特性を比較した結果を示す。この結果より、同一飽
和電圧で比較した場合、基板比抵抗が３３０ΩｃｍのＩ
ＧＢＴに対して、基板比抵抗が１０００ΩｃｍのＩＧＢ
Ｔでは、ターンオフ損失が約３０％低下していることが
わかる。
ＩＧＢＴを電源電圧２６００Ｖでターンオフした際に発
振しない条件で、飽和電圧−ターンオフ損失のトレード
オフ特性を比較した結果を示す。この結果より、同一飽
和電圧で比較した場合、基板比抵抗が３３０ΩｃｍのＩ
ＧＢＴに対して、基板比抵抗が１０００ΩｃｍのＩＧＢ
Ｔでは、ターンオフ損失が約３０％低下していることが
わかる。
【００４５】なお、上述した各実施の形態において記載
した数値等は一例であり、本発明はそれらの数値に限定
されるものではない。また、本発明はソフトスイッチン
グ用のＩＧＢＴに限らず、他の用途のＩＧＢＴにも適用
することができる。また、実施の形態２において、第１
導電型をＮ型とし、第２導電型をＰ型としたが、その逆
でも同様である。
した数値等は一例であり、本発明はそれらの数値に限定
されるものではない。また、本発明はソフトスイッチン
グ用のＩＧＢＴに限らず、他の用途のＩＧＢＴにも適用
することができる。また、実施の形態２において、第１
導電型をＮ型とし、第２導電型をＰ型としたが、その逆
でも同様である。
【００４６】
【発明の効果】本発明によれば、基板比抵抗ρおよびブ
レークダウン電圧ＢＶについてρ＞（ＢＶ／３０）4/3
×０．７５を満たすことによって、基板中の過剰キャリ
アを低い電圧で排出することが可能となるため、ターン
オフ時のアバランシェを抑制し、ソフトスイッチングで
の飽和電圧−ターンオフ損失のトレードオフの改善とＲ
ＢＳＯＡの改善を同時に達成することができる。また、
本発明によれば、半導体基板のコレクタ層の近傍に、空
間電荷領域が広がらず、かつ過剰キャリアが存在する領
域があるため、ターンオフ時の発振を抑制することがで
きる。
レークダウン電圧ＢＶについてρ＞（ＢＶ／３０）4/3
×０．７５を満たすことによって、基板中の過剰キャリ
アを低い電圧で排出することが可能となるため、ターン
オフ時のアバランシェを抑制し、ソフトスイッチングで
の飽和電圧−ターンオフ損失のトレードオフの改善とＲ
ＢＳＯＡの改善を同時に達成することができる。また、
本発明によれば、半導体基板のコレクタ層の近傍に、空
間電荷領域が広がらず、かつ過剰キャリアが存在する領
域があるため、ターンオフ時の発振を抑制することがで
きる。
【図１】従来のソフトスイッチング用ＩＧＢＴのターン
オフ波形を示す波形図である。
オフ波形を示す波形図である。
【図２】基板厚さを変えたときの基板比抵抗と静的ブレ
ークダウン電圧との関係を示す特性図である。
ークダウン電圧との関係を示す特性図である。
【図３】実施の形態１のソフトスイッチング用ＩＧＢＴ
（基板比抵抗１０００Ωｃｍ、基板厚さ４５０μｍ）の
ターンオフ波形を示す波形図である。
（基板比抵抗１０００Ωｃｍ、基板厚さ４５０μｍ）の
ターンオフ波形を示す波形図である。
【図４】従来のソフトスイッチング用ＩＧＢＴ（基板比
抵抗３３０Ωｃｍ、基板厚さ５５０μｍ）のターンオフ
波形を示す波形図である。
抵抗３３０Ωｃｍ、基板厚さ５５０μｍ）のターンオフ
波形を示す波形図である。
【図５】実施の形態１のソフトスイッチング用ＩＧＢＴ
（基板比抵抗７５０Ωｃｍ、基板厚さ４５０μｍ）のタ
ーンオフ波形を示す波形図である。
（基板比抵抗７５０Ωｃｍ、基板厚さ４５０μｍ）のタ
ーンオフ波形を示す波形図である。
【図６】従来のソフトスイッチング用ＩＧＢＴ（基板比
抵抗３３０Ωｃｍ、基板厚さ５５０μｍ）のターンオフ
波形を示す波形図である。
抵抗３３０Ωｃｍ、基板厚さ５５０μｍ）のターンオフ
波形を示す波形図である。
【図７】実施の形態１と従来例について飽和電圧−ター
ンオフ損失のトレードオフ特性を示す特性図である。
ンオフ損失のトレードオフ特性を示す特性図である。
【図８】実施の形態１と従来例についてアバランシェが
開始するコレクタ電流値を示す図である。
開始するコレクタ電流値を示す図である。
【図９】バッファ層を低濃度化したＩＧＢＴの順方向ブ
ロッキングモードにおける電界分布と不純物プロファイ
ルを示す図である。
ロッキングモードにおける電界分布と不純物プロファイ
ルを示す図である。
【図１０】バッファ層に不純物濃度が高い部分と低い部
分を設けたＩＧＢＴの順方向ブロッキングモードにおけ
る電界分布と不純物プロファイルを示す図である。
分を設けたＩＧＢＴの順方向ブロッキングモードにおけ
る電界分布と不純物プロファイルを示す図である。
【図１１】バッファ層に、ウェル領域に近い部分と遠い
部分を設けたＩＧＢＴの順方向ブロッキングモードにお
ける電界分布と不純物プロファイルを示す図である。
部分を設けたＩＧＢＴの順方向ブロッキングモードにお
ける電界分布と不純物プロファイルを示す図である。
【図１２】実施の形態２のＩＧＢＴの構成の一例を示す
縦断面図である。
縦断面図である。
【図１３】図１２に示すＩＧＢＴにおいてイオン注入法
により作製されたバッファ層の不純物プロファイルを示
す図である。
により作製されたバッファ層の不純物プロファイルを示
す図である。
【図１４】図１２に示すＩＧＢＴにおいてエピタキシャ
ル成長法により作製されたバッファ層の不純物プロファ
イルを示す図である。
ル成長法により作製されたバッファ層の不純物プロファ
イルを示す図である。
【図１５】実施の形態２のＩＧＢＴの構成の他の例を示
す縦断面図である。
す縦断面図である。
【図１６】図１５に示すＩＧＢＴにおいてエピタキシャ
ル成長法により作製されたバッファ層の不純物プロファ
イルを示す図である。
ル成長法により作製されたバッファ層の不純物プロファ
イルを示す図である。
【図１７】実施の形態２のＩＧＢＴの構成のさらに他の
例を示す縦断面図である。
例を示す縦断面図である。
【図１８】実施の形態２のＩＧＢＴの構成において、図
１５に示す構成と図１７に示す構成とを組み合わせた例
を示す縦断面図である。
１５に示す構成と図１７に示す構成とを組み合わせた例
を示す縦断面図である。
【図１９】実施の形態２のＩＧＢＴのターンオフ波形を
示す特性図である。
示す特性図である。
【図２０】従来例のＩＧＢＴのターンオフ波形を示す特
性図である。
性図である。
【図２１】耐圧４．５ｋＶクラスのＩＧＢＴを電源電圧
２６００Ｖでターンオフした際に発振しない条件で、飽
和電圧−ターンオフ損失のトレードオフ特性を比較した
結果を示す特性図である。
２６００Ｖでターンオフした際に発振しない条件で、飽
和電圧−ターンオフ損失のトレードオフ特性を比較した
結果を示す特性図である。
【図２２】従来のパンチスルー型ＩＧＢＴの構成を示す
縦断面図である。
縦断面図である。
【図２３】従来のパンチスルー型ＩＧＢＴの順方向ブロ
ッキングモードにおける電界分布と不純物プロファイル
を示す図である。
ッキングモードにおける電界分布と不純物プロファイル
を示す図である。
２１ 半導体基板
２２ ウェル領域
２３ バッファ層
２４ コレクタ層
２５ ソース領域
２６ ゲート絶縁膜
２７ ゲート電極
２８ 層間絶縁膜
２９ エミッタ電極
３０ コレクタ電極
３３ａ 低濃度バッファ領域
３３ｂ 高濃度バッファ領域
４３ａ ウェル領域に近いバッファ領域
４３ｂ ウェル領域から遠いバッファ領域
Claims (17)
- 【請求項１】 半導体基板の比抵抗をρ［Ωｃｍ］と
し、ブレークダウン電圧をＢＶ［Ｖ］とすると、 ρ＞（ＢＶ／３０）4/3×０．７５ であることを特徴とする絶縁ゲートバイポーラトランジ
スタ。 - 【請求項２】 （ＢＶ／３０）4/3×０．８０＜ρ＜
（ＢＶ／３０）4/3×１．２５であることを特徴とする
請求項１に記載の絶縁ゲートバイポーラトランジスタ。 - 【請求項３】 半導体基板の比抵抗が７５０Ωｃｍ以上
であることを特徴とする絶縁ゲートバイポーラトランジ
スタ。 - 【請求項４】 半導体基板の比抵抗が１２５０Ωｃｍ以
下であることを特徴とする請求項３に記載の絶縁ゲート
バイポーラトランジスタ。 - 【請求項５】 ソフトスイッチングに用いられることを
特徴とする請求項１〜４のいずれか一つに記載の絶縁ゲ
ートバイポーラトランジスタ。 - 【請求項６】 第１導電型の半導体基板の一方の主面の
表面層に形成された第２導電型のウェル領域と、前記ウ
ェル領域内の表面層に形成された第１導電型のソース領
域と、前記ウェル領域の、チャネルが形成される領域上
に形成されたゲート絶縁膜と、前記ゲート絶縁膜上に形
成されたゲート電極と、前記ソース領域と前記ウェル領
域の両方に電気的に接続されたエミッタ電極と、前記半
導体基板の他方の主面の表面層に形成された第１導電型
のバッファ層と、前記バッファ層の表面層に形成された
第２導電型のコレクタ層と、前記コレクタ層に電気的に
接続されたコレクタ電極とを具備する絶縁ゲートバイポ
ーラトランジスタにおいて、 順方向にブレークダウン電圧が印加されたときに電界が
かからない領域では、順方向導電時の少数キャリア濃度
が当該領域の不純物濃度よりも高いことを特徴とする絶
縁ゲートバイポーラトランジスタ。 - 【請求項７】 第１導電型の半導体基板の一方の主面の
表面層に形成された第２導電型のウェル領域と、前記ウ
ェル領域内の表面層に形成された第１導電型のソース領
域と、前記ウェル領域の、チャネルが形成される領域上
に形成されたゲート絶縁膜と、前記ゲート絶縁膜上に形
成されたゲート電極と、前記ソース領域と前記ウェル領
域の両方に電気的に接続されたエミッタ電極と、前記半
導体基板の他方の主面の表面層に形成された第１導電型
のバッファ層と、前記バッファ層の表面層に形成された
第２導電型のコレクタ層と、前記コレクタ層に電気的に
接続されたコレクタ電極とを具備する絶縁ゲートバイポ
ーラトランジスタにおいて、 順方向導電時の少数キャリア濃度が、前記ウェル領域か
ら前記コレクタ層にわたって、少なくとも一部の前記半
導体基板または前記バッファ層の不純物濃度よりも高い
ことを特徴とする絶縁ゲートバイポーラトランジスタ。 - 【請求項８】 半導体基板の比抵抗をρ［Ωｃｍ］と
し、ブレークダウン電圧をＢＶ［Ｖ］とすると、 ρ＞（ＢＶ／３０）4/3×０．８ であることを特徴とする請求項６または７に記載の絶縁
ゲートバイポーラトランジスタ。 - 【請求項９】 前記バッファ層の厚さをｘ［ｃｍ］と
し、前記バッファ層の不純物量をＮｂｕｆｆｅｒ［ｃｍ
-3］、順方向導電時の少数キャリア濃度をＮｍｉｎｏｒ
ｉｔｙ［ｃｍ-3］とすると、 ｘ・Ｎｍｉｎｏｒｉｔｙ＞ｘ・Ｎｂｕｆｆｅｒ＞１．３
×１０12 であることを特徴とする請求項８に記載の絶縁ゲートバ
イポーラトランジスタ。 - 【請求項１０】 前記バッファ層の厚さは１０μｍ以上
であり、かつ、前記バッファ層の表面不純物濃度が１．
０×１０16ｃｍ-3以下で、深さ方向に減少するプロファ
イルを有することを特徴とする請求項６〜９のいずれか
一つに記載の絶縁ゲートバイポーラトランジスタ。 - 【請求項１１】 前記バッファ層の厚さは１０μｍ以上
であり、かつ、前記バッファ層の不純物濃度が１．０×
１０15ｃｍ-3以下の均一なプロファイルを有することを
特徴とする請求項６〜９のいずれか一つに記載の絶縁ゲ
ートバイポーラトランジスタ。 - 【請求項１２】 前記バッファ層は、ＦＺ基板上にエピ
タキシャル成長された半導体層であることを特徴とする
請求項１１に記載の絶縁ゲートバイポーラトランジス
タ。 - 【請求項１３】 前記半導体基板におけるキャリアのラ
イフタイムは１μｓ以上であることを特徴とする請求項
６〜１２のいずれか一つに記載の絶縁ゲートバイポーラ
トランジスタ。 - 【請求項１４】 前記バッファ層には、前記ウェル領域
に近い領域と、前記ウェル領域から遠い領域とが存在す
ることを特徴とする請求項１１に記載の絶縁ゲートバイ
ポーラトランジスタ。 - 【請求項１５】 前記バッファ層には、不純物濃度が深
さ方向に減少するプロファイルで、かつ、相対的に表面
不純物濃度が高い領域と、相対的に表面不純物濃度が低
い領域とが存在することを特徴とする請求項１１に記載
の絶縁ゲートバイポーラトランジスタ。 - 【請求項１６】 前記バッファ層には、不純物濃度が深
さ方向に均一なプロフェイルで、かつ相対的に不純物濃
度が高い領域と、相対的に不純物濃度が低い領域とが存
在することを特徴とする請求項１１に記載の絶縁ゲート
バイポーラトランジスタ。 - 【請求項１７】 前記半導体基板の比抵抗は７５０Ωｃ
ｍ以上１２５０Ωｃｍ以下であることを特徴とする請求
項６〜１６のいずれか一つに記載の絶縁ゲートバイポー
ラトランジスタ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002200869A JP4136503B2 (ja) | 2002-03-12 | 2002-07-10 | 絶縁ゲートバイポーラトランジスタ |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002067355 | 2002-03-12 | ||
| JP2002-67355 | 2002-03-12 | ||
| JP2002200869A JP4136503B2 (ja) | 2002-03-12 | 2002-07-10 | 絶縁ゲートバイポーラトランジスタ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003338626A true JP2003338626A (ja) | 2003-11-28 |
| JP4136503B2 JP4136503B2 (ja) | 2008-08-20 |
Family
ID=29714041
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002200869A Expired - Fee Related JP4136503B2 (ja) | 2002-03-12 | 2002-07-10 | 絶縁ゲートバイポーラトランジスタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4136503B2 (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008053611A (ja) * | 2006-08-28 | 2008-03-06 | Fuji Electric Holdings Co Ltd | 半導体装置の製造方法 |
| DE102009018775A1 (de) | 2008-08-26 | 2010-03-11 | Mitsubishi Electric Corporation, Tokyo | Halbleitervorrichtung mit IGBT |
| JP2013191896A (ja) * | 2007-07-10 | 2013-09-26 | Fuji Electric Co Ltd | トレンチ型絶縁ゲートｍｏｓ半導体装置 |
| JP2016195271A (ja) * | 2016-07-04 | 2016-11-17 | 三菱電機株式会社 | 半導体装置 |
-
2002
- 2002-07-10 JP JP2002200869A patent/JP4136503B2/ja not_active Expired - Fee Related
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008053611A (ja) * | 2006-08-28 | 2008-03-06 | Fuji Electric Holdings Co Ltd | 半導体装置の製造方法 |
| JP2013191896A (ja) * | 2007-07-10 | 2013-09-26 | Fuji Electric Co Ltd | トレンチ型絶縁ゲートｍｏｓ半導体装置 |
| JP2015201660A (ja) * | 2007-07-10 | 2015-11-12 | 富士電機株式会社 | トレンチ型絶縁ゲートｍｏｓ半導体装置 |
| JP2017195406A (ja) * | 2007-07-10 | 2017-10-26 | 富士電機株式会社 | トレンチゲート型絶縁ゲートバイポーラトランジスタ及びその製造方法 |
| JP2018022902A (ja) * | 2007-07-10 | 2018-02-08 | 富士電機株式会社 | トレンチ型絶縁ゲートｍｏｓ半導体装置 |
| DE102009018775A1 (de) | 2008-08-26 | 2010-03-11 | Mitsubishi Electric Corporation, Tokyo | Halbleitervorrichtung mit IGBT |
| US7750438B2 (en) | 2008-08-26 | 2010-07-06 | Mitsubishi Electric Corporation | Semiconductor device |
| JP2016195271A (ja) * | 2016-07-04 | 2016-11-17 | 三菱電機株式会社 | 半導体装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP4136503B2 (ja) | 2008-08-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| USRE47198E1 (en) | Power semiconductor device | |
| US9634130B2 (en) | Semiconductor device | |
| US5702961A (en) | Methods of forming insulated gate bipolar transistors having built-in freewheeling diodes and transistors formed thereby | |
| JP4093042B2 (ja) | 半導体装置 | |
| JP6891560B2 (ja) | 半導体装置 | |
| CN109449202B (zh) | 一种逆导双极型晶体管 | |
| US20230090883A1 (en) | Three-dimensional carrier stored trench igbt and manufacturing method thereof | |
| JP2020155472A (ja) | 半導体装置 | |
| US8067797B2 (en) | Variable threshold trench IGBT with offset emitter contacts | |
| US9577088B2 (en) | Semiconductor device with high concentration region | |
| JP7297709B2 (ja) | 半導体装置及び半導体回路 | |
| US11139391B2 (en) | IGBT device | |
| US20150144990A1 (en) | Power semiconductor device and method of manufacturing the same | |
| EP1011148B1 (en) | Semiconductor insulated gate switching device and method of driving the same | |
| JP4136503B2 (ja) | 絶縁ゲートバイポーラトランジスタ | |
| CN113054012B (zh) | 绝缘栅双极晶体管及其制造方法 | |
| JP7407757B2 (ja) | 半導体装置 | |
| CN216054718U (zh) | 半导体结构及绝缘栅双极型晶体管 | |
| CN113838915B (zh) | 一种沟槽栅电荷存储型igbt及其制作方法 | |
| US11955477B2 (en) | Semiconductor device and semiconductor circuit | |
| JP7476129B2 (ja) | 半導体装置及び半導体回路 | |
| JPH1140818A (ja) | 半導体装置 | |
| CN115911083A (zh) | 半导体结构及绝缘栅双极型晶体管 | |
| JP2022139619A (ja) | 半導体装置及び半導体回路 | |
| KR20190059344A (ko) | 고내압 트렌치 게이트 igbt |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20041213 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070306 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20071002 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071203 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080304 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080411 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080520 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080603 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110613 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110613 Year of fee payment: 3 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110613 Year of fee payment: 3 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110613 Year of fee payment: 3 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120613 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130613 Year of fee payment: 5 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |