DE102009018775A1 - Halbleitervorrichtung mit IGBT - Google Patents

Halbleitervorrichtung mit IGBT Download PDF

Info

Publication number
DE102009018775A1
DE102009018775A1 DE102009018775A DE102009018775A DE102009018775A1 DE 102009018775 A1 DE102009018775 A1 DE 102009018775A1 DE 102009018775 A DE102009018775 A DE 102009018775A DE 102009018775 A DE102009018775 A DE 102009018775A DE 102009018775 A1 DE102009018775 A1 DE 102009018775A1
Authority
DE
Germany
Prior art keywords
region
area
igbt
drift region
drift
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE102009018775A
Other languages
English (en)
Inventor
Tatsuo Harada
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of DE102009018775A1 publication Critical patent/DE102009018775A1/de
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/73—Bipolar junction transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/083—Anode or cathode regions of thyristors or gated bipolar-mode devices
    • H01L29/0834—Anode regions of thyristors or gated bipolar-mode devices, e.g. supplementary regions surrounding anode regions

Abstract

Es ist eine Halbleitervorrichtung vorgesehen mit einem n-Pufferbereich (6), der zwischen einem n--Driftbereich (1) und einem p-Kollektorbereich (7) angeordnet ist. Der n-Pufferbereich (6) weist eine Dotierungskonzentration höher als der n--Driftbereich (1) auf. Es sei angenommen, dass alpha das Verhältnis (WTA/WTB) ist zwischen WTA, das als: WTA = (2epsilonSepsilon0V)1/2/qNd ausgedrückt ist, und der Dicke WTB des Driftbereichs, der zwischen dem Basisbereich und dem Pufferbereich gehalten ist, wobei das Verhältnis (DC/DB) der Nettodosierung DC des Kollektorbereichs in Bezug auf die Nettodosierung DB des Pufferbereichs mindestens alpha beträgt. Somit kann die Halbleitervorrichtung erzielt werden, die einen geeigneten Spielraum des SCSOA-Widerstands sicherstellen kann.

Description

  • Die vorliegende Erfindung bezieht sich auf eine Halbleitervorrichtung und insbesondere bezieht sie sich auf eine Halbleitervorrichtung mit IGBT (bipolarer Transistor mit isoliertem Gate).
  • Ein IGBT hat sowohl eine hohe Spannungsfestigkeit als auch eine hohe Stromeigenschaft eines bipolaren Transistors und eine Eigenschaft hoher Frequenz eines MOSFET (Metalloxidhalbleiterfeldeffekttransistor). Ein IGBT mit einer so genannten LPT-(leichter Durchgriff/Durchschlag) Struktur (Feld-Stoppstruktur) mit einem Pufferbereich, der zwischen einem Driftbereich und einem Kollektorbereich vorgesehen ist, ist als solch ein IGBT bekannt (siehe JP 2004-311 481 A , JP 2001-332 729 A , JP 10-050 724 (1998)A , JP 2007-019 518 A , JP 2004-103 982 und JP 2003-338 626 A ).
  • Herkömmliche IGBTs mit der LPT-Struktur enthalten jedoch solch einen IGBT, dass der Widerstand eines Sicherheitsbetriebsgebiets nach dem Abschneiden eines Kurzschlussstroms, d. h. das so genannte SCSOA (Kurzschlusssicherheitsbetriebsgebiet), dazu neigt, niedrig zu sein, und solch einen IGBT, dessen Spielraum des SCSOA-Widerstands dazu neigt, übermäßig zu sein, und es ist schwierig, einen richtigen Spielraum sicherzustellen.
  • Die vorliegende Erfindung ist vorgeschlagen worden im Hinblick auf die oben erwähnten Probleme, und eine Aufgabe davon ist es, eine Halbleitervorrichtung vorzusehen, die einen geeigneten Spielraum eines SCSOA-Widerstands sicherstellt.
  • Diese Aufgabe wird gelöst durch eine Halbleitervorrichtung nach Anspruch 1.
  • Die Halbleitervorrichtung weist einen Driftbereich eines ersten Leitungstyps, einen Emitterbereich des ersten Leitungstyps, einen Basisbereich eines zweiten Leitungstyps, eine Gateelektrodenschicht, einen Kollektorbereich des zweiten Leitungstyps und einen Pufferbereich des ersten Leitungstyps auf. Der Emitterbereich ist auf einer Seite des Driftbereichs gebildet. Der Basisbereich ist zwischen dem Driftbereich und dem Emitterbereich angeordnet. Die Gateelektrodenschicht ist so angeordnet, dass sie elektrisch von dem Basisbereich, der zwischen dem Driftbereich und dem Emitterbereich gehalten ist, isoliert ist und ihm gegenüber liegt. Der Kollektorbereich ist auf einer anderen Seite des Driftbereichs gebildet. Der Pufferbereich ist zwischen dem Driftbereich und dem Kollektorbereich angeordnet und weist eine höhere Dotierungskonzentration als die des Driftbereichs auf. Es sei angenommen, dass α das Verhältnis (WTA/WTB) darstellt zwischen WTA, das als:
    Figure 00020001
    ausgedrückt ist (worin εS die Dielektrizitätskonstante von Silizium darstellt, ε0 die Dielektrizitätskonstante des Vakuums darstellt, q die Ladung von Elektronen darstellt, Nd die Dotierungskonzentration des Driftbereichs darstellt und V die Avalanche-Spannung/Durchbruchsspannung darstellt) und der Dicke WTB des Driftbereichs, der zwischen dem Basisbereich und dem Pufferbereich gehalten ist, dann beträgt das Verhältnis (DC/DB) der Nettodosierung DC des Kollektorbereichs in Bezug auf die Nettodosierung DB des Pufferbereichs mindestens α.
  • Bei der Halbleitervorrichtung gemäß diesem Aspekt der vorliegenden Erfindung ist das Verhältnis (DC/DB) der Nettodosierung DC des Kollektorbereichs in Bezug auf die Nettodosierung DB des Pufferbereichs so auf mindestens α eingestellt, das ein geeigneter Spielraum für den SCSOA-Widerstand sichergestellt werden kann.
  • Weitere Aufgaben, Merkmale, Aspekte und Vorteile der vorliegenden Erfindung werden ersichtlich aus der folgenden Beschreibung eines Ausführungsbeispiels anhand der Figuren. Von den Figuren zeigen:
  • 1 eine Schnittansicht, die schematisch den Aufbau einer Halbleitervorrichtung gemäß einer Ausführungsform der vorliegenden Erfindung zeigt;
  • 2 die Dotierungskonzentrationsverteilung in einem Abschnitt entlang der Linie II-II in 1;
  • 3 Resultate, ob oder nicht ein IGBT bei einer allgemeinen Anwendung mit einer Nennspannung von 6500 V gebrochen ist, wenn ein Dotierungsinhaltsverhältnis (DC/DB) = 1,05 ist und VG = 15 V ist;
  • 4 Resultate, ob oder nicht der IGBT in einer allgemeinen Anwendung mit der Nennspannung von 6500 V gebrochen ist, wenn das Dotierungsinhaltsverhältnis (DC/DB) = 1,935 ist und VGE = 15 V ist;
  • 5A Resultate, ob oder nicht der IGBT in der allgemeinen Verwendung mit der Nennspannung von 6500 V gebrochen ist, wenn das Dotierungsinhaltsverhältnis (DC/DB) = 2,60 ist und VGE = 15 V ist;
  • 5B Resultate, ob oder nicht der IGBT in der allgemeinen Verwendung mit der Nennspannung von 6500 V gebrochen ist, wenn das Dotierungsinhaltsverhältnis (DC/DB) = 2,60 ist und VGE = 17 V ist;
  • 6, ob oder nicht der IGBT gebrochen ist, wenn das Dotierungsinhaltsverhältnis (DC/DB) und VGE variiert werden, während die Nennspannung und die Avalanche-Spannung des IGBT auf 3300 V bzw. 4000 V gesetzt sind;
  • 7, ob oder nicht der IGBT gebrochen ist, wenn das Dotierungsinhaltsverhältnis (DC/DB) und VGE variiert werden, während die Nennspannung und die Avalanche-Spannung des IGBT auf 6500 V bzw. 8000 V gesetzt sind;
  • 8 die Dotierungskonzentrationsverteilung des Abschnitts entlang der Linie II-II in 1 in einem Fall, in dem die Nettodosierung DB eines n-Pufferbereichs = 2,34·1012/cm2 ist, und die Beziehung zwischen VGE und ICE zu dieser Zeit;
  • 9 die Dotierungskonzentrationsverteilung des Abschnitts entlang der Linie II-II in 1 in einem Fall, in dem die Nettodosierung DB des n-Pufferbereichs = 1,26·1012/cm2 ist, und die Beziehung zwischen VGE und ICE zu dieser Zeit;
  • 10 die Dotierungskonzentrationsverteilung des Abschnitts entlang der II-II in 1 in einem Fall, in dem die Nettodosierung DB des n-Pufferbereichs = 7,37·1011/cm2 ist, und die Beziehung zwischen VGE und ICE zu dieser Zeit; und
  • 11 die Verteilung einer Feldstärke des Abschnitts entlang der Linie II-II in 1 in einem SCSOA des IGBT mit der Nennspannung von 6500 V.
  • Eine Ausführungsform der vorliegenden Erfindung wird nun unter Bezugnahme auf die Zeichnungen beschrieben.
  • Bezugnehmend auf 1 weist eine Halbleitervorrichtung gemäß dieser Ausführungsform IGBTs der LPT-Struktur auf. Jeder IGBT der LPT-Struktur enthält hauptsächlich einen n–-Driftbereich 1, einen p-Basisbereich 2, einen n-Emitterbereich 3, einen Gateisolierfilm 4, eine Gateelektrodenschicht 5, einen n-Pufferbereich 6, einen p-Kollektorbereich 7, einen Isolierfilm 8, eine Emitterelektrodenschicht 9 und eine Kollektorelektrodenschicht 10.
  • Der n–-Driftbereich 1, der p-Basisbereich 2, der n-Emitterbereich 3, der n-Pufferbereich 4 und der p-Kollektorbereich 7 sind in einem Halbleitersubstrat 20 gebildet. Der n-Emitterbereich 3 ist auf einer ersten Oberfläche des Halbleitersubstrats 20 auf einer Seite des n–-Driftbereichs 1 gebildet. Der p-Basisbereich 2 ist zwischen dem n–-Driftbereich 1 und dem n-Emitterbereich r angeordnet und stellt p-n-Übergänge mit entsprechenden des n–-Driftbereichs 1 und des n-Emitterbereichs 3 dar.
  • Die Gateelektrodenschicht 5 ist so angeordnet, dass sie elektrisch von dem p-Basisbereich 2, der zwischen dem n–-Driftbereich 1 und dem n-Emitterbereich 3 gehalten ist, isoliert ist und ihm gegenüber liegt. Die Gateelektrode 5 ist so angeordnet, dass sie elektrisch nicht nur von dem p-Basisbereich 2, sondern auch von einem Teilbereich des n–-Driftbereichs 1 isoliert ist und ihnen gegenüber liegt. Der Gateisolierfilm 4 ist zwischen der Gate elektrodenschicht 5 und dem Halbleitersubstrat 20 angeordnet, so dass die Gateelektrodenschicht 5 elektrisch von entsprechenden des p-Basisbereichs 2 und den n–-Driftbereichs 1 isoliert ist und ihnen gegenüber liegt.
  • Der p-Kollektorbereich 7 ist auf einer zweiten Oberfläche des Halbleitersubstrats 20 auf einer anderen Seite des n–-Driftbereichs 1 gebildet. Der n-Pufferbereich 6 ist zwischen dem n–-Driftbereich 1 und dem p-Kollektorbereich 7 angeordnet und weist eine höhere n-Dotierungskonzentration als der n–-Driftbereich 1 auf. Der n-Pufferbereich 6 ist mit dem n–-Driftbereich 1 gebondet und bildet einen n-p-Übergang mit dem p-Kollektorbereich 7.
  • Die Isolierfilm 8 ist auf der ersten Oberfläche des Halbleitersubstrats 20 zum Bedecken der oberen Oberfläche und der Seitenoberfläche der Gateelektrodenschicht 5 gebildet. Der Isolierfilm 8 weist eine Öffnung 8a auf, die einen Teil der ersten Oberfläche des Halbleitersubstrats 20 erreicht. Die Emitterelektrodenschicht 9 ist auf dem Isolierfilm 8 gebildet. Die Emitterelektrodenschicht 9 ist elektrisch mit sowohl dem n-Emitterbereich 3 als auch dem p-Basisbereich 2 durch die Öffnung 8a des Isolierfilms 8 verbunden.
  • Die Gateelektrodenschicht 10 ist auf der zweiten Oberfläche des Halbleitersubstrats 20 so gebildet, dass sie elektrisch mit dem p-Kollektorbereich 7 verbunden ist.
  • Die Dotierungskonzentrationen des n–-Driftbereichs 1, des n-Pufferbereichs 6 und des p-Kollektorbereichs 7 in der Halbleitervorrichtung gemäß dieser Ausführungsform werden nun beschrieben.
  • Bezugnehmend auf 2 sind n–-Driftbereich 1 und der n-Pufferbereich 6 mit z. B. Phosphor (P) als ein n-Dotierungsstoff dotiert. Der p-Kollektorbereich 7 ist mit Bor (B) z. B. als ein p-Dotierungsstoff dotiert.
  • Der n–-Driftbereich 1 weist eine im Wesentlichen flache (homogene) n-Dotierungskonzentration auf, wie an dem rechten Ende in 2 gezeigt ist. Die n-Dotierungskonzentration des n–-Driftbereichs 1 beträgt z. B. 7,2 × 1012 cm3. Der n-Pufferbereich 6 weist eine höhere n-Dotierungskonzentration als der n–-Driftbereich 1 auf und weist eine derartige Konzentrationsverteilung auf, dass die n-Dotierungskonzentration davon allmählich von der Seite des n–-Driftbereichs 1 zu der Seite des p-Kollektorbereichs 7 zunimmt. Die Spitzenkonzentration des n-Pufferbereichs 6 beträgt z. B. 2,0 × 1015 cm–3.
  • Der p-Kollektorbereich 7 weist die maximale p-Dotierungskonzentration in der Nähe der zweiten Oberfläche des Halbleitersubstrats 20 auf und weist eine derartige Konzentrationsverteilung auf, dass die p-Dotierungskonzentration davon allmählich von der Seite der zweiten Oberfläche zu der Seite des n-Pufferbereichs abnimmt. Die Spitzenkonzentration des p-Kollektorbereichs 7 beträgt z. B. 1,0 × 1017 cm–3.
  • Gemäß dieser Ausführungsform beträgt das Verhältnis (DC/DB) der Nettodosierung DC des p-Kollektorbereichs 7 in Bezug auf die Nettodosierung DB des n-Pufferbereichs 6 mindestens α.
  • Die Nettodosierung DB des n-Pufferbereichs 6 entspricht dem gesamten Dotierungsgehalt (Einheit: Zahl/cm2) der n-Dotierung (Phosphor z. B.), die den n-Pufferbereich 6 bildet, während die Nettodosierung DC des p-Kollektorbereichs 7 dem gesamten Dotie rungsgehalt (Einheit: Zahl/cm2) der p-Dotierung (Bor z. B.), die den p-Kollektorbereich 7 bildet.
  • Das α stellt das Verhältnis (WTA/WTB) zwischen WTA, das durch die folgende Gleichung (1) ausgedrückt ist, und der Dicke WTB (siehe 1) des n–-Driftbereichs 1, der zwischen dem p-Basisbereich 2 und dem n-Pufferbereich 6 gehalten ist, dar:
    Figure 00080001
  • In der obigen Gleichung (1) stellt εS die Dielektrizitätskonstante von Silizium dar, ε0 stellt die Dielektrizitätskonstante des Vakuums dar, q stellt die Ladung von Elektronen dar, Nd stellt die Dotierungskonzentration (Einheit: cm–3) des n–-Driftbereichs 1 dar und V stellt die Avalanche-Spannung des IGBT dar.
  • Die Dicke WTB entspricht dem Abstand zwischen der p-n-Übergangsschnittstelle zwischen dem p-Basisbereich 2 und dem n-Pufferbereich 6 und der Position einer Konzentration höher um 10% als die flache n-Dotierungskonzentration des n–-Driftbereichs 1 dar, wie in 2 gezeigt ist.
  • Gemäß dieser Ausführungsform ist die Nettodosierung DB des n-Pufferbereichs 6 bevorzugt mindestens ein Wert, der durch Multiplizieren der Nettodosierung DD des n–-Driftbereichs 1 mit α erhalten wird.
  • Die Gehalte, die von dem Erfinder in Beziehung auf die Halbleitervorrichtung gemäß dieser Ausführungsform untersucht wurden, werden nun beschrieben.
  • Zuerst hat der Erfinder Änderungen in den Spielräumen des SCSOA-Widerstands nach Änderungen des zuvor erwähnten Dotierungsgehaltsverhältnis (DC/DB) untersucht. Bei dieser Untersuchung wurden die Nennspannung und die Avalanche-Spannung des IGBT auf 6500 V bzw. 8000 V gesetzt. 3, 4, 5A und 5B zeigen die Resultate der zuvor erwähnten Untersuchung.
  • Der Wert von α, der durch die zuvor erwähnte Gleichung (1) mit der Avalanche-Spannung von 8000 V berechnet wurde, betrug 1,935. Bei dieser Berechnung wurde die Dotierungskonzentration des n–-Driftbereichs 1 auf 7,2 × 1012 cm–3 gesetzt. Eine VGE (Gateemitterspannung: gleich der Gatespannung VG) von 15 V und eine VCE (Kollektoremitterspannung) von 4500 V wurden allgemein an eine IGBT angelegt mit einer Spannung von 6500 V, und folglich wurde der Durchbruch des IGBT unter Bezugnahme auf diese Bedingungen untersucht.
  • Aus den in 3 gezeigten Resultaten brach der IGBT bei VCE von 2000 V niedriger als VCE von 4500 V, wenn das Dotierungsgehaltsverhältnis (DC/DB) = 1,05 war, d. h. niedriger als das zuvor erwähnte α, und VGE auf 15 V gesetzt war. Wenn ein IGBT bricht, ändert sich die Wellenform des Emitterstroms (ICE) plötzlich in einer zunehmenden Richtung, und die Wellenform von VCE wird plötzlich verringert, und folglich kann der Bruch des IGBT aus diesen Änderungen usw. erkannt werden.
  • Wenn das Dotierungsgehaltsverhältnis (DC/DB) = 1,935 identisch zu dem zuvor erwähnten α war, brach auf der anderen Seite der IGBT nicht mit VCE von 4500 V, d. h. nicht mehr als die Nennspannung (6500 V), unabhängig von VGE von 15 V, wie in 4 gezeigt ist. Somit ist erkannt worden, dass der IGBT nicht unter Bedingungen brach, die allgemein bei der Nennspannung von 6500 V verwendet werden, wenn das Dotierungsgehaltsverhältnis (DC/DB) identisch zu dem zuvor erwähnten α ist.
  • Ebenfalls, wenn das Dotierungsgehaltsverhältnis (DC/DB) = 2,60 höher als das zuvor erwähnte α war, brach der IGBT nicht mit VCE von 4500 V, d. h. nicht mehr als die Nennspannung (6500 V), unabhängig von VGE von 15 V, wie in 5 gezeigt ist. Somit ist erkannt worden, dass der IGBT nicht unter Bedingungen bricht, die allgemein bei der Nennspannung von 6500 V verwendet werden, selbst wenn das Dotierungsgehaltsverhältnis (DC/DB) höher als das zuvor erwähnte α ist.
  • Wenn das Dotierungsgehaltsverhältnis (DC/DB) = 2,60 höher als das zuvor erwähnte α war, brach der IGBT nicht mit VCE von 4500 V, d. h. nicht mehr als die Nennspannung (6500 V), unabhängig von VGE von 17 V, wie in 5B gezeigt ist.
  • Somit ist erkannt worden, dass der IGBT nicht bricht unter Bedingungen, die allgemein bei der Nennspannung von 6500 V verwendet werden, wenn das Dotierungsgehaltsverhältnis (DC/DB) mindestens das zuvor erwähnte α ist.
  • Der Erfinder hat auch untersucht, ob oder nicht der IGBT bricht, wenn das zuvor erwähnte Dotierungsgehaltsverhältnis (DC/DB) und VGE variiert wurden. 6 und 7 zeigen die Resultate.
  • 6 zeigt ob oder nicht der IGBT bricht, wenn das Dotierungsgehaltsverhältnis (DC/DB) und VGE variiert werden, wenn die Nennspannung und die Avalanche-Spannung des IGBT auf 3300 V bzw. 4000 V gesetzt werden. Der Wert von α, der durch die oben erwähnte Gleichung (1) mit der Avalanche-Spannung von 4000 V be rechnet wird, betrug 1,594. VGE von 15 V und VCE von 2500 V werden allgemein an einen IGBT mit einer Nennspannung von 3300 V angelegt, und folglich wurde der Bruch des IGBT mit Bezugnahme auf diese Bedingungen untersucht.
  • Bezugnehmend auf 6 brach der IGBT mit VGE von 11 V, wenn das Dotierungsgehaltsverhältnis (DC/DB) auf 1,2 gesetzt war, und brach mit VGE von 13 V, wenn das Dotierungsgehaltsverhältnis (DC/DB) auf 1,4 gesetzt war. Andererseits brach der IGBT nicht mit VGE von weniger als 16 V, wenn das Dotierungsgehaltsverhältnis (DC/DB) auf 1,6 gesetzt war, brach nicht mit VGE von weniger als 18 V, wenn das Dotierungsgehaltsverhältnis (DC/DB) auf 1,8 war, und brach nicht mit VGE von weniger als 20 V, wenn das Dotierungsgehaltsverhältnis (DC/DB) auf 2,0 gesetzt war.
  • Aus diesen Resultaten ist erkannt worden, dass der IGBT nicht bricht unter allgemein verwendeten Bedingungen (VGE = 15 V und VCE = 2500 V) bei der Nennspannung von 3300 V, wenn das Dotierungsgehaltsverhältnis (DC/DB) mindestens das zuvor erwähnte α (= 1,594) ist.
  • 7 zeigt, ob oder nicht der IGBT bricht, wenn das Dotierungsgehaltsverhältnis (DC/DB) und VGE variiert werden, während die Nennspannung und die Avalanche-Spannung des IGBT auf 6500 V bzw. 8000 V gesetzt werden. Der Wert von α mit der Avalanche-Spannung von 8000 V ist 1,935, identisch zu dem obigen. VGE von 15 V und VCE von 4500 V werden allgemein an einen IGBT angelegt mit einer Nennspannung von 6500 V, und folglich wurde der Bruch des IGBT mit Bezugnahme auf diese Bedingungen untersucht.
  • Bezugnehmend auf 7 brach der IGBT mit VGE von 11 V, wenn das Dotierungsgehaltsverhältnis (DC/DB) auf 1,6 gesetzt war, und brach mit VGE von 13 V, wenn das Dotierungsgehaltsverhältnis (DC/DB) auf 1,8 gesetzt war. Andererseits brach der IGBT nicht mit VGE von weniger als 16 V, wenn das Dotierungsgehaltsverhältnis (DC/DB) auf 2,0 gesetzt war, und brach nicht mit VGE von weniger als 17 V, wenn das Dotierungsgehaltsverhältnis (DC/DB) auf 2,2 gesetzt war. Weiter brach der IGBT nicht mit VGE von weniger als 19 V, wenn das Dotierungsgehaltsverhältnis (DC/DB) auf 2,4 gesetzt war, und brach nicht mit VGE von weniger als 20 V, wenn das Dotierungsgehaltsverhältnis (DC/DB) auf 2,6 gesetzt war.
  • Aus diesen Resultaten ist erkannt worden, dass der IGBT nicht bricht unter allgemein verwendeten Bedingungen (VGE = 15 V und VCE = 4500 V) bei der Nennspannung von 6500 V, wenn das Dotierungsgehaltsverhältnis (DC/DB) mindestens das zuvor erwähnte α (= 1,935) ist.
  • Aus den in 6 und 7 gezeigten Resultaten ist erkannt worden, dass der IGBT nicht unter Bedingungen bricht, die allgemein bei jeder Nennbedingung verwendet werden, soweit das Dotierungsgehaltsverhältnis (DC/DB) mindestens das zuvor erwähnte α unter den entsprechenden Nennbedingungen ist.
  • Dann hat der Erfinder Änderungen der Durchbruchsspannung nach Änderung der Nettodosis DB des n-Pufferbereichs 6 untersucht. Bei dieser Untersuchung wurde die Nennspannung und die Avalanche-Spannung des IGBT auf 6500 V bzw. 8000 V gesetzt.
  • Wenn die Avalanche-Spannung 8000 V beträgt, ist das zuvor erwähnte α = 1,935. Die Nettodosis DD des n–-Driftbereichs 1 war auf 4,46 × 1011/cm2 gesetzt. 8 bis 10 zeigen die Resultate der zuvor erwähnten Untersuchung.
  • 8 zeigt die Dotierungskonzentrationsverteilung des Abschnitts entlang der Linie II-II in 1 in einem Fall, in dem die Nettodosis DB des n-Pufferbereichs 6 gleich 2,34 × 1012/cm2 ist, und die Beziehung zwischen VGE und ICE zu dieser Zeit. Aus den in 8 gezeigten Resultaten ist erkannt worden, dass eine Durchbruchspannung von 7210 V, die die Nennspannung von 6500 V überschreitet, erhalten wurde, wenn die Nettodosierung DB des n-Pufferbereichs 6 gleich 2,34 × 1012/cm2 war.
  • 9 zeigt die Dotierungskonzentrationsverteilung des Abschnitts entlang der Linie II-II in 1 in einem Fall, in dem die Nettodosierung DB des n-Pufferbereichs 6 gleich 1,26 × 1012/cm2 ist, und die Beziehung zwischen VGE und ICE zu dieser Zeit. Aus den in 9 gezeigten Resultaten ist erkannt worden, dass eine Durchbruchsspannung von 7210 V, die die Nennspannung von 6500 V überschreitet, auch erhalten wurde, wenn die Nettodosierung DB des n-Pufferbereichs 6 gleich 1,26 × 1012/cm2 war.
  • 10 zeigt die Dotierungskonzentrationsverteilung des Abschnitts entlang der Linie II-II in 1 in dem Fall, in dem die Nettodosierung DB des n-Pufferbereichs 6 gleich 7,37 × 1011/cm2 ist, und die Beziehung zwischen VGE und ICE zu dieser Zeit. Aus den in 10 gezeigten Resultaten ist erkannt worden, dass die Durchbruchsspannung gleich 6300 V, niedriger als die Nennspannung von 6500 V war, wenn die die Nettodosierung DB des n-Pufferbereichs 6 gleich 7,37 × 1011/cm2 war.
  • Das heißt, es ist zu verstehen, dass eine Durchbruchsspannung, die die Nennspannung überschreitet, erhalten wird, wenn die Nettodosierung DB des n-Pufferbereichs 6 mindestens den Wert (= 8,63 × 1011/cm2) beträgt, der erhalten wird durch Multiplizieren der Nettodosierung DD (4,46 × 1011/cm2) des n–-Driftbereichs 1 mit α (1,935) erhalten wird.
  • Gemäß dieser Ausführungsform wird, wie oben beschrieben wurde, das Verhältnis (DC/DB) der Nettodosierung DC des p-Kollektorbereichs 7 in Bezug auf die Nettodosierung DB des n-Pufferbereichs 6 so auf mindestens α eingestellt, dass der IGBT nicht unter Bedingungen bricht, die allgemein bei jeder Nennbedingung verwendet wird, sondern ein geeigneter Spielraum des SCSOA-Widerstands kann sichergestellt werden. Diese Effekte können denkbar aus dem folgenden Grund erzielt werden:
    Die LPT-Struktur ist eine Technik des Verringerns der Dicke des n–-Driftbereichs 1 durch Stoppen der Ausdehnung der Verarmungsschicht mit dem n-Pufferbereich 6. Der n-Pufferbereich 6 ist jedoch zwischen dem n–-Driftbereich 1 und dem p-Kollektorbereich 7 positioniert, und folglich wird die Injektion von Löchern von dem p-Kollektorbereich 7 unterdrückt. Somit hängt die Injektionsrate der Löcher von dem Konzentrationsverhältnis zwischen dem n-Pufferbereich 6 und dem p-Kollektorbereich 7 ab, wodurch auch der SCSOA-Widerstand beeinflusst wird.
  • Die Feldstärke auf einer Kollektorseite hängt von α ab, wie in 11 gezeigt ist. Wenn α unter einen konstanten Wert verringert wird, nimmt daher die Feldstärke auf der Kollektorseite zu, sodass die Feldstärke eines Haupt-p-n-Übergangs (zwischen dem n–-Driftbereich 1 und dem p-Basisbereich 2) als Resultat überschritten wird. Der p-n-Übergang zwischen dem p-Kollektorbereich 7 und dem n-Pufferbereich 6 weist eine niedrigere Durchbruchsstärke als der Haupt-p-n-Übergang auf, und folglich wird angenommen, dass das SCSOA bricht, wenn es mit einem α ausgelegt wird, das die Feldstärke auf der Kollektorseite erhöht. Somit wird angenommen, dass ein geeigneter Spielraum des SCSOA-Widerstands sichergestellt werden kann durch geeignetes Einstellen des Dotierungsgehaltsverhältnisses (DC/DB).
  • Gemäß dieser Ausführungsform wird weiter die Nettodosierung DB des n-Pufferbereichs 6 so gesetzt, dass sie den Wert überschreitet, der durch Multiplizieren der Nettodosierung DD des n–-Driftbereichs 1 mit α erhalten wird, so dass eine Durchbruchsspannung, die die Nennspannung überschreitet, erzielt werden kann.
  • Während 1 den IGBT einer LPT-Struktur mit planarem Gate zeigt, ist die vorliegende Erfindung nicht darauf beschränkt, sondern sie kann auch auf einen IGBT mit einer LPT-Struktur eines Grabengates angewendet werden.
  • ZITATE ENTHALTEN IN DER BESCHREIBUNG
  • Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
  • Zitierte Patentliteratur
    • - JP 2004-311481 A [0002]
    • - JP 2001-332729 A [0002]
    • - JP 10-050724 A [0002]
    • - JP 2007-019518 A [0002]
    • - JP 2004-103982 [0002]
    • - JP 2003-338626 A [0002]

Claims (2)

  1. Halbleitervorrichtung mit: einem Driftbereich (1) ersten Leitungstyps; einem Emitterbereich (3) ersten Leitungstyps, der an einer Seite des Driftbereichs (1) gebildet ist; einem Basisbereich (2) zweiten Leitungstyps, der zwischen dem Driftbereich (1) und dem Emitterbereich (3) angeordnet ist; einer Gateelektrodenschicht (5), die so angeordnet ist, dass sie von dem Basisbereich (2), der zwischen dem Driftbereich (1) und dem Emitterbereich (3) gehalten ist, elektrisch isoliert ist und ihm gegenüber ist; einem Kollektorbereich (7) zweiten Leitungstyps, der an einer anderen Seite des Driftbereichs (1) gebildet ist; und einem Pufferbereich (6) ersten Leitungstyps, der zwischen dem Driftbereich (1) und dem Kollektorbereich (7) mit einer höheren Dotierungskonzentration als die des Driftbereichs (1) angeordnet ist; worin das Verhältnis (DC/DB) der Nettodosierung DC des Kollektorbereichs (7) in Bezug auf die Nettodosierung des Pufferbereichs (6) mindestens α beträgt, wobei α das Verhältnis WTA/WTB) sein soll zwischen
    Figure 00160001
    (worin εS die Dielektrizitätskonstante von Silizium darstellt, ε0 die Dielektrizitätskonstante von Vakuum darstellt, q die Ladungsmenge von Elektronen darstellt, Nd die Dotierungskonzentration des Driftbereichs (1) darstellt und V die Avalanche-Spannung darstellt) und der Dicke WTB des Driftbereichs, der zwischen dem Basisbereich (2) und dem Pufferbereich (6) gehalten ist.
  2. Halbleitervorrichtung nach Anspruch 1, bei der die Nettodosierung DB des Pufferbereichs (6) mindestens DD × α ist unter der Annahme, dass DD die Nettodosierung des Driftbereichs (1) darstellt.
DE102009018775A 2008-08-26 2009-04-24 Halbleitervorrichtung mit IGBT Withdrawn DE102009018775A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2008-216659 2008-08-26
JP2008216659A JP2010056134A (ja) 2008-08-26 2008-08-26 半導体装置

Publications (1)

Publication Number Publication Date
DE102009018775A1 true DE102009018775A1 (de) 2010-03-11

Family

ID=41650915

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102009018775A Withdrawn DE102009018775A1 (de) 2008-08-26 2009-04-24 Halbleitervorrichtung mit IGBT

Country Status (4)

Country Link
US (1) US7750438B2 (de)
JP (1) JP2010056134A (de)
KR (1) KR101056446B1 (de)
DE (1) DE102009018775A1 (de)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5516600B2 (ja) * 2009-12-18 2014-06-11 富士電機株式会社 半導体装置
JP5621621B2 (ja) 2011-01-24 2014-11-12 三菱電機株式会社 半導体装置と半導体装置の製造方法
WO2012157772A1 (ja) 2011-05-18 2012-11-22 富士電機株式会社 半導体装置および半導体装置の製造方法
US9385211B2 (en) * 2012-03-30 2016-07-05 Fuji Electric Co., Ltd. Manufacturing method for semiconductor device
KR101876579B1 (ko) * 2012-09-13 2018-07-10 매그나칩 반도체 유한회사 전력용 반도체 소자 및 그 소자의 제조 방법
KR101658840B1 (ko) 2014-11-12 2016-09-22 박용희 입체 구조 증발지에 의한 소금 생산 자동화 시스템

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1050724A (ja) 1996-07-30 1998-02-20 Toshiba Corp 半導体装置
JP2001332729A (ja) 2000-03-14 2001-11-30 Toshiba Corp 半導体装置
JP2003338626A (ja) 2002-03-12 2003-11-28 Fuji Electric Co Ltd 絶縁ゲートバイポーラトランジスタ
JP2004103982A (ja) 2002-09-12 2004-04-02 Fuji Electric Device Technology Co Ltd 半導体装置およびその製造方法
JP2004311481A (ja) 2003-04-02 2004-11-04 Toshiba Corp 半導体装置
JP2007019518A (ja) 2005-07-08 2007-01-25 Infineon Technologies Austria Ag フィールドストップを有する半導体部品

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0697739B1 (de) * 1994-08-02 2001-10-31 STMicroelectronics S.r.l. Bipolartransistor mit isolierter Steuerelektrode
JP2007081436A (ja) * 1996-10-18 2007-03-29 Hitachi Ltd 半導体装置及びそれを使った電力変換装置
JP4967200B2 (ja) * 2000-08-09 2012-07-04 富士電機株式会社 逆阻止型ｉｇｂｔを逆並列に接続した双方向ｉｇｂｔ
JP3687614B2 (ja) * 2001-02-09 2005-08-24 富士電機デバイステクノロジー株式会社 半導体装置
JP4023773B2 (ja) * 2001-03-30 2007-12-19 株式会社東芝 高耐圧半導体装置
JP2004079878A (ja) * 2002-08-21 2004-03-11 Toshiba Corp 半導体装置及びその製造方法
JP4403366B2 (ja) * 2003-06-04 2010-01-27 富士電機デバイステクノロジー株式会社 半導体装置およびその製造方法
JP2005158804A (ja) * 2003-11-20 2005-06-16 Sanken Electric Co Ltd 絶縁ゲート型バイポーラトランジスタおよびその製造方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1050724A (ja) 1996-07-30 1998-02-20 Toshiba Corp 半導体装置
JP2001332729A (ja) 2000-03-14 2001-11-30 Toshiba Corp 半導体装置
JP2003338626A (ja) 2002-03-12 2003-11-28 Fuji Electric Co Ltd 絶縁ゲートバイポーラトランジスタ
JP2004103982A (ja) 2002-09-12 2004-04-02 Fuji Electric Device Technology Co Ltd 半導体装置およびその製造方法
JP2004311481A (ja) 2003-04-02 2004-11-04 Toshiba Corp 半導体装置
JP2007019518A (ja) 2005-07-08 2007-01-25 Infineon Technologies Austria Ag フィールドストップを有する半導体部品

Also Published As

Publication number Publication date
KR20100024885A (ko) 2010-03-08
JP2010056134A (ja) 2010-03-11
KR101056446B1 (ko) 2011-08-11
US7750438B2 (en) 2010-07-06
US20100052011A1 (en) 2010-03-04

Similar Documents

Publication Publication Date Title
DE112014000679B4 (de) Isolierschichtsiliciumcarbidhalbleiterbauteil und Verfahren zu dessen Herstellung
DE102010036501B4 (de) Halbleitervorrichtung mit einer potenzialfreien Halbleiterzone und integrierte Schaltung
DE112016003510B4 (de) HALBLEITERVORRlCHTUNG UND VERFAHREN ZUR HERSTELLUNG EINER HALBLEITERVORRICHTUNG
DE102007001643B4 (de) Halbleitervorrichtung
DE102015101124B4 (de) Halbleitervorrichtung mit wellenförmigem profil der nettodotierung in einer driftzone und verfahren zu deren herstellung
DE102015204636B4 (de) Halbleitervorrichtung und Verfahren zu ihrer Herstellung
DE102009014583B4 (de) Siliziumcarbid-MOS-Halbleitervorrichtung
DE112014006762B4 (de) Siliciumcarbid-Halbleiteranordnung
DE102008064829B3 (de) Grabenisolierter Gate-Bipolartransistor
DE102013113939B4 (de) Halbleiterbauelemente mit stufenförmigem Randabschluss und Verfahren zum Fertigen eines Halbleiterbauelements
DE112017000079T5 (de) Halbleitervorrichtung
DE102005049506B4 (de) Vertikales Halbleiterbauelement
DE102010064573B3 (de) Halbleitervorrichtung
DE112011103230B4 (de) Non-Punch-Through-Bipolarleistungshalbleiterbauelement und ein Verfahren zum Herstellen eines derartigen Halbleiterbauelements
DE102004022455B4 (de) Bipolartransistor mit isolierter Steuerelektrode
DE102010063728B4 (de) Halbleitervorrichtung mit verbesserter Sperrspannungsfestigkeit
DE102007024113A1 (de) Halbleitervorrichtung mit isoliertem Gate und Verfahren zur Herstellung derselben
DE112012005981T5 (de) Halbleitervorrichtung
DE102017201147A1 (de) Halbleitervorrichtung
DE102015121100B4 (de) Halbleiterbauelement mit grabenrandabschluss
DE102006055131A1 (de) Halbleiterbauteil und Verfahren zu seiner Herstellung
DE1489937A1 (de) Halbleiterbauelement
DE102015209570B4 (de) Halbleitervorrichtung und verfahren zum herstellen einer halbleitervorrichtung
DE102009018775A1 (de) Halbleitervorrichtung mit IGBT
DE112016006380T5 (de) Halbleiterbauelement

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
R016 Response to examination communication
R016 Response to examination communication
R002 Refusal decision in examination/registration proceedings
R120 Application withdrawn or ip right abandoned
R120 Application withdrawn or ip right abandoned

Effective date: 20141128