KR101056446B1 - 반도체장치 - Google Patents

반도체장치 Download PDF

Info

Publication number
KR101056446B1
KR101056446B1 KR1020090034506A KR20090034506A KR101056446B1 KR 101056446 B1 KR101056446 B1 KR 101056446B1 KR 1020090034506 A KR1020090034506 A KR 1020090034506A KR 20090034506 A KR20090034506 A KR 20090034506A KR 101056446 B1 KR101056446 B1 KR 101056446B1
Authority
KR
South Korea
Prior art keywords
region
type
net
igbt
drift
Prior art date
Application number
KR1020090034506A
Other languages
English (en)
Other versions
KR20100024885A (ko
Inventor
타쓰오 하라다
Original Assignee
미쓰비시덴키 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 미쓰비시덴키 가부시키가이샤 filed Critical 미쓰비시덴키 가부시키가이샤
Publication of KR20100024885A publication Critical patent/KR20100024885A/ko
Application granted granted Critical
Publication of KR101056446B1 publication Critical patent/KR101056446B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/73—Bipolar junction transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/083—Anode or cathode regions of thyristors or gated bipolar-mode devices
    • H01L29/0834—Anode regions of thyristors or gated bipolar-mode devices, e.g. supplementary regions surrounding anode regions

Abstract

n형 버퍼 영역(6)이, n- 드리프트 영역(1)과 p형 콜렉터 영역(7) 사이에 배치되고, 또한 n- 드리프트 영역(1)보다도 높은 불순물 농도를 갖고 있다. 다음 수식 1로 표시되는 WTA와, 베이스 영역과 버퍼 영역으로 끼워지는 드리프트 영역의 두께 WTB의 비(WTA/WTB)를 α로 했을 때, 버퍼 영역의 Net-Dose량 DB에 대한 콜렉터 영역의 Net-Dose량 DC의 비(DC/DB)가 α 이상이다.
(수식 1)
Figure 112009023981017-pat00001
반도체장치, IGBT, SCSOA 내량, 드리프트 영역, Net-Dose량

Description

반도체장치{SEMICONDUCTOR DEVICE}
본 발명은, 반도체장치에 관한 것으로, 특히 IGBT(Insulated Gate Bipolar Transistor)를 갖는 반도체장치에 관한 것이다.
IGBT는, 바이폴라 트랜지스터의 고내압 다전류 특성 및 MOSFET((Metal Oxide Semiconductor Field Effect Transistor)의 고주파 특성의 양쪽을 겸비하고 있다. 이 IGBT로서, 드리프트 영역과 콜렉터 영역 사이에 버퍼 영역을 설치한, 소위 LPT(Light Punch Through) 구조(Field-STOP 구조)의 IGBT가 알려져 있다(일본국 특개 2004-311481호, 공보, 특개 2001-332729호 공보, 특개평 10-050724호 공보, 특개 2007-019518호 공보, 특개 2004-103982호 공보, 특개 2003-338626호 공보).
그렇지만, 종래의 LPT 구조를 갖는 IGBT에 있어서는, 단락전류 차단시의 안 전 동작 영역, 소위 SCSOA(Short Circuit Safe Operation Area)의 내량이 낮은 경향이 있는 것과, SCSOA 내량의 마진 과다의 경향이 있는 것이 존재하여, 적절한 마진을 확보하는 것이 곤란하였다.
본 발명은, 상기한 과제를 감안하여 이루어진 것으로, 그것의 목적은, SCSOA 내량의 적절한 마진을 확보가능한 반도체장치를 제공하는 것이다.
본 실시예에 있어서의 반도체장치는, 제1도전형의 드리프트 영역과, 제1도전형의 에미터 영역과, 제2도전형의 베이스 영역과, 게이트 전극층과, 제2도전형의 콜렉터 영역과, 제1도전형의 버퍼 영역을 구비하고 있다. 에미터 영역은, 드리프트 영역의 한쪽에 형성되어 있다. 베이스 영역은, 드리프트 영역과 에미터 영역의 사이에 배치되어 있다. 게이트 전극층은, 드리프트 영역 및 에미터 영역에 끼워지는 베이스 영역과 전기적으로 절연하여 대향하도록 배치되어 있다. 콜렉터 영역은, 드리프트 영역의 다른쪽에 형성되어 있다. 버퍼 영역은, 드리프트 영역과 콜렉터 영역 사이에 배치되고, 또한 드리프트 영역보다도 높은 불순물 농도를 갖고 있다.
(수식 1)
Figure 112009023981017-pat00002
(εS: 실리콘의 유전율, ε0: 진공의 유전율, q: 전자의 전하량, Nd: 드리프트 영역의 불순물 농도, V: 애벌란시 전압)로 표시되는 WTA와, 베이스 영역과 버퍼 영역으로 끼워지는 드리프트 영역의 두께 WTB의 비(WTA/WTB)를 α로 했을 때, 버퍼 영역의 Net-Dose량 DB에 대한 콜렉터 영역의 Net-Dose량 DC의 비(DC/DB)가 α 이상이다.
본 실시예에 있어서의 반도체장치에 따르면, 버퍼 영역의 Net-Dose량 DB에 대한 콜렉터 영역의 Net-Dose량 Dc의 비(DC/DB)를 α 이상으로 한 것에 의해, SCSOA 내량의 적절한 마진을 확보하는 것이 가능해진다.
본 발명의 상기 및 다른 목적, 특징, 국면 및 이점은, 첨부도면과 관련하여 이해되는 본 발명에 관한 다음의 상세한 설명으로부터 명확해질 것이다.
이하, 본 발명의 실시예에 대해 도면에 근거하여 설명한다.
도 1을 참조하여, 본 실시예의 반도체장치는 LPT 구조의 IGBT를 갖고 있다. 이 LPT 구조의 IGBT는, n- 드리프트 영역(1)과, p형 베이스 영역(2)과, n형 에미터 영역(3)과, 게이트 절연막(4)과, 게이트 전극층(5)과, n형 버퍼 영역(6)과, p형 콜렉터 영역(7)과, 절연막(8)과, 에미터 전극층(9)과, 콜렉터 전극층(10)을 주로 갖 고 있다.
n- 드리프트 영역(1)과, p형 베이스 영역(2)과, n형 에미터 영역(3)과, n형 버퍼 영역(6)과, p형 콜렉터 영역(7)은, 반도체 기판(20) 내부에 형성되어 있다. n형 에미터 영역(3)은, n- 드리프트 영역의 한쪽측으로서 반도체 기판(20)의 한쪽 표면에 형성되어 있다. p형 베이스 영역(2)은, n- 드리프트 영역(1)과 n형 에미터 영역(3) 사이에 배치되어 있고, n -드리프트 영역(1)과 n형 에미터 영역(3)의 각각과 pn 접합을 구성하고 있다.
게이트 전극층(5)은, n- 드리프트 영역(1) 및 n형 에미터 영역(3)에 끼워지는 p형 베이스 영역(2)과 전기적으로 절연해서 대향하도록 배치되어 있다. 게이트 전극층(5)은 p형 베이스 영역(2) 뿐만 아니라 n- 드리프트 영역(1)의 일부 영역과도 전기적으로 절연해서 대향하도록 배치되어 있다. 이와 같이 게이트 전극층(5)을 p형 베이스 영역(2) 및 n- 드리프트 영역(1)의 각각과 전기적으로 절연해서 대향시키도록, 게이트 전극층(5)과 반도체 기판(20) 사이에 게이트 절연막(4)이 배치되어 있다.
p형 콜렉터 영역(7)은, n- 드리프트 영역(1)의 다른쪽으로서 반도체 기판(20)의 다른 쪽 표면에 형성되어 있다. n형 버퍼 영역(6)은, n- 드리프트 영역(1)과 p형 콜렉터 영역(7) 사이에 배치되고, 또한 n- 드리프트 영역(1)보다도 높은 n형의 불순물 농도를 갖고 있다. 이 n형 버퍼 영역(6)은, n- 드리프트 영역(1)과 접합되어 있고, 또한 p형 콜렉터 영역(7)과 pn 접합을 구성하고 있다.
반도체 기판(20)의 한쪽 표면 상에는 게이트 전극층(5)의 상면 및 측면을 덮 도록 절연막(8)이 형성되어 있다. 이 절연막(8)은, 반도체 기판(20)의 한쪽 표면의 일부에 이르는 개구(8a)를 갖고 있다. 이 절연막(8) 위에는, 에미터 전극층(9)이 형성되어 있다. 이 에미터 전극층(9)은, 절연막(8)의 개구(8a)를 통해 n형 에미터 영역(3) 및 p형 베이스 영역(2)의 양쪽에 전기적으로 접속되어 있다.
반도체 기판(20)의 다른쪽 표면 상에는, p형 콜렉터 영역(7)과 전기적으로 접속하도록 콜렉터 전극층(10)이 형성되어 있다.
다음에, 본 실시예의 반도체장치에 있어서의 n- 드리프트 영역(1), n형 버퍼 영역(6) 및 p형 콜렉터 영역(7)의 각 불순물 농도에 대해 설명한다.
도 2를 참조하여, n- 드리프트 영역(1) 및 n형 버퍼 영역(6)에는 n형 불순물로서 예를 들면 인(P)이 도프되어 있다. 또한, p형 콜렉터 영역(7)에는 p형 불순물로서 예를 들면 붕소(B)가 도프되어 있다.
n- 드리프트 영역(1)은 도면 중 우측단의 농도 분포와 같이, 거의 평탄한(균일한) n형의 불순물 농도를 갖고 있다. 이 n- 드리프트 영역(1)의 n형 불순물 농도는 예를 들면 7.2×1012cm-3이다. n형 버퍼 영역(6)은 n- 드리프트 영역(1)보다도 높은 n형의 불순물 농도를 갖고 있고, n -드리프트 영역(1)측으로부터 p형 콜렉터 영역(7)측을 향해서 서서히 n형의 불순물 농도가 높아지는 것과 같은 농도 분포를 갖고 있다. 이 n형 버퍼 영역(6)의 피크 농도는 예를 들면 2.0×1015cm-3이다.
또한, p형 콜렉터 영역(7)은 반도체 기판(20)의 다른쪽 표면 근방에서 가장 높은 p형 불순물 농도를 갖고 있고, 그 다른쪽 표면측에서 n형 버퍼 영역(6)측을 향해서 서서히 p형의 불순물 농도가 낮아지는 것과 같은 농도 분포를 갖고 있다. 이 p형 콜렉터 영역(7)의 피크 농도는 예를 들면 1.0×1017cm-3이다.
또한, 본 실시예에 있어서는, n형 버퍼 영역(6)의 Net-Dose량 DB에 대한 p형 콜렉터 영역(7)의 Net-Dose량 DC의 비(DC/DB)가 α 이상이다.
여기에서 n형 버퍼 영역(6)의 Net-Dose량 DB란 n형 버퍼 영역(6)을 형성하고 있는 n형 불순물 (예를 들면 인)의 총 불순물량(단위: 개수/cm2)이며, p형 콜렉터 영역(7)의 Net-Dose량 DC란 p형 콜렉터 영역(7)을 형성하고 있는 p형 불순물(예를 들면 붕소)의 총 불순물량(단위: 개수/cm2)이다.
또한, α란, 이하의 등식 (1)로 표시되는 WTA와, p형 베이스 영역(2)과 n형 버퍼 영역(6)에 끼워지는 n- 드리프트 영역(1)의 두께 WTB(도 1)의 비(WTA/WTB)이다.
(수식 2)
Figure 112009023981017-pat00003
…(1)
상기한 등식 (1)에 있어서 εS눈 실리콘의 유전율, ε0는 진공의 유전율, q는 전자의 전하량, Nd는 드리프트 영역의 불순물 농도(단위: cm-3), V는 IGBT의 애벌란시 전압이다.
또한, 두께 WTB은, p형 베이스 영역(2) 및 n형 버퍼 영역(6)의 pn 접합 계면과, 도 2에 도시된 n- 드리프트 영역(1)의 평탄한 n형 불순물 농도로부터 10% 높아진 농도의 위치 사이의 두께 방향의 거리이다.
또한, 본 실시예에 있어서는 n형 버퍼 영역(6)의 Net-Dose량 DB는, n- 드리프트 영역(1)의 Net-Dose량 DD×α 이상인 것이 바람직하다.
다음에, 본 실시예의 반도체장치에 관해 본 발명자가 검토한 내용에 대해 설명한다.
우선, 본 발명자는, 상기한 불순물량 비(DC/DB)를 변화시켰을 때의 SCSOA 내량의 마진의 변화에 대해서 검토했다. 이 검토에 있어서는, IGBT의 정격전압을 6500V, 애벌란시 전압을 8000V로 하였다. 상기한 검토의 결과를 도 3, 도 4 및 도 5a, 도 5b에 나타내었다.
또한, 애벌란시 전압이 8000V일 때의 상기 등식 (1)을 사용해서 얻어지는 α을 산출한 바, α=1.935이었다. 이 산출에 있어서는, n- 드리프트 영역(1)의 불순물 농도를 7.2×1012cm-3으로 하였다. 또한, 정격전압이 6500V인 IGBT에는 통상, 15V의 VGE(게이트-에미터간 전압: 게이트 전압 VG과 같다) 및 4500V의 VCE(콜렉터-에미터간 전압)이 인가되기 때문에, 이 조건을 기준으로 해서 IGBT의 파괴에 대해서 검 토하였다.
도3의 결과에서, 불순물량 비(DC/DB)가 1.05로 상기 α보다 낮을 때에는, VGE를 15V로 하면, 4500V의 VCE보다도 낮은 2000V의 VCE에서 IGBT가 파괴되었다. 이때, IGBT가 파괴된 경우에는, 콜렉터-에미터 사이의 전류(ICE)의 파형이 급격하게 증가 방향으로 변화하여, VCE의 파형이 급격하게 감소하기 때문에, 그것들의 변화 등으로부터 IGBT의 파괴를 알 수 있다.
한편, 도 4에 도시된 것과 같이, 불순물량 비(DC/DB)가 1.935로 상기 α와 같을 때에는, VGE를 15V로 하여도, 정격전압(6500V) 이하의 4500V의 VCE에서는 IGBT는 파괴되지 않았다. 이 결과로부터, 불순물량 비(DC/DB)가 상기 α와 같을 때에는, 6500V의 정격전압에서 일반적으로 사용되는 조건에서는 IGBT가 파괴하지 않는 것을 알았다.
또한, 도 5a에 도시된 것과 같이, 불순물량 비(DC/DB)가 2.60으로 상기 α보다 높을 때에도, VGE를 15V로 하여도, 정격전압(6500V) 이하의 4500V의 VCE에서는 IGBT는 파괴되지 않았다. 이에 따라, 불순물량 비(DC/DB)가 상기 α보다 높을 때에도, 6500V의 정격전압에서 일반적으로 사용되는 조건에서는 IGBT가 파괴되지 않는 것을 알 수 있었다.
또한, 도 5b에 도시된 것과 같이, 불순물량 비(DC/DB)가 2.60으로 상기 α보 다 높을 때에는, VGE를 17V로 하여도, 정격전압(6500V) 이하의 4500V의 VCE에서는 IGBT는 파괴되지 않았다.
이상에서, 불순물량 비(DC/DB)가 상기 α 이상일 때에는, 6500V의 정격전압에서 일반적으로 사용되는 조건에서는 IGBT가 파괴되지 않는다는 것을 알았다.
다음에, 본 발명자는, 상기한 불순물량 비(DC/DB)와 VGE를 변화시켰을 때에 IGBT가 파괴되는지 아닌지에 대해서 검토하였다. 그 결과를 도6 및 도7에 나타내었다.
도 6은, IGBT의 정격전압을 3300V, 애벌란시 전압을 4000V로 하고, 불순물량 비(DC/DB와 VGE를 변화시켰을 때에 IGBT가 파괴하는지 아닌지를 나타내고 있다. 애벌란시 전압이 4000V일 때의 상기 등식 (1)을 사용해서 얻어지는 α을 산출한 바, α=1.594이었다. 또한, 정격전압이 3300V인 IGBT에는 통상, 15V의 VCE 및 2500V의 VCE가 인가되기 때문에, 이 조건을 기준으로 해서 IGBT의 파괴에 대해서 검토했다.
도 6을 참조하여, 불순물량 비(DC/DB)를 1.2로 했을 때에는 11V의 VGE에서 IGBT는 파괴되고, 불순물량 비(DC/DB)를 1.4로 했을 때에는 13V의 VGE에서 IGBT는 파괴되었다. 한편, 불순물량 비(DC/DB)를 1.6으로 했을 때에는 16V 미만의 VGE에서는 IGBT는 파괴되지 않고, 불순물량 비(DC/DB)를 1.8로 했을 때에는 18V 미만의 VGE에서는 IGBT는 파괴되지 않고, 불순물량 비(DC/DB)를 2.0으로 했을 때에는 20V 미만의 VGE에서는 IGBT는 파괴되지 않았다.
이 결과로부터, 3300V의 정격전압에 있어서도, 불순물량 비(DC/DB)가 상기 α(=1.594) 이상일 때에는, 3300V의 정격전압에서 일반적으로 사용되는 조건(VGE=15V, VCE=2500V)에서는 IGBT가 파괴되지 않는다는 것을 알았다.
도 7은, IGBT의 정격전압을 6500V, 애벌란시 전압을 8000V로 하고, 불순물량 비(DC//DB)와 VGE를 변화시켰을 때에 IGBT가 파괴되는지 아닌지를 나타내고 있다. 애벌란시 전압이 8000V일 때의 α의 값은, 상기한 것과 같은 1.935이다. 또한, 정격전압이 6500V인 IGBT에는 통상, 15V의 VGE 및 4500V의 VCE가 인가되기 때문에, 이 조건을 기준으로 해서 IGBT의 파괴에 대해서 검토했다.
도 7을 참조하여, 불순물량 비(DC/DB)를 1.6으로 했을 때에는 11V의 VGE에서IGBT는 파괴되고, 불순물량 비(DC/DB)를 1.8로 했을 때에는 13V의 VGE에서 IGBT는 파괴되었다. 한편, 불순물량 비(DC/DB)를 2.0으로 했을 때는 16V 미만의 VGE에서는 IGBT는 파괴되지 않고, 불순물량 비(DC/DB)를 2.2로 했을 때에는 17V 미만의 VGE에서는 IGBT는 파괴되지 않았다. 또한, 불순물량 비(DC/DB)를 2.4로 했을 때는 19V 미만의 VGE에서는 IGBT는 파괴되지 않고, 불순물량 비(DC/DB)를 2.6으로 했을 때에는 20V 미만의 VGE에서는 IGBT는 파괴되지 않았다.
이 결과에서, 6500V의 정격전압에 있어서도, 불순물량 비(DC/DB)가 상기 α(=1.935) 이상일 때에는, 6500V의 정격전압에서 일반적으로 사용되는 조건(VGE=15V, VaCE=4500V)에서는 IGBT가 파괴되지 않는 것을 알았다.
도6 및 도7의 결과에서, 각종의 정격조건에 있어서, 불순물량 비(DC/DB)가 상기 α 이상이면, 각 정격조건에서 일반적으로 사용되는 조건에서는 IGBT가 파괴되지 않는다는 것을 알았다.
다음에, 본 발명자는, n형 버퍼 영역(6)의 Net-Dose량 DB을 변화시켰을 때의 내압의 변화에 대해서 검토하였다. 이 검토에 있어서는, IGBT의 정격전압을 6500V, 애벌란시 전압을 8000V로 하였다.
또한, 애벌란시 전압이 8000V일 때의 상기 α은 1.935이다. 또한, n- 드리프트 영역(1)의 Net-Dose량 DD를 4.46×1011/cm2으로 하였다. 상기한 검토의 결과를 도 8∼도 10에 나타내었다.
도 8은, n형 버퍼 영역(6)의 Net-Dose량 DB가 2.34×1012/cm2일 때의 도1의 II-II선에 따른 부분의 불순물 농도 분포와, 그 때의 VCE와 ICE의 관계를 나타내고 있다. 도8의 결과로부터, n형 버퍼 영역(6)의 Net-Dose량 DB가, 2.34×1012/cm2일 때에는, 정격전압 6500V 이상의 내압 7510V가 얻어지고 있는 것을 알 수 있었다.
도 9는, n형 버퍼 영역(6)의 Net-Dose량 DB가 1.26×1012/cm2일 때의 도1의 II-II선에 따른 부분의 불순물 농도 분포와, 그 때의 VCE와 ICE의 관계를 나타내고 있다. 도9의 결과로부터, n형 버퍼 영역(6)의 Net-Dose량 DB가 1.26×1012/cm2일 때에도, 정격전압 6500V 이상의 내압 7210V가 얻어지고 있는 것을 알 수 있었다.
도10은, n형 버퍼 영역(6)의 Net-Dose량 DB가 7.37×1011/cm2일 때의 도1의 II-II선에 따른 부분의 불순물 농도 분포와, 그 때의 VCE와 ICE의 관계를 나타내고 있다. 도10의 결과로부터, n형 버퍼 영역(6)의 Net-Dose량 DB가 7.37×1011/cm2일 때에는, 정격전압 6500V보다도 낮은 내압 6300V가 되는 것을 알 수 있었다.
이상의 결과에서, n형 버퍼 영역(6)의 Net-Dose량 DB가, n- 드리프트 영역(1)의 Net-Dose량 DD(4.46×1011/cm2)×α(1.935)=8.63×1011/cm2 이상이면 정격전압 이상의 내압이 얻어지는 것을 알 수 있다.
상기한 내용에서 본 실시예에 따르면, n형 버퍼 영역(6)의 Net-Dose량 DB에 대한 p형 콜렉터 영역(7)의 Net-Dose량 DC의 비(DC/DB)를 α 이상으로 한 것에 의해, 각 정격조건에 있어서 일반적으로 사용되는 조건에서는 IGBT가 파괴되지 않고, SCSOA 내량의 적절한 마진을 확보하는 것이 가능해 진다. 이러한 효과가 얻어지는 이유는, 아래와 같이 추측된다.
LPT 구조는, n형 버퍼 영역(6)을 사용해서 공핍층의 확장을 스톱함으로써 n- 드리프트 영역(1)의 두께를 얇게 하는 기술이다. 그러나, n형 버퍼 영역(6)이 n- 드리프트 영역(1)과 p형 콜렉터 영역(7) 사이에 위치하기 때문에, p형 콜렉터 영역(7)으로부터의 홀의 주입이 억제된다. 이렇게 n형 버퍼 영역(6)과 p형 콜렉터 영역(7)의 농도 비율에 의해 홀의 주입량이 좌우되기 때문에, SCSOA 내량에도 영향이 생긴다.
도11에 도시된 것과 같이, 콜렉터측의 전계강도는 α에 의존해서 변한다. 그 결과, α이 일정값 이하가 되면, 콜렉터측의 전계강도가 증가해서 메인의 pn 접합(n- 1드리프트 영역(1)과 p형 베이스 영역(2)의 pn 접합)측의 전계강도보다 높아진다. p형 콜렉터 영역(7)과 n형 버퍼 영역(6)의 pn 접합에서는, 파괴 전계강도가 메인의 pn 접합보다도 낮기 때문에, 콜렉터측의 전계강도가 증가하는 α로 설계하면, SCSOA에서 파괴가 발생하는 것으로 추측된다. 이에 따라, 불순물량 비(DC/DB)를 적절하게 설정함으로써, SCSOA 내량의 적절한 마진을 확보하는 것이 가능해지는 것으로 추측된다.
또한, 본 실시예에 따르면, n형 버퍼 영역(6)의 Net-Dose량 DB을, n- 드리프트 영역(1)의 Net-Dose량 DD×α 이상으로 한 것에 의해, 정격전압 이상의 내압을 얻을 수 있다.
이때, 도1에 있어서는 평면 게이트형의 LPT 구조의 IGBT에 대해 설명했지만, 본 발명은 이 IGBT에 한정되는 것은 아니고, 트렌치 게이트형의 LPT 구조의 IGBT에 관해서도 마찬가지로 적용할 수 있다.
본 발명을 상세하게 설명하고 나타내었지만, 이것은 단지 예시를 위한 것으로, 본 발명을 한정하는 것으로 취하여서는 않되며, 발명의 범위는 첨부의 특허청구범위에 의해 해석되는 것이 명확하게 이해될 것이다.
[산업상 이용가능성]
본 발명은, IGBT를 갖는 반도체장치에 특히 유리하게 적용될 수 있다.
도 1은 본 발명의 일 실시예에 있어서의 반도체장치의 구성을 개략적으로 나타낸 단면도이다.
도 2는 도 1의 II-II에 따른 부분의 불순물 농도 분포를 나타낸 도면이다.
도 3은 불순물량 비(DC/DB)가 1.05이고, 정격전압이 6500V이며, VGE가 15V일 때에 그 정격전압에서 일반적으로 사용되는 조건에서 파괴되는지 아닌지의 결과를 나타낸 도면이다.
도 4는 불순물량 비(DC/DB)가 1.935이고, 정격전압이 6500V이며, VGE가 15V일 때에 그 정격전압에서 일반적으로 사용되는 조건에서 파괴되는지 아닌지의 결과를 나타낸 도면이다.
도 5a는 불순물량 비(DC/DB)가 2.60이고, 정격전압이 6500V이며, VGE가 15V일 때에 그 정격전압에서 일반적으로 사용되는 조건에서 파괴되는지 아닌지의 결과를 나타낸 도면이다.
도 5b는 불순물량 비(DC/DB)가 2.60이고, 정격전압이 6500V이며, VGE가 17V일 때에 그 정격전압에서 일반적으로 사용되는 조건에서 파괴되는지 아닌지의 결과를 나타낸 도면이다.
도 6은 IGBT의 정격전압을 3300V, 애벌란시 전압을 4000V로 하고, (DC/DB)와 VGE를 변화시켰을 때에 IGBT가 파괴되는지 아닌지를 나타낸 도면이다.
도 7은 IGBT의 정격전압을 6500V, 애벌란시 전압을 8000V로 하고, (DC/DB)와 VGE를 변화시켰을 때에 IGBT가 파괴되는지 아닌지를 나타낸 도면이다.
도 8은 n형 버퍼 영역의 Net-Dose량 DB이 2.34×1012/㎠일 때의 도1의 II-II선에 따른 부분의 불순물 농도 분포를 나타낸 도면과, 그때의 VCE와 ICE의 관계를 나타낸 도면이다.
도 9는 n형 버퍼 영역의 Net-Dose량 DB가 1.26×1012/㎠일 때의 도1의 II-II선에 따른 부분의 불순물 농도 분포를 나타낸 도면과, 그때의 VCE와 ICE의 관계를 나타낸 도면이다.
도10은 n형 버퍼 영역의 Net-Dose량 DB가 7.37×1011/㎠일 때의 도1의 II-II선에 따른 부분의 불순물 농도 분포를 나타낸 도면과, 그때의 VCE와 ICE의 관계를 나타낸 도면이다.
도11은 정격전압이 6500V인 IGBT의 SCSOA일 때에 있어서의 도1의 II-II선에 따른 부분의 전계강도의 분포를 도시한 도면이다.

Claims (2)

  1. 제 1 도전형의 드리프트 영역과,
    상기 드리프트 영역의 한쪽에 형성된 제1도전형의 에미터 영역과,
    상기 드리프트 영역과 상기 에미터 영역 사이에 배치된 제2도전형의 베이스 영역과,
    상기 드리프트 영역 및 상기 에미터 영역에 끼워지는 상기 베이스 영역과 전기적으로 절연하여 대향하도록 배치된 게이트 전극층과,
    상기 드리프트 영역의 다른쪽에 형성된 제2도전형의 콜렉터 영역과,
    상기 드리프트 영역과 상기 콜렉터 영역 사이에 배치되고, 또한 상기 드리프트 영역보다도 높은 불순물 농도를 갖는 제1도전형의 버퍼 영역을 구비하고,
    (수식 1)
    Figure 112011012133129-pat00004
    (εS: 실리콘의 유전율, ε0: 진공의 유전율, q: 전자의 전하량, Nd: 드리프트 영역의 불순물 농도, V: 애벌란시 전압)로 표시되는 WTA와, 상기 베이스 영역과 상기 버퍼 영역으로 끼워지는 상기 드리프트 영역의 두께 WTB의 비(WTA/WTB)를 α로 했을 때, 상기 버퍼 영역의 순 도즈(Net-Dose)량 DB에 대한 콜렉터 영역의 순 도즈(Net-Dose)량 DC의 비(DC/DB)가 α 이상인 것을 특징으로 하는 반도체장치.
  2. 제 1항에 있어서,
    상기 드리프트 영역의 순 도즈(Net-Dose)량을 DD로 했을 때, 상기 버퍼 영역의 순 도즈(Net-Dose)량 DB는, DD×α 이상인 것을 특징으로 하는 반도체장치.
KR1020090034506A 2008-08-26 2009-04-21 반도체장치 KR101056446B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2008216659A JP2010056134A (ja) 2008-08-26 2008-08-26 半導体装置
JPJP-P-2008-216659 2008-08-26

Publications (2)

Publication Number Publication Date
KR20100024885A KR20100024885A (ko) 2010-03-08
KR101056446B1 true KR101056446B1 (ko) 2011-08-11

Family

ID=41650915

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090034506A KR101056446B1 (ko) 2008-08-26 2009-04-21 반도체장치

Country Status (4)

Country Link
US (1) US7750438B2 (ko)
JP (1) JP2010056134A (ko)
KR (1) KR101056446B1 (ko)
DE (1) DE102009018775A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10369494B2 (en) 2014-11-12 2019-08-06 Yong Hee Park Salt production automation system utilizing three-dimensionally structured evaporation fields

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5516600B2 (ja) * 2009-12-18 2014-06-11 富士電機株式会社 半導体装置
JP5621621B2 (ja) 2011-01-24 2014-11-12 三菱電機株式会社 半導体装置と半導体装置の製造方法
WO2012157772A1 (ja) 2011-05-18 2012-11-22 富士電機株式会社 半導体装置および半導体装置の製造方法
US9385211B2 (en) * 2012-03-30 2016-07-05 Fuji Electric Co., Ltd. Manufacturing method for semiconductor device
KR101876579B1 (ko) * 2012-09-13 2018-07-10 매그나칩 반도체 유한회사 전력용 반도체 소자 및 그 소자의 제조 방법

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001332729A (ja) 2000-03-14 2001-11-30 Toshiba Corp 半導体装置
JP2004103982A (ja) 2002-09-12 2004-04-02 Fuji Electric Device Technology Co Ltd 半導体装置およびその製造方法
JP2004311481A (ja) 2003-04-02 2004-11-04 Toshiba Corp 半導体装置

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0697739B1 (en) * 1994-08-02 2001-10-31 STMicroelectronics S.r.l. Insulated gate bipolar transistor
JP3413021B2 (ja) 1996-07-30 2003-06-03 株式会社東芝 半導体装置
JP2007081436A (ja) * 1996-10-18 2007-03-29 Hitachi Ltd 半導体装置及びそれを使った電力変換装置
JP4967200B2 (ja) * 2000-08-09 2012-07-04 富士電機株式会社 逆阻止型ｉｇｂｔを逆並列に接続した双方向ｉｇｂｔ
JP3687614B2 (ja) * 2001-02-09 2005-08-24 富士電機デバイステクノロジー株式会社 半導体装置
JP4023773B2 (ja) * 2001-03-30 2007-12-19 株式会社東芝 高耐圧半導体装置
JP4136503B2 (ja) 2002-03-12 2008-08-20 富士電機デバイステクノロジー株式会社 絶縁ゲートバイポーラトランジスタ
JP2004079878A (ja) * 2002-08-21 2004-03-11 Toshiba Corp 半導体装置及びその製造方法
JP4403366B2 (ja) * 2003-06-04 2010-01-27 富士電機デバイステクノロジー株式会社 半導体装置およびその製造方法
JP2005158804A (ja) * 2003-11-20 2005-06-16 Sanken Electric Co Ltd 絶縁ゲート型バイポーラトランジスタおよびその製造方法
DE102005032074B4 (de) 2005-07-08 2007-07-26 Infineon Technologies Austria Ag Halbleiterbauelement mit Feldstopp

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001332729A (ja) 2000-03-14 2001-11-30 Toshiba Corp 半導体装置
JP2004103982A (ja) 2002-09-12 2004-04-02 Fuji Electric Device Technology Co Ltd 半導体装置およびその製造方法
JP2004311481A (ja) 2003-04-02 2004-11-04 Toshiba Corp 半導体装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10369494B2 (en) 2014-11-12 2019-08-06 Yong Hee Park Salt production automation system utilizing three-dimensionally structured evaporation fields

Also Published As

Publication number Publication date
KR20100024885A (ko) 2010-03-08
DE102009018775A1 (de) 2010-03-11
JP2010056134A (ja) 2010-03-11
US7750438B2 (en) 2010-07-06
US20100052011A1 (en) 2010-03-04

Similar Documents

Publication Publication Date Title
US20210134789A1 (en) Semiconductor device
US8604544B2 (en) Semiconductor device
US7948005B2 (en) Insulated-gate bipolar transistor (IGBT)
KR101056446B1 (ko) 반도체장치
US11222891B2 (en) Semiconductor device and semiconductor circuit
US11189688B2 (en) Insulated gate power semiconductor device and method for manufacturing such device
US11075285B2 (en) Insulated gate power semiconductor device and method for manufacturing such a device
EP2517249A1 (en) Power semiconductor device
US9153678B2 (en) Power semiconductor device and method of manufacturing the same
US20150144989A1 (en) Power semiconductor device and method of manufacturing the same
JP2016012581A (ja) 半導体装置及びそれを用いた電力変換装置
US20230072827A1 (en) Trench gate silicon carbide mosfet with high reliability
US11799023B2 (en) Semiconductor device
US20150144993A1 (en) Power semiconductor device
WO2015107614A1 (ja) 電力用半導体装置
JP7407757B2 (ja) 半導体装置
US20210217845A1 (en) Semiconductor device
CN113632237B (zh) 具有低传导损耗的反向传导绝缘栅功率半导体器件
JP2013069801A (ja) 半導体装置
US20220093777A1 (en) Semiconductor device
US20140159105A1 (en) Power semiconductor device
JP2024041096A (ja) 半導体装置
KR101130019B1 (ko) 전력용 반도체 디바이스
KR102013226B1 (ko) 절연 게이트 바이폴라 트랜지스터
JP2014160746A (ja) 半導体装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee