JP2014160746A - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP2014160746A JP2014160746A JP2013030537A JP2013030537A JP2014160746A JP 2014160746 A JP2014160746 A JP 2014160746A JP 2013030537 A JP2013030537 A JP 2013030537A JP 2013030537 A JP2013030537 A JP 2013030537A JP 2014160746 A JP2014160746 A JP 2014160746A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor region
- region
- impurity concentration
- semiconductor
- conductivity type
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Electrodes Of Semiconductors (AREA)
Abstract
【解決手段】第1導電型の第1半導体領域と、第1半導体領域上に有する第1導電型と反対の導電型の第2導電型の第2半導体領域と、第2半導体領域よりも第2導電型の不純物濃度が高く、第2半導体領域上に形成された、第2導電型の第3半導体領域と、第3半導体領域上に形成された、第1導電型の第4半導体領域と、第4半導体領域上に形成された、第2導電型の第5半導体領域と、第4半導体領域上に絶縁膜を介して形成された制御電極と、第1半導体領域と電気的に接続した第1電極と、第4半導体領域及び第5半導体領域と電気的に接続した第2電極と、を有し、第3半導体領域の不純物濃度の最大値は、5×1014cm−3以上であって、5×1015cm−3以下である。
【選択図】図1
Description
このため、例えば、ベース領域のコレクタ領域に対向する面に密接し且つN−型ドリフト領域との間に配置され、N−型ドリフト領域よりも高い不純物濃度を有するN型の半導体領域をイオン注入と拡散により形成する方法が提案されている(例えば、特許文献1参照)。このN型の高不純物濃度半導体領域を配置することによってコレクタ領域からベース領域に向かう正孔(ホール)の移動を制限し、更に、高不純物濃度半導体領域とN−ドリフト領域との界面近傍のN−ドリフト領域に正孔を蓄積することができることが開示されている。ドリフト領域に正孔が蓄積されると、耐圧とオン電圧のトレードオフを解消し、耐圧の低下を抑制しながらIGBTのオン電圧を低減することができる。更に、特許文献1には、N−ドリフト領域と高不純物濃度半導体領域との境界深さに対する耐圧とオン電圧の値を示したグラフが図17に開示されている。横軸は素子表面つまりベース領域の露出面またはエミッタ領域として機能するN+ 型半導体領域の表面を基準とし、N− ドリフト領域と高不純物濃度半導体領域との境界までの深さであり、左の縦軸は耐圧、右の縦軸はコレクタ・エミッタ間のオン電圧VCE(sat) である。このシミュレーションの条件は、素子表面つまりベース領域の露出面またはエミッタ領域として機能するN+ 型半導体領域の表面からN− ドリフト領域とバッファ層として機能するN+ 型半導体層との境界までの厚さは約200μm、このN-型半導体層42の不純物濃度は5×1013 cm-3 、溝(トレンチ)の間隔が約4μmで、エミッタ領域として機能するN+ 型半導体領域表面から溝の深さは約8μmで設定されている。
特許文献1のように高不純物濃度半導体領域とN− ドリフト領域との境界が溝の先端よりも深くなるように、高不純物濃度半導体領域を配設する場合は、特に耐圧クラスの高い素子の場合に有効に適用できる。すなわち、オフ状態におけるコレクタ電圧が高い場合には、溝の先端がベース領域と高不純物濃度半導体領域との境界から大きく突出していても溝の先端隅部近傍での電界集中が耐圧低下に大きく影響しないことが開示されている。
また耐圧クラスが高いので、耐圧が急激に低下しない程度の高不純物濃度半導体領域の厚みでは高不純物濃度半導体領域の厚みが厚くなったとしても、高不純物濃度半導体領域はオン状態からオフ状態へ移るときのホールの移動のバリアとはならず、オフの際の電流低下に影響することはない。従って、特許文献1に記載の構造とすることにより、より低いオン電圧が低いトレンチゲート型IGBTを提供することができる。
一方、高不純物濃度半導体領域の不純物濃度が高いと、高不純物濃度半導体領域とベース領域とのpn接合から広がる空乏層が第3半導体領域内へと広がる際に、空乏層が高不純物濃度半導体領域内を十分下方へと広がることができず、十分な耐圧を得ることができないという問題がある。
第1導電型の第1半導体領域と、
第1半導体領域上に有する第1導電型と反対の導電型の第2導電型の第2半導体領域と、
第2半導体領域よりも第2導電型の不純物濃度が高く、第2半導体領域上に形成された、第2導電型の第3半導体領域と、
第3半導体領域上に形成された、第1導電型の第4半導体領域と、
第4半導体領域上に形成された、第2導電型の第5半導体領域と、
第4半導体領域上に絶縁膜を介して形成された制御電極と、
第1半導体領域と電気的に接続した第1電極と、
第4半導体領域及び前記第5半導体領域と電気的に接続した第2電極と、
を有し、
第3半導体領域の不純物濃度の最大値は、5×1014cm−3以上であって、5×1015cm−3以下であることを特徴とする半導体装置が提供される。
Claims (6)
- 第1導電型の第1半導体領域と、
前記第1半導体領域上に有する第1導電型と反対の導電型の第2導電型の第2半導体領域と、
前記第2半導体領域よりも前記第2導電型の不純物濃度が高く、前記第2半導体領域上に形成された、前記第2導電型の第3半導体領域と、
前記第3半導体領域上に形成された、前記第1導電型の第4半導体領域と、
前記第4半導体領域上に形成された、前記第2導電型の第5半導体領域と、
前記第4半導体領域上に絶縁膜を介して形成された制御電極と、
前記第1半導体領域と電気的に接続した第1電極と、
前記第4半導体領域及び前記第5半導体領域と電気的に接続した第2電極と、
を有し、
前記第3半導体領域の不純物濃度の最大値は、5×1014cm−3以上であって、5×1015cm−3以下であることを特徴とする半導体装置。 - 前記第3半導体領域の前記第2導電型の不純物濃度が、前記第2半導体領域の前記第2導電型の不純物濃度に比べて5〜50倍高いことを特徴とする請求項1の半導体装置。
- 前記第3半導体領域は前記第4半導体領域と接し、
前記第1電極と前記第2電極に所定の電圧を印加した際の空乏層は、前記第3半導体領域の下面よりも下側まで広がっていることを特徴とする請求項2の半導体装置。 - 前記第3半導体領域の厚みが1μm以上且つ3μm以下であることを特徴とする請求項3の半導体装置。
- 前記溝は、前記第5半導体領域の上面から前記第3半導体領域に達しており、
前記溝内に前記絶縁膜を介して前記制御電極を備えることを特徴とする請求項1〜4何れか1項を満足する半導体装置。 - 前記溝は、前記第5半導体領域の上面から前記第4半導体領域及び前記第3半導体領域を貫通して前記第2半導体領域に達しており、
前記溝内に前記絶縁膜を介して前記制御電極を備えることを特徴とする請求項1〜4何れか1項を満足する半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013030537A JP2014160746A (ja) | 2013-02-20 | 2013-02-20 | 半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013030537A JP2014160746A (ja) | 2013-02-20 | 2013-02-20 | 半導体装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2014160746A true JP2014160746A (ja) | 2014-09-04 |
Family
ID=51612242
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013030537A Pending JP2014160746A (ja) | 2013-02-20 | 2013-02-20 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2014160746A (ja) |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH08316479A (ja) * | 1995-03-14 | 1996-11-29 | Mitsubishi Electric Corp | 絶縁ゲート型半導体装置およびその製造方法 |
JPH10178174A (ja) * | 1996-10-18 | 1998-06-30 | Hitachi Ltd | 半導体装置及びそれを使った電力変換装置 |
JPH11501459A (ja) * | 1995-08-21 | 1999-02-02 | シリコニックス・インコーポレイテッド | 高密度トレンチ形dmosトランジスタ素子 |
JP2001127286A (ja) * | 1999-10-27 | 2001-05-11 | Toyota Central Res & Dev Lab Inc | 絶縁ゲート型半導体装置、およびその製造方法ならびにインバータ回路 |
JP2005347289A (ja) * | 2004-05-31 | 2005-12-15 | Mitsubishi Electric Corp | 絶縁ゲート型半導体装置 |
-
2013
- 2013-02-20 JP JP2013030537A patent/JP2014160746A/ja active Pending
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH08316479A (ja) * | 1995-03-14 | 1996-11-29 | Mitsubishi Electric Corp | 絶縁ゲート型半導体装置およびその製造方法 |
JPH11501459A (ja) * | 1995-08-21 | 1999-02-02 | シリコニックス・インコーポレイテッド | 高密度トレンチ形dmosトランジスタ素子 |
JPH10178174A (ja) * | 1996-10-18 | 1998-06-30 | Hitachi Ltd | 半導体装置及びそれを使った電力変換装置 |
JP2001127286A (ja) * | 1999-10-27 | 2001-05-11 | Toyota Central Res & Dev Lab Inc | 絶縁ゲート型半導体装置、およびその製造方法ならびにインバータ回路 |
JP2005347289A (ja) * | 2004-05-31 | 2005-12-15 | Mitsubishi Electric Corp | 絶縁ゲート型半導体装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN109964317B (zh) | 半导体装置 | |
JP5594276B2 (ja) | 絶縁ゲート型半導体装置 | |
JP5831598B2 (ja) | 絶縁ゲート型半導体装置 | |
JP6281548B2 (ja) | 半導体装置 | |
WO2014188569A1 (ja) | ダイオード内蔵igbt | |
JP2013251395A (ja) | 半導体装置 | |
JP5537359B2 (ja) | 半導体装置 | |
JP6947915B6 (ja) | Igbtパワーデバイス | |
JP2008021918A (ja) | 半導体装置 | |
JP6287407B2 (ja) | 半導体装置 | |
US9899374B2 (en) | Semiconductor device | |
WO2011076613A1 (en) | Power semiconductor device | |
JP5838176B2 (ja) | 半導体装置 | |
JP2014103352A (ja) | 半導体装置 | |
JP5261893B2 (ja) | トレンチ型絶縁ゲートバイポーラトランジスタ | |
JP2015141921A (ja) | 半導体装置 | |
JP2015195307A (ja) | 半導体装置 | |
CN108305893B (zh) | 半导体装置 | |
JP6241640B2 (ja) | 半導体装置 | |
US20150171198A1 (en) | Power semiconductor device | |
US20140312383A1 (en) | Power semiconductor device and method of manufacturing the same | |
WO2015107614A1 (ja) | 電力用半導体装置 | |
JP2015095466A (ja) | 半導体装置及びその製造方法 | |
JP2016062975A (ja) | 半導体装置およびその製造方法 | |
JP3193413U (ja) | 半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20151207 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20161107 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20161110 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20161222 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20170329 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20170515 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20170818 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20180227 |