DE102022210835A1 - Verfahren zum Herstellen einer vertikalen Feldeffekttransistorstruktur und entsprechende vertikale Feldeffekttransistorstruktur - Google Patents

Verfahren zum Herstellen einer vertikalen Feldeffekttransistorstruktur und entsprechende vertikale Feldeffekttransistorstruktur Download PDF

Info

Publication number
DE102022210835A1
DE102022210835A1 DE102022210835.3A DE102022210835A DE102022210835A1 DE 102022210835 A1 DE102022210835 A1 DE 102022210835A1 DE 102022210835 A DE102022210835 A DE 102022210835A DE 102022210835 A1 DE102022210835 A1 DE 102022210835A1
Authority
DE
Germany
Prior art keywords
zone
connection
conductivity type
trenches
doped
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE102022210835.3A
Other languages
English (en)
Inventor
Christian Huber
Daniel Krebs
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Robert Bosch GmbH
Original Assignee
Robert Bosch GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Robert Bosch GmbH filed Critical Robert Bosch GmbH
Priority to DE102022210835.3A priority Critical patent/DE102022210835A1/de
Priority to US18/486,349 priority patent/US20240128372A1/en
Priority to CN202311337924.6A priority patent/CN117894842A/zh
Publication of DE102022210835A1 publication Critical patent/DE102022210835A1/de
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1066—Gate region of field-effect devices with PN junction gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/66734—Vertical DMOS transistors, i.e. VDMOS transistors with a step of recessing the gate electrode, e.g. to form a trench gate electrode

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

Die vertikale Feldeffekttransistorstruktur umfasst einen Halbleiterkörper (100) mit einer ersten Anschlusszone (12, 14) und einer zweiten Anschlusszone (30) eines ersten Leitungstyps (n), einer zwischen der ersten und zweiten Anschlusszone (12, 14; 30) angeordnete Kanalzone (20) des ersten Leitungstyps (n) oder eines zu dem ersten Leitungstyp komplementären zweiten Leitungstyps (p), einer Mehrzahl sich in den Halbleiterkörper (100) hinein erstreckenden Gräben (60`), die von der zweiten Anschlusszone (30) durch die Kanalzone (20), bis in die erste Anschlusszone (12, 14) reichen und Finnen (FI) der Kanalzone (20) und der zweiten Anschlusszone (30) ausbilden, einer in den Gräben (60`) angeordneten Steuerelektrode (40), die benachbart zu der Kanalzone (20) und isoliert gegenüber dem Halbleiterkörper (100) angeordnet ist, und einem zwischen der ersten und zweiten Anschlusszone (12, 14; 30) und parallel zur Kanalzone (20) geschalteten Durchbruchstrompfad, der wenigstens einen pn-Übergang aufweist und der dazu ausgebildet ist, bei Erreichen einer zwischen der ersten und zweiten Anschlusszone (12, 14; 30) anliegenden Durchbruchspannung zu leiten. Der Halbleiterkörper (100) weist eine jeweilige dotierte Zone (90; 90a) des zweiten Leitungstyps (p) in der ersten Anschlusszone (12, 14) unterhalt der Gräben (60`) auf.

Description

  • Die Erfindung betrifft ein Verfahren zum Herstellen einer vertikalen Feldeffekttransistorstruktur und eine entsprechende vertikale Feldeffekttransistorstruktur.
  • Stand der Technik
  • Für die Anwendung von Halbleitern mit breitem Bandabstand (z.B. Siliziumcarbid (SiC) oder Galliumnitrid (GaN)) in der Leistungselektronik kommen typischerweise Leistungs-MOSFETs mit vertikalem Kanalgebiet (TMOSFETs) zum Einsatz.
  • Im Konzept des TMOSFET werden das in einem Halbleitermaterial befindliche n+ Sourcegebiet und das p Kanalgebiet durch Gräben (auch Trenches genannt) unterbrochen, die sich bis zum n- Driftgebiet erstrecken. Innerhalb der Trenches befindet sich eine Gate-Elektrode, welche durch ein Gateoxid vom Halbleitermaterial getrennt ist und zur Steuerung des Kanalgebietes dient.
  • Durch eine geeignete Wahl von Geometrie, Epitaxie-, Kanal- und Screening-Dotierung können Einschaltwiderstand, Schwellspannung, Kurzschlusswiderstand, Oxidbelastung und Durchbruchspannung derartiger TMOSFETs optimiert werden.
  • 3 zeigt eine ausschnittsweise perspektivische Darstellung einer vertikalen Feldeffekttransistorstruktur gemäß dem Stand der Technik der DE 102 24 201 B4 als Ausgangspunkt der vorliegenden Erfindung.
  • Das in 3 dargestellte Halbleiterbauelement realisiert einen n-leitenden vertikalen Graben-MOSFET mit einer an den Gräben angeordneten Abschirmstruktur. Die bekannte Struktur ist selbstverständlich auch auf p-leitende MOSFET anwendbar, wobei die im folgenden erläuterten Dotierungen dann zu vertauschen wären.
  • Das Halbleiterbauelement umfasst einen Halbleiterkörper 100 mit einer n-dotierten ersten Anschlusszone 12, 14. Diese erste Anschlusszone 12, 14 ist im Bereich der Rückseite des Halbleiterkörpers 100 stärker n-dotiert und bildet dort die n+ Drain-Zone 12 des MOSFET, während sich an die n+ Drain-Zone 12 eine schwächer n-dotierte n- Driftzone 14 anschließt. Der Halbleiterkörper 100 umfasst weiterhin eine p Kanalzone oder Body-Zone 20, die sich an die n- Driftzone 14 anschließt und die zwischen der n- Driftzone 14 und einer im Bereich der Vorderseite ausgebildeten stark n-dotierten zweiten n+ Anschlusszone 30 ausgebildet ist. Die zweite n+ Anschlusszone 30 bildet die Source-Zone des MOSFET.
  • Ausgehend von der Vorderseite 101 des Halbleiterkörpers 100 erstrecken sich mehrere Gräben 60, von denen in 4 zwei dargestellt sind, durch die n+ Source-Zone 30, die p Body-Zone 20 bis in die n- Driftzone 14 des Halbleiterkörpers 100.
  • Im Bereich der Seitenwände der Gräben 60 sind jeweils Steuerelektroden 40, die zusammengeschaltet die Gate-Elektrode des MOSFET bilden, angeordnet. Diese Gate-Elektroden 40 sind durch eine Gate-Isolationsschicht 50 gegenüber dem Halbleiterkörper 100 isoliert und verlaufen in vertikaler Richtung des Halbleiterkörpers von der n+ Source-Zone 30 entlang der p Body-Zone 20 bis zu der n- Driftzone 14, um bei Anlegen eines geeigneten Ansteuerpotentials einen elektrisch leitenden Kanal in der Body-Zone 20 entlang der Seitenwand des Grabens zwischen der n+ Source-Zone 30 und der n- Driftzone 14 zu bilden.
  • Das Halbleiterbauelement umfasst eine Vielzahl gleichartiger Transistorstrukturen, sogenannter Zellen mit jeweiligen n+ Source-Zonen 30, p Body-Zonen 20 und Gate-Elektroden 40 , wobei allen Zellen in dem Beispiel eine n- Driftzone 14 und eine n+ Drain-Zone 12 gemeinsam ist. Die n+ Source-Zonen 30 aller Zellen sind dabei elektrisch leitend miteinander verbunden, um eine gemeinsame Source-Zone zu bilden, und die Gate-Elektroden 40 aller Zellen sind elektrisch leitend miteinander verbunden, um eine gemeinsame Gate-Elektrode zu bilden.
  • Das in 3 dargestellte Halbleiterbauelement umfasst eine Abschirmstruktur mit einer Elektrode 80, die in dem jeweiligen Graben 60 ausgebildet ist und die mittels einer weiteren Isolationsschicht 70 gegenüber der jeweiligen Gate-Elektrode 40 isoliert ist. Diese Elektrode 80 erstreckt sich in vertikaler Richtung über die gesamte Länge des Grabens und berührt am Boden des Grabens 60 den Halbleiterkörper 100 im Bereich der Driftzone 14. In diesem Kontaktbereich zwischen der Elektrode 80 und der Driftzone 14 ist eine p-dotierte Zone 90 vorgesehen, die durch die Elektrode 80 kontaktiert ist und die die Elektrode in diesem Bereich vollständig überdeckt. Die p-dotierte Zone 90 und die Driftzone 14 bzw. die Drain-Zone 12 bilden eine Diode, deren Schaltsymbol in 3 eingezeichnet ist, und die bei dem dargestellten n-leitenden MOSFET in Source-Drain-Richtung in Durchlassrichtung bzw. in Drain-Source-Richtung in Sperrrichtung gepolt ist. Die Durchbruchspannung dieser Diode in Drain-Source-Richtung kann über die Dotierung der p-dotierten Zone 90 eingestellt werden. An den p- dotierten Zonen bildet sich so ein JFET aus, der dazu dient, den Strom durch das Kanalgebiet im Kurzschlussfall zu limitieren.
  • Die in dem Graben 60 angeordnete Elektrode 80 ist mit der n+ Source-Zone 30 kurzgeschlossen. Dazu schließt sich die Elektrode 80 im oberen Bereich des Grabens unmittelbar an den Seitenwänden des Grabens 60 an die n+ Source-Zone 30 an. Die Elektrode 80, die vorzugsweise aus einem Metall oder Polysilizium, insbesondere n-dotiertem oder p-dotiertem Polysilizium besteht, dient damit gleichzeitig als Anschlusskontakt für die n+ Source-Zone 30 , so dass zur Kontaktierung der n+ Source-Zonen 30 unmittelbar diese Elektrode 80 oberhalb des Grabens 60 kontaktiert werden kann, wodurch auf Kontaktanschlüsse oberhalb der zwischen den Gräben angeordneten Halbleiterbereichen, den sogenannten MesaBereichen, verzichtet werden kann.
  • Das Halbleiterbauelement umfasst weiterhin stark p-dotierte p+ Body-Anschlussbereiche 22, die sich, wie dies aus der perspektivischen Darstellung in 4 deutlich wird, ausgehend von der p Body-Zone 20 zwischen Abschnitten der n+ Source-Zone 30 bis an die Vorderseite des Halbleiterkörpers 100 erstrecken und im oberen Bereich des Grabens 60 die Elektrode 80 kontaktieren, so dass die Elektrode 80 über die p+ Body-Anschlussbereiche 22 die p Body-Zone 20 und die n+ Source-Zone 30 kurzschließt, um in bekannter Weise parasitäre Bipolareffekte zu vermeiden.
  • Auf separate Kontakte in dem zwischen den Gräben ausgebildeten Halbleiterbereich, dem sogenannten Mesa-Bereich, zum Kurzschließen der n+ Source-Zone 30 und der p Body-Zone 20 kann bei dem Halbleiterbauelement verzichtet werden.
  • Zum Anschließen der p Body-Zone 20 an die Elektrode 80 zur Erzielung des Kurzschlusses genügen die schmalen p+ Body-Anschlussbereiche 22, so dass der hierfür erforderliche Platzbedarf im Mesa-Gebiet gering ist. Die durch Kurzschließen der n+ Source-Zone 30 und der p Body-Zone 20 entstehende Body-Diode zwischen Source 30 und Drain 14 ist entsprechend der Diode der Abschirmstruktur gepolt.
  • Die Schwellspannung der Abschirmstruktur ist so eingestellt, dass sie kleiner als die der Body-Diode ist. Bei Anlegen einer positiven Spannung in Source-Drain-Richtung fließt der Großteil des Stromes dann über die in Durchlassrichtung gepolte Diode der Abschirmstruktur, so dass der Querschnitt der p+ Body-Anschlussbereiche 22, über welche die p Body-Zone 20 und die n+ Source-Zone 30 kurzgeschlossen sind, gering und deshalb platzsparend realisierbar sein kann. Die Abmessungen dieses Siliziumbereiches zwischen den Gräben 60 können gegenüber herkömmlichen Halbleiterbauelementen dadurch verringert werden, was zur Verringerung des spezifischen Einschaltwiderstandes des Halbleiterbauelements beiträgt.
  • Das bekannte Halbleiterbauelement funktioniert bei Anliegen einer positiven Drain-Source-Spannung und bei Anliegen eines gegenüber Source-Potential positiven Gate-Potentials wie ein herkömmlicher MOSFET, dessen Schaltsymbol in 3 eingezeichnet ist. Überschreitet die Drain-Source-Spannung bei sperrendem MOSFET die Schwellspannung der durch die p-dotierte Zone 90 und Driftzone 14 gebildeten Diode, so fließt ein Rückwärtsstrom von einem an die Drain-Zone 12 angeschlossenen Drain-Anschluss über die Driftzone 14, die p-dotierte Zone 90 und die Elektrode 80 zu einem an die Elektrode 80 angeschlossenen Source-Anschluss. Diese Durchbruchstruktur funktioniert bei Anlegen einer Spannung in Rückwärtsrichtung, d. h. einer in Source-Drain-Richtung positiven Spannung, wie die Body-Diode und übernimmt den Großteil des dann fließenden Stromes, sodass der Anschlusskontakt für die p Body-Zone 20 klein und platzsparend ausgebildet sein kann.
  • Ein Kurzschluss kann bei dem TMOSFET nach 3 z.B. beim Einschalten ohne anliegende Gatespannung auftreten. In diesem Fall liegt an dem Halbleiterbauelement eine hohe Drainspannung an, und ohne geeignete Gegenmaßnahme kann ein sehr hoher Kurzschlussstrom fließen, welcher zur Zerstörung des Bauelements führen kann.
  • Eine Limitierung des Kurzschlussstroms kann mittels des durch die p-dotierte Zonen 90 geformten JFETs erreicht werden, wobei die von den p-dotierten Zone 90 ausgehenden Raumladungszonen sich derart annähern, dass es zu einem Pinch-off des Kurzschlussstroms kommt. Somit fungieren die p-dotierte Zonen 90 im Kurzschlussfall als p-Abschirmzonen.
  • Ein generelles Optimierungs-Problem bei diesem TMOSFET besteht darin, dass beim Design eines jeden Power-MOSFETs ein Kompromiss gefunden werden muss zwischen geringem Einschaltwiderstand (also hohem Strom bei kleinen Drain-Spannungen) und geringem Kurzschlussstrom (also geringem Strom bei hohen Drain-Spannungen).
  • Offenbarung der Erfindung
  • Die Erfindung schafft eine vertikale Feldeffekttransistorstruktur nach Anspruch 1 und ein Verfahren zum Herstellen einer vertikalen Feldeffekttransistorstruktur nach Anspruch 7.
  • Bevorzugte Weiterbildungen sind Gegenstand der jeweiligen Unteransprüche.
  • Vorteile der Erfindung
  • Die der vorliegenden Erfindung zugrunde liegende Idee besteht darin, dass der p-Body-Anschluss tiefer ausgeführt wird als das p-Body-Gebiet, also sich in die n-Driftzone hinein erstreckt. Somit entsteht unterhalb des Kanals ein PN-Übergang, der den Widerstand bei hohen Drain -Spannungen verringert und somit dazu beiträgt den Kurzschlussstrom zu verringern. Bei hohen Drain-Spannungen bildet sich also eine Verarmungszone in der n-Driftzone aus, welche eine Erhöhung des Widerstands des Bauteils bewirkt. Im Falle eines Kurzschlusses hilft genau diese Erhöhung des Widerstands dabei den Kurzschlussstrom zu begrenzen.
  • Die Gräben werden vorzugsweise mittels zyklischer Oxidation und Oxidätzung verbreitert, so dass die zwischen den Gräben befindlichen Mesas zu Finnen verschmälert werden.
  • Gemäß einer bevorzugten Weiterbildung verläuft der Rückwärtsstrompfad in den Gräben, wobei in den Gräben eine jeweilige Elektrode angeordnet ist, die mit der zweiten Anschlusszone elektrisch leitend verbunden ist und die gegenüber der Steuerelektrode elektrisch isoliert ist und die am Boden der Gräben die dotierte Zone des zweiten Leitungstyps kontaktiert.
  • Gemäß einer weiteren bevorzugten Weiterbildung kontaktieren die Body-Anschlussbereiche des zweiten Leitungstyps die dotierten Zonen des zweiten Leitungstyps elektrisch, wobei der Rückwärtsstrompfad über die Body-Anschlussbereiche des zweiten Leitungstyps und die dotierten Zonen des zweiten Leitungstyps verläuft. Dies hat den Vorteil, dass auf eine aufwändige Prozessierung des Anschlusses in den Gräben zur Herstellung der Elektroden verzichtet werden kann.
  • Gemäß einer weiteren bevorzugten Weiterbildung weist die erste Anschlusszone einen niedriger dotierten Driftbereich und einen höher dotierten Drainbereich des ersten Leitungstyps aufweist, sind die dotierten Zonen des zweiten Leitungstyps im Driftbereich angeordnet, und erstrecken sich die die Body-Anschlussbereiche des zweiten Leitungstyps in den Driftbereich.
  • Gemäß einer weiteren bevorzugten Weiterbildung ist zwischen dem ersten Anschlussbereich und der Kanalzone eine Spreadingzone des ersten Leitungstyps vorgesehen. Dies trägt zu einer besseren Stromverteilung bei.
  • Gemäß einer weiteren bevorzugten Weiterbildung besteht der Halbleiterkörper aus Siliziumcarbid oder Galliumnitrid.
  • Kurze Beschreibung der Zeichnungen
  • Weitere Merkmale und Vorteile der vorliegenden Erfindung werden nachfolgend anhand von Ausführungsformen mit Bezug auf die Figuren erläutert.
  • Es zeigen:
    • 1a) - h) schematische Querschnittsdarstellungen zum Erläutern eines Verfahrens zum Herstellen einer vertikalen Feldeffekttransistorstruktur und einer entsprechenden vertikalen Feldeffekttransistorstruktur gemäß einer ersten Ausführungsform der vorliegenden Erfindung;
    • 2a), b) schematische Querschnittsdarstellungen zum Erläutern eines Verfahrens zum Herstellen einer vertikalen Feldeffekttransistorstruktur und einer entsprechenden vertikalen Feldeffekttransistorstruktur gemäß einer zweiten Ausführungsform der vorliegenden Erfindung; und
    • 3 eine ausschnittsweise perspektivische Darstellung einer vertikalen Feldeffekttransistorstruktur gemäß dem Stand der Technik der DE 102 24 201 B4 als Ausgangspunkt der vorliegenden Erfindung.
  • Ausführungsformen der Erfindung
  • In den Figuren bezeichnen gleiche Bezugszeichen gleiche bzw. funktionsgleiche Elemente.
  • 1a) - h) zeigen schematische Querschnittsdarstellungen zum Erläutern eines Verfahrens zum Herstellen einer vertikalen Feldeffekttransistorstruktur und einer entsprechenden vertikalen Feldeffekttransistorstruktur gemäß einer Ausführungsform der vorliegenden Erfindung.
  • 1a) zeigt einen Halbleiterkörper 100, der eine stark n-dotierte Zone 12, die spätere n+ Drain-Zone, im Bereich der Rückseite, eine sich an die n+ Drain-Zone 12 anschließende schwächer n-dotierte n- Driftzone 14, eine sich an die n- Driftzone 14 anschließende p-dotierte Zone 20, die spätere Body-Zone, sowie eine sich an die Body-Zone 20 anschließende stark n-dotierte Zone, die spätere n+ Source-Zone 30, an der Vorderseite 101 aufweist. Optional kann zwischen der n- Driftzone 14 und der Body-Zone 20 eine n Spreading-Zone 14a vorgesehen werden, welche beim Betrieb zu einer besseren Stromverteilung beiträgt. Die Spreading-Zone 14a kann ggfs. auch tiefer in der n- Driftzone 14 liegen oder tiefer in diese hineinreichen. Insbesondere bis zwischen die p-Abschirmgebiete 90.
  • Der Prozesszustand gemäß 1a) wird durch Bereitstellung des Halbleiterkörpers 100 in Form eines Halbleiterwafers und anschließenden an sich bekannten Epitaxie- und Implantationsschritten erreicht. Mittels einer Hartmaske M werden die Gräben 60 in die Vorderseite 101 durch einen Trenchätzprozess geätzt und anschließend ein Streuoxid 120 auf den Wänden der Gräben 60 abgeschieden. Optional (nicht dargestellt) kann noch ein n-Implantationsschritt zur Erzeugung einer n-Spreadingzone in der n- Driftzone 14 durchgeführt werden.
  • Gemäß 1b) erfolgt anschließend eine p-Implantation I, um p-dotierte Zonen 90 (p-Abschirmzonen) in der n- Driftzone 14 unterhalb der Gräben 60 zu bilden.
  • Im Unterschied zur bekannten Struktur nach 3 werden bei der p-Implantation I über entsprechende Öffnungen in der Hartmaske M auch die p Body-Zonen 20 in der dritten Dimension über p+ dotierte Gebiete 22` kontaktiert, die sich entlang der n+p Finne FI mit den n+ Source-Zonen 30 abwechseln.
  • Weiterhin werden die p+ dotierten Gebiete 22` wesentlich tiefer implantiert als die p+ dotierten Gebiete 22 nach 3. Insbesondere erstrecken sich die p+ dotierten Gebiete 22' bei dieser Ausführungsform bis in die n- Driftzone 14, wie in 1b) durch eine gestrichelte Linie angedeutet und in 1c) in einer perspektivischen ausschnittsweisen Schnittdarstellung illustriert.
  • Durch einen Annealschritt lassen sich die p-dotierten Zonen 90 und die p+ dotierten Gebiete 22' ausdiffundieren und aktivieren.
  • Weiter mit Bezug auf 1d) werden die Hartmaske M und das Streuoxid 120 entfernt.
  • Anschließend werden gemäß 1e) die Gräben 60 verbreitert, wobei die verbreiterten Gräben 60` von verschmälerten n+/p Mesabereichen seitlich begrenzt werden, welche auch n+/p Finne Fl genannt werden. Das erfolgt mittels zyklischer Oxidation und Oxidätzung der n+/p Mesabereiche. Durch diesen Schritt werden ungewünschte p-Implantationsbereiche von der Seitenwänden der n+/p Mesabereiche entfernt, welche vom Implantationsschritt I gemäß 1b) herrühren können.
  • 1f) zeigt die Struktur nach der Abscheidung der Gate-Isolationsschicht 50 und einer Polysiliziumschicht 40`, aus der gemäß 1g) die Gate-Elektroden 40 an den Seitenwänden der verbreiterten Gräben 60` hergestellt werden.
  • Diese Gate-Elektroden 40 können beispielsweise mittels eines sogenannten Polyspacer-Prozesses hergestellt werden. Hierzu wird die Polysiliziumschicht 40 beispielsweise mittels eines anisotropen Ätzverfahrens so lange zurückgeätzt bis die Polysiliziumschicht 40 am Boden der Gräben 60` und von der Vorderseite 101 des Halbleiterkörpers 100, sowie teilweise von den Seitenwänden im oberen Bereich der verbreiterten Gräben 60` entfernt ist. Ebenso wird die Gate-Isolationsschicht 50 von der Vorderseite 101 entfernt.
  • Schließlich wird eine Isolationsschicht 70, z.B. eine Oxidschicht, auf den freiliegenden Bereichen der Gate-Elektroden 60 erzeugt. Hierzu wird entweder die Isolationsschicht 70 auf die Gate-Elektroden 40 abgeschieden oder die Gate-Elektroden 40 werden einem Oxidationsprozess unterworfen. Anschließend wird die Isolationsschicht 70 von der Vorderseite 101 des Halbleiterkörpers 100 sowie im Bodenbereich der verbreiterten Gräben 60` entfernt
  • Anschließend werden die verbreiterten Gräben 60` mit einem Elektrodenmaterial, beispielsweise einem Metall oder Polysilizium, zur Herstellung der Elektroden 80 aufgefüllt, wie in 1h) dargestellt, um so zur vertikalen Feldeffekttransistorstruktur gemäß der Ausführungsform der vorliegenden Erfindung zu gelangen.
  • Bestehen die Elektroden aus einem Metall oder einem n-dotierten Silizium, so wird vorteilhafterweise vor dem Herstellen der Elektroden 80 ein Silizid auf die freiliegende Vorderseite 101 des Halbleiterkörpers 100 zumindest im Bereich der p-dotierten Zone aufgebracht, um einen guten ohmschen Kontakt zwischen der Elektrode 80 und der p-dotierten Zone 90 zu erhalten, um an diesem Übergang das Entstehen eines pnÜbergangs oder eines Schottky-Kontakts zu verhindern. Die Kontaktierung der Gate-Elektroden 40 kann wie bei bekannten Graben-Transistoren erfolgen und ist hier nicht dargestellt.
  • Die oben beschriebene Prozesssequenz fokussiert sich dabei ausschließlich auf die Prozesse im Zellenfeld. Außerhalb des Zellenfelds sind noch andere Prozesse wie ein Randabschluss sowie Kontaktpad-Herausführungen, etc. zu berücksichtigen. Außerdem kann jeder Schritt mehrere Teilschritte beinhalten, die nicht extra aufgeführt sind.
  • 2a), b) sind schematische Querschnittsdarstellungen zum Erläutern eines Verfahrens zum Herstellen einer vertikalen Feldeffekttransistorstruktur und einer entsprechenden vertikalen Feldeffekttransistorstruktur gemäß einer zweiten Ausführungsform der vorliegenden Erfindung.
  • 2a) zeigt den zu 1f) analogen Prozesszustand der fertiggestellten vertikalen Feldeffekttransistorstruktur gemäß der zweiten Ausführungsform.
  • Im Unterschied zu 1f) sind gemäß 2a) die p+ dotierte Gebiete 22" noch tiefer in die die n- Driftzone 14 implantiert. Dies resultiert darin, dass sich die p+ dotierten Gebiete 22" und die p-dotierten Zonen 90a berühren und somit elektrisch miteinander verbunden sind. Auf diese Weise wird ein elektrischer Anschluss der p-dotierten Zonen 90a (p-Abschirmgebiete) durch die Elektroden 80 unnötig wird. Dies ist von Vorteil, da nun auf eine aufwändige Prozessierung dieses Anschlusses in den Gräben 60` zur Herstellung der Elektroden 80 verzichtet werden kann.
  • Somit sind die Gräben 60` gemäß 2a) lediglich mit einer Isolationsschicht I verfüllt, um eine planare Vorderseite 101 zu erhalten. Zum Verfüllen und Planarisieren können im Übrigen auch weitere Schichten aufgebracht werden. Insbesondere kann im Falle von tief in die n-Drifttone 14 implantierten Gebieten 22", welche die p-dotierten Zonen 90a berühren auf das Zweiteilen der Elektroden 40 verzichtet werden. In diesen Fall (nicht gezeichnet) wird der Graben komplett mit Elektrodenmaterial verfüllt und an der Oberfläche mit einer Isolationsschicht I isoliert.
  • 2b) zeigt den zu 1c) analogen Prozesszustand zur Verdeutlichung, dass sich die p+ dotierten Gebiete 22" und die p-dotierten Zonen 90a berühren, in einer perspektivischen ausschnittsweisen Schnittdarstellung
  • Obwohl die vorliegende Erfindung anhand bevorzugter Ausführungsbeispiele beschrieben wurde, ist sie darauf nicht beschränkt. Insbesondere sind die genannten Materialien und Topologien nur beispielhaft und nicht auf die erläuterten Beispiele beschränkt. Auch sind die dargestellten Geometrien nur beispielhaft und können bedarfsweise beliebig variiert werden.
  • Obwohl bei den oben beschriebenen Ausführungsformen die p+ dotierten Gebiete und die p-dotierten Zonen in einem gemeinsamen Implantationsschritt gebildet wurden, ist es auch möglich, hierfür zwei separate Implantationsschritte anzuwenden.
  • ZITATE ENTHALTEN IN DER BESCHREIBUNG
  • Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
  • Zitierte Patentliteratur
    • DE 10224201 B4 [0005, 0031]

Claims (12)

  1. Vertikale Feldeffekttransistorstruktur mit: einem Halbleiterkörper (100) mit einer ersten Anschlusszone (12, 14) und einer zweiten Anschlusszone (30) eines ersten Leitungstyps (n); einer zwischen der ersten und zweiten Anschlusszone (12, 14; 30) angeordnete Kanalzone (20) des ersten Leitungstyps (n) oder eines zu dem ersten Leitungstyp komplementären zweiten Leitungstyps (p); einer Mehrzahl sich in den Halbleiterkörper (100) hinein erstreckenden Gräben (60`), die von der zweiten Anschlusszone (30) durch die Kanalzone (20), bis in die erste Anschlusszone (12, 14) reichen und Finnen (FI) der Kanalzone (20) und der zweiten Anschlusszone (30) ausbilden; einer in den Gräben (60`) angeordneten Steuerelektrode (40), die benachbart zu der Kanalzone (20) und isoliert gegenüber dem Halbleiterkörper (100) angeordnet ist; einem zwischen der ersten und zweiten Anschlusszone (12, 14; 30) und parallel zur Kanalzone (20) geschalteten Rückwärtsstrompfad, der wenigstens einen pn-Übergang aufweist und der dazu ausgebildet ist, bei Erreichen einer zwischen der ersten und zweiten Anschlusszone (12, 14; 30) anliegenden Schwellspannung zu leiten; wobei der Halbleiterkörper (100) eine jeweilige dotierte Zone (90; 90a) des zweiten Leitungstyps (p) in der ersten Anschlusszone (12, 14) unterhalt der Gräben (60`) aufweist; wobei die Finnen (FI) Body-Anschlussbereiche (22'; 22") des zweiten Leitungstyps (p) aufweisen, welche die Kanalzone (20) und die zweite Anschlusszone (30) elektrisch kontaktieren; und wobei sich die Body-Anschlussbereiche (22`; 22") des zweiten Leitungstyps (p) bis in die Driftzone (14) erstrecken.
  2. Vertikale Feldeffekttransistorstruktur nach Anspruch 1, wobei der Rückwärtsstrompfad in den Gräben (60`) verläuft, wobei in den Gräben (60`) eine jeweilige Elektrode (80) angeordnet ist, die mit der zweiten Anschlusszone (30) elektrisch leitend verbunden ist und die gegenüber der Steuerelektrode (40) elektrisch isoliert ist und die am Boden der Gräben (60`) die dotierte Zone (90; 90a) des zweiten Leitungstyps (p) kontaktiert.
  3. Vertikale Feldeffekttransistorstruktur nach Anspruch 1, wobei die Body-Anschlussbereiche (22") des zweiten Leitungstyps (p) die dotierten Zonen (90a) des zweiten Leitungstyps (p) elektrisch kontaktieren und wobei der Durchbruchstrompfad über die Body-Anschlussbereiche (22") des zweiten Leitungstyps (p) und die dotierten Zonen (90a) des zweiten Leitungstyps (p) verläuft.
  4. Vertikale Feldeffekttransistorstruktur nach Anspruch 1, 2 oder 3, wobei die erste Anschlusszone (12, 14) einen niedriger dotierten Driftbereich (14) und einen höher dotierten Drainbereich (12) des ersten Leitungstyps (n) aufweist, die dotierten Zonen (90; 90a) des zweiten Leitungstyps (p) im Driftbereich (14) angeordnet sind, und wobei sich die die Body-Anschlussbereiche (22`; 22") des zweiten Leitungstyps (p) in den Driftbereich (14) erstrecken.
  5. Vertikale Feldeffekttransistorstruktur nach einem der Ansprüche 1 bis 4, wobei zwischen dem ersten Anschlussbereich (12,14) und der Kanalzone (20) eine Spreadingzone (14a) des ersten Leitungstyps (n) vorgesehen ist.
  6. Vertikale Feldeffekttransistorstruktur nach einem der Ansprüche 1 bis 5, wobei der Halbleiterkörper (100) aus Siliziumcarbid (SiC) oder Galliumnitrid (GaN) besteht.
  7. Verfahren zum Herstellen einer vertikalen Feldeffekttransistorstruktur mit den Schritten: Bereitstellen von einem Halbleiterkörper (100) mit einer ersten Anschlusszone (12, 14) und einer zweiten Anschlusszone (30) eines ersten Leitungstyps (n) und einer zwischen der ersten und zweiten Anschlusszone (12, 14; 30) angeordnete Kanalzone (20) des ersten Leitungstyps (n) oder eines zu dem ersten Leitungstyp komplementären zweiten Leitungstyps (p); Bilden von einer Mehrzahl sich in den Halbleiterkörper (100) hinein erstreckenden Gräben (60`), die von der zweiten Anschlusszone (30) durch die Kanalzone (20), bis in die erste Anschlusszone (12, 14) reichen und Finnen (FI) der Kanalzone (20) und der zweiten Anschlusszone (30) ausbilden; Bilden einer in den Gräben (60`) angeordneten Steuerelektrode (40), die benachbart zu der Kanalzone (20) und isoliert gegenüber dem Halbleiterkörper (100) angeordnet ist; Bilden von einem zwischen der ersten und zweiten Anschlusszone (12, 14; 30) und parallel zur Kanalzone (20) geschalteten Rückwärtsstrompfad, der wenigstens einen pn-Übergang aufweist und der dazu ausgebildet ist, bei Erreichen einer zwischen der ersten und zweiten Anschlusszone (12, 14; 30) anliegenden Schwellspannung zu leiten; Bilden einer jeweiligen dotierten Zone (90; 90a) des zweiten Leitungstyps (p) in der ersten Anschlusszone (12, 14) unterhalt der Gräben (60`); Bilden von Body-Anschlussbereichen (22`; 22") des zweiten Leitungstyps (p) in den Finnen (FI), welche die Kanalzone (20) und die zweite Anschlusszone (30) elektrisch kontaktieren; und wobei die Body-Anschlussbereiche (22`; 22") des zweiten Leitungstyps (p) derart gebildet werden, dass sie sich bis in die Driftzone (14) erstrecken.
  8. Verfahren nach Anspruch 7, wobei die dotierten Zonen (90; 90a) des zweiten Leitungstyps (p) und die Body-Anschlussbereiche (22`; 22") des zweiten Leitungstyps (p) in einem gemeinsamen Implantationsschritt (I) gebildet werden.
  9. Verfahren nach Anspruch 7 oder 8, wobei der Rückwärtsstrompfad in den Gräben (60`) verläuft, wobei in den Gräben (60`) eine jeweilige Elektrode (80) angeordnet wird, die mit der zweiten Anschlusszone (30) elektrisch leitend verbunden ist und die gegenüber der Steuerelektrode (40) elektrisch isoliert ist und die am Boden der Gräben (60`) die dotierte Zone (90; 90a) des zweiten Leitungstyps (p) kontaktiert.
  10. Verfahren nach Anspruch 7 oder 8, wobei die Body-Anschlussbereiche (22") des zweiten Leitungstyps (p) derart gebildet werden, dass sie die dotierten Zonen (90a) des zweiten Leitungstyps (p) elektrisch kontaktieren, und wobei der Durchbruchstrompfad über die Body-Anschlussbereiche (22") des zweiten Leitungstyps (p) und die dotierten Zonen (90a) des zweiten Leitungstyps (p) verläuft.
  11. Verfahren nach einem der Ansprüche 7 bis 10, wobei die erste Anschlusszone (12, 14) einen niedriger dotierten Driftbereich (14) und einen höher dotierten Drainbereich (12) des ersten Leitungstyps (n) aufweist, die dotierten Zonen (90; 90a) des zweiten Leitungstyps (p) im Driftbereich (14) angeordnet sind, und wobei sich die die Body-Anschlussbereiche (22`; 22") des zweiten Leitungstyps (p) in den Driftbereich (14) erstrecken.
  12. Verfahren nach einem der Ansprüche 7 bis 11, wobei die zwischen dem ersten Anschlussbereich (12,14) und der Kanalzone (20) eine Spreadingzone (14a) des ersten Leitungstyps (n) vorgesehen wird.
DE102022210835.3A 2022-10-14 2022-10-14 Verfahren zum Herstellen einer vertikalen Feldeffekttransistorstruktur und entsprechende vertikale Feldeffekttransistorstruktur Pending DE102022210835A1 (de)

Priority Applications (3)

Application Number Priority Date Filing Date Title
DE102022210835.3A DE102022210835A1 (de) 2022-10-14 2022-10-14 Verfahren zum Herstellen einer vertikalen Feldeffekttransistorstruktur und entsprechende vertikale Feldeffekttransistorstruktur
US18/486,349 US20240128372A1 (en) 2022-10-14 2023-10-13 Method for manufacturing a vertical field effect transistor structure and corresponding vertical field effect transistor structure
CN202311337924.6A CN117894842A (zh) 2022-10-14 2023-10-16 用于制造垂直场效应晶体管结构的方法和相应的垂直场效应晶体管结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102022210835.3A DE102022210835A1 (de) 2022-10-14 2022-10-14 Verfahren zum Herstellen einer vertikalen Feldeffekttransistorstruktur und entsprechende vertikale Feldeffekttransistorstruktur

Publications (1)

Publication Number Publication Date
DE102022210835A1 true DE102022210835A1 (de) 2024-04-25

Family

ID=90572710

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102022210835.3A Pending DE102022210835A1 (de) 2022-10-14 2022-10-14 Verfahren zum Herstellen einer vertikalen Feldeffekttransistorstruktur und entsprechende vertikale Feldeffekttransistorstruktur

Country Status (3)

Country Link
US (1) US20240128372A1 (de)
CN (1) CN117894842A (de)
DE (1) DE102022210835A1 (de)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6392273B1 (en) 2000-01-14 2002-05-21 Rockwell Science Center, Llc Trench insulated-gate bipolar transistor with improved safe-operating-area
DE10224201B4 (de) 2002-05-31 2010-11-25 Infineon Technologies Ag Halbleiterbauelement mit Durchbruchstrompfad und Herstellungsverfahren desselben
DE102014226161A1 (de) 2014-12-17 2016-07-07 Infineon Technologies Ag Halbleitervorrichtung mit Überlaststrombelastbarkeit
DE102018104581A1 (de) 2017-03-24 2018-09-27 Infineon Technologies Ag Siliziumcarbid-Halbleitervorrichtung und Herstellungsverfahren
US10199466B1 (en) 2017-11-22 2019-02-05 Kabushiki Kaisha Toshiba Semiconductor device, method for manufacturing semiconductor device, inverter circuit, driving device, vehicle, and elevator

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6392273B1 (en) 2000-01-14 2002-05-21 Rockwell Science Center, Llc Trench insulated-gate bipolar transistor with improved safe-operating-area
DE10224201B4 (de) 2002-05-31 2010-11-25 Infineon Technologies Ag Halbleiterbauelement mit Durchbruchstrompfad und Herstellungsverfahren desselben
DE102014226161A1 (de) 2014-12-17 2016-07-07 Infineon Technologies Ag Halbleitervorrichtung mit Überlaststrombelastbarkeit
DE102018104581A1 (de) 2017-03-24 2018-09-27 Infineon Technologies Ag Siliziumcarbid-Halbleitervorrichtung und Herstellungsverfahren
US10199466B1 (en) 2017-11-22 2019-02-05 Kabushiki Kaisha Toshiba Semiconductor device, method for manufacturing semiconductor device, inverter circuit, driving device, vehicle, and elevator

Also Published As

Publication number Publication date
CN117894842A (zh) 2024-04-16
US20240128372A1 (en) 2024-04-18

Similar Documents

Publication Publication Date Title
DE102006036347B4 (de) Halbleiterbauelement mit einer platzsparenden Randstruktur
DE19539541B4 (de) Lateraler Trench-MISFET und Verfahren zu seiner Herstellung
DE19848828C2 (de) Halbleiterbauelement mit kleiner Durchlaßspannung und hoher Sperrfähigkeit
DE102005041838B3 (de) Halbleiterbauelement mit platzsparendem Randabschluss und Verfahren zur Herstellung eines solchen Bauelements
DE112011104322T5 (de) Halbleitervorrichtung und Verfahren zur Herstellung einer Halbleitervorrichtung
DE102006026943B4 (de) Mittels Feldeffekt steuerbarer Trench-Transistor mit zwei Steuerelektroden
DE102012217626B4 (de) Halbleiterbauelement mit selbstladenden Feldelektroden
DE102012223663B4 (de) Halbleiterbauelement mit einer platzsparenden Randstruktur
DE112017004237B4 (de) Halbleitereinheit
DE102014114100B4 (de) Igbt mit reduzierter rückwirkungskapazität
DE102004041198B4 (de) Laterales Halbleiterbauelement mit einer Feldelektrode und einer Entladestruktur
DE112016006723T5 (de) Halbleitereinrichtung
DE10127391B4 (de) Halbleiter-Vorrichtung
DE102021113288A1 (de) Leistungshalbleitervorrichtung und verfahren zu dessen herstellung
DE102015109538B3 (de) Transistor mit verbessertem Lawinendurchbruchsverhalten und Verfahren zur Herstellung
DE102005048447B4 (de) Halbleiterleistungsbauelement mit Ladungskompensationsstruktur und Verfahren zur Herstellung desselben
DE19725091A1 (de) Transistorbauelement
DE10214160B4 (de) Halbleiteranordnung mit Schottky-Kontakt
DE112017002113B4 (de) Halbleitereinheit
DE19638437C2 (de) Durch Feldeffekt steuerbares Halbleiterbauelement und Verfahren zu dessen Herstellung
DE102022210835A1 (de) Verfahren zum Herstellen einer vertikalen Feldeffekttransistorstruktur und entsprechende vertikale Feldeffekttransistorstruktur
WO2021165184A1 (de) Vertikaler feldeffekttransistor, verfahren zum herstellen desselben und bauelement aufweisend vertikale feldeffekttransistoren
DE102021119199A1 (de) Gate-Grabenstruktur enthaltende Halbleitervorrichtung
EP4055632A1 (de) Vertikaler feldeffekttransistor und verfahren zum ausbilden desselben
DE10342559B3 (de) Randstruktur eines Leistungshalbleiterbauelementes und ihr Herstellungsverfahren

Legal Events

Date Code Title Description
R163 Identified publications notified