DE102007030804A1 - Halbleitervorrichtung - Google Patents

Halbleitervorrichtung Download PDF

Info

Publication number
DE102007030804A1
DE102007030804A1 DE102007030804A DE102007030804A DE102007030804A1 DE 102007030804 A1 DE102007030804 A1 DE 102007030804A1 DE 102007030804 A DE102007030804 A DE 102007030804A DE 102007030804 A DE102007030804 A DE 102007030804A DE 102007030804 A1 DE102007030804 A1 DE 102007030804A1
Authority
DE
Germany
Prior art keywords
layer
semiconductor
region
semiconductor region
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE102007030804A
Other languages
English (en)
Other versions
DE102007030804B4 (de
Inventor
Tomohide Terashima
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of DE102007030804A1 publication Critical patent/DE102007030804A1/de
Application granted granted Critical
Publication of DE102007030804B4 publication Critical patent/DE102007030804B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/063—Reduced surface field [RESURF] pn-junction structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/083—Anode or cathode regions of thyristors or gated bipolar-mode devices
    • H01L29/0839—Cathode regions of thyristors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7391—Gated diode structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Thyristors (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Thin Film Transistor (AREA)

Abstract

Die Beziehung zwischen einer Entfernung Ls zwischen einer Basisschicht (5) und einer n-Pufferschicht (2), die auf der Oberfläche einer Driftschicht (3) ausgebildet sind, und der Dicke t eines Halbleitersubstrats (10) in Kontakt mit der Driftschicht (3) ist auf Ls <= t <= 2 . Ls eingestellt. Ein Verlust beim Ausschalten einer Halbleitervorrichtung mit hoher Durchbruchspannung kann verringert werden, ohne die Durchbruchspannungscharakteristiken zu verschlechtern.

Description

  • Die Erfindung betrifft das Gebiet der Halbleitervorrichtungen und insbesondere eine Struktur eines Elements mit hoher Durchbruchspannung zur Verwendung in Hochleistungsanwendungen wie etwa in Leistungsvorrichtungen.
  • Leistungsvorrichtungen werden in Heimelektronikgeräten und Kraftfahrzeuganwendungen zum Ansteuern und Steuern hoher Leistung umfassend verwendet. Die Leistungsvorrichtungen enthalten Transistoren mit hoher Ausgangsleistung, die Schaltoperationen ausführen. Die Leistungstransistoren enthalten Leistungs-MOSFETs (Leistungs-Feldeffekttransistoren mit isoliertem Gate) und Leistungsbipolartransistoren sowie ferner IGBTs (Bipolartransistoren mit isoliertem Gate), d. h. MOS-FETs, die eine Leitfähigkeitsmodulation nutzen. Der IGBT besitzt die Eigenschaften, dass die Eingangsimpedanz so hoch wie die des MOSFET ist und dass der Widerstand im geöffneten Zustand wie in dem Bipolartransistor verringert werden kann.
  • Vorrichtungsstrukturen des IGBT enthalten eine vertikale Struktur und eine laterale Struktur. In dem IGBT mit einer vertikalen Struktur sind eine Emitterelektrode und eine Gate-Elektrode in Bezug auf ein Substratgebiet der Vorrichtung einer Kollektorelektrode gegenüberliegend angeordnet. In dem IGBT mit einer lateralen Struktur sind auf derselben Oberflächenseite der Vorrichtung eine Emitterelektrode, eine Kollektorelektrode und eine Gate-Elektrode angeordnet. Somit ist die Integration mit anderen Schaltungen wie etwa mit einer Ansteuerschaltung leicht, wobei in letzter Zeit ein IGBT mit einer lateralen Struktur in Heimelektronikanwendungen und Kraftfahrzeuganwendungen umfassend verwendet wird.
  • Beispiele der Struktur des lateralen IGBT sind im Dokument 1, ( JP 04-212464 ), im Dokument 2, ( JP 11-068106 ) und im Dokument 3, ( JP 02-185067 ), gezeigt.
  • In der in 1 gezeigten Konfiguration ist eine n–-Driftschicht in Kontakt mit der Oberfläche einer p–-Substratoberfläche ausgebildet. Die n–-Driftschicht ist eine Epitaxieschicht. Auf der Oberfläche der n–-Driftschicht ist eine n-Pufferschicht ausgebildet. Auf der Oberfläche der n-Pufferschicht ist ein p+-Kollektorgebiet ausgebildet, das von der Pufferschicht umgeben ist. Außerdem ist auf der Oberfläche der n–-Driftschicht in einer Entfernung von der Pufferschicht ein p-Basisgebiet ausgebildet. Auf der Oberfläche des p-Basisgebiets ist ein n+-Emittergebiet ausgebildet. Das p-Basisgebiet ist durch eine vergrabene p+-Schicht mit hoher Störstellenkonzentration mit dem p–-Substrat gekoppelt. Die vergrabene p+-Schicht ist bis in eine Tiefe ausgebildet, die tiefer als die Driftschicht ist und bis in das p–-Substrat verläuft. Die Emitterelektrode ist in der Weise vorgesehen, dass sie das Basisgebiet und das Emittergebiet kurzschließt.
  • In dem im Dokument 1 gezeigten lateralen IGBT ist durch das p+-Kollektorgebiet, durch die n-Pufferschicht, durch die n–-Driftschicht, durch das p–-Substrat und durch die vergrabene p+-Schicht ein erster pnp-Bipolartransistor ausgebildet. Außerdem ist durch das Kollektorgebiet, durch die n-Pufferschicht, durch die n–-Driftschicht und durch das p-Basisgebiet ein zweiter pnp-Bipolartransistor ausgebildet. Der erste und der zweite pnp-Bipolartransistor sind parallel geschaltet.
  • Im Dokument 1 ist in der lateralen IGBT-Struktur auf der hinteren Oberfläche des p–-Substrats zur Verringerung eines Schaltverlusts und zur Verhinderung einer Latch-up-Erscheinung auf der hinteren Oberfläche des p–-Substrats eine Rückseiten-Emitterelektrode ausgebildet. Die Rückseiten-Emitterelektrode ist mit einer auf dem Emittergebiet ausgebildeten Elektrode kurzgeschlossen. Wegen des Kurzschlusses der Rückseiten-Emitterelektrode ist durch das Kollektorgebiet, durch das Puffergebiet, durch die n–-Driftschicht und durch das p–-Substratgebiet ein Bipolartransistor mit schmaler Basis ausgebildet. Die Ein-Spannung wird verringert und die Einschaltzeit verkürzt, wobei ein hoher Stromverstärkungsfaktor des Bipolartransistors mit schmaler Basis genutzt wird. Außerdem werden durch den Kurzschluss zwischen der Rückseiten-Emitterelektrode und der Elektrode auf dem Emittergebiet parallele Operationen des ersten und des zweiten Bipolartransistors verhindert. Auf diese Weise ist ein Lochstrom in einen lateralen Strom und in einen vertikalen Strom geteilt, wobei verhindert wird, dass sich der Lochstrom in dem Emittergebiet konzentriert, um das Latch-up zu verhindern.
  • In dem im Dokument 2 ( JP 11-068106 ) gezeigten lateralen IGBT ist das p–-Substrat über eine mit einer hohen Konzentration dotierte p+-Diffusionsschicht mit der Rückseitenelektrode verbunden. Im Dokument 2 wird durch Koppeln des p–-Substrats mit der Rückseitenelektrode über die p+-Diffusionsschicht die Lebensdauer von durch das p–-Substrat fließenden Ladungsträgern erhöht, um die Strombelastungsfähigkeit zu erhöhen. Ferner ist im Dokument 2 wie im Dokument 1 die laterale Stromkomponente verringert, um das Einschalten eines lateralen parasitären Thyristors zu verhindern, um die Latchup-Festigkeit zu erhöhen.
  • Außerdem ist im Dokument 2 der Störstellenkonzentrationsgradient eines p–/p+-Übergangsgebiets zwischen dem p–-Substrat und der p+-Diffusionsschicht mit hoher Störstellenkonzentration verringert und die Feldstärke lokal verringert. Auf diese Weise wird verhindert, dass eine Lawinenerscheinung auftritt, die sich aus einem vertikalen Strom durch Löcher ergibt.
  • Außerdem offenbart das Dokument 2 eine RESURF-Struktur (Struktur mit verringertem Oberflächenfeld) zur Sicherstellung einer hohen Durchbruchspannung. Das Dokument 2 zeigt, dass dann, wenn das RESURF-Gebiet (die Driftschicht) mit einer Diffusionsschicht ausgebildet ist, ihre Dotierungskonzentration wünschenswert etwa 1·1012 cm–2 ist. Es wird offenbart, dass unter dieser Bedingung an einen Anodenanschluss (Kollektoranschluss) eine positive Spannung angelegt wird, um einen pn-Übergang zwischen der Driftschicht und dem Basisgebiet und einen Übergangsabschnitt zwischen der Driftschicht und dem p–-Substrat in Sperrspannung vorzuspannen, wodurch sich in der gesamten n–-Driftschicht eine Verarmungsschicht ausbreitet. Außerdem wird für die Funktion der Pufferschicht offenbart, dass die Störstellenkonzentration der Pufferschicht höher als die der n–-Driftschicht gemacht wird, wodurch sich die Verarmungsschicht von dem RESURF-Gebiet (n–-Driftschicht) bis zu dem Anodengebiet (Kollektorgebiet) ausbreiten kann, um das Auftreten eines Durchgriffs zu verhindern.
  • In dem im Dokument 3 ( JP 02-185067 ) gezeigten IGBT ist auf der Oberfläche des p–-Substrats (auf der Unterseite der Driftschicht) in dem Bereich unter dem p-Anodengebiet (Kollektorgebiet) eine Isolierschicht vorgesehen. In dem Bereich unter dem Basisgebiet ist keine Isolierschicht vorgesehen und das p-Basisgebiet ist über die n–-Driftschicht mit dem p-Substrat gekoppelt.
  • Im Dokument 3 werden die aus dem Anodengebiet (Kollektorgebiet) injizierten Löcher beim Einschalten durch die Driftschicht in das Basisgebiet geleitet, während das Nebenschließen der Löcher in der Substratrichtung durch die Isolierlage verhindert wird. Auf diese Weise wird eine Leitfähigkeitsmodulationswirkung vollständig genutzt und wird der Ein-Widerstand verringert, um die Ein-Spannung zu verringern.
  • Da in dem Bereich unter dem Basisgebiet darüber hinaus keine Isolierlage ausgebildet ist, werden die Löcher durch das Substratgebiet in dem Bereich unter dem Basisgebiet absorbiert. Somit wird eine Situation verhindert, in der der von dem Kollektorgebiet übertragene Lochstrom vollständig aus dem Basisgebiet in das Katodengebiet (Emittergebiet) fließt, um das Auftreten eines Latch-up zu verhindern.
  • Das Dokument 4 ( US-Patent Nr. 4.292.642 ) diskutiert die Beziehung zwischen der Tiefe der Driftschicht und der Länge der Driftschicht anhand der Verteilungen eines horizontalen Felds und eines vertikalen Felds, um durch die RESURF-Struktur die Durchbruchspannungs-Leistungsfähigkeit zu verbessern.
  • Im Dokument 4 ist in dem Bereich unter einem Basisgebiet niedriger Störstellenkonzentration (im Folgenden niedriger Konzentration) ein Driftgebiet niedriger Störstellenkonzentration eines anderen Leitungstyps ausgebildet. Am Außen umfang des Basisgebiets niedriger Konzentration und des Substratgebiets ist in einer Entfernung von dem Basisgebiet ein Isolationsgebiet hoher Störstellenkonzentration (im Folgenden hoher Konzentration) vorgesehen. Das Dokument 4 zeigt, dass dann, wenn zugelassen wird, dass sich die Verarmungsschicht von dem Basisgebiet niedriger Konzentration und dem Isolationsgebiet hoher Konzentration an dem Außenumfang davon zu einem Driftgebiet niedriger Konzentration auf der Unterseite ausbreitet, um das Driftgebiet niedriger Konzentration vollständig zu verarmen, die Durchbruchspannung des Elements durch einen horizontalen pn-Übergang zwischen dem Basisgebiet niedriger Konzentration und der Driftschicht niedriger Konzentration bestimmt ist. Insbesondere zeigt das Dokument 4, dass die Durchbruchspannung durch Verringern der Störstellenkonzentrationen des Basisgebiets niedriger Konzentration und des Driftgebiets niedriger Konzentration erhöht werden kann. Genauer zeigt das Dokument 4, dass dann, wenn die Entfernung zwischen dem Isolationsgebiet hoher Konzentration an der Oberfläche und dem Basisgebiet hoher Konzentration erhöht wird und die Dicke des Basisgebiets niedriger Konzentration und die Störstellenkonzentrationen verringert werden, der Maximalwert der Feldstärke bei dem pn-Übergang auf der Innenseite höher als die Feldstärke an der Oberfläche wird, was bei dem inneren horizontalen pn-Übergang einen dielektrischen Durchschlag verursacht. Insbesondere offenbart das Dokument 4, dass dadurch, dass die Feldstärke entlang der Oberfläche der Basisschicht niedriger Konzentration symmetrisch gemacht wird, die maximale Feldstärke an der Oberfläche verringert werden kann, wobei er die Störstellenkonzentrationen jedes Gebiets berechnet, um durch vollständige Verarmung in der oben beschriebenen RESURF-Struktur in Übereinstimmung mit den Rechenausdrücken die Durchbruchspannung zu erhöhen.
  • Wie oben beschrieben wurde, wird die RESURF-Struktur in dem lateralen IGBT allgemein verwendet, um eine hohe Durchbruchspannungs-Leistungsfähigkeit zu erzielen. Wenn der IGBT mit der RESURF-Struktur in einem Aus-Zustand ist, wird an die Kollektorelektrode eine positive Vorspannung angelegt, um einen pn-Übergang zwischen der n–-Driftschicht und dem p–-Substrat in einen Sperrspannungszustand zu versetzen. Unter dieser Bedingung wird das gesamte Gebiet der n-Driftschicht verarmt. Wie im Dokument 4 offenbart ist, wird das Oberflächenfeld der n-Driftschicht im Idealfall konstant gemacht.
  • Mit anderen Worten, die vollständige Verarmung der n–-Driftschicht beruht auf der Voraussetzung, dass die n–-Driftschicht vollständig verarmt ist, während der pn-Übergang direkt unter der Kollektorelektrode nicht in einen Lawinenzustand eintritt. Wie in 12 aus Dokument 4 beschrieben ist, breitet sich die Verarmungsschicht außerdem, wenn die n–-Driftschicht leicht übermäßig zu verarmen ist, entlang der Oberfläche aus und kommt bei der Kollektorelektrode an, bevor sich die Verarmungsschicht von dem pn-Übergang zwischen der Driftschicht auf der Unterseite und dem Substratgebiet ausbreitet, sodass das Oberflächenfeld auf der Seite der Kollektorelektrode zunimmt, was eine Verringerung der Durchbruchspannung veranlasst. Wie zuvor beschrieben wurde, gibt es somit in Bezug auf den Gesamtbetrag der Störstellen pro Flächeneinheit der Driftschicht einen Optimalwert, der eine RESURF-Bedingung genannt wird. Die RESURF-Bedingung ist 1·1012 cm–2.
  • Andererseits ist das vertikale Feld direkt unter der Kollektorelektrode annähernd ein rechteckiges Feld, das durch eine eindimensionale Stufenfunktion angenähert wird. In diesem Fall kann eine Durchbruchspannung eines p+/n/n–/p–-Übergangs in dem Bereich unter der Kollektorelektrode auf eine wie im Dokument 4 gezeigte Weise berechnet werden.
  • Herkömmlich ist die Dicke t des p–-Substrats auf etwa 400 μm eingestellt. Die Dicke des p–-Substrats, d. h. 400 μm, ist im Vergleich zur Ausbreitung der Verarmungsschicht (etwa 100 μm) direkt unter der Kollektorelektrode ausreichend groß. Auf diese Weise wird das Risiko vermieden, dass die Verarmungsschicht bei der Rückseitenelektrode (Rückseiten-Emitterelektrode) ankommt, die auf der hinteren Oberfläche des Substrats ausgebildet ist, was einen Durchgriff verursacht. Darüber hinaus wird die Dicke t auf eine solche Dicke eingestellt, da die Herstellung allgemein auf der mechanischen Festigkeit einer Halbleitervorrichtung und auf der allgemeinen Dicke eines Substrats eines allgemeinen integrierten Schaltungschips beruht.
  • Allerdings haben jüngste Untersuchungen durch die Erfinder offenbart, dass es für die Dicke t der p–-Substratschicht, für die nur die vertikale Ausbreitung der Verarmungsschicht betrachtet worden ist, einen Optimalbereich gibt und dass hinsichtlich der elektrischen Eigenschaften verschiedene Probleme auftreten, wenn die Dicke t in dem Optimalbereich liegt.
  • Das heißt, wenn der laterale IGBT in einem Ein-Zustand ist, tritt zwischen dem Emitter und dem Kollektor wegen der Injektion von Minoritätsladungsträgern die Leitfähigkeitsmodulation auf, wobei der meiste Strom zwischen der Emitterelektrode und der Kollektorelektrode fließt. In diesem Fall fließt ein Teil des Stroms von dem Kollektorgebiet über die Driftschicht und das Substratgebiet zu der Rückseitenelektrode. Falls für die in Längsrichtung fließende Komponente des Betriebs des vertikalen Bipolartransistors die Dicke t des p–-Substrats zunimmt, wird ein mit Minoritätsladungsträgern injizierter Bereich verbreitert und breitet sich ein durch die Leitfähigkeitsmodulation beeinflusster Bereich in Richtung der Dicke des p–-Substrats aus. Allerdings nimmt in diesem Fall wegen der Dicke t des p–-Substrats der Widerstand des Substratgebiets zu und die Betriebskomponente des vertikalen Bipolartransistors ab. In diesem Fall nimmt der Ein-Strom etwas ab, während die Dicke t zunimmt.
  • Wenn andererseits die Dicke t des p–-Substrats übermäßig klein ist, nimmt die von der Kollektorelektrode zu der Rückseitenelektrode fließende Stromkomponente übermäßig zu. Somit wird die Leitfähigkeitsmodulation durch Minoritätsladungsträger von der Kollektorelektrode zu der Emitterelektrode behindert und nimmt der Ein-Strom plötzlich ab.
  • Darüber hinaus wird in dem Prozess des Ausschaltens des lateralen IGBT die Spannung der Gate-Elektrode auf 0 V eingestellt, wobei ein Elektronenstrom über einen in dem Bereich unter der Gate-Elektrode mit der dazwischen angeordneten Isolierlage ausgebildeten Kanal verschwindet (der Kanal nicht mehr ausgebildet wird). Somit wird ein von dem Kollektorgebiet injizierter Lochstrom zu einem Hauptteil der Stromkomponenten. Falls in diesem Zustand die Dicke t des p–-Substrats wie für den Lochstrom groß ist, wird die entlang der Oberfläche direkt zu der Emitterelektrode fließende Stromkomponente dominant. In diesem Fall ist die Entfernung, über die der Lochstrom fließt, lang, wird der Widerstandswert hoch, erhöht sich die Kollektorspannung wegen eines Spannungsabfalls, wird die Ausschaltzeit lang und erhöht sich der Ausschaltverlust.
  • Ferner wird der in die Emitterelektrode fließende Strom dominant und wird die Basis gegenüber dem Emitter wegen eines Spannungsabfalls in dem Basisgebiet in Durchlassrichtung vorgespannt, wobei die Neigung besteht, dass wegen eines Übergangs vom Betrieb eines parasitären Bipolartransistors zu einem Thyristorbetrieb eine Latch-up-Erscheinung auftritt.
  • Dementsprechend tritt ein Problem der Verringerung des maximal steuerbaren Stroms auf.
  • Ein ähnliches Problem entsteht für die Beziehung zwischen der Durchbruchspannungscharakteristik und der Dicke des Substrats in einer lateralen Diode. Falls das Substrat dick ist, tritt in Abhängigkeit von der Beziehung zwischen der Tiefe der Verarmungsschicht, die sich direkt unter dem Katodengebiet ausbreitet, und der Dicke des Substrats ein Problem eines erhöhten Ausschaltverlusts und eines verringerten Ein-Stroms auf.
  • Im Dokument 1 ist die auf der hinteren Oberfläche des Substrats ausgebildete Elektrode mit der Emitterelektrode kurzgeschlossen, wodurch die Konzentration eines Stroms an der Emitterelektrode vermieden wird, um das Auftreten eines Latch-up zu verhindern. Obgleich das Dokument 1 einen IGBT mit einer RESULF-Struktur offenbart, diskutiert er aber nicht die Beziehung zwischen der Dicke des Substratgebiets und dem Ausschaltverlust und der Durchbruchspannung.
  • Im Dokument 2 wird durch die Diffusion von Störstellen in einer p-Epitaxieschicht niedriger Konzentration ein Diffusionsgebiet hoher Konzentration ausgebildet und in dem Substratgebiet ein Störstellenkonzentrationsgradient bereitgestellt. Durch diese Konfiguration wird ein Lawinendurchbruch unterdrückt und die Ladungsträgerlebensdauer verlängert, um die Strombelastungsfähigkeit zu erhöhen. Obgleich das Dokument 2 eine RESURF-Bedingung offenbart, diskutiert er nicht die Beziehung zwischen der Dicke des Substratgebiets und der Durchbruchspannung und dem Ausschaltverlust.
  • Um im Dokument 3 den Latch-up zu verhindern, ist in dem Bereich unter dem Kollektorgebiet eine Isolierschicht vorgesehen, wobei verhindert werden kann, dass der longitudinale Lochstrom in die Nachbarschaft des Kollektorgebiets fließt, was auf die Verbesserung der Effizienz der Injektion von Minoritätsladungsträgern gerichtet ist, um die Wirkung der Leitfähigkeitsmodulation zu verbessern. Obgleich das Dokument 3 eine horizontale Entfernung zwischen dem p-Anodengebiet (Kollektorgebiet) und dem p-Basisgebiet und einer Länge einer auf der unteren Schicht ausgebildeten vergrabenen Isolierlage offenbart, diskutiert er aber nicht die Beziehung zwischen der Dicke des darunterliegenden Substrats und der Durchbruchspannung oder dem Ausschaltverlust.
  • In der im Dokument 4 gezeigten Konfiguration ist offenbart, dass die Entfernung zwischen dem lateralen Gebiet hoher Konzentration (Isolationsgebiet) und dem Basisgebiet länger als die Länge der Verarmungsschicht gemacht wird, die sich von dem pn-Übergang bei der Grenzfläche des Isolationsgebiets ausbreitet, wobei die Dicke der Driftschicht zusammen mit der Störstellenkonzentration der Schicht diskutiert ist. Allerdings diskutiert das Dokument 4 nicht die Beziehung zwischen der Dicke des darunter liegenden p–-Substratgebiets und dem Ausschaltverlust und der Durchbruchspannung. Das Dokument 4 beschreibt lediglich, dass der Maximalwert der vertikalen Feldstärke höher als der Maximalwert des horizontalen Oberflächenfelds gemacht wird.
  • Der Erfindung liegt daher die Aufgabe zugrunde, eine Halbleitervorrichtung zu schaffen, die einen Ausschaltverlust verringern kann und ein Latch-up verhindern kann, während sie eine Durchbruchspannungscharakteristik aufrechterhält, ohne die Anzahl der Herstellungsschritte zu erhöhen.
  • Diese Aufgabe wird erfindungsgemäß gelöst durch eine Halbleitervorrichtung nach Anspruch 1 bzw. nach Anspruch 7. Weiterbildungen der Erfindung sind in den abhängigen Ansprüchen angegeben.
  • Kurz gesagt, ist in der Halbleitervorrichtung gemäß der Erfindung die Beziehung zwischen der Länge L einer Driftschicht niedriger Konzentration zwischen Störstellengebieten, die in einer Entfernung voneinander auf der Oberfläche der Driftschicht niedriger Konzentration entlang der Oberfläche angeordnet sind, und der Dicke t eines Substratgebiets in dem Bereich unter der Driftschicht auf L ≤ t ≤ 2·L eingestellt.
  • Genauer enthält die Halbleitervorrichtung gemäß dem ersten Aspekt der Erfindung ein erstes Halbleitersubstrat eines ersten Leitungstyps, ein erstes Halbleitergebiet des ersten Leitungstyps, das auf einer ersten Hauptoberfläche des ersten Halbleitersubstrats ausgebildet ist, ein zweites Halbleitergebiet des ersten Leitungstyps, das in einer Entfernung von dem ersten Halbleitergebiet auf der ersten Hauptoberfläche des ersten Halbleitersubstrats ausgebildet ist, ein drittes Halbleitergebiet des zweiten Leitungstyps, das wenigstens in einem Gebiet zwischen dem ersten Halbleitergebiet und dem zweiten Halbleitergebiet auf der Seite der ersten Hauptoberfläche des ersten Halbleitersubstrats ausgebildet ist, ein viertes Halbleitergebiet des zweiten Leitungstyps, das in dem zweiten Halbleitergebiet auf der Oberfläche des zweiten Halbleitergebiets ausgebildet ist, und ein fünftes Halbleitergebiet des zweiten Leitungstyps, das in Kontakt mit dem ersten Halbleitersubstrat bis in eine größere Tiefe als das erste, das zweite und das dritte Halbleitergebiet ausgebildet ist und das zweite und das dritte Halbleitergebiet umgibt und wenigstens in Kontakt mit einem Teil des zweiten Halbleitergebiets ausgebildet ist und das zweite Halbleitergebiet einschließt.
  • Ferner enthält die Halbleitervorrichtung gemäß dem ersten Aspekt eine erste Elektrode, die mit dem ersten Halbleitergebiet elektrisch verbunden ist, eine zweite Elektrode, die mit dem zweiten und mit dem vierten Halbleitergebiet elektrisch verbunden ist; eine leitende Schicht, die auf dem zweiten Halbleitergebiet zwischen dem vierten Halbleitergebiet und dem fünften Halbleitergebiet mit einer zwischen der leitenden Schicht und dem zweiten Halbleitergebiet liegenden Isolierlage ausgebildet ist, und eine vierte Elektrode, die mit dem ersten Halbleitersubstrat elektrisch gekoppelt ist.
  • Die Entfernung t von einer Übergangsgrenzfläche zwischen dem fünften Halbleitergebiet direkt unter dem dritten Halbleitergebiet und dem ersten Halbleitersubstrat bis zu der zweiten Hauptoberfläche des ersten Halbleitersubstrats und die Entfernung L zwischen dem zweiten und dem dritten Halbleitergebiet genügen einer Beziehung L ≤ t ≤ 2·L.
  • Die Halbleitervorrichtung gemäß dem zweiten Aspekt der Erfindung enthält ein erstes Halbleitersubstrat eines ersten Leitungstyps, ein erstes Halbleitergebiet eines zweiten Leitungstyps, das auf einer ersten Hauptoberfläche des ersten Halbleitersubstrats ausgebildet ist, ein zweites Halbleitergebiet des ersten Leitungstyps, das in einer Entfernung von dem ersten Halbleitergebiet auf der ersten Hauptoberfläche des ersten Halbleitersubstrats ausgebildet ist, und ein drittes Halbleitergebiet des zweiten Leitungstyps, das in Kontakt mit dem ersten Halbleitersubstrat bis in eine größere Tiefe als das erste Halbleitergebiet ausgebildet ist und das erste Halbleitergebiet umgibt und wenigstens in Kontakt mit einem Teil des zweiten Halbleitergebiets ausgebildet ist und das zweite Halbleitergebiet einschließt, wobei eine erste Elektrode mit dem ersten Halbleitergebiet elektrisch verbunden ist.
  • Ferner enthält die Halbleitervorrichtung gemäß dem zweiten Aspekt eine zweite Elektrode, die mit dem zweiten Halbleitergebiet elektrisch verbunden ist, und eine dritte Elektrode, die über eine zweite Hauptoberfläche des ersten Halbleiter substrats mit dem ersten Halbleitersubstrat elektrisch gekoppelt ist.
  • Die Entfernung t von einer Übergangsgrenzfläche zwischen dem dritten Halbleitergebiet direkt unter dem ersten Halbleitergebiet und dem ersten Halbleitersubstrat bis zu der zweiten Hauptoberfläche des ersten Halbleitersubstrats und die Entfernung L zwischen dem ersten und dem zweiten Halbleitergebiet genügen einer Beziehung L ≤ t ≤ 2·L.
  • Wenn die Dicke der Driftschicht um einen Faktor 2 abnimmt, falls die RESURF-Bedingung erfüllt ist, muss die Störstellenkonzentration der Schicht um einen Faktor 2 zunehmen. Für eine Bedingung, in der die Länge der Verarmungsschicht in der vertikalen Richtung am größten ist, muss die Länge (Tiefe) der Verarmungsschicht betrachtet werden, die das erste Halbleitersubstrat durchdringt. Falls die Störstellenkonzentration des ersten Halbleitersubstrats verringert ist, kann die Ausbreitung der Verarmungsschicht von dem ersten Halbleitergebiet verhindert werden. Falls dagegen die Störstellenkonzentration des Halbleitersubstrats verringert ist, ist ein zusätzlicher Herstellungsprozess zur Einstellung der Störstellenkonzentration erforderlich, was somit die Kosten des Substrats erhöht. Somit wird die Störstellenkonzentration des Halbleitersubstrats so viel wie möglich erhöht und die Dicke des Halbleitersubstrats verringert, um eine Elementcharakteristik zu verbessern.
  • Falls die Länge L entlang der Richtung der Oberfläche des fünften Halbleitergebiets unter den Halbleitergebieten, durch die sich die oben erwähnte Verarmungsschicht in der horizontalen Richtung ausbreitet, auf das 1- bis 2-fache der Dicke t des Halbleitersubstrats eingestellt wird, kann durch Verringern der Dicke des Halbleitersubstrats ein Lochstrom beim Ausschalten durch eine Rückseitenoberfläche verringert werden und somit ein Einschaltverlust verringert werden. Darüber hinaus kann der entlang der Richtung der Oberfläche fließende Lochstrom beim Ausschalten verringert werden, sodass das Latch-up verringert werden kann. Darüber hinaus kann wegen der RESURF-Struktur eine dielektrische Durchschlagspannung gemäß der vertikalen Feldstärke eingestellt werden, sodass eine Verringerung der Durchschlagspannung verhindert werden kann.
  • Weitere Merkmale und Zweckmäßigkeiten der Erfindung ergeben sich aus der Beschreibung von Ausführungsformen der Erfindung anhand der Figuren. Von den Figuren zeigen:
  • 1 zeigt schematisch eine planare Anordnung einer Halbleitervorrichtung gemäß einer Ausführungsform 1 der Erfindung;
  • 2 zeigt schematisch die Schnittstruktur längs der in 1 gezeigten Linie F2-F2;
  • 3 zeigt die Beziehung zwischen einem Ein-Strom und der Dicke eines Substrats in dem in den 1 und 2 gezeigten Halbleiter;
  • 4 zeigt die Beziehung zwischen einer Kollektorspannung/einem Kollektorstrom und der Dicke des Substrats in der Halbleitervorrichtung gemäß Ausführungsform 1 der Erfindung;
  • 5 zeigt schematisch die Schnittstruktur der Halbleitervorrichtung gemäß Abwandlung 1 der Ausführungsform 1 der Erfindung;
  • 6 zeigt schematisch die Schnittstruktur der Halbleitervorrichtung gemäß Abwandlung 2 der Ausführungsform 1 der Erfindung;
  • 7 zeigt schematisch die Schnittstruktur der Halbleitervorrichtung gemäß Ausführungsform 2 der Erfindung;
  • 8 zeigt schematisch die Schnittstruktur der Halbleitervorrichtung gemäß Ausführungsform 3 der Erfindung;
  • 9 zeigt schematisch die Schnittstruktur der Halbleitervorrichtung gemäß einem geänderten Beispiel 1 der Ausführungsform 3 der Erfindung;
  • 10 zeigt schematisch eine planare Anordnung einer Halbleitervorrichtung gemäß Ausführungsform 4 der Erfindung;
  • 11 zeigt schematisch die Schnittstruktur längs der in 10 gezeigten Linie F11-F11;
  • 12 zeigt die Beziehung zwischen der Dicke des Substrats und einem Ein-Strom (Durchlassstrom) in der Halbleitervorrichtung gemäß Ausführungsform 4 der Erfindung;
  • 13 zeigt die Beziehung zwischen der Sperrverzögerungscharakteristik beim Ausschalten und der Dicke des Substrats in der Halbleitervorrichtung gemäß Ausführungsform 4 der Erfindung;
  • 14 zeigt schematisch die Schnittstruktur der Halbleitervorrichtung gemäß Ausführungsform 5 der Erfindung; und
  • 15 zeigt schematisch die Schnittstruktur einer Abwandlung der Halbleitervorrichtung gemäß Ausführungsform 5 der Erfindung.
  • Ausführungsform 1
  • 1 zeigt schematisch eine planare Anordnung einer Halbleitervorrichtung gemäß Ausführungsform 1 der Erfindung. In 1 ist die Anordnung der Störstellengebiete gezeigt, wobei zur Vereinfachung der Zeichnung keine Elektrode gezeigt ist.
  • In 1 sind eine p-Kollektorschicht (Kollektorschicht eines ersten Leitungstyps) (erstes Halbleitergebiet) 1, die in der Mitte ausgebildet ist, und eine n-Pufferschicht (Pufferschicht eines zweiten Leitungstyps) (drittes Halbleitergebiet) 2, die so ausgebildet ist, dass sie die Halbleiterschicht 1 einschließt, vorgesehen. In 1 ist die n-Pufferschicht 2 ringförmig ausgebildet, so dass sie die p-Kollektorschicht 1 in der planaren Anordnung umgibt.
  • Außerhalb der n-Pufferschicht 2 ist eine n-Driftschicht niedriger Konzentration (fünftes Halbleitergebiet) 3 in Kontakt mit der n-Pufferschicht 2 ausgebildet. In dieser planaren Anordnung ist die n-Driftschicht 3 ringförmig ausgebildet gezeigt, wobei sie aber über der gesamten Fläche in der Halbleitervorrichtung ausgebildet ist.
  • Außerhalb der n-Driftschicht 3 ist eine p-Basisschicht (zweites Halbleitergebiet) 5 ausgebildet, die die p-Kollektorschicht 1 und die n-Pufferschicht 2 umgibt. In der p-Basisschicht 5 ist eine n-Emitterschicht (viertes Halbleitergebiet) 4 ausgebildet. Zwischen der n-Emitterschicht 4 und der n-Driftschicht 3 ist ein Kanalbildungsgebiet 8 angeordnet, auf dem durch eine Gate-Elektrode (Leitungsschicht) (nicht gezeigt) eine Inversionsschicht ausgebildet ist. Es ist ein Kontaktgebiet 6 vorgesehen, auf dem eine Emitterelektrode (zweite Elektrode) angeordnet ist und das sowohl die n-Emitterschicht 4 als auch die p-Basisschicht 5 berührt. Durch Kurzschließen sowohl der Basisschicht als auch der Emitterschicht mit der auf dem Kontaktgebiet 6 angeordneten Elektrode wird ein Thyristorbetrieb verhindert. Die an dem Außenumfang der p-Kollektorschicht 1 ausgebildete n-Pufferschicht 2 absorbiert Minoritätsladungsträger, die von der p-Kollektorschicht 1 ausgestoßen werden, und verhindert, dass eine Verarmungsschicht bei der Kollektorschicht 1 ankommt, was einen Durchgriff verursacht.
  • In einer Entfernung von der Kollektorschicht 1 ist ein Kanalbildungsgebiet 8 ausgebildet, das die Kollektorschicht 1 umgibt, wobei eine ausreichende Kanalbreite sichergestellt ist, um einen hohen Strom anzusteuern.
  • Die in 1 gezeigte Halbleitervorrichtung ist ein lateraler IGBT. Bei der Halbleitervorrichtung aus 1, die eine Zelle ist, sind mehrere Zellen vorgesehen, wobei diese Zellen parallel betrieben werden, um eine Leistungsvorrichtung mit hoher Durchbruchspannung zu erzielen, die eine hohe Leistung steuert.
  • Die Halbleitervorrichtung in 1 ist kreisförmig ausgebildet. Allerdings kann die Halbleitervorrichtung ovalförmig ausgebildet sein.
  • 2 zeigt schematisch eine Schnittstruktur längs der in 1 gezeigten Linie F2-F2. In 2 ist auf einer ersten Hauptoberfläche eines p-Halbleitersubstrats (ersten Halbleitersubstrats) 10 eine n-Driftschicht 3 ausgebildet. Auf der Oberfläche der n-Driftschicht 3 ist eine n-Pufferschicht 2 ausgebildet. Die n-Pufferschicht 2 besitzt eine Wannenstruk tur und ihre Tiefe ist kleiner als die der n-Driftschicht 3. Auf der Oberfläche der n-Pufferschicht 2 ist eine p-Kollektorschicht 1 hoher Konzentration ausgebildet, die von der n-Pufferschicht 2 umgeben ist. In Kontakt (elektrisch verbunden) mit der Oberfläche der p+-Kollektorschicht 1 ist eine Kollektorelektrode (erste Elektrode) 11 ausgebildet.
  • Darüber hinaus ist durch eine p-Wanne auf der Oberfläche der n-Driftschicht 3 eine p-Basisschicht 5 ausgebildet. Auf der Oberfläche der p-Basisschicht 5 ist eine n-Emitterschicht 4 ausgebildet, die von der Basisschicht 5 umgeben ist. Sowohl in Kontakt (elektrisch verbunden) mit der p-Basisschicht 5 als auch mit der n-Emitterschicht ist eine Emitterelektrode (zweite Elektrode) 12 ausgebildet. Die Emitterelektrode 12 ist in dem in 1 gezeigten Kontaktgebiet 6 ausgebildet und schließt die Emitterschicht 4 und die p-Basisschicht 5 elektrisch kurz.
  • Auf der Oberfläche der p-Basisschicht 5 ist zwischen der n-Emitterschicht 4 und der n-Driftschicht 3 eine Gate-Elektrode (leitende Schicht) 13 ausgebildet, wobei zwischen der Gate-Elektrode 13 und der Oberfläche der p-Basisschicht 5 eine isolierende Gate-Lage (nicht gezeigt) liegt. Auf der Oberfläche der p-Basisschicht 5 ist direkt unter der Gate-Elektrode 13 ein Kanalbildungsgebiet 8 angeordnet.
  • In Kontakt (elektrisch verbunden) mit der Rückseite (zweiten Hauptoberfläche) des p-Halbleitersubstrats 10 ist eine Rückseitenelektrode 14 vorgesehen. Die Rückseitenelektrode 14 ist normalerweise mit der Emitterelektrode 12 elektrisch kurzgeschlossen.
  • In der in 2 gezeigten Halbleitervorrichtung ist an die Gate-Elektrode 13 eine positive Spannung angelegt, wobei die Spannung der Emitterelektrode 12 eine Referenzspannung beim Einschaltbetrieb ist. Beim Anlegen einer positiven Vorspannung an die Gate-Elektrode 13 wird im Kanalbildungsgebiet 8 eine Inversionsschicht ausgebildet und werden die n-Emitterschicht 4 und die n-Driftschicht 3 elektrisch verbunden. Dementsprechend fließt ein Elektronenstrom von der n-Emitterschicht 4 zu der n-Driftschicht 3. Falls der Elektronenstrom bei einer n-Pufferschicht 2 ankommt und angesammelt wird, wird ein pn-Übergang zwischen der n-Kollektorschicht 1 und der n-Pufferschicht 2 leitend und fließt ein Lochstrom von der p-Kollektorschicht 1 in die n-Driftschicht 3. Wegen des Lochstroms tritt die Leitfähigkeitsmodulation in der n-Driftschicht 3 auf, nimmt der Kanalwiderstand ab und fließt stärkerer Elektronenstrom.
  • Beim Einschalten wird durch die p-Kollektorschicht 1, durch die n-Pufferschicht 2, durch die n-Driftschicht 3 und durch das p-Substrat 10 ein vertikaler pnp-Bipolartransistor ausgebildet, wobei von der Kollektorschicht 1 injizierte Löcher teilweise durch das p-Halbleitersubstrat 10 und die Rückseitenelektrode 14 ausgestoßen werden. Dementsprechend ist die Stärke des in die Basisschicht 5 injizierten Lochstroms verringert, wobei verhindert wird, dass der pn-Übergang bei der p-Basisschicht 5 und bei der n-Emitterschicht 4 leitend wird und wobei dementsprechend eine Situation verhindert wird, in der ein starker Elektronenstrom von der n-Emitterschicht 4 zur p-Basisschicht 5 fließt, was das Latch-up verursacht.
  • Beim Ausschaltbetrieb werden an die Gate-Elektrode 13 0 V angelegt, um die Inversionsschicht in dem Kanalbildungsgebiet 8 verschwinden zu lassen, um den Weg des Elektronenstroms zu unterbrechen. Beim Ausschalten wird der in der n-Driftschicht 3 und in dem p-Halbleitersubstrat 10 angesammelte Lochstrom ausgestoßen, wobei die Halbleitervorrichtung anschließend in einen Aus-Zustand übergeht.
  • Um eine hohe Durchbruchspannung zu erzielen, wird in der Halbleitervorrichtung oder in dem lateralen IGBT eine RESURF-Struktur angewendet. In der RESURF-Struktur ist eine n-Driftschicht 3 in dem Aus-Zustand vollständig verarmt. Wenn die Halbleitervorrichtung in dem Aus-Zustand ist, wird an die Kollektorelektrode 11 eine positive Vorspannung angelegt. Falls die n-Driftschicht 3 vollständig verarmt ist, wird das Oberflächenfeld der n-Driftschicht in einem Idealzustand ein konstantes Feld Ecrs.
  • Wie gezeigt ist, verläuft die Verarmungsschicht außerdem mit einem Verarmungsschichtende DLa in der p-Basisschicht 5, mit einem Verarmungsschichtende DBb in der n-Pufferschicht 2 und mit einem Verarmungsschichtende DLc im p-Substrat 10 im p-Halbleitersubstrat 10. Im p-Halbleitersubstrat 10 ist ein Verarmungsschichtende DLc in dem Bereich unter der Kollektorschicht 1 tiefer, wobei es weniger tief, während es sich dem Bereich unter der p-Basisschicht 5 annähert. Allgemein wird die Dicke t der p-Halbleiterschicht 10 größer als die Tiefe Lv der Verarmungsschicht DLc im p-Halbleitersubstrat 10 gemacht, um das Auftreten eines Durchgriffs zu verhindern.
  • Die n-Driftschicht 3 und das p-Halbleitersubstrat 10 sind in einem Sperrspannungszustand, wobei das vertikale Feld bei der pn-Übergangsgrenzfläche zwischen der n-Driftschicht 3 und dem p-Halbleitersubstrat 10 am höchsten ist (durch das Feld Ecrv in 2 gezeigt). In 2 ist angenommen, dass der pn-Übergang zwischen der p-Driftschicht 3 und dem p-Halbleitersubstrat 10 eine eindimensionale Stufenfunktion ist, wobei das vertikale Feld unter dieser Annahme ein dreieckförmiges Feld ist.
  • 3 zeigt die Beziehung zwischen der Dicke t des p-Halbleitersubstrats 10 und dem bei Leitung fließenden Ein-Strom. In 3 ist auf der Abszisse die Substratdicke t und auf der Ordinate der Ein-Strom gezeigt. Ls repräsentiert eine Entfernung entlang der Oberfläche der Driftschicht zwischen der p-Basisschicht 5 und der n-Pufferschicht 2. Die Dicke t repräsentiert hier eine Entfernung von dem Übergang (erste Hauptoberfläche) zwischen der Driftschicht 3 direkt unter der Pufferschicht des p-Halbleitersubstrats und dem Substrat 10 zu der zweiten Hauptoberfläche (Rückseitenelektrode) des Substrats. Dasselbe trifft im Folgenden zu.
  • Wenn die Dicke t des p-Halbleitersubstrats 10 wie oben beschrieben erhöht wird, wird ein Gebiet, durch das der Lochstrom von der p-Kollektorschicht 1 fließt, größer, breitet sich ein Gebiet, in dem die Leitfähigkeitsmodulation auftritt, entlang der Dickenrichtung aus und wird ein Gebiet, durch das der Elektronenstrom fließt, größer. Andererseits wird in diesem Fall der Widerstandswert des p-Halbleitersubstrats 10 erhöht und nimmt eine Betriebskomponente eines durch die p-Kollektorschicht 1, durch die n-Pufferschicht 2, durch die n-Driftschicht 3 und durch das p-Halbleitersubstrat 10 ausgebildeten vertikalen pnp-Bipolartransistors ab. Wie in 3 gezeigt ist, nimmt somit der Ein-Strom allmählich ab, wenn die Dicke t des p-Halbleitersubstrats 10 erhöht wird.
  • Wenn die Dicke t andererseits zu klein ist, nimmt eine zur Rückseitenelektrode 14 fließende Stromkomponente übermäßig zu, wobei die Leitfähigkeitsmodulation verhindert wird und der Ein-Strom plötzlich abnimmt. Für die Dicke t des p-Halbleitersubstrats 10 ist es erforderlich, dass sie eine Bedingung erfüllt, in der das Verarmungsschichtende DLc nicht bei der Rückseitenelektrode 14 ankommt. Im Folgenden wird die Beziehung zwischen der Entfernung Ls zwischen der p-Basisschicht 5 und der n-Pufferschicht 2 und der Tiefe Lv der Verarmungsschicht in dem p-Halbleitersubstrat 10 oder die Entfernung von der pn-Übergangsgrenzfläche zwischen der n-Drift schicht 3 und dem p-Halbleitersubstrat 10 bis zum Verarmungsschichtende DLc diskutiert.
  • Es wird angenommen, dass die RESURF-Bedingung für eine bestimmte Durchbruchspannungsanforderung erfüllt ist. Wenn die Dicke der n-Driftschicht 3 in diesem Fall bis auf die Hälfte abnimmt, wird die Störstellenkonzentration der Driftschicht verdoppelt (wobei gemäß der RESURF-Bedingung die Gesamtmenge der Störstellen in Dickenrichtung der Driftschicht konstant ist). Somit reicht es für eine Bedingung für die Erhöhung der Tiefe der Verarmungsschicht aus, nur die Länge Lv der Verarmungsschicht zu betrachten, die zur Seite des p-Halbleitersubstrats 10 verläuft. Falls die Störstellenkonzentration des p-Halbleitersubstrats 10 verringert ist, nimmt die Wirkung der Förderung der Ausbreitung der Verarmungsschicht von der p-Basisschicht (Diffusionsgebiet) 5 zur n–Driftschicht 3 ab. Allerdings tritt für die Durchbruchspannung in der Längsrichtung in dem lateralen IGBT kein besonderes Problem auf, sodass die Länge Lv in gewissem Sinn unabhängig von der Länge Ls erhöht werden kann. Falls die Störstellenkonzentration des p-Halbleitersubstrats 10 dagegen verringert wird, nehmen die Kosten für das Substrat zu. Da darüber hinaus, wie später beschrieben wird, hinsichtlich der Elementoperationen verschiedene Probleme auftreten, wenn die Substratdicke t erhöht wird, wird angenommen, dass die Störstellenkonzentration des p-Halbleitersubstrats 10 erhöht wird, um die Eindringtiefe der Verarmungsschicht zu verringern, um die Eindringtiefe Lv zu verringern.
  • Wie in 2 gezeigt ist, wird angenommen, dass das maximale Feld Ecrs auf der Oberflächenseite bei einer gegebenen Spannung konstant ist, dass das maximale vertikale Feld Ecrv auf der Oberflächenseite gleich dem maximalen Feld Ecrs ist und dass das elektrische Feld eine rechtwinklige Form hat. In diesem Fall ist die angelegte Spannung durch ein Produkt des Felds E und der Länge L repräsentiert, sodass die folgende Gleichung gilt. Ecrs·Ls = Ecrv·Lv/2 ∴Lv = 2·Ls(1)
  • Aus Gleichung (1) ist ersichtlich, dass die Dicke t des p-Halbleitersubstrats 10 nicht auf 2·Ls oder größer eingestellt zu werden braucht.
  • Es wird nun ein Fall betrachtet, in dem die Lawinenbedingung an der Übergangsgrenzfläche auf der Oberflächenseite und an der Übergangsgrenzfläche in der vertikalen Richtung gleichzeitig erfüllt ist.
  • Es ist bekannt, dass die Lawinenbedingung zufriedenstellend durch die Integration des Felds E zur siebenten Potenz wie in (2) gezeigt genährt wird. ∫A·E(x)7dx = 1(2) A = 1,8·10–35
  • In Gleichung (2) nimmt das elektrische Feld E(x) den konstanten Wert Ecrs an, wobei der Integrationsbereich ein Bereich von 0 bis Ls für die Oberflächenseite ist. Für das vertikale elektrische Feld wird die Integration über einen Bereich von 0 bis Lv als ein Bereich von x für ein durch einen rechten Winkel mit einem Gradienten (Ecrv/Lv) repräsentiertes elektrisches Feld genommen.
  • Im Ergebnis werden für die Felder Ecrs und Ecrv und für die Längen Lv und Ls die folgenden Relationsausdrücke erhalten. Ecrs < Ecrv, Lv/Ls = 2(2/3) ≈ 1,6
  • Tatsächlich nimmt das elektrische Feld Es der Oberflächenseite wegen der Einflüsse durch Diffusion auf der Oberflächenseite und wegen anderer Faktoren keinen konstanten Wert Ecrs an. Somit ist die Form des elektrischen Felds E(x), wenn in einer praktischen Vorrichtung Gleichung (2) auf das elektrische Feld Es der Oberflächenseite angewendet wird, nahe der Form des dreieckförmigen elektrischen Felds. In diesem Fall wird die Länge Ls länger als eine theoretische Länge und im schlimmsten Fall Lv/Ls = 1.
  • Somit kann die Dicke t des p-Halbleitersubstrats 10 in einer praktischen Vorrichtung gemäß der Ausdehnung der Verarmungsschicht eines einzelnen Elements in dem Bereich von Ls ≤ t ≤ 2·Ls eingestellt werden. Es werden nun die Verbesserungen der verschiedenen elektrischen Charakteristiken des lateralen IGBT durch die Steuerung der Dicke t des p-Halbleitersubstrats in dem oben beschriebenen Bereich diskutiert.
  • Wie oben anhand von 3 beschrieben wurde, nimmt der Ein-Strom für den lateralen IGBT wegen einer Zunahme des horizontalen Stroms insgesamt etwas ab, wobei eine Abnahme des vertikalen Stroms auftritt, wenn die Dicke t des p-Halbleitersubstrats 10 zunimmt. Wenn die Dicke t abnimmt, nimmt die Stromkomponente durch den vertikalen Bipolartransistor zu, wird die Leitfähigkeitsmodulation verhindert und nimmt der Ein-Strom plötzlich ab. Wenn die Dicke t des p-Halbleitersubstrats 10, wie in 3 gezeigt ist, in einem Bereich zwischen mindestens Ls und höchstens 2·Ls eingestellt ist, kann ein Gebiet aufgenommen werden, in dem der Ein-Strom am größten ist und somit ein großer Ein-Strom durchgelassen werden kann.
  • 4 zeigt die Abhängigkeit des Kollektorstroms und der Kollektorspannung von dem lateralen IGBT beim Ausschalten in der Dicke t des Halbleitersubstrats 10. Die Abszisse repräsentiert die Zeit und die Ordinate repräsentiert den Stromwert/Spannungswert. Die Signalform der Strichlinie repräsentiert eine Betriebssignalform, wenn die Dicke t gleich 2 Ls ist, und die durchgezogene Linie repräsentiert eine Betriebssignalform, wenn die Dicke t gleich 4·Ls ist. Die Last ist eine induktive Last (Last L). Im Folgenden wird anhand von 4 die Beziehung zwischen der Elementcharakteristik und der Dicke beim Ausschalten beschrieben.
  • Nachdem die Spannung der Gate-Elektrode 13 in dem Prozess des Ausschaltens des lateralen IGBT 0 V geworden ist (Gate ausgeschaltet) und der Elektronenstrom von dem Kanal im Kanalbildungsgebiet 8 ausgeschaltet ist, ist ein Hauptanteil der Stromkomponenten ein von der Kollektorschicht 1 fließender Lochstrom. Falls die Dicke t in diesem Lochstrom zunimmt, wird die zur Emitterelektrode 12 fließende Komponente dominant, wobei der entlang der vertikalen Richtung zur Rückseitenelektrode 14 fließende Lochstrom verringert wird. In diesem Zustand ist die Länge der n-Driftschicht 3 länger als die Länge (Tiefe) der n-Driftschicht 3 direkt unter der Kollektorschicht 1, sodass der Widerstandswert hoch ist und wegen des Spannungsabfalls darüber die Spannung der Kollektorschicht 1, wie durch die durchgezogene Linie in 4 gezeigt ist, zunimmt und der Kollektorstrom für eine längere Zeitdauer fließt und der Ausschaltverlust zunimmt.
  • Das heißt, wie in 4 gezeigt ist, beginnt die Kollektorspannung zum Zeitpunkt des Ausschaltens des Gates zuzunehmen, um die Zufuhr einer Spannung zur Gate-Elektrode 13 zu unterbrechen. In der Vorrichtung mit der Dicke 4·L nimmt die Kollektorspannung zu, wobei sie den Lochstrom im Vergleich mit der Vorrichtung mit der Dicke t von 2·Ls langsamer ausstößt. Somit nimmt die Kollektorspannung, falls die Dicke t groß ist (= 4·Ls) ist, sanft zu und erreicht schließlich beim Aus schalten eine Vorspannung, um den Kollektorstrom abzuschalten.
  • Falls andererseits die Dicke t nicht größer als 2·Ls ist, nimmt der von der Kollektorschicht zur Rückseitenelektrode 14 ausgestoßene Lochstrom zu, wobei der Anstieg der Kollektorspannung unterdrückt wird. Dementsprechend steigt die Kollektorspannung bis auf eine vorgegebene Vorspannung steil an, wobei der Kollektorstrom schneller unterbrochen wird. Genauer nimmt der Abschaltverlust bis in die Größenordnung von 60% bis 70% ab, falls die Dicke t wie im Fall von 2·Ls klein ist. Die Dicke t von 4·Ls entspricht hier annähernd der Dicke (400 μm) einer herkömmlichen Halbleitervorrichtung. Durch Verringern der Dicke t kann der Abschaltverlust verringert werden. Darüber hinaus ist die Verringerung des Abschaltverlusts in der tatsächlichen Messung bestätigt worden.
  • Darüber hinaus ist der durch die Basisschicht in die Emitterelektrode 12 fließende Lochstrom (wegen der Anwesenheit der vertikalen Stromkomponente) verringert, falls die Substratdicke t klein ist, wobei ein Grenzwert des Übergangs vom Betrieb eines parasitären npn-Transistors zu einem Tyristorbetrieb erhöht wird, um die Latch-Up-Festigkeit zu verbessern. Der Grenzwert des Übergangs in den Tyristorbetrieb oder die Kritikalität für das Auftreten des Latch-Up bedeutet den Grenzwert, jenseits dessen wegen eines Spannungsabfalls in der p-Basisschicht 5 eine Elektronenbarriere zwischen der n-Emitterschicht 4 und der p-Basisschicht 5 verschwindet, um zu ermöglichen, dass der Elektronenstrom über die Emitterschicht zu der Emitterelektrode fließt. Wenn der Tyristorbetrieb ausgeführt wird, kann der Strom selbst dann, wenn die Spannung der Gate-Elektrode auf 0 V eingestellt ist, nicht begrenzt werden, wobei ununterbrochen ein hoher Strom zu der Emitterelektrode fließt. Somit kann der maximal steuerbare Strom erhöht werden, wobei diese Wirkung ebenfalls in einer tatsächlichen Messung bestätigt worden ist.
  • Abwandlung 1
  • 5 zeigt schematisch eine Schnittstruktur der Halbleitervorrichtung gemäß Abwandlung 1 der Ausführungsform 1 der Erfindung. Die Struktur der in 5 gezeigten Halbleitervorrichtung unterscheidet sich von der der in 2 gezeigten Halbleitervorrichtung in den folgenden Punkten. Genauer ist anstelle der in 2 gezeigten n-Pufferschicht 2 zwischen der p-Kollektorschicht 1 und der p-Basisschicht 5 und in der Nähe der p-Kollektorschicht 1 eine n-Pufferschicht (drittes Halbleitergebiet) 20 vorgesehen. Die weitere Konfiguration der in 5 gezeigten Halbleitervorrichtung ist dieselbe wie die Konfiguration der in 2 gezeigten Halbleitervorrichtung, wobei entsprechende Teile die gleichen Bezugszeichen tragen und ihre ausführlichen Beschreibungen nicht wiederholt sind.
  • In der in 5 gezeigten Halbleitervorrichtung genügen die Dicke t des p-Halbleitersubstrats 10 direkt unter der p-Kollektorschicht 1 und die Entfernung Ls zwischen der p-Basisschicht 5 und der n-Pufferschicht 20 der Beziehung Ls ≤ t ≤ 2·Ls.
  • Die in 2 gezeigte n-Pufferschicht 2 ist vorgesehen, um eine Situation zu vermeiden, in der die Verarmungsschicht bei der p-Kollektorschicht 1 ankommt, was einen Durchgriff zwischen der n-Driftschicht 3 und der p-Kollektorschicht veranlasst, und um das Absorbieren von Löchern (Minoritätsladungsträgern) zurzeit des Ausschaltens zu vermeiden. Wenn die Verarmungsschicht vom p-Halbleitersubstrat 10 nicht bei der p-Kollektorschicht 1 ankommt und ein Endabschnitt DLb der Verarmungsschicht in einem Bereich unter der p-Kollektorschicht 1 vorhanden ist, kann ein n-Störstellengebiet (Diffusionsgebiet) 20 als eine Pufferschicht verwendet werden. Mit anderen Worten, bei dem n-Störstellengebiet (Diffusionsgebiet) 20 kann verhindert werden, dass die Verarmungsschicht von der p-Basisschicht 5 bei der p-Kollektorschicht 1 ankommt. Darüber hinaus können zurzeit des Ausschaltens Löcher von der Kollektorschicht 1 von dem Störstellengebiet 20 absorbiert werden, wobei ein Lochstrom wegen der kleinen Dicke des Substrats ausgestoßen werden kann. Somit kann bei der in 5 gezeigten Konfiguration der Halbleitervorrichtung die gleiche Wirkung wie bei der Struktur der in 2 gezeigten Halbleitervorrichtung erzielt werden.
  • Das n-Störstellengebiet (Diffusionsgebiet) 20 der in 5 gezeigten Halbleitervorrichtung wird ausreichend durch Störstelleninjektion in einer Ringform, die die p-Kollektorschicht 1 in der in 1 gezeigten planaren Anordnung umgibt, ausgebildet.
  • Abwandlung 2
  • 6 zeigt schematisch die Konfiguration der Abwandlung 2 der Ausführungsform 1 der Erfindung. Die Struktur der in 6 gezeigten Halbleitervorrichtung unterscheidet sich von der der in 2 gezeigten Halbleitervorrichtung in Bezug auf den folgenden Punkt. Genauer wird auf der Oberfläche des p-Halbleitersubstrats 10 durch tiefe Diffusion von n-Störstellen in ein p-Halbleitersubstrat 10 eine n-Diffusionsschicht (fünftes Halbleitergebiet) ausgebildet. Die n-Diffusionsschicht 22 wird in eine größere Tiefe als die n-Pufferschicht 2 und die umgebende Pufferschicht 2 ausgebildet. Die n-Diffusionsschicht 22 wird so ausgebildet, dass ein Ende davon bis zu einem Abschnitt der p-Basisschicht 5 direkt unter der n-Emitterschicht 4 verläuft. Es ist sichergestellt, dass der in die n-Diffusionsschicht 22 durchgelassene Loch strom von der p-Kollektorschicht 1 zuverlässig in die p-Basisschicht 5 injiziert wird. Ein Teil der ersten Hauptoberfläche des p-Halbleitersubstrats 10 berührt die Unterseite der p-Basisschicht 5. Mit anderen Worten, die p-Diffusionsschicht 22 ist so ausgebildet, dass sie die p-Basisschicht 5 umschließt. Die Dicke t des p-Halbleitersubstratgebiets 10 direkt unter dem p-Kollektorgebiet 1 erfüllt die oben erwähnte Anforderung Ls ≤ t ≤ 2·Ls.
  • Für die weitere Konfiguration der in 6 gezeigten Halbleitervorrichtung ist sie in Bezug auf die Schnittstruktur dieselbe wie die der in 2 gezeigten Halbleitervorrichtung, wobei entsprechende Teile die gleichen Bezugszeichen tragen und ihre ausführlichen Beschreibungen nicht wiederholt sind. In der in 6 gezeigten Halbleitervorrichtung ist anstelle der n-Driftschicht 3 eine Störstellendiffusionsschicht 22 vorgesehen, die z. B. aus einer epitaktisch aufgewachsenen Lage ausgebildet ist. Somit kann die in 6 gezeigte Halbleitervorrichtung die gleiche Wirkung wie die in 2 gezeigte Halbleitervorrichtung erzielen. Wenn die Driftschicht 3 aus einer Diffusionsschicht ausgebildet ist, muss zwischen der Basisschicht 5 und der Pufferschicht 2 vollständig eine Verarmungsschicht ausgebildet werden. Somit tritt selbst dann kein besonderes Problem auf, wenn die Dicke der Driftschicht 3 in diesem Gebiet abnimmt oder wenn die Dicke der Driftschicht 3 in der Nähe der Basisschicht abnimmt, da die Verarmungsschicht in diesem Gebiet im Vergleich zu der Verarmungsschicht direkt unter dem Kollektorgebiet schmaler ist.
  • Wenn die n-Driftschicht 3 durch eine Epitaxieschicht ausgebildet wird, kann ihre Dicke genau gesteuert werden und dementsprechend die oben erwähnte Beziehung genau erfüllt werden, sodass ein Ausschaltverlust verringert werden kann. Wenn die Driftschicht dagegen durch eine Diffusionsschicht ausge bildet wird, können die Herstellungskosten im Vergleich zu einem Fall, in dem die Epitaxieschicht ausgebildet wird, gesenkt werden.
  • In diesem Zusammenhang muss in der in 6 gezeigten Halbleitervorrichtung wie in dem in 5 gezeigten geänderten Beispiel 1 anstelle der n-Pufferschicht 2 in nächster Nähe zur p-Kollektorschicht 1 auf der Oberfläche der n-Diffusionsschicht 22 eine n-Diffusionsschicht 20 vorgesehen sein.
  • Wie oben beschrieben wurde, wird gemäß der Ausführungsform 1 der Erfindung die Dicke des zwischen der Rückseitenelektrode und der n-Driftschicht gebildeten p-Substratgebiets direkt unter dem Kollektorgebiet auf einen Wert in einem Bereich von Ls oder länger und 2·Ls oder kürzer eingestellt, wobei Ls die Entfernung zwischen der Basisschicht und der Pufferschicht in dem lateralen IGBT repräsentiert. Somit kann der Ausschaltverlust verringert werden und der maximal steuerbare Strom erhöht werden, sodass ein lateraler IGBT mit ausgezeichneter Latch-Up-Festigkeit und Durchbruchspannung erzielt werden kann.
  • Ausführungsform 2
  • 7 zeigt schematisch eine Schnittstruktur der Halbleitervorrichtung gemäß Ausführungsform 2 der Erfindung. Die Struktur der in 7 gezeigten Halbleitervorrichtung unterscheidet sich von der der in 2 gezeigten Halbleitervorrichtung in Bezug auf den folgenden Punkt. Genauer ist zwischen dem p-Halbleitersubstrat 1 und der Rückseitenelektrode 14 ein p-Halbleitersubstrat (zweites Halbleitersubstrat) 30 hoher Konzentration vorgesehen. Die weitere Konfiguration der in 7 gezeigten Halbleitervorrichtung ist die gleiche wie die der in 2 gezeigten Halbleitervorrichtung, wobei ent sprechende Teile die gleichen Bezugszeichen tragen und ihre ausführlichen Beschreibungen nicht wiederholt sind.
  • In der in 7 gezeigten Halbleitervorrichtung ist die Dicke eines p-Halbleitersubstrats 10 auf einen Wert in einem Bereich von Ls oder länger und 2·Ls oder kürzer eingestellt. Ls repräsentiert eine Entfernung der Driftschicht 3 zwischen der p-Basisschicht 5 und der n-Pufferschicht 2 entlang der Oberfläche.
  • Während sich das vertikale Feld von der Verbindungsgrenzfläche zwischen der n-Driftschicht 3 und dem p-Halbleitersubstrat 10 zu dem p–/p+-Übergang zwischen dem p-Halbleitersubstrat 10 und dem p+-Halbleitersubstrat 30 annähert, nimmt es ununterbrochen ab. Im p-Halbleitersubstrat 30 hoher Konzentration wird verhindert, dass sich die Verarmungsschicht ausbreitet. Somit nimmt das vertikale elektrische Feld selbst dann plötzlich ab, wenn das Verarmungsschichtende DLc bei dem p-Halbleitersubstrat 30 hoher Konzentration ankommt. Somit besitzt das vertikale Feld eine wie in 7 gezeigte Trapezform. Eine über die Übergangsgrenzfläche zwischen dem p-Halbleitersubstrat und der n-Driftschicht 2 und über die Übergangsgrenzfläche zwischen dem p-Halbleitersubstrat 10 und dem p-Halbleitersubstrat 30 hoher Konzentration angelegte Potentialdifferenz ist im Vergleich zum Fall der Ausführungsform 1 klein, sodass wegen des niedrigen Widerstands des p+-Substrats 30 der Spannungsabfall über das p-Halbleitersubstrat 30 klein ist. Somit kann die Durchbruchspannung in den Halbleitersubstraten 10 und 30 wie in Ausführungsform 1 aufrechterhalten werden.
  • Da das p-Halbleitersubstrat 30 hoher Konzentration in Kontakt mit der Rückseitenelektrode 14 bereitgestellt ist, kann außerdem die elektrische Verbindung mit der Rückseitenelektrode 14 mit einem niedrigen Widerstand hergestellt werden. Somit kann ein vertikaler Lochstrom, der beim Ein- und Ausschalten über das p-Halbleitersubstrat 10 zum Halbleitersubstrat 30 hoher Konzentration fließt, effizient zur Rückseitenelektrode 14 durchgelassen werden, sodass eine Schaltcharakteristik verbessert werden kann.
  • Darüber hinaus kann die Verarmungsschicht durch das p-Halbleitersubstrat 30 absorbiert werden und kann die Dicke ta des p-Halbleitersubstrats 10 kleiner als die in Ausführungsform 1 gezeigte Dicke t gemacht werden. Somit kann der Ausschaltverlust weiter verringert werden (vergleiche die Strichliniensignalform in 4).
  • Das p-Halbleitersubstrat 30 hoher Konzentration wird durch Diffusion von Störstellen von der hinteren Oberfläche in das aus einer Epitaxieschicht niedriger Konzentration ausgebildete p-Halbleitersubstrat 10 gebildet. In diesem Fall können die Herstellungskosten im Vergleich zu einem Fall, in dem sowohl das p-Halbleitersubstrat 10 als auch das p-Halbleitersubstrat 30 hoher Konzentration epitaktisch aufgewachsen sind, gesenkt werden. Außerdem kann die Lebensdauer der Ladungsträger (Löcher) im p-Halbleitersubstrat 30 erhöht werden, da eine Störstellenkonzentrationsverteilung erzeugt wird, falls ein p-Halbleitersubstrat 30 durch Störstellendiffusion ausgebildet wird. Darüber hinaus ändert sich die Störstellenkonzentration in dem Übergang zwischen den Substraten 10 und 30 (im Vergleich zu der epitaktisch aufgewachsenen Lage) wegen der Störstellendiffusion sanft, sodass ein Lawinendurchbruch zuverlässig verhindert werden kann und eine Stromansteuerleistung weiter verbessert werden kann. Somit kann die Stabilität der Elementcharakteristiken verbessert werden.
  • Ferner kann durch Bilden des Substratgebiets in einer Zweischichtstruktur eines p-Halbleitersubstrats 10 und eines p- Halbleitersubstrats 30 hoher Konzentration die folgende Wirkung erzielt werden. Genauer kann durch Einstellen der Dicke tb des p-Halbleitersubstrats 30 die Substratdicke (ta + tb) der Halbleitervorrichtung auf die Dicke eines in einer allgemeinen IC verwendeten Chips eingestellt werden. Somit können ein technisches Problem des dünnen Polierens eines Halbleiterwafers, der die Halbleitervorrichtung bildet, ein Problem, das eine Substratfestigkeit bei der Montage der Halbleitervorrichtung betrifft, und andere vermieden werden.
  • Währenddessen repräsentiert die Strichliniensignalform der vertikalen elektrischen Felder in 7 eine Verteilung elektrischer Felder, wenn die Dicke ta des p-Halbleitersubstrats 10 weiter verringert ist.
  • Wie oben beschrieben wurde, kann gemäß Ausführungsform 2 der Erfindung die Stabilität der Elementcharakteristik verbessert werden und der Ausschaltverlust weiter verringert werden, da das Substratgebiet eine Zweischichtstruktur eines p-Substrats 10 niedriger Konzentration und eines p-Substrats 30 hoher Konzentration aufweist.
  • Die n-Driftschicht kann hier in der in 7 gezeigten Konfiguration wie in der in 6 gezeigten Konfiguration durch eine Diffusionsschicht ausgebildet werden, wobei die Konfiguration in Verbindung mit der Konfiguration einer weiteren Abwandlung der Ausführungsform 1 verwendet werden kann.
  • Ausführungsform 3
  • 8 zeigt schematisch eine Schnittstruktur der Halbleitervorrichtung gemäß Ausführungsform 3 der Erfindung. Die Struktur der in 8 gezeigten Halbleitervorrichtung unterscheidet sich von der der in 2 gezeigten Halbleitervorrichtung in Bezug auf die folgenden Punkte. Auf der Oberfläche der n-Driftschicht 3 sind zwischen der p-Basisschicht 5 und der n-Pufferschicht 2 ein p-Gebiet 40 hoher Konzentration und ein p-Gebiet (siebentes Halbleitergebiet) 42 niedriger Konzentration vorgesehen, die an das p-Gebiet (sechste Halbleitergebiet) 40 hoher Konzentration angrenzen. In Kontakt mit dem p-Gebiet 40 hoher Konzentration ist eine Elektrode (fünfte Elektrode) 44 vorgesehen. Die Elektrode 44 ist normalerweise mit der Emitterelektrode 12 kurzgeschlossen. In einer flacheren Tiefe als die p-Basisschicht 5 ist ein p-Störstellengebiet 40 ausgebildet. Das p-Störstellengebiet 40 hoher Konzentration ist vorgesehen, um die Durchbruchspannung des p-Störstellengebiets 42 niedriger Konzentration sicherzustellen.
  • In 8 ist der Endabschnitt des p-Gebiets 40 hoher Konzentration so ausgebildet, dass er bei dem Endabschnitt der Gate-Elektrode 13 ankommt. Allerdings ist es nicht besonders erforderlich, dass der Endabschnitt der Gate-Elektrode 13 und der Endabschnitt des p-Gebiets 40 hoher Konzentration in einer Draufsicht ausgerichtet sind.
  • Eine Anodenschicht 55 und eine Katodenschicht 50 sind jeweils eine mit Störstellen ausgebildete Diffusionsschicht, die in die Oberfläche der n-Driftschicht dotiert ist. Eine n-Driftschicht 3 ist eine monokristalline Lage, die auf der Oberfläche des p-Halbleitersubstrats epitaktisch aufgewachsen ist.
  • Die weitere Konfiguration der in 8 gezeigten Halbleitervorrichtung ist die gleiche wie die der in 2 gezeigten Halbleitervorrichtung, wobei entsprechende Teile die gleichen Bezugszeichen tragen und ihre ausführlichen Beschreibungen nicht wiederholt sind. Darüber hinaus ist die Dicke t des Halbleitersubstrats 10 direkt unter dem Kollektorgebiet 1 in Bezug auf die Entfernung Ls zwischen der p-Basisschicht 5 und der n-Basisschicht 2 wie in den Ausführungsformen 1 und 2 auf eine Dicke in einem Bereich von Ls oder größer und 2·Ls oder kleiner eingestellt.
  • In der in 8 gezeigten Halbleitervorrichtung fließt ein Elektronenstrom, der durch einen auf dem Kanalbildungsgebiet 8 auf der Oberfläche der p-Basisschicht 5 ausgebildeten Kanal injiziert wird, durch die n-Driftschicht 3 zur n-Pufferschicht 2. Dementsprechend fließt ein Lochstrom von der p-Kollektorschicht 1 zur n-Driftschicht 3, wobei die Leitfähigkeitsmodulation auftritt, der Widerstandswert der n-Driftschicht 3 abnimmt und ein hoher Elektronenstrom fließt. Gleichzeitig absorbiert ein p-Störstellengebiet 40 einen Teil des Lochstroms wie in der Rückseitenelektrode 14, um zu verhindern, dass ein starker Lochstrom zur Emitterschicht 4 fließt, um die Latch-Up-Festigkeit weiter zu verbessern.
  • Darüber hinaus absorbiert das Störstellengebiet 44 zusammen mit der Rückseitenelektrode 14 beim Ausschalten ähnlich Löcher in der n-Driftschicht 3, um den Ausschaltverlust weiter zu verringern.
  • Da die Kollektorschicht 1 in Bezug auf die n-Driftschicht 3 beim Ausschalten positiv vorgespannt ist, breitet sich die Verarmungsschicht in der in 8 gezeigten Halbleitervorrichtung wie in 8 mit der Strichlinie gezeigt aus. Bei der Verarmung wird das Störstellengebiet 42 niedriger Konzentration vollständig verarmt (da die Störstellenkonzentration des p-Gebiets 42 niedrig ist). In diesem Fall gibt es in der n-Driftschicht 3 zwischen der n-Driftschicht 3 und den p-Störstellengebieten 40 und 42 und zwischen der n-Driftschicht 3 und dem p-Halbleitersubstrat 10 die Übergangsgrenzfläche. Diese Struktur ist allgemein als eine Doppel-RESURF-Struktur bekannt. Die Driftschicht 3 wird durch die Ausbreitung der Verarmungsschicht von zwei Übergangsgrenzflächen bei der Verarmung verarmt. Somit wird die RESURF-Bedingung für die n- Driftschicht 3 2·1012 cm–2, d. h. doppelt so groß wie die RESURF-Bedingung, wenn sich die Verarmungsschicht wie in 2 gezeigt von einer Seite ausbreitet (von der Substratübergangsgrenzfläche nach oben ausbreitet). Somit kann die Störstellenkonzentration der n-Driftschicht 3 erhöht werden und kann der Widerstandswert um einen Faktor von etwa 2 verringert werden.
  • Auch in diesem Fall erfüllt die Dicke t des p-Halbleitersubstrats 10 (die Dicke eines Gebiets direkt unter der Kollektorschicht) die oben erwähnte Bedingung Ls ≤ t ≤ 2·Ls für die Entfernung Ls zwischen der p-Basisschicht 5 und der n-Pufferschicht 2. Somit kann eine ähnliche Wirkung wie die der in Ausführungsform 1 gezeigten Halbleitervorrichtung erzielt werden.
  • Die Dicke der n-Driftschicht 3 und die Dicke der p-Gebiete 40 und 42 sind auf Werte eingestellt, die sicherstellen, dass sich von diesen zwei Übergangsgrenzflächen durch eine gesamte n-Driftschicht 3 vollständig Verarmungsschichten ausbreiten, bevor die zwei Übergangsgrenzflächen auf und unter der Driftschicht durchbrennen.
  • Abwandlung 1
  • 9 zeigt schematisch die Schnittstruktur der Halbleitervorrichtung der Abwandlung 1 der Ausführungsform 3 der Erfindung. Die Struktur der in 9 gezeigten Halbleitervorrichtung unterscheidet sich von der der in 8 gezeigten Halbleitervorrichtung in Bezug auf den folgenden Punkt. In der in 9 gezeigten Halbleitervorrichtung ist in dem Bereich unter dem p-Gebiet 40 hoher Konzentration in der n-Driftschicht 3 eine vergrabene p-Schicht 46 niedriger Konzentration ausgebildet. Das in 8 gezeigte p-Gebiet 42 niedriger Konzentration ist nicht vorgesehen. Die weitere Struktur der in 9 gezeigten Halbleitervorrichtung ist die gleiche wie die der in 8 gezeigten Halbleitervorrichtung, wobei entsprechende Teile die gleichen Bezugszeichen tragen und ihre ausführlichen Beschreibungen nicht wiederholt sind.
  • In der in 9 gezeigten Halbleitervorrichtung fließt beim Einschalten ein Lochstrom vom p-Gebiet 40 hoher Konzentration, wenn durch ein Kanalgebiet direkt unter einem Gate ein Elektronenstrom fließt, wobei zwischen der p-Basisschicht 5 und dem p-Gebiet 40 hoher Konzentration die Leitfähigkeitsmodulation auftritt und der Elektronenstrom zunimmt. Nachfolgend wird die Übergangsgrenzfläche im p-Gebiet 40 in Durchlassrichtung vorgespannt, wobei der Elektronenstrom von der n-Emitterschicht 4 über das p-Gebiet 40 bei der n-Pufferschicht 3 ankommt. Dementsprechend fließen Löcher von der p-Kollektorschicht 1 in die n-Driftschicht 3, durchdringt die Leitfähigkeitsmodulation der n-Driftschicht 3, nimmt der Widerstandswert ab und fließt ein hoher Elektronenstrom. Auf und unter der vergrabenen p-Schicht 46 werden Wege ausgebildet, durch die der Elektronenstrom fließt.
  • Beim Ausschalten werden die Löcher in der n-Driftschicht 3 durch das p-Gebiet 40 absorbiert und wird der Lochstrom wie in der in 8 gezeigten Struktur schnell abgeschaltet und kann der Ausschaltverlust verringert werden.
  • Im ausgeschalteten Zustand breitet sich die Verarmungsschicht, wie durch die Strichlinie in 9 gezeigt ist, aus und ist die n-Verarmungsschicht 3 vollständig verarmt und ist das p-Gebiet 46 niedriger Konzentration vollständig verarmt. In der n-Driftschicht 3 werden zwischen der n-Driftschicht 3 und dem p-Halbleitersubstrat 10 und auf und unter der vergrabenen p-Schicht pn-Übergangsgrenzflächen ausgebildet. Somit schreitet zusätzlich dazu, dass sich die Verarmungsschichten von den Übergangsgrenzflächen auf und unter der vergrabenen p-Schicht 46 ausbreiten, die Verarmung in der n-Driftschicht 3 durch die Verarmungsschicht von der Übergangsgrenzfläche zwischen der n-Driftschicht 3 und dem Halbleitersubstrat 10 fort.
  • Somit gibt es, wenn das vergrabene p-Gebiet 46 verwendet wird, drei Übergangsgrenzflächen, die das vertikale elektrische Feld der n-Driftschicht erzeugen, wobei die RESULF-Bedingung dreifach ist, d. h. 3·1012 cm–2. Dementsprechend kann die Störstellenkonzentration der n-Driftschicht 3 erhöht werden, kann der Widerstandswert um einen Faktor von etwa 3 verringert werden und kann ein stärkerer Ein-Strom durchgelassen werden.
  • In der in 9 gezeigten Konfiguration ist die Dicke t des p-Halbleitersubstrats 10 wie in den Ausführungsformen 1 bis 3 für die Beziehung mit der Entfernung Ls zwischen der p-Basisschicht 5 und der n-Pufferschicht 2 wie in den Ausführungsformen 1 bis 3 auf eine Dicke in einem Bereich von Ls oder größer und 2·Ls oder kleiner eingestellt. Somit kann außer der Wirkung der Ausführungsform 1 der Ein-Strom erhöht werden und der Einschaltverlust weiter verringert werden.
  • Wie in 7 gezeigt ist, kann hier in der in den 8 und 9 gezeigten Halbleitervorrichtung in dem Bereich unter dem p-Halbleitersubstrat 10 ferner ein p-Gebiet hoher Konzentration (vorzugsweise ein Diffusionsgebiet) vorgesehen sein. In diesem Fall kann die Wirkung der Ausführungsform 2 ebenfalls erreicht werden.
  • Währenddessen ist ein p-Gebiet 40 hoher Konzentration vorgesehen, um die p-Gebiete 42 und 46 niedriger Konzentration vorzuspannen, wobei es in der in 1 gezeigten planaren Anordnung zwischen der p-Basisschicht 5 und der n-Pufferschicht 2 ringförmig ausgebildet sein kann und die Drift schicht 2 umgeben kann oder inselförmig ausgebildet sein kann. Die p-Gebiete 42 und 46 sind ringförmig ausgebildet und in Kontakt mit dem p-Gebiet 40 hoher Konzentration.
  • Die Bildung des vergrabenen p-Gebiets 46 kann normalerweise durch einen ähnlichen Herstellungsschritt wie dem für eine vergrabene Kollektorelektrode erreicht werden, die in einem Bipolartransistor oder dergleichen verwendet wird.
  • In diesem Zusammenhang sind in den 8 und 9 eine Doppel-RESURF-Struktur und eine Dreifach-RESURF-Struktur gezeigt. Allerdings kann eine vergleichbare Wirkung sogar mit einer Halbleitervorrichtung mit einer Mehrfach-RESURF-Struktur erreicht werden, in der in der Driftschicht eine größere Anzahl von Übergängen ausgebildet sind.
  • Wie oben beschrieben wurde, ist in der Halbleitervorrichtung mit einer Mehrfach-RESURF-Struktur gemäß Ausführungsform 3 der Erfindung die Substratdicke optimiert, wobei die Durchbruchspannungscharakteristik sichergestellt werden kann und ein großer Ein-Strom zugeführt werden kann.
  • Ausführungsform 4
  • 10 zeigt schematisch eine planare Anordnung der Halbleitervorrichtung gemäß Ausführungsform 4 der Erfindung. In 10 ist die planare Anordnung eines Störstellendiffusionsgebiets gezeigt, wobei aber weder die Elektrode noch das darunter liegende Substrat gezeigt sind.
  • Die Halbleitervorrichtung in 10 enthält eine n-Katodenschicht (erstes Halbleitergebiet) 50, die in der Mitte ausgebildet ist, eine n-Driftschicht (drittes Halbleitergebiet) 53, die so ausgebildet ist, dass sie die n-Katodenschicht 50 umgibt, und eine p-Anodenschicht (zweites Halbleitergebiet) 55, die so ausgebildet ist, dass sie die n-Katodenschicht 50 und die n-Driftschicht 53 umgibt.
  • Die in 10 gezeigte Halbleitervorrichtung ist eine laterale pn-Diode, die normalerweise u. a. in dem lateralen IGBT als eine Freilaufdiode verwendet wird.
  • Es ist eine n-Driftschicht 53 ausgebildet, die, wie später beschrieben wird, zur n-Katodenschicht 50 und zur Unterseite der p-Anodenschicht 55 verläuft. Sie kann in der planaren Anordnung der lateralen Diode ovalförmig anstatt kreisförmig ausgebildet sein.
  • 11 zeigt schematisch eine Schnittstruktur längs der in 10 gezeigten Linie F11-F11. In 11 sind in einem Abstand auf der Oberfläche der n-Driftschicht 53 eine n-Katodenschicht 50 und eine p-Anodenschicht 55 ausgebildet. Unter der n-Driftschicht 53 ist ein p-Halbleitersubstrat 60 vorgesehen. Die Hauptoberfläche des p-Halbleitersubstrats 60 berührt die n-Driftschicht 53, und zwischen dem Substrat 60 und der Driftschicht 53 ist ein pn-Übergang ausgebildet.
  • Auf der n-Katodenschicht 50 ist eine mit der Oberfläche der Katodenschicht 50 elektrisch verbundene Katodenelektrode 61 ausgebildet. In Kontakt mit der Oberfläche der p-Anodenschicht 55 ist eine Anodenelektrode 62 ausgebildet. Auf der hinteren Oberfläche (zweiten Hauptoberfläche) des p-Halbleitersubstrats 60 ist eine Rückseitenelektrode 64 in Kontakt mit der Rückseite des Substrats 60 ausgebildet. Normalerweise ist die Rückseitenelektrode 64 mit der Anodenelektrode 62 kurz geschlossen. Die Dicke t des p-Halbleitersubstrats ist so eingestellt, dass sie der folgenden Beziehung zur Entfernung Ls zwischen der p-Anodenschicht 50 und der n-Anodenschicht 50 entlang der Oberfläche der Driftschicht 53 genügt: Ls ≤ t ≤ 2·Ls.
  • In der in 11 gezeigten Halbleitervorrichtung wird durch eine RESURF-Technik eine hohe Durchbruchspannung erzielt. Beim Ausschalten wird die Katodenschicht 50 positiv vorgespannt. In diesem Zustand wird an jeden pn-Übergang eine Sperrspannung angelegt, was veranlasst, dass sich die Verarmungsschicht in die Driftschicht 53 ausbreitet. Beim Einschalten wird die Katodenelektrode 61 negativ vorgespannt. In diesem Fall werden über die p-Anodenschicht 55 und über das p-Halbleitersubstrat 60 Löcher von der Rückseitenelektrode 64 in die n-Driftschicht 53 injiziert. Der pn-Übergang der n-Katodenschicht 50 wird in Durchlassrichtung vorgespannt, sodass er leitend wird und ein Lochstrom zur Katodenelektrode 61 fließt. Das p-Halbleitersubstrat 60 hat eine niedrige Störstellenkonzentration und einen verhältnismäßig hohen Widerstandswert, sodass wie beim Ein-Strom des lateralen IGBT ein Großteil des Stroms zwischen der Anodenelektrode 62 und der Katodenelektrode 61 fließt.
  • 12 zeigt die Beziehung zwischen der Dicke t des Substrats 60 und dem Ein-Strom in der in 11 gezeigten Halbleitervorrichtung (lateralen Diode). Anhand von 12 wird die Beziehung zwischen dem Ein-Strom und der Substratdicke in der Halbleitervorrichtung (lateralen Diode) diskutiert.
  • Beim Einschalten wird die Katodenelektrode 61 wie oben beschrieben negativ vorgespannt. Dementsprechend fließt ein Elektronenstrom von der n-Katodenschicht 50 zur p-Anodenschicht 55. Die Elektronenbarriere der p-Anodenschicht 55 vermindert sich, der Übergang zwischen der p-Anodenschicht 55 und der n-Driftschicht 53 wird in Durchlassrichtung vorgespannt und es werden Löcher von der p-Anodenschicht 55 in die n-Driftschicht 53 injiziert. Zu dieser Zeit wird der Übergang zwischen der n-Driftschicht 53 und dem p-Halbleitersubstrat 60 in Durchlassrichtung vorgespannt und ein Lochstrom von dem n-Halbleitersubstrat 60 in die n-Driftschicht 53 injiziert. Im Ergebnis der Injektion der Löcher in die n-Driftschicht tritt die Leitfähigkeitsmodulation durch die n-Driftschicht 53 auf, nimmt der Widerstand der n-Driftschicht 53 ab und fließt ein hoher Strom von der p-Anodenschicht 55 zur n-Katodenschicht 50.
  • Darüber hinaus werden durch den Diodenbetrieb Löcher vom p-Halbleitersubstrat 60 in die n-Driftschicht 53 injiziert. Die von der Katodenelektrode 61 zur Rückseitenelektrode 64 fließenden Stromkomponenten des Diodenbetriebs (Elektronen- und Lochstromkomponenten) werden über den gesamten Übergang zwischen dem p-Halbleitersubstrat 60 und der n-Driftschicht 53 verteilt. Somit ist der Ein-Strom in der vertikalen Richtung größer als der Ein-Strom durch den Bipolartransistorbetrieb in der vertikalen Richtung in dem lateralen IGBT. Wenn die Dicke t des p-Halbleitersubstrats 60 zunimmt, verläuft ein durch die Halbleitermodulation beeinflusster Bereich entlang der Richtung der Dicke (der vertikalen Richtung) des p-Halbleitersubstrats 60. Allerdings ist der Grad, in dem die Stromkomponente des Diodenbetriebs für die Rückseitenelektrode 64 abnimmt, mit der Zunahme der Dicke t im Vergleich zu dem lateralen IGBT höher (da es kein Bipolarbetrieb ist), wobei die Verringerung des Ein-Stroms bei einer Zunahme der Dicke wie in 12 gezeigt höher wird.
  • Wenn das p-Halbleitersubstrat 60 andererseits dünn ist, nimmt der Widerstandswert des p-Halbleitersubstrats 60 ab, wird die zur Rückseitenelektrode 64 fließende Elektronenstromkomponente zu groß, wird die Leitfähigkeitsmodulation durch Injektion der Löcher in die n-Driftschicht 53 verhindert und nimmt der Ein-Strom plötzlich ab.
  • 13 zeigt Katodenstrom- und Katodenspannungs-Signalformen beim Ausschalten für die laterale Diode gemäß Ausführungsform 4 der Erfindung. 13 zeigt Simulationssignalformen, bei denen ein Widerstand mit der Katodenelektrode 61 in Reihe geschaltet ist und bei denen die Katodenspannung in einem Zyklus von 5 μs von –2 V auf +100 V geändert wird. In 13 repräsentiert die durchgezogene Linie des Katodenstroms eine Katodenstromsignalform, wenn die Dicke t des p-Halbleitersubstrats 60 näherungsweise 4·Ls ist, wobei die Strichlinie eine Katodensignalform repräsentiert, wenn die Dicke t 2·Ls ist. Die Katodenspannungs-Signalform, bei der die Dicke t Ls ist, ist fast die gleiche Signalform wie die, bei der die Dicke t 2·Ls ist.
  • Wie in 13 gezeigt ist, nimmt der Spannungspegel der Katodenspannung (die auf eine positive Vorspannung eingestellt ist) beim Ausschalten der lateralen Diode zu. Zu dieser Zeit fließt ein Sperrstrom und nimmt der Katodenstrom zu. In einem Sperrverzögerungsprozess kehren die Löcher von der n-Katodenschicht 50 zur Anodenelektrode 62 und zur Rückseitenelektrode 64 zurück. Genauer ist der Rückwärtsstrom in dem Sperrverzögerungsprozess ein Lochstrom, in dem die in der n-Driftschicht 53 angesammelten Löcher zur p-Anodenschicht 55 und zur Rückseitenelektrode 64 fließen. In dem lateralen IGBT wird die Injektion der Löcher von der Kollektorelektrode nach dem Ausschalten durch die n-Pufferschicht verhindert. In der lateralen Diode fehlt die n-Pufferschicht, sodass die Injektion der Löcher durch die Pufferschicht nicht auftritt.
  • Somit kann für die Halbleitervorrichtung (für die laterale Diode der Halbleitervorrichtung) in Ausführungsform 4 eine Verbesserungswirkung erzielt werden, die ähnlich der des lateralen IGBT aus Ausführungsform 1 ist. Das heißt, wenn die Dicke t 2·Ls ist, werden die Löcher mit hoher Geschwindigkeit ausgestoßen und wird der Katodenstrom schnell ausgeschaltet. Wenn die Dicke t andererseits 4·Ls ist, ist die Geschwindigkeit des Ausstoßes der Löcher im Substrat 60 nied rig und nimmt der Katodenstrom sanft ab. Wie aus 13 ersichtlich ist, kann die für den Katodenstrom beim Ausschalten erforderliche Zeit bis zur Unterbrechung, d. h. die Sperrverzögerungszeit, durch Verringern der Dicke t verkürzt werden. Mit anderen Worten, ein Verlust in Bezug auf den Sperrverzögerungsprozess kann wesentlich verringert werden.
  • Darüber hinaus ist dann, wenn die Dicke t der Anforderung Ls ≤ t ≤ 2·Ls genügt, ein Gebiet mit dem größten Ein-Strom wie in 12 gezeigt enthalten, sodass beim Ausschalten ein hoher Strom angesteuert werden kann. Dies ermöglicht, beim Ausschalten eine laterale Diode mit einem verringerten Verlust und einer ausgezeichneten Durchbruchspannungscharakteristik zu erzielen, die einen hohen Strom ansteuern kann.
  • In der in 11 gezeigten Konfiguration der Halbleitervorrichtung kann zwischen dem p-Halbleitersubstrat 60 und der Rückseitenelektrode 64 wie in Ausführungsform 2 ein p-Halbleitersubstrat hoher Konzentration vorgesehen sein. In diesem Fall ist das p-Substrat 60 über ein Substrat mit niedrigem Widerstand (Diffusionsschicht) mit der Rückseitenelektrode 64 elektrisch gekoppelt, sodass ein Verlust beim Ausschalten in der lateralen Diode weiter verringert werden kann und eine ähnliche Wirkung wie in Ausführungsform 2 erzielt werden kann.
  • 11 zeigt hier eine Oberflächenverteilung des elektrischen Felds und eine vertikale Verteilung des elektrischen Felds in jeder Verarmungsschicht, wobei aber die Feldverteilung die gleiche wie die in Ausführungsform 1 gezeigte Feldverteilung ist und die Beziehung zwischen der Dicke t des p-Halbleitersubstrats 60 und der Entfernung Ls in der gleichen Weise bestimmt werden kann.
  • Darüber hinaus können die Leitfähigkeitstypen der Gebiete in dieser Diode umgekehrt eingestellt werden oder können der n- und der p-Typ vertauscht werden.
  • Ausführungsform 5
  • 14 zeigt schematisch eine Schnittstruktur der Halbleitervorrichtung gemäß Ausführungsform 5 der Erfindung. Die in 14 gezeigte Halbleitervorrichtung besitzt in Bezug auf den folgenden Punkt eine andere Struktur als die in 11 gezeigte Halbleitervorrichtung. Auf der Oberfläche der n-Driftschicht 53 ist ein p-Gebiet 66 niedriger Konzentration in Kontakt mit der p-Anodenschicht 55 ausgebildet. Die weitere Konfiguration der in 14 gezeigten Halbleitervorrichtung ist die gleiche wie die der in 11 gezeigten Halbleitervorrichtung, wobei entsprechende Teile die gleichen Bezugszeichen tragen und ihre ausführlichen Beschreibungen nicht wiederholt sind.
  • Die in 14 gezeigte Halbleitervorrichtung besitzt wie die in 8 gezeigte Halbleitervorrichtung gemäß Ausführungsform 3 eine Doppel-RESURF-Struktur. Beim Ausschalten breiten sich die Verarmungsschichten in der n-Driftschicht 53 von den oberen und unteren pn-Übergängen aus. Somit kann wie in der in 8 gezeigten Halbleitervorrichtung die Störstellenkonzentration der n-Driftschicht 53 unter der RESURF-Bedingung erhöht werden (2·1012 cm–2), wobei der Widerstand der n-Driftschicht 53 verringert werden kann. Somit kann der Ein-Strom in einem Durchlassbetrieb im Vergleich zu der in 11 gezeigten Halbleitervorrichtung (lateralen Diode) erhöht werden.
  • Währenddessen kann in der in 14 gezeigten Konfiguration der Halbleitervorrichtung ein p-Halbleitersubstrat (Diffusionsschicht) hoher Konzentration zwischen der Rückseiten elektrode 64 und dem p-Halbleitersubstrat 60 vorgesehen sein, wobei das p-Halbleitersubstrat 60 über ein Substrat mit niedrigem Widerstand (Halbleiterschicht oder Diffusionsschicht) mit der Rückseitenelektrode elektrisch gekoppelt sein kann. In dieser Konfiguration kann der Ausschaltverlust weiter verringert sein.
  • 15 zeigt schematisch die Schnittstruktur der Abwandlung 1 der Halbleitervorrichtung gemäß Ausführungsform 5 der Erfindung. In der in 15 gezeigten Halbleitervorrichtung ist in der in 11 gezeigten Struktur der Halbleitervorrichtung in Kontakt mit der p-Anodenschicht 55 in der Driftschicht 53 ferner eine vergrabene p-Schicht 68 niedriger Konzentration ausgebildet. Die weitere Konfiguration der in 15 gezeigten Halbleitervorrichtung ist die gleiche wie die der in 11 gezeigten Halbleitervorrichtung, wobei entsprechende Teile die gleichen Bezugszeichen tragen und ihre ausführlichen Beschreibungen nicht wiederholt sind.
  • Die Wirkung der vergrabenen p-Schicht 68 niedriger Konzentration in der in 15 gezeigten Halbleitervorrichtung ist die gleiche wie die der vergrabenen p-Schicht 64 niedriger Konzentration der in 9 gezeigten Halbleitervorrichtung. Somit breiten sich im Fall der in 15 gezeigten Halbleitervorrichtung beim Abschalten außer der Verarmungsschicht von der Übergangsgrenzfläche zwischen der n-Driftschicht 53 und dem p-Halbleitersubstrat 60 die Verarmungsschichten von den oberen und unteren Übergängen zwischen der vergrabenen p-Schicht 68 und der n-Driftschicht 60 in der n-Driftschicht 53 aus. Somit kann die Störstellenkonzentration der n-Driftschicht 53 weiter erhöht werden (3·1012 cm–2) und kann der Widerstandswert der n-Driftschicht 53 weiter verringert werden. Dementsprechend kann der durch die Halbleitervorrichtung fließende Strom (Ein-Strom) im Durchlassbetrieb weiter erhöht werden.
  • Darüber hinaus kann in der in 15 gezeigten Halbleitervorrichtung zwischen dem p-Halbleitersubstrat 60 und der Rückseitenelektrode 64 ein p-Halbleitersubstrat (eine Diffusionsschicht) hoher Konzentration vorgesehen sein.
  • Währenddessen sind entlang der p-Anodenschicht 55 in der Umgebung der Katodenschicht 50 die in den 14 bzw. 15 gezeigten p-Schichten 66 und 68 ausgebildet.
  • In den Ausführungsformen 1 bis 5 kann hier durch Erfüllung der Bedingung für die Dicke des Substratgebiets auch dann eine ähnliche Wirkung erzielt werden, wenn die Leitungstypen umgekehrt sind.
  • Allgemein kann die Erfindung bei Anwendung auf einen lateralen IGBT oder auf eine laterale Diode eine Halbleitervorrichtung mit hoher Durchbruchspannung erzielen, die einen Ausschaltverlust verringern und einen hohen Strom ansteuern kann, während sie eine Durchbruchspannung aufrechterhält. Die Halbleitervorrichtung kann in einem intelligenten Leistungsmodul oder allein verwendet werden.
  • Obgleich die Erfindung ausführlich beschrieben und veranschaulicht worden ist, dient dies selbstverständlich lediglich zur Veranschaulichung und als Beispiel und soll nicht als Beschränkung verstanden werden, wobei der Erfindungsgedanke und der Umfang der Erfindung nur durch die angefügten Ansprüche beschränkt sind.
  • ZITATE ENTHALTEN IN DER BESCHREIBUNG
  • Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
  • Zitierte Patentliteratur
    • - JP 04-212464 [0004]
    • - JP 11-068106 [0004, 0008]
    • - JP 02-185067 [0004, 0011]
    • - US 4292642 [0014]

Claims (11)

  1. Halbleitervorrichtung, die umfasst: ein Halbleitersubstrat (10) eines ersten Leitungstyps (p); ein erstes Halbleitergebiet (1) des ersten Leitungstyps, das auf einer ersten Hauptoberfläche des ersten Halbleitersubstrats ausgebildet ist; ein zweites Halbleitergebiet (5) des ersten Leitungstyps, das in einer Entfernung von dem ersten Halbleitergebiet auf der ersten Hauptoberfläche des ersten Halbleitersubstrats ausgebildet ist; ein drittes Halbleitergebiet (2; 20) des zweiten Leitungstyps, das wenigstens in einem Gebiet zwischen dem ersten Halbleitergebiet und dem zweiten Halbleitergebiet auf der Seite der ersten Hauptoberfläche des ersten Halbleitersubstrats ausgebildet ist; ein viertes Halbleitergebiet (4) des zweiten Leitungstyps (n), das in dem zweiten Halbleitergebiet und auf der Oberfläche des zweiten Halbleitergebiets ausgebildet ist; ein fünftes Halbleitergebiet (3; 22) des zweiten Leitungstyps, das in Kontakt mit dem ersten Halbleitersubstrat bis in eine größere Tiefe als das erste, das zweite und das dritte Halbleitergebiet ausgebildet ist und das zweite und das dritte Halbleitergebiet umgibt und wenigstens in Kontakt mit einem Teil des zweiten Halbleitergebiets ausgebildet ist und das zweite Halbleitergebiet einschließt; eine erste Elektrode (11), die mit dem ersten Halbleitergebiet elektrisch verbunden ist; eine zweite Elektrode (12), die mit dem zweiten und mit dem vierten Halbleitergebiet elektrisch verbunden ist; eine leitende Schicht (13), die auf dem zweiten Halbleitergebiet zwischen dem vierten Halbleitergebiet und dem fünften Halbleitergebiet mit einer zwischen dem zweiten Halbleitergebiet und der leitenden Schicht liegenden Isolierlage ausgebildet ist; und eine vierte Elektrode (14), die mit dem ersten Halbleitersubstrat elektrisch gekoppelt ist, wobei eine Entfernung t von einer Übergangsgrenzfläche zwischen dem fünften Halbleitergebiet direkt unter dem dritten Halbleitergebiet und dem ersten Halbleitersubstrat bis zu einer zweiten Hauptoberfläche des ersten Halbleitersubstrats und eine Entfernung L zwischen dem zweiten und dem dritten Halbleitergebiet einer Beziehung L ≤ t ≤ 2·L genügen.
  2. Halbleitervorrichtung nach Anspruch 1, gekennzeichnet durch ein zweites Halbleitersubstrat (3), das zwischen dem ersten Halbleitersubstrat (10) und der vierten Elektrode (14) ausgebildet ist und einen niedrigeren Widerstand als das erste Halbleitersubstrat besitzt.
  3. Halbleitervorrichtung nach Anspruch 1 oder 2, dadurch gekennzeichnet, dass das dritte Halbleitergebiet (2) bis in eine größere Tiefe als das erste Halbleitergebiet (1) ausgebildet ist und das erste Halbleitergebiet umgibt.
  4. Halbleitervorrichtung nach einem vorangehenden Anspruch, dadurch gekennzeichnet, dass das fünfte Halbleitergebiet (3) so ausgebildet ist, dass es das erste bis dritte Halbleitergebiet (1, 2 und 5) umgibt.
  5. Halbleitervorrichtung nach einem vorangehenden Anspruch, gekennzeichnet durch ein sechstes Halbleitergebiet (40) des ersten Leitungstyps (p), das auf der Oberfläche des fünften Halbleitergebiets (3) zwischen dem zweiten und dem dritten Halbleitergebiet (2 und 5) und in einer Entfernung von dem zweiten und von dem dritten Halbleitergebiet ausgebildet ist; und eine fünfte Elektrode (44), die mit dem sechsten Halbleitergebiet elektrisch verbunden ist.
  6. Halbleitervorrichtung nach Anspruch 5, gekennzeichnet durch ein siebentes Halbleitergebiet (42; 46), das in Kontakt mit dem sechsten Halbleitergebiet (40) und zwischen dem zweiten und dem dritten Halbleitergebiet (2 und 5) ausgebildet ist und einen höheren Widerstand als die sechste Halbleiterschicht (40) besitzt.
  7. Halbleitervorrichtung, die umfasst: ein Halbleitersubstrat (60) eines ersten Leitungstyps (p); ein erstes Halbleitergebiet (50) eines zweiten Leitungstyps, das auf einer ersten Hauptoberfläche des ersten Halbleitersubstrats ausgebildet ist; ein zweites Halbleitergebiet (55) des ersten Leitungstyps, das in einer Entfernung von dem ersten Halbleitergebiet auf der ersten Hauptoberfläche des ersten Halbleitersubstrats ausgebildet ist; ein drittes Halbleitergebiet (53) eines zweiten Leitungstyps, das in Kontakt mit dem ersten Halbleitersubstrat bis in eine größere Tiefe als das erste Halbleitergebiet ausgebildet ist und das erste Halbleitergebiet umgibt und wenigstens in Kontakt mit einem Teil des zweiten Halbleitergebiets ausgebildet ist und das zweite Halbleitergebiet einschließt; eine erste Elektrode (61), die mit dem ersten Halbleitergebiet elektrisch verbunden ist; eine zweite Elektrode (62), die mit dem zweiten Halbleitergebiet elektrisch verbunden ist; und eine dritte Elektrode (64), die auf einer zweiten Hauptoberfläche des ersten Halbleitersubstrats mit dem ersten Halbleitersubstrat elektrisch gekoppelt ist, wobei eine Entfernung t von einer Übergangsgrenzfläche zwischen dem dritten Halbleitergebiet direkt unter dem ersten Halbleitergebiet und dem ersten Halbleitersubstrat bis zu der zweiten Hauptoberfläche des ersten Halbleitersubstrats und eine Entfernung L zwischen dem ersten und dem zweiten Halbleitergebiet einer Beziehung L ≤ t ≤ 2·L genügen.
  8. Halbleitervorrichtung nach Anspruch 7, gekennzeichnet durch ein zweites Halbleitersubstrat (p-Substrat hoher Konzentration), das zwischen dem ersten Halbleitersubstrat (60) und der dritten Elektrode (64) ausgebildet ist und einen Widerstand besitzt, der niedriger als ein Widerstand des ersten Halbleitersubstrats ist.
  9. Halbleitervorrichtung nach Anspruch 7 oder 8, dadurch gekennzeichnet, dass das dritte Halbleitergebiet (53) bis in eine größere Tiefe als das zweite Halbleitergebiet (55) ausgebildet ist und das erste Halbleitergebiet (50) umgibt.
  10. Halbleitervorrichtung nach einem der Ansprüche 7 bis 9, dadurch gekennzeichnet, dass das zweite Halbleitergebiet (55) so ausgebildet ist, dass es das erste Halbleitergebiet (50) in einer planaren Anordnung umgibt.
  11. Halbleitervorrichtung nach einem der Ansprüche 7 bis 10, gekennzeichnet durch ein viertes Halbleitergebiet (66; 68), das in dem dritten Halbleitergebiet in Kontakt mit dem zweiten Halbleitergebiet zwischen dem ersten und dem zweiten Halbleitergebiet (50 und 55) angeordnet ist.
DE102007030804A 2007-01-29 2007-07-03 Halbleitervorrichtung Active DE102007030804B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2007017916A JP5191132B2 (ja) 2007-01-29 2007-01-29 半導体装置
JP2007-017916 2007-01-29

Publications (2)

Publication Number Publication Date
DE102007030804A1 true DE102007030804A1 (de) 2008-08-07
DE102007030804B4 DE102007030804B4 (de) 2013-06-06

Family

ID=39587441

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102007030804A Active DE102007030804B4 (de) 2007-01-29 2007-07-03 Halbleitervorrichtung

Country Status (6)

Country Link
US (2) US7473965B2 (de)
JP (1) JP5191132B2 (de)
KR (1) KR100895057B1 (de)
CN (1) CN100585873C (de)
DE (1) DE102007030804B4 (de)
TW (1) TWI336131B (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102011080891B4 (de) * 2010-08-17 2016-01-28 Denso Corporation Halbleitervorrichtung

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8106451B2 (en) * 2006-08-02 2012-01-31 International Rectifier Corporation Multiple lateral RESURF LDMOST
JP5191132B2 (ja) * 2007-01-29 2013-04-24 三菱電機株式会社 半導体装置
JP5272410B2 (ja) * 2008-01-11 2013-08-28 富士電機株式会社 半導体装置およびその製造方法
US8164162B2 (en) * 2009-06-11 2012-04-24 Force Mos Technology Co., Ltd. Power semiconductor devices integrated with clamp diodes sharing same gate metal pad
JP2011146440A (ja) * 2010-01-12 2011-07-28 Toyota Motor Corp 半導体装置
JP5587399B2 (ja) * 2010-02-25 2014-09-10 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
JP2011238771A (ja) * 2010-05-11 2011-11-24 Hitachi Ltd 半導体装置
EP2725606A4 (de) * 2011-06-24 2015-07-01 Fuji Electric Co Ltd Hochspannungsvorrichtung mit integriertem schaltkreis
US8704328B2 (en) 2011-06-24 2014-04-22 Fuji Electric Co., Ltd. High-voltage integrated circuit device
CN102332497B (zh) * 2011-10-08 2014-03-19 南京国盛电子有限公司 毫米波雪崩二极管用硅外延片的制造方法
US8835978B2 (en) * 2012-05-14 2014-09-16 Infineon Technologies Ag Lateral transistor on polymer
JP6158123B2 (ja) * 2014-03-14 2017-07-05 株式会社東芝 半導体装置
JP6642507B2 (ja) * 2016-10-18 2020-02-05 株式会社デンソー 半導体装置およびその製造方法
WO2018074228A1 (ja) * 2016-10-18 2018-04-26 株式会社デンソー 半導体装置およびその製造方法
US10497803B2 (en) * 2017-08-08 2019-12-03 Globalfoundries Inc. Fully depleted silicon on insulator (FDSOI) lateral double-diffused metal oxide semiconductor (LDMOS) for high frequency applications
US11276770B2 (en) 2019-11-05 2022-03-15 Globalfoundries U.S. Inc. Gate controlled lateral bipolar junction/heterojunction transistors

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4292642A (en) 1978-01-18 1981-09-29 U.S. Philips Corporation Semiconductor device
JPH02185067A (ja) 1989-01-12 1990-07-19 Nissan Motor Co Ltd 横型絶縁ゲートバイポーラトランジスタ
JPH04212464A (ja) 1990-08-23 1992-08-04 Fuji Electric Co Ltd 横型伝導度変調型半導体装置
JPH1168106A (ja) 1997-06-13 1999-03-09 Robert Bosch Gmbh トランジスタ構成素子とその製造方法

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US723896A (en) * 1902-08-16 1903-03-31 Francis B Moore Ground-roller.
US4963951A (en) * 1985-11-29 1990-10-16 General Electric Company Lateral insulated gate bipolar transistors with improved latch-up immunity
JPH02180074A (ja) * 1988-12-29 1990-07-12 Fujitsu Ltd オフセット型電界効果トランジスタ及び絶縁ゲート型バイポーラトランジスタ
KR930009127B1 (ko) * 1991-02-25 1993-09-23 삼성전자 주식회사 스택형캐패시터를구비하는반도체메모리장치
JP3106844B2 (ja) * 1994-03-24 2000-11-06 富士電機株式会社 横型絶縁ゲート型バイポーラトランジスタ
JPH0789588B2 (ja) * 1994-05-23 1995-09-27 株式会社東芝 横型導電変調型ｍｏｓｆｅｔ
JPH08139319A (ja) * 1994-11-11 1996-05-31 Mitsubishi Electric Corp 半導体装置およびその製造方法
TW288200B (en) 1995-06-28 1996-10-11 Mitsubishi Electric Corp Semiconductor device and process thereof
JPH0974187A (ja) * 1995-09-04 1997-03-18 Fuji Electric Co Ltd 高耐圧横型半導体装置
JPH10223883A (ja) * 1997-02-03 1998-08-21 Mitsubishi Electric Corp 絶縁ゲート型バイポーラトランジスタおよびその製造方法
JP3276872B2 (ja) * 1997-02-13 2002-04-22 三洋電機株式会社 半導体装置及び半導体装置の製造方法
JP2002270825A (ja) * 2001-03-08 2002-09-20 Hitachi Ltd 電界効果トランジスタ及び半導体装置の製造方法
JP2005517283A (ja) * 2001-11-01 2005-06-09 コーニンクレッカ　フィリップス　エレクトロニクス　エヌ　ヴィ ラテラル絶縁ゲートバイポーラトランジスタデバイス
JP4535669B2 (ja) 2002-09-13 2010-09-01 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
JP3888997B2 (ja) * 2003-12-12 2007-03-07 松下電器産業株式会社 半導体装置
JP4212464B2 (ja) 2003-12-25 2009-01-21 花王株式会社 生理用タンポン
US7238986B2 (en) * 2004-05-03 2007-07-03 Texas Instruments Incorporated Robust DEMOS transistors and method for making the same
US7105875B2 (en) * 2004-06-03 2006-09-12 Wide Bandgap, Llc Lateral power diodes
US7148540B2 (en) * 2004-06-28 2006-12-12 Agere Systems Inc. Graded conductive structure for use in a metal-oxide-semiconductor device
US7221036B1 (en) * 2005-05-16 2007-05-22 National Semiconductor Corporation BJT with ESD self protection
JP5068057B2 (ja) * 2006-10-19 2012-11-07 三菱電機株式会社 半導体装置
JP5191132B2 (ja) * 2007-01-29 2013-04-24 三菱電機株式会社 半導体装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4292642A (en) 1978-01-18 1981-09-29 U.S. Philips Corporation Semiconductor device
JPH02185067A (ja) 1989-01-12 1990-07-19 Nissan Motor Co Ltd 横型絶縁ゲートバイポーラトランジスタ
JPH04212464A (ja) 1990-08-23 1992-08-04 Fuji Electric Co Ltd 横型伝導度変調型半導体装置
JPH1168106A (ja) 1997-06-13 1999-03-09 Robert Bosch Gmbh トランジスタ構成素子とその製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102011080891B4 (de) * 2010-08-17 2016-01-28 Denso Corporation Halbleitervorrichtung

Also Published As

Publication number Publication date
TW200832700A (en) 2008-08-01
JP5191132B2 (ja) 2013-04-24
US7473965B2 (en) 2009-01-06
KR20080071880A (ko) 2008-08-05
US7786532B2 (en) 2010-08-31
KR100895057B1 (ko) 2009-05-04
TWI336131B (en) 2011-01-11
US20090057712A1 (en) 2009-03-05
CN101236987A (zh) 2008-08-06
CN100585873C (zh) 2010-01-27
US20080179663A1 (en) 2008-07-31
JP2008186921A (ja) 2008-08-14
DE102007030804B4 (de) 2013-06-06

Similar Documents

Publication Publication Date Title
DE102007030804B4 (de) Halbleitervorrichtung
DE102017124871B4 (de) Leistungshalbleiter-Vorrichtung und Verfahren zum Herstellen einer Leistungshalbleiter-Vorrichtung
DE102009021021B4 (de) Bauelement mit verringerter freier Ladungsträger-Lebensdauer
DE102007019561B4 (de) Halbleitervorrichtung und Herstellungsverfahren derselben
DE102008064829B3 (de) Grabenisolierter Gate-Bipolartransistor
DE102012201911B4 (de) Super-Junction-Schottky-Oxid-PiN-Diode mit dünnen p-Schichten unter dem Schottky-Kontakt
DE102005021249B4 (de) Halbleitervorrichtung
DE112019000544B4 (de) Halbleitervorrichtung und leistungswandlungsvorrichtung
DE102014223793A1 (de) Halbleitervorrichtung
DE112016006255T5 (de) Halbleitervorrichtung
DE102011005194B4 (de) Verfahren zum steuern der rekombinationsrate in einem bipolaren halbleiterbauelement sowie bipolares halbleiterbauelement
DE112011100533T5 (de) Halbleitervorrichtung
DE102017201147A1 (de) Halbleitervorrichtung
DE4040993A1 (de) Halbleiterbauelement und herstellungsverfahren dafuer
DE102017129955B4 (de) Halbleitervorrichtung mit einem barrierengebiet sowie elektrische vorrichtung
DE102021120992A1 (de) Halbleitervorrichtung
DE19630341B4 (de) Halbleitereinrichtung mit hoher Durchbruchsspannung
DE102009038776B4 (de) Halbleitervorrichtung mit einem internen Isoliertgatebipolartransistor
EP1380055A1 (de) Halbleiterleistungsbauelement und entsprechendes herstellungsverfahren
DE19534388B4 (de) IGBT-Transistorbauteil
DE102020204455A1 (de) Halbleitervorrichtung
DE102020121771A1 (de) Erste gate-elektrode und zweite gate-elektrode enthaltendehalbleitervorrichtung
DE112020002222T5 (de) Siliziumkarbid-halbleitervorrichtung und verfahren zum herstellen einer siliziumkarbid-halbleitervorrichtung
DE102018200136B4 (de) Halbleitervorrichtung
DE102008028452A1 (de) Leistungstransistor für hohe Spannungen in SOI-Technologie

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final

Effective date: 20130907

R084 Declaration of willingness to licence