JP2005517283A - ラテラル絶縁ゲートバイポーラトランジスタデバイス - Google Patents
ラテラル絶縁ゲートバイポーラトランジスタデバイス Download PDFInfo
- Publication number
- JP2005517283A JP2005517283A JP2003541059A JP2003541059A JP2005517283A JP 2005517283 A JP2005517283 A JP 2005517283A JP 2003541059 A JP2003541059 A JP 2003541059A JP 2003541059 A JP2003541059 A JP 2003541059A JP 2005517283 A JP2005517283 A JP 2005517283A
- Authority
- JP
- Japan
- Prior art keywords
- anode
- collector
- field plate
- bipolar transistor
- gate bipolar
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 26
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 26
- 239000010703 silicon Substances 0.000 claims abstract description 26
- 230000000694 effects Effects 0.000 claims abstract description 22
- 230000003071 parasitic effect Effects 0.000 claims abstract description 19
- 239000000758 substrate Substances 0.000 claims abstract description 9
- 239000002184 metal Substances 0.000 claims description 8
- 238000004904 shortening Methods 0.000 claims description 5
- 238000002955 isolation Methods 0.000 claims 1
- 230000015556 catabolic process Effects 0.000 description 9
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- 210000000746 body region Anatomy 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 230000007935 neutral effect Effects 0.000 description 1
- 230000001629 suppression Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/73—Bipolar junction transistors
- H01L29/735—Lateral transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/402—Field plates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
- H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
- H01L29/7394—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET on an insulating layer or substrate, e.g. thin film device or device isolated from the bulk substrate
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Thin Film Transistor (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
ラテラル絶縁ゲートバイポーラトランジスタ(LIGBT)デバイスが、基板(20)と、前記基板上の埋込み酸化物層(22)と、横方向に延在するドリフト領域(26)を有する、埋込み酸化物層上のシリコン層(24)と、前記シリコン層上のエミッタ/カソード(28)と、エミッタ/カソード(28)から横方向に分離させられると共に前記シリコン層上にもたらされるコレクタ/アノード(30)と、エミッタ/カソード(28)とコレクタ/アノード(30)との間の誘電層(42)、例えば熱成長酸化物と、シリコン層(24)上のゲート電極(34)と、前記コレクタ/アノードに隣接して前記層のほぼ端部にまで、前記フィールド酸化物層内又は前記フィールド酸化物層上に延在する前記フィールドプレート(38、40)とを有する。前記コレクタ/アノード(30)に隣接すると共に前記フィールドプレート(38、40)のレベルの下の前記フィールドプレートの端部(46)と前記コレクタ/アノード(30)との間のシリコン層(24)の領域が、LIGBTのコレクタ/アノード(30)における寄生バイポーラ効果を抑制するのに十分なガンメル数を有する。
Description
本発明は、ラテラル絶縁ゲートバイポーラトランジスタデバイス(rateral isolated gate bipolar transistor device)に関する。
ラテラル絶縁ゲートバイポーラトランジスタデバイスは通常、基板と、基板上の埋込み酸化物層と、埋込み酸化物層上のシリコン層とを有している。シリコン層は、横方向に延在するドリフト領域と、当該ドリフト領域の一方の側の本体及びエミッタ/カソードと、他方の側のコレクタ/アノードとを含んでいる。誘電層がゲート電極をチャネル及びドリフト領域シリコン層から分離する。当該ゲート電極は、フィールド酸化物上のフィールドプレートとしての役割も果たし、コレクタ/アノードに隣接するほぼその端部にまでフィールド酸化物層とドリフト酸化物層との間に延在する一つ又は複数の絶縁分離メタルフィールドプレート(dielectric isolated metal field plate)によって延在させられていてもよい。これらのフィールドプレートは、ゲート、エミッタ/カソード、又は回路における他の何れかの好適なポテンシャル部に電気的に接続され得る。LIGBT(ラテラル絶縁ゲートバイポーラトランジスタデバイス)は、導電度変調(conductivity modulation)のためにLDMOSよりもずっと高い飽和電流のポテンシャルを有しているが、SOIにおいて当該フィールドプレートを備えるLIGBTは、自身の達成可能な降伏電圧について制限される。3倍の飽和電流についての導電度変調が示されていているが、降伏電圧は、対応するLDMOSの降伏電圧よりもずっと低くなっている。
米国特許第US−A−5,559,348号公報は、ゲート領域がフィールド酸化物層に渡って部分的に達している延在部を有するデバイスを開示している。ゲートの当該延在部は、全フィールド酸化物層に渡って達していないので、ドリフトドーピング濃度(drift doping density)を最大限化するためにフィールドプレートを形成しない。それ故に、当該LIGBTにおいて、エミッタ/カソード層と、ベース層と、コレクタ/アノードに隣接するシリコン層の領域との間に形成され得る寄生バイポーラトランジスタは、非常に広いベース幅及び非常に低い利得(gain)を有する。当該デバイスの実効的な利得は大きくなり得ないか、又は無限大になり得ないため、寄生トランジスタのBVceoは当該LIGBTの降伏電圧も制限しないであろう。概して、当該フィールドプレートの作用によって、より高いドリフトドーピングが可能となるため、全フィールド酸化物層に渡って延在するフィールドプレートを有することも所望され得る。
Ying−Keung Lenug氏他による、IEEE ED−45の2251乃至2254頁の“高電圧高速パワーICのための薄膜SOIにおけるラテラルIGBT(Lateral IGBT in thin SOI for high voltage, high speed power IC)”から、線形的に低下させられるドーピングプロファイルを備える超薄膜シリコンオンインシュレータ技術で構成される高電圧LIGBTが知られている。低下させられたドーピングプロファイルは降伏電圧を、4μm埋込み酸化物を備える0.5μmSOIで構成されるLIGBTにおいて測定される720Vにまで改善するであろう。低下させられたドーピングプロファイルは明らかに降伏電圧特性(break down voltage capability)を改善するが、ゲートのゲート延在部が当該デバイスにおけるフィールド酸化物に渡って短い距離しか延在しないため、ドリフトドーピングは最大化され得ない。
本発明の目的は、改善された高い端部特性、特により高い降伏電圧を有するSOIにおけるLIGBTを提供することにある。
本目的のために、基板と、前記基板上の埋込み酸化物層と、横方向に延在するドリフト領域を有する、前記埋込み酸化物層上のシリコン層と、フィールドプレートとしての役割も果たす、チャネル領域上のゲート電極と、前記ドリフト領域の一方の側の本体及びエミッタ/カソードと、前記ドリフト領域の他方の側のコレクタ/アノードと、前記ドリフト領域シリコン層及び前記チャネルからゲート電極を分離する誘電層と、前記コレクタ/アノードに隣接して、前記層のほぼ端部にまで延在する前記フィールドプレートとを有するラテラル絶縁ゲートバイポーラトランジスタデバイスであって、前記コレクタ/アノードに隣接すると共に前記フィールドプレートのレベルの下の前記フィールドプレートの端部と前記コレクタ/アノードとの間の前記シリコン層の領域が、前記ラテラル絶縁ゲートバイポーラトランジスタの前記コレクタ/アノードにおける寄生バイポーラトランジスタを抑制するのに十分なガンメル数を備えるラテラル絶縁ゲートバイポーラトランジスタデバイスがもたらされる。
ガンメル数(Gummel number)が、ベース幅に渡るドーピング濃度の積分値又はベースのドーピング濃度(面積当たりのドーピング)として規定される。結果として、高いガンメル数(広いベース幅及び/又は高いベースドーピング)は低い飽和電流及び低い利得をもたらすであろう。
“ベース幅”変調(“base width” modulation)のために、及びフィールドプレート又は更なるフィールドプレートと、コレクタ/アノードとの間のポテンシャル差によるガンメル数における対応する減少のために、当該デバイスの実効的な利得は無限大となることが可能であり、LIGBTのエミッタ/カソードとコレクタ/アノードとの間の降伏電圧(BVce)は制限されることが本発明により分かっている。従ってLIGBTのコレクタ/アノードにおける寄生バイポーラ効果を抑制するのに十分なほどガンメル数を増大させることにより当該問題は解消される。本発明は、LIGBTのアノード又はコレクタ/アノードにおけるベースパンチスルー(punch−through)の危険性を有する寄生バイポーラ効果を防止し、それ故に前記デバイスは降伏電圧に関して元来の特性を達成することが可能になる。
有利な実施例によれば、本発明は、フィールドプレートがコレクタ/アノードの近くに延在するが、LIGBTのコレクタ/アノードにおける寄生バイポーラ効果を抑制し得るガンメル数がもたらされるように十分な距離を備えるLIGBTをもたらす。フィールドプレートは、コレクタ/アノードに可能な限り近くに延在するが、LIGBTのコレクタ/アノードにおける寄生バイポーラ効果を抑制し得るガンメル数がもたらされるように十分な距離を備える。実施例の利点は、コレクタ/アノード自身において、コレクタ/アノードに隣接する第二のフィールドプレート部分又は第一のフィールドプレート部分の間の間隔(spacing)を適切に設計することによってガンメル数が所望のレベルまで効率的に増大させられ得ることにある。
有利な実施例によれば、本発明は、コレクタ/アノードとコレクタ/アノードに最も近いフィールドプレート部分の端部との間の横方向の距離が当該フィールドプレート部分を短くさせることによって増大させられるLIGBTをもたらす。当該LIGBTにおける本発明は、LIGBTの全ドリフト領域をカバーするフィールドプレートを有し得る。しかしながら、コレクタ/アノードに隣接するフィールドプレートをわずかに短くさせることは、ドリフト領域に対するフィールドプレートの影響で大きなマイナスの効果を有さず、他方でフィールドプレートとコレクタ/アノードとの間の領域における寄生バイポーラ効果を抑制するための所望の効果を有する。
有利な実施例によれば、本発明は、所望の電圧定格(voltage rating)に依存して、10乃至80μmのドリフト領域長を有するLIGBTをもたらす。ここでコレクタ/アノードに隣接するフィールドプレート部分は、ドリフト領域の端部から5乃至18μm短いところが端部となる。通常のLIGBTにおいて、ドリフト領域の長さは10乃至80μmの範囲内にある。当該LIGBTにおいて、十分なことに、所望の効果がこのように第一のフィールドプレート部分又は第二のフィールドプレート部分を短くさせる。
有利な実施例によれば、本発明は、コレクタ/アノードとコレクタ/アノードに隣接するフィールドプレート部分の端部との間の横方向の距離が、第一のフィールドプレート部分又は第二のフィールドプレート部分の端部から更に離れるようにコレクタ/アノードを位置させることによって延在させられるLIGBTをもたらす。コレクタ/アノードをフィールドプレートの端部から離れたところに移すことによって、フィールドプレートの利点をもたらすことがなくても、所望の効果が実現され得る。しかしながら、両方の手段を講じることによっても、すなわち第一のフィールドプレート部分又は第二のフィールドプレート部分をわずかに短くさせると共に、及びフィールドプレートの端部からコレクタ/アノードを移動させることによっても、本発明が有利な態様で具現化され得ることは注意されるべきである。
有利な実施例によれば、本発明は、コレクタ/アノードがドリフト領域の端部から5乃至18μmの間隔をおいて位置される、10乃至80μmのドリフト領域長を有するLIGBTをもたらす。10乃至80μmのドリフト領域の長さを有する通常のLIGBTにおいて、十分なことに、このようにドリフト領域から間隔をおいてコレクタ/アノードがもたらされる。ドリフト領域からの、コレクタ/アノードのこの量の更なる間隔が、チップ上のデバイスのダイ(die)の跡(フットプリント(foot print))にほとんど影響を及ぼさないことは明らかである。
有利な実施例によれば本発明は、高ドーピングゾーン(high−doped zone)が、LIGBTのコレクタ/アノードにおける寄生バイポーラ効果を抑制するのに十分なガンメル数をもたらすためにコレクタ/アノードとコレクタ/アノードに隣接するフィールドプレートとの間でシリコン層のトップの下にもたらされるLIGBTをもたらす。当該高ドーピングゾーンをもたらすことにより所望の効果が実現される。上記特徴の何れかに加えて高ドーピングゾーンがもたらされてもよい。この場合、前記特徴の有利な効果により、LIGBTのコレクタ/アノードにおける寄生バイポーラ効果の高度な抑制(suppression)がもたらされる。
有利な実施例によれば本発明は、高ドーピングゾーンが、周りのシリコン層におけるドーピングの2倍又はそれより多く倍数の高さのドーピングを有するLIGBTをもたらす。当該高ドーピングゾーンは、シリコン層におけるドーピングの2倍の高さしか有していないため、LIGBTの製造の間に容易に生成される。他方で、この更なるドーピングを備える当該ゾーンは所望の効果をもたらすことが分かっている。
有利な実施例によれば本発明は、高ドーピングゾーンがコレクタ/アノードから短いところに端部を有するLIGBTをもたらす。高ドーピングゾーンがアノード又はコレクタ/アノードに達していない場合、LIGBTアノードの“エミッタ効果”は低下させられない。
有利な実施例によれば本発明は、高ドーピングゾーンがフィールド酸化物層において端部を有するLIGBTをもたらす。それによって、有利なことに高ドーピングゾーンの効果が最大の効果でもたらされる一方、当該手段に対して必要とされるチップ面積が最小化される。
有利な実施例によれば本発明は、ドリフト領域における空乏化を防止するためにドリフト領域接合部及びコレクタ/アノードに渡って延在する、メタルからのコレクタ/アノードコンタクトを有するLIGBTをもたらす。
有利な実施例によれば本発明は、ドリフト領域における空乏化を防止するためにドリフト領域接合部及びコレクタ/アノードに渡って少なくとも2μm延在する、メタルからのコレクタ/アノードコンタクトを有するLIGBTをもたらす。
有利な実施例によれば本発明は、誘電層が熱成長フィールド酸化物(thermally grown field oxide)、及びエミッタ/カソードとコレクタ/アノードとの間のドリフト酸化物を有するLIGBTをもたらす。
有利な実施例によれば本発明は、ゲート電極が、誘電物によって絶縁分離させられている少なくとも一つのメタルフィールドプレートによって延在させられると共に、フィールド酸化物及びドリフト酸化物層に渡って、コレクタ/アノードに隣接するそれらのほぼ端部に延在するLIGBTをもたらす。
本発明の好ましい実施例が、この場合図面を参照して記載される。
図1は、コレクタ/アノード領域における寄生バイポーラデバイスの存在及びその効果を説明するためにLIGBTのコレクタ/アノード領域を示している。埋込み酸化物層(図示略)に隣接して、上にフィールドプレート8がもたらされているトップの酸化物層6に隣接して例えばn形ドーピングコレクタ/アノード領域4がもたらされている。コレクタ/アノード領域4又はアノードは、前記デバイスにおける“ホール(欠陥電子)エミッタ(hole(defect−electron)−emitter)”である。線12及び14は、コレクタ/アノード4のバイアス条件(bias conditions)に対する、二つの異なるフィールドプレート8における空きの充電ゾーン(space charge zone)10の限界部を示している。これは、コレクタ/アノード接合部と空き充電限界部との間の中性ベースゾーン(neutral base zone)16の変調を示しており、それによって当該寄生デバイスのガンメル数も示している。それ故に“ベース幅”変調が、フィールドプレートとコレクタ/アノードとの間のポテンシャル差によってガンメル数の減少をもたらす。もたらされている実施例の各々は、フィールドプレートとコレクタ/アノードとの間の高バイアスにおいてさえ、ガンメル数を増加させ、それによって当該寄生デバイスの利得を増加させる役割を果たしている。
図2は、基板20、基板20上の埋込み酸化物層22、及び埋込み酸化物層22上のシリコン層24を有し、シリコン層24が横方向に延在するドリフト領域26を有するLIGBTデバイスを示している。エミッタ/カソード28はチャネル領域34の左に位置される。コレクタ/アノード30は前記ドリフト領域26の右にもたらされる。トップの酸化物層42は、エミッタ/カソード28とコレクタ/アノード30との間にもたらされる。ゲートが、エミッタ/カソード28に隣接するチャネル34及びゲート誘電物上に位置され、誘電物42(フィールド酸化物)上にフィールドプレート38として延在し得る。本体領域がソース38及びチャネル34を含むと共に、ソースの左に36としてコンタクトされ、又は多結晶シリコンのエッジに対するソースによる交互のパターンで第二の降伏効果(second breakdown effect)が低減される(領域36は図2に示されている断面の前及び後にもたらされ得るが図示略)。
フィールドプレート38は、ソース28若しくはゲート又は何れかの他の好適な回路ポテンシャル部に接続される何れかの可能なメタル層40によって延在させられ得るか、又は置換され得る。このことは、メタルからゲート多結晶シリコンを絶縁分離する更なる誘電物44を挿入することにより誘電物、及びそれ故にシリコンにおける電界を低減することによって、動機付けられ得る。
本発明は、当該特定のフィールドプレート構成体に制限されるものではない。フィールド酸化物層に渡って、コレクタ/アノードに隣接する、当該層のほぼ端部にまで延在する二つのフィールドプレート部分のうちの一つしかもたらされ得ない。更に、フィールドプレートはフィールド酸化物領域内に延在し得る。様々なフィールドプレート構成体に対する例は、米国特許第US−A 5,246,870号公報、米国特許第US−A 5,362,979号公報、国際特許第WO 99/34449号公報、及び国際特許第WO 00/31776号公報に示されている。
図2から理解され得るように、最後のフィールドプレート40の端部46は、図1に示されているフィールドプレート8の端部と比較すると、図2における線27によって示されているドリフト領域26の端部から更に移動させられている。それ故に、コレクタ/アノード30に隣接するフィールドプレート部分40の端部46とコレクタ/アノードとの間の横方向の距離が延在させられる。10乃至80μmのドリフト領域長を有する通常のLIGBTにおいて、フィールドプレート部分40の端部46は、ドリフト領域26の端部を示す線27から5乃至10μm移動させられる。
図1と2との比較から理解され得るように、コレクタ/アノード30は、図1のコレクタ/アノード4と比較して線27によって示されるドリフト領域26の端部から図2のLIGBTにおいて更に移動させられる。それ故にフィールドプレート部分40の端部46とコレクタ/アノード30との間の横方向の距離は、図1のLIGBTにおける各々の距離と比較すると更に延在させられている。60乃至80μmのドリフト領域長を有する通常のLIGBTにおいて、線27によって示されるドリフト領域の端部とコレクタ/アノード30、特にそれの中心線50との間の距離は、各々5μmと18μmとの間にある。
図2から理解され得るように、シリコン層24のトップの表面に隣接するコレクタ/アノード30とドリフト領域26との間の高ドーピングゾーン52がもたらされている。すなわち、フィールドプレート部分40の端部とコレクタ/アノード30との間のシリコン層24のトップの下に高ドーピングゾーン52がもたらされている。高ドーピングゾーン52は、高ドーピングゾーン52を囲うシリコン層24の領域のドーピングの少なくとも2倍の高さのドーピングを有する。高ドーピングゾーン52は、図2から理解され得るように、コレクタ/アノード30から短いところ、及びフィールド酸化物層42から短いところにも端部を有している。
要約すると、ドリフト領域の端部からコレクタ/アノード又はフィールドプレートを後退させることは、寄生バイポーラトランジスタの実効ベース(アノード/コレクタに隣接する空乏化されていないゾーン)を広げることによってガンメル数を増大させる。間に挟まれた高ドーピングゾーンは、更なるドーピングでガンメル数を増大させる。それ故にコレクタ/アノード領域における寄生バイポーラ作用が防止される。
上記は例示的であり、限定を意図するものではないことは理解され得る。多くの実施例が、上記を評価する当業者にとって明らかであろう。それ故に本発明の範囲は、上記を参照して決定されるべきではないが、代わりに請求に係る同等の全範囲を伴う従属請求項を参照して決定されるべきである。
Claims (14)
- 基板と、
前記基板上の埋込み酸化物層と、
横方向に延在するドリフト領域を有する、前記埋込み酸化物層上のシリコン層と、
フィールドプレートとしての役割も果たす、チャネル領域上のゲート電極と、
前記ドリフト領域の一方の側の本体及びエミッタ/カソードと、
前記ドリフト領域の他方の側のコレクタ/アノードと、
前記ドリフト領域シリコン層及び前記チャネルからゲート電極を分離する誘電層と、
前記コレクタ/アノードに隣接して、前記層のほぼ端部にまで延在する前記フィールドプレートと
を有するラテラル絶縁ゲートバイポーラトランジスタデバイスであって、
前記コレクタ/アノードに隣接すると共に前記フィールドプレートのレベルの下の前記フィールドプレートの端部と前記コレクタ/アノードとの間の前記シリコン層の領域が、前記ラテラル絶縁ゲートバイポーラトランジスタの前記コレクタ/アノードにおける寄生バイポーラトランジスタを抑制するのに十分なガンメル数を有するラテラル絶縁ゲートバイポーラトランジスタデバイス。 - 前記コレクタ/アノードと前記コレクタ/アノードに最も近い前記フィールドプレート部分の前記端部との間の前記横方向の距離が前記フィールドプレート部分を短くさせることによって増大させられる請求項1に記載のラテラル絶縁ゲートバイポーラトランジスタデバイス。
- 前記コレクタ/アノードと前記コレクタ/アノードに隣接する前記フィールドプレート部分の前記端部との間の前記横方向の距離が、前記フィールドプレート部分又は前記更なるフィールドプレートを短くさせることによって延在させられる請求項2に記載のラテラル絶縁ゲートバイポーラトランジスタデバイス。
- 所望の電圧定格に依存して、10乃至80μmのドリフト領域長を有し、前記コレクタ/アノードに隣接する第一のフィールドプレート部分又は第二のフィールドプレート部分は、前記ドリフト領域の前記端部から5乃至18μm短いところが端部となる請求項3に記載のラテラル絶縁ゲートバイポーラトランジスタデバイス。
- 前記コレクタ/アノードと前記コレクタ/アノードに隣接する前記フィールドプレート部分の前記端部との間の前記横方向の距離が、前記第一のフィールドプレート部分又は前記第二のフィールドプレート部分の前記端部から更に離れるように前記コレクタ/アノードを位置させることによって延在させられる請求項3又は4の何れか一項に記載のラテラル絶縁ゲートバイポーラトランジスタデバイス。
- 前記コレクタ/アノードが前記ドリフト領域の前記端部から5乃至18μmの間隔をおいて位置される、10乃至80μmのドリフト領域長を有する請求項5に記載のラテラル絶縁ゲートバイポーラトランジスタデバイス。
- 高ドーピングゾーンが、前記ラテラル絶縁ゲートバイポーラトランジスタの前記コレクタ/アノードにおける寄生バイポーラ効果を抑制するのに十分なガンメル数をもたらすために前記コレクタ/アノードと前記コレクタ/アノードに隣接する前記フィールドプレートとの間で前記シリコン層の前記トップの下にもたらされる請求項1に記載のラテラル絶縁ゲートバイポーラトランジスタデバイス。
- 前記高ドーピングゾーンが、前記周りのシリコン層における前記ドーピングの2倍又はそれより多く倍数の高さのドーピングを有する請求項7に記載のラテラル絶縁ゲートバイポーラトランジスタデバイス。
- 前記高ドーピングゾーンが前記コレクタ/アノードから短いところに端部を有する請求項7又は8に記載のラテラル絶縁ゲートバイポーラトランジスタデバイス。
- 前記高ドーピングゾーンが前記フィールド酸化物層において端部を有する請求項7又は8に記載のラテラル絶縁ゲートバイポーラトランジスタデバイス。
- メタルからのコレクタ/アノードコンタクトを有し、前記コレクタ/アノードコンタクトは、前記ドリフト領域における空乏化を防止するために前記ドリフト領域接合部及び前記コレクタ/アノードに渡って延在する請求項1に記載のラテラル絶縁ゲートバイポーラトランジスタデバイス。
- 前記コレクタ/アノードコンタクトが、前記ドリフト領域接合部及び前記コレクタ/アノードに渡って少なくとも2μm延在する請求項11に記載のラテラル絶縁ゲートバイポーラトランジスタデバイス。
- 前記誘電層が、前記エミッタ/カソードと前記コレクタ/アノードとの間のドリフト酸化物、及び熱成長フィールド酸化物を有する請求項1に記載のラテラル絶縁ゲートバイポーラトランジスタデバイス。
- 前記ゲート電極が、誘電物によって絶縁分離させられている少なくとも一つのメタルフィールドプレートによって延在させられると共に、前記コレクタ/アノードに隣接して前記フィールド酸化物及びドリフト酸化物層に渡って前記層のほぼ端部にまで延在する請求項1乃至13の何れか一項に記載のラテラル絶縁ゲートバイポーラトランジスタデバイス。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
EP01204204 | 2001-11-01 | ||
PCT/IB2002/004425 WO2003038903A1 (en) | 2001-11-01 | 2002-10-22 | Lateral isolated gate bipolar transistor device |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2005517283A true JP2005517283A (ja) | 2005-06-09 |
Family
ID=8181183
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003541059A Withdrawn JP2005517283A (ja) | 2001-11-01 | 2002-10-22 | ラテラル絶縁ゲートバイポーラトランジスタデバイス |
Country Status (6)
Country | Link |
---|---|
US (1) | US20040251498A1 (ja) |
EP (1) | EP1442482A1 (ja) |
JP (1) | JP2005517283A (ja) |
KR (1) | KR20040058255A (ja) |
TW (1) | TW200406920A (ja) |
WO (1) | WO2003038903A1 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008186921A (ja) * | 2007-01-29 | 2008-08-14 | Mitsubishi Electric Corp | 半導体装置 |
JP2009032820A (ja) * | 2007-07-25 | 2009-02-12 | Denso Corp | 横型mosトランジスタおよびその製造方法 |
Families Citing this family (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11791385B2 (en) * | 2005-03-11 | 2023-10-17 | Wolfspeed, Inc. | Wide bandgap transistors with gate-source field plates |
CN100416576C (zh) * | 2005-08-31 | 2008-09-03 | 上海华虹Nec电子有限公司 | 一种横向三极管仿真模型及其实现方法 |
JP5307973B2 (ja) * | 2006-02-24 | 2013-10-02 | セミコンダクター・コンポーネンツ・インダストリーズ・リミテッド・ライアビリティ・カンパニー | 半導体装置 |
JP4989085B2 (ja) * | 2006-02-24 | 2012-08-01 | オンセミコンダクター・トレーディング・リミテッド | 半導体装置及びその製造方法 |
CN100433299C (zh) * | 2006-05-24 | 2008-11-12 | 杭州电子科技大学 | 抗esd集成soi ligbt器件单元的工艺方法 |
TWI508263B (zh) * | 2011-09-14 | 2015-11-11 | United Microelectronics Corp | 積體電路裝置 |
US8735937B2 (en) | 2012-05-31 | 2014-05-27 | Taiwan Semiconductor Manufacturing Company, Ltd. | Fully isolated LIGBT and methods for forming the same |
TWI673879B (zh) * | 2018-09-27 | 2019-10-01 | 立錡科技股份有限公司 | 高壓元件及其製造方法 |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH08139319A (ja) * | 1994-11-11 | 1996-05-31 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
US6064086A (en) * | 1995-08-24 | 2000-05-16 | Kabushiki Kaisha Toshiba | Semiconductor device having lateral IGBT |
US5731603A (en) * | 1995-08-24 | 1998-03-24 | Kabushiki Kaisha Toshiba | Lateral IGBT |
-
2002
- 2002-10-22 WO PCT/IB2002/004425 patent/WO2003038903A1/en not_active Application Discontinuation
- 2002-10-22 EP EP02802340A patent/EP1442482A1/en not_active Withdrawn
- 2002-10-22 JP JP2003541059A patent/JP2005517283A/ja not_active Withdrawn
- 2002-10-22 US US10/494,536 patent/US20040251498A1/en not_active Abandoned
- 2002-10-22 KR KR10-2004-7006415A patent/KR20040058255A/ko not_active Application Discontinuation
- 2002-10-31 TW TW091132252A patent/TW200406920A/zh unknown
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008186921A (ja) * | 2007-01-29 | 2008-08-14 | Mitsubishi Electric Corp | 半導体装置 |
JP2009032820A (ja) * | 2007-07-25 | 2009-02-12 | Denso Corp | 横型mosトランジスタおよびその製造方法 |
Also Published As
Publication number | Publication date |
---|---|
WO2003038903A1 (en) | 2003-05-08 |
TW200406920A (en) | 2004-05-01 |
US20040251498A1 (en) | 2004-12-16 |
EP1442482A1 (en) | 2004-08-04 |
KR20040058255A (ko) | 2004-07-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7115958B2 (en) | Lateral power MOSFET for high switching speeds | |
JP4125126B2 (ja) | 半導体デバイス | |
US6307237B1 (en) | L-and U-gate devices for SOI/SOS applications | |
US20050208722A1 (en) | Trench-gate semiconductor device and method of manufacturing | |
JP6356803B2 (ja) | 絶縁ゲートバイポーラトランジスタ | |
JPWO2014168171A1 (ja) | 半導体装置および半導体装置の製造方法 | |
JP7327672B2 (ja) | 半導体装置 | |
JP2020038986A (ja) | 半導体装置 | |
KR910014995A (ko) | 낮은 콜렉터저항을 갖도록 얇고 유전체에 의해 격리된 영역으로 구성되는 트랜지스터의 구조 | |
US7459751B2 (en) | Insulated gate semiconductor device with small feedback capacitance and manufacturing method thereof | |
JP2005517283A (ja) | ラテラル絶縁ゲートバイポーラトランジスタデバイス | |
US6930356B2 (en) | Power semiconductor device having high breakdown voltage, low on-resistance, and small switching loss and method of forming the same | |
JPH05206159A (ja) | 半導体装置 | |
JP2020031167A (ja) | 半導体装置およびその製造方法 | |
US7446376B2 (en) | IGBT cathode design with improved safe operating area capability | |
JP3354127B2 (ja) | 高電圧素子及びその製造方法 | |
JP4177229B2 (ja) | 半導体装置とその製造方法 | |
US6995453B2 (en) | High voltage integrated circuit including bipolar transistor within high voltage island area | |
JPH06169090A (ja) | パワーmosfet | |
EP0820645B1 (en) | Bipolar silicon-on-insulator transistor with increased breakdown voltage | |
KR100694327B1 (ko) | 반도체 디바이스 | |
JP3214242B2 (ja) | 半導体装置 | |
KR100401278B1 (ko) | 보조전극을 가진 mos 전계효과 트랜지스터 | |
KR100331540B1 (ko) | 게이트와 에미터 사이의 정전기 방지를 위한 다이오드를포함하는 모스형 반도체 소자 | |
JPH07183309A (ja) | 半導体デバイス |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20051021 |
|
A761 | Written withdrawal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A761 Effective date: 20070205 |